JP6358826B2 - Semiconductor device, exposure head, and image forming apparatus - Google Patents

Semiconductor device, exposure head, and image forming apparatus Download PDF

Info

Publication number
JP6358826B2
JP6358826B2 JP2014066789A JP2014066789A JP6358826B2 JP 6358826 B2 JP6358826 B2 JP 6358826B2 JP 2014066789 A JP2014066789 A JP 2014066789A JP 2014066789 A JP2014066789 A JP 2014066789A JP 6358826 B2 JP6358826 B2 JP 6358826B2
Authority
JP
Japan
Prior art keywords
semiconductor
light emitting
semiconductor chip
emitting element
element array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014066789A
Other languages
Japanese (ja)
Other versions
JP2015189036A (en
Inventor
鈴木　貴人
貴人 鈴木
大志 兼藤
大志 兼藤
Original Assignee
株式会社沖データ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社沖データ filed Critical 株式会社沖データ
Priority to JP2014066789A priority Critical patent/JP6358826B2/en
Priority to US14/669,723 priority patent/US9429867B2/en
Priority to EP15161234.8A priority patent/EP2937218B1/en
Publication of JP2015189036A publication Critical patent/JP2015189036A/en
Application granted granted Critical
Publication of JP6358826B2 publication Critical patent/JP6358826B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Facsimile Heads (AREA)

Description

本発明は、半導体装置、露光ヘッド及び画像形成装置に関するものであり、例えば、複数個の発光素子アレイチップが基板上に並べて実装されたプリントヘッドに適用して好適なものである。   The present invention relates to a semiconductor device, an exposure head, and an image forming apparatus. For example, the present invention is suitably applied to a print head in which a plurality of light emitting element array chips are mounted side by side on a substrate.

従来、ＬＥＤ（Light Emitting Diode）プリンターなどに用いられるＬＥＤプリントヘッドは、プリント配線基板上に複数の半導体発光素子アレイチップが実装された構造を有している。各半導体発光素子アレイチップの表面には、複数の発光部が一次元アレイ状に配列されていて、プリント配線基板上には、例えば、発光部が一定の配列ピッチで主走査方向に並ぶように複数の半導体発光素子アレイチップが直線状に並べて実装されている。   2. Description of the Related Art Conventionally, an LED print head used in an LED (Light Emitting Diode) printer or the like has a structure in which a plurality of semiconductor light emitting element array chips are mounted on a printed wiring board. A plurality of light emitting portions are arranged in a one-dimensional array on the surface of each semiconductor light emitting element array chip, and on the printed wiring board, for example, the light emitting portions are arranged in the main scanning direction at a constant arrangement pitch. A plurality of semiconductor light emitting element array chips are mounted in a straight line.

このようなＬＥＤプリントヘッドは、プリント配線基板上に接着剤を塗布して、この接着剤上に半導体発光素子アレイチップを押圧した後、接着剤を硬化させることにより、プリント配線基板上に半導体発光素子アレイチップを固定するようになっている。   Such an LED print head applies semiconductor adhesive on a printed wiring board, presses a semiconductor light emitting element array chip on the adhesive, and then cures the adhesive to thereby emit semiconductor light on the printed wiring board. The element array chip is fixed.

ここで、隣接する半導体発光素子アレイチップ同士の間隔が狭いと、隣接する半導体発光素子アレイチップ同士の隙間から毛管現象により接着剤が半導体発光素子アレイチップの表面にまで這い上がり、発光部を汚染して光量を低下させたり、半導体発光素子アレイチップの表面端部に設けられているワイヤボンディング用パッドを汚染してワイヤボンディングの強度を低下させたりするなどの問題を引き起こす恐れがあった。   Here, when the interval between adjacent semiconductor light emitting element array chips is narrow, the adhesive crawls up to the surface of the semiconductor light emitting element array chip from the gap between the adjacent semiconductor light emitting element array chips and contaminates the light emitting portion. As a result, there is a risk of causing problems such as reducing the amount of light or contaminating the wire bonding pads provided on the surface edge of the semiconductor light emitting element array chip to reduce the strength of wire bonding.

そこで従来、半導体発光素子アレイチップの裏面中央部のみがプリント配線基板と接着されるように接着剤の塗布領域を制限することで、接着剤が半導体発光素子アレイチップの表面にまで這い上がるのを防止したプリントヘッドが提案されている（例えば特許文献１参照）。   Therefore, conventionally, by restricting the application area of the adhesive so that only the central portion of the back surface of the semiconductor light-emitting element array chip is bonded to the printed wiring board, the adhesive can crawl up to the surface of the semiconductor light-emitting element array chip. A print head that has been prevented has been proposed (see, for example, Patent Document 1).

特開２０１１−１３１４７５号公報JP 2011-131475 A

しかしながら、半導体発光素子アレイチップの裏面中央部のみをプリント配線基板に接着させるようにすると、半導体発光素子アレイチップの裏面端部がプリント配線基板から浮いた状態となる為、ワイヤボンディング用パッドに対してワイヤボンディングを行う際に、半導体発光素子アレイチップの端部が折れて損傷したり、半導体発光素子アレイチップがプリント配線基板に対して傾斜したりする可能性がある。   However, if only the central portion of the back surface of the semiconductor light emitting element array chip is adhered to the printed wiring board, the back surface edge of the semiconductor light emitting element array chip is lifted from the printed wiring board. When wire bonding is performed, the end of the semiconductor light emitting element array chip may be broken and damaged, or the semiconductor light emitting element array chip may be inclined with respect to the printed wiring board.

また、半導体発光素子アレイチップの裏面端部がプリント配線基板から浮いていると、半導体発光素子アレイチップの端部付近の方が中央部付近よりも熱の伝搬が鈍く、端部付近の温度が高くなる傾向があった。   In addition, when the back end of the semiconductor light emitting element array chip is lifted from the printed circuit board, the heat propagation near the end of the semiconductor light emitting element array chip is slower than the vicinity of the center, and the temperature near the end is lower. There was a tendency to increase.

このように、接着剤の塗布領域を制限すると、接着剤による半導体発光素子アレイチップ表面の汚染を防止できる一方で、チップの破損や傾斜、温度の上昇などが発生する可能性が高まり、ＬＥＤプリントヘッドの動作信頼性が低下するという問題があった。   Thus, limiting the adhesive application area prevents contamination of the semiconductor light emitting element array chip surface due to the adhesive, while increasing the possibility of chip breakage, tilting, temperature rise, etc. There was a problem that the operational reliability of the head was lowered.

本発明は以上の点を考慮したもので、動作信頼性を低下させることなく、接着剤による汚染を防止し得る半導体装置、露光ヘッド及び画像形成装置を提案しようとするものである。   The present invention has been made in consideration of the above points, and an object of the present invention is to propose a semiconductor device, an exposure head, and an image forming apparatus that can prevent contamination by an adhesive without deteriorating operation reliability.

かかる課題を解決するため本発明においては、複数の半導体素子が表面に設けられた半導体チップと、複数の前記半導体チップが並べて実装される基板とを備え、前記半導体チップは、ＧａＡｓ基板を主材料とするものであり、前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、隣接する半導体チップ同士が、それぞれ長手方向の端面を対向させるようにして、前記半導体チップの裏面と前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが直線状に並べて実装され、前記半導体チップの表面の長手方向の両端部において最端の半導体素子より短手方向の一端側に、前記半導体素子の表面よりも低く、且つ前記半導体チップの長手方向の端面から前記最端の半導体素子までの間隔よりも大きい段差面を有する段差部が形成された。 In order to solve this problem, the present invention includes a semiconductor chip having a plurality of semiconductor elements provided on the surface thereof, and a substrate on which the plurality of semiconductor chips are mounted side by side. The semiconductor chip is made of a GaAs substrate as a main material. The plurality of semiconductor elements are arranged on the surface of the plurality of semiconductor chips along the longitudinal direction of the semiconductor chip, and the adjacent semiconductor chips face each other with their end faces in the longitudinal direction facing each other. Then, the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductor chips are mounted in a straight line on the substrate, and the length of the front surface of the semiconductor chip is One end side in the short direction of the endmost semiconductor element at both ends of the direction is lower than the surface of the semiconductor element and the longitudinal direction of the semiconductor chip Stepped portion from the end face having the larger stepped surface than the gap to the semiconductor device of the outermost is formed.

これにより、本発明では、半導体チップの裏面全部を接着剤により基板に接着させることができるので、半導体チップの破損や傾斜、温度の上昇などを防止することができるとともに、隣接する半導体チップの長手方向の最端の半導体素子の間隔が半導体チップ上の半導体素子の配列ピッチと等しくなるように隣接する半導体チップの間隔を狭くすることで、隣接する半導体チップ同士の隙間から接着剤が毛管現象により這い上がってきたとしても、この接着剤を、半導体素子が設けられている表面より低い段差部に流れ出させて逃がすことにより、半導体素子が設けられている表面まで這い上がってくることを抑制することができる。 Thus, in the present invention, since it is possible to adhere to the substrate with an adhesive all rear surface of the semiconductor chip, the semiconductor chip breakage or inclination, and rising temperature can be prevented Rutotomoni, the adjacent semiconductor chips By narrowing the interval between adjacent semiconductor chips so that the interval between the semiconductor elements at the end in the longitudinal direction is equal to the arrangement pitch of the semiconductor elements on the semiconductor chip, the adhesive is capillarized from the gap between adjacent semiconductor chips. Even if the adhesive crawls up, the adhesive is prevented from scooping up to the surface on which the semiconductor element is provided by allowing the adhesive to flow out to the stepped portion lower than the surface on which the semiconductor element is provided and let it escape. be able to.

本発明によれば、半導体チップの破損や傾斜、温度の上昇などを防止することができるとともに、隣接する半導体チップ同士の最端の半導体素子の間隔が半導体チップ上の半導体素子の配列ピッチと等しくなるように隣接する半導体チップの間隔を狭くしても、接着剤による半導体チップ表面の汚染を防止することができ、かくして、動作信頼性を低下させることなく、接着剤による汚染を防止し得る半導体装置、露光ヘッド及び画像形成装置を実現できる。 According to the present invention, it is possible to prevent breakage or inclination of the semiconductor chip, an increase in temperature, etc., and the interval between the semiconductor elements at the end of adjacent semiconductor chips is equal to the arrangement pitch of the semiconductor elements on the semiconductor chip. Even if the interval between adjacent semiconductor chips is narrowed, the semiconductor chip surface can be prevented from being contaminated by the adhesive, and thus the contamination by the adhesive can be prevented without deteriorating the operation reliability. An apparatus, an exposure head, and an image forming apparatus can be realized.

第１の実施の形態におけるＬＥＤプリンターの全体構成を示す略断面図である。1 is a schematic cross-sectional view illustrating an overall configuration of an LED printer according to a first embodiment. 第１の実施の形態におけるＬＥＤプリントヘッドの構成を示す略線図である。It is a basic diagram which shows the structure of the LED print head in 1st Embodiment. 第１の実施の形態におけるＣＯＢの構成（１）を示す略線図である。It is an approximate line figure showing composition (1) of COB in a 1st embodiment. 第１の実施の形態におけるＣＯＢの構成（２）を示す略線図である。It is a basic diagram which shows the structure (2) of COB in 1st Embodiment. 比較用ＣＯＢ（直線実装）の構成を示す略線図である。It is a basic diagram which shows the structure of COB for a comparison (straight line mounting). 比較用ＣＯＢ（直線実装）における接着剤が這い上がる様子を示す略線図である。It is a basic diagram which shows a mode that the adhesive agent creeps up in COB for comparison (straight line mounting). 第１の実施の形態における接着剤が段差部に流れ出す様子を示す略線図である。It is a basic diagram which shows a mode that the adhesive agent in 1st Embodiment flows out to a level | step difference part. 第１の実施の形態における最端発光部からチップ端面までの間隔を示す略線図である。It is a basic diagram which shows the space | interval from the outermost light emission part in 1st Embodiment to a chip | tip end surface. 第１の実施の形態の変形例の構成（１）を示す略線図である。It is a basic diagram which shows the structure (1) of the modification of 1st Embodiment. 第１の実施の形態の変形例における接着剤が段差部に流れ出す様子を示す略線図である。It is a basic diagram which shows a mode that the adhesive agent in the modification of 1st Embodiment flows out into a level | step difference part. 第１の実施の形態の変形例の構成（２）を示す略線図である。It is a basic diagram which shows the structure (2) of the modification of 1st Embodiment. 第２の実施の形態におけるＣＯＢの構成（１）を示す略線図である。It is a basic diagram which shows the structure (1) of COB in 2nd Embodiment. 第２の実施の形態におけるＣＯＢの構成（２）を示す略線図である。It is a basic diagram which shows the structure (2) of COB in 2nd Embodiment. 比較用ＣＯＢ（千鳥実装）の構成を示す略線図である。It is a basic diagram which shows the structure of COB for comparison (staggered mounting). 比較用ＣＯＢ（千鳥実装）における接着剤が這い上がる様子を示す略線図である。It is a basic diagram which shows a mode that the adhesive agent climbs in COB for comparison (staggered mounting). 第２の実施の形態における接着剤が段差部に流れ出す様子を示す略線図である。It is a basic diagram which shows a mode that the adhesive agent in 2nd Embodiment flows out into a level | step difference part. 第３の実施の形態におけるＣＯＢの構成を示す略線図である。It is a basic diagram which shows the structure of COB in 3rd Embodiment. 第３の実施の形態における発光部から放射される光の放射角を示す略線図である。It is a basic diagram which shows the radiation angle of the light radiated | emitted from the light emission part in 3rd Embodiment.

以下、発明を実施するための形態（以下、これを実施の形態と呼ぶ）について、図面を用いて詳細に説明する。   Hereinafter, modes for carrying out the invention (hereinafter referred to as embodiments) will be described in detail with reference to the drawings.

［１．第１の実施の形態］
［１−１．ＬＥＤプリンターの全体構成］
図１に、ＬＥＤプリンターの全体構成の概略を示す。この図１に示すように、ＬＥＤプリンター１は、略箱型の筐体２を有している。尚、以下の説明では、筐体２の正面から見て左側を筐体２の左側、筐体２の正面から見て右側を筐体２の右側とする。また、筐体２の左側から右側への方向を右方向、筐体２の右側から左側への方向を左方向、筐体２の下側から上側への方向を上方向、筐体２の上側から下側への方向を下方向、筐体２の背面側から正面側への方向を前方向、筐体２の正面側から背面側への方向を後ろ方向とする。 [1. First Embodiment]
[1-1. Overall configuration of LED printer]
FIG. 1 shows an outline of the overall configuration of the LED printer. As shown in FIG. 1, the LED printer 1 has a substantially box-shaped housing 2. In the following description, the left side when viewed from the front of the housing 2 is the left side of the housing 2, and the right side when viewed from the front of the housing 2 is the right side of the housing 2. Further, the direction from the left side to the right side of the housing 2 is the right direction, the direction from the right side to the left side of the housing 2 is the left direction, the direction from the lower side to the upper side of the housing 2 is the upward direction, and the upper side of the housing 2 The direction from the lower side to the lower side is the downward direction, the direction from the back side to the front side of the housing 2 is the front direction, and the direction from the front side to the back side of the housing 2 is the back direction.

この筐体２内には、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）及びブラック（Ｋ）の各色の画像を、電子写真方式を用いて形成する４つのプロセスユニット３Ａ〜３Ｄが設けられている。４つのプロセスユニット３Ａ〜３Ｄは、記録媒体Ｐの搬送経路４に沿って前後方向に並べて配置されている。   In the housing 2, four process units 3A to 3D are provided for forming images of each color of yellow (Y), magenta (M), cyan (C), and black (K) using an electrophotographic method. It has been. The four process units 3 </ b> A to 3 </ b> D are arranged side by side in the front-rear direction along the conveyance path 4 of the recording medium P.

各プロセスユニット３Ａ〜３Ｄは、像担持体としての感光体ドラム５と、この感光体ドラム５の周囲に配置され、感光体ドラム５の表面を帯電させる帯電装置６と、帯電された感光体ドラム５の表面に選択的に光を照射して静電潜像を形成する露光装置７を有している。この露光装置７には、光源として後述するＬＥＤプリントヘッド８（図２参照）が搭載されている。さらに、各プロセスユニット３Ａ〜３Ｄは、静電潜像が形成された感光体ドラム５の表面にトナーを供給して静電潜像を現像することにより感光体ドラム５の表面にトナー像を形成する現像装置９と、感光体ドラム５の表面に残留したトナーを除去するクリーニング装置１０とを有している。尚、感光体ドラム５は、図示しない駆動源及びギヤなどからなる駆動機構によって図中時計回り方向に回転するようになっている。   Each of the process units 3A to 3D includes a photosensitive drum 5 as an image carrier, a charging device 6 that is disposed around the photosensitive drum 5 and charges the surface of the photosensitive drum 5, and a charged photosensitive drum. 5 has an exposure device 7 that selectively irradiates the surface of light 5 to form an electrostatic latent image. The exposure device 7 is equipped with an LED print head 8 (see FIG. 2), which will be described later, as a light source. Further, each of the process units 3A to 3D forms a toner image on the surface of the photosensitive drum 5 by supplying toner to the surface of the photosensitive drum 5 on which the electrostatic latent image is formed and developing the electrostatic latent image. A developing device 9 for cleaning, and a cleaning device 10 for removing toner remaining on the surface of the photosensitive drum 5. The photosensitive drum 5 is rotated in the clockwise direction in the drawing by a driving mechanism including a driving source and gears (not shown).

また、筐体２内には、用紙などの記録媒体Ｐを収納する用紙カセット１１が設けられ、さらにこの用紙カセット１１の近傍に、用紙カセット１１に収納されている記録媒体Ｐを１枚ずつ分離して搬送する為のホッピングローラ１２が設けられている。さらに、筐体２内には、搬送経路４の、ホッピングローラ１２とプロセスユニット３Ａ〜３Ｄとの間に、ピンチローラ１３、１４と、記録媒体Ｐを挟み付け、ピンチローラ１３、１４とともに記録媒体Ｐの斜行を修正してプロセスユニット３Ａ〜３Ｄに搬送するレジストローラ１５、１６が設けられている。ホッピングローラ１２及びレジストローラ１５、１６は、図示しない駆動源に連動して回転するようになっている。   A paper cassette 11 for storing recording media P such as paper is provided in the housing 2, and the recording media P stored in the paper cassette 11 are separated one by one in the vicinity of the paper cassette 11. Thus, a hopping roller 12 is provided for conveyance. Further, in the housing 2, pinch rollers 13 and 14 and a recording medium P are sandwiched between the hopping roller 12 and the process units 3 </ b> A to 3 </ b> D in the conveyance path 4, and the recording medium is combined with the pinch rollers 13 and 14. Registration rollers 15 and 16 for correcting the skew of P and transporting them to the process units 3A to 3D are provided. The hopping roller 12 and the registration rollers 15 and 16 are rotated in conjunction with a driving source (not shown).

さらに、筐体２内には、プロセスユニット３Ａ〜３Ｄの各々の感光体ドラム５の下側に、搬送経路４を挟んで感光体ドラム５と対向配置される転写ローラ１７が設けられている。転写ローラ１７は、半導電性のゴムなどから構成されている。ＬＥＤプリンター１では、感光体ドラム５上のトナー像が記録媒体Ｐ上に転写されるように、感光体ドラム５の電位と転写ローラ１７の電位が設定されている。   Furthermore, a transfer roller 17 is provided in the housing 2 so as to be opposed to the photosensitive drum 5 with the conveyance path 4 interposed therebetween, below the photosensitive drum 5 of each of the process units 3A to 3D. The transfer roller 17 is made of semiconductive rubber or the like. In the LED printer 1, the potential of the photosensitive drum 5 and the potential of the transfer roller 17 are set so that the toner image on the photosensitive drum 5 is transferred onto the recording medium P.

さらに、筐体２内には、プロセスユニット３Ａ〜３Ｄより搬送経路４の下流側に、定着装置１８が設けられ、さらにこの定着装置１８より搬送経路４の下流側に、記録媒体Ｐを、筐体２の上面に設けられたスタッカ１９へと排出する為の排出ローラ２０、２１及び２２、２３が設けられている。   Further, a fixing device 18 is provided in the casing 2 on the downstream side of the transport path 4 from the process units 3A to 3D. Further, the recording medium P is stored in the casing on the downstream side of the transport path 4 from the fixing device 18. Discharge rollers 20, 21 and 22, 23 for discharging to a stacker 19 provided on the upper surface of the body 2 are provided.

ＬＥＤプリンター１は、このような構成でなり、用紙カセット１１に収納された記録媒体Ｐが、ホッピングローラ１２により１枚ずつ分離され、搬送経路４に沿って搬送される。このとき、記録媒体Ｐは、ピンチローラ１３、１４及びレジストローラ１５、１６を通過して、さらに、４つのプロセスユニット３Ａ〜３Ｄを順に通過する。記録媒体Ｐは、４つのプロセスユニット３Ａ〜３Ｄを順に通過する際、各々の感光体ドラム５と転写ローラ１７の間を通過することにより、各色のトナー像が順に転写される。そして、記録媒体Ｐは、定着装置１８によって加熱及び加圧されることにより各色のトナー像が定着させられた後、排出ローラ２０〜２３によってスタッカ１９へと排出される。   The LED printer 1 has such a configuration, and the recording media P stored in the paper cassette 11 are separated one by one by the hopping roller 12 and conveyed along the conveyance path 4. At this time, the recording medium P passes through the pinch rollers 13 and 14 and the registration rollers 15 and 16, and further passes through the four process units 3A to 3D in order. When the recording medium P sequentially passes through the four process units 3 </ b> A to 3 </ b> D, the toner image of each color is sequentially transferred by passing between the respective photosensitive drums 5 and the transfer roller 17. The recording medium P is heated and pressed by the fixing device 18 to fix the toner images of the respective colors, and is then discharged to the stacker 19 by the discharge rollers 20 to 23.

［１−２．ＬＥＤプリントヘッドの構成］
次に、プロセスユニット３Ａ〜３Ｄの各々の露光装置７に搭載されるＬＥＤプリントヘッド８の構成について説明する。図２に、ＬＥＤプリントヘッド８の外観と、その断面を示す。この図２に示すように、ＬＥＤプリントヘッド８は、断面略コの字型で棒状のフレーム３０を有している。このフレーム３０は、例えば、アルミ、板金あるいは液晶ポリマーなどの樹脂から構成されている。尚、ここでは、説明を分かり易くする為、コの字の開口側をフレーム３０の下側、反対側を上側とする。 [1-2. Configuration of LED print head]
Next, the configuration of the LED print head 8 mounted on each exposure apparatus 7 of the process units 3A to 3D will be described. In FIG. 2, the external appearance of the LED print head 8 and its cross section are shown. As shown in FIG. 2, the LED print head 8 has a rod-shaped frame 30 having a substantially U-shaped cross section. The frame 30 is made of, for example, a resin such as aluminum, sheet metal, or liquid crystal polymer. Here, for the sake of easy understanding, the U-shaped opening side is the lower side of the frame 30 and the opposite side is the upper side.

フレーム３０の下側には、開口３１がフレーム３０の長手方向に沿って形成されている。また、フレーム３０の上側には、下側の開口３１まで貫通する孔３２が、フレーム３０の長手方向に沿って形成されている。このフレーム３０には、下側の開口３１に嵌合するようにして、ＣＯＢ（Chip On Board）３３が組み込まれている。ＣＯＢ３３は、長方形板状のプリント配線基板３４の表面に、複数の半導体発光素子アレイチップ３５がプリント配線基板３４の長手方向に沿って直線状に並べて配置された構成を有している。ＣＯＢ３３は、プリント配線基板３４の表面が、フレーム３０の内側を向くようにして組み込まれ、組み込まれたときに、表面の半導体発光素子アレイチップ３５が、フレーム３０上側の孔３２と対向するようになっている。尚、矢印αで示すＣＯＢ３３の長手方向が主走査方向、ＣＯＢ３３の短手方向が副走査方向となっている。   An opening 31 is formed along the longitudinal direction of the frame 30 on the lower side of the frame 30. Further, a hole 32 penetrating to the lower opening 31 is formed on the upper side of the frame 30 along the longitudinal direction of the frame 30. A COB (Chip On Board) 33 is incorporated in the frame 30 so as to fit into the lower opening 31. The COB 33 has a configuration in which a plurality of semiconductor light emitting element array chips 35 are arranged in a straight line along the longitudinal direction of the printed wiring board 34 on the surface of the rectangular printed wiring board 34. The COB 33 is incorporated so that the surface of the printed wiring board 34 faces the inside of the frame 30, and when incorporated, the semiconductor light emitting element array chip 35 on the surface faces the hole 32 on the upper side of the frame 30. It has become. The longitudinal direction of the COB 33 indicated by the arrow α is the main scanning direction, and the short direction of the COB 33 is the sub-scanning direction.

さらに、このフレーム３０には、上側の孔３２に挿入されるようにして、直方体形状のロッドレンズアレイ３６が組み込まれている。このロッドレンズアレイ３６は、半導体発光素子アレイチップ３５から発光される光を正立等倍像として感光体ドラム５上に結像する為のものであり、プリント配線基板３４上の半導体発光素子アレイチップ３５と対向する一面が、半導体発光素子アレイチップと所定の間隔Ｌを隔てるとともに、他面側がフレーム３０の孔３２から外側に突出するようになっている。尚、ロッドレンズアレイ３６と半導体発光素子アレイチップ３５との距離Ｌは、ロッドレンズアレイ３６が半導体発光素子アレイチップ３５上に焦点を結ぶように設計及び調整されている。   Further, a rectangular parallelepiped rod lens array 36 is incorporated in the frame 30 so as to be inserted into the upper hole 32. The rod lens array 36 is for imaging the light emitted from the semiconductor light emitting element array chip 35 on the photosensitive drum 5 as an erecting equal-magnification image, and the semiconductor light emitting element array on the printed wiring board 34. One surface facing the chip 35 is separated from the semiconductor light emitting element array chip by a predetermined distance L, and the other surface side protrudes outward from the hole 32 of the frame 30. The distance L between the rod lens array 36 and the semiconductor light emitting element array chip 35 is designed and adjusted so that the rod lens array 36 is focused on the semiconductor light emitting element array chip 35.

ＬＥＤプリントヘッド８は、このような構成でなり、実際、フレーム３０から突出しているロッドレンズアレイ３３の他面が、感光体ドラム５の表面と対向するようにして、プロセスユニット３Ａ〜３Ｄの各々に取り付けられるようになっている。   The LED print head 8 has such a configuration. In fact, each of the process units 3A to 3D is arranged such that the other surface of the rod lens array 33 protruding from the frame 30 faces the surface of the photosensitive drum 5. Can be attached to.

ここで、ＣＯＢ３３を構成するプリント配線基板３４と、このプリント配線基板３４上に設けられた半導体発光素子アレイチップ３５についてさらに詳しく説明する。図３及び図４に、ＣＯＢ３３の外観構成を示す。尚、図３は、ＣＯＢ３３とその一部を拡大しものであり、図４は、ＣＯＢ３３の一部をさらに拡大して、且つ説明を簡単にする為に、プリント配線基板３４と半導体発光素子アレイチップ３５とを接続するＡｕワイヤ４０を省略したものである。   Here, the printed wiring board 34 constituting the COB 33 and the semiconductor light emitting element array chip 35 provided on the printed wiring board 34 will be described in more detail. 3 and 4 show the external configuration of the COB 33. FIG. 3 is an enlarged view of the COB 33 and a part thereof. FIG. 4 is an enlarged view of the printed wiring board 34 and the semiconductor light-emitting element array in order to further enlarge a part of the COB 33 and simplify the explanation. The Au wire 40 that connects the chip 35 is omitted.

図３及び図４に示すように、プリント配線基板３４の表面には、導電性あるいは絶縁性の接着剤４１を用いて複数の長方形板状の半導体発光素子アレイチップ３５が矢印αで示す主走査方向に沿って直線状に並べて実装されている。各半導体発光素子アレイチップ３５の表面４２には、例えばＧａＡｓ化合物半導体を主材料とする発光ダイオードからなる複数の発光部４３が、例えば６００ｄｐｉ（約４２．３ｕｍピッチ）あるいは１２００ｄｐｉ（約２１．２ｕｍピッチ）の配列ピッチＤ１で一次元アレイ状に配列されている。この発光部４３は、Ｐ型半導体とＮ型半導体をＰＮ接合してなるＬＥＤ構造とすることができ、またＰＮＰＮ接合あるいはＮＰＮＰ接合してなるサイリスタ構造とすることもできる。   As shown in FIGS. 3 and 4, on the surface of the printed wiring board 34, a plurality of rectangular plate-shaped semiconductor light emitting element array chips 35 using a conductive or insulating adhesive 41 are used for main scanning indicated by an arrow α. It is mounted in a straight line along the direction. On the surface 42 of each semiconductor light emitting element array chip 35, for example, a plurality of light emitting portions 43 made of light emitting diodes mainly composed of a GaAs compound semiconductor are, for example, 600 dpi (about 42.3 um pitch) or 1200 dpi (about 21.2 um pitch). ) Is arranged in a one-dimensional array at an arrangement pitch D1. The light emitting portion 43 can have an LED structure formed by pn junction of a P-type semiconductor and an N-type semiconductor, or a thyristor structure formed by PNPN junction or NPNP junction.

発光部４３は、半導体発光素子アレイチップ３５の表面４２の、主走査方向（長手方向）と直交する副走査方向（短手方向）の両端のうちの一端寄りに、主走査方向に沿って配列され、この一端とは反対側の他端寄りには、複数のワイヤボンディング用パッド４４が主走査方向に沿って所定の間隔を隔てて形成されている。   The light emitting unit 43 is arranged along the main scanning direction near one end of both ends of the surface 42 of the semiconductor light emitting element array chip 35 in the sub scanning direction (short direction) perpendicular to the main scanning direction (longitudinal direction). A plurality of wire bonding pads 44 are formed at predetermined intervals along the main scanning direction near the other end opposite to the one end.

半導体発光素子アレイチップ３５は、発光部４３と同様、ＧａＡｓ基板から構成することができ、発光部４３以外にも、外部駆動回路からの信号を順次データシフトするシフトレジスタ（図示せず）などの機能性を持たせることもできる。また、半導体発光素子アレイチップ３５を、発光部４３を制御する為のＳｉからなるＩＣ駆動回路基板とすることもできる。この場合、例えば、化合物半導体からなるＧａＡｓ基板上に成長した発光層を例えば５ｕｍ以下に薄膜化した後、分子間力接合を用いてＩＣ駆動回路基板上に集積化する。その後、リソグラフィ技術と薄膜メタル成膜技術の併用により形成可能な薄膜配線などを用いて発光部４３を形成するのと同時に、ＩＣ駆動回路と発光部４３を電気的に導通させてＧａＡｓ基板上に集積化するようにすればよい。尚、半導体発光素子アレイチップ３５の厚さは例えば２００ｕｍから６００ｕｍとすることができる。 The semiconductor light emitting element array chip 35 can be composed of a Ga As substrate like the light emitting unit 43. Besides the light emitting unit 43, a shift register (not shown) for sequentially shifting data from an external drive circuit, etc. It can also have the functionality. Further, the semiconductor light emitting element array chip 35 may be an IC drive circuit substrate made of Si for controlling the light emitting unit 43. In this case, for example, after the light emitting layer grown on the Ga As substrate made of a compound semiconductor is thinned to, for example, 5 μm or less, it is integrated on the IC drive circuit substrate using intermolecular force bonding. Thereafter, the light-emitting portion 43 is formed using thin film wiring that can be formed by the combined use of lithography technology and thin-film metal film formation technology. At the same time, the IC drive circuit and the light-emitting portion 43 are electrically connected to each other on the Ga As substrate. It is sufficient to integrate them into The thickness of the semiconductor light emitting element array chip 35 can be set to 200 μm to 600 μm, for example.

さらに本実施の形態では、図４に示すように、半導体発光素子アレイチップ３５の主走査方向の両端部、すなわち隣接する半導体発光素子アレイチップ３５と対向する両端部に、それぞれ半導体発光素子アレイチップ３５の表面４２より低い段差面４５を有するテラス状の段差部４６が形成されている。   Further, in the present embodiment, as shown in FIG. 4, the semiconductor light emitting element array chip is provided at both ends in the main scanning direction of the semiconductor light emitting element array chip 35, that is, at both ends facing the adjacent semiconductor light emitting element array chip 35. A terrace-shaped stepped portion 46 having a stepped surface 45 lower than the surface 42 of 35 is formed.

詳しく説明すると、半導体発光素子アレイチップ３５の主走査方向の一端部には、最端の発光部４３が形成されている。尚、最端の発光部４３を他の発光部４３とは区別する為に、以下、最端発光部４３ｘと呼ぶことにする。ゆえに、一端部には、この最端発光部４３ｘ周辺の領域はそのまま残すようにして、この最端発光部４３ｘの副走査方向の一端側と他端側とに、それぞれ表面より一段低い四角形状の段差面４５を有するテラス状の段差部４６が形成されている。つまり、段差部４６は、最端発光部４３ｘの形成領域を避けるようにして形成されている。半導体発光素子アレイチップ３５の主走査方向の他端部にも、同様の段差部４６が形成されている。尚、段差部４６は、半導体発光素子アレイチップ３５の主走査方向の両端からそれぞれ内側に例えば２０ｕｍ以上に亘って形成され、且つ半導体発光素子アレイチップ３５の表面から例えば２０ｕｍ〜２００ｕｍ掘り下げて形成されている。   More specifically, an outermost light emitting portion 43 is formed at one end of the semiconductor light emitting element array chip 35 in the main scanning direction. In order to distinguish the outermost light emitting unit 43 from the other light emitting units 43, the outermost light emitting unit 43x is hereinafter referred to as the outermost light emitting unit 43x. Therefore, a region around the outermost light emitting portion 43x is left as it is at one end, and the one end side and the other end side in the sub-scanning direction of the outermost light emitting portion 43x are each one step lower than the surface. A terrace-shaped stepped portion 46 having a stepped surface 45 is formed. That is, the stepped portion 46 is formed so as to avoid the formation region of the outermost light emitting portion 43x. A similar stepped portion 46 is formed at the other end portion of the semiconductor light emitting element array chip 35 in the main scanning direction. Note that the stepped portion 46 is formed, for example, over 20 μm or more inward from both ends in the main scanning direction of the semiconductor light emitting element array chip 35, and is formed by dug down, for example, 20 μm to 200 μm from the surface of the semiconductor light emitting element array chip 35. ing.

このような段差部４６を形成する方法として、半導体発光素子アレイチップ３５がＧａＡｓ基板から構成される場合、まず、ウェハから切り出された長方形板状の半導体発光素子アレイチップ３５の表面４２の段差部４６となる領域外をフォトレジストなどで保護する。次に、ＣＦ４ドライエッチングなどを用いて、段差部４６となる領域内のパッシベーション膜、あるいは層間絶縁膜などを取り除くことでＧａＡｓ基板を露出させる。そして、露出させたＧａＡｓ基板を、塩素系ガスなどを用いたケミカルドライエッチング、あるいは硫酸、過酸化水素水及び水などの混合液からなるエッチャントを用いたウエットエッチングにより、例えば２０ｕｍ〜２００ｕｍエッチングする。こうすることで、半導体発光素子アレイチップ３５に段差部４６が形成される。最後に、半導体発光素子アレイチップ３５の表面４２を保護しているフォトレジスタを除去する。 As a method for forming such a stepped portion 46, when the semiconductor light emitting element array chip 35 is composed of a GaAs substrate, first, the stepped portion on the surface 42 of the rectangular plate-shaped semiconductor light emitting element array chip 35 cut out from the wafer. A region outside the region 46 is protected with a photoresist or the like. Next, the Ga As substrate is exposed by removing the passivation film or the interlayer insulating film in the region to be the stepped portion 46 using CF4 dry etching or the like. Then, the exposed Ga As substrate is etched by, for example, 20 μm to 200 μm by chemical dry etching using a chlorine-based gas or the like, or wet etching using an etchant made of a mixed liquid such as sulfuric acid, hydrogen peroxide solution, and water. . By doing so, a stepped portion 46 is formed in the semiconductor light emitting element array chip 35. Finally, the photoresist protecting the surface 42 of the semiconductor light emitting element array chip 35 is removed.

一方、半導体発光素子アレイチップ３５がＳｉからなるＩＣ駆動回路基板によって構成される場合、半導体発光素子アレイチップ３５の段差部４６となる領域内には回路を形成しないように設計しておく。そのうえで、半導体発光素子アレイチップ３５がＧａＡｓ基板から構成される場合の方法と同様、半導体発光素子アレイチップ３５の表面４２の段差部４６となる領域外をフォトレジストなどで保護しておき、ＣＦ４ドライエッチングなどを用いて、段差部４６となる領域内のパッシベーション膜、あるいは層間絶縁膜などを取り除くことでＳｉ基板を露出させる。そして、露出させたＳｉ基板を、ＳＦ６などのガスを用いたケミカルドライエッチングにより、２０ｕｍ〜２００ｕｍエッチングする。こうすることで、半導体発光素子アレイチップ３５に段差部４６が形成される。最後に、半導体発光素子アレイチップ３５の表面４２を保護しているフォトレジスタを除去する。 On the other hand, when the semiconductor light emitting element array chip 35 is constituted by an IC drive circuit substrate made of Si, it is designed so that a circuit is not formed in a region to be the stepped portion 46 of the semiconductor light emitting element array chip 35. In addition, as in the case where the semiconductor light emitting element array chip 35 is formed of a Ga As substrate, the outside of the region that becomes the stepped portion 46 of the surface 42 of the semiconductor light emitting element array chip 35 is protected with a photoresist or the like, and CF4. By using dry etching or the like, the Si substrate is exposed by removing the passivation film or the interlayer insulating film in the region to be the stepped portion 46. Then, the exposed Si substrate is etched by 20 μm to 200 μm by chemical dry etching using a gas such as SF 6. By doing so, a stepped portion 46 is formed in the semiconductor light emitting element array chip 35. Finally, the photoresist protecting the surface 42 of the semiconductor light emitting element array chip 35 is removed.

このようにして段差部４６が形成された半導体発光素子アレイチップ３５は、例えばＣＥＭ３（Composite epoxy material３）、あるいはＦＲ４（Flame retardant４）などからなるプリント配線基板３４上に、接着剤４１を介して、主走査方向に沿って直線状に並べて実装される。その際、隣接する半導体発光素子アレイチップ３５の各々の最端発光部４３ｘの間隔Ｄ２が、半導体発光素子アレイチップ３５上の発光部４３の配列ピッチＤ１と等しくなるように、半導体発光素子アレイチップ３５がプリント配線基板３４上に実装される。この為、発光部４３の配列ピッチＤ１が６００ｄｐｉ（約４２．３ｕｍピッチ）の場合、隣接する半導体発光素子アレイチップ３５の間隔Ｄ３は、このときの配列ピッチＤ１よりも狭い例えば約１０ｕｍとなり、発光部４３の配列ピッチＤ１が１２００ｄｐｉ（約２１．２ｕｍピッチ）の場合、隣接する半導体発光素子アレイチップ３５の間隔Ｄ３は、このときの配列ピッチＤ１よりも狭い例えば約５ｕｍとなる。   The semiconductor light emitting element array chip 35 in which the stepped portion 46 is formed in this way is formed on the printed wiring board 34 made of, for example, CEM3 (Composite epoxy material 3) or FR4 (Flame retardant 4) via an adhesive 41. Mounted in a straight line along the main scanning direction. At that time, the semiconductor light emitting element array chip is arranged such that the interval D2 between the outermost light emitting parts 43x of the adjacent semiconductor light emitting element array chips 35 is equal to the arrangement pitch D1 of the light emitting parts 43 on the semiconductor light emitting element array chip 35. 35 is mounted on the printed circuit board 34. For this reason, when the arrangement pitch D1 of the light emitting units 43 is 600 dpi (about 42.3 um pitch), the interval D3 between the adjacent semiconductor light emitting element array chips 35 is, for example, about 10 um, which is narrower than the arrangement pitch D1 at this time. When the arrangement pitch D1 of the portions 43 is 1200 dpi (about 21.2 um pitch), the interval D3 between the adjacent semiconductor light emitting element array chips 35 is, for example, about 5 um, which is narrower than the arrangement pitch D1 at this time.

また、接着剤４１は、ダイボン装置（図示せず）に備えられているスタンプ機能を用いてプリント配線基板３４上に転写形成することができ、ディスペンサー装置（図示せず）により予めプリント配線基板３４上に形成することもできる。このとき、接着剤４１は、半導体発光素子アレイチップ３５の裏面全体と接するように形成される。半導体発光素子アレイチップ３５は、このようにしてプリント配線基板３４に形成（塗布）された接着剤４１の上に押圧され、その後、接着剤４１が硬化させられることにより、裏面全体がプリント配線基板３４と接着するようにして固定される。   Further, the adhesive 41 can be transferred and formed on the printed wiring board 34 by using a stamp function provided in a die bonding apparatus (not shown), and the printed wiring board 34 is preliminarily formed by a dispenser apparatus (not shown). It can also be formed on top. At this time, the adhesive 41 is formed in contact with the entire back surface of the semiconductor light emitting element array chip 35. The semiconductor light emitting element array chip 35 is pressed onto the adhesive 41 formed (coated) on the printed wiring board 34 in this way, and then the adhesive 41 is cured, so that the entire back surface is printed on the printed wiring board. It is fixed by adhering to 34.

さらに、上述したように、各半導体発光素子アレイチップ３５上には、外部駆動回路とのデータ入出力用のワイヤボンディング用パッド４４が形成され、一方、プリント配線基板３４上には、各半導体発光素子アレイチップ３５へのデータ入出力用のワイヤボンディング用パッド４７が、各半導体発光素子アレイチップ３５上のワイヤボンディング用パッド４４と一対に形成されている。プリント配線基板３４上のワイヤボンディング用パッド４７は、各半導体発光素子アレイチップ３５上の各ワイヤボンディング用パッド４４と副走査方向に所定に間隔を隔てて形成されている。   Further, as described above, the wire bonding pads 44 for data input / output with the external drive circuit are formed on each semiconductor light emitting element array chip 35, while each semiconductor light emitting is formed on the printed wiring board 34. Wire bonding pads 47 for inputting / outputting data to / from the element array chip 35 are formed in pairs with the wire bonding pads 44 on each semiconductor light emitting element array chip 35. The wire bonding pads 47 on the printed wiring board 34 are formed at predetermined intervals in the sub-scanning direction with the wire bonding pads 44 on the semiconductor light emitting element array chips 35.

そして、図３に示すように、各半導体発光素子アレイチップ３５上のワイヤボンディング用パッド４４と、プリント配線基板３４上の対になるワイヤボンディング用パッド４７とが、Ａｕワイヤ４０を用いて結線される。さらに、プリント配線基板３４に、データ書き込み用のＲＯＭ（図示せず）、チップコンデンサ（図示せず）、及びＬＥＤプリンター１側とのデータ入出力用のコネクタ（図示せず）などを実装することで、ＬＥＤプリントヘッド８用のＣＯＢ３３が構成される。そして、このＣＯＢ３３が、上述したように、ＬＥＤプリントヘッド８のフレーム３０に組み込まれる。   As shown in FIG. 3, wire bonding pads 44 on each semiconductor light emitting element array chip 35 and wire bonding pads 47 on the printed wiring board 34 are connected using Au wires 40. The Further, a ROM (not shown) for writing data, a chip capacitor (not shown), a connector for data input / output (not shown) with the LED printer 1 side, etc. are mounted on the printed wiring board 34. Thus, the COB 33 for the LED print head 8 is configured. The COB 33 is incorporated into the frame 30 of the LED print head 8 as described above.

［１−３．第１の実施の形態の効果］
ここで、半導体発光素子アレイチップ３５に段差部４６を形成したことによる効果について説明する。尚、ここでは、段差部４６の無い半導体発光素子アレイチップを有するＣＯＢを比較対象として、本実施の形態の効果を説明する。 [1-3. Effects of the first embodiment]
Here, an effect obtained by forming the stepped portion 46 in the semiconductor light emitting element array chip 35 will be described. Here, the effects of the present embodiment will be described using a COB having a semiconductor light emitting element array chip without the stepped portion 46 as a comparison target.

まず、図５に、段差部４６の無い半導体発光素子アレイチップ５０がプリント配線基板５１上に実装された比較用ＣＯＢ５２を示す。この比較用ＣＯＢ５２は、半導体発光素子アレイチップ５０に段差部４６が形成されていない点を除けば、第１の実施の形態のＣＯＢ３３と同様の構成である。   First, FIG. 5 shows a comparative COB 52 in which a semiconductor light emitting element array chip 50 without a step 46 is mounted on a printed wiring board 51. The comparison COB 52 has the same configuration as the COB 33 of the first embodiment except that the step portion 46 is not formed in the semiconductor light emitting element array chip 50.

簡単に説明すると、比較用ＣＯＢ５２は、プリント配線基板５１の表面に、接着剤５３を用いて、複数の半導体発光素子アレイチップ５０が直線状に並べて実装されている。その際、隣接する半導体発光素子アレイチップ５０の各々の最端発光部５４ｘの間隔Ｄ２が、半導体発光素子アレイチップ５０上の発光部５４の配列ピッチＤ１と等しくなるように、半導体発光素子アレイチップ５０がプリント配線基板５１上に実装される。この為、発光部５４の配列ピッチＤ１が６００ｄｐｉ（約４２．３ｕｍピッチ）の場合、隣接する半導体発光素子アレイチップ５０の間隔Ｄ３は、例えば約１０ｕｍとなり、発光部の配列ピッチＤ１が１２００ｄｐｉ（約２１．２ｕｍピッチ）の場合、隣接する半導体発光素子アレイチップ５０の間隔Ｄ３は、例えば約５ｕｍとなる。   Briefly, the comparative COB 52 has a plurality of semiconductor light emitting element array chips 50 mounted in a straight line on the surface of the printed wiring board 51 using an adhesive 53. At that time, the semiconductor light emitting element array chip is arranged such that the interval D2 between the outermost light emitting parts 54x of the adjacent semiconductor light emitting element array chips 50 is equal to the arrangement pitch D1 of the light emitting parts 54 on the semiconductor light emitting element array chip 50. 50 is mounted on the printed circuit board 51. For this reason, when the arrangement pitch D1 of the light emitting portions 54 is 600 dpi (about 42.3 um pitch), the interval D3 between adjacent semiconductor light emitting element array chips 50 is, for example, about 10 um, and the arrangement pitch D1 of the light emitting portions is 1200 dpi (about 1200 dpi). 21.2 um pitch), the distance D3 between adjacent semiconductor light emitting element array chips 50 is, for example, about 5 um.

さらに、半導体発光素子アレイチップ５０とプリント配線基板５１には、それぞれ複数のワイヤボンディング用パッド５５、５６が形成され、半導体発光素子アレイチップ５０のワイヤボンディング用パッド５５と、プリント配線基板５１のワイヤボンディング用パッド５６とが、Ａｕワイヤ５７により結線されている。   Further, a plurality of wire bonding pads 55 and 56 are respectively formed on the semiconductor light emitting element array chip 50 and the printed wiring board 51, and the wire bonding pads 55 of the semiconductor light emitting element array chip 50 and the wires of the printed wiring board 51 are formed. A bonding pad 56 is connected by an Au wire 57.

このような比較用ＣＯＢ５２の場合、図６に示すように、隣接する半導体発光素子アレイチップ５０同士の隙間から毛管現象により接着剤５３が半導体発光素子アレイチップ５０の表面にまで這い上がり、発光部５４を汚染して光量を低下させたり、ワイヤボンディング用パッド５５を汚染してワイヤボンディングの強度を低下させたりするという問題が発生する。   In the case of such a comparative COB 52, as shown in FIG. 6, the adhesive 53 crawls up to the surface of the semiconductor light-emitting element array chip 50 from the gap between the adjacent semiconductor light-emitting element array chips 50 by the capillary phenomenon. There arises a problem that the amount of light is reduced by contaminating 54, or the strength of wire bonding is reduced by contaminating the wire bonding pad 55.

これに対して、本実施の形態のＣＯＢ３３の場合、半導体発光素子アレイチップ３５の間隔が従来のＣＯＢ５２と同様の間隔であり、且つ接着剤４１が半導体発光素子アレイチップ３５の裏面全体に接する構造でありながら、図７に示すように、隣接する半導体発光素子アレイチップ３５同士の隙間を毛管現象により這い上がってくる接着剤４１を、半導体発光素子アレイチップ３５の表面４２より一段低い段差部４６の段差面４５に流れ出すようにして逃がすことで、表面４２まで這い上がってくることを防ぐことができる。   On the other hand, in the case of the COB 33 of the present embodiment, the interval between the semiconductor light emitting element array chips 35 is the same as that of the conventional COB 52 and the adhesive 41 is in contact with the entire back surface of the semiconductor light emitting element array chip 35. However, as shown in FIG. 7, a stepped portion 46 that is one step lower than the surface 42 of the semiconductor light emitting element array chip 35 is removed from the surface 41 of the semiconductor light emitting element array chip 35 with the adhesive 41 that crawls up through the gap between adjacent semiconductor light emitting element array chips 35. It is possible to prevent scooping up to the surface 42 by allowing the air to escape to the step surface 45 of the surface.

また、本実施の形態のＣＯＢ３３によれば、半導体発光素子アレイチップ３５の裏面に接する接着剤４１の形成領域を制限することなく、半導体発光素子アレイチップ３５の裏面全体をプリント配線基板３４に接着して固定することができるので、半導体発光素子アレイチップ３５の端部がプリント配線基板３４から浮いてしまうような状況を回避することができる。これにより、例えば、ワイヤボンディング用パッド４４に対してワイヤボンディングを行う際に、半導体発光素子アレイチップ３５の端部が折れて損傷したり、半導体発光素子アレイチップ３５がプリント配線基板３４に対して傾斜したりすることを防ぐことができる。   Further, according to the COB 33 of the present embodiment, the entire back surface of the semiconductor light emitting element array chip 35 is bonded to the printed wiring board 34 without limiting the formation region of the adhesive 41 in contact with the back surface of the semiconductor light emitting element array chip 35. Therefore, it is possible to avoid a situation in which the end portion of the semiconductor light emitting element array chip 35 is lifted from the printed wiring board 34. Thereby, for example, when wire bonding is performed on the wire bonding pad 44, the end portion of the semiconductor light emitting element array chip 35 is broken or damaged, or the semiconductor light emitting element array chip 35 is damaged with respect to the printed wiring board 34. Inclination can be prevented.

さらに、本実施の形態のＣＯＢ３３によれば、半導体発光素子アレイチップ３５の裏面全体が接着剤４１を介してプリント配線基板３４に接着されるので、半導体発光素子アレイチップ３５から発せられる熱を、裏面全体を介してプリント配線基板３４に均一に熱伝搬することができる。すなわち、半導体発光素子アレイチップ３５の放熱性をチップ全体に亘って均一に確保することができる。   Furthermore, according to the COB 33 of the present embodiment, since the entire back surface of the semiconductor light emitting element array chip 35 is bonded to the printed wiring board 34 via the adhesive 41, the heat generated from the semiconductor light emitting element array chip 35 is Heat can be uniformly transmitted to the printed wiring board 34 through the entire back surface. That is, the heat dissipation of the semiconductor light emitting element array chip 35 can be ensured uniformly over the entire chip.

さらに、本実施の形態のＣＯＢ３３によれば、例えば、比較用ＣＯＢ５２よりも隣接する半導体発光素子アレイチップ３５の間隔Ｄ３を狭くしても、隣接する半導体発光素子アレイチップ３５の隙間（すなわち間隔Ｄ３）から這い上がってくる接着剤４１を段差部４６に逃がすことができる。この為、図８に示すように、隣接する半導体発光素子アレイチップ３５の間隔Ｄ３を狭くする分、半導体発光素子アレイチップ３５上の最端発光部４３ｘから、半導体発光素子アレイチップ３５の主走査方向の端面（すなわち対向面）までの間隔Ｄ４を比較用ＣＯＢ５２より広くすることもできるので、半導体発光素子アレイチップ３５の端部設計にマージンを持たせることができる。   Further, according to the COB 33 of the present embodiment, for example, even if the interval D3 between the adjacent semiconductor light emitting element array chips 35 is narrower than the comparison COB 52, the gap between adjacent semiconductor light emitting element array chips 35 (that is, the interval D3). ) Can be released to the stepped portion 46. Therefore, as shown in FIG. 8, the main scanning of the semiconductor light emitting element array chip 35 is started from the outermost light emitting portion 43x on the semiconductor light emitting element array chip 35 by the distance D3 between the adjacent semiconductor light emitting element array chips 35 being narrowed. Since the distance D4 to the end face in the direction (that is, the facing face) can be made wider than the comparative COB 52, a margin can be given to the end design of the semiconductor light emitting element array chip 35.

ここまで説明したように、本実施の形態のＣＯＢ３３によれば、半導体発光素子アレイチップ３５をプリント配線基板３４上に接着剤４１を用いて直線状に並べて実装する構造において、半導体発光素子アレイチップ３５の裏面全体を接着剤４１によりプリント配線基板３４に接着させることができるので、チップの破損や傾斜、温度の上昇などを防止することができ、そのうえで、隣接する半導体発光素子アレイチップ３５同士の隙間から接着剤４１が毛管現象により這い上がってきたとしても、この接着剤４１を、発光部４３が設けられている表面４２より一段低い段差部４６に流れ出すようにして逃がすことにより、発光部４３が設けられている表面４２まで這い上がってくることを防止できる。   As described so far, according to the COB 33 of the present embodiment, in the structure in which the semiconductor light emitting element array chip 35 is arranged in a line using the adhesive 41 on the printed wiring board 34, the semiconductor light emitting element array chip is mounted. Since the entire back surface of 35 can be adhered to the printed wiring board 34 by the adhesive 41, it is possible to prevent chip breakage, inclination, temperature rise, etc., and in addition, between adjacent semiconductor light emitting element array chips 35 Even if the adhesive 41 crawls up from the gap due to capillary action, the adhesive 41 is allowed to escape by flowing out to the stepped portion 46 that is one step lower than the surface 42 on which the light emitting portion 43 is provided. Can be prevented from climbing up to the surface 42 on which is provided.

このように、本実施の形態のＣＯＢ３３によれば、半導体発光素子アレイチップ３５の破損や傾斜、温度の上昇などを防止することができるとともに、接着剤４１による半導体発光素子アレイチップ３５の表面４２の汚染を防止することができ、かくして、チップとしての動作信頼性を低下させることなく、接着剤４１による汚染を防止することができる。   As described above, according to the COB 33 of the present embodiment, it is possible to prevent the semiconductor light emitting element array chip 35 from being damaged, tilted, and heated, and the surface 42 of the semiconductor light emitting element array chip 35 by the adhesive 41. Thus, contamination by the adhesive 41 can be prevented without deteriorating the operational reliability of the chip.

くわえて、本実施の形態のＣＯＢ３３によれば、隣接する半導体発光素子アレイチップ３５同士の間隔Ｄ３を従来のものより狭くしても、半導体発光素子アレイチップ３５の表面４２への接着剤４１の這い上がりを十分抑制できる為、隣接する半導体発光素子アレイチップ３５同士の間隔Ｄ３を狭くする分、半導体発光素子アレイチップ３５上の最端発光部４３ｘと半導体発光素子アレイチップ３５の主走査方向の端面との間隔Ｄ４を広げることができる。これにより、半導体発光素子アレイチップ３５の端部設計にマージンを持たせることができる。   In addition, according to the COB 33 of the present embodiment, even if the distance D3 between the adjacent semiconductor light emitting element array chips 35 is narrower than the conventional one, the adhesive 41 to the surface 42 of the semiconductor light emitting element array chip 35 can be applied. Since the creeping up can be sufficiently suppressed, the distance D3 between the adjacent semiconductor light emitting element array chips 35 is reduced, so that the outermost light emitting portion 43x on the semiconductor light emitting element array chip 35 and the semiconductor light emitting element array chip 35 in the main scanning direction are reduced. The distance D4 from the end face can be increased. Thereby, a margin can be given to the end design of the semiconductor light emitting element array chip 35.

［１−４．第１の実施の形態の変形例］
ここで、図９に、第１の実施の形態の変形例を示す。この変形例では、段差部４６の形成位置、及び形成方法などについては、上述の第１の実施の形態と同様だが、段差部４６の出っ張った角（すなわち出隅）をＲ形状としている。 [1-4. Modification of First Embodiment]
Here, FIG. 9 shows a modification of the first embodiment. In this modification, the formation position and the formation method of the stepped portion 46 are the same as those in the first embodiment described above, but the protruding corner (that is, the protruding corner) of the stepped portion 46 has an R shape.

具体的には、半導体発光素子アレイチップ３５の主走査方向の一端側において、エッチングせずに残す最端発光部４３ｘ周辺の領域の先端に位置する２つの角６０、６１をＲ形状とした。他端側についても同様にこれら２つの角６０、６１をＲ形状とした。   Specifically, on one end side of the semiconductor light emitting element array chip 35 in the main scanning direction, the two corners 60 and 61 located at the tip of the region around the outermost light emitting portion 43x that remains without being etched are formed in an R shape. The two corners 60 and 61 are similarly formed in an R shape on the other end side.

こうすることで、半導体発光素子アレイチップ３５の主走査方向の端面の面積、すなわち隣接する半導体発光素子アレイチップ３５と対向する対向面の面積を小さくすることができるので、接着剤４１が表面４２まで這い上がってくるのを一段と抑制できるとともに、隣接する半導体発光素子アレイチップ３５同士の対向面の間を這い上がってこようとする接着剤４１を、段差面４５へと流れ出し易くすることができる。   By doing so, the area of the end surface in the main scanning direction of the semiconductor light emitting element array chip 35, that is, the area of the facing surface facing the adjacent semiconductor light emitting element array chip 35 can be reduced. As a result, the adhesive 41 that tends to scoop up between the opposing surfaces of the adjacent semiconductor light emitting element array chips 35 can easily flow out to the step surface 45.

さらに、半導体発光素子アレイチップ３５の主走査方向の一端側において、半導体発光素子アレイチップ３５の表面４２と段差面４５とを繋ぐ壁面のうち、副走査方向と平行な壁面と、半導体発光素子アレイチップ３５の副走査方向と直行する端面とで形成される２つの角６２、６３をＲ形状とした。他端側についても同様にこれら２つの角６２、６３をＲ形状とした。   Further, on one end side of the semiconductor light emitting element array chip 35 in the main scanning direction, among the wall surfaces connecting the surface 42 and the step surface 45 of the semiconductor light emitting element array chip 35, a wall surface parallel to the sub scanning direction and the semiconductor light emitting element array Two corners 62 and 63 formed by the sub-scanning direction of the chip 35 and the end face perpendicular to each other are formed in an R shape. Similarly, the two corners 62 and 63 have an R shape on the other end side.

実際、半導体発光素子アレイチップ３５を直線状に並べて実装すると、隣接する半導体発光素子アレイチップ３５の各々の段差部４６が対向することになる。このとき、図１０に示すように、段差面４５まで這い上がってきた接着剤４１は、段差部４６の壁面に沿って、副走査方向の両端側へと流れ、最終的には、段差面４５より一段低いプリント配線基板３４側へと流れ出ることになる。つまり、段差部４６の副走査方向の両端が、それぞれ接着剤４１の出口となる。   Actually, when the semiconductor light emitting element array chips 35 are arranged in a straight line and mounted, the step portions 46 of the adjacent semiconductor light emitting element array chips 35 face each other. At this time, as shown in FIG. 10, the adhesive 41 scooping up to the step surface 45 flows to both ends in the sub-scanning direction along the wall surface of the step portion 46, and finally, the step surface 45. It flows out to the printed wiring board 34 side that is one step lower. That is, both ends of the stepped portion 46 in the sub-scanning direction are outlets for the adhesive 41.

そこで、この変形例では、段差部４６の出口付近に位置する２つの角６２、６３をＲ形状とすることで、段差部４６の出口を広げることができ、段差面４５まで這い上がってきた接着剤４１を、段差部４６の出口へ、そしてこの出口から外側へと流れ出し易くすることができる。すなわち、この変形例によれば、上述した第１の実施の形態よりも、半導体発光素子アレイチップ３５の表面４２への接着剤４１の這い上がりを抑制することができる。尚、この変形例では、段差部４６の４つの角６０〜６３をＲ形状としたが、さらに残りの角をＲ形状としてもよい。   Therefore, in this modified example, the two corners 62 and 63 located in the vicinity of the exit of the stepped portion 46 are formed in an R shape so that the exit of the stepped portion 46 can be widened, and the adhesion that has risen up to the stepped surface 45 is obtained. The agent 41 can be easily flown out to the outlet of the stepped portion 46 and from the outlet to the outside. That is, according to this modification, it is possible to suppress creeping of the adhesive 41 onto the surface 42 of the semiconductor light emitting element array chip 35, as compared with the first embodiment described above. In this modification, the four corners 60 to 63 of the stepped portion 46 are R-shaped, but the remaining corners may be R-shaped.

また、上述した第１の実施の形態では、最端発光部４３ｘの副走査方向の一端側と他端側とにそれぞれ段差部４６を設けるようにしたが、これに限らず、例えば、副走査方向の一端側と他端側のうち、広い方の一端側にのみ段差部４６を設けるようにしてもよい。   In the first embodiment described above, the stepped portion 46 is provided on each of the one end side and the other end side in the sub-scanning direction of the outermost light-emitting portion 43x. You may make it provide the level | step-difference part 46 only in the wide one end side among the one end side and the other end side of a direction.

さらに、上述した第１の実施の形態では、半導体発光素子アレイチップ３５の表面４２と段差部４６の段差面４５とを繋ぐ壁面の角度については特に言及していないが、例えば、図１１（Ａ）に示すように、この壁面６５の角度を、段差面４５に垂直としてもよいし、図１１（Ｂ）に示すように、段差面４５に対して鋭角としてもよい。段差面４５に対して鋭角とすれば、より確実に、接着剤４１が半導体発光素子アレイチップの表面まで這い上がってくることを防止できる。   Furthermore, in the first embodiment described above, the angle of the wall surface connecting the surface 42 of the semiconductor light emitting element array chip 35 and the stepped surface 45 of the stepped portion 46 is not particularly mentioned. For example, FIG. ), The angle of the wall surface 65 may be perpendicular to the step surface 45, or may be an acute angle with respect to the step surface 45 as shown in FIG. By making an acute angle with respect to the stepped surface 45, it is possible to more reliably prevent the adhesive 41 from creeping up to the surface of the semiconductor light emitting element array chip.

［２．第２の実施の形態］
次に第２の実施の形態について説明する。この第２の実施の形態は、半導体発光素子アレイチップの実装形態が第１の実施の形態とは異なるものであり、ＬＥＤプリンター１の全体構成の概略、及びＬＥＤプリントヘッド８の基本的な構成については、第１の実施の形態と同様である為、説明を省略する。ゆえに、ここでは、ＣＯＢについて詳しく説明する。 [2. Second Embodiment]
Next, a second embodiment will be described. In the second embodiment, the mounting form of the semiconductor light emitting element array chip is different from that of the first embodiment. The outline of the overall configuration of the LED printer 1 and the basic configuration of the LED print head 8 are described. Since is the same as in the first embodiment, description thereof is omitted. Therefore, COB will be described in detail here.

［２−１．ＣＯＢの構成］
図１２及び図１３に、第２の実施の形態のＣＯＢ１００の外観構成を示す。尚、図１２は、ＣＯＢ１００とその一部を拡大したものであり、図１３は、ＣＯＢ１００の一部をさらに拡大して、且つ説明を簡単にする為に、プリント配線基板１０１と、半導体発光素子アレイチップ１０２とを接続するＡｕワイヤ１０３を省略したものである。 [2-1. Configuration of COB]
12 and 13 show the external configuration of the COB 100 according to the second embodiment. 12 is an enlarged view of the COB 100 and a part thereof. FIG. 13 is an enlarged view of the printed wiring board 101 and the semiconductor light emitting device for further enlarging a part of the COB 100 and simplifying the explanation. The Au wire 103 for connecting to the array chip 102 is omitted.

図１２及び図１３に示すように、プリント配線基板１０１の表面には、導電性あるいは絶縁性の接着剤１０４を用いて複数の長方形板状の半導体発光素子アレイチップ１０２が矢印αで示す主走査方向に沿って千鳥状に並べて実装されている。このとき、隣接する２つの半導体発光素子アレイチップ１０２は、主走査方向と平行な端面同士を副走査方向に対向させるようにして実装される。   As shown in FIGS. 12 and 13, on the surface of the printed circuit board 101, a plurality of rectangular plate-shaped semiconductor light-emitting element array chips 102 using a conductive or insulating adhesive 104 are main-scanned indicated by an arrow α. It is mounted in a staggered pattern along the direction. At this time, the two adjacent semiconductor light emitting element array chips 102 are mounted such that end faces parallel to the main scanning direction are opposed to each other in the sub scanning direction.

各半導体発光素子アレイチップ１０２は、第１の実施の形態と同様、ＧａＡｓ基板あるいはＩＣ駆動回路基板とすることができる。また、半導体発光素子アレイチップ１０２の厚さは例えば２００ｕｍから６００ｕｍとすることができる。各半導体発光素子アレイチップ１０２の表面１０５には、例えばＧａＡｓ化合物半導体を主材料とする発光ダイオードからなる複数の発光部１０６が、例えば６００ｄｐｉ（約４２．３ｕｍピッチ）あるいは１２００ｄｐｉ（約２１．２ｕｍピッチ）の配列ピッチＤ１で一次元アレイ状に配列されている。 Each semiconductor light emitting element array chip 102 can be a Ga As substrate or an IC drive circuit substrate, as in the first embodiment. Further, the thickness of the semiconductor light emitting element array chip 102 can be set to 200 μm to 600 μm, for example. On the surface 105 of each semiconductor light emitting element array chip 102, for example, a plurality of light emitting portions 106 made of light emitting diodes mainly composed of a GaAs compound semiconductor are, for example, 600 dpi (about 42.3 um pitch) or 1200 dpi (about 21.2 um pitch). ) Is arranged in a one-dimensional array at an arrangement pitch D1.

発光部１０６は、半導体発光素子アレイチップ１０２の表面１０５の、隣接する半導体発光素子アレイチップ１０２と対向する主走査方向と平行な対向面寄りに、主走査方向に沿って配列されている。また、半導体発光素子アレイチップ１０２は、主走査方向の両端側に、最端発光部１０６ｘの位置から主走査方向に例えば１００ｕｍから５００ｕｍ延伸されてなる延伸部分１０７を有している。両端の延伸部分１０７には、それぞれ対向面とは反対の面（これを非対向面と呼ぶ）寄りに、複数（例えば２個）のワイヤボンディング用パッド１０８が主走査方向に沿って所定の間隔を隔てて形成されている。尚、このように、主走査方向に延伸されてなる延伸部分１０７にワイヤボンディング用パッド１０８を形成するようにしたことで、半導体発光素子アレイチップ１０２の副走査方向の長さを短くすることができ、１ウェハから切り出せるチップの数を多くすることができる。   The light emitting units 106 are arranged along the main scanning direction on the surface 105 of the semiconductor light emitting element array chip 102 near the facing surface parallel to the main scanning direction facing the adjacent semiconductor light emitting element array chip 102. Further, the semiconductor light emitting element array chip 102 has extended portions 107 that are extended from, for example, 100 μm to 500 μm in the main scanning direction from the position of the outermost light emitting portion 106 x on both ends in the main scanning direction. A plurality of (for example, two) wire bonding pads 108 are provided at predetermined intervals along the main scanning direction near the opposite surfaces (referred to as non-opposing surfaces) of the extending portions 107 at both ends. Are formed with a gap. As described above, the wire bonding pad 108 is formed in the extended portion 107 extended in the main scanning direction, so that the length of the semiconductor light emitting element array chip 102 in the sub-scanning direction can be shortened. In addition, the number of chips that can be cut out from one wafer can be increased.

さらに、両端の延伸部分１０７には、図１３に示すように、それぞれ隣接する半導体発光素子アレイチップ１０２と対向する対向面側の端部に、表面１０５より一段低い四角形状の段差面１０９を有するテラス状の段差部１１０が形成されている。   Further, as shown in FIG. 13, the extended portions 107 at both ends have a rectangular step surface 109 that is one step lower than the surface 105 at the end portion on the facing surface facing the adjacent semiconductor light emitting element array chip 102. A terrace-shaped stepped portion 110 is formed.

詳しく説明すると、この段差部１１０は、半導体発光素子アレイチップ１０２の一端側の延伸部分１０７の対向面側の端部に、主走査方向においては最端発光部１０６ｘ近傍から延伸部分１０７の先端に亘って形成され、副走査方向においては延伸部分１０７の対向面から内側に２０ｕｍ以上に亘って形成され、深さ方向においては半導体発光素子アレイチップ１０２の表面１０５から例えば２０ｕｍ〜２００ｕｍ掘り下げて形成されている。同様の段差部１１０が、半導体発光素子アレイチップ１０２の他端側の延伸部分１０７にも形成されている。   More specifically, the step 110 is formed at the end of the extending portion 107 on the one end side of the semiconductor light emitting element array chip 102 on the opposite surface side, from the vicinity of the outermost light emitting portion 106x in the main scanning direction to the end of the extending portion 107. In the sub-scanning direction, it is formed over 20 μm or more inward from the facing surface of the extended portion 107, and in the depth direction, for example, 20 μm to 200 μm is dug down from the surface 105 of the semiconductor light emitting element array chip 102. ing. A similar stepped portion 110 is also formed in the extended portion 107 on the other end side of the semiconductor light emitting element array chip 102.

このような段差部１１０を形成する方法として、半導体発光素子アレイチップ１０２がＧａＡｓ基板から構成される場合、まず、ウェハから切り出された長方形板状の半導体発光素子アレイチップ１０２の表面１０５の段差部１１０となる領域外をフォトレジストなどで保護する。次に、ＣＦ４ドライエッチングなどを用いて、段差部１１０となる領域内のパッシベーション膜、あるいは層間絶縁膜などを取り除くことでＧａＡｓ基板を露出させる。そして、露出させたＧａＡｓ基板を、塩素系ガスなどを用いたケミカルドライエッチング、あるいは硫酸、過酸化水素水及び水などの混合液からなるエッチャントを用いたウエットエッチングにより、例えば２０ｕｍ〜２００ｕｍエッチングする。こうすることで、半導体発光素子アレイチップ１０２に段差部１１０が形成される。最後に、半導体発光素子アレイチップ１０２の表面１０５を保護しているフォトレジスタを除去する。 As a method of forming such a stepped portion 110, when the semiconductor light emitting element array chip 102 is formed of a GaAs substrate, first, the stepped portion of the surface 105 of the rectangular plate-shaped semiconductor light emitting element array chip 102 cut out from the wafer is used. The outside of the region to be 110 is protected with a photoresist or the like. Next, the Ga As substrate is exposed by removing the passivation film or the interlayer insulating film in the region to be the stepped portion 110 using CF4 dry etching or the like. Then, the exposed Ga As substrate is etched by, for example, 20 μm to 200 μm by chemical dry etching using a chlorine-based gas or the like, or wet etching using an etchant made of a mixed liquid such as sulfuric acid, hydrogen peroxide solution, and water. . By doing so, a stepped portion 110 is formed in the semiconductor light emitting element array chip 102. Finally, the photoresist protecting the surface 105 of the semiconductor light emitting element array chip 102 is removed.

一方、半導体発光素子アレイチップ１０２がＳｉからなるＩＣ駆動回路基板によって構成される場合、半導体発光素子アレイチップ１０２の段差部１１０となる領域内には回路を形成しないように設計しておく。そのうえで、半導体発光素子アレイチップ１０２がＧａＡｓ基板から構成される場合の方法と同様、半導体発光素子アレイチップ１０２の表面１０５の段差部１１０となる領域外をフォトレジストなどで保護しておき、ＣＦ４ドライエッチングなどを用いて、段差部１１０となる領域内のパッシベーション膜、あるいは層間絶縁膜などを取り除くことでＳｉ基板を露出させる。そして、露出させたＳｉ基板を、ＳＦ６などのガスを用いたケミカルドライエッチングにより、２０ｕｍ〜２００ｕｍエッチングする。こうすることで、半導体発光素子アレイチップ１０２に段差部１１０が形成される。最後に、半導体発光素子アレイチップ１０２の表面１０５を保護しているフォトレジスタを除去する。 On the other hand, when the semiconductor light emitting element array chip 102 is constituted by an IC drive circuit substrate made of Si, it is designed so that no circuit is formed in a region to be the stepped portion 110 of the semiconductor light emitting element array chip 102. In addition, as in the case where the semiconductor light emitting element array chip 102 is made of a Ga As substrate, the outside of the region that becomes the stepped portion 110 of the surface 105 of the semiconductor light emitting element array chip 102 is protected with a photoresist or the like, and CF4 is used. By using dry etching or the like, the Si substrate is exposed by removing the passivation film or the interlayer insulating film in the region to be the stepped portion 110. Then, the exposed Si substrate is etched by 20 μm to 200 μm by chemical dry etching using a gas such as SF 6. By doing so, a stepped portion 110 is formed in the semiconductor light emitting element array chip 102. Finally, the photoresist protecting the surface 105 of the semiconductor light emitting element array chip 102 is removed.

さらに、図１３に示すように、段差部１１０の出っ張った角（出隅）をＲ形状としてもよい。具体的には、半導体発光素子アレイチップ１０２の主走査方向の一端側において、半導体発光素子アレイチップ１０２の表面１０５と段差面１０９とを繋ぐ壁面のうち、主走査方向と平行な壁面と半導体発光素子アレイチップ１０２の主走査方向と直行する端面とで形成される角１１１をＲ形状とするとともに、副走査方向と平行な壁面と、半導体発光素子アレイチップ１０２の副走査方向と直交する対向面とで形成される角１１２をＲ形状とする。他端側についても同様にこれら２つの角１１１、１１２をＲ形状とする。   Furthermore, as shown in FIG. 13, the protruding corner of the stepped portion 110 may be an R shape. Specifically, on one end side of the semiconductor light emitting element array chip 102 in the main scanning direction, among the wall surfaces connecting the surface 105 and the step surface 109 of the semiconductor light emitting element array chip 102, the wall surface parallel to the main scanning direction and the semiconductor light emission. The corner 111 formed by the main scanning direction of the element array chip 102 and the end face perpendicular to the main scanning direction has an R shape, a wall surface parallel to the sub scanning direction, and a facing surface orthogonal to the sub scanning direction of the semiconductor light emitting element array chip 102 The corner 112 formed by the above is an R shape. Similarly, the two corners 111 and 112 have an R shape on the other end side.

このようにして段差部１１０が形成された半導体発光素子アレイチップ１０２は、プリント配線基板１０１上に、接着剤１０４を介して、主走査方向に沿って千鳥状に並べて実装される。この場合、半導体発光素子アレイチップ１０２は、副走査方向に隣接することになる。その際、隣接する半導体発光素子アレイチップ１０２の各々の最端発光部１０６ｘの主走査方向の間隔Ｄ２が、半導体発光素子アレイチップ１０２上の発光部１０６の配列ピッチＤ１と等しくなるように、半導体発光素子アレイチップ１０２がプリント配線基板１０１上に実装される。   The semiconductor light emitting element array chips 102 in which the step portions 110 are formed in this way are mounted on the printed wiring board 101 in a staggered manner along the main scanning direction via the adhesive 104. In this case, the semiconductor light emitting element array chip 102 is adjacent in the sub-scanning direction. At this time, the semiconductors are arranged such that the distance D2 in the main scanning direction between the outermost light emitting portions 106x of the adjacent semiconductor light emitting element array chips 102 is equal to the arrangement pitch D1 of the light emitting portions 106 on the semiconductor light emitting element array chip 102. The light emitting element array chip 102 is mounted on the printed wiring board 101.

くわえて、隣接する半導体発光素子アレイチップ１０２の各々の発光部１０６の副走査方向の間隔Ｄ５が極力狭くなるように、半導体発光素子アレイチップ１０２をプリント配線基板１０１上に実装することが望ましい。これは、千鳥状に並べて実装される半導体発光素子アレイチップ１０２の各々の発光部１０６とロッドレンズアレイ３６との副走査方向の位置関係を極力近づけることで、半導体発光素子アレイチップ１０２の発光部１０６間のロッドレンズアレイ３６における光伝達効率の差を極力小さくし、その結果として、半導体発光素子アレイチップ１０２間の光量差を極力小さくする為である。   In addition, it is desirable to mount the semiconductor light emitting element array chip 102 on the printed wiring board 101 so that the distance D5 in the sub-scanning direction of the light emitting portions 106 of the adjacent semiconductor light emitting element array chips 102 is as small as possible. This is because the positional relationship in the sub-scanning direction between the respective light emitting portions 106 of the semiconductor light emitting element array chips 102 mounted in a staggered manner and the rod lens array 36 is made as close as possible, so that the light emitting portions of the semiconductor light emitting element array chip 102 are obtained. This is to reduce the difference in light transmission efficiency in the rod lens array 36 between 106 as much as possible, and as a result, to reduce the light amount difference between the semiconductor light emitting element array chips 102 as much as possible.

また、接着剤１０４は、半導体発光素子アレイチップ１０２の裏面全体と接するように形成される。半導体発光素子アレイチップ１０２は、このようにしてプリント配線基板１０１に形成（塗布）された接着剤１０４上に押圧され、その後、接着剤１０４が硬化させられることにより、裏面全体がプリント配線基板１０１と接着するようにして固定される。   The adhesive 104 is formed so as to be in contact with the entire back surface of the semiconductor light emitting element array chip 102. The semiconductor light emitting element array chip 102 is pressed onto the adhesive 104 formed (coated) on the printed wiring board 101 in this way, and then the adhesive 104 is cured, so that the entire back surface is printed on the printed wiring board 101. It is fixed by adhering.

さらに、上述したように、各半導体発光素子アレイチップ１０２上には、外部駆動回路とのデータ入出力用のワイヤボンディング用パッド１０８が形成され、一方、プリント配線基板１０１上には、各半導体発光素子アレイチップ１０２へのデータ入出力用のワイヤボンディング用パッド１１３が、各半導体発光素子アレイチップ１０２上のワイヤボンディング用パッド１０８と一対に形成されている。プリント配線基板１０１上のワイヤボンディング用パッド１１３は、各半導体発光素子アレイチップ１０２上の各ワイヤボンディング用パッド１０８と副走査方向に所定の間隔を隔てて形成されている。 Further, as described above, the wire bonding pads 108 for data input / output with the external drive circuit are formed on each semiconductor light emitting element array chip 102, while each semiconductor light emitting is formed on the printed wiring board 101. Wire bonding pads 113 for data input / output to the element array chip 102 are formed in pairs with the wire bonding pads 108 on each semiconductor light emitting element array chip 102. The printed wiring board 101 on the wire bonding pad 113 is formed at a predetermined interval in the sub-scanning direction and each wire bonding pad 108 on the semiconductor light-emitting element array chip 102.

そして、各半導体発光素子アレイチップ１０２上のワイヤボンディング用パッド１０８と、プリント配線基板１０１上の対になるワイヤボンディング用パッド１１３とが、Ａｕワイヤ１０３（図１２）を用いて結線される。さらに、プリント配線基板１０１に、データ書き込み用のＲＯＭ（図示せず）、チップコンデンサ（図示せず）、及びＬＥＤプリンター１側とのデータ入出力用のコネクタ（図示せず）などを実装することで、ＬＥＤプリントヘッド８用のＣＯＢ１００が構成される。そして、このＣＯＢ１００が、第１の実施の形態と同様に、ＬＥＤプリントヘッド８のフレーム３０に組み込まれる。   Then, wire bonding pads 108 on each semiconductor light emitting element array chip 102 and wire bonding pads 113 on the printed circuit board 101 are connected using Au wires 103 (FIG. 12). Furthermore, a ROM (not shown) for writing data, a chip capacitor (not shown), a connector for data input / output (not shown) with the LED printer 1 side, and the like are mounted on the printed wiring board 101. Thus, the COB 100 for the LED print head 8 is configured. The COB 100 is incorporated in the frame 30 of the LED print head 8 as in the first embodiment.

［２−２．第２の実施の形態の効果］
ここで、千鳥実装される半導体発光素子アレイチップ１０２に段差部１１０を形成したことによる効果について説明する。尚、ここでは、段差部１１０の無い半導体発光素子アレイチップを有するＣＯＢを比較対象として、本実施の形態の効果を説明する。 [2-2. Effects of the second embodiment]
Here, the effect by forming the step part 110 in the semiconductor light emitting element array chip 102 mounted in a staggered manner will be described. Here, the effects of the present embodiment will be described using a COB having a semiconductor light emitting element array chip without the stepped portion 110 as a comparison target.

まず、図１４に、段差部１１０の無い半導体発光素子アレイチップ１２０がプリント配線基板１２１上に千鳥実装された比較用ＣＯＢ１２２を示す。この比較用ＣＯＢ１２２は、半導体発光素子アレイチップ１２０に段差部１１０が形成されていない点を除けば、上述した第２の実施の形態のＣＯＢ１００と同様の構成である。   First, FIG. 14 shows a comparative COB 122 in which the semiconductor light emitting element array chip 120 without the stepped portion 110 is mounted on the printed wiring board 121 in a staggered manner. The comparison COB 122 has the same configuration as the COB 100 of the second embodiment described above except that the step portion 110 is not formed on the semiconductor light emitting element array chip 120.

簡単に説明すると、比較用ＣＯＢ１２２は、プリント配線基板１２１の表面に、接着剤１２３を用いて、複数の半導体発光素子アレイチップ１２０が千鳥状に並べて実装されている。その際、隣接する半導体発光素子アレイチップ１２０の各々の最端発光部１２４ｘの主走査方向の間隔Ｄ２が、半導体発光素子アレイチップ１２０上の発光部１２４の配列ピッチＤ１と等しくなるように、半導体発光素子アレイチップ１２０がプリント配線基板１２１上に実装される。   Briefly, the comparative COB 122 has a plurality of semiconductor light emitting element array chips 120 mounted in a staggered manner on the surface of the printed wiring board 121 using an adhesive 123. At this time, the semiconductors are arranged such that the distance D2 in the main scanning direction between the outermost light emitting parts 124x of the adjacent semiconductor light emitting element array chips 120 is equal to the arrangement pitch D1 of the light emitting parts 124 on the semiconductor light emitting element array chip 120. The light emitting element array chip 120 is mounted on the printed wiring board 121.

また、その際、隣接する半導体発光素子アレイチップ１２０の各々の発光部１２４の副走査方向の間隔Ｄ５が極力狭くなるように、半導体発光素子アレイチップ１２０をプリント配線基板１２１上に実装することが望ましい。この為、隣接する半導体発光素子アレイチップ１２０同士の間隔Ｄ６も極力狭くすることが望ましく、実際、比較用ＣＯＢ１２２は、隣接する半導体発光素子アレイチップ１２０同士の間隔Ｄ６が例えば１０ｕｍから５０ｕｍの間となるように設計されている。   At this time, the semiconductor light emitting element array chip 120 may be mounted on the printed wiring board 121 so that the distance D5 in the sub-scanning direction of each light emitting portion 124 of the adjacent semiconductor light emitting element array chip 120 is as small as possible. desirable. For this reason, it is desirable that the distance D6 between adjacent semiconductor light emitting element array chips 120 is also as narrow as possible. In fact, the comparison COB 122 has an interval D6 between adjacent semiconductor light emitting element array chips 120 of, for example, between 10 μm and 50 μm. Designed to be

さらに、半導体発光素子アレイチップ１２０の延伸部分１２５とプリント配線基板１２１には、それぞれ複数のワイヤボンディング用パッド１２６、１２７が形成され、半導体発光素子アレイチップ１２０のワイヤボンディング用パッド１２６と、プリント配線基板１２１のワイヤボンディング用パッド１２７とが、Ａｕワイヤ１２８により結線されている。   Further, a plurality of wire bonding pads 126 and 127 are formed on the extended portion 125 of the semiconductor light emitting element array chip 120 and the printed wiring board 121, respectively. A wire bonding pad 127 of the substrate 121 is connected by an Au wire 128.

このような比較用ＣＯＢ１２２の場合、図１５に示すように、隣接する半導体発光素子アレイチップ１２０同士の隙間から毛管現象により接着剤１２３が半導体発光素子アレイチップ１２０の表面にまで這い上がり、発光部１２４を汚染して光量を低下させたり、ワイヤボンディング用パッド１２６を汚染してワイヤボンディングの強度を低下させたりするという問題が発生する。   In the case of such a comparative COB 122, as shown in FIG. 15, the adhesive 123 crawls up to the surface of the semiconductor light emitting element array chip 120 from the gap between the adjacent semiconductor light emitting element array chips 120 by the capillary phenomenon, and the light emitting portion The problem arises that the amount of light is reduced by contaminating 124, or the strength of wire bonding is reduced by contaminating the wire bonding pad 126.

これに対して、本実施の形態のＣＯＢ１００の場合、半導体発光素子アレイチップ１０２の間隔Ｄ６が比較用ＣＯＢ１２２と同様の間隔であり、且つ接着剤１０４が半導体発光素子アレイチップ１０２の裏面全体に接する構造でありながら、図１６に示すように、隣接する半導体発光素子アレイチップ１０２同士の隙間を毛管現象により這い上がってくる接着剤１０４を、半導体発光素子アレイチップ１０２の表面１０５より一段低い段差部１１０の段差面１０９に流れ出すようにして逃がすことで、表面１０５まで這い上がってくることを防ぐことができる。 On the other hand, in the COB 100 of the present embodiment, the interval D6 of the semiconductor light emitting element array chip 102 is the same as that of the comparative COB 122, and the adhesive 104 contacts the entire back surface of the semiconductor light emitting element array chip 102. Although having the structure, as shown in FIG. 16, the stepped portion lower than the surface 105 of the semiconductor light emitting element array chip 102 by the adhesive 104 that crawls up through the gap between the adjacent semiconductor light emitting element array chips 102 by the capillary phenomenon. It is possible to prevent scooping up to the surface 105 by escaping to the stepped surface 109 of 110.

また、このように、本実施の形態のＣＯＢ１００によれば、半導体発光素子アレイチップ１０２の裏面に接する接着剤１０４の形成領域を制限することなく、半導体発光素子アレイチップ１０２の裏面全体をプリント配線基板１０１に接着して固定することができるので、半導体発光素子アレイチップ１０２の端部がプリント配線基板１０１から浮いてしまうような状況を回避することができる。これにより、例えば、ワイヤボンディング用パッド１０８に対してワイヤボンディングを行う際に、半導体発光素子アレイチップ１０２の端部が折れて損傷したり、半導体発光素子アレイチップ１０２がプリント配線基板１０１に対して傾斜したりすることを防ぐことができる。   As described above, according to the COB 100 of the present embodiment, the entire back surface of the semiconductor light emitting element array chip 102 is printed without limiting the formation region of the adhesive 104 in contact with the back surface of the semiconductor light emitting element array chip 102. Since it can be bonded and fixed to the substrate 101, it is possible to avoid a situation in which the end of the semiconductor light emitting element array chip 102 is lifted from the printed wiring board 101. Accordingly, for example, when wire bonding is performed on the wire bonding pad 108, the end portion of the semiconductor light emitting element array chip 102 is broken or damaged, or the semiconductor light emitting element array chip 102 is damaged with respect to the printed wiring board 101. Inclination can be prevented.

さらに、本実施の形態のＣＯＢ１００によれば、半導体発光素子アレイチップ１０２の裏面全体が接着剤１０４を介してプリント配線基板１０１に接着されるので、半導体発光素子アレイチップ１０２から発せられる熱を、裏面全体を介してプリント配線基板１０１に均一に熱伝搬することができる。すなわち、半導体発光素子アレイチップ１０２の放熱性をチップ全体に亘って均一に確保することができる。   Furthermore, according to the COB 100 of the present embodiment, since the entire back surface of the semiconductor light emitting element array chip 102 is bonded to the printed wiring board 101 via the adhesive 104, the heat generated from the semiconductor light emitting element array chip 102 is Heat can be uniformly propagated to the printed wiring board 101 through the entire back surface. That is, the heat dissipation of the semiconductor light emitting element array chip 102 can be ensured uniformly over the entire chip.

さらに、本実施の形態のＣＯＢ１００によれば、例えば、比較用ＣＯＢ１２２よりも、隣接する半導体発光素子アレイチップ１０２の間隔Ｄ６を狭くしても、隣接する半導体発光素子アレイチップ１０２同士の隙間から這い上がってくる接着剤１０４を段差部１１０に逃がすことができる。この為、隣接する半導体発光素子アレイチップ１０２の間隔Ｄ６を狭くする分、半導体発光素子アレイチップ１０２上の発光部１０６と、半導体発光素子アレイチップ１０２の対向面との間隔Ｄ７（図１６参照）を従来のＣＯＢ１００より広くすることもできるので、半導体発光素子アレイチップ１０２の端部設計にマージンを持たせることができる。   Furthermore, according to the COB 100 of the present embodiment, for example, even if the interval D6 between the adjacent semiconductor light emitting element array chips 102 is narrower than that of the comparative COB 122, the COB 100 is scooped from the gap between the adjacent semiconductor light emitting element array chips 102. The rising adhesive 104 can be released to the stepped portion 110. For this reason, the distance D6 between the light emitting portion 106 on the semiconductor light emitting element array chip 102 and the facing surface of the semiconductor light emitting element array chip 102 is reduced by the distance D6 between the adjacent semiconductor light emitting element array chips 102 (see FIG. 16). Can be made wider than that of the conventional COB 100, so that a margin can be given to the end design of the semiconductor light emitting element array chip 102.

さらに、本実施の形態のＣＯＢ１００によれば、副走査方向と平行な段差部１１０の壁面と、半導体発光素子アレイチップ１０２の副走査方向と直交する端面（対向面）とで形成される角１１２をＲ形状とするようにしたことで、隣接する半導体発光素子アレイチップ１０２と対向する対向面の面積を小さくすることができ、接着剤１０４が表面１０５まで這い上がってくるのを一段と抑制できるとともに、隣接する半導体発光素子アレイチップ１０２同士の対向面の間を這い上がってこようとする接着剤１０４を、段差面１０９へと流れ出し易くすることができる。   Furthermore, according to the COB 100 of the present embodiment, the corner 112 formed by the wall surface of the stepped portion 110 parallel to the sub-scanning direction and the end surface (opposing surface) orthogonal to the sub-scanning direction of the semiconductor light emitting element array chip 102. By adopting an R shape, the area of the facing surface facing the adjacent semiconductor light emitting element array chip 102 can be reduced, and the adhesive 104 can be further prevented from creeping up to the surface 105. Thus, the adhesive 104 that tends to scoop up between the opposing surfaces of the adjacent semiconductor light emitting element array chips 102 can easily flow out to the step surface 109.

さらに、主走査方向と平行な段差部１１０の壁面と、半導体発光素子アレイチップ１０２の主走査方向と直行する端面とで形成される角１１１をＲ形状とした。実際、半導体発光素子アレイチップ１０２を千鳥状に並べて実装すると、隣接する半導体発光素子アレイチップ１０２の各々の延伸部分１０７も千鳥配置となる。このとき、各々の延伸部分１０７の段差部１１０は、隣接する半導体発光素子アレイチップ１０２の延伸部分１０７より内側の部分（すなわち発光部１０６が設けられている部分）と副走査方向に対向することになる。段差面１０９まで這い上がってきた接着剤１０４は、段差部１１０の壁面に沿って、主走査方向の端へと流れ、最終的には、段差面１０９より一段引低いプリント配線基板１０１側へと流れ出ることになる。つまり、段差部１１０の主走査方向の端が、それぞれ接着剤１０４の出口となる。ゆえに、段差部１１０の出口付近に位置する角１１１をＲ形状とすることで、段差部１１０の出口を広げることができ、段差面１０９まで這い上がってきた接着剤１０４を、段差部１１０の出口へ、そしてこの出口から外側へと流れ出し易くすることができる。   Further, the corner 111 formed by the wall surface of the stepped portion 110 parallel to the main scanning direction and the end surface perpendicular to the main scanning direction of the semiconductor light emitting element array chip 102 is formed into an R shape. In fact, when the semiconductor light emitting element array chips 102 are arranged side by side in a zigzag manner, the extending portions 107 of the adjacent semiconductor light emitting element array chips 102 are also arranged in a staggered manner. At this time, the stepped portion 110 of each extending portion 107 is opposed to the portion inside the extending portion 107 of the adjacent semiconductor light emitting element array chip 102 (that is, the portion where the light emitting portion 106 is provided) in the sub-scanning direction. become. The adhesive 104 scooping up to the step surface 109 flows along the wall surface of the step portion 110 to the end in the main scanning direction, and finally to the printed wiring board 101 side that is one step lower than the step surface 109. It will flow out. That is, the end of the stepped portion 110 in the main scanning direction is an outlet of the adhesive 104, respectively. Therefore, by making the corner 111 located in the vicinity of the exit of the stepped portion 110 into an R shape, the exit of the stepped portion 110 can be widened, and the adhesive 104 scooped up to the stepped surface 109 is removed from the exit of the stepped portion 110. And from this outlet to the outside.

ここまで説明したように、第２の実施の形態によれば、半導体発光素子アレイチップ１０２をプリント配線基板１０１上に接着剤１０４を用いて千鳥状に並べて実装する構造においても、第１の実施の形態と同様の効果を得ることができる。すなわち、動作信頼性を低下させることなく、接着剤による汚染を防止することができ、くわえて半導体発光素子アレイチップ１０２の端部設計にマージンを持たせることができる。   As described so far, according to the second embodiment, even in the structure in which the semiconductor light emitting element array chips 102 are mounted on the printed wiring board 101 in a zigzag manner using the adhesive 104, the first embodiment is implemented. The same effect as that of the embodiment can be obtained. That is, contamination by the adhesive can be prevented without deteriorating the operation reliability, and in addition, a margin can be given to the end design of the semiconductor light emitting element array chip 102.

［３．第３の実施の形態］
次に第３の実施の形態について説明する。この第３の実施の形態は、第２の実施の形態の半導体発光素子アレイチップ１０２に、段差部を追加した実施の形態であり、ＬＥＤプリンター１の全体構成の概略、及びＬＥＤプリントヘッド８の基本的な構成については、第１及び第２の実施の形態と同様である為、説明を省略する。ゆえに、ここでは、ＣＯＢについて詳しく説明する。 [3. Third Embodiment]
Next, a third embodiment will be described. The third embodiment is an embodiment in which a step portion is added to the semiconductor light emitting element array chip 102 of the second embodiment. The outline of the overall configuration of the LED printer 1 and the LED print head 8 are described. Since the basic configuration is the same as that of the first and second embodiments, the description thereof is omitted. Therefore, COB will be described in detail here.

［３−１．ＣＯＢの構成］
図１７に、第３の実施の形態のＣＯＢ２００の外観と断面を示す。図１７に示すように、プリント配線基板２０１の表面には、第２の実施の形態と同様、導電性あるいは絶縁性の接着剤２０２を用いて複数の長方形板状の半導体発光素子アレイチップ２０３が矢印αで示す主走査方向に沿って千鳥状に並べて実装されている。このとき、隣接する半導体発光素子アレイチップ２０３は、主走査方向と平行な端面同士を副走査方向に対向させるようにして実装される。 [3-1. Configuration of COB]
In FIG. 17, the external appearance and cross section of COB200 of 3rd Embodiment are shown. As shown in FIG. 17, a plurality of rectangular plate-shaped semiconductor light emitting element array chips 203 are formed on the surface of a printed wiring board 201 using a conductive or insulating adhesive 202 as in the second embodiment. They are mounted side by side in a staggered manner along the main scanning direction indicated by arrow α. At this time, the adjacent semiconductor light emitting element array chips 203 are mounted such that end faces parallel to the main scanning direction are opposed to each other in the sub scanning direction.

各半導体発光素子アレイチップ２０３は、第２の実施の形態と同様、ＧａＡｓ基板あるいはＩＣ駆動回路基板とすることができる。また、半導体発光素子アレイチップ２０３の厚さは例えば２００ｕｍから６００ｕｍとすることができる。各半導体発光素子アレイチップ２０３の表面２０４には、第２の実施の形態と同様、複数の発光部２０５が、例えば６００ｄｐｉ（約４２．３ｕｍピッチ）あるいは１２００ｄｐｉ（約２１．２ｕｍピッチ）の配列ピッチで一次元アレイ状に配列されている。 Each semiconductor light emitting element array chip 203 can be a Ga As substrate or an IC drive circuit substrate, as in the second embodiment. Further, the thickness of the semiconductor light emitting element array chip 203 can be set to 200 μm to 600 μm, for example. On the surface 204 of each semiconductor light emitting element array chip 203, as in the second embodiment, a plurality of light emitting portions 205 are arranged at an arrangement pitch of, for example, 600 dpi (about 42.3 um pitch) or 1200 dpi (about 21.2 um pitch). Are arranged in a one-dimensional array.

発光部２０５は、半導体発光素子アレイチップ２０３の表面２０４の、隣接する半導体発光素子アレイチップ２０３と対向する主走査方向に平行な対向面寄りに、主走査方向に沿って配列されている。また、半導体発光素子アレイチップ２０３は、主走査方向の両端側に、第２の実施の形態と同様、最端発光部２０５ｘの位置から主走査方向に例えば１００ｕｍから５００ｕｍ延伸されてなる延伸部分２０６を有している。半導体発光素子アレイチップ２０３の両端の延伸部分２０６には、それぞれ隣接する半導体発光素子アレイチップ２０３と対向する対向面側の端部に、第２の実施の形態と同様、表面より一段低い四角形状の段差面２０７を有するテラス状の段差部２０８が形成されている。   The light emitting units 205 are arranged along the main scanning direction on the surface 204 of the semiconductor light emitting element array chip 203 near the facing surface parallel to the main scanning direction facing the adjacent semiconductor light emitting element array chip 203. Further, the semiconductor light emitting element array chip 203 is extended at both ends in the main scanning direction, for example, from the position of the outermost light emitting portion 205x to the main scanning direction, for example, from 100 μm to 500 μm, as in the second embodiment. have. In the extended portions 206 at both ends of the semiconductor light emitting element array chip 203, a rectangular shape that is one step lower than the surface is formed at the end on the opposite side facing the adjacent semiconductor light emitting element array chip 203, as in the second embodiment. A terrace-shaped stepped portion 208 having a stepped surface 207 is formed.

くわえて、この第３の実施の形態では、両端の延伸部分２０６の、対向面とは反対の非対向面側にも、表面２０４より一段低い四角形状の段差面２０９を有するテラス状の段差部２１０が形成されている。この段差部２１０は、延伸部分２０６の非対向面から副走査方向のほぼ中央に渡って形成され、且つ半導体発光素子アレイチップ２０３の表面２０４から例えば２０ｕｍ〜２００ｕｍ掘り下げて形成されている。すなわち、延伸部分２０６には、副走査方向の両端側にそれぞれ段差部２０８、２１０が形成されていて、これら２つの段差部２０８、２１０は、間に位置する壁部２１１により副走査方向に分断されている。   In addition, in the third embodiment, a terrace-shaped stepped portion having a rectangular stepped surface 209 that is one step lower than the surface 204 on the non-facing surface side opposite to the facing surface of the extended portions 206 at both ends. 210 is formed. The stepped portion 210 is formed from the non-facing surface of the extended portion 206 to almost the center in the sub-scanning direction, and is formed, for example, by digging 20 μm to 200 μm from the surface 204 of the semiconductor light emitting element array chip 203. That is, the extended portion 206 is formed with step portions 208 and 210 at both ends in the sub-scanning direction, respectively, and these two step portions 208 and 210 are divided in the sub-scanning direction by the wall portion 211 positioned therebetween. Has been.

非対向面側の段差部２１０の段差面２０９上には、無機あるいは有機絶縁膜２１２が形成され、この絶縁膜２１２上に、複数（例えば２個）のワイヤボンディング用パッド２１３が主走査方向に沿って所定の間隔を隔てて形成されている。尚、ワイヤボンディング用パッド２１３は、延伸部分２０６の表面（すなわち壁部の上面）２０４よりは低くなるように形成される。   An inorganic or organic insulating film 212 is formed on the stepped surface 209 of the stepped portion 210 on the non-facing surface side, and a plurality of (for example, two) wire bonding pads 213 are formed on the insulating film 212 in the main scanning direction. Are formed at predetermined intervals along the line. The wire bonding pad 213 is formed so as to be lower than the surface 204 of the extended portion 206 (ie, the upper surface of the wall portion).

このような段差部２０８、２１０は、第１及び第２の実施の形態と同様の方法、すなわちエッチングで掘り下げることにより形成することができる。また、段差部２０８、２１０は、半導体発光素子アレイチップ２０３の延伸部分２０６上に同時に形成することができる。そして、延伸部分２０６の副走査方向の両端側にそれぞれ段差部２０８、２１０を形成したときに、これら２つの段差部２０８、２１０の間のエッチングされずに残された部分が壁部２１１となる。   Such stepped portions 208 and 210 can be formed by the same method as in the first and second embodiments, that is, by digging down by etching. Further, the step portions 208 and 210 can be simultaneously formed on the extended portion 206 of the semiconductor light emitting element array chip 203. When the step portions 208 and 210 are formed on both ends of the extended portion 206 in the sub-scanning direction, the portions left unetched between the two step portions 208 and 210 become the wall portions 211. .

ここで、段差部２１０に形成されるワイヤボンディング用パッド２１３は、発光部２０５と電気的に接続する必要がある。この為、段差部２１０の段差面２０９と、半導体発光素子アレイチップ２０３の表面２０４とを繋ぐ壁面は、例えば表面２０４から段差面２０９へと傾斜するスロープ形状となっている。そして、このスロープ形状の壁面上に薄膜配線が形成されていて、この薄膜配線により発光部２０５とワイヤボンディング用パッド２１３が電気的に接続するようになっている。因みに、スロープ形状の壁面は、例えば、フォトリソグラフィにより形成可能な有機絶縁膜により形成することができる。あるいは半導体発光素子アレイチップ２０３がＧａＡｓ基板から構成される場合、段差部２１０を形成する際に、ウエットエッチングによる垂直方向、及び水平方向のエッチングレートを調整することでエッチング端面（すなわち壁面）をスロープ形状とすることもできる。さらに、半導体発光素子アレイチップ２０３がＳｉ基板から構成される場合、ドライエッチングによる垂直方向、及び水平方向のエッチングレートを調整することで、エッチング端面（壁面）をスロープ形状とすることもできる。 Here, the wire bonding pad 213 formed on the step portion 210 needs to be electrically connected to the light emitting portion 205. For this reason, the wall surface connecting the step surface 209 of the step portion 210 and the surface 204 of the semiconductor light emitting element array chip 203 has, for example, a slope shape inclined from the surface 204 to the step surface 209. A thin film wiring is formed on the slope-shaped wall surface, and the light emitting portion 205 and the wire bonding pad 213 are electrically connected by the thin film wiring. Incidentally, the slope-shaped wall surface can be formed of, for example, an organic insulating film that can be formed by photolithography. Alternatively, when the semiconductor light emitting element array chip 203 is composed of a Ga As substrate, the etching end face (that is, the wall surface) is adjusted by adjusting the etching rate in the vertical and horizontal directions by wet etching when forming the stepped portion 210. It can also be a slope shape. Further, when the semiconductor light emitting element array chip 203 is composed of a Si substrate, the etching end face (wall surface) can be formed into a slope shape by adjusting the etching rate in the vertical direction and the horizontal direction by dry etching.

さらに、第２の実施の形態と同様、対向面側の段差部２０８の出っ張った角については、Ｒ形状としてもよい。また、非対向面側の段差部２１０の主走査方向に平行な壁面と、半導体発光素子アレイチップ２０３の主走査方向と直行する端面とで形成される角に、非対向面側の段差部２１０の段差面２０９に接着剤２０２が進入するのを防ぐ為のフード２１４を形成するようにしてもよい。このようにすれば、対向面側の段差面２０７から、プリント配線基板２０１上に流れ出した接着剤２０２が、非対向面側の段差部２１０へと回り込んで、その段差面２０９へと這い上がってくるのを抑制することができ、接着剤２０２によるワイヤボンディング用パッド２１３の汚染を防止することができる。   Further, as with the second embodiment, the protruding corner of the stepped portion 208 on the facing surface side may be an R shape. Further, the step portion 210 on the non-facing surface side is formed at the corner formed by the wall surface parallel to the main scanning direction of the step portion 210 on the non-facing surface side and the end surface perpendicular to the main scanning direction of the semiconductor light emitting element array chip 203. A hood 214 for preventing the adhesive 202 from entering the step surface 209 may be formed. In this way, the adhesive 202 that has flowed out onto the printed wiring board 201 from the stepped surface 207 on the facing surface side wraps around the stepped portion 210 on the non-facing surface side and crawls up to the stepped surface 209. It is possible to prevent the wire bonding pad 213 from being contaminated by the adhesive 202.

このようにして段差部２０８、２１０が形成された半導体発光素子アレイチップ２０３は、プリント配線基板２０１上に、接着剤２０２を介して、主走査方向に沿って千鳥状に並べて実装される。このとき、各々の段差部２０８、２１０は、隣接する半導体発光素子アレイチップの延伸部分２０６より内側に位置する発光部２０５と副走査方向に対向することになる。   The semiconductor light emitting element array chips 203 in which the step portions 208 and 210 are formed in this way are mounted on the printed wiring board 201 in a zigzag manner along the main scanning direction via the adhesive 202. At this time, each of the step portions 208 and 210 is opposed to the light emitting portion 205 located inside the extending portion 206 of the adjacent semiconductor light emitting element array chip in the sub-scanning direction.

さらに、このようにして実装される際、隣接する半導体発光素子アレイチップ２０３の各々の発光部２０５の副走査方向の間隔Ｄ５が極力狭くなるように、半導体発光素子アレイチップ２０３をプリント配線基板２０１上に実装することが望ましい。この為、隣接する半導体発光素子アレイチップ２０３同士の間隔Ｄ６も極力狭くすることが望ましく、実際、この間隔Ｄ６は、例えば１０ｕｍから５０ｕｍ程度となっている。   Further, when mounted in this way, the semiconductor light emitting element array chip 203 is placed on the printed wiring board 201 so that the distance D5 in the sub-scanning direction of the light emitting portions 205 of the adjacent semiconductor light emitting element array chips 203 is as small as possible. It is desirable to implement the above. For this reason, it is desirable to make the distance D6 between adjacent semiconductor light emitting element array chips 203 as small as possible. In practice, the distance D6 is, for example, about 10 μm to 50 μm.

また、接着剤２０２は、第１及び第２の実施の形態と同様、ダイボン装置（図示せず）に備えられているスタンプ機能を用いてプリント配線基板２０１上に転写形成することができ、ディスペンサー装置（図示せず）により予めプリント配線基板２０１上に形成することもできる。このとき、接着剤２０２は、半導体発光素子アレイチップ２０３の裏面全体と接するように形成される。   Also, the adhesive 202 can be transferred and formed on the printed wiring board 201 using a stamp function provided in a die bonding apparatus (not shown) as in the first and second embodiments. It can also be formed on the printed wiring board 201 in advance by an apparatus (not shown). At this time, the adhesive 202 is formed in contact with the entire back surface of the semiconductor light emitting element array chip 203.

さらに、上述したように、各半導体発光素子アレイチップ２０３の段差部２１０上には、外部駆動回路とのデータ入出力用のワイヤボンディング用パッド２１３が形成され、一方、プリント配線基板２０１上には、各半導体発光素子アレイチップ２０３へのデータ入出力用のワイヤボンディング用パッド２１５が、各半導体発光素子アレイチップ２０３の段差部２１０上のワイヤボンディング用パッド２１３と一対に形成されている。プリント配線基板２０１上のワイヤボンディング用パッド２１５は、各半導体発光素子アレイチップ２０３の段差部２１０上の各ワイヤボンディング用パッド２１３と副走査方向に所定に間隔を隔てて形成されている。   Further, as described above, the wire bonding pad 213 for data input / output with the external drive circuit is formed on the step portion 210 of each semiconductor light emitting element array chip 203, while the printed wiring board 201 is formed on the printed wiring board 201. A wire bonding pad 215 for inputting / outputting data to / from each semiconductor light emitting element array chip 203 is formed in a pair with a wire bonding pad 213 on the step portion 210 of each semiconductor light emitting element array chip 203. The wire bonding pads 215 on the printed wiring board 201 are formed at predetermined intervals in the sub-scanning direction from the wire bonding pads 213 on the step portions 210 of the respective semiconductor light emitting element array chips 203.

そして、各半導体発光素子アレイチップ２０３の段差部２１０上のワイヤボンディング用パッド２１３と、プリント配線基板２０１上の対になるワイヤボンディング用パッド２１５とが、Ａｕワイヤ２１６を用いて結線される。ここで、段差部２１０上のワイヤボンディング用パッド２１３とＡｕワイヤ２１６との結線部分に用いる略半球体状のボール部２１７は、その高さが、壁部２１１よりも低くなることが望ましい。この為、ボール部２１７の上端が、壁部２１１の上面より上方に突出しないように、ボール部２１７の高さよりも表面２０４から段差面２０９までの深さを深くすることが望ましい。ゆえに、実際、段差部２１０は、ボール部２１７の高さよりも、段差面２０９までの深さが大きくなっていて、これにより、ボール部２１７の上端が、壁部２１１の上面より上方に突出しないようになっている。   Then, a wire bonding pad 213 on the step portion 210 of each semiconductor light emitting element array chip 203 and a wire bonding pad 215 to be paired on the printed wiring board 201 are connected using an Au wire 216. Here, it is desirable that the height of the substantially hemispherical ball portion 217 used for the connection portion between the wire bonding pad 213 and the Au wire 216 on the step portion 210 is lower than that of the wall portion 211. For this reason, it is desirable to make the depth from the surface 204 to the stepped surface 209 deeper than the height of the ball portion 217 so that the upper end of the ball portion 217 does not protrude upward from the upper surface of the wall portion 211. Therefore, in fact, the stepped portion 210 has a depth to the stepped surface 209 larger than the height of the ball portion 217, so that the upper end of the ball portion 217 does not protrude above the upper surface of the wall portion 211. It is like that.

尚、半導体発光素子アレイチップ２０３では、ワイヤボンディング用パッド２１５の厚さも考慮して、表面２０４から段差面２０９までの深さが、ボール部２１７の高さとワイヤボンディング用パッド２１５の厚さとを足した長さより深くなっている。   In the semiconductor light emitting element array chip 203, the thickness from the surface 204 to the stepped surface 209 is determined by adding the height of the ball portion 217 and the thickness of the wire bonding pad 215 in consideration of the thickness of the wire bonding pad 215. It is deeper than the length.

そして、プリント配線基板２０１に、データ書き込み用のＲＯＭ（図示せず）、チップコンデンサ（図示せず）、及びＬＥＤプリンター１側とのデータ入出力用のコネクタ（図示せず）などを実装することで、ＬＥＤプリントヘッド８用のＣＯＢ２００が構成される。そして、このＣＯＢ２００が、第１及び第２の実施の形態と同様に、ＬＥＤプリントヘッド８のフレーム３０に組み込まれる。   Then, a ROM (not shown) for writing data, a chip capacitor (not shown), a connector for data input / output (not shown) with the LED printer 1 side, and the like are mounted on the printed wiring board 201. Thus, the COB 200 for the LED print head 8 is configured. The COB 200 is incorporated into the frame 30 of the LED print head 8 as in the first and second embodiments.

［３−２．第３の実施の形態の効果］
ここで、第３の実施の形態による効果について説明する。尚、半導体発光素子アレイチップ２０３の延伸部分２０６の対向面側に段差部２０８を設けたことによる効果は、第２の実施の形態と同様である為、詳しい説明は省略する。 [3-2. Effects of the third embodiment]
Here, the effect of the third embodiment will be described. The effect of providing the stepped portion 208 on the opposite surface side of the extended portion 206 of the semiconductor light emitting element array chip 203 is the same as that of the second embodiment, and thus detailed description thereof is omitted.

この第３の実施の形態では、上述したように、半導体発光素子アレイチップ２０３の延伸部分２０６の対向面側だけでなく非対向面側にも、表面２０４より一段低い段差面２０９を有する段差部２１０を設け、対向面側の段差部２０８と、非対向面側の段差部２１０との間には、表面２０４と同じ高さの壁部２１１を残すようにした。そして、非対向面側の段差面２０９に、ワイヤボンディング用パッド２１３を形成するようにした。   In the third embodiment, as described above, the step portion having the step surface 209 that is one step lower than the surface 204 not only on the facing surface side but also on the non-facing surface side of the extended portion 206 of the semiconductor light emitting element array chip 203. 210 is provided, and a wall portion 211 having the same height as the surface 204 is left between the step portion 208 on the facing surface side and the step portion 210 on the non-facing surface side. Then, the wire bonding pad 213 is formed on the step surface 209 on the non-facing surface side.

ここで、実際に、半導体発光素子アレイチップ２０３を千鳥状に並べて実装すると、隣接する半導体発光素子アレイチップ２０３の各々の延伸部分２０６も千鳥配置となる。すなわち、各半導体発光素子アレイチップ２０３の延伸部分２０６が、隣接する半導体発光素子アレイチップ２０３の延伸部分２０６より中央側の部分（すなわち発光部２０５が形成されている部分）と副走査方向に対向するようにして実装される。   Here, when the semiconductor light emitting element array chips 203 are actually arranged in a zigzag pattern, the extending portions 206 of the adjacent semiconductor light emitting element array chips 203 are also arranged in a staggered manner. That is, the extended portion 206 of each semiconductor light emitting element array chip 203 is opposed to the central portion (that is, the portion where the light emitting portion 205 is formed) of the adjacent semiconductor light emitting element array chip 203 in the sub-scanning direction. To be implemented.

このとき、延伸部分２０６の非対向面側に位置する段差部２１０のワイヤボンディング用パッド２１３上に形成されるＡｕワイヤ２１６のボール部２１７は、副走査方向に対向する位置にある発光部２０５側から見て、壁部２１１の後ろに隠れることになる。この結果、Ａｕワイヤ２１６のボール部２１７は、図１８に示すように、発光部２０５から放射される光の放射角範囲外に位置することになり、こうすることで、発光部２０５からの出射光が、非対向面側の段差部２１０上に形成されるＡｕワイヤ２１６のボール部２１７へと届いて反射してしまうことを抑制することができる。   At this time, the ball portion 217 of the Au wire 216 formed on the wire bonding pad 213 of the step portion 210 located on the non-opposing surface side of the extended portion 206 is on the light emitting portion 205 side at a position facing the sub-scanning direction. From behind, it will be hidden behind the wall 211. As a result, the ball portion 217 of the Au wire 216 is positioned outside the radiation angle range of the light emitted from the light emitting portion 205 as shown in FIG. The incident light can be prevented from reaching the ball portion 217 of the Au wire 216 formed on the stepped portion 210 on the non-facing surface side and being reflected.

実際、発光部２０５からの出射光がＡｕワイヤ２１６のボール部２１７に届いて反射してしまうと、この反射した光によって、例えば、感光体ドラム５の意図しない部分が露光され、この結果、印刷結果に筋や線などが入ってしまい、印刷品質が低下してしまう。つまり、発光部２０５からの出射光がＡｕワイヤ２１６のボール部２１７に反射することを抑制することができれば、印刷結果に筋や線が入ってしまうことを防ぐことができ、より高品位な印刷が可能となる。   Actually, when the light emitted from the light emitting portion 205 reaches the ball portion 217 of the Au wire 216 and is reflected, for example, an unintended portion of the photosensitive drum 5 is exposed by the reflected light, and as a result, printing is performed. As a result, streaks, lines, and the like are included, and print quality deteriorates. In other words, if it is possible to suppress the light emitted from the light emitting unit 205 from being reflected on the ball part 217 of the Au wire 216, it is possible to prevent streaks and lines from entering the printing result, and to achieve higher quality printing. Is possible.

ここまで説明したように、第３の実施の形態のＣＯＢ２００によれば、第２の実施の形態と同様の効果を得ることができることにくわえて、発光部２０５からの光がＡｕワイヤ２１６のボール部２１７に反射することを抑制することができる。そして、このＣＯＢ２００を実装したＬＥＤプリンター１では、より高品位な印刷を行うことができる。   As described so far, according to the COB 200 of the third embodiment, in addition to obtaining the same effect as that of the second embodiment, the light from the light emitting unit 205 is reflected by the ball of the Au wire 216. Reflection to the portion 217 can be suppressed. The LED printer 1 mounted with the COB 200 can perform higher quality printing.

尚、上述した第３の実施の形態では、延伸部分２０６の非対向面側に、表面２０４より一段低い段差面２０９を有する段差部２１０を設け、その段差面２０９上にワイヤボンディング用パッド２１３を形成するようにしたが、これに限らず、例えば、段差部２１０の代わりに、延伸部分２０６の非対向面側に凹部（図示せず）を形成するようにして、凹部の底にワイヤボンディング用パッド２１３を形成することで、この凹部内にＡｕワイヤ２１６のボール部２１７を隠すようにしてもよい。この場合、凹部の深さを、ボール部２１７の高さより深くするようにすればよい。このような構造でも、発光部２０５からの出射光がＡｕワイヤ２１６のボール部２１７に反射することを抑制することができる。尚、この場合、凹部をワイヤボンディング用パッド２１３ごとに形成するようにしてもよいし、凹部の大きさを大きくして、１つの凹部内に、複数のワイヤボンディング用パッド２１３を形成するようにしてもよい。   In the third embodiment described above, the stepped portion 210 having a stepped surface 209 that is one step lower than the surface 204 is provided on the non-facing surface side of the extended portion 206, and the wire bonding pad 213 is provided on the stepped surface 209. However, the present invention is not limited to this. For example, instead of the stepped portion 210, a concave portion (not shown) is formed on the non-opposing surface side of the extended portion 206, and wire bonding is performed at the bottom of the concave portion. By forming the pad 213, the ball portion 217 of the Au wire 216 may be hidden in the recess. In this case, the depth of the concave portion may be made deeper than the height of the ball portion 217. Even with such a structure, it is possible to suppress the light emitted from the light emitting portion 205 from being reflected by the ball portion 217 of the Au wire 216. In this case, a recess may be formed for each wire bonding pad 213, or the size of the recess may be increased to form a plurality of wire bonding pads 213 in one recess. May be.

また、上述した第３の実施の形態では、ワイヤボンディング用パッド２１３と接続するＡｕワイヤ２１６のボンディング方法としてボールボンディングを用いるようにしたが、ステッチボンディングを用いるようにしてもよい。このようにステッチボンディングを用いる場合、一般的には、ワイヤボンディング用パッド２１３の面積を、ボールボンディングを用いる場合と比して大きく形成する必要がある。この為、半導体発光素子アレイチップ２０３のチップ幅も、ボールボンディングを用いる場合と比して大きくなってしまうが、一方で、ステッチ部の高さをボール部２１７の高さより低くすることができる為、光の反射を一段と抑制することができ、且つ段差部２１０の深さを例えば１０ｕｍ前後へと浅くすることができる。   In the third embodiment described above, ball bonding is used as a bonding method for the Au wire 216 connected to the wire bonding pad 213, but stitch bonding may be used. When stitch bonding is used as described above, generally, the area of the wire bonding pad 213 needs to be formed larger than that when ball bonding is used. For this reason, the chip width of the semiconductor light emitting element array chip 203 is also larger than that in the case of using ball bonding, but on the other hand, the height of the stitch portion can be made lower than the height of the ball portion 217. The reflection of light can be further suppressed, and the depth of the stepped portion 210 can be reduced to about 10 μm, for example.

［４．他の実施の形態］
［４−１．他の実施の形態１］
尚、上述した第１乃至第３の実施の形態では、ＬＥＤプリンター１に搭載される露光ヘッドとしてのＬＥＤプリントヘッド８に本発明を適用したが、本発明はこれに限らず、ＬＥＤ以外の発光素子を用いる露光ヘッドに適用することもできる。また、例えば、スキャナなどに搭載される読取ヘッドとしてのＣＩＳ（コンタクトイメージセンサ）などに適用することもできる。 [4. Other Embodiments]
[4-1. Other Embodiment 1]
In the first to third embodiments described above, the present invention is applied to the LED print head 8 as an exposure head mounted on the LED printer 1, but the present invention is not limited to this, and light emission other than the LED is performed. The present invention can also be applied to an exposure head that uses an element. Further, for example, the present invention can be applied to a CIS (contact image sensor) as a read head mounted on a scanner or the like.

ＣＩＳに適用する場合、例えば、受光素子が一次元アレイ状に配列されてなる半導体受光素子アレイチップを、接着剤を介してプリント配線基板上に固定するような構造のものであればよく、このようなＣＩＳであれば、上述した第１乃至第３の実施の形態と同様にして、本発明を適用することができる。   When applied to the CIS, for example, a semiconductor light-receiving element array chip in which light-receiving elements are arranged in a one-dimensional array may be of a structure that is fixed on a printed wiring board via an adhesive. With such a CIS, the present invention can be applied in the same manner as in the first to third embodiments described above.

さらに、上述した第１乃至第３の実施の形態では、半導体装置としてのＣＯＢ３３、１００、２００に本発明を適用したが、これに限らず、基板上に接着剤を介して半導体チップを固定するような構造の半導体装置であれば、上述した第１乃至第３の実施の形態と同様にして、本発明を適用することができる。また、この場合の半導体チップとしては、複数の半導体素子が表面に設けられたものであればよい。 Furthermore, in the first to third embodiments described above, the present invention is applied to COB33,100,200 as a semiconductor device is not limited thereto, to fix the semiconductor chip via an adhesive on a substrate If the semiconductor device has such a structure, the present invention can be applied in the same manner as in the first to third embodiments described above. Moreover, as a semiconductor chip in this case, what is necessary is just to have a plurality of semiconductor elements provided on the surface.

さらに、上述した第１乃至第３の実施の形態では、画像形成装置としてのＬＥＤプリンター１に本発明を適用したが、これに限らず、ＬＥＤ以外の発光素子を用いる露光ヘッドを搭載したプリンターや、ＣＩＳなどの読取ヘッドを搭載したスキャナ、ファクシミリ、ＭＦＰ（Multi Function Product：複合機）、コピー機などの画像形成装置に適用することもできる。   Furthermore, in the first to third embodiments described above, the present invention is applied to the LED printer 1 as an image forming apparatus. However, the present invention is not limited to this, and a printer equipped with an exposure head using a light emitting element other than an LED, The present invention can also be applied to image forming apparatuses such as scanners, facsimiles, MFPs (Multi Function Products) and copiers equipped with reading heads such as CIS.

さらに、上述した第１乃至第３の実施の形態では、ワイヤとしてＡｕワイヤ４０、１０３、２１６を用いるようにしたが、これに限らず、導電性のワイヤであれば、Ｃｕワイヤなどを用いるようにしてもよい。   Furthermore, in the first to third embodiments described above, Au wires 40, 103, and 216 are used as the wires. However, the present invention is not limited thereto, and Cu wires or the like are used as long as they are conductive wires. It may be.

［４−２．他の実施の形態２］
さらに、本発明は、上述した第１乃至第３の実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した実施の形態と他の実施の形態の一部または全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。 [4-2. Other Embodiment 2]
Furthermore, the present invention is not limited to the above-described first to third embodiments and other embodiments. That is, the scope of application of the present invention extends to embodiments in which some or all of the above-described embodiments and other embodiments are arbitrarily combined, and embodiments in which some are extracted.

本発明は、例えば、ＣＯＢからなる露光ヘッドや読取ヘッドなどで広く利用することができる。   The present invention can be widely used in, for example, an exposure head and a reading head made of COB.

１……ＬＥＤプリンター、７……露光装置、８……ＬＥＤプリントヘッド、９……現像装置、３３、５２、１００、１２２、２００……ＣＯＢ、３４、５１、１０１、１２１、２０１……プリント配線基板、３５、５０、１０２、１２０、２０３……半導体発光素子アレイチップ、４０、５７、１０３、１２８、２１６……Ａｕワイヤ、４１、５３、１０４、１２３、２０２……接着剤、４３、５４、１０６、１２４、２０５……発光部、４４、４７、５５、５６、１０８、１１３、１２６、１２７、２１３、２１５……ワイヤボンディング用パッド、４６、１１０、２０８、２１０……段差部、１０７、１２５、２０６……延伸部分、２１７……ボール部。   DESCRIPTION OF SYMBOLS 1 ... LED printer, 7 ... Exposure apparatus, 8 ... LED print head, 9 ... Developing apparatus, 33, 52, 100, 122, 200 ... COB, 34, 51, 101, 121, 201 ... Print Wiring board, 35, 50, 102, 120, 203 ... Semiconductor light emitting element array chip, 40, 57, 103, 128, 216 ... Au wire, 41, 53, 104, 123, 202 ... Adhesive, 43, 54, 106, 124, 205... Light emitting part, 44, 47, 55, 56, 108, 113, 126, 127, 213, 215... Wire bonding pad, 46, 110, 208, 210. 107, 125, 206... Stretched portion, 217... Ball portion.

Claims (13)

複数の半導体素子が表面に設けられた半導体チップと、
複数の前記半導体チップが並べて実装される基板と
を備え、
前記半導体チップは、ＧａＡｓ基板を主材料とするものであり、
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、
隣接する半導体チップ同士が、それぞれ長手方向の端面を対向させるようにして、前記半導体チップの裏面と前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが直線状に並べて実装され、
前記半導体チップの表面の長手方向の両端部において最端の半導体素子より短手方向の一端側に、前記半導体素子の表面よりも低く、且つ前記半導体チップの長手方向の端面から前記最端の半導体素子までの間隔よりも大きい段差面を有する段差部が形成される
半導体装置。 A semiconductor chip provided with a plurality of semiconductor elements on the surface;
A board on which a plurality of the semiconductor chips are mounted side by side,
The semiconductor chip is mainly composed of a GaAs substrate,
On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
Adjacent semiconductor chips face each other in the longitudinal direction so that the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductors are formed on the substrate. Chips are mounted in a straight line,
At both ends in the longitudinal direction of the surface of the semiconductor chip, one end side in the short direction of the semiconductor element at the shortest side is lower than the surface of the semiconductor element and from the end surface in the longitudinal direction of the semiconductor chip to the extreme semiconductor A semiconductor device in which a step portion having a step surface larger than a distance to an element is formed. 複数の半導体素子が表面に設けられた半導体チップと、A semiconductor chip provided with a plurality of semiconductor elements on the surface;
複数の前記半導体チップが並べて実装される基板とA substrate on which a plurality of the semiconductor chips are mounted side by side;
を備え、With
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
隣接する半導体チップ同士が、それぞれ長手方向の端面を対向させるようにして、前記半導体チップの裏面と前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが直線状に並べて実装され、Adjacent semiconductor chips face each other in the longitudinal direction so that the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductors are formed on the substrate. Chips are mounted in a straight line,
前記半導体チップの表面の長手方向の両端部において最端の半導体素子より短手方向の一端側に、前記半導体素子の表面よりも低く、且つ前記半導体チップの長手方向の端面から前記最端の半導体素子までの間隔よりも大きい段差面を有する段差部が形成され、At both ends in the longitudinal direction of the surface of the semiconductor chip, one end side in the short direction of the semiconductor element at the shortest side is lower than the surface of the semiconductor element and from the end surface in the longitudinal direction of the semiconductor chip to the extreme semiconductor A step portion having a step surface larger than the distance to the element is formed,
さらに前記半導体チップは、ＩＣ駆動回路基板上にＧａＡｓからなる半導体素子を集積することにより構成され、前記ＩＣ駆動回路基板に前記段差部が形成されるFurthermore, the semiconductor chip is configured by integrating semiconductor elements made of GaAs on an IC drive circuit substrate, and the stepped portion is formed on the IC drive circuit substrate.
半導体装置。Semiconductor device. 複数の半導体素子が表面に設けられた半導体チップと、
複数の前記半導体チップが並べて実装される基板と
を備え、
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、
隣接する半導体チップ同士が、それぞれ長手方向の端面を対向させるようにして、前記半導体チップの裏面と前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが直線状に並べて実装され、
前記半導体チップの表面の長手方向の両端部に、最端の半導体素子が形成される領域を避けて、前記半導体素子の表面よりも低い段差面を有する段差部が形成されるとともに、前記最端の半導体素子が形成される領域の角をＲ形状とする
半導体装置。 A semiconductor chip provided with a plurality of semiconductor elements on the surface;
A board on which a plurality of the semiconductor chips are mounted side by side,
On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
Adjacent semiconductor chips face each other in the longitudinal direction so that the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductors are formed on the substrate. Chips are mounted in a straight line,
A stepped portion having a stepped surface lower than the surface of the semiconductor element is formed at both ends in the longitudinal direction of the surface of the semiconductor chip, avoiding a region where the endmost semiconductor element is formed, and the endmost A semiconductor device in which a corner of a region where the semiconductor element is formed is an R shape. 複数の半導体素子が表面に設けられた半導体チップと、
複数の前記半導体チップが並べて実装される基板と
を備え、
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、
隣接する半導体チップ同士が、それぞれ長手方向の端面を対向させるようにして、前記半導体チップの裏面と前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが直線状に並べて実装され、
前記半導体チップの表面の長手方向の両端部に、最端の半導体素子が形成される領域を避けて、前記半導体素子の表面よりも低い段差面を有する段差部が形成されるとともに、前記段差部の段差面と前記半導体チップの表面との間を繋ぐ壁面のうちの、前記半導体チップの長手方向と直交する壁面と、前記半導体チップの長手方向と平行な端面とでなる角をＲ形状とする
半導体装置。 A semiconductor chip provided with a plurality of semiconductor elements on the surface;
A board on which a plurality of the semiconductor chips are mounted side by side,
On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
Adjacent semiconductor chips face each other in the longitudinal direction so that the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductors are formed on the substrate. Chips are mounted in a straight line,
A step portion having a step surface lower than the surface of the semiconductor element is formed at both ends in the longitudinal direction of the surface of the semiconductor chip so as to avoid a region where the outermost semiconductor element is formed. Of the wall surfaces connecting between the step surface of the semiconductor chip and the surface of the semiconductor chip, an angle formed by a wall surface orthogonal to the longitudinal direction of the semiconductor chip and an end surface parallel to the longitudinal direction of the semiconductor chip is an R shape. Semiconductor device. 複数の半導体素子が表面に設けられた半導体チップと、
複数の前記半導体チップが並べて実装される基板と
を備え、
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、
隣接する半導体チップ同士が、それぞれ短手方向の端面を対向させるようにして、前記半導体チップの裏面と、前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが千鳥状に並べて実装され、
前記半導体チップは、最端の半導体素子から長手方向の外側に延伸されてなる延伸部分を長手方向の両端に有し、
前記延伸部分には、隣接する半導体チップと対向する端面側に、前記半導体素子の表面よりも低く、且つ前記半導体チップの短手方向の端面から前記半導体素子までの間隔よりも大きい段差面を有する段差部が形成され、当該端面側とは反対の非対向面側に、ワイヤを介して前記基板と接続する為のワイヤボンディング用パッドが形成されている
半導体装置。 A semiconductor chip provided with a plurality of semiconductor elements on the surface;
A board on which a plurality of the semiconductor chips are mounted side by side,
On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
Adjacent semiconductor chips are opposed to each other with their end faces in the short direction facing each other, and the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductor chips are mounted on the substrate. The semiconductor chips are mounted side by side in a staggered pattern,
The semiconductor chip has stretched portions at both ends in the longitudinal direction, which are stretched outward in the longitudinal direction from the outermost semiconductor element,
The extending portion has a step surface that is lower than the surface of the semiconductor element and larger than the distance from the end surface in the short-side direction of the semiconductor chip to the semiconductor element on the end face side facing the adjacent semiconductor chip. A semiconductor device in which a step portion is formed and a wire bonding pad for connecting to the substrate through a wire is formed on a non-opposing surface side opposite to the end surface side. 複数の半導体素子が表面に設けられた半導体チップと、
複数の前記半導体チップが並べて実装される基板と
を備え、
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、
隣接する半導体チップ同士が、それぞれ短手方向の端面を対向させるようにして、前記半導体チップの裏面と、前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが千鳥状に並べて実装され、
前記半導体チップは、最端の半導体素子から長手方向の外側に延伸されてなる延伸部分を長手方向の両端に有し、
前記延伸部分には、隣接する半導体チップと対向する端面側に、前記半導体素子の表面よりも低い段差面を有する段差部が形成されるとともに、当該端面側とは反対の非対向面側に、ワイヤを介して前記基板と接続する為のワイヤボンディング用パッドが形成され、
前記段差部の段差面と前記半導体チップの表面との間を繋ぐ壁面のうちの、前記半導体チップの長手方向と平行な壁面と、前記半導体チップの長手方向と直交する端面とでなる角、及び前記半導体チップの長手方向と直交する壁面と、前記半導体チップの長手方向と平行な端面とでなる角を、それぞれＲ形状とする
半導体装置。 A semiconductor chip provided with a plurality of semiconductor elements on the surface;
A board on which a plurality of the semiconductor chips are mounted side by side,
On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
Adjacent semiconductor chips are opposed to each other with their end faces in the short direction facing each other, and the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductor chips are mounted on the substrate. The semiconductor chips are mounted side by side in a staggered pattern,
The semiconductor chip has stretched portions at both ends in the longitudinal direction, which are stretched outward in the longitudinal direction from the outermost semiconductor element,
In the extended portion, a stepped portion having a stepped surface lower than the surface of the semiconductor element is formed on the end surface side facing the adjacent semiconductor chip, and on the non-facing surface side opposite to the end surface side, A wire bonding pad for connecting to the substrate via a wire is formed,
Of the wall surfaces connecting the step surface of the step portion and the surface of the semiconductor chip, an angle formed by a wall surface parallel to the longitudinal direction of the semiconductor chip and an end surface orthogonal to the longitudinal direction of the semiconductor chip, and An angle formed by a wall surface orthogonal to the longitudinal direction of the semiconductor chip and an end surface parallel to the longitudinal direction of the semiconductor chip is an R shape. 複数の半導体素子が表面に設けられた半導体チップと、
複数の前記半導体チップが並べて実装される基板と
を備え、
前記複数の半導体チップの表面には、当該半導体チップの長手方向に沿って前記複数の半導体素子が配列され、
隣接する半導体チップ同士が、それぞれ短手方向の端面を対向させるようにして、前記半導体チップの裏面と、前記基板の表面とが接着剤を介して接着されることにより、前記基板上に複数の前記半導体チップが千鳥状に並べて実装され、
前記半導体チップは、最端の半導体素子から長手方向の外側に延伸されてなる延伸部分を長手方向の両端に有し、
前記延伸部分には、隣接する半導体チップと対向する端面側に、前記半導体素子の表面よりも低い段差面を有する段差部が形成されるとともに、当該端面側とは反対の非対向面側にも、前記半導体素子の表面よりも低い段差面を有する段差部が形成され、当該段差部の段差面上に、ワイヤを介して前記基板と接続する為のワイヤボンディング用パッドが形成されている
半導体装置。 A semiconductor chip provided with a plurality of semiconductor elements on the surface;
A board on which a plurality of the semiconductor chips are mounted side by side,
On the surface of the plurality of semiconductor chips, the plurality of semiconductor elements are arranged along the longitudinal direction of the semiconductor chip,
Adjacent semiconductor chips are opposed to each other with their end faces in the short direction facing each other, and the back surface of the semiconductor chip and the front surface of the substrate are bonded via an adhesive, whereby a plurality of the semiconductor chips are mounted on the substrate. The semiconductor chips are mounted side by side in a staggered pattern,
The semiconductor chip has stretched portions at both ends in the longitudinal direction, which are stretched outward in the longitudinal direction from the outermost semiconductor element,
In the extended portion, a stepped portion having a stepped surface lower than the surface of the semiconductor element is formed on the end surface facing the adjacent semiconductor chip, and also on the non-facing surface opposite to the end surface. A step portion having a step surface lower than the surface of the semiconductor element is formed, and a wire bonding pad for connecting to the substrate via a wire is formed on the step surface of the step portion. Semiconductor device . 前記延伸部分の非対向面側に形成される段差部は、前記半導体チップの表面から前記段差面までの深さが、前記ワイヤボンディング用パッドとの接続箇所に形成される前記ワイヤのボール部の高さよりも深い
請求項７に記載の半導体装置。 The step portion formed on the non-facing surface side of the extending portion has a depth from the surface of the semiconductor chip to the step surface of the ball portion of the wire formed at the connection point with the wire bonding pad. The semiconductor device according to claim 7, which is deeper than a height. 前記延伸部分の対向面側の段差部と、非対向面側の段差部とを、エッチングによる掘り下げ加工によって同一工程で形成する
請求項７に記載の半導体装置。 The semiconductor device according to claim 7 , wherein the stepped portion on the facing surface side of the extending portion and the stepped portion on the non-facing surface side are formed in the same step by a digging process by etching. 前記半導体チップは、ＧａＡｓ基板を主材料とするものである
請求項３乃至請求項７の何れかに記載の半導体装置。 The semiconductor chip is the semiconductor device according to any one of claims 3 to 7 in which the GaAs substrate as the main material. 前記半導体チップは、ＩＣ駆動回路基板上にＧａＡｓからなる半導体素子を集積することにより構成される
請求項３乃至請求項７の何れかに記載の半導体装置。 The semiconductor chip is the semiconductor device according to any one of constituted claims 3 to 7 by integrating the semiconductor device made of GaAs in the IC drive circuit substrate. 複数の前記半導体素子として露光の光源となる複数の発光素子が設けられた、請求項１乃至請求項７の何れかに記載の半導体装置
を備える露光ヘッド。 A plurality of light emitting elements as a plurality of the semiconductor element to an exposure light source is provided, the exposure head comprising a semiconductor device according to any one of claims 1 to 7. 複数の前記半導体素子として露光の光源となる複数の発光素子が設けられた、請求項１乃至請求項７の何れかに記載の半導体装置を有する露光装置と、
前記露光装置による露光の結果として得られる潜像を現像することで画像を形成する現像装置と
を備える画像形成装置。 An exposure apparatus having a semiconductor device according to any one of claims 1 to 7 , wherein a plurality of light emitting elements serving as exposure light sources are provided as the plurality of semiconductor elements.
An image forming apparatus comprising: a developing device that forms an image by developing a latent image obtained as a result of exposure by the exposure device.
JP2014066789A 2014-03-27 2014-03-27 Semiconductor device, exposure head, and image forming apparatus Expired - Fee Related JP6358826B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014066789A JP6358826B2 (en) 2014-03-27 2014-03-27 Semiconductor device, exposure head, and image forming apparatus
US14/669,723 US9429867B2 (en) 2014-03-27 2015-03-26 Semiconductor apparatus, exposing head, and image forming apparatus
EP15161234.8A EP2937218B1 (en) 2014-03-27 2015-03-27 Semiconductor apparatus, exposing head, and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014066789A JP6358826B2 (en) 2014-03-27 2014-03-27 Semiconductor device, exposure head, and image forming apparatus

Publications (2)

Publication Number Publication Date
JP2015189036A JP2015189036A (en) 2015-11-02
JP6358826B2 true JP6358826B2 (en) 2018-07-18

Family

ID=54423987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014066789A Expired - Fee Related JP6358826B2 (en) 2014-03-27 2014-03-27 Semiconductor device, exposure head, and image forming apparatus

Country Status (1)

Country Link
JP (1) JP6358826B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108026715B (en) 2015-09-15 2021-06-18 住友建机株式会社 Excavator
JP6938389B2 (en) 2016-01-29 2021-09-22 住友建機株式会社 Excavator and autonomous aircraft flying around the excavator
JP7377023B2 (en) * 2019-08-23 2023-11-09 キヤノン株式会社 Exposure head and image forming device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57169543U (en) * 1981-04-22 1982-10-25
JPH0537027A (en) * 1991-07-31 1993-02-12 Kyocera Corp Led array
JPH06218985A (en) * 1993-01-28 1994-08-09 Rohm Co Ltd Optical element chip and optical writing and reading device utilizing the chip
US5926201A (en) * 1995-12-28 1999-07-20 Eastman Kodak Company Driver IC configurable for recording in multiple resolutions printhead including the driver IC and method of operating the printhead
JPH10284760A (en) * 1997-04-11 1998-10-23 Oki Electric Ind Co Ltd Manufacture of light-emitting and receiving diode array chip
JPH11216898A (en) * 1998-01-30 1999-08-10 Ricoh Co Ltd Semiconductor light emitting element array
JP2002231734A (en) * 2001-02-06 2002-08-16 Oki Data Corp Substrate unit, semiconductor element, mounting method and manufacturing method there of
JP2003243696A (en) * 2001-12-13 2003-08-29 Nippon Sheet Glass Co Ltd Self-scanning light emitting element array chip
JP2003182147A (en) * 2001-12-18 2003-07-03 Fuji Xerox Co Ltd Light emitting device
JP2004179641A (en) * 2002-11-11 2004-06-24 Oki Data Corp Semiconductor device, optical print head and image forming apparatus
US7180099B2 (en) * 2002-11-11 2007-02-20 Oki Data Corporation Semiconductor apparatus with thin semiconductor film
JP4366957B2 (en) * 2003-02-21 2009-11-18 富士ゼロックス株式会社 Light emitting element array chip and optical writing head
JP2007136720A (en) * 2005-11-15 2007-06-07 Fuji Xerox Co Ltd Led array head and image recorder
JP2007294876A (en) * 2006-03-31 2007-11-08 Fuji Xerox Co Ltd Light emitting element array
JP2011131475A (en) * 2009-12-24 2011-07-07 Kyocera Corp Optical print head and image forming apparatus

Also Published As

Publication number Publication date
JP2015189036A (en) 2015-11-02

Similar Documents

Publication Publication Date Title
US7999275B2 (en) Composite semiconductor device, LED head that employs the composite semiconductor device, and image forming apparatus that employs the LED head
US8035115B2 (en) Semiconductor apparatus, print head, and image forming apparatus
US9429867B2 (en) Semiconductor apparatus, exposing head, and image forming apparatus
JP4302720B2 (en) Semiconductor device, LED head, and image forming apparatus
US7893455B2 (en) Semiconductor light emitting device with stress absorber, LED printhead, and image forming apparatus
JP6358826B2 (en) Semiconductor device, exposure head, and image forming apparatus
JP5625778B2 (en) Light emitting chip, light emitting device, print head, and image forming apparatus
JP2007294876A (en) Light emitting element array
US8022418B2 (en) Composite semiconductor device, LED print head that employs the composite semiconductor device, and image forming apparatus that employs the LED print head
JP6170458B2 (en) Semiconductor device, exposure head, and image forming apparatus
US8842146B2 (en) Light emitting diode array structure, and printing head and printing device thereof
JP6950484B2 (en) Semiconductor elements, light emitting substrates, optical print heads, image forming devices
JP6296902B2 (en) Semiconductor device, image forming apparatus using the semiconductor device, and image reading apparatus
JP2011131475A (en) Optical print head and image forming apparatus
JP6129777B2 (en) Semiconductor device, method for manufacturing semiconductor device, print head, and image forming apparatus
JP2010080532A (en) Light emitting element, light emitting element head, and image forming apparatus
JP4851222B2 (en) LED print head
JP2002043635A (en) Light emitting array chip and optical printer head using the same
JP2016192476A (en) Semiconductor chip, semiconductor device, print head, image formation device, and manufacturing method of semiconductor chip
JP2016103509A (en) Light emitting device, light receiving device, led head, reading head, image forming apparatus, and image reading device
JP2011155537A (en) Electric wiring substrate and optical print head
JP2010076352A (en) Optical element head
JP2009176969A (en) Semiconductor laser device and image forming device using it
JP2010056395A (en) Exposure device and light-emitting device
JP2011155536A (en) Light emitting element array, optical print head, and image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180619

R150 Certificate of patent or registration of utility model

Ref document number: 6358826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees