JP6346955B2 - ピークインダクタ電流制御を備えたブーストコンバータ - Google Patents

Description

諸実施形態は、概して、低電力回路設計に関し、特に、ピークインダクタ電流制御及びオフセット補償されたゼロ検出を備えた低入力電圧ブーストコンバータに関する。
＜優先権主張＞ 本出願は非仮出願であり、本明細書に参照により明示的に組み込まれている、２０１４年１月１０日出願の「超低電力用フィードバック制御デューティサイクリングを備えた低電圧水晶発振器ドライバ」と題した米国仮特許出願第６１／９２６，０１４号による米国特許法第１１９条に基づく優先権を主張する。
＜連邦支援の研究に関する陳述＞
本発明は、米国国立科学財団（Ｎａｔｉｏｎａｌ Ｓｃｉｅｎｃｅ Ｆｏｕｎｄａｔｉｏｎ：ＮＳＦ）及びＮＳＦ ＮＥＲＣ ＡＳＳＩＳＴセンター（ＥＥＣ−１１６０４８３）により授与された第１０３５７７１号の賞の下、米国政府の支援を得てなされたものである。従って、発明の一定の権利は米国政府が有するものである。

バッテリーや環境から電力を得て動作する低電力装置は、低電流又は低電圧を生成して装置動作を延長させる。ブーストコンバータは、低入力電圧又は電流を与えられた際、その入力電圧よりも高い出力電圧を生成することができる。このように、低電力装置は、低入力からエネルギーを得ることができる。しかしながら、入力電圧が非常に低いと、ブーストコンバータの回路内のオフセットによって、小さな入力電圧が正確に検出され使用されることが困難になり得る。また、ブーストコンバータ内の不整合が、ゲート部品の出力の論理レベルを変えるような大きな変化を引き起こすこともあり、それによって、ブーストコンバータから不正確な出力電圧が生じることになる。

環境発電では、光、振動、熱、無線周波などのさまざまな環境発生源を利用することができる。環境発電は、屋外の太陽光を用いて実施される。通常、これらのエネルギーハーベスタは比較的規模が大きく、高電圧で大量の電力（ｋＷｓ）を得ることができる。これらのエネルギーハーベスタは、非常に優れた最大電力点追尾により高い効率を図ることができる。対照的に、太陽電池を使ったマイクロエネルギーハーベスタは、無線センサネットワーク（ＷＳＮ）やブルートゥース（登録商標）センサネットワーク（ＢＳＮ）のエネルギーハーベスタを含む。これらは、低電力システムにおいて利用可能であり、通常はサイズが小さく、太陽電池が小型であることや、室内照明状況に伴い周辺光が弱いことにより、ごく少量のエネルギー（μＷｓ）しか得ることができない。一般にＢＳＮに応用される別のエネルギーハーベスタとしては、圧電ハーベスタがあり、振動から機械エネルギーを得る。これらエネルギーハーベスタは、数十〜数百μＷの有能電力を得ることができる。機械応力が圧電材料に印加された際に電気エネルギーが生成される。近年、ＢＳＮに適した圧電ハーベスタが実証されている。このようなハーベスタは、８０％を越える効率で、数μＷ〜数百μＷの出力電力を得ることができる。また、有能ＲＦ電力からの発電も、ＢＳＮのエネルギー取得手段の一つとしてあり、電力ＢＳＮに十分なエネルギーを供給することができる。

ＤＣ入力電圧からエネルギーを取得し、該電圧をより高い蓄積出力電圧まで上昇させるブーストコンバータのためのシステム、方法及び装置について説明する。最大電力点追尾は、熱電発電装置（ＴＥＧ）や光電池などの入力源に対しコンバータを最適化する制御に利用できる。ブーストコンバータのローサイドスイッチにおいては、入力電圧であるＶ_ＩＮの値に基づきスイッチのオン時間を変化することにより、Ｖ_ＩＮ及びＶ_ＯＵＴと一次独立であるピークインダクタ電流をほぼ一定とする制御スキームを採用し得る。非常に低い電圧と電力、ひいては、高い効率を実現するためには、ハイサイドスイッチ制御におけるゼロ検出に、オフセット補償され、かつ、デューティサイクル駆動される動作コンパレータを用いることができる。

本明細書に記載の諸実施形態は、ブーストコンバータ装置を含む。ブーストコンバータ装置は、インダクタ電流を通すインダクタと、インダクタに動作可能に接続され、起動時に入力電圧を受け取り、出力電圧を生成するように構成されたブーストコンバータスイッチと、ブーストコンバータスイッチに動作可能に接続されたスイッチ制御回路とを具備する。スイッチ制御回路は、入力電圧を受け取り、インダクタ電流をほぼ一定に保つようにブーストコンバータを起動する制御信号を送信するように構成されている。インダクタ電流は、入力電圧及び出力電圧から独立している。

本明細書に記載の諸実施形態は、低電圧入力からエネルギーを得るブーストコンバータの操作方法を含む。この方法は、入力電圧を受け取り、第１クロック位相信号と第２クロック位相信号という２つの非重複クロック位相信号を生成することを備える。また、上記方法は、インダクタのピークインダクタ電流をほぼ一定に保ちながら、第１クロック位相信号に従って出力電圧を生成するようブーストコンバータを操作することを含む。このインダクタ電流は、入力電圧及び出力電圧とは独立している。さらに、上記方法は、オフセットキャンセルによって、前記第２クロック位相信号に従って前記ブーストコンバータのコンパレータでのオフセットを取り除くことを含む。

本明細書に記載のいくつかの実施形態は、省電力ブースト変換装置を含む。この装置は、インダクタ電流を通すインダクタと、インダクタに動作可能に接続され、ブースト変換スイッチングサイクルを開始するように構成されたブーストコンバータスイッチと、インダクタとブーストコンバータスイッチに動作可能に接続されたゼロ検出コンパレータとを具備する。ゼロ検出コンパレータは、ブースト変換スイッチングサイクルが開始するとインダクタ電流のゼロ検出のために起動し、ゼロ検出完了時に停止するように構成されている。また、ゼロ検出コンパレータは、インダクタ電流がゼロまで減少した際、ゼロ検出コンパレータが電流変化を正確に検出するようゼロ検出コンパレータ内のオフセットを取り除くように構成されたオフセットキャンセル要素をさらに有する。

実施形態に係るブーストコンバータの基本構造を示すブロック図である。 実施形態に係るピークインダクタ電流をほぼ一定に保つためにローサイドスイッチがオンの時間を変化させる制御回路を示すブロック図である。 実施形態に係るピークインダクタ電流をほぼ一定に保つためにローサイドスイッチがオンの時間を変化させる制御回路の一実施形態を示すブロック図である。 実施形態に係るピークインダクタ電流を入力電圧Ｖ_ＩＮの値に基づいてほぼ一定に保つための制御方法を示すフローチャートである。 実施形態に係るほぼ一定のインダクタ電流を設定するタイミングを有するブーストコンバータ構造（図１参照）の詳細な回路実装を示すブロック図である。 実施形態に係る熱電発電装置（ＴＥＧ）のための最大電力点（ＭＰＰ）追尾回路を示すブロック図である。 実施形態に係るＭＰＰ追尾のシミュレーション結果を示す図である。 実施形態に係るブースト制御タイミング信号の例を示す図である。 実施形態に係る異なる入力電圧でのピークインダクタ電流の例を示すデータプロット図である。 実施形態に係る入力電圧とは独立してインダクタ電流を設定するローサイド（ＬＳ）タイミング回路の例を示すブロック図である。 実施形態に係るＬＳタイミング制御信号（図１０参照）におけるインダクタ電流のシミュレーション結果の例を示すデータプロット図である。 実施形態に係るハイサイド（ＨＳ）タイミング回路の例を示すブロック図と、タイミング制御信号を示す図である。 実施形態に係るオフセット補償及びデューティサイクル駆動（低電力用）されたコンパレータ（例えば、図１２参照）を示すブロック図である。 実施形態に係るブーストコンバータとブーストコンバータの仕様パラメータの例を示すダイ写真である。 実施形態に係る正常動作とリキャリブレーションを示すＭＰＰ追尾の出力の測定例を示すデータプロット図である。 実施形態に係る異なる入力電圧でのローサイド起動タイミングの測定例を示すデータプロット図である。 実施形態に係るローサイド起動タイミングによる効率の測定例を示すデータプロット図である。 実施形態に係るモンテカルロシミュレーションによる処理によって得られるピークインダクタ電流の変化の例を示すデータプロット図である。 実施形態に係る４７倍以下の比率における最適なゼロ検出を示すゼロ検出スキームの測定例を示すデータプロット図である。 実施形態に係る４７倍以下の比率における最適なゼロ検出を示すゼロ検出スキームの測定例を示すデータプロット図である。 実施形態に係る選択入力電圧によるブーストコンバータの動作測定例を示すデータプロット図である。 実施形態に係るブーストコンバータのキックスタートを示す測定例を示すデータプロット図である。 実施形態に係るＴＥＧの実施形態の例を示す図である。 実施形態に係るＴＥＧの実施形態の例を示す図である。 実施形態に係るＴＥＧの実施形態の例を示す図である。 実施形態に係るＴＥＧの実施形態の例を示す図である。

ピークインダクタ電流制御及びオフセット補償されたゼロ検出を備えた低入力電圧ブーストコンバータは、出力電圧の小さいソースからエネルギーを得るためのブーストコンバータスキームを提供する。例えば、特に着衣の下における皮膚と空気との温度勾配は、ほんの数℃に過ぎない場合もあり、ハーベスタ実装において熱インピーダンスの整合を図ろうとすると、熱電発電装置（ＴＥＧ）が＜１℃となることもあり、開回路ＴＥＧ出力が３０ｍＶ未満となる。ブーストコンバータには、許容入力電圧（Ｖ_ＩＮ）を２０ｍＶまで下げ、機械スイッチ、ＲＦキックスターター又は変圧器を用いて起動電圧を下げることによってこの問題に対処するものもある。本明細書に記載のいくつかの実施形態は、より低いＶ_ＩＮからの発電といった課題に重点を置いたブーストコンバータ回路を提供する。これにより、１℃未満の勾配のＴＥＧからの動作が可能となり、再起動が必要であろうシステム電力損失の可能性が低減される。別の態様においては、低Ｖ_ＩＮからの発電は、いくつかの主要な課題に直面する。低入力電力で良い効率を得るには超低電力回路が要求され、オフセットによって小さいＶ_ＩＮの検出やその正確な使用が困難になる。また、不整合によってピークインダクタ電流（Ｉ_ＰＥＡＫ）に大きな変化が生じることもあり、正確なゼロ検出には一般的に大電流コンパレータを必要とする。本明細書に記載のいくつかの実施形態では、従来の技術より５〜１０％高い効率で１０ｍＶ未満のＶ_ＩＮからの発電が可能なブーストコンバータが提示される。電圧の影響を受けない一定のＩ_ＰＥＡＫ制御回路、最大電力点（ＭＰＰ）追尾、オフセット補償及びデューティサイクル駆動されたコンパレータの組み合わせによって、上記のような結果を得ることが可能となり、１０ｍＶで２２％以上、より高いＶ_ＩＮでは最大８４％の効率が得られる。

本明細書に記載のいくつかの実施形態には、Ｉ_ＰＥＡＫ制御スキームと、オフセット補償及びデューティサイクル駆動されたコンパレータとを組み合わせて、５ｍＶ〜１０ｍＶと低いＴＥＧ入力、つまり従来技術より５０％〜７５％低い入力での環境発電を可能にする熱電ブーストコンバータが含まれる。Ｉ_ＰＥＡＫをほぼ一定に保つことによって、広いＶ_ＩＮ範囲にわたって高い効率を維持することが可能となり、２０ｍＶ、４００ｍＶでそれぞれ５２％、８４％の効率が得られる。これにより、従来設計の改善が図られる。これらの特徴によって、低い温度勾配による熱発電の動作期間を延長することが可能となり、例えば、装着式のセンサへの使用が可能となる。

本明細書に記載のいくつかの実施形態には、低電圧又は超低電圧ブースト変換のためのピークインダクタ電流を生成・制御するように構成された制御回路が含まれる。ピークインダクタ電流は、入力電圧や出力電圧と一次独立である。例えば、制御回路は、入力電圧（Ｖ_ＩＮ）をサンプリングした後、Ｖ_ＩＮに反比例するパルス幅を有するパルスを生成するように構成することができる。このパルスは、ほぼ一定のピークインダクタ電流が生成されるよう、ローサイドスイッチ（例えば、ブーストコンバータスイッチ内のローサイドスイッチ）を制御するように構成されている。別の例としては、制御回路は、Ｖ_ＩＮをサンプリングし、二乗検波の依存性によりＶ_ＩＮに反比例するパルス幅を有するパルスを生成するように構成することができる。

別の実施形態においては、上記ブーストコンバータは、少なくとも２つの位相で動作可能である。少なくとも１つの位相が昇圧に使用され、少なくとも１つの位相がオフセットキャンセルに使用される。例えば、正確なゼロ検出にオフセット補償を、節電にデューティサイクリングを用いるコンパレータのブーストコンバータにおいて、ブースト変換技術を使用することができる。例えば、共通ゲート増幅器は、低電力ゼロ検出にオフセットキャンセル技術を用いることができる。

一実施形態において、上記ブーストコンバータは、低電圧又は超低電圧ブースト変換のためにピークインダクタ電流を制御可能である。インダクタのピーク電流は、ブーストコンバータからの入力電圧（Ｖ_ＩＮ）及び出力電圧とは一次独立であり、図３及び図４においてさらに説明するように、二乗検波の依存性に基づいてＶ_ＩＮをサンプリングすることによって生成することができる。

図１は、実施形態に係るブーストコンバータの基本構造を示すブロック図である。図１に示すように、ブーストコンバータには、インダクタ１００、ブーストコンバータスイッチ１０３、スイッチ制御回路１０２、任意の最大電力点（ＭＰＰ）追尾回路１０１を備えることができる。ＭＰＰ追尾回路１０１とインダクタ１００は、入力電圧１０５であるＶ_ＩＮを受け取る。ＭＰＰ追尾回路１０１は、スイッチ制御回路１０２に接続されている。ブーストコンバータスイッチ１０３は、インダクタ１００とスイッチ制御回路１０２に接続され、出力電圧１０４であるＶ_ＯＵＴを出力する。

一実装において、ＭＰＰ追尾回路１０１は、例えば、ＴＥＧから入力電圧Ｖ_ＩＮ１０５を受け取ることにより、図６においてさらに説明するように、ＴＥＧの最大電力点を追尾し、そのＴＥＧの最大電力点においてブーストコンバータを操作する。スイッチ制御回路１０２は、入力電圧１０５のブースト変換のためのブーストコンバータスイッチ１０３を起動し、出力電圧１０４を生成するための制御信号を生成する。スイッチ制御回路１０２の動作については、図２においてさらに説明する。

図２は、実施形態に係るピークインダクタ電流をほぼ一定に保つためにローサイドスイッチがオンの時間を変化させる制御回路（例えば、図１の１０２）を示すブロック図である。図２に示すように、スイッチ制御回路２００の一実施形態において、スイッチ制御回路２００は、入力電圧２０１であるＶ_ＩＮを受け取り、Ｖ_ＩＮを測定し、ブーストコンバータスイッチ（例えば、図１の１０３）内でローサイド（ＬＳ）スイッチ（Ｍ_ＬＳ）２０３のオン時間（又は起動時間）を設定し、インダクタ（例えば、図１のインダクタ１００）のピーク電流Ｉ_ＰＥＡＫがほぼ一定、例えば、２００になるようブーストコンバータスイッチ（図１参照）内のＬＳスイッチ（Ｍ_ＬＳ）２０３に信号を出力することができる。つまり、スイッチ制御回路２００は、インダクタのピークインダクタ電流（Ｉ_ＰＥＡＫ）をほぼ一定に保つため、Ｖ_ＩＮの値に基づき、ＬＳスイッチ（Ｍ_ＬＳ）がオンの時間を変更することができる。

図３は、別の実施形態に係る、インダクタ電流をほぼ一定に保つための制御信号を生成する、図２の制御回路２００のモジュールを示すブロック図である。図３に示すように、スイッチ制御回路３００は、２つの部分を有する。第１部分３０２は、入力電圧３０１の２乗（Ｖ_ＩＮ ^２）に比例する電流を生成するように構成されている。第２部分３０３は、入力電圧の逆数（Ｖ_ＩＮ ^-１）に比例するパルス幅（又は継続時間）を生成するように構成されている。この２つの構成要素３０２、３０３は、直列又は並列に接続可能で、パルス生成部３０４に出力を与えることで制御信号を生成する。スイッチ制御回路３００は、入力電圧３０１であるＶ_ＩＮを受け取り、ブーストコンバータスイッチ（図１参照）内のＬＳスイッチ（Ｍ_ＬＳ）に信号を出力する。パルス生成部３０４からの制御信号やＬＳスイッチ（Ｍ_ＬＳ）３０５への出力は、入力電圧の２乗（Ｖ_ＩＮ ^２）に比例する振幅と入力電圧の逆数（Ｖ_ＩＮ ^-１）に比例するパルス幅（又は継続時間）を有する。スイッチ制御回路３００は、インダクタのピークインダクタ電流（Ｉ_ＰＥＡＫ）をほぼ一定に保つため、Ｖ_ＩＮの値に基づき、ＬＳスイッチ（Ｍ_ＬＳ）がオンの時間を変更することができる。

図４は、実施形態に係るピークインダクタ電流を入力電圧Ｖ_ＩＮの値に基づいてほぼ一定に保つための（例えば図３のスイッチ制御回路３００によって実施される）制御方法を示すフローチャートである。図４に示すように、この方法によって、インダクタ（例えば、図１の１００）のピーク電流（Ｉ_ＰＥＡＫ）がほぼ一定になるよう制御することができる。まず、ブーストコンバータスイッチへの入力電圧（Ｖ_ＩＮ）をスイッチ制御回路、例えば、４０１で測定する。次に、ＬＳスイッチ（Ｍ_ＬＳ）をオンにする又は起動するパルスをスイッチ制御回路、例えば、４０２で生成する。このパルスは、入力電圧に反比例する振幅（Ｖ_ＩＮ ^-１）を有する。

図５は、実施形態に係るほぼ一定のインダクタ電流を設定するタイミングを有するブーストコンバータ構造５００（図１参照）の詳細な回路実装を示すブロック図である。図５に示すように、ブーストコンバータ５００は、ＭＰＰ追尾回路５０１と、制御タイミングの３つの位相を生成するブースト制御回路５０２と、ハイサイド（ＨＳ）５０３ｂとローサイド（ＬＳ）５０３ａを含むブーストコンバータスイッチ５０３とを備える。ＴＥＧ５０４は、Ｖ_ＩＮ５０５が開回路ＴＥＧ５０４の出力電圧の半分を上回ったままの場合に最大電力を提供し、ＭＰＰ回路５０１がこの値をＭＰＰｃｌｋ５０７の低パルスでのＶ_ＭＰＰ５０６として格納する。これによってもブーストコンバータ５００の動作が停止する。ＭＰＰｃｌｋ５０７が高い場合、ブーストコンバータ５００は、Ｍ_ＬＳ５０３ａとＭ_ＨＳ５０３ｂがオフになるＶ_ＩＮ（５０５）＜Ｖ_ＭＰＰ（５０６）になるまで動作し、Ｖ_ＩＮ５０５を回復させる。この設計では、以下のように、パルス周波数変調（ＰＦＭ）コンバータが、Ｉ_ＰＥＡＫをほぼ一定に維持するように設定されたパルス幅を有する不連続導通モードで実装される。

図５において、ブーストコンバータ５００は、ＴＥＧ５０４からエネルギーを得る。ブーストコンバータ５００は、スイッチングモードの電力変換装置である。例えば、まず、信号ＬＳ ５１０ａが高くなり、トランジスタＭ_ＬＳ５０４ａがオンになる。これによって、ＴＥＧ５０４とグランド５１１との間のインダクタ５０９が接続される。その結果、インダクタ５０９の電流が上昇し始め、エネルギーの貯蔵を開始する。そのエネルギーはＴＥＧ５０４から得られる。一定時間の経過後、ＬＳ５１０ａはグランドまで下げられ、Ｍ_ＨＳ５０３ａがオンになる又は起動する。インダクタ５０９に蓄積された電流はコンデンサに放電され、Ｖ_ＣＡＰ５１３の電圧を上昇させる。ＭＰＰ追尾部５０１、ブースト制御回路５０２、ＬＳ／ＨＳスイッチ５０３ａ、５０３ｂを備える上記に提案されたコンバータ５００については、図６、図１０、図１２及び図１３においてさらに詳細に説明する。

一実装において、ＴＥＧ５０４から得られたエネルギーは、コンデンサＶ_ＣＡＰ５１３に損失なく貯蔵することができる。しかしながら、実用的なシステムでは実現できないこともあり、いくらかのエネルギーは失われる。負荷に送られる電力とソースから得られる電力の比率として定義されるコンバータの効率は、その性能を測る基準である。生じる損失の一部は以下に説明するとおりである。スイッチＭ_ＬＳ５０３ａ、Ｍ_ＨＳ５０３ｂは有限の抵抗を有し、スイッチングサイクル中に電流を搬送する。電流が抵抗器を流れると、導通損失がスイッチにおいてジュール熱の形で起こる。また、スイッチＭ_ＬＳ、Ｍ_ＨＳ（５０３ａ、５０３ｂ）とブーストコンバータスイッチ５０３内のその他の回路は、定期的（又は繰り返し）にエネルギーを得る。このスイッチングによってもエネルギー損失が生じ、単にスイッチング損失と称する。また、コンバータ制御のためにさまざまなバイアス電流回路を備えてもよい。これによって、常時存在する電力損失が生じ、静的損失と呼ぶ。ブーストコンバータ効率の最大化又は向上を図るために、上記損失をすべて最小限に抑える又は軽減する。最終的に、ブーストコンバータ５００の効率が最大で、ブーストコンバータの動作点がＴＥＧ５０４の最大電力点にほぼ一致する場合に、ＴＥＧ５０４から最大電力が得られる。ＴＥＧ５０４の最大電力点については、図２４乃至図２６に関連してさらに説明する。

ブーストコンバータ５００のＭＰＰ追尾回路５０１は、コンバータを最大電力点で動作させることができる。ＭＰＰ追尾回路５０１の構成要素については、図６においてさらに説明する。ブースト制御回路５０２は、ＬＳタイミング信号とＨＳ制御信号をそれぞれ生成するＬＳ制御部５０２ａとＨＳ制御部５０２ｂを備える。ブースト制御回路５０２の構成要素については、図１０、図１２、図１３においてさらに説明する。ブーストコンバータスイッチ５０３は一定の動作条件に対する最大可能効率を達成することが可能であり、ＭＰＰ追尾回路５０１はＴＥＧ５０４のＭＰＰを追尾し、その点で動作を行う。

図６は、実施形態に係るＴＥＧからエネルギーを得るための最大電力点（ＭＰＰ）追尾回路（図５の５０１）を示すブロック図である。図６に示すＭＰＰ追尾回路５０１は、（図２のブースト制御回路５０２の一部としての）ＡＮＤゲート６２０と、（図５のブーストコンバータスイッチ５０３と同様の）負荷／ブーストコンバータ６０４とに接続される。ＭＰＰ追尾回路５０１は、ＭＰＰサンプリング回路６０１、コンパレータ６０２、クロック発生器６０３を備える。クロック発生器６０３（図６に”ｃｌｏｃｋ ｇｅｎ”と示す）は、１５０ｍｓの周期を有するクロック信号を生成する。このクロック発生器６０３は、図７のシミュレーションに示すような１０ｍｓ間下がるパルスを生成するために用いられる。このパルスが下がると、ブーストコンバータ６０４が動作不能となり、その結果、負荷電流がゼロになる。負荷がＴＥＧ６０５の出力に接続されていないため、ＴＥＧ電圧はその開回路電圧Ｖ_ＴＥＧ（図６では不図示）になる。このようなパルスは、図６に示すスイッチＳ_１６０６ａ、スイッチＳ_２６０６ｂを閉じるためにも用いられる。２つの抵抗器６０７がＴＥＧ６０５からの電圧に接続され、Ｖ_ＭＰＰノード６０８が（２つの抵抗器６０７により示されるような）抵抗分割器を介して電圧Ｖ_ＴＥＧ／２となる。従って、コンデンサＣ_Ｍ６１０がＶ_ＴＥＧ／２に帯電される。Ｖ_ＭＰＰノード６０８の出力電圧がコンデンサＣ_Ｍ６１０によって維持される。ＭＰＰサンプリング回路６０１は、ＴＥＧの開回路電圧の半分をサンプリングし、それをコンデンサＣ_Ｍ６１０に蓄積する。６０３からのパルスが再び高くなると、ブーストコンバータ６０４はＴＥＧ６０５から電流を引き出し始める。ブーストコンバータ６０４がＴＥＧ６０５から電流を引き出すと、Ｖ_ｉｎ６１５の電圧レベルが低下し始める。ブーストコンバータ６０４は、スイッチング周波数を上げることでＴＥＧソース６０５から引き出される電流を増加させる。コンパレータ６０２の出力が高出力である限り、ブーストコンバータ６０４がより高周波数でスイッチングを行い、ＴＥＧソース６０５から引き出される電流が大きくなる。

ＭＰＰ追尾回路（図６に詳細が示される図５の５０１）のシミュレーション結果を図７に示す。クロック発生器６０３で生成されるクロック信号（「ＭＰＰｃｌｋ」と示す）を７０１に示す。例えば、電流が引き出されると、ＴＥＧの出力電圧（「Ｖ_ＴＥＧ」と示す）６０５が低くなり、最終的にはＶ_ＴＥＧ／２に設定されたＶ_ＭＰＰ６０８の値に達する。Ｖ_ＴＥＧがＶ_ＭＰＰ値を下回ると、コンパレータの出力（７０５に示す）が下がり、ブーストコンバータ６０４が動作不能となる。ブーストコンバータ６０４が動作不能になると、Ｖ_ｉｎ６１５の電圧が上昇し始め、Ｖ_ＭＰＰ６０８（７０３に示す）を上回る。この時点で、コンパレータ６０２の出力が上昇し、コンバータ６０４が再び動作可能となる。こうして、ＴＥＧ６０５の出力電圧が、ブーストコンバータ回路（例えば、図２６を参照）の最大電力点であるＶ_ＴＥＧ／２に維持される。ＴＥＧの出力電圧Ｖ_ＴＥＧ６０５（７０２に示す）が、制御回路（例えば、図５の５０２）によって、電圧リップルをその周りに有してその最大電力点に維持される。電圧リップル量は、ＴＥＧ６０５に接続されたコンデンサ６０６の関数である。電圧リップルは、大型のコンデンサ６０６を接続することで、無視できるくらい小さくすることができる。図７に示すシミュレーションにおいて、出力のコンデンサ６０６には、５μＦのコンデンサを使用する。このように、ブーストコンバータ回路がその最大電力点に維持される。ブーストコンバータの出力電圧は、クロック信号ＭＰＰｃｌｋにより頻繁にサンプリングされ、これはブーストコンバータ回路の動作条件の動的変化の主な原因となるＴＥＧの開回路電圧を追跡するのに有用である。

図８は、ブーストコンバータの制御信号（例えば、図５の５０２で生成される）のタイミング図であって、２つの位相信号φ１ ８０１、φ２ ８０２の使用を示し、φ１ ８０１は不整合を相殺して低電圧で発電を行うのに用いられる。一実装において、ブースト制御回路５０２は、３つの非重複クロック位相信号であるφ_１ ８０１、ＬＳ８０３、ＨＳ８０４を生成する。φ_１ ８０１のパルス幅は遅延線（例えば、図５の５１４）によって設定され、この追加の位相が、ＬＳタイミングにおけるほぼ一定のＩ_ＰＥＡＫ制御やスイッチング制御回路（例えば、図５の５０２）のコンパレータにおけるオフセット補償のためのタイミング位相を定義する。ＬＳ８０３のパルス幅は、Ｖ_ＩＮ（例えば、図５の５０５）やＶ_ＣＡＰ（例えば、図５の５１３）の値にかかわらずＩ_ＰＥＡＫをほぼ一定に保つよう設定され、ＨＳパルス８０４はＩ_Ｌ＝０の時にＭ_ＨＳ（例えば、図５の５０３ｂ）をオフにするよう制御される。Ｉ_ＰＥＡＫをほぼ一定に保つことによって、ほぼ一定のＩ_ＰＥＡＫがブーストコンバータをより大きな導通とスイッチング損失との間の平衡点に設定するため、入力電圧Ｖ_ＩＮの範囲にわたって効率を最大化又は向上させることができる。また、Ｉ_ＰＥＡＫ制御によって、入力電圧Ｖ_ＩＮでリップルの制御も行われる。Ｉ_ＰＥＡＫを設定するための既知の方法（ＭＯＳＦＥＴのＲ_ＯＮの制御）は、電力が高くつき、不整合（±２０〜４０％の誤差）に影響されやすいため、このような既知の技術は未だマイクロパワーブーストコンバータの分野においては実現されていない。効率を向上するため、ブーストコンバータ５００は、選択されたピーク効率電流のほぼ中心に置かれた広いＶ_ＩＮ範囲にわたってＩ_ＰＥＡＫをほぼ一定に維持する。

ブーストコンバータ５００は、インダクタ電流でインダクタを帯電し、帯電したエネルギーをＶ_ＣＡＰ（例えば、図５の５１３）でコンデンサに蓄積する。信号ＬＳ８０３、ＨＳ８０４は、このスイッチングを実行するのに用いられる。信号ＬＳ８０３がハイになると、図５のＭ_ＬＳトランジスタ５０３ａがオンとなる。これによって、増大するインダクタ電流によるインダクタの帯電が開始する。インダクタピーク電流を定める特定時間の経過後、インダクタ電流がコンデンサに放電され、Ｖ_ＣＡＰが上昇する。これは、ＨＳ８０４がローになった時に行われる。通常、ＬＳ信号８０３やＨＳ信号８０４はブーストコンバータ５００の性能を制御するために制御される。しかしながら、ブーストコンバータ５００は、１０ｍＶなどの非常に低い入力電圧からエネルギーを得ることができる。エネルギーを低電圧レベルで得る場合、ブーストコンバータにおける不整合や非理想特性による影響に対処すべきである。２つのトランジスタ間の閾値電圧の不整合は、それ自体５０ｍＶの高さまではあり得る。コンパレータなどのブーストコンバータ回路における装置間の不整合が補正されない限り、低電圧でエネルギーを得ることは困難となる。従って、図５のスイッチング制御回路５０２によって実施されるような環境発電制御は、位相信号φ１又はφ２で制御される２つの位相に分けられる。制御信号φ１ ８０１にて指定される位相１では、ブーストコンバータ回路全体にわたる不整合が補正される。位相１のφ１ ８０１の後には位相２のφ２ ８０２が続き、信号ＬＳ８０３、ＨＳ８０４の制御及び生成が行われる。

図９は、異なる入力電圧でのピークインダクタ電流の例を示すデータプロット図である。ＬＳ信号（例えば、図８の８０３）は、ＴＥＧ（例えば、図５の５０４）から得られたエネルギー量を制御する。ＬＳ８０３がオンの間、インダクタ電流は増加し、ピーク値Ｉ_ＰＥＡＫに達する。ピーク電流の値は、ＬＳスイッチＭ_ＬＳ（図５の５０３ａ）のオン時間に依存する。オン時間が長ければ長いほどピーク電流は大きくなる。マイクロパワー設計では、インダクタ電流がＶ_ＣＡＰ（図５の５１３）のストレージキャパシタに放電される。このため、各サイクルでＴＥＧから送られてくるエネルギーは、Ｅ＝０．５×ＬＩ^２ _ＰＥＡＫによって与えられる。

エネルギーが移動する時には損失が生じる。これらの損失は、スイッチング損失や導通損失である。導通損失はＩ_ＰＥＡＫに依存する。ブーストコンバータの効率はＩ_ＰＥＡＫの値に大きく依存する。異なる入力電圧でのＩ_ＰＥＡＫによる効率の変化を図９に示す。図９に示すように、より低いＩ_ＰＥＡＫの値では、ブーストコンバータにおけるスイッチング損失が支配的となり、効率を低下させる。これは、上記式に示すように、移動されたエネルギーがスイッチング損失に比べて小さいことから生じる。より高いＩ_ＰＥＡＫの値では、導通損失が大きく増大して効率を低下させる。効率を最大限にできるＩ_ＰＥＡＫの値がある。従って、Ｉ_ＰＥＡＫの値を制御することが望ましい。

一実装において、図５のブースト制御回路５０２には低電力制御回路（例えば、図１０参照）を含むことができ、ピークインダクタ電流を制御するのに用いられる。ブーストコンバータは、ブーストコンバータ回路内の構成要素間の不整合のために、ピークインダクタ電流の入力電圧ＶＩＮ又はコンデンサ電圧ＶＣＡＰに対する依存が非常に小さい（±２．５％）。

図１０は、実施形態に係る入力電圧とは独立してインダクタ電流を一次に設定するローサイド（ＬＳ）タイミング回路（例えば、図５のブースト制御回路５０２におけるＬＳ制御５０２ａとして）の例を示すブロック図である。図１０に示すような制御回路１０００は、ＬＳ信号（例えば、図８の８０３）のタイミングを生成する。ピークインダクタ電流の値についても、この制御回路１０００によりプログラミングが可能である。制御回路１０００は、スイッチングサイクルの位相１と位相２（例えば、図８の８０１と８０２）によりＬＳのタイミングを生成する。

図１０に示すように、（図１０の１０２１を出力するトランジスタに接続された）位相φ１（例えば、図８の８０１）では、ＴＥＧ（不図示）の出力電圧であるＶ_ＩＮ１００４にノードａ１００１が接続され、Ｖ_ＣＬＳ１００５がグランドに保持され、コンパレータＣ１ １００６が動作不能となる。ＬＳ１０１６の出力は、グランド１００７に設定される。トランジスタＭ_Ｐ１１０１１が弱くなり（例えば、Ｍ_Ｐ１１０１１のゲート・ソース間電圧がＭ_Ｐ１の閾値電圧よりも低い）、ノードｂ１００２の出力電圧が設定されて、Ｖ_ＩＮ（１００４）＋Ｖ_ＴＭ１により与えられる。この時、Ｖ_ＴＭ１はトランジスタＭ_１１０１２の閾値電圧である。Ｍ_Ｐ１１０１１は、Ｍ_１１０１２に位相φ_１におけるノードｃでの電圧を決定させ、Ｍ_１１０１２をφ_２で飽和状態に維持するような大きさである。弱いＭ_Ｐ１１０１１は、Ｍ_１１０１２をその閾値電圧に非常に近づける。

（図１０の１００２を出力するトランジスタに接続された）位相φ２（例えば、図８の８０２）では、ノードａ１００１がグランドに接続される一方、ノードｂ１００２とノードｃ１００４間の接続が切断される。φ_２では、Ｍ_１１０１２（長いチャンネル）の電流が（Ｖ_ＧＳ１ーＶ_ＴＭ１）^２に比例する。ここで、トランジスタＭ１のゲート・ソース間電圧であるＶＧＳ１は、上述のノードであるノードｂ１００２の出力電圧からノードａ１００１の電圧（位相φ２ではノードがグランドに接続されるためゼロ）を引いたものに等しいので、Ｍ１の電流であるＩ_{ＬＳｃｔｌ}が（Ｖ_ＩＮ）^２に単純化される。この電流１０１４であるＩ_{ＬＳｃｔｌ}が、Ｖ_ＣＬＳ１００５がＶ_ＩＮの値に達するまで、ＣＬＳにミラーリングされ、統合される。電流Ｉ_{ＬＳｃｔｌ}１０１４のＶ_ＩＮ１０２０に対する依存のため、ＬＳがオン（Ｔ_{ＯＮ＿ＬＳ}）の時間がＶ_ＩＮ１０２０に反比例し（Ｍ_ＬＳにわたるごくわずかな電圧降下を想定した場合）、これによって、Ｉ_ＰＥＡＫがほぼ一定の値、つまり、Ｖ_ＩＮ及びＶ_ＣＡＰとは一次独立のＣ_ＬＳ／（ｋ＊Ｌ）に設定される。

トランジスタＭ１１０１２は飽和状態に設計され、Ｉ_{ＬＳｃｔｌ}＝ｋ×（Ｖ_ＩＮ＋Ｖ_ＴＭ１ーＶ_ＴＭ１）^２＝ｋ×（Ｖ_ＩＮ）^２によって得られる電流Ｉ_{ＬＳｃｔｌ}１０１４を設定する。

ＬＳ制御のために生成された電流Ｉ_{ＬＳｃｔｌ}１０１４は、ＬＳタイミングの生成に用いられる入力電圧１００４の２乗に比例する。この電流Ｉ_{ＬＳｃｔｌ}１０１４は、コンデンサＣ_ＬＳ１０１５を帯電するようミラーリングされる。φ２ １０２２がハイになると、コンデンサＣ_ＬＳ１０１５が帯電を開始する。ＬＳ１０１６のタイミングは、コンデンサＣ_ＬＳ１０１５の帯電によって得られる。φ２ １０２２がハイになると、ＬＳ１０１６はハイになり、コンデンサＣ_ＬＳ１０１５が帯電を開始する。コンデンサＣ_ＬＳ１０１５の電圧がＶ_ＩＮ１００４の値を超えると、コンパレータＣ１ １００６の出力がローになり、これによって、フリップ・フロップがリセットされ、ＬＳ１０１６がグランドとなる。

位相φ１ １０２１におけるコンパレータＣ１ １００３のオフセットキャンセルによって、例えば、５ｍＶまでの電圧での帯電が可能になる。コンパレータＣ１ １００３は、Ｖ_ＣＬＳ＞Ｖ_ＩＮを検出すると、ＬＳパルス１０１６をオフにする。ＡＮＤゲート１０２４は、ＲＳＴｉｎｔ（１０２５）＝０（図１）の場合に、ＭＰＰ回路（例えば、図５の５０１）に素早くＭ_ＬＳを停止させる。この制御回路１０００は、高電力転送かつ高Ｉ_Ｌの時だけコンパレータがオンであるため、静的電力を消費せず、その電力をスイッチング損失の要素とする。また、制御回路１０００は、Ｖ_ＣＡＰとＶ_ＩＮにわたって±２．５％の誤差で、より高いパワーコンバータの同様のスキームより低い感度でＩ_ＰＥＡＫを制御する。処理全体でのばらつき（ｋパラメータ）への対応は、コンデンサＣＬＳ１０１５をデジタル同調することで行われる。

一実装において、ＨＳスイッチをＩ_Ｌ＝０の地点（ゼロ検出）でオフにする又は停止させることは、効率的な動作にとって望ましい。既知のコンパレータベースのスキームは、低Ｖ_ＩＮブーストコンバータには電力が高すぎると考えられてきたため、Ｖ_ＸはＭ_ＨＳのオフ後に検出されてもよく、Ｖ_Ｘの挙動を用いて次のサイクルのタイミングを補正する。ＨＳタイミングとゼロ検出については、図１２及び図１３に関連してさらに説明する。

図１１は、図１０のＬＳ１０１６の生成のためのタイミング図を示す。ＬＳのタイミングは、以下の式で求められる。

コンデンサ（図１０のＣ１ １１０３）が０からＶ_ＩＮに帯電すると、ＬＳ１１０１をオンにする時間は、以下のように算出される。

これは、インダクタがオンであり続ける時間である。この時間は、Ｖ_ＩＮの減少とともに増加する。Ｍ_ＬＳにわたってごくわずかな降下を想定した場合、インダクタの基本方程式は以下の通りである。

このインダクタ電流は、ＬＳ１０１６がオンの期間中、０からＩ_ＰＥＡＫに帯電する。

こうして、ピークインダクタ電流の式が得られる。図１０の提案されている回路は、ピークインダクタ電流の計算を非常にコンパクトにする。この式は、ピークインダクタ電流Ｉ_ＰＥＡＫがＶ_ＩＮ及びＶ_ＣＡＰ電圧とは一次独立であることを示し、コンデンサＣ_ＬＳ１０１５の容量値とインダクタ値Ｌに依存する。Ｃ_ＬＳの値を制御することによって、ピークインダクタ電流Ｉ_ＰＥＡＫをほぼ一定の値に設定することができ、それによって、図１１に示すような最大効率が得られる。式中の定数ｋは、処理と温度の関数である。その結果、ピークインダクタは、処理の変化の関数となる。コンデンサＣ_ＬＳとインダクタＬの値は、特定の実施形態について変更が可能である。例えば、処理の変化を補うよう変更が可能である。多くの場合、外部要素であるので、関連するコストやサイズのため、インダクタンス値を変更することは実用的ではない。しかしながら、コンデンサはオンチップであり、容易に制御が可能である。例えば、コンデンサＣ_ＬＳによって変化に対処するため、コンデンサ上にて５ビットバイナリ制御を行ってもよい。

異なるＶ_ＣＡＰとＶ_ＩＮの値におけるピークインダクタ電流のシミュレーション結果をグラフ１１０２に示す。シミュレーションから、ブーストコンバータ回路がＶ_ＣＡＰ又はＶ_ＩＮへの非常に小さな依存性を示すことがわかる。ピーク電流値は、入力電圧Ｖ_ＩＮの値が下がるにつれて減少する。コンデンサＣＬＳを整えることでピークインダクタ電流が増加する。

図１２は、実施形態に係るハイサイド（ＨＳ）タイミング回路の例を示すブロック図と、位相１（１２０７）のタイミング制御信号とさまざまな制御信号を示す図である。図１０において説明したように、ブースト変換では、このインダクタに蓄えられたエネルギーの図１０及び図１２の１２０４にも示すＶ_ＣＡＰのコンデンサへの移動を利用できる。これは、コンバータのハイサイドスイッチを制御することで行われる。ＨＳスイッチの制御はより良い効率を得るためにも上手に行われなければならない。例えば、インダクタ（図１の１００；図１２では不図示）がＩ_ＰＥＡＫに帯電すると、ＨＳ信号１２０１はローになり、トランジスタＭ_ＨＳ１２０２がオンになる。インダクタ電流（図１の１００の電流；図１２では不図示）はコンデンサ（１２０５）への放電を始める。この時点で、ノードＶ_Ｘ１２０３がＶ_ＣＡＰ１２０４を上回り、導通が行われる。コンデンサ１２０５が帯電すると、インダクタ電流が減少し、Ｖ_Ｘ１２０３の電圧が降下する。そのため、インダクタ電流は次第にゼロになり、Ｖ_Ｘ１２０３はＶ_ＣＡＰ１２０４に等しくなる。スイッチＭ_ＨＳ１２０２はこの時点でオフになる、あるいは、インダクタ電流が方向を逆転し、Ｖ_ＣＡＰ１２０４から帯電を奪い取り始める。これによって、効率が低下する。同様に、インダクタ電流がゼロになる前にスイッチがオフになると、残りの電流が高インピーダンスダイオードを介して放電し、これによっても効率が損なわれる。従って、インダクタ電流のゼロ交差が検出されることで正確なタイミングが得られる。このことは、通常、図１２のゼロ検出によりＨＳタイミングを生成する回路に示すように、ゼロ検出と呼ばれている。

コンパレータＣ_２ １２０５がＶ_Ｘ１２０３とＶ_ＣＡＰ１２０４を比較することでインダクタ電流（図１２では不図示）Ｉ_Ｌ＝０を検出し、直ちにＭ_ＨＳ１２０２をオフにする実施形態を図１２に示す。コンパレータ自身は、ＨＳ１２０１とφ_１ １２０７パルスの間だけオンになるといった図１３に示すような既知のゲート・トポロジーを利用する。Ｉ_Ｌ（及び電力転送）がその期間のほとんどの間大きいので、コンパレータＣ_２ １２０５からの追加の「スイッチング損失」によって効率が約０．０２％しか減少しないが、その高いオン電流（〜２０μＡ）により早いレスポンスが得られる。オフセットは、低いＶ_ＩＮから動作するコンバータにとっては問題となり得る。位相φ１によって、ＨＳコンパレータ１２０５におけるオフセット補償が行われる。

例えば、コンパレータＣ_２ １２０５を使用してＶ_Ｘノード１２０３とＶ_ＣＡＰ１２０４を比較する。Ｖ_Ｘ１２０３がＶ_ＣＡＰ１２０４を下回ると、Ｃ_２ １２０５のコンパレータ出力がローになり、スイッチＭ_ＨＳ１２０２をオフにする。ゼロ検出コンパレータＣ_２ １２０５を使ってノードＶ_Ｘ１２０３を監視することでＨＳ信号１２０１を生成する。ゼロ検出に関してはいくつかの問題が存在する。まず、コンパレータは良好な性能を有していなければならない。コンパレータを介した遅延が大きい場合、ＨＳ制御の正確なタイミングが得られない。次に、コンパレータの電力消費は、ブーストコンバータの損失に加算されるため、小さいことが望ましい。最後に、コンパレータ内の装置間の不整合は、高いオフセットの原因となり得る。これがゼロ検出を変えることもある。多くの場合、オフセット自体が入力電圧Ｖ_ＩＮ１２０９よりもはるかに高くなり得るため、非常に低い入力電圧からの発電が特に望ましい。従って、不整合によるオフセットを打ち消さなければならない。

図１３は、実施形態に係るオフセット補償及びデューティサイクル駆動（低電力用）されたコンパレータ（例えば、図１２の１２０５）を示すブロック図である。一実装において、２０μＡの静止電流でバイアスされた共通ゲート増幅器１３０１が使用されてもよい。通常は共通ゲート増幅器１３０１を使用することによって良好な性能が得られるが、このコンパレータ１２０５が常時オンの場合、ブーストコンバータの静的電力が高くなり、Ｖ_ＩＮの低い入力電圧では効率が非常に低くなる。この問題に対処するため、コンパレータ（図１２のＣ２ １２０５）はデューティサイクル駆動され、スイッチングが行われた時だけオンになる。例えば、ＭＰＰ追尾時には、スイッチングが低周波数で行われる。ＭＰＰコンパレータ（図６の６０２）を介してスイッチングサイクルが起動されるたび、ゼロ検出コンパレータ（図１２のＣ２ １２０５）がオンになり、ゼロ検出が完了するとオフになる。従って、図１３に詳細に示すようなコンパレータ（図１２の１２０５）は、スイッチングサイクル中だけオンであり、その電力消費がスイッチング損失の要素となる。ゼロ検出コンパレータによる電力オーバーヘッドが大幅に減少し、図１３に示すコンパレータを含むブーストコンバータ（図１３では不図示）の効率が１０ｍＶのＶ_ＩＮでは〜２％、１００ｍＶのＶ_ＩＮでは〜０．３％減少する。

上記のように、性能と電力の問題には対処がなされる。一方でＨＳ制御回路によってもオフセットの問題への対処がなされる。ＨＳ制御回路におけるオフセットは、スイッチングサイクルの位相φ１ １３０１にてキャンセルされる。φ１ １３０１では、ノードｄ１３０２及びｅ １３０３がＶ_ＣＡＰに設定され、ノードｆ１３０３がＶ_ＳＳに設定され、スイッチＴ２ １３０９がオフの間スイッチＴ１がオンになる。Ｖ_{ＯＦＦＳＥＴ} １３１０は、ノードｇ１３０４からのフィードバックにより、コンパレータのオフセットを除去するように設定される。回路にオフセットが存在しない場合、Ｖ_{ＯＦＦＳＥＴ}（１３１０）＝Ｖ_ＲＥＦ（１３１１）となる。補償後の測定したコンパレータオフセットは１ｍＶ未満である。この時、コンバータの他のコンパレータは、図１３に示すような同様のオフセット補償回路を使用する。オフセット補償後に、ゼロ検出が行われる。ＬＳがローになると、コンパレータは位相φ２で動作可能にされる。ノードｄ１３０２がＶ_ＣＡＰ １３０７に接続された状態で、ｅ１３０３はＶ_Ｘ １３１５のノードに接続され、Ｔ２ １３０９がオンの間にスイッチＴ１ １３０８がオフになる。コンパレータは通常動作を行うように構成される。インダクタ電流が減少すると、Ｖ_Ｘ １３１５が下がり始める。Ｖ_Ｘ １３１５がＶ_ＣＡＰ １３０７を通過すると、共通ゲート増幅器１３０１の状態が変わり、コンパレータ出力がローになる。これによりＭ_ＨＳ（図１２の１２０２）がオフになる。高性能オフセットキャンセルの手法により正確なゼロ検出が行われる。測定したＶ_Ｘ １３１５の波形（例えば、図２０の２００５）には、ｔ１においてオーバーシュート或いはアンダーシュートが存在しないことが示される。これはゼロ検出が理想的であることを示し、Ｉ_Ｌ＝０の場合にＨＳタイミングが正確にＭ_ＨＳをオフ或いは停止させていることが確認される。

一実装において、ブーストコンバータ回路は起動電圧を使用する。ＴＥＧから１０ｍＶなどの低い入力電圧から帯電し始めるのは実用的ではない場合もある。いくつかの起動技術が文献に提案されている。

図１４は、実施形態に係るブーストコンバータとブーストコンバータの仕様パラメータの例を示すダイ写真である。図１４のブーストコンバータの回路は、１３０ｎｍのＣＭＯＳ処理において実装される。Ｖ_ＳＳ１４０１ラインへのＶ_ＩＮの抵抗は３００ｍΩをターゲットとし、ボンド・ワイヤ、インダクタ寄生ＤＣ抵抗、制御盤のトレース抵抗、ＭＯＳトランジスタＭ_ＬＳ１４０４の抵抗が含まれる。設計に用いられたインダクタは、１０μＨのコイルのクラフト抵抗が用いられた。実装の全面積は０．１２μｍ^２であった。Ｖ_ＳＳ１４０１には３つの入出力（Ｉ／Ｏ）パッドを、Ｖ_ＣＡＰ１４０３には２つのＩ／Ｏパッドを使用してもよい。

図１５は、実施形態に係る正常動作とリキャリブレーションを示すＭＰＰ追尾の出力の測定例を示すデータプロットである。図１５に示すように、ブーストコンバータが停止し、スイッチングが停止するパルス期間を１５０１に示す。この時点で最大電力点電圧のサンプリングが行われてコンデンサに蓄積され、制御の実施に用いられる。

図１６は、実施形態に係る異なる入力電圧でのローサイド起動タイミングの測定例を示すデータプロットである。ＬＳパルス幅は、ピークインダクタ電流に正比例する。図１６により、Ｖ_ＩＮが一定、例えば、１６０１にあるときの、Ｖ_ＣＡＰの変化に伴うピークインダクタ電流変化の依存性が小さいことが示される。Ｖ_ＩＮが減少すると、例えば、１６０２においてＬＳ時間が増加する。Ｉ_ＰＥＡＫがＶ_ＩＮに正比例するため、Ｖ_ＩＮの減少には、Ｔ_ＯＮがピークインダクタ電流をほぼ一定に保つよう増加することが求められる。図１６は、例えば、１６０２においてＶ_ＩＮの減少とともにＴ_ＯＮが増加することを示す。

図１７は、実施形態に係るさまざまな入力電圧Ｖ_ＩＮにおけるローサイド起動タイミングによる効率の測定例を示すデータプロットである。ＬＳスイッチの期間を変更することで効率が測定され、Ｖ_ＩＮの各値にはピーク効率点が存在することが図示されている。Ｔ_ＯＮ１７０１の値が非常に小さいと、ピーク効率電流が小さく、スイッチング損失が支配的となり、効率の低下につながる。一方、Ｔ_ＯＮの値が大きいと、ピークインダクタ電流が大きく、大きな導通損失を引き起こし、この場合も、効率が低下する。各Ｖ_ＩＮのピーク効率点に対するＴ_ＯＮ時間１７０１は、Ｖ_ＩＮの減少とともに増加する。これらの測定は、ピークインダクタ電流Ｉ_ＰＥＡＫの制御と同時に行われることで、図９に示すように効率を最大化又は向上させる。

例えば、低入力電圧に対する効率の測定を図１７に示す。コンバータは、０．４Ｖの入力電圧では、８４％のピーク効率を達成する。１０ｍＶと低い入力電圧では、２２％の効率で発電を行うことができる。例えば、既知のブーストコンバータの効率は、２０ｍＶで４８％となる。一方、本明細書に記載のブーストコンバータのいくつかの実施形態では、２０ｍＶで５３％の効率が達成される。

図１８は、実施形態に係るモンテカルロシミュレーションによる処理によって得られるピークインダクタ電流の変化の例を示すデータプロットである。ピークインダクタ電流は処理に応じて変化する。これは、設計におけるタイミングコンデンサＣ_ＬＳ（例えば、図１０の１０１５）をトリミングすることで補償される。

図１９及び図２０は、４７倍以下の比率における最適なゼロ検出を示すゼロ検出スキームの測定例を示すデータプロット図である。最適なゼロ検出は、より高い周波数を得るのに有用である。スイッチング時のノードＶ_Ｘの挙動は、ゼロ検出の性能を示す。スイッチＭ_ＨＳがインダクタ電流がゼロになる前又は後に開放されると、ノードＶ_Ｘの出力がオーバーシュート又はアンダーシュートする。例えば、Ｍ_ＨＳの開放時にインダクタがまだ電流を搬送している場合を想定する。その結果、スイッチの低インピーダンスがダイオードの高インピーダンスに置き換えられる。従って、Ｖ_ＸとＶ_ＣＡＰとの間の落ち込みが増大する。これにより、Ｖ_Ｘノードがオーバーシュートする。同様に、スイッチがより長い時間オンになり、電流がゼロを超えて方向を変え、Ｖ_ＣＡＰ電圧から帯電を取り除き始めると、Ｖ_Ｘノードがアンダーシュートする。スイッチの開放時にオーバーシュート又はアンダーシュートが起こらない場合、ほぼ最適なゼロ検出が行われたことを意味する。

図２０は、Ｖ_ＩＮとＶ_ＣＡＰとのさまざまな組み合わせに対するゼロ検出の測定例を示す。Ｖ_Ｘのノードは、いかなる波形においても、オーバーシュート又はアンダーシュートしない。このことは、ほぼ理想的なゼロ検出であることを示す。

図２１は、例えば、１０ｍＶ、８ｍＶの入力電圧１２０２から、選択入力電圧によるブーストコンバータの動作測定例を示すデータプロット図である。この設定において、Ｖ_ＣＡＰは２つのレールに分割され、一つはスイッチ制御回路に供給を行い、もう一つはブーストコンバータの出力である。回路に供給するＶ_ＣＡＰ１２０１はもともとあらかじめ高い電圧に帯電されている。図２１は、出力が１０ｍＶと低いＶ_ＩＮから帯電可能であることを示す。

図２２は、実施形態に係るブーストコンバータのキックスタートの測定例を示すデータプロット図である。図２２は、２２０１〜２２０２におけるキックスタートの波形を示す。この設定では、Ｖ_ＣＡＰは初めに５９０ｍＶ（例えば、２２０１で）に帯電され、その後ブーストコンバータから帯電するよう放置される。ブーストコンバータは、２２０２において、レールを５９０ｍＶから１Ｖに帯電する。

図２３乃至図２６は、実施形態に係るＴＥＧの実施形態の例を示す図である。熱電発電装置（ＴＥＧ）は、温度差から生じる熱エネルギーを電気エネルギーに変換し、その逆も行う。熱電現象の背後にある物理は、ゼーベック効果として知られ、接続部が異なる温度に保たれた２つの異なる導体間で起電力（ｅｍｆ）を生じ、結果として電圧及び電流を生じさせる。導体２３０５は、金属又は半導体からなり、固体でなくても良い。ｅｍｆの生成とは別に、熱電は温度測定と加熱又は冷却にも使用される。電力が２つの異なる導電材料間の接続部を通されると、熱が生成される又は奪われる（冷却）場合もある。これはペルチェ効果と呼ばれる。同様に、２つの金属間に温度差があると、生成された起電力の量が温度差に比例する。この生成された電圧又は電流を測定することで、温度測定が可能になる。

電力を生成するために使用される熱電材料は、散乱効果によってバリアの両側に熱が生成されるため、電気伝導性が良好なものである必要がある。又、熱電材料は、熱伝導性に乏しいものでなければならず、さもなければ、高温側と低温側の間に維持された温度差によって大きな熱の逆流が生じることとなる。これらの電気的及び熱的特性を最適化する材料が、必要条件を満たすものである。テルル化ビスマスやシリコンゲルマニウムなど、高濃度にドープされた半導体が最高の性能を示した。半導体材料は、ｎ型（２３０２）とｐ型（２３０１）両方の半導体が生成されるベースも形成する。適度にドープされたテルル化ビスマスなど、ｐ型２３０１とｎ型をドープされた半導体材料は２３０２の各部分が互いに接続され、電気回路を形成する。分路は、銅などの電気特性に優れた導体によって構成される。電圧によって回路に電流が流れ、接続する分路を一部分から別の部分へと通過する。効率の判定に関して、このような構成は、一つの熱電材料から別の熱電材料へと直通する電子の通過に相当する。例えば、熱電冷却／加熱モジュールは、何度も繰り返される熱電部分から構成されてもよく、２３０４に示すもののようなアレイ状に構成されてもよい。電流がモジュール内を流れると、一方側が冷却され（２３０４ａ）、他方側が加熱される（２３０４ｂ）。電流が逆流すると、高温側と低温側が逆転する。発電機の配置も概念的には同様である。この場合、上側が熱源に接続され、底側がヒートシンクに接続される。熱電発電装置は、長さと厚みが大きな要素がほとんど使用されないことを除き、物理的な形状が冷却モジュールに類似していることが多い。

半導体材料のゼーベック効果によって、ｎ型材料２３０２の高温接続部から低温接続部へと余分な電子が流れる。ｐ型材料２３０１において、正孔が低温側へと移動し、ｎ型材料２３０２と同じ方向に正味電流の流れが生じる。ＴＥＧに用いられる材料の性能の尺度はゼーベック係数であり、温度が１度変化したときの電圧変化として定義される。

熱は上から下へと流れるため、すべての熱電レッグが熱的に並列に接続される。発電モードでは、上から下へ流れる熱によって、外部負荷に電流が流れる。熱ハーベスタの出力において得られる電圧は、熱電要素にわたって温度差に比例する。装着式の装置に関しては、温度差が非常に小さく、数ｍＶ〜５０ｍＶの出力電圧が、１０ｃｍ^２の熱ハーベスタを使って生成され得るすべての電圧である。エネルギー・ハーベスタは上記のような低入力電圧からエネルギーを得られる必要がある。上述したような１０ｍＶの出力電圧から熱電を得られるＴＥＧハーベスタも使用可能である。

熱電発電装置は、電圧源として、入力抵抗と直列にモデリングが可能である。例えば、図２４は、ＴＥＧの等価回路を示す。開回路電圧Ｖ_ＴＥＧ２４０１は、高温側と低温側との間の温度差に正比例し、以下の式で得られる。

ここで、Ｓはゼーベック係数であり、ΔＴはＴＥＧの高温側と低温側の温度差である。市販のＴＥＧは、優れた電気伝導性と乏しい熱伝導性のため、半導体材料のテルル化ビスマスを使用可能である。ｎ型のテルル化ビスマス材料のゼーベック係数は、５４℃で−２８７μＶ／Ｋである。１つのＴＥＧセルから低い電圧が出てくるので、複数のセルを直列に使用して、図２３（例えば、２３０１〜２３０２）に示すように、出力電圧を上昇させることができる。より多くのセルを直列に接続することによって、ＴＥＧの入力抵抗が増加し、効率が低下し得る。また、装着式の装置にはより小型のＴＥＧを使用することもできる。従って、ＴＥＧの出力電圧は非常に小さく、時にわずか数ｍＶとなることもある。本出願に提案されている回路（例えば、図１）は、上記のようなＴＥＧ材料の低出力電圧からもエネルギーを得ることができる。

図２５は、ＴＥＧに接続されたエネルギーハーベスタを備える回路を示す。ハーベスタ２５０２は、出力インピーダンスＺ_ＬＯＡＤ２５０１を有する負荷をＴＥＧに課す。ＴＥＧから引き出された電力は、Ｚ_ＬＯＡＤの値に依存する。Ｚ_ＬＯＡＤ２５０１が非常に高い場合、ハーベスタ２５０２によって引き出された電流は非常に小さくなり、よって、出力電力も小さくなる。同様に、Ｚ_ＬＯＡＤ２５０１が低いと、出力電圧も小さくなり、よって、出力電力も小さくなる。最大電力が負荷に送られるのは、例えば、２５０３において、Ｚ_ＬＯＡＤ（２５０１）＝Ｒ_ｉｎ（２５０４）の場合である。

図２６は、ＴＥＧに接続されたエネルギーハーベスタの出力特性を示す。出力電力と出力電圧が負荷電流の関数として示される。負荷に対して、出力電力が最大となり、最大電力点２６０１が存在する。最大電力点２６０１は、例えば、図２５の２５０３において、負荷が入力抵抗Ｒ_ｉｎと一致する場合に生じる。この動作条件では、図２５の出力電圧Ｖ_ｉｎ２５０６が、Ｖ_ＴＥＧが図２５の２５０７に示される場合、Ｖ_ｉｎ（２５０６）＝Ｖ_ＴＥＧ／２として得られる。

熱電発電装置が動作する周囲条件は動的である。例えば、ＴＥＧにおける高温側と低温側の温度差は変化する場合がある。これによって、ＴＥＧの開回路電圧が変化する。その結果、ＴＥＧの最大電力点（ＭＰＰ）は動的量であり、時間とともに変化する。エネルギーハーベスタは、最大電力点で連続的又は繰り返し追尾・操作することで、得られるエネルギーを実質的に最大にすることができる。例えば、図６において、最大電力点回路は、ＭＰＰにおいてエネルギーハーベスタを連続的又は繰り返し追尾・操作する。

本明細書に記載の方法や装置は、（メモリに格納され、ハードウェア上で実行される）ソフトウェア、ハードウェア、又はその組み合わせによって実装可能である。例えば、上記の制御回路は、そのようなソフトウェア及び／又はハードウェアで実装される、又はそれらを含む制御モジュール又は制御装置であってもよい。ハードウェアモジュールには、例えば、汎用プロセッサ、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、及び／又は、特定用途向け集積回路（ＡＳＩＣ）が含まれてもよい。（ハードウェア上で実行される）ソフトウェアモジュールは、Ｃ、Ｃ＋＋、Ｊａｖａ（登録商標）、Ｒｕｂｙ、Ｖｉｓｕａｌ Ｂａｓｉｃ（登録商標）、及び、その他のオブジェクト指向言語、手続き型言語、又は、その他のプログラミング言語や開発ツールを含む、さまざまなソフトウェア言語（例えば、コンピュータ・コード）で表されてもよい。コンピュータ・コードの例としてはこれらに限定されないが、コンパイラで生成されるものや、ウェブサービスを生成するためのコード、コンピュータがインタプリタにより実行する上位レベル命令を含むファイルのようなマイクロコード又はマイクロ命令、機械命令が挙げられる。さらなるコンピュータ・コードの例としてはこれらに限定されないが、制御信号、暗号コード、圧縮コードが挙げられる。

本明細書に記載のいくつかの実施形態は、コンピュータで実施されるさまざまな動作を実行するための命令又はコンピュータ・コードを有する非一時的コンピュータ可読媒体（非一時的プロセッサ可読媒体とも称される）を備えたコンピュータストレージ製品に関する。コンピュータ可読媒体（又はプロセッサ可読媒体）は、それ自体一時的な伝搬信号（例えば、空間やケーブルなどの伝送媒体上の情報を伝える伝搬電磁波）を含まないという意味での非一時性を有する。そのような媒体やコンピュータ・コード（コードとも称する）は、一つ又は複数の特定の目的のために設計され構成されるものであってもよい。非一時的コンピュータ可読媒体の例としてはこれらに限定されないが、ハードディスク、フロッピーディスク、磁気テープなどの磁気記憶媒体、コンパクトディスク／デジタルビデオディスク（ＣＤ／ＤＶＤ）、コンパクトディスクー読み取り専用メモリ（ＣＤーＲＯＭ）、ホログラフィック装置などの光学記憶媒体、光学ディスクなどの光磁気記憶媒体、搬送波信号処理モジュール、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能論理回路（ＰＬＤ）、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）など、プログラムコードを記憶・実行するよう特別に構成されたハードウェア装置が挙げられる。

以上、種々の実施形態について説明してきたが、これらの実施形態は、例として提示したにすぎず、本発明の範囲を限定することを意図したものではない。上述した方法及び工程が、ある順序で起こるある事象を指示している場合には、ある工程の順序が変更可能である。また、ある工程は、可能である場合には、並列プロセスにおいて同時に実施されてもよく、上述したように連続的に実施されてもよい。また、種々の実施形態について、ある特定の特徴及び／又は構成要素のコンビネーションを有するものとして説明してきたが、本明細書に記載のいずれかの実施形態におけるいずれかの特徴及び／又は構成要素のコンビネーション又はサブコンビネーションを有するその他の実施形態も可能である。

Claims (15)

1. インダクタ電流を通すインダクタと、
   前記インダクタに動作可能に接続され、動作された時に入力電圧を受け取り、出力電圧を生成するように構成されたブーストコンバータスイッチと、
   前記ブーストコンバータスイッチに動作可能に接続され、入力電圧を受け取り、制御信号を送信して、前記入力電圧及び出力電圧と一次的に独立であるピークインダクタ電流をほぼ一定に保つように前記ブーストコンバータスイッチを起動するように構成されたスイッチ制御回路と、を具備し、
   前記スイッチ制御回路は、前記入力電圧の２乗に比例する振幅と、前記入力電圧の逆数に比例するパルス幅とを有する前記制御信号を生成し、前記制御信号を前記ブーストコンバータスイッチに送信してブースト変換を行うように構成されていることを特徴とする装置。
2. 前記ブーストコンバータスイッチは、熱電発電装置から前記入力電圧を受け取るように構成されていることを特徴とする請求項１に記載の装置。
3. 前記ブーストコンバータスイッチは、前記ピークインダクタ電流をほぼ一定に保つように制御されるように構成されたローサイドスイッチを含むことを特徴とする請求項１に記載の装置。
4. 前記ブーストコンバータスイッチは、前記インダクタ電流のゼロ検出に基づいてオフ状態となるように構成されたハイサイドスイッチを含むことを特徴とする請求項１に記載の装置。
5. 前記スイッチ制御回路は、前記入力電圧のサンプリングと測定を行うように構成され、
   前記スイッチ制御回路は、前記入力電圧の逆数に比例する、前記制御信号のパルス幅を決定するように構成されていることを特徴とする請求項１に記載の装置。
6. 前記スイッチ制御回路に動作可能に接続され、熱電発電装置から前記入力電圧を受け取り、該熱電発電装置の最大電力点を追尾して前記ブーストコンバータスイッチをその最大電力点で動作させるように構成された最大電力点追尾回路をさらに具備することを特徴とする請求項１に記載の装置。
7. 前記スイッチ制御回路は、ロースイッチ制御タイミング信号とハイスイッチ制御タイミング信号から成る非重複制御信号を生成するように構成されており、
   前記ロースイッチ制御タイミング信号は、前記ピークインダクタ電流をほぼ一定に保つよう定められた第１パルス幅を有し、前記ブーストコンバータスイッチのロースイッチを起動する信号であり、
   前記ハイスイッチ制御タイミング信号は、前記インダクタ電流がゼロの時に前記ブーストコンバータスイッチのハイスイッチを停止する信号であることを特徴とする請求項１に記載の装置。
8. 前記スイッチ制御回路は、前記スイッチ制御回路の遅延線により設定されたパルス幅を有する第３制御タイミング信号を生成するように構成され、
   前記第３制御タイミング信号は、前記スイッチ制御回路のコンパレータでのオフセット補償のためのタイミング位相を定義するように構成されている、ことを特徴とする請求項１に記載の装置。
9. ブースト変換スイッチングサイクルを開始するように構成された前記ブーストコンバータスイッチと、
   前記インダクタと前記ブーストコンバータスイッチに動作可能に接続され、前記ブースト変換スイッチングサイクル開始時に前記インダクタ電流のゼロ検出のために起動し、前記ゼロ検出完了後に停止するように構成されたゼロ検出コンパレータと、
   を具備し、
   前記ゼロ検出コンパレータは、前記ゼロ検出コンパレータが、前記インダクタ電流がゼロまで減少した時に、電流変化を正確に検出するように前記ゼロ検出コンパレータ内のオフセットを取り除くように構成されたオフセットキャンセル要素を有する、
   ことを特徴とする請求項１に記載の装置。
10. 前記入力電圧は、第１入力電圧であり、
    前記インダクタは、熱電発電装置に接続され、第２入力電圧を受け取るように構成されていることを特徴とする請求項９に記載の装置。
11. 前記ブーストコンバータスイッチは、前記ブースト変換スイッチングサイクル内に、入力電圧を受け取り、前記入力電圧に基づいて出力電圧を生成するように構成されていることを特徴とする請求項９に記載の装置。
12. 前記ブーストコンバータスイッチは、
    前記ピークインダクタ電流をほぼ一定に保つように制御されるように構成されたローサイドスイッチと、
    前記インダクタ電流のゼロ検出に基づいて起動するように構成されたハイサイドスイッチと、
    を具備することを特徴とする請求項９に記載の装置。
13. 前記ゼロ検出コンパレータは、前記インダクタ電流がゼロに減少したことを検出したタイミングに基づいてハイサイドタイミング信号を生成することを特徴とする請求項９に記載の装置。
14. 前記ゼロ検出コンパレータは、静止電流レベルで動作するようバイアスされた共通ゲート増幅器を含むことを特徴とする請求項９に記載の装置。
15. 前記オフセットキャンセル要素は、前記ゼロ検出コンパレータ内のオフセットが取り除かれるよう、基準電圧とオフセット電圧を比較して該オフセット電圧を検出することを特徴とする請求項９に記載の装置。