JP6345353B2 - 描画制御装置 - Google Patents
描画制御装置 Download PDFInfo
- Publication number
- JP6345353B2 JP6345353B2 JP2017536116A JP2017536116A JP6345353B2 JP 6345353 B2 JP6345353 B2 JP 6345353B2 JP 2017536116 A JP2017536116 A JP 2017536116A JP 2017536116 A JP2017536116 A JP 2017536116A JP 6345353 B2 JP6345353 B2 JP 6345353B2
- Authority
- JP
- Japan
- Prior art keywords
- task
- time
- unit
- priority
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 5
- 238000011084 recovery Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 32
- 238000012545 processing Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000012937 correction Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 4
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 2
- 206010000210 abortion Diseases 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
- G06T11/203—Drawing of straight lines or curves
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/026—Control of mixing and/or overlay of colours in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/37—Details of the operation on graphic patterns
- G09G5/377—Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
- G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/10—Automotive applications
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Generation (AREA)
Description
そのため、液晶等の表示器を使用したインストルメントパネル(いわゆるグラフィックスインパネ)において3次元グラフィックスプロセッサを使用する際に、リアルタイム性の保証が必要なために高優先度が設定されたメータの指針の描画と、より低優先度が設定されたメータの枠の描画とで3次元グラフィックスプロセッサを共有すると、低優先度の描画処理が完了するまで高優先度の描画処理が開始できず、リアルタイム性を保証できない場合があった。
実施の形態1.
図1は、実施の形態1に係る描画制御装置の構成例を示すブロック図である。図1に示すように、実施の形態1に係る描画制御装置は、描画処理の内容を示す情報である描画タスクを保持している描画タスク保持部1と、描画タスクに含まれている描画コマンドごとの描画時間を予測する描画時間予測部2と、予測した描画時間に基づいて描画タスクの実行順序を計画する描画調整部3と、計画に沿って描画タスクを実行する描画部4と、描画部4が描画した画像を保持する画像保持部5と、画像保持部5に保持されている画像を出力する出力部6とを備えている。
図3は、実施の形態1に係る描画制御装置におけるレイヤのダブルバッファリングを説明する図である。画像保持部5の各レイヤはダブルバッファリングの構成であり、1つのレイヤは描画面と表示面を持つ。
本実施の形態1においては、描画タスクに高と低の2種類の優先度が付加されているものとし、優先度の高い描画内容を描くタスクを高優先描画タスクと呼び、優先度の低い描画内容を描くタスクを低優先描画タスクと呼ぶ。
例えば、車両のセンタディスプレイまたは統合インパネ等に表示するメータを描画制御装置が描画する場合、高優先描画タスクにはメータの指針を描画する描画コマンドと指針の影を描画する描画コマンドが含まれ、低優先描画タスクにはメータの枠を描画する描画コマンドと目盛りを描画する描画コマンドが含まれている。
実行予定に関する情報、つまりどの周期でどの描画タスクを実行するか指定する情報は、予め、描画タスク保持部1に保持されているものとする。描画調整部3は、この実行予定に基づいて、描画タスクの実行順序を計画することになる。
このように、周期1から周期2に移動した低優先描画タスクB1の未実行の描画コマンドB14,B15と、周期T2でもともと実行する予定の低優先描画タスクとが存在する場合に、どちらを優先してもよい。
これに対し、図5に示すように、周期T1の終りの垂直同期タイミングまでに完了しないと予測される描画コマンドB14,B15を、予め次の周期T2の高優先描画タスクA2の後ろに移動することにより、高優先描画タスクA2の実行の保証が可能となる。
図6は、実施の形態1に係る描画制御装置の動作を示すフローチャートである。
ステップST11において、描画時間予測部2は、今回の周期に実行する予定の高優先描画タスクと低優先描画タスクを、描画タスク保持部1から取得する。そして、描画時間予測部2は、高優先描画タスクおよび低優先描画タスクに含まれるすべての描画コマンドの描画時間を、描画時間情報を用いて予測し、予測結果を描画調整部3へ出力する。
ステップST12−1において、描画調整部3は、今回周期で実行予定の高優先描画タスクの各描画コマンドの予測時間を積算していき、高優先描画タスクの各描画コマンドの完了時刻を算出する。
続くステップST12−4において、描画調整部3は、リアルタイム性を確実に保証する必要がある高優先描画タスクのすべての描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、リアルタイム性を確実に保証する必要性が低い低優先描画タスクについては、前回周期で未実行だった各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミング、つまり今回周期の出力タイミングを超える前までの描画コマンドを今回周期の実行計画に入れ、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを次回周期へ移動する。
続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクのすべての描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、今回周期において実行予定の低優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミング、つまり今回周期の出力タイミングを超える前までの描画コマンドを今回周期の実行計画に入れ、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを次回周期へ移動する。
具体的には、ステップST12−3に続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクの各描画コマンドおよび前回周期において実行予定であった低優先描画タスクの未実行の各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える前までの描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、前記高優先描画タスクの各描画コマンドおよび前記未実行の各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを、次回周期へ移動する。
また、ステップST12−6に続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクの各描画コマンドおよび低優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える前までの描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、前記高優先描画タスクの各描画コマンドおよび前記低優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを、次回周期へ移動する。
また、ステップST12−5“NO”に続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える前までの描画コマンドを今回周期の実行計画に入れ、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを次回周期へ移動する。
例えば、優先度が高、中、低の3種類である場合であって、今回周期において中優先描画タスクの一部の描画コマンドと低優先描画タスクのすべての描画コマンドが完了しない場合、描画調整部3は、次回周期の高優先描画タスクの後に、中優先描画タスクの一部の描画コマンドと低優先描画タスクのすべての描画コマンドを並べる。
また、例えば、優先度が高、中、低の3種類である場合であって、今回周期において低優先描画タスクの一部の描画コマンドが完了しない場合、描画調整部3は、次回周期の高優先描画タスクおよび中優先描画タスクの後に、低優先描画タスクの一部の描画コマンドを並べる。
上記実施の形態1に係る描画制御装置においては描画コマンドごとの描画時間を予測したが、必ずしも正確に予測できるとは限らず、描画時間が予測より長くかかることがある。また、描画部の不具合等により、描画が正常に完了しない場合もある。
そこで、本実施の形態2では、描画時間が予測以上にのびた場合であっても高優先描画タスクの実行を保証可能な描画制御装置を実現する。実施の形態2に係る描画制御装置の構成は、実施の形態1の図1に示した構成と図面上は同一であるため、以下では図1を援用する。
図9は、実施の形態2に係る描画制御装置の動作を示すフローチャートである。図9のステップST11〜ST14において行う処理は、図6のステップST11〜ST14において説明した処理と同じである。
ステップST14において、描画調整部3は、出力部6から垂直同期タイミングであることを示す垂直同期信号を受け取ると(ステップST14“YES”)、ステップST21へ進み、垂直同期タイミングでなければ(ステップST14“NO”)、ステップST13へ戻る。
なお、今回周期で実行予定の描画タスクとは、描画タスク保持部1に予め保持されている実行予定に関する情報によって指定された描画タスクであってもよいし、描画調整部3が前回周期から今回周期に移動させて今回周期で実行するよう計画した描画タスクであってもよい。
上記実施の形態2に係る描画制御装置においては、今回周期で実行予定の描画タスクが今回周期の出力タイミングまでに完了しない場合、今回周期の出力タイミングで描画タスクを打ち切る構成にしたが、本実施の形態3では打ち切るタイミングを今回周期の出力タイミングよりも遅らせる。実施の形態3に係る描画制御装置の構成は、実施の形態1の図1に示した構成と図面上は同一であるため、以下では図1を援用する。
上記実施の形態1〜3に係る描画制御装置において描画コマンドごとの描画時間を予測したが、必ずしも正確に予測できるとは限らず、描画時間が予測よりのびたり短くなったりすることがある。
そこで、本実施の形態4では、描画時間の予測精度を高める描画制御装置を実現する。
実施の形態4における描画調整部3aは、描画部4において描画コマンドの実行にかかった描画時間を測定し、実測描画時間として描画時間予測部2aへ通知する。
例えば、描画時間予測部2aは式(1)を保持しており、この式(1)を用いて描画面積sで支配される塗り潰し時間を算出して、ある描画コマンドの予測描画時間tsとする。
ここで、sは、ある描画コマンドにより描画される描画面積を示すパラメータであり、描画タスクに含まれている描画コマンドごとの描画時間情報である。cは、補正係数である。
なお、描画時間予測部2aは、補正係数cを固定値(例えば、0.1)ずつ増減させてもよいし、予測描画時間と実測描画時間との差または比などに応じた値を求め、求めた値分だけ補正係数cを増減してもよい。
描画時間予測部2aは、上記同様、描画コマンドごとの実測描画時間を描画調整部3aから受け取り、実測描画時間に応じて、予測する描画時間を増減する。
これにより、描画コマンドの実行を完了前に打ち切った場合でも、次回予測時、描画時間の予測精度を高めることができる。
描画タスク保持部1は、入力装置11である。この入力装置11は、例えば車両のセンタディスプレイにメータを表示させるアプリケーションプログラムからの描画指示を受け付け、この描画指示を描画部4で実行できる描画タスクに変換して保持する。
描画時間予測部2および描画調整部3の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、ROM12に格納される。CPU13は、ROM12に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。即ち、描画制御装置は、CPU13により実行されるときに、描画タスクに含まれている1つ以上の描画コマンドごとの描画時間を予測するステップ、および複数の描画タスクを実行する順序を計画して描画部4を制御するステップが結果的に実行されることになるプログラムを格納するためのROM12を備える。また、このプログラムは、描画時間予測部2および描画調整部3の手順または方法をコンピュータに実行させるものであるともいえる。
Claims (7)
- 垂直同期タイミングを区切りとした周期ごとに、優先度が付加された複数の描画タスクを実行して複数の画像を描画する描画部と、
前記周期ごとに、前記描画部が描画した前記複数の画像を合成して出力する出力部と、
描画タスクに含まれている1つ以上の描画コマンドごとの描画時間を予測する描画時間予測部と、
前記描画時間予測部が予測した描画時間に基づいて前記複数の描画タスクの実行順序を計画して前記描画部を制御する描画調整部とを備え、
前記描画調整部は、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させ、今回周期に実行する予定の前記複数の描画タスクの描画コマンドの中から、今回周期で描画した画像の出力を開始する出力タイミングまでに完了しないと予測して判断した描画タスクの一部または全部の描画コマンドを、次回周期において、当該完了しない描画タスクより優先度の高い描画タスクの実行後に実行させるように前記実行順序を計画して前記描画部を制御することを特徴とする描画制御装置。 - 前記描画調整部は、前記描画時間予測部が予測した描画時間に基づいて、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させた場合に今回周期の出力タイミングまでに完了しないと判断した描画コマンドを、次回周期において、当該完了しないと判断した描画コマンドを含む描画タスクより優先度の高い描画タスクの実行後に実行させることを特徴とする請求項1記載の描画制御装置。
- 前記描画調整部は、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させて今回周期の出力タイミングまでに完了しなかった場合、完了しなかった描画タスクの実行を打ち切り、次回周期において、当該完了しなかった描画タスクより優先度の高い描画タスクの実行後に、当該完了しなかった描画タスクを最初の描画コマンドから実行させることを特徴とする請求項1記載の描画制御装置。
- 前記描画調整部は、次回周期に実行する予定の前記複数の描画タスクのうちの最も優先度が高い描画タスクの描画時間、および実行中の描画タスクを打ち切ってから次の描画タスクの実行を開始するまでにかかる復帰時間を加算して基準時間を算出し、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させて次回周期の出力タイミングよりも前記基準時間前までに完了しなかった場合、完了しなかった描画タスクの実行を打ち切り、次回周期において、当該完了しなかった描画タスクより優先度の高い描画タスクの実行後に、当該完了しなかった描画タスクを最初の描画コマンドから実行させることを特徴とする請求項1記載の描画制御装置。
- 前記描画時間予測部は、前記描画部が描画コマンドの実行を開始してから完了するまでの実測の時間に応じて、予測する描画時間を増減することを特徴とする請求項1記載の描画制御装置。
- 前記描画時間予測部は、前記描画部が描画コマンドの実行を開始してから打ち切るまでの実測の時間に応じて、予測する描画時間を増減することを特徴とする請求項3記載の描画制御装置。
- 前記描画時間予測部は、前記描画部が描画コマンドの実行を開始してから打ち切るまでの実測の時間に応じて、予測する描画時間を増減することを特徴とする請求項4記載の描画制御装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/073876 WO2017033289A1 (ja) | 2015-08-25 | 2015-08-25 | 描画制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017033289A1 JPWO2017033289A1 (ja) | 2018-01-18 |
JP6345353B2 true JP6345353B2 (ja) | 2018-06-20 |
Family
ID=58100738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017536116A Expired - Fee Related JP6345353B2 (ja) | 2015-08-25 | 2015-08-25 | 描画制御装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20190005702A1 (ja) |
JP (1) | JP6345353B2 (ja) |
WO (1) | WO2017033289A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107393460B (zh) * | 2017-08-08 | 2020-03-27 | 惠科股份有限公司 | 一种显示装置的驱动方法和驱动装置 |
JP7149826B2 (ja) * | 2018-12-04 | 2022-10-07 | シュナイダーエレクトリックホールディングス株式会社 | 画面表示装置 |
JP7180516B2 (ja) * | 2019-04-16 | 2022-11-30 | 株式会社デンソー | 車両用装置、車両用装置の制御方法 |
JP7048034B2 (ja) * | 2019-12-05 | 2022-04-05 | 株式会社アクセル | 設計支援装置、設計支援方法、設計支援プログラム及び設計支援システム |
US11307680B2 (en) * | 2020-02-12 | 2022-04-19 | Smash Engineering Inc. | Computer mouse adapter and associated methods |
KR102497257B1 (ko) * | 2020-12-15 | 2023-02-06 | 현대오토에버 주식회사 | 오토사 플랫폼의 메인 기능과 태스크의 매핑 방법 |
EP4292039A4 (en) * | 2021-02-12 | 2024-10-23 | Qualcomm Inc | SEARCHING FOR A COMPOSITION STRATEGY BASED ON DYNAMIC PRIORITY AND RUNTIME STATISTICS |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4026091B2 (ja) * | 1997-09-11 | 2007-12-26 | 株式会社セガ | 画像表示装置、ゲーム装置および記録媒体 |
JP2008205970A (ja) * | 2007-02-21 | 2008-09-04 | Fuji Xerox Co Ltd | 画像復号時間推定装置、画像処理装置、画像出力装置、画像復号時間推定プログラム、画像処理プログラム及び画像出力プログラム |
JP2009009019A (ja) * | 2007-06-29 | 2009-01-15 | Seiko Epson Corp | ソースドライバ、電気光学装置、投写型表示装置及び電子機器 |
US8793696B2 (en) * | 2011-10-13 | 2014-07-29 | Google, Inc. | Dynamic scheduling for frames representing views of a geographic information environment |
JP5726332B2 (ja) * | 2012-01-06 | 2015-05-27 | 三菱電機株式会社 | 描画制御装置 |
CN105723189B (zh) * | 2013-11-15 | 2018-02-13 | 三菱电机株式会社 | 显示控制装置、仪表系统以及显示控制方法 |
-
2015
- 2015-08-25 WO PCT/JP2015/073876 patent/WO2017033289A1/ja active Application Filing
- 2015-08-25 US US15/752,380 patent/US20190005702A1/en not_active Abandoned
- 2015-08-25 JP JP2017536116A patent/JP6345353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2017033289A1 (ja) | 2017-03-02 |
US20190005702A1 (en) | 2019-01-03 |
JPWO2017033289A1 (ja) | 2018-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6345353B2 (ja) | 描画制御装置 | |
US9715406B2 (en) | Assigning and scheduling threads for multiple prioritized queues | |
US8310492B2 (en) | Hardware-based scheduling of GPU work | |
US9990229B2 (en) | Scheduling method and apparatus for applying laxity correction based on task completion proportion and preset time | |
EP2581829B1 (en) | Dynamic scheduling for frames representing views of a geographic information environment | |
JP2012003619A (ja) | 情報処理装置、情報処理装置の制御方法、およびプログラム | |
KR20140127233A (ko) | 동적인 우선순위 제어를 위한 시스템들 및 방법들 | |
US9501227B2 (en) | Memory controller for heterogeneous computer | |
EP3161631B1 (en) | Processing workloads in single-threaded environments | |
JP2009086733A (ja) | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム | |
KR20170125881A (ko) | 공유 셰이더 코어에서의 비동기 디스플레이 셰이더 기능 제공 | |
JP4836903B2 (ja) | マイクロプロセッサ制御装置並びにその方法およびプログラム | |
US20130125131A1 (en) | Multi-core processor system, thread control method, and computer product | |
JP2011013852A (ja) | 情報処理装置及び並列動作制御方法 | |
KR102224844B1 (ko) | 선점 방식을 선택하는 방법 및 장치. | |
JP2005092780A (ja) | リアルタイムプロセッサシステム及び制御方法 | |
KR101621280B1 (ko) | 최악 응답 시간 분석 방법 및 컴퓨터 프로그램 | |
US20180239638A1 (en) | Virtual computer system performance prediction device, performance prediction method, and program storage medium | |
JP2006215621A (ja) | Dma制御装置 | |
KR102407781B1 (ko) | 플립 큐 관리에 기초한 그래픽스 컨텍스트 스케줄링 | |
JP5588942B2 (ja) | 地図表示装置及び地図表示方法 | |
US20210109346A1 (en) | Scheduling image composition in a processor based on overlapping of an image composition process and an image scan-out operation for displaying a composed image | |
US20150135188A1 (en) | System and method for controlling execution of jobs performed by plural information processing devices | |
JP6289197B2 (ja) | プラント制御装置エンジニアリングツール | |
JP2023009354A (ja) | 演算処理装置および演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170801 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180522 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6345353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |