JP6345353B2 - 描画制御装置 - Google Patents

描画制御装置 Download PDF

Info

Publication number
JP6345353B2
JP6345353B2 JP2017536116A JP2017536116A JP6345353B2 JP 6345353 B2 JP6345353 B2 JP 6345353B2 JP 2017536116 A JP2017536116 A JP 2017536116A JP 2017536116 A JP2017536116 A JP 2017536116A JP 6345353 B2 JP6345353 B2 JP 6345353B2
Authority
JP
Japan
Prior art keywords
task
time
unit
priority
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017536116A
Other languages
English (en)
Other versions
JPWO2017033289A1 (ja
Inventor
康明 瀧本
康明 瀧本
水口 武尚
武尚 水口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017033289A1 publication Critical patent/JPWO2017033289A1/ja
Application granted granted Critical
Publication of JP6345353B2 publication Critical patent/JP6345353B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/003D [Three Dimensional] image rendering
    • G06T15/005General purpose rendering architectures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • G06T11/20Drawing from basic elements, e.g. lines or circles
    • G06T11/203Drawing of straight lines or curves
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026Control of mixing and/or overlay of colours in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37Details of the operation on graphic patterns
    • G09G5/377Details of the operation on graphic patterns for mixing or overlaying two or more graphic patterns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/395Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/18Use of a frame buffer in a display terminal, inclusive of the display panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00Specific applications
    • G09G2380/10Automotive applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Description

この発明は、周期ごとに、優先度が付加された複数の描画タスクを実行する描画制御装置に関するものである。
現行の3次元グラフィックスプロセッサでは、描画処理を任意のタイミングで中断して別の描画処理に切り替えることは難しく、優先処理を確実に行えるものは少ない。
そのため、液晶等の表示器を使用したインストルメントパネル(いわゆるグラフィックスインパネ)において3次元グラフィックスプロセッサを使用する際に、リアルタイム性の保証が必要なために高優先度が設定されたメータの指針の描画と、より低優先度が設定されたメータの枠の描画とで3次元グラフィックスプロセッサを共有すると、低優先度の描画処理が完了するまで高優先度の描画処理が開始できず、リアルタイム性を保証できない場合があった。
そこで、例えば特許文献1に記載された描画制御装置においては、描画処理にかかる時間を予測し、描画処理の順序の入れ替えまたは描画処理の細分化を行うことで、実行中の描画処理の途中中断を避けつつ高優先度の描画処理を実行できるようにしている。
国際公開第2013/102956号
しかしながら、従来は、周期ごとに高優先度の描画処理と低優先度の描画処理を実行する場合に、高優先度の描画処理にかかる時間と低優先度の描画処理にかかる時間が周期よりも長くなるような状況について考慮されていなかった。そのため、高優先度の描画処理にかかる時間と低優先度の描画処理にかかる時間が周期よりも長くなるような状況では、高優先度の描画処理を確実に実行できるとは限らず、描画のリアルタイム性を保証できないという課題があった。さらに、描画処理にかかる時間の予測に誤差があった場合、または異常等が発生して描画処理にかかる時間が予測よりのびた場合にも、描画のリアルタイム性を保証できないという課題があった。
この発明は、上記のような課題を解決するためになされたもので、優先度が付加された複数の描画タスクが存在する場合に、優先度が高い描画タスクを確実に実行することを目的とする。
この発明に係る描画制御装置は、垂直同期タイミングを区切りとした周期ごとに、優先度が付加された複数の描画タスクを実行して複数の画像を描画する描画部と、周期ごとに、描画部が描画した複数の画像を合成して出力する出力部と、描画タスクに含まれている1つ以上の描画コマンドごとの描画時間を予測する描画時間予測部と、描画時間予測部が予測した描画時間に基づいて複数の描画タスクの実行順序を計画して描画部を制御する描画調整部とを備え、描画調整部は、今回周期に実行する予定の複数の描画タスクを優先度の高いものから順に描画部に実行させ、今回周期に実行する予定の複数の描画タスクの描画コマンドの中から、今回周期で描画した画像の出力を開始する出力タイミングまでに完了しないと予測して判断した描画タスクの一部または全部の描画コマンドを、次回周期において、当該完了しない描画タスクより優先度の高い描画タスクの実行後に実行させるように実行順序を計画して描画部を制御するものである。
この発明によれば、今回周期に実行する予定の複数の描画タスクを優先度の高いものから順に描画部に実行させ、今回周期で描画した画像の出力を開始する出力タイミングまでに完了しない描画タスクの一部または全部の描画コマンドを、次回周期において、当該完了しない描画タスクより優先度の高い描画タスクの実行後に実行させるようにしたので、各周期において優先度が高い描画タスクを確実に実行することができる。
この発明の実施の形態1に係る描画制御装置の構成例を示すブロック図である。 実施の形態1に係る描画制御装置におけるフレームバッファ、レイヤおよび映像出力を説明する図である。 実施の形態1に係る描画制御装置におけるレイヤのダブルバッファリングを説明する図である。 実施の形態1に係る描画制御装置における周期ごとの描画処理を説明するタイムチャートである。 実施の形態1に係る描画制御装置の描画調整部が立てた計画を説明するタイムチャートである。 実施の形態1に係る描画制御装置の動作を示すフローチャートである。 図6のステップST12において行う処理の詳細を示すフローチャートである。 この発明の実施の形態2に係る描画制御装置の描画調整部が立てた計画を説明するタイムチャートである。 実施の形態2に係る描画制御装置の動作を示すフローチャートである。 この発明の実施の形態3に係る描画制御装置の描画調整部が立てた計画を説明するタイムチャートである。 この発明の実施の形態4に係る描画制御装置の構成例を示すブロック図である。 この発明の各実施の形態に係る描画制御装置のハードウェア構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態1.
図1は、実施の形態1に係る描画制御装置の構成例を示すブロック図である。図1に示すように、実施の形態1に係る描画制御装置は、描画処理の内容を示す情報である描画タスクを保持している描画タスク保持部1と、描画タスクに含まれている描画コマンドごとの描画時間を予測する描画時間予測部2と、予測した描画時間に基づいて描画タスクの実行順序を計画する描画調整部3と、計画に沿って描画タスクを実行する描画部4と、描画部4が描画した画像を保持する画像保持部5と、画像保持部5に保持されている画像を出力する出力部6とを備えている。
描画部4、画像保持部5および出力部6は、例えば垂直同期タイミングを区切とした一定周期ごとに画像を連続して出力するものである。この垂直同期タイミングは、今回周期で描画した画像の出力を開始する出力タイミングに相当する。出力部6は、垂直同期タイミングを生成し、この垂直同期タイミングを示す垂直同期信号を描画調整部3へ出力する。
図2は、実施の形態1に係る描画制御装置におけるフレームバッファ、レイヤおよび映像出力を説明する図である。画像保持部5は、フレームバッファであり、複数のレイヤを持つ。1つのレイヤに1つの描画タスクが割り当てられる。
図3は、実施の形態1に係る描画制御装置におけるレイヤのダブルバッファリングを説明する図である。画像保持部5の各レイヤはダブルバッファリングの構成であり、1つのレイヤは描画面と表示面を持つ。
描画部4は、描画タスクを実行する際、この描画タスクに割り当てられたレイヤの描画面に対応するバッファ領域に描画データを書き込んでいき、画像データを生成する。また、描画部4は、描画調整部3からの要求に従って垂直同期タイミングで表示面と描画面を切り替え、前回周期では表示面だったバッファ領域を今回周期では描画面に設定して描画を行う。出力部6は、垂直同期タイミングで画像保持部5の各レイヤの表示面を合成して、図示しない表示器等に出力する。
図4は、実施の形態1に係る描画制御装置における周期ごとの描画処理を説明するタイムチャートである。この例では、画像保持部5がレイヤAとレイヤBを持っている。描画部4は、垂直同期タイミングを区切りとした周期T1,T2,T3,T4ごとに、レイヤAに割り当てられた描画タスクA1,A2,A3,A4とレイヤBに割り当てられた描画タスクB1,B2を実行する。
画像保持部5を複数レイヤからなるダブルバッファリング構成とすることで、図4に示すようにレイヤごとに異なる周期で描画を行うことができるため、レイヤごとに異なる優先度を持たせて描画を進めることが可能である。
本実施の形態1においては、描画タスクに高と低の2種類の優先度が付加されているものとし、優先度の高い描画内容を描くタスクを高優先描画タスクと呼び、優先度の低い描画内容を描くタスクを低優先描画タスクと呼ぶ。
描画タスク保持部1は、高優先描画タスクと低優先描画タスクを保持している。描画タスクは、例えばグラフィックの部品ごとといった描画コマンドに分かれており、1つの描画タスクに1つ以上の描画コマンドが含まれている。また、描画タスクには、描画コマンドごとの描画時間を予測するための描画時間情報が含まれている。描画時間情報は、例えば、描画コマンドにより描画される描画面積および視点方向などのパラメータである。
例えば、車両のセンタディスプレイまたは統合インパネ等に表示するメータを描画制御装置が描画する場合、高優先描画タスクにはメータの指針を描画する描画コマンドと指針の影を描画する描画コマンドが含まれ、低優先描画タスクにはメータの枠を描画する描画コマンドと目盛りを描画する描画コマンドが含まれている。
描画時間予測部2は、描画タスク保持部1から描画タスクを取得し、描画コマンドごとの描画時間情報を用いて描画コマンドごとの描画時間を予測する。描画時間予測部2は、描画時間情報として取得した描画面積および視点方向などをパラメータとした数式を保持しており、描画面積で支配される塗り潰し時間、および描画する頂点を視点方向に応じて座標変換する時間などを算出することで、描画コマンドの描画時間を予測する。
描画調整部3は、描画タスク保持部1に保持されている描画タスクを取得し、高優先描画タスクおよび低優先描画タスクのどの描画コマンドをどの順序で実行するか計画する。そして、描画調整部3は、出力部6から垂直同期信号を受け取り、垂直同期タイミングを区切りとした一定周期ごとに計画に沿って描画部4を制御する。これは、描画部4が単一であり、複数の描画タスクを同時に実行できず、時間を区切って描画タスクを切り替えながら実行するために必要となる。
図5は、実施の形態1に係る描画制御装置の描画調整部3が立てた計画を説明するタイムチャートである。ここでは、描画タスク保持部1に、周期T1で実行予定の高優先描画タスクA1と低優先描画タスクB1、周期T2で実行予定の高優先描画タスクA2、周期T3で実行予定の高優先描画タスクA3と低優先描画タスクB2が保持されているものとする。高優先描画タスクA1は描画コマンドA11,A12を含み、高優先描画タスクA2は描画コマンドA21,A22,A23を含み、高優先描画タスクA3は描画コマンドA31,A32を含む。低優先描画タスクB1は描画コマンドB11,B12,B13,B14,B15を含み、低優先描画タスクB2は少なくとも描画コマンドB21を含む。
実行予定に関する情報、つまりどの周期でどの描画タスクを実行するか指定する情報は、予め、描画タスク保持部1に保持されているものとする。描画調整部3は、この実行予定に基づいて、描画タスクの実行順序を計画することになる。
描画調整部3は、周期T1における実行順序の計画時、画像保持部5のレイヤAに高優先描画タスクA1を割り当て、レイヤBに低優先描画タスクB1を割り当てる。また、描画調整部3は、高優先描画タスクA1を周期T1の先頭に並べ、高優先描画タスクA1の後に低優先描画タスクB1を並べる。さらに、描画調整部3は、描画時間予測部2が予測した描画コマンドA11,A12,B11,B12,B13,B14,B15の描画時間を積算して低優先描画タスクB1の完了時刻を算出し、周期T1の終りの垂直同期タイミングまでに低優先描画タスクB1が完了するか否かを判断する。図5の例において、描画調整部3は、周期T1の終りの垂直同期タイミングまでに低優先描画タスクB1の描画コマンドB14,B15が完了しないと判断し、完了しないと判断した描画コマンドB14,B15を次回周期T2に移動する。
周期T2の計画時、描画調整部3は周期T1に対する計画と同様に、高優先描画タスクA2をレイヤAに割り当てる。また、描画調整部3は、周期T1から周期T2に移動した低優先描画タスクB1の描画コマンドB14,B15を、レイヤBに割り当てる。さらに、描画調整部3は、高優先描画タスクA2を周期T2の先頭に並べ、高優先描画タスクA2の後に低優先描画タスクB1の描画コマンドB14,B15を並べる。
なお、描画調整部3は、図5の例では周期T2に実行予定の低優先描画タスクが存在しないため、高優先描画タスクA2の後に低優先描画タスクB1の描画コマンドB14,B15を並べたが、周期T2に実行予定の低優先描画タスクが存在する場合に、高優先描画タスクA2の後に周期T2で実行予定の低優先描画タスクを並べることも可能である。さらに、描画調整部3は、残り時間に応じて、低優先描画タスクB1の描画コマンドB14,B15を破棄することも可能である。
このように、周期1から周期2に移動した低優先描画タスクB1の未実行の描画コマンドB14,B15と、周期T2でもともと実行する予定の低優先描画タスクとが存在する場合に、どちらを優先してもよい。
図5に示すように、描画部4が高優先描画タスクA1,A2,A3を各周期T1,T2,T3の先頭で実行することにより、高優先描画タスクA1,A2,A3の描画時間が予測を超えてのびても、垂直同期タイミングまでの時間的余裕が大きく、高優先描画タスクA1,A2,A3の実行の保証が容易となる。
また、描画部4において描画コマンドの実行途中で当該描画コマンドを強制停止して打ち切ると、後述の実施の形態2で説明するような問題があるため、実行途中での中断は好ましくない。そのため、周期T1において描画コマンドB13の後に続けて描画コマンドB14を実行した場合、少なくともこの描画コマンドB14の実行が完了した後に、高優先描画タスクA2の実行を開始することが好ましい。しかしながら、描画コマンドB14の実行完了を待つと、次の周期T2において高優先描画タスクA2の実行開始が遅れ、時間的余裕が小さくなり、高優先描画タスクA2の実行を保証できない。
これに対し、図5に示すように、周期T1の終りの垂直同期タイミングまでに完了しないと予測される描画コマンドB14,B15を、予め次の周期T2の高優先描画タスクA2の後ろに移動することにより、高優先描画タスクA2の実行の保証が可能となる。
次に、描画制御装置の動作を説明する。
図6は、実施の形態1に係る描画制御装置の動作を示すフローチャートである。
ステップST11において、描画時間予測部2は、今回の周期に実行する予定の高優先描画タスクと低優先描画タスクを、描画タスク保持部1から取得する。そして、描画時間予測部2は、高優先描画タスクおよび低優先描画タスクに含まれるすべての描画コマンドの描画時間を、描画時間情報を用いて予測し、予測結果を描画調整部3へ出力する。
ステップST12において、描画調整部3は、今回の周期に実行する予定の高優先描画タスクと低優先描画タスクを、描画タスク保持部1から取得する。そして、描画調整部3は、高優先描画タスクおよび低優先描画タスクを割り当てるレイヤを決定する。また、描画調整部3は、描画時間予測部2から受け取った描画時間の予測結果に基づいて、高優先描画タスクと低優先描画タスクの実行順序を計画する。ステップST12において行う、実行順序を計画する処理の詳細は後述する。
ステップST13において、描画調整部3は、計画に沿って描画部4を制御する。つまり、描画調整部3は、高優先描画タスクおよび低優先描画タスクを割り当てるレイヤの指示、および描画コマンドの実行順序の指示などを、描画部4に出力する。
ステップST14において、描画調整部3は、出力部6から垂直同期タイミングであることを示す垂直同期信号を受け取ると(ステップST14“YES”)、ステップST15へ進み、垂直同期タイミングでなければ(ステップST14“NO”)、ステップST13へ戻る。
ステップST15において、描画調整部3は、高優先描画タスクを割り当てたレイヤの表示面と描画面を切り替える要求および低優先描画タスクを割り当てたレイヤの表示面と描画面を切り替える要求を、描画部4に出力する。この要求を受け付けた描画部4は、各レイヤにおいて今回周期で描画した描画面を表示面に切り替える。出力部6は、すべてのレイヤにおける切り替え後の表示面の画像を合成して出力する。
図7は、図6のステップST12において行う、実行順序を計画する処理の詳細を示すフローチャートである。
ステップST12−1において、描画調整部3は、今回周期で実行予定の高優先描画タスクの各描画コマンドの予測時間を積算していき、高優先描画タスクの各描画コマンドの完了時刻を算出する。
ステップST12−2において、描画調整部3は、前回周期から今回周期へ移動した低優先描画タスクの未実行の描画コマンドが存在する場合(ステップST12−2“YES”)、ステップST12−3へ進み、未実行の描画コマンドが存在しない場合(ステップST12−2“NO”)、ステップST12−5へ進む。
ステップST12−3において、描画調整部3は、今回周期で実行予定の高優先描画タスクの完了時刻に対して、前回周期から今回周期へ移動した低優先描画タスクの未実行の各描画コマンドの予測時間を積算していき、未実行の各描画コマンドの完了時刻を算出する。
続くステップST12−4において、描画調整部3は、リアルタイム性を確実に保証する必要がある高優先描画タスクのすべての描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、リアルタイム性を確実に保証する必要性が低い低優先描画タスクについては、前回周期で未実行だった各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミング、つまり今回周期の出力タイミングを超える前までの描画コマンドを今回周期の実行計画に入れ、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを次回周期へ移動する。
ステップST12−5において、描画調整部3は、今回周期にもともと実行する予定の低優先描画タスクが存在する場合(ステップST12−5“YES”)、ステップST12−6へ進み、今回周期にもともと実行する予定の低優先描画タスクが存在しない場合(ステップST12−5“NO”)、ステップST12−4へ進む。
ステップST12−6において、描画調整部3は、今回周期で実行予定の高優先描画タスクの完了時刻に対して、今回周期で実行予定の低優先描画タスクの各描画コマンドの予測時間を積算していき、低優先描画タスクの各描画コマンドの完了時刻を算出する。
続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクのすべての描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、今回周期において実行予定の低優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミング、つまり今回周期の出力タイミングを超える前までの描画コマンドを今回周期の実行計画に入れ、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを次回周期へ移動する。
前回周期から今回周期へ移動した低優先描画タスクの未実行の描画コマンドが存在しない場合(ステップST12−2“NO”)、かつ、今回周期にもともと実行する予定の低優先描画タスクが存在しない場合(ステップST12−5“NO”)、続くステップST12−4において、描画調整部3は、今回周期で実行予定の高優先描画タスクのすべての描画コマンドを実行計画に入れる。
上記説明では、ステップST12−4において、高優先描画タスクは無条件に今回周期の実行計画に入れ、低優先描画タスクはその完了時刻に基づき今回周期の実行計画に入れるか次回周期へ移動するようにしたが、高優先描画タスクもその完了時刻に基づき今回周期の実行計画に入れるか次回周期へ移動するようにしてもよい。
具体的には、ステップST12−3に続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクの各描画コマンドおよび前回周期において実行予定であった低優先描画タスクの未実行の各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える前までの描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、前記高優先描画タスクの各描画コマンドおよび前記未実行の各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを、次回周期へ移動する。
また、ステップST12−6に続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクの各描画コマンドおよび低優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える前までの描画コマンドを今回周期の実行計画に入れる。一方、描画調整部3は、前記高優先描画タスクの各描画コマンドおよび前記低優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを、次回周期へ移動する。
また、ステップST12−5“NO”に続くステップST12−4において、描画調整部3は、今回周期において実行予定の高優先描画タスクの各描画コマンドのうち、完了時刻が今回周期の終りの垂直同期タイミングを超える前までの描画コマンドを今回周期の実行計画に入れ、完了時刻が今回周期の終りの垂直同期タイミングを超える描画コマンドを次回周期へ移動する。
なお、上記説明では、描画タスクの優先度が高と低の2種類である場合の例を示したが、優先度が3種類以上あってもよい。
例えば、優先度が高、中、低の3種類である場合であって、今回周期において中優先描画タスクの一部の描画コマンドと低優先描画タスクのすべての描画コマンドが完了しない場合、描画調整部3は、次回周期の高優先描画タスクの後に、中優先描画タスクの一部の描画コマンドと低優先描画タスクのすべての描画コマンドを並べる。
また、例えば、優先度が高、中、低の3種類である場合であって、今回周期において低優先描画タスクの一部の描画コマンドが完了しない場合、描画調整部3は、次回周期の高優先描画タスクおよび中優先描画タスクの後に、低優先描画タスクの一部の描画コマンドを並べる。
以上より、実施の形態1における描画制御装置は、周期ごとに、優先度が付加された複数の描画タスクを実行して複数の画像を描画する描画部4と、周期ごとに、描画部4が描画した複数の画像を合成して出力する出力部6と、描画タスクに含まれている1つ以上の描画コマンドごとの描画時間を予測する描画時間予測部2と、描画時間予測部2が予測した描画時間に基づいて複数の描画タスクの実行順序を計画して描画部4を制御する描画調整部3とを備え、描画調整部3は、今回周期に実行する予定の複数の描画タスクを優先度の高いものから順に描画部4に実行させ、今回周期で描画した画像の出力を開始する出力タイミングまでに完了しない描画タスクの一部または全部の描画コマンドを、次回周期において、当該完了しない描画タスクより優先度の高い描画タスクの実行後に実行させる構成にした。より具体的には、描画調整部3は、描画時間予測部2が予測した描画時間に基づいて、今回周期に実行する予定の複数の描画タスクを優先度の高いものから順に描画部4に実行させた場合に今回周期の出力タイミングまでに完了しないと判断した描画コマンドを、次回周期において当該完了しないと判断した描画コマンドより優先度の高い描画タスクの実行後に実行させる構成にした。これにより、各周期において優先度が高い描画タスクを確実に実行することができる。
実施の形態2.
上記実施の形態1に係る描画制御装置においては描画コマンドごとの描画時間を予測したが、必ずしも正確に予測できるとは限らず、描画時間が予測より長くかかることがある。また、描画部の不具合等により、描画が正常に完了しない場合もある。
そこで、本実施の形態2では、描画時間が予測以上にのびた場合であっても高優先描画タスクの実行を保証可能な描画制御装置を実現する。実施の形態2に係る描画制御装置の構成は、実施の形態1の図1に示した構成と図面上は同一であるため、以下では図1を援用する。
図8は、実施の形態2に係る描画制御装置の描画調整部3が立てた計画を説明するタイムチャートである。ここでは、描画タスク保持部1に、周期T1で実行予定の高優先描画タスクA1と低優先描画タスクB1、周期T2で実行予定の高優先描画タスクA2、周期T3で実行予定に高優先描画タスクA3が保持されているものとする。高優先描画タスクA1は描画コマンドA11,A12を含み、高優先描画タスクA2は描画コマンドA21,A22,A23を含み、高優先描画タスクA3は描画コマンドA31,A32を含む。低優先描画タスクB1は描画コマンドB11,B12,B13を含む。
実施の形態2における描画調整部3は、実施の形態1と同様に、画像保持部5のレイヤAに高優先描画タスクA1を割り当て、レイヤBに低優先描画タスクB2を割り当て、高優先描画タスクA1の後に低優先描画タスクB1を並べる。さらに、描画調整部3は、描画時間予測部2が予測した描画コマンドA11,A12,B11,B12,B13の描画時間を積算して最後の描画コマンドB13の完了時刻を算出し、ここでは周期T1の終りの垂直同期タイミングまでに高優先描画タスクA1と低優先描画タスクB1が完了すると判断したとする。そして、描画調整部3は、当該判断に基づき、今回周期T1において高優先描画タスクA1、低優先描画タスクB1の順序で実行する計画を立てたとする。
そして、描画調整部3が上記計画に沿って描画部4を制御していたところ、図8に示すように、描画部4における低優先描画タスクB1の描画コマンドB13の描画にかかる時間が、予測した描画時間t1よりも時間t2だけのびたとする。このとき、描画調整部3は、描画部4において描画コマンドB13の実行中に周期T1の終りの垂直同期タイミングになったことを検知すると、描画コマンドB13の実行を強制停止させて打ち切る。そして、描画部4が復帰処理R1を行った後、描画調整部3は描画部4に対して高優先描画タスクA2を実行させる。
このとき、描画調整部3は、描画部4において低優先描画タスクB1の描画コマンドB13を強制停止させて打ち切ったため、周期T2で高優先描画タスクA2を実行させた後に、打ち切った低優先描画タスクB1をその先頭の描画コマンドB11から再実行させる計画を立てる。
例えば、描画コマンドB11がメータの枠を描画する内容であり、描画コマンドB13が枠の画像上に目盛りを描画する内容である場合、描画コマンドB13を強制停止すると枠に目盛りが途中まで描画された画像になってしまい、どこまで描画されているかを正確に把握することが困難である。そのため、強制停止した描画コマンドB13から再実行するのではなく、低優先描画タスクB1の先頭から再実行して枠の画像を最初から描画し直すことが望ましい。
次に、描画制御装置の動作を説明する。
図9は、実施の形態2に係る描画制御装置の動作を示すフローチャートである。図9のステップST11〜ST14において行う処理は、図6のステップST11〜ST14において説明した処理と同じである。
ステップST14において、描画調整部3は、出力部6から垂直同期タイミングであることを示す垂直同期信号を受け取ると(ステップST14“YES”)、ステップST21へ進み、垂直同期タイミングでなければ(ステップST14“NO”)、ステップST13へ戻る。
ステップST21において、描画調整部3は、今回周期で実行予定の高優先描画タスクと低優先描画タスクがすべて完了した場合(ステップST21“YES”)、ステップST22へ進み、今回周期の実行予定の高優先描画タスクまたは低優先描画タスクが完了していない場合(ステップST21“NO”)、ステップST23へ進む。
なお、今回周期で実行予定の描画タスクとは、描画タスク保持部1に予め保持されている実行予定に関する情報によって指定された描画タスクであってもよいし、描画調整部3が前回周期から今回周期に移動させて今回周期で実行するよう計画した描画タスクであってもよい。
ステップST22において、描画調整部3は、高優先描画タスクを割り当てたレイヤの表示面と描画面を切り替える要求および低優先描画タスクを割り当てたレイヤの表示面と描画面を切り替える要求を、描画部4に出力する。この要求を受け付けた描画部4は、各レイヤにおいて今回周期で描画した描画面を表示面に切り替える。出力部6は、すべてのレイヤにおける切り替え後の表示面の画像を合成して出力する。
ステップST23において、描画調整部3は、実行中の描画タスクの描画コマンドを途中で打ち切る指示、および打ち切った描画タスクと当該描画タスクを割り当てたレイヤをクリアさせる指示を、描画部4に出力する。この指示を受け付けた描画部4は、実行中の描画タスクの描画コマンドを打ち切り、当該描画タスクを割り当てたレイヤをクリアするなどの復帰処理を行う。
ステップST24において、描画調整部3は、垂直同期タイミングまでに完了した描画タスクを割り当てたレイヤの表示面と描画面を切り替える要求を、描画部4に出力する。この要求を受け付けた描画部4は、要求されたレイヤのみ、今回周期で描画した描画面を表示面に切り替える。そして、出力部6は、すべてのレイヤにおける表示面の画像を合成して出力する。
図9のステップST12において行う処理は、実施の形態1で図7に示したフローチャートのうち、ステップST12−3以外の各ステップの処理と同じである。ステップST12−3において、実施の形態1の描画調整部3は、未実行の描画コマンドのみ完了時刻を算出して実行計画に入れるか否か判断していたが、実施の形態2の描画調整部3は、強制停止した描画タスクに含まれるすべての描画コマンドの完了時刻を算出して実行計画に入れるか否か判断する。
なお、上記説明では、描画タスクの優先度が高と低の2種類である場合の例を示したが、優先度が3種類以上あってもよい。
以上より、実施の形態2によれば、描画調整部3は、今回周期に実行する予定の複数の描画タスクを優先度の高いものから順に描画部4に実行させて今回周期の出力タイミングまでに完了しなかった場合、完了しなかった描画タスクの実行を打ち切り、次回周期において、当該完了しなかった描画タスクより優先度の高い描画タスクの実行後に、当該完了しなかった描画タスクを最初の描画コマンドから実行させる構成にしたので、描画時間が予測より長くなった場合であっても優先度が高い描画タスクを確実に実行することができる。
実施の形態3.
上記実施の形態2に係る描画制御装置においては、今回周期で実行予定の描画タスクが今回周期の出力タイミングまでに完了しない場合、今回周期の出力タイミングで描画タスクを打ち切る構成にしたが、本実施の形態3では打ち切るタイミングを今回周期の出力タイミングよりも遅らせる。実施の形態3に係る描画制御装置の構成は、実施の形態1の図1に示した構成と図面上は同一であるため、以下では図1を援用する。
図10は、実施の形態3に係る描画制御装置の描画調整部3が立てた計画を説明するタイムチャートである。ここでは、描画タスク保持部1に、周期T1で実行予定の高優先描画タスクA1と低優先描画タスクB1、周期T2で実行予定の高優先描画タスクA2が保持されているものとする。高優先描画タスクA1は描画コマンドA11,A12を含み、高優先描画タスクA2は描画コマンドA21,A22,A23を含む。低優先描画タスクB1は描画コマンドB11,B12,B13を含む。
実施の形態3における描画調整部3は、周期T1の計画時、描画時間予測部2が予測した描画時間に基づいて、次の周期T2で実行予定の高優先描画タスクA2の描画時間と、描画部4において実行中の描画タスクを打ち切ってから次の描画タスクの実行を開始するまでの復帰処理R1にかかる復帰時間とを合計して、基準時間t3を算出する。そして、描画調整部3は、今回の周期T1で実行予定の低優先描画タスクB1が周期T1の終りの垂直同期タイミングまでに完了しない場合でも、次の周期T2の終りの垂直同期タイミングよりも基準時間t3前である時刻t4までは低優先描画タスクB1を打ち切らず、時刻t4になっても完了していなかった場合にはじめて当該低優先描画タスクB1の描画コマンドB13を打ち切る。そして、描画部4が復帰処理R1を行った後、描画調整部3は描画部4に対して高優先描画タスクA2を実行させ、続けて、打ち切った低優先描画タスクB1をその先頭の描画コマンドB11から再実行させる。
これにより、描画部4は、描画コマンドB13の実行が描画時間予測部2により予測された描画時間t1より長いが正常に完了した場合に、復帰処理R1および描画コマンドB11,B12,B13の再実行を行わずにすむ。
なお、描画時間予測部2による描画時間の予測に誤差が生じる可能性があるため、描画調整部3は、優先描画タスクA2の描画時間と復帰処理R1にかかる復帰時間に、所定時間を加算して、基準時間t3を算出してもよい。所定時間は、描画時間の予測において生じ得る誤差を考慮した時間であり、描画調整部3に予め設定されているものとする。
また、上記説明では、描画タスクの優先度が高と低の2種類である場合の例を示したが、優先度が3種類以上あってもよい。例えば、優先度が3種類以上ある場合、描画調整部3は、リアルタイム性を確実に保証する必要がある最も高い優先度が付加された描画タスクの描画時間と復帰時間とを加算して基準時間を算出すればよい。
以上より、実施の形態3によれば、描画調整部3は、次回周期に実行する予定の複数の描画タスクのうちの最も優先度が高い描画タスクの描画時間、および実行中の描画タスクを打ち切ってから次の描画タスクの実行を開始するまでにかかる復帰時間を加算して基準時間を算出し、今回周期に実行する予定の複数の描画タスクを優先度の高いものから順に描画部4に実行させて次回周期の出力タイミングよりも基準時間前までに完了しなかった場合、完了しなかった描画タスクの実行を打ち切り、次回周期において、当該完了しなかった描画タスクより優先度の高い描画タスクの実行後に、当該完了しなかった描画タスクを最初の描画コマンドから実行させる構成にしたので、描画時間が予測より長くなった場合でも優先度が高い描画タスクを確実に実行することができる。また、優先度が低い描画タスクの実行が予測より長いが正常に完了した場合に、復帰処理および当該描画タスクの先頭の描画コマンドからの再実行を行わずにすむ。
実施の形態4.
上記実施の形態1〜3に係る描画制御装置において描画コマンドごとの描画時間を予測したが、必ずしも正確に予測できるとは限らず、描画時間が予測よりのびたり短くなったりすることがある。
そこで、本実施の形態4では、描画時間の予測精度を高める描画制御装置を実現する。
図11は、実施の形態4に係る描画制御装置の構成例を示すブロック図である。図11において図1と同一または相当する部分は、同一の符号を付し説明を省略する。
実施の形態4における描画調整部3aは、描画部4において描画コマンドの実行にかかった描画時間を測定し、実測描画時間として描画時間予測部2aへ通知する。
実施の形態4における描画時間予測部2aは、描画コマンドごとの実測描画時間を描画調整部3aから受け取り、実測描画時間に応じて、予測する描画時間を増減する。
例えば、描画時間予測部2aは式(1)を保持しており、この式(1)を用いて描画面積sで支配される塗り潰し時間を算出して、ある描画コマンドの予測描画時間tsとする。
ts=c(4s+10) (1)
ここで、sは、ある描画コマンドにより描画される描画面積を示すパラメータであり、描画タスクに含まれている描画コマンドごとの描画時間情報である。cは、補正係数である。
描画時間予測部2aは、ある描画コマンドについて、式(1)を用いて予測した予測描画時間と、描画調整部3aから通知された実測描画時間とを比較し、予測描画時間より実測描画時間のほうが長い場合に補正係数cを大きくし、予測描画時間より実測描画時間のほうが短い場合に補正係数cを小さくする。これにより、次回予測時、描画時間の予測精度を高めることができる。
なお、描画時間予測部2aは、補正係数cを固定値(例えば、0.1)ずつ増減させてもよいし、予測描画時間と実測描画時間との差または比などに応じた値を求め、求めた値分だけ補正係数cを増減してもよい。
また、描画調整部3aは、上記実施の形態2,3において描画コマンドを実行中に打ち切った場合、描画コマンドの実行開始から打ち切りまでの時間を測定し、実測描画時間として描画時間予測部2aへ通知してもよい。
描画時間予測部2aは、上記同様、描画コマンドごとの実測描画時間を描画調整部3aから受け取り、実測描画時間に応じて、予測する描画時間を増減する。
これにより、描画コマンドの実行を完了前に打ち切った場合でも、次回予測時、描画時間の予測精度を高めることができる。
以上より、実施の形態4によれば、描画時間予測部2aは、描画部4が描画コマンドの実行を開始してから完了するまでの実測の時間に応じて、予測する描画時間を増減する構成にしたので、描画時間の予測精度を高めることができる。
また、実施の形態4によれば、描画時間予測部2aは、描画部4が描画コマンドの実行を開始してから打ち切るまでの実測の時間に応じて、予測する描画時間を増減する構成にしたので、描画コマンドの実行を完了前に打ち切った場合でも描画時間の予測精度を高めることができる。
次に、この発明の各実施の形態に係る描画制御装置のハードウェア構成例を説明する。図12は、実施の形態1〜4に係る描画制御装置のハードウェア構成図である。
描画タスク保持部1は、入力装置11である。この入力装置11は、例えば車両のセンタディスプレイにメータを表示させるアプリケーションプログラムからの描画指示を受け付け、この描画指示を描画部4で実行できる描画タスクに変換して保持する。
描画時間予測部2および描画調整部3の各機能は、ROM(Read Only Memory)12に格納されるプログラムを実行するCPU(Central Processing Unit)13である。
描画時間予測部2および描画調整部3の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアまたはファームウェアはプログラムとして記述され、ROM12に格納される。CPU13は、ROM12に記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。即ち、描画制御装置は、CPU13により実行されるときに、描画タスクに含まれている1つ以上の描画コマンドごとの描画時間を予測するステップ、および複数の描画タスクを実行する順序を計画して描画部4を制御するステップが結果的に実行されることになるプログラムを格納するためのROM12を備える。また、このプログラムは、描画時間予測部2および描画調整部3の手順または方法をコンピュータに実行させるものであるともいえる。
描画部4は、3次元グラフィックスプロセッサなどのGPU(Graphics Processing Unit)14である。画像保持部5は、RAM(Random Access Memory)15である。出力部6は、出力装置16である。この出力装置16は、例えば車両のセンタディスプレイに対してメータを描画した画像を出力する。
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
この発明に係る描画制御装置は、描画タスクに付加された優先度に基づいて実行する順序を変更するようにしたので、描画処理を任意のタイミングで中断して別の描画処理に切り替えることが難しい3次元グラフィックスプロセッサを備えた描画制御装置などに用いるのに適している。
1 描画タスク保持部、2,2a 描画時間予測部、3,3a 描画調整部、4 描画部、5 画像保持部、6 出力部、11 入力装置、12 ROM、13 CPU、14 GPU、15 RAM、16 出力装置。

Claims (7)

  1. 垂直同期タイミングを区切りとした周期ごとに、優先度が付加された複数の描画タスクを実行して複数の画像を描画する描画部と、
    前記周期ごとに、前記描画部が描画した前記複数の画像を合成して出力する出力部と、
    描画タスクに含まれている1つ以上の描画コマンドごとの描画時間を予測する描画時間予測部と、
    前記描画時間予測部が予測した描画時間に基づいて前記複数の描画タスクの実行順序を計画して前記描画部を制御する描画調整部とを備え、
    前記描画調整部は、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させ、今回周期に実行する予定の前記複数の描画タスクの描画コマンドの中から、今回周期で描画した画像の出力を開始する出力タイミングまでに完了しないと予測して判断した描画タスクの一部または全部の描画コマンドを、次回周期において、当該完了しない描画タスクより優先度の高い描画タスクの実行後に実行させるように前記実行順序を計画して前記描画部を制御することを特徴とする描画制御装置。
  2. 前記描画調整部は、前記描画時間予測部が予測した描画時間に基づいて、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させた場合に今回周期の出力タイミングまでに完了しないと判断した描画コマンドを、次回周期において、当該完了しないと判断した描画コマンドを含む描画タスクより優先度の高い描画タスクの実行後に実行させることを特徴とする請求項1記載の描画制御装置。
  3. 前記描画調整部は、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させて今回周期の出力タイミングまでに完了しなかった場合、完了しなかった描画タスクの実行を打ち切り、次回周期において、当該完了しなかった描画タスクより優先度の高い描画タスクの実行後に、当該完了しなかった描画タスクを最初の描画コマンドから実行させることを特徴とする請求項1記載の描画制御装置。
  4. 前記描画調整部は、次回周期に実行する予定の前記複数の描画タスクのうちの最も優先度が高い描画タスクの描画時間、および実行中の描画タスクを打ち切ってから次の描画タスクの実行を開始するまでにかかる復帰時間を加算して基準時間を算出し、今回周期に実行する予定の前記複数の描画タスクを優先度の高いものから順に前記描画部に実行させて次回周期の出力タイミングよりも前記基準時間前までに完了しなかった場合、完了しなかった描画タスクの実行を打ち切り、次回周期において、当該完了しなかった描画タスクより優先度の高い描画タスクの実行後に、当該完了しなかった描画タスクを最初の描画コマンドから実行させることを特徴とする請求項1記載の描画制御装置。
  5. 前記描画時間予測部は、前記描画部が描画コマンドの実行を開始してから完了するまでの実測の時間に応じて、予測する描画時間を増減することを特徴とする請求項1記載の描画制御装置。
  6. 前記描画時間予測部は、前記描画部が描画コマンドの実行を開始してから打ち切るまでの実測の時間に応じて、予測する描画時間を増減することを特徴とする請求項3記載の描画制御装置。
  7. 前記描画時間予測部は、前記描画部が描画コマンドの実行を開始してから打ち切るまでの実測の時間に応じて、予測する描画時間を増減することを特徴とする請求項4記載の描画制御装置。
JP2017536116A 2015-08-25 2015-08-25 描画制御装置 Expired - Fee Related JP6345353B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/073876 WO2017033289A1 (ja) 2015-08-25 2015-08-25 描画制御装置

Publications (2)

Publication Number Publication Date
JPWO2017033289A1 JPWO2017033289A1 (ja) 2018-01-18
JP6345353B2 true JP6345353B2 (ja) 2018-06-20

Family

ID=58100738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017536116A Expired - Fee Related JP6345353B2 (ja) 2015-08-25 2015-08-25 描画制御装置

Country Status (3)

Country Link
US (1) US20190005702A1 (ja)
JP (1) JP6345353B2 (ja)
WO (1) WO2017033289A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393460B (zh) * 2017-08-08 2020-03-27 惠科股份有限公司 一种显示装置的驱动方法和驱动装置
JP7149826B2 (ja) * 2018-12-04 2022-10-07 シュナイダーエレクトリックホールディングス株式会社 画面表示装置
JP7180516B2 (ja) * 2019-04-16 2022-11-30 株式会社デンソー 車両用装置、車両用装置の制御方法
JP7048034B2 (ja) * 2019-12-05 2022-04-05 株式会社アクセル 設計支援装置、設計支援方法、設計支援プログラム及び設計支援システム
US11307680B2 (en) * 2020-02-12 2022-04-19 Smash Engineering Inc. Computer mouse adapter and associated methods
KR102497257B1 (ko) * 2020-12-15 2023-02-06 현대오토에버 주식회사 오토사 플랫폼의 메인 기능과 태스크의 매핑 방법
EP4292039A4 (en) * 2021-02-12 2024-10-23 Qualcomm Inc SEARCHING FOR A COMPOSITION STRATEGY BASED ON DYNAMIC PRIORITY AND RUNTIME STATISTICS

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4026091B2 (ja) * 1997-09-11 2007-12-26 株式会社セガ 画像表示装置、ゲーム装置および記録媒体
JP2008205970A (ja) * 2007-02-21 2008-09-04 Fuji Xerox Co Ltd 画像復号時間推定装置、画像処理装置、画像出力装置、画像復号時間推定プログラム、画像処理プログラム及び画像出力プログラム
JP2009009019A (ja) * 2007-06-29 2009-01-15 Seiko Epson Corp ソースドライバ、電気光学装置、投写型表示装置及び電子機器
US8793696B2 (en) * 2011-10-13 2014-07-29 Google, Inc. Dynamic scheduling for frames representing views of a geographic information environment
JP5726332B2 (ja) * 2012-01-06 2015-05-27 三菱電機株式会社 描画制御装置
CN105723189B (zh) * 2013-11-15 2018-02-13 三菱电机株式会社 显示控制装置、仪表系统以及显示控制方法

Also Published As

Publication number Publication date
WO2017033289A1 (ja) 2017-03-02
US20190005702A1 (en) 2019-01-03
JPWO2017033289A1 (ja) 2018-01-18

Similar Documents

Publication Publication Date Title
JP6345353B2 (ja) 描画制御装置
US9715406B2 (en) Assigning and scheduling threads for multiple prioritized queues
US8310492B2 (en) Hardware-based scheduling of GPU work
US9990229B2 (en) Scheduling method and apparatus for applying laxity correction based on task completion proportion and preset time
EP2581829B1 (en) Dynamic scheduling for frames representing views of a geographic information environment
JP2012003619A (ja) 情報処理装置、情報処理装置の制御方法、およびプログラム
KR20140127233A (ko) 동적인 우선순위 제어를 위한 시스템들 및 방법들
US9501227B2 (en) Memory controller for heterogeneous computer
EP3161631B1 (en) Processing workloads in single-threaded environments
JP2009086733A (ja) 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
KR20170125881A (ko) 공유 셰이더 코어에서의 비동기 디스플레이 셰이더 기능 제공
JP4836903B2 (ja) マイクロプロセッサ制御装置並びにその方法およびプログラム
US20130125131A1 (en) Multi-core processor system, thread control method, and computer product
JP2011013852A (ja) 情報処理装置及び並列動作制御方法
KR102224844B1 (ko) 선점 방식을 선택하는 방법 및 장치.
JP2005092780A (ja) リアルタイムプロセッサシステム及び制御方法
KR101621280B1 (ko) 최악 응답 시간 분석 방법 및 컴퓨터 프로그램
US20180239638A1 (en) Virtual computer system performance prediction device, performance prediction method, and program storage medium
JP2006215621A (ja) Dma制御装置
KR102407781B1 (ko) 플립 큐 관리에 기초한 그래픽스 컨텍스트 스케줄링
JP5588942B2 (ja) 地図表示装置及び地図表示方法
US20210109346A1 (en) Scheduling image composition in a processor based on overlapping of an image composition process and an image scan-out operation for displaying a composed image
US20150135188A1 (en) System and method for controlling execution of jobs performed by plural information processing devices
JP6289197B2 (ja) プラント制御装置エンジニアリングツール
JP2023009354A (ja) 演算処理装置および演算処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180522

R150 Certificate of patent or registration of utility model

Ref document number: 6345353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees