JP5726332B2 - 描画制御装置 - Google Patents
描画制御装置 Download PDFInfo
- Publication number
- JP5726332B2 JP5726332B2 JP2013552334A JP2013552334A JP5726332B2 JP 5726332 B2 JP5726332 B2 JP 5726332B2 JP 2013552334 A JP2013552334 A JP 2013552334A JP 2013552334 A JP2013552334 A JP 2013552334A JP 5726332 B2 JP5726332 B2 JP 5726332B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- program
- load
- queue
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 238000009877 rendering Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/20—Drawing from basic elements, e.g. lines or circles
- G06T11/203—Drawing of straight lines or curves
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- User Interface Of Digital Computer (AREA)
- Image Generation (AREA)
Description
また、従来の描画スケジューリングに対応した描画処理では、描画コマンドに付加された優先度に応じて、描画コマンドを蓄積したキューメモリ内で処理順序を入れ替えたり、実行時間テーブルを参照することで取得した描画コマンドの描画処理時間に応じて、描画コマンドを細分化している(例えば特許文献4参照)。
例えば、自動車のインストルメントパネル(インパネ)の表示では、スピードメータのような計器類はきっちり1秒間に30回や60回という描画更新を実現しなくてはならないが、カーナビなどのような地図描画ではスピードメータほどきっちりした性能は要求されず、優先順位はスピードメータが高く、ナビは低くなる。この場合において、従来の方法を用いると、地図描画性能を向上させるために大量のデータの固まりを描画させた場合にH/Wが専有されてしまい、スピードメータの描画更新回数を守れなくなる場合がある。
また、特許文献4に開示された装置では、描画コマンドをスケジューリングする演算プロセッサとしてシングルCPUを想定しており、シングルCPU上で動作するアプリケーションのみしか対応できないという課題があった。そのため、マルチコア構成の演算プロセッサを使用した場合での各プロセッサコア間のアプリケーションのスケジューリングや、マルチCPU構成である場合での各演算プロセッサ間のアプリケーションのスケジューリングを行うことはできない。
実施の形態1.
図1はこの発明の実施の形態1に係る描画制御装置の構成を示す図である。
描画制御装置は、図1に示すように、演算プロセッサ1、システムメモリ2、描画プロセッサ3および描画メモリ4から構成されている。
この演算プロセッサ1は、描画プログラム101、キュー手段102、負荷データベース103、負荷判定手段104および描画スケジューラ手段105から構成されている。
負荷データベース103は、描画コマンドから抽出可能な検索キー(描画条件)に対応した描画負荷情報を保持するものである。
キューメモリ21は、描画プログラム101からの描画コマンドを蓄積するものである。
描画メモリ4は、描画プロセッサ3が描画を行う際に使用するものである。
描画制御装置は、図2に示すように、まず、描画プログラム101は、優先度が付加された所定の描画コマンドを発行し、キューメモリ21に蓄積させる(ステップST1)。
一方、図3(b)の右図に示すように、優先度の高い描画コマンド5が、挿入前キュー内の描画コマンド1,2の描画領域上に重なる場合には、左図に示すように、描画コマンド5は描画コマンド2の後ろに挿入される。これにより、正しい画面イメージを維持することができる。
また、本実施の形態では、描画プロセッサ3は、描画メモリ4に描画を行うものとしているが、システムとしては描画メモリ4がなくてもよく、システムメモリ2に描画を行うようにしてもよい。
また、上記では検索キーとして描画面積および頂点数を用いたが、これらに描画品質を加えるようにしてもよい。描画品質を示すパラメータとしては、エッジ部分のギザギザを取り除くアンチエイリアスの有効無効の設定、アンチエイリアス処理のピクセル分解能、サンプリング数や、拡大縮小時のフィルタリングの方式などが挙げられる。この描画品質を考慮することで、塗り潰し処理時間を詳細に分類することができる。また、半透明処理やフォグなどの処理では1ピクセル毎にメモリのリードとライトが発生し、通常の塗り潰し処理時間とは異なるため、検索キーの1つとして含めることができる。このように、検索キーを細かく設定することで、描画処理時間の正確さが向上し、描画コマンドの最適な分割を実現することができ、複数のアプリケーションの安定した描画動作を実現できる。
図4はこの発明の実施の形態2に係る描画制御装置の構成を示す図である。図4に示す実施の形態2に係る描画制御装置は、図1に示す実施の形態1に係る描画制御装置の演算プロセッサ1に複数のプロセッサコア10,11を設けたものである。図4において、実施の形態1の例は、プロセッサコア10内で単独に動作している場合に当てはまる。すなわち、図4に示すプロセッサコア10内の各機能部は、図1に示す演算プロセッサ1内の各機能部の構成と同様である。
そして、2つのプロセッサコア10,11で1つの描画プロセッサ3を使う場合、プロセッサコア11は、プロセッサコア10で動作する実施の形態1の仕組みを適用することで、優先描画やアプリケーション間の描画安定化を図ることができる。
次いで、負荷判定手段104は、キューメモリ21内の描画コマンドの検索キーを抽出し、負荷データベース103から描画負荷情報を検索して、描画処理時間を算出する。
次いで、描画スケジューラ手段105は、優先度の低い描画コマンドの描画処理時間が、描画処理を切り換えるスイッチ時間を超える場合には、キュー手段102を介して、当該描画コマンドを細分化する。そして、優先度の高い描画コマンドに対しては、キューメモリ21内で挿入可能な最前位置に描画コマンドを移動させることで優先度を上げる。このように描画処理時間のかかる描画コマンドを細分化することで、優先度の高い処理を割り込ませることができる。
実施の形態3では、描画プロセッサを有するプロセッサ(高級プロセッサ)と、描画プロセッサがないプロセッサ(小さいプロセッサ)とが混在したマルチCPU構成の描画制御装置において、小さいプロセッサが、高級プロセッサが有する描画プロセッサを用いる場合について示す。
図5はこの発明の実施の形態3に係る描画制御装置の構成を示す図である。図5に示す実施の形態3に係る描画制御装置は、図1に示す実施の形態1に係る描画制御装置からキューメモリ21を削除し、小さいプロセッサ(演算プロセッサ5およびシステムメモリ6)、共有メモリ7および共有メモリ管理手段8を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
共有メモリ管理手段8は、演算プロセッサ1,5間で共有メモリ7の制御を行うものである。
これにより、演算プロセッサ1の描画コマンドと演算プロセッサ5の描画コマンド間での優先描画やアプリケーション間の描画安定化を図ることできる。
次いで、描画プロセッサ3を有する演算プロセッサ1の負荷判定手段104は、キュー手段102を介してキューメモリ71内の描画コマンドの検索キーを抽出し、負荷データベース103から描画負荷情報を検索して、描画コマンドの描画処理時間を算出する。
次いで、描画スケジューラ手段105は、キューメモリ71内の描画コマンドに付加された優先度および負荷判定手段104により算出された描画コマンドの描画処理時間に基づいて、キュー手段102を介して、当該描画コマンドの処理順序の入れ替え・細分化を実行し優先描画やアプリケーション間の安定化動作を実現する。
図6はこの発明の実施の形態4に係る描画制御装置の構成を示す図である。図6に示す実施の形態4に係る描画制御装置は、図1に示す実施の形態1に係る描画制御装置に、ダミー描画API(API処理手段)106および描画マネジャ107を追加したものである。その他の構成は同様であり、同一の符号を付してその説明を省略する。
描画マネジャ107は、ダミー描画API106を制御するものである。
Claims (7)
- 優先度が付加された描画コマンドを発行する描画プログラムを有する演算プロセッサと、前記描画プログラムにより発行された描画コマンドを蓄積するキューメモリとを備えた描画制御装置であって、
前記演算プロセッサは、
前記キューメモリを制御するキュー手段と、
描画コマンドから抽出可能な検索キーに対応した描画負荷情報を保持する負荷データベースと、
前記キューメモリに蓄積された描画コマンドに基づいて前記負荷データベースから描画負荷情報を検索して、当該描画コマンドの描画処理時間を算出する負荷判定手段と、
前記キューメモリに蓄積された描画コマンドに付加された優先度および前記負荷判定手段により算出された描画コマンドの描画処理時間に基づいて、当該描画コマンドの処理順序の入れ替え、または、当該描画コマンドの細分化および処理順序の入れ替えを、前記キュー手段に指示する描画スケジューラ手段とを備え、
前記演算プロセッサは、前記描画プログラム、前記キュー手段、前記負荷データベース、前記負荷判定手段および前記描画スケジューラ手段を有する第1のプロセッサコアと、前記描画プログラムを有する第2のプロセッサコアとからなるマルチコア構成である
ことを特徴とする描画制御装置。 - 前記各プロセッサコア上は、各々異なるOS(オペレーティングシステム)が動作する
ことを特徴とする請求項1記載の描画制御装置。 - 優先度が付加された描画コマンドを発行する描画プログラムを有する演算プロセッサと、前記描画プログラムを有する第2の演算プロセッサと、前記各演算プロセッサの描画プログラムにより発行された描画コマンドを蓄積する共有メモリとを備えた描画制御装置であって、
前記演算プロセッサは、
前記共有メモリを制御するキュー手段と、
描画コマンドから抽出可能な検索キーに対応した描画負荷情報を保持する負荷データベースと、
前記共有メモリに蓄積された描画コマンドに基づいて前記負荷データベースから描画負荷情報を検索して、当該描画コマンドの描画処理時間を算出する負荷判定手段と、
前記共有メモリに蓄積された描画コマンドに付加された優先度および前記負荷判定手段により算出された描画コマンドの描画処理時間に基づいて、当該描画コマンドの処理順序の入れ替え、または、当該描画コマンドの細分化および処理順序の入れ替えを、前記キュー手段に指示する描画スケジューラ手段とを備えた
ことを特徴とする描画制御装置。 - 前記検索キーには描画面積および頂点数が含まれる
ことを特徴とする請求項1又は請求項3記載の描画制御装置。 - 前記検索キーには描画品質が含まれる
ことを特徴とする請求項4記載の描画制御装置。 - 前記描画プログラムは標準API(Application Program Interface)を呼び出し、
前記描画プログラムによる描画コマンドの発行に代えて、前記描画プログラムにより呼び出された標準APIを読み込み、当該標準APIを用いて優先度が付加された描画コマンドを発行して前記キューメモリに蓄積させるAPI処理手段を備えた
ことを特徴とする請求項1記載の描画制御装置。 - 前記描画プログラムは標準API(Application Program Interface)を呼び出し、
前記描画プログラムによる描画コマンドの発行に代えて、前記描画プログラムにより呼び出された標準APIを読み込み、当該標準APIを用いて優先度が付加された描画コマンドを発行して前記共有メモリに蓄積させるAPI処理手段を備えた
ことを特徴とする請求項3記載の描画制御装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/000058 WO2013102956A1 (ja) | 2012-01-06 | 2012-01-06 | 描画制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2013102956A1 JPWO2013102956A1 (ja) | 2015-05-11 |
JP5726332B2 true JP5726332B2 (ja) | 2015-05-27 |
Family
ID=48745034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013552334A Active JP5726332B2 (ja) | 2012-01-06 | 2012-01-06 | 描画制御装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140192072A1 (ja) |
JP (1) | JP5726332B2 (ja) |
CN (1) | CN103843036A (ja) |
DE (1) | DE112012005580T5 (ja) |
WO (1) | WO2013102956A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017033289A1 (ja) * | 2015-08-25 | 2017-03-02 | 三菱電機株式会社 | 描画制御装置 |
KR102091398B1 (ko) * | 2017-01-27 | 2020-03-20 | 미쓰비시덴키 가부시키가이샤 | 화상 묘화 장치, 화상 묘화 방법, 및 화상 묘화 프로그램 |
JP7180516B2 (ja) * | 2019-04-16 | 2022-11-30 | 株式会社デンソー | 車両用装置、車両用装置の制御方法 |
CN113348436B (zh) * | 2019-12-17 | 2023-07-25 | 松下知识产权经营株式会社 | 显示控制系统及方法、显示装置及方法、移动体、记录介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790950A (en) * | 1994-03-18 | 1998-08-04 | Fujitsu Limited | Computer graphics apparatus having an improved walk-through function |
JPH10301793A (ja) * | 1997-04-30 | 1998-11-13 | Toshiba Corp | 情報処理装置及びスケジューリング方法 |
US7190362B1 (en) * | 1998-01-20 | 2007-03-13 | Nicholas Baker | System and method for organizing data for a 3-dimensional graphics pipeline |
JP4022710B2 (ja) * | 2000-10-20 | 2007-12-19 | 富士ゼロックス株式会社 | 描画処理装置 |
JP4032641B2 (ja) * | 2000-12-08 | 2008-01-16 | 富士ゼロックス株式会社 | Gui装置およびgui画面表示プログラムを記録したコンピュータ読み取り可能な記憶媒体 |
JP4366165B2 (ja) * | 2003-09-30 | 2009-11-18 | キヤノン株式会社 | 画像表示装置及び方法並びに記憶媒体 |
JP5103955B2 (ja) * | 2007-03-09 | 2012-12-19 | 富士通株式会社 | 画像検索方法、装置およびプログラム |
JP2010218130A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | 描画制御装置 |
US8423717B2 (en) * | 2009-12-02 | 2013-04-16 | Honeywell International Inc. | Multi-core processing cache image management |
US20120194525A1 (en) * | 2010-12-13 | 2012-08-02 | Advanced Micro Devices, Inc. | Managed Task Scheduling on a Graphics Processing Device (APD) |
US8799697B2 (en) * | 2011-09-26 | 2014-08-05 | Qualcomm Incorporated | Operating system synchronization in loosely coupled multiprocessor system and chips |
-
2012
- 2012-01-06 DE DE112012005580.2T patent/DE112012005580T5/de not_active Ceased
- 2012-01-06 WO PCT/JP2012/000058 patent/WO2013102956A1/ja active Application Filing
- 2012-01-06 US US14/239,628 patent/US20140192072A1/en not_active Abandoned
- 2012-01-06 CN CN201280048349.1A patent/CN103843036A/zh active Pending
- 2012-01-06 JP JP2013552334A patent/JP5726332B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN103843036A (zh) | 2014-06-04 |
US20140192072A1 (en) | 2014-07-10 |
DE112012005580T5 (de) | 2014-11-13 |
JPWO2013102956A1 (ja) | 2015-05-11 |
WO2013102956A1 (ja) | 2013-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109643291B (zh) | 用于在虚拟化执行环境中高效使用图形处理资源的方法和设备 | |
US20170053377A1 (en) | Priority-based command execution | |
TWI511049B (zh) | 用於虛擬處理設備之中斷控制的方法及設備 | |
KR101693662B1 (ko) | 하드웨어 컨텍스트 복구 흐름 동안에 프로그램가능한 소프트웨어 컨텍스트 상태 실행을 지원하기 위한 방법 및 장치 | |
JP2017182820A (ja) | グラフィックス計算プロセススケジューリング | |
JP6086868B2 (ja) | ユーザモードからのグラフィックス処理ディスパッチ | |
JP3878307B2 (ja) | プログラマブルなデータ処理装置 | |
KR20120058605A (ko) | Gpu 워크의 하드웨어 기반 스케쥴링 | |
US10719970B2 (en) | Low latency firmware command selection using a directed acyclic graph | |
JP5726332B2 (ja) | 描画制御装置 | |
CN103262037A (zh) | 图形处理计算资源的可访问性 | |
CN103262002A (zh) | 优化系统调用请求通信 | |
KR20170125881A (ko) | 공유 셰이더 코어에서의 비동기 디스플레이 셰이더 기능 제공 | |
JP2020513631A (ja) | アウトオブオーダキャッシュリターン | |
JP4836491B2 (ja) | 情報処理装置、システム、方法およびプロセッサ | |
US10296378B2 (en) | Efficient processor load balancing using predication | |
US11481250B2 (en) | Cooperative workgroup scheduling and context prefetching based on predicted modification of signal values | |
US10853710B2 (en) | Method, system and apparatus for rendering a document | |
KR102407781B1 (ko) | 플립 큐 관리에 기초한 그래픽스 컨텍스트 스케줄링 | |
JP7180516B2 (ja) | 車両用装置、車両用装置の制御方法 | |
JP2009205537A (ja) | 表示装置、表示方法及びプログラム | |
JP5178562B2 (ja) | 描画制御装置 | |
JP2010218130A (ja) | 描画制御装置 | |
JP2011054041A (ja) | 画像処理装置 | |
JPS62127973A (ja) | 画面制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5726332 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |