JP6318855B2 - 電圧供給装置 - Google Patents

電圧供給装置 Download PDF

Info

Publication number
JP6318855B2
JP6318855B2 JP2014108635A JP2014108635A JP6318855B2 JP 6318855 B2 JP6318855 B2 JP 6318855B2 JP 2014108635 A JP2014108635 A JP 2014108635A JP 2014108635 A JP2014108635 A JP 2014108635A JP 6318855 B2 JP6318855 B2 JP 6318855B2
Authority
JP
Japan
Prior art keywords
output
signal
mos transistor
voltage
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014108635A
Other languages
English (en)
Other versions
JP2015226116A (ja
Inventor
勁 淺尾
勁 淺尾
友祐 西村
友祐 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Onkyo Corp filed Critical Onkyo Corp
Priority to JP2014108635A priority Critical patent/JP6318855B2/ja
Publication of JP2015226116A publication Critical patent/JP2015226116A/ja
Application granted granted Critical
Publication of JP6318855B2 publication Critical patent/JP6318855B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、音声信号等の入力信号を増幅するスイッチングアンプ等のデジタルアンプに電圧を供給する電圧供給装置に関する。
特許文献１には、入力信号を増幅するアナログアンプに電圧を供給する電圧供給装置が記載されている。図８は、特許文献１に記載された電圧供給装置（電力増幅器）の回路構成を示す図である。電圧供給装置は、増幅回路１１、電源回路１２、コンデンサＣ１０１、Ｃ１０２、切換回路１３、１４を有する。電源回路１２は、増幅回路１１に電圧を供給するものであり、正及び負の両極の電圧を供給する（いわゆる両電源。）。切換回路１３は、増幅回路１１が出力する信号の振幅が、正の所定値を超えない場合に、電源回路１２からコンデンサＣ１０１に電荷を充電させる。一方、切換回路１３は、増幅回路１１が出力する信号の振幅が、正の所定値を超えた場合に、電源回路１２から供給される正の電圧に、コンデンサＣ１０１の両端の電圧を重畳させて増幅回路１１に供給する。同様に、切換回路１４は、増幅回路１１が出力する信号の振幅が、負の所定値を超えない場合に、電源回路１２からコンデンサＣ１０２に電荷を充電させる。一方、切換回路１４は、増幅回路１１が出力する信号の振幅が、負の所定値を超えた場合に、電源回路１２から供給される負の電圧に、コンデンサＣ１０２の両端の電圧を重畳させて増幅回路１１に供給する。このように、特許文献１に記載の電圧供給装置によれば、電源回路１２から出力される電圧よりも大きな電位の電圧を増幅回路１１に供給することができる。
特開平６−２９１５５９号公報
特許文献１に記載の電圧供給装置は、入力信号を増幅するアナログアンプに電圧を供給するためのものであるため、デジタルアンプにそのまま適用することができない。例えば、特許文献１に記載の電圧供給装置において、切換回路１３は、増幅回路１１が出力する信号の振幅に基づいて、電源回路１２から供給される電圧に、コンデンサＣ１０１、Ｃ１０２の両端の電圧を重畳させて増幅回路１１に供給するか、又は、コンデンサＣ１０１、１０２を充電するかを切り換えている。しかしながら、デジタルアンプの出力は、パルスであるため、特許文献１に記載の電圧供給装置をデジタルアンプにそのまま適用することはできない。なお、デジタルアンプの出力が、ローパスフィルターを通過した後の出力であれば、デジタルアンプに特許文献１に記載の電圧供給装置を適用することは可能であるが、フィルターレスのデジタルアンプに適用できないという問題がある。
また、特許文献１に記載の電圧供給装置は、両電源の電源回路１２から供給される電圧に、コンデンサ両端の電圧を重畳して増幅回路１１に供給する装置であるため、単電源の電源にそのまま適用することができない。なお、特許文献１の段落［００２６］には、「１電源（単電源）方式の増幅器にも適用できる」と記載されているが、具体的な構成は、一切開示されていない。例えば、特許文献１に記載の電圧供給装置を単電源に適用する場合、１つの切換回路１３、１つのコンデンサＣ１０１を用いることが考えられる。この場合、切換回路１３は、増幅回路１１が出力する信号の振幅が、正の所定値を超えない場合に、電源回路１２からコンデンサＣ１０１に電荷を充電させる。一方、切換回路１３は、増幅回路１１が出力する信号の振幅が、正の所定値を超えた場合に、電源回路１２から供給される正の電圧に、コンデンサＣ１０１の両端の電圧を重畳させて増幅回路１０１に供給する。しかしながら、１つのコンデンサＣ１０１に充電される電圧のみが電源回路１２から供給される電圧に重畳される構成であるため、大きな振幅の信号が続いたときに、電圧を重畳し続けることができない。これを解決するために、コンデンサの容量を大きくすることが考えられるが、充電時間、サイズ、コストの増加のため、好ましくない。
本発明の目的は、信号の振幅に応じて、長時間、単電源の電源から供給される電圧よりも大きな電位の電圧をデジタルアンプに供給可能とすることである。
第１の発明の電圧供給装置は、デジタルアンプに電圧を供給する電圧供給装置であって、前記デジタルアンプに入力される信号が第１閾値以上である場合に、検出信号を出力する第１検出素子と、前記信号が前記第１閾値よりも小さい第２閾値以下である場合に、検出信号を出力する第２検出素子と、を有する検出回路と、前記第１検出素子の出力に接続され、検出信号が出力された場合に、駆動信号を出力する第１駆動素子と、前記第２検出素子の出力に接続され、検出信号が出力された場合に、駆動信号を出力する第２駆動素子と、を有するドライバ回路と、単電源である電源と前記デジタルアンプとの間に一端が接続され、他端が第１スイッチ素子を介して接地電位又は前記電源と前記デジタルアンプとの間に接続される第１充電素子と、前記電源と前記デジタルアンプとの間に一端が接続され、他端が第２スイッチ素子を介して前記接地電位又は前記電源と前記デジタルアンプとの間に接続される第２充電素子と、前記第１駆動素子の出力に接続され、駆動信号が出力された場合に、前記第１充電素子の他端を前記電源と前記デジタルアンプとの間に接続し、駆動信号が出力されない場合に、前記第１充電素子の他端を前記接地電位に接続する前記第１スイッチ素子と、前記第２駆動素子の出力に接続され、駆動信号が出力された場合に、前記第２充電素子の他端を前記電源と前記デジタルアンプとの間に接続し、駆動信号が出力されない場合に、前記第２充電素子の他端を前記接地電位に接続する前記第２スイッチ素子と、を有するブースト回路と、を備えることを特徴とする。
本発明では、第１検出素子は、デジタルアンプに入力される信号が第１閾値以上である場合に、検出信号を出力する。第１駆動素子は、第１検出素子の出力に接続され、検出信号が出力された場合に、駆動信号を出力する。第１スイッチ素子は、第１駆動素子の出力に接続され、駆動信号が出力された場合に、一端が電源とデジタルアンプとの間に接続された第１充電素子の他端を電源とデジタルアンプとの間に接続し、駆動信号が出力されない場合に、第１充電素子の他端を接地電位に接続する。従って、信号が第１閾値以上である場合に、第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、信号が第１閾値未満である場合に、第１充電素子は、電源から供給される電圧によって充電される。
また、第２検出素子は、信号が第１閾値よりも小さい第２閾値以下である場合に、検出信号を出力する。第２駆動素子は、第２検出素子の出力に接続され、検出信号が出力された場合に、駆動信号を出力する。第２スイッチ素子は、第２駆動素子の出力に接続され、駆動信号が出力された場合に、一端が電源とデジタルアンプとの間に接続された第２充電素子の他端を電源とデジタルアンプとの間に接続し、駆動信号が出力されない場合に、第２充電素子の他端を接地電位に接続する。従って、信号が第２閾値以下である場合に、第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、信号が第２閾値よりも大きい場合に、第２充電素子は、電源から供給される電圧によって充電される。
従って、本発明では、信号が第１閾値以上である場合に、第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される一方で、第２充電素子は、電源から供給される電圧によって充電される。また、信号が第２閾値以下である場合に、第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される一方で、第１充電素子は、電源から供給される電圧によって充電される。ここで、デジタルアンプに入力される信号は、増減を交互に繰り返す信号である。従って、信号の振幅が大きい場合、信号は、第１閾値以上と第２閾値以下とを交互に繰り返すため、交互に、第１充電素子、第２充電素子に充電されている電圧が、電源から供給される電圧へ足し合わされる。また、第１充電素子に充電されている電圧が、電源から供給される電圧へ足し合わされているとき、第２充電素子が充電され、第２充電素子に充電されている電圧が、電源から供給される電圧へ足し合わされているとき、第１充電素子が充電されるというように、交互に、第１充電素子、第２充電素子が充電される。これにより、信号の振幅に応じて、長時間、単電源の電源から供給される電圧よりも大きな電位の電圧を供給することが可能となる。
また、デジタルアンプに入力される信号が、第１閾値以上、第２閾値以下である場合に、電源から供給される電圧に第１充電素子、又は、第２充電素子に充電されている電圧を足し合わせる。すなわち、デジタルアンプの出力を用いず、デジタルアンプに入力される信号を用いて、第１充電素子、又は、第２充電素子に充電されている電圧を、電源から供給される電圧に足し合わせるか否かが決定されるため、フィルターレスのデジタルアンプであっても、電源から供給される電圧よりも大きな電位の電圧を供給することができる。
このように、本発明によれば、信号の振幅に応じて、長時間、単電源の電源から供給される電圧よりも大きな電位の電圧をデジタルアンプに供給することが可能である。
また、大きい振幅の信号に対応するために、電位の大きな電圧を供給可能な電源とする必要がないため、省エネルギーに貢献可能となる。
第２の発明の電圧供給装置は、第１の発明の電圧供給装置において、前記検出回路は、２つの前記第１検出素子と、２つの前記第２検出素子と、を有し、一方の前記第１検出素子は、前記信号が前記第１閾値以上である場合に、検出信号を出力し、他方の前記第１検出素子は、前記信号が前記第１閾値よりも大きい第３閾値以上である場合に、検出信号を出力し、一方の前記第２検出素子は、前記信号が前記第２閾値以下である場合に、検出信号を出力し、他方の前記第２検出素子は、前記信号が前記第２閾値よりも小さい第４閾値以下である場合に、検出信号を出力し、前記ドライバ回路は、２つの前記第１検出素子にそれぞれ接続された２つの前記第１駆動素子と、２つの前記第２検出素子にそれぞれ接続された２つの前記第２駆動素子と、を有し、前記ブースト回路は、２つの前記第１充電素子と、２つの前記第２充電素子と、２つの前記第１駆動素子の出力に接続された２つの前記第１スイッチ素子と、２つの前記第２駆動素子の出力に接続された２つの前記第２スイッチ素子と、を有することを特徴とする。
本発明では、他方の第１検出素子は、信号が第１閾値よりも大きい第３閾値以上である場合に、検出信号を出力する。他方の第１検出素子の出力に接続された、他方の第１駆動素子は、検出信号が出力された場合に、駆動信号を出力する。他方の第１駆動素子の出力に接続された、他方の第１スイッチ素子は、駆動信号が出力された場合に、一端が電源とデジタルアンプとの間に接続された、他方の第１充電素子の他端を電源とデジタルアンプとの間に接続し、駆動信号が出力されない場合に、他方の第１充電素子の他端を接地電位に接続する。従って、信号が第３閾値以上である場合に、他方の第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、信号が第３閾値未満である場合に、他方の第１充電素子は、電源から供給される電圧によって充電される。
すなわち、本発明では、信号が第１閾値以上第３閾値未満である場合は、一方の第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、信号が第３閾値以上である場合は、一方の第１充電素子に充電されている電圧に加え、他方の第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。
また、他方の第２検出素子は、信号が第２閾値よりも小さい第４閾値以下である場合に、検出信号を出力する。他方の第２検出素子の出力に接続された、他方の第２駆動素子は、検出信号が出力された場合に、駆動信号を出力する。他方の第２駆動素子の出力に接続された、他方の第２スイッチ素子は、駆動信号が出力された場合に、一端が電源とデジタルアンプとの間に接続された、他方の第２充電素子の他端を電源とデジタルアンプとの間に接続し、駆動信号が出力されない場合に、他方の第２充電素子の他端を接地電位に接続する。従って、信号が第４閾値以下である場合に、他方の第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、信号が第４閾値よりも大きい場合に、他方の第２充電素子は、電源から供給される電圧によって充電される。
すなわち、本発明では、信号が第４閾値よりも大きく第２閾値以下である場合は、一方の第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、信号が第４閾値以下である場合は、一方の第２充電素子に充電されている電圧に加え、他方の第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。
このように、本発明によれば、信号の振幅に応じて、１つ、又は、２つの充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。すなわち、信号の振幅に応じて、大きな電位の電圧が電源から供給される電圧に足し合わされて、デジタルアンプに供給される。これにより、振幅の変動幅が大きい信号に対応することが可能である。
第３の発明の電圧供給装置は、第１の発明の電圧供給装置において、前記検出回路は、複数の前記第１検出素子と、複数の前記第２検出素子と、を有し、前記信号が前記第１閾値以上である場合に、前記信号の大きさに比例した数の前記第１検出素子から検出信号を出力し、前記信号が前記第２閾値以下である場合に、前記信号の小ささに比例した数の前記第２検出素子から検出信号を出力し、前記ドライバ回路は、複数の前記第１検出素子の出力にそれぞれ接続された複数の前記第１駆動素子と、複数の前記第２検出素子の出力にそれぞれ接続された複数の前記第２駆動素子と、を有し、前記ブースト回路は、複数の前記第１充電素子と、複数の前記第２充電素子と、複数の前記第１駆動素子の出力にそれぞれ接続された複数の前記第１スイッチ素子と、複数の前記第２駆動素子の出力にそれぞれ接続された複数の前記第２スイッチ素子と、を有することを特徴とする。
本発明では、検出回路は、信号が第１閾値以上である場合に、信号の大きさに比例した数の第１検出素子から検出信号を出力する。例えば、検出回路は、２つの第１検出素子から検出信号を出力する。第１駆動素子は、第１検出素子の出力に接続されているため、例えば、２つの第１検出素子が検出信号を出力した場合、ドライバ回路は、２つの第１駆動素子から駆動信号を出力する。第１スイッチ素子は、第１駆動素子の出力に接続されているため、例えば、２つの第１駆動素子が駆動信号を出力した場合、２つの第１スイッチ素子は、一端が電源とデジタルアンプとの間に接続された２つの第１充電素子の他端を電源とデジタルアンプとの間に接続する。これにより、２つの第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。このように、本発明によれば、信号の大きさに比例して、大きな電位の電圧が電源から供給される電圧に足し合わされて、デジタルアンプに供給される。これにより、振幅の変動幅が大きい信号に対応することが可能である。
また、検出回路は、信号が第２閾値以下である場合に、信号の小ささに比例した数の第２検出素子から検出信号を出力する。例えば、検出回路は、２つの第２検出素子から検出信号を出力する。第２駆動素子は、第２検出素子の出力に接続されているため、例えば、２つの第２検出素子が検出信号を出力した場合、ドライバ回路は、２つの第２駆動素子から駆動信号を出力する。第２スイッチ素子は、第２駆動素子の出力に接続されているため、例えば、２つの第２駆動素子が駆動信号を出力した場合、２つの第２スイッチ素子は、一端が電源とデジタルアンプとの間に接続された２つの第２充電素子の他端を電源とデジタルアンプとの間に接続する。これにより、２つの第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。このように、本発明によれば、信号の小ささに比例して、大きな電位の電圧を電源から供給される電圧に足し合わせて、デジタルアンプに供給される。これにより、振幅の変動幅が大きい信号に対応することが可能である
第４の発明の電圧供給装置は、第１〜第３の発明のいずれかの電圧供給装置において、前記第１充電素子は、第１コンデンサであり、前記第２充電素子は、第２コンデンサであり、前記第１スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第１ＭＯＳトランジスタと、オンの状態となるｐ型第１ＭＯＳトランジスタと、を含み、前記第２スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第２ＭＯＳトランジスタと、オンの状態となるｐ型第２ＭＯＳトランジスタと、を含み、前記第１コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第１ＭＯＳトランジスタ及び前記ｐ型第１ＭＯＳトランジスタのドレインに接続され、前記第２コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第２ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタのドレインに接続され、前記ｎ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記接地電位に接続され、前記ｐ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続され、前記ｎ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記接地電位に接続され、前記ｐ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続されていることを特徴とする。
本発明では、第１コンデンサは、一端が電源とデジタルアンプとの間に接続され、他端がｎ型第１ＭＯＳトランジスタ及びｐ型第１ＭＯＳトランジスタのドレインに接続されている。また、ｎ型第１ＭＯＳトランジスタは、駆動信号が出力された場合に、オフの状態となり、ゲートが第１駆動素子の出力に接続され、ドレインが第１コンデンサの他端に接続され、ソースが接地電位に接続されている。また、ｐ型第１ＭＯＳトランジスタは、駆動信号が出力された場合に、オンの状態となり、ゲートが第１駆動素子の出力に接続され、ドレインが第１コンデンサの他端に接続され、ソースが電源とデジタルアンプとの間に接続されている。従って、第１駆動素子から駆動信号が出力された場合に、ｎ型第１ＭＯＳトランジスタがオフの状態となり、ｐ型第１ＭＯＳトランジスタがオンの状態となり、第１コンデンサは、他端がｐ型第１ＭＯＳトランジスタを介して電源とデジタルアンプとの間に接続される。このため、第１コンデンサに充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、第１駆動素子から駆動信号が出力されていない場合に、ｎ型第１ＭＯＳトランジスタがオンの状態となり、ｐ型第１ＭＯＳトランジスタがオフの状態となり、第１コンデンサは、他端がｎ型第１ＭＯＳトランジスタを介して接地電位に接続されるため、電源から供給される電圧により充電される。
また、第２コンデンサは、一端が電源とデジタルアンプとの間に接続され、他端がｎ型第２ＭＯＳトランジスタ及びｐ型第２ＭＯＳトランジスタのドレインに接続されている。また、ｎ型第２ＭＯＳトランジスタは、駆動信号が出力された場合に、オフの状態となり、ゲートが第２駆動素子の出力に接続され、ドレインが第２コンデンサの他端に接続され、ソースが接地電位に接続されている。また、ｐ型第２ＭＯＳトランジスタは、駆動信号が出力された場合に、オンの状態となり、ゲートが第２駆動素子の出力に接続され、ドレインが第２コンデンサの他端に接続され、ソースが電源とデジタルアンプとの間に接続されている。従って、第２駆動素子から駆動信号が出力された場合に、ｎ型第２ＭＯＳトランジスタがオフの状態となり、ｐ型第２ＭＯＳトランジスタがオンの状態となり、第２コンデンサは、他端がｐ型第２ＭＯＳトランジスタを介して電源とデジタルアンプとの間に接続される。このため、第２コンデンサに充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。また、第２駆動素子から駆動信号が出力されていない場合に、ｎ型第２ＭＯＳトランジスタがオンの状態となり、ｐ型第２ＭＯＳトランジスタがオフの状態となり、第２コンデンサは、他端がｎ型第２ＭＯＳトランジスタを介して接地電位に接続されるため、電源から供給される電圧により充電される。
このように、本発明によれば、ＭＯＳトランジスタを用いたスイッチ素子により、コンデンサを用いた充電素子の充電、及び、電源から供給される電圧への充電電圧の足し合わせを切り替えることができる。また、ブースト回路を、ＭＯＳトランジスタ、コンデンサを用いた簡易な構成とすることができる。また、スイッチ素子をＭＯＳトランジスタとしているため、バイポーラトランジスタと比べて、バイアス電流を少なくできるというメリットがある。
第５の発明の電圧供給装置は、第２の発明の電圧供給装置において、前記第１充電素子は、第１コンデンサであり、前記第２充電素子は、第２コンデンサであり、前記第１スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第１ＭＯＳトランジスタと、オンの状態となるｐ型第１ＭＯＳトランジスタと、を含み、前記第２スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第２ＭＯＳトランジスタと、オンの状態となるｐ型第２ＭＯＳトランジスタと、を含み、前記第１コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第１ＭＯＳトランジスタ及び前記ｐ型第１ＭＯＳトランジスタのドレインに接続され、前記第２コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第２ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタのドレインに接続され、前記ｎ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記接地電位に接続され、前記ｐ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続され、前記ｎ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記接地電位に接続され、前記ｐ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続され、前記ブースト回路は、他方の前記第１検出素子の出力に接続された他方の前記第１駆動素子の出力と、他方の前記第１駆動素子の出力に接続された他方の前記ｐ型第１ＭＯＳトランジスタのゲートと、の間に接続された第３コンデンサと、他方の前記ｐ型第１ＭＯＳトランジスタのゲートとソースとの間に接続された第１抵抗と、他方の前記第２検出素子の出力に接続された他方の前記第２駆動素子の出力と、他方の前記第２駆動素子の出力に接続された他方の前記ｐ型第２ＭＯＳトランジスタのゲートと、の間に接続された第４コンデンサと、他方の前記ｐ型第２ＭＯＳトランジスタのゲートとソースとの間に接続された第２抵抗と、をさらに有することを特徴とする。
他方のｐ型第１ＭＯＳトランジスタのソースが、一方の第１コンデンサによってデジタルアンプに電圧が供給される部分に接続されると、他方のｐ型第１ＭＯＳトランジスタにおいて、ゲート−ソース間の電圧がマイナス（ゲートの電圧がローレベルの電位）となり、駆動信号が出力されていなくても、他方のｐ型第１ＭＯＳトランジスタがオンの状態となるという問題がある。このため、本発明では、他方の第１検出素子の出力に接続された他方の第１駆動素子の出力と、他方の第１駆動素子の出力に接続された他方のｐ型第１ＭＯＳトランジスタのゲートと、の間に、第３コンデンサを接続している。これにより、基準電圧のずれを解消し、駆動信号により、他方のｐ型第１ＭＯＳトランジスタのオン、オフの状態を制御可能としている。
また、他方のｐ型第１ＭＯＳトランジスタのゲート−ソース間に第１抵抗を接続することで、電位差を少なくし、駆動信号が出力されていない場合でも、他方のｐ型第１ＭＯＳトランジスタがオフの状態となるようにしている。
他方のｐ型第２ＭＯＳトランジスタにおいても、他方のｐ型第１ＭＯＳトランジスタと同様の問題が生じるため、本発明では、他方の第２検出素子の出力に接続された他方の第２駆動素子の出力と、他方の第２駆動素子の出力に接続された他方のｐ型第２ＭＯＳトランジスタのゲートと、の間に、第４コンデンサを接続している。これにより、基準電圧のずれを解消し、駆動信号により、他方のｐ型第２ＭＯＳトランジスタのオン、オフの状態を制御可能としている。
また、他方のｐ型第２ＭＯＳトランジスタのゲート−ソース間に第２抵抗を接続することで、電位差を少なくし、駆動信号が出力されていない場合でも、他方のｐ型第２ＭＯＳトランジスタがオフの状態となるようにしている。
第６の発明の電圧供給装置は、第１の発明の電圧供給装置において、前記第１検出素子は、第１オペアンプであり、正入力端子に前記信号が入力され、負入力端子が前記第１閾値に相当する電位に分圧された前記電源に接続され、前記第２検出素子は、第２オペアンプであり、負入力端子に前記信号が入力され、正入力端子が前記第２閾値に相当する電位に分圧された前記電源に接続されていることを特徴とする。
本発明では、第１検出素子は、第１オペアンプであり、正入力端子に信号が入力され、負入力端子が第１閾値に相当する電位に分圧された電源に接続されている。従って、信号が第１閾値以上であれば、第１検出素子は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
また、第２検出素子は、第２オペアンプであり、負入力端子に信号が入力され、正入力端子が第２閾値に相当する電位に分圧された電源に接続されている。従って、信号が第２閾値以下であれば、第２検出素子は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
このように、本発明によれば、検出回路を、オペアンプを用いた簡易な構成とすることができる。
第７の発明の電圧供給装置は、第２の発明の電圧供給装置において、前記第１検出素子は、第１オペアンプであり、一方の前記第１検出素子は、正入力端子に前記信号が入力され、負入力端子が前記第１閾値に相当する電位に分圧された前記電源に接続され、他方の前記第１検出素子は、正入力端子に前記信号が入力され、負入力端子が前記第３閾値に相当する電位に分圧された前記電源に接続され、前記第２検出素子は、第２オペアンプであり、一方の前記第２検出素子は、負入力端子に前記信号が入力され、正入力端子が前記第２閾値に相当する電位に分圧された前記電源に接続され、他方の前記第２検出素子は、負入力端子に前記信号が入力され、正入力端子が前記第４閾値に相当する電位に分圧された前記電源に接続されていることを特徴とする。
本発明では、第１検出素子は、第１オペアンプであり、一方の第１検出素子は、正入力端子に信号が入力され、負入力端子が第１閾値に相当する電位に分圧された電源に接続されている。従って、信号が第１閾値以上であれば、一方の第１検出素子は、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、他方の第１検出素子は、正入力端子に信号が入力され、負入力端子が第３閾値に相当する電位に分圧された電源に接続されている。従って、信号が第３閾値以上であれば、他方の第１検出素子は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
また、第２検出素子は、第２オペアンプであり、一方の第２検出素子は、負入力端子に信号が入力され、正入力端子が第２閾値に相当する電位に分圧された電源に接続されている。従って、信号が第２閾値以下であれば、一方の第２検出素子は、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、他方の第２検出素子は、負入力端子に信号が入力され、正入力端子が第４閾値に相当する電位に分圧された電源に接続されている。従って、信号が第４閾値以下であれば、他方の第２検出素子は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
このように、本発明によれば、検出回路を、オペアンプを用いた簡易な構成とすることができる。
第８の発明の電圧供給装置は、第１〜第７の発明のいずれかの電圧供給装置において、前記第１駆動素子は、検出信号が出力された場合に、オンの状態となるｎｐｎ型第１バイポーラトランジスタであり、ベースが前記第１検出素子の出力に接続され、コレクタが前記電源に接続され、エミッタが前記接地電位に接続され、出力が前記電源とコレクタとの間であり、前記第２駆動素子は、検出信号が出力された場合に、オンの状態となるｎｐｎ型第２バイポーラトランジスタであり、ベースが前記第２検出素子の出力に接続され、コレクタが前記電源に接続され、エミッタが前記接地電位に接続され、出力が前記電源とコレクタとの間であることを特徴とする。
本発明では、第１駆動素子は、検出信号が出力された場合に、オンの状態となるｎｐｎ型第１バイポーラトランジスタであり、ベースが第１検出素子の出力に接続され、コレクタが電源に接続され、エミッタが接地電位に接続され、出力が電源とコレクタとの間である。従って、検出信号が出力された場合に、第１駆動素子は、電位がローレベルの電圧、すなわち、駆動信号を出力する。
また、第２駆動素子は、検出信号が出力された場合に、オンの状態となるｎｐｎ型第２バイポーラトランジスタであり、ベースが第２駆動素子の出力に接続され、コレクタが電源に接続され、エミッタが接地電位に接続され、出力が電源とコレクタとの間である。従って、検出信号が出力された場合に、第２駆動素子は、電位がローレベルの電圧、すなわち、駆動信号を出力する。
このように、本発明によれば、ドライバ回路を、バイポーラトランジスタを用いた簡易な構成とすることができる。
第９の発明の電圧供給装置は、第１〜第８の発明のいずれかの電圧供給装置において、前記電源は、電池であることを特徴とする。
本発明では、電源が電池であるため、大きな電位の電圧を供給できない電池から供給される電圧の電位を大きくして、デジタルアンプに供給することができる。
本発明によれば、信号の振幅に応じて、長時間、単電源の電源から供給される電圧よりも大きな電位の電圧をデジタルアンプに供給することが可能である。
本発明の実施形態に係る電圧供給装置の基本構成を示す図である。 第１実施形態に係る電圧供給装置の具体的な回路構成を示すである。 （ａ）は、信号源から入力される音声信号を示すグラフである。（ｂ）は、デジタルアンプに供給される電圧を示すグラフである。 第２実施形態に係る電源供給装置の具体的な回路構成を示す図である。 第２実施形態に係る電源供給装置の具体的な回路構成を示す図である。 （ａ）は、信号源から入力される音声信号を示すグラフである。（ｂ）は、デジタルアンプに供給される電圧を示すグラフである。 第１実施形態に係る電圧供給装置の変形例の回路構成を示す図である。 従来の電圧供給装置の回路構成を示す図である。
以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係る電圧供給装置の基本構成を示す図である。電圧供給装置１は、デジタルアンプ１００に電圧を供給する。
（デジタルアンプ）
まず、デジタルアンプ１００について説明する。デジタルアンプ１００は、ゲイン調整部１０１、パルス幅変調部１０２、パワーステージ１０３、レギュレーター１０４を備える。ゲイン調整部１０１は、電圧供給装置１から供給される電圧の大きさに基づいて、信号源Ｖｉｎから入力される音声信号のゲインを調整する。ゲイン調整部１０１は、ゲインを調整した音声信号をパルス幅変調部１０２に出力する。パルス幅変調部１０２は、ゲイン調整部１０１が出力する音声信号をパルス幅変調（Pulse Width Modulation）する。パルス幅変調部１０２は、パルス幅変調した音声信号（以下、「ＰＷＭ信号」という。）をパワーステージ１０３に出力する。パワーステージ１０３は、パルス幅変調部１０２が出力するＰＷＭ信号の振幅を増幅する。ここで、デジタルアンプ１００は、ローパスフィルター３００に信号を出力し、ローパスフィルター３００は、負荷であるスピーカー４００に信号を出力し、スピーカー４００は、信号に基づいて音声を出力する。
レギュレーター１０４は、電圧供給装置１から供給される電圧から、所定電位の電圧を生成し、ゲイン調整部１０１、パルス幅変調部１０２に出力する。パワーステージ１０３には、電圧供給装置１から供給される電圧がそのまま供給される。
（電圧供給装置の基本構成）
次に、電圧供給装置１について説明する。電圧供給装置１は、検出回路２、ドライバ回路３、ブースト回路４を備える。検出回路２は、信号源Ｖｉｎから入力される音声信号の振幅に基づいて、検出信号を出力する。ドライバ回路３は、検出回路２が出力する検出信号に基づいて、駆動信号を出力する。ブースト回路４は、ドライバ回路３が出力する駆動信号に基づいて、電池Ｖｂａｔ（電源）から供給される電圧をブーストして、デジタルアンプ１００に供給する。
（第１実施形態）
以下、第１実施形態に係る電圧供給装置１の具体的な回路構成を図２に基づいて説明する。
（検出回路）
検出回路２は、抵抗Ｒ１〜Ｒ５、Ｒ１２、オペアンプＵ１、Ｕ２を有する。抵抗Ｒ１〜Ｒ３は、電池Ｖｂａｔから供給される電圧を分圧するための抵抗である。抵抗Ｒ１は、一端が電池Ｖｂａｔに接続され、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２は、一端が抵抗Ｒ１の他端に接続され、他端が抵抗Ｒ３の一端に接続されている。抵抗Ｒ３は、一端が抵抗Ｒ２の他端に接続され、他端が接地電位に接続されている。抵抗Ｒ４は、一端が電池Ｖｂａｔに接続され、他端が抵抗Ｒ５の一端に接続されている。抵抗Ｒ５は、一端が抵抗Ｒ４の他端に接続され、他端が接地電位に接続されている。抵抗Ｒ１２は、一端がコンデンサＣ６を介して信号源Ｖｉｎに接続され、他端が抵抗Ｒ４の他端と抵抗Ｒ５の一端との間に接続されている。
オペアンプＵ１（第１検出素子、第１オペアンプ）は、正入力端子が、コンデンサＣ６を介して、信号源Ｖｉｎに接続されている。従って、オペアンプＵ１は、正入力端子に音声信号が入力される。また、オペアンプＵ１は、負入力端子が抵抗Ｒ１の他端と、抵抗Ｒ２の一端と、の間に接続されている。ここで、電池Ｖｂａｔの電圧は、第１閾値に相当する電位に抵抗Ｒ１〜Ｒ３によって分圧されている（第１閾値に相当する電位＝電池Ｖｂａｔの電圧の電位×（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３））。従って、オペアンプＵ１は、負入力端子が第１閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。
オペアンプＵ２（第２検出素子、第２オペアンプ）は、負入力端子が、コンデンサＣ６を介して、信号源Ｖｉｎに接続されている。従って、オペアンプＵ２は、負入力端子に音声信号が入力される。また、オペアンプＵ２は、正入力端子が、抵抗Ｒ２の他端と、抵抗Ｒ３の一端と、の間に接続されている。ここで、電池Ｖｂａｔの電圧は、第２閾値に相当する電位に抵抗Ｒ１〜Ｒ３によって分圧されている（第２閾値に相当する電位＝電池Ｖｂａｔの電圧の電位×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３））。従って、オペアンプＵ２は、正入力端子が第２閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。
このような構成の検出回路２において、オペアンプＵ１は、正入力端子の電圧の電位（音声信号の値）と、負入力端子の電圧の電位（第１閾値）と、を比較し、正入力端子の電圧の電位（音声信号の値）が、負入力端子の電圧の電位（第１閾値）以上である場合に、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、オペアンプＵ２は、正入力端子の電圧の電位（第２閾値）と、負入力端子の電圧の電位（音声信号の値）と、を比較し、負入力端子の電圧の電位（音声信号の値）が、正入力端子の電圧の電位（第２閾値）以下である場合に、電位がハイレベルの電圧、すなわち、検出信号を出力する。
（ドライバ回路）
ドライバ回路３は、バイポーラトランジスタＱ１、Ｑ２、コンデンサＣ７、Ｃ８、抵抗Ｒ６〜Ｒ１１を有する。バイポーラトランジスタＱ１（第１駆動素子、ｎｐｎ型第１バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧がハイレベルの電位でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１は、ベースが、コンデンサＣ７、抵抗Ｒ６を介して、検出回路２のオペアンプＵ１の出力に接続されている。また、バイポーラトランジスタＱ１は、コレクタが、抵抗Ｒ１０を介して、電池Ｖｂａｔに接続されている。また、バイポーラトランジスタＱ１は、エミッタが接地電位に接続されている。ここで、バイポーラトランジスタＱ１の出力は、電池Ｖｂａｔとコレクタとの間とされている。バイポーラトランジスタＱ２（第２駆動素子、ｎｐｎ型第２バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧がハイレベルの電位でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ２は、ベースが、コンデンサＣ８、抵抗Ｒ８を介して、検出回路２のオペアンプＵ２の出力に接続されている。また、バイポーラトランジスタＱ２は、コレクタが、抵抗Ｒ１１を介して、電池Ｖｂａｔに接続されている。また、バイポーラトランジスタＱ２は、エミッタが接地電位に接続されている。こで、バイポーラトランジスタＱ２の出力は、電池Ｖｂａｔとコレクタとの間とされている。抵抗Ｒ７は、一端がコンデンサＣ７と抵抗Ｒ６との間に接続され、他端が接地電位に接続されている。抵抗Ｒ９は、一端がコンデンサＣ８と抵抗Ｒ８との間に接続され、他端が接地電位に接続されている。
このような構成のドライバ回路３において、バイポーラトランジスタＱ１は、オペアンプＵ１により検出信号、すなわち、電位がハイレベルの電圧が出力された場合に、ベースの電圧がハイレベルの電位となることにより、オンの状態となり、接地電位に接続される。ここで、バイポーラトランジスタＱ１の出力は、電池Ｖｂａｔとコレクタとの間である。従って、バイポーラトランジスタＱ１は、オペアンプＵ１により検出信号が出力された場合に、電位がローレベルの電圧、すなわち、駆動信号を出力する。また、バイポーラトランジスタＱ２は、オペアンプＵ２により検出信号、すなわち、電位がハイレベルの電圧が出力された場合に、ベースの電圧がハイレベルの電位となることにより、オンの状態となり、接地電位に接続される。ここで、バイポーラトランジスタＱ２の出力は、電池Ｖｂａｔとコレクタとの間である。従って、バイポーラトランジスタＱ２は、オペアンプＵ２により検出信号が出力された場合に、電位がローレベルの電圧、すなわち、駆動信号を出力する。
（ブースト回路）
ブースト回路４は、コンデンサＣ１、Ｃ２、Ｃ６、ＭＯＳトランジスタＭ１〜Ｍ４、ダイオードＤ１〜Ｄ４を有する。コンデンサＣ１（第１充電素子、第１コンデンサ）は、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。また、コンデンサＣ１は、他端がＭＯＳトランジスタＭ１、Ｍ２のソースに接続されている。コンデンサＣ２（第２充電素子、第２コンデンサ）は、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。また、コンデンサＣ２は、他端がＭＯＳトランジスタＭ３、Ｍ４のソースに接続されている。
ＭＯＳトランジスタＭ１（第１スイッチ素子、ｎ型第１ＭＯＳトランジスタ）は、ｎ型、すなわち、ゲートの電圧がハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ１は、ゲートが、ドライバ回路３の抵抗Ｒ１０とバイポーラトランジスタＱ１のコレクタとの間（バイポーラトランジスタＱ１の出力）に接続されている。また、ＭＯＳトランジスタＭ１は、ドレインが、コンデンサＣ１の他端に接続されている。また、ＭＯＳトランジスタＭ１は、ソースが、接地電位に接続されている。ＭＯＳトランジスタＭ２（第１スイッチ素子、ｐ型第１ＭＯＳトランジスタ）は、ｐ型、すなわち、ゲートの電圧がローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ２は、ゲートが、ドライバ回路３の抵抗Ｒ１０とバイポーラトランジスタＱ１のコレクタとの間（バイポーラトランジスタＱ２の出力）に接続されている。また、ＭＯＳトランジスタＭ２は、ドレインが、コンデンサＣ２の他端に接続されている。また、ＭＯＳトランジスタＭ２は、ソースが、電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。
ＭＯＳトランジスタＭ３（第２スイッチ素子、ｎ型第２ＭＯＳトランジスタ）は、ｎ型、すなわち、ゲートの電圧がハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ３は、ゲートが、ドライバ回路３の抵抗Ｒ１１とバイポーラトランジスタＱ２のコレクタとの間（バイポーラトランジスタＱ２の出力）に接続されている。また、ＭＯＳトランジスタＭ３は、ドレインが、コンデンサＣ２の他端に接続されている。また、ＭＯＳトランジスタＭ３は、ソースが、接地電位に接続されている。ＭＯＳトランジスタＭ４（第２スイッチ素子、ｐ型第２ＭＯＳトランジスタ）は、ｐ型、すなわち、ゲートの電圧がローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ４は、ゲートが、ドライバ回路３の抵抗Ｒ１１とバイポーラトランジスタＱ２のコレクタとの間（バイポーラトランジスタＱ２の出力）に接続されている。また、ＭＯＳトランジスタＭ４は、ドレインが、コンデンサＣ２の他端に接続されている。また、ＭＯＳトランジスタＭ４は、ソースが、電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。コンデンサＣ５は、一端がデジタルアンプ１００に接続され、他端が接地電位に接続されている。
ダイオードＤ１〜Ｄ５は、逆流防止用のダイオードであり、図示する位置に設けられている。
このような構成のブースト回路４において、ＭＯＳトランジスタＭ１は、バイポーラトランジスタＱ１により駆動信号（電位がローレベルの電圧）が出力されていない場合、ゲートの電圧がハイレベルの電位となり、オンの状態となる。一方、ＭＯＳトランジスタＭ２は、ゲートの電圧がハイレベルの電位となり、オフの状態となる。従って、ＭＯＳトランジスタＭ１が、コンデンサＣ１の他端を接地電位に接続するため、コンデンサＣ１は、電池Ｖｂａｔから供給される電圧によって充電される。
また、ＭＯＳトランジスタＭ１は、バイポーラトランジスタＱ１により駆動信号（電位がローレベルの電圧）が出力されている場合、ゲートの電圧がローレベルの電位となり、オフの状態となる。一方、ＭＯＳトランジスタＭ２は、ゲートの電圧がローレベルの電位となり、オンの状態となる。従って、ＭＯＳトランジスタＭ２が、コンデンサＣ１の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続するため、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。このように、コンデンサＣ１は、他端が、ＭＯＳトランジスタＭ１、Ｍ２を介して接地電位又は電池Ｖｂａｔとデジタルアンプ１００との間に接続される。
また、ＭＯＳトランジスタＭ３は、バイポーラトランジスタＱ２により駆動信号（電位がローレベルの電圧）が出力されていない場合、ゲートの電圧がハイレベルの電位となり、オンの状態となる。一方、ＭＯＳトランジスタＭ４は、ゲートの電圧がハイレベルの電位となり、オフの状態となる。従って、ＭＯＳトランジスタＭ３が、コンデンサＣ２の他端を接地電位に接続するため、コンデンサＣ２は、電池Ｖｂａｔから供給される電圧によって充電される。
また、ＭＯＳトランジスタＭ３は、バイポーラトランジスタＱ２により駆動信号（電位がローレベルの電圧）が出力されている場合、ゲートの電圧がローレベルの電位となり、オフの状態となる。一方、ＭＯＳトランジスタＭ４は、ゲートの電圧がローレベルの電位となり、オンの状態となる。従って、ＭＯＳトランジスタＭ４が、コンデンサＣ２の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続するため、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。このように、コンデンサＣ２は、他端が、ＭＯＳトランジスタＭ３、Ｍ４を介して接地電位又は電池Ｖｂａｔとデジタルアンプ１００との間に接続される。
（電圧供給装置の動作）
次に、電圧供給装置１の動作について説明する。
（第２閾値＜音声信号＜第１閾値）
信号源Ｖｉｎから入力される音声信号が、第１閾値よりも小さく、且つ、第２閾値よりも大きい場合、検出回路２のオペアンプＵ１、Ｕ２は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ１、Ｑ２は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオンの状態、ＭＯＳトランジスタＭ２がオフの状態となり、コンデンサＣ１が充電される。また、ＭＯＳトランジスタＭ３がオンの状態、ＭＯＳトランジスタＭ４がオフの状態となり、コンデンサＣ２が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第１閾値よりも小さく、且つ、第２閾値よりも大きい場合、ブースト回路４は、コンデンサＣ１、Ｃ２を充電し、コンデンサＣ１、Ｃ２に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わすことはせずに、電池Ｖｂａｔから供給される電圧をそのままデジタルアンプ１００に供給する。まとめると以下のとおりである。
コンデンサＣ１：充電
コンデンサＣ２：充電
（第１閾値≦音声信号）
信号源Ｖｉｎから入力される音声信号が、第１閾値以上である場合、検出回路２のオペアンプＵ１は、検出信号を出力する。従って、ドライバ回路３のバイポーラトランジスタＱ１は、検出信号が出力されることにより、駆動信号を出力する。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオフの状態、ＭＯＳトランジスタＭ２がオンの状態となり、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。一方で、検出回路２のオペアンプＵ２は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ２は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ３がオンの状態、ＭＯＳトランジスタＭ４がオフの状態となり、コンデンサＣ２が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第１閾値以上である場合、ブースト回路４は、コンデンサＣ１に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせてデジタルアンプ１００に供給する一方で、コンデンサＣ２を充電する。まとめると以下のとおりである。
コンデンサＣ１：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
コンデンサＣ２：充電
（音声信号≦第２閾値）
信号源Ｖｉｎから入力される音声信号が、第２閾値以下である場合、検出回路２のオペアンプＵ２は、検出信号を出力する。従って、ドライバ回路３のバイポーラトランジスタＱ２は、検出信号が出力されることにより、駆動信号を出力する。このため、ブースト回路４において、ＭＯＳトランジスタＭ３がオフの状態、ＭＯＳトランジスタＭ４がオンの状態となり、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。一方で、検出回路２のオペアンプＵ１は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ１は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオンの状態、ＭＯＳトランジスタＭ２がオフの状態となり、コンデンサＣ１が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第２閾値以下である場合、ブースト回路４は、コンデンサＣ２に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせてデジタルアンプ１００に供給する一方で、コンデンサＣ１を充電する。まとめると以下のとおりである。
コンデンサＣ１：充電
コンデンサＣ２：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
図３（ａ）は、信号源Ｖｉｎから入力される音声信号を示すグラフである。横軸は時間、縦軸は音声信号の値を示している。図３（ｂ）は、デジタルアンプ１００に供給される電圧を示すグラフである。図示するように、音声信号が第１閾値以上となると、電池Ｖｂａｔから供給される電圧に、コンデンサＣ１に充電されている電圧が足し合わされて、デジタルアンプ１００に供給される電圧の電位が大きくなっている。ここで、コンデンサＣ１は、電池Ｖｂａｔの電圧により充電されているため、電池Ｖｂａｔの電圧と同じ電位となる。従って、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ１に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約２倍となる。
音声信号が第１閾値よりも小さくなると、電池Ｖｂａｔから供給される電圧に、コンデンサＣ１に充電されている電圧が足し合わされないため、デジタルアンプ１００に供給される電圧の電位が小さくなる。この後、さらに、音声信号が小さくなり、音声信号が第２閾値以下となると、電池Ｖｂａｔから供給される電圧に、コンデンサＣ２に充電されている電圧が足し合わされて、デジタルアンプ１００に供給される電圧の電位が大きくなっている。上述の場合と同様、デジタルアンプ１００に供給される電圧の電位は、電池Ｖｂａｔの電圧の電位の約２倍となっている。
ここで、音声信号は、増減を交互に繰り返す信号である。従って、音声信号の振幅が大きい場合、音声信号は、図３（ａ）に示すように、第１閾値以上と第２閾値以下とを繰り返すため、コンデンサＣ１又はコンデンサＣ２に充電されている電圧の電池Ｖｂａｔから供給される電圧への足し合わせ、コンデンサＣ１又はコンデンサＣ２の充電が交互となる。なお、音声信号は、図３（ａ）に示すように、第１閾値以上と第２閾値以下とを交互に繰り返している間において、音声信号が第２閾値よりも大きく、第１閾値よりも小さい間は、コンデンサＣ１、Ｃ２に充電されている電圧の電池Ｖｂａｔから供給される電圧への足し合わせがされないため、デジタルアンプ１００に供給される電圧の電位が若干小さくなる。
以上説明したように、本実施形態では、オペアンプＵ１は、デジタルアンプ１００に入力される音声信号が第１閾値以上である場合に、検出信号を出力する。バイポーラトランジスタＱ１は、オペアンプＵ１の出力に接続され、検出信号が出力された場合に、駆動信号を出力する。ＭＯＳトランジスタＭ１、Ｍ２は、バイポーラトランジスタＱ１の出力に接続され、駆動信号が出力された場合に、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続されたコンデンサＣ１の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続し、駆動信号が出力されない場合に、コンデンサＣ１の他端を接地電位に接続する。従って、音声信号が第１閾値以上である場合に、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、音声信号が第１閾値未満である場合に、コンデンサＣ１は、電池Ｖｂａｔから供給される電圧によって充電される。
また、オペアンプＵ２は、音声信号が第１閾値よりも小さい第２閾値以下である場合に、検出信号を出力する。バイポーラトランジスタＱ２は、オペアンプＵ２の出力に接続され、検出信号が出力された場合に、駆動信号を出力する。ＭＯＳトランジスタＭ３、Ｍ４は、バイポーラトランジスタＱ２の出力に接続され、駆動信号が出力された場合に、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続されたコンデンサＣ２の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続し、駆動信号が出力されない場合に、コンデンサＣ２の他端を接地電位に接続する。従って、音声信号が第２閾値以下である場合に、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、音声信号が第２閾値よりも大きい場合に、コンデンサＣ２は、電池Ｖｂａｔから供給される電圧によって充電される。
従って、本実施形態では、音声信号が第１閾値以上である場合に、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される一方で、コンデンサＣ２は、電源から供給される電圧によって充電される。また、音声信号が第２閾値以下である場合に、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される一方で、コンデンサＣ１は、電池Ｖｂａｔから供給される電圧によって充電される。ここで、デジタルアンプ１００に入力される音声信号は、増減を交互に繰り返す信号である。従って、音声信号の振幅が大きい場合、音声信号は、第１閾値以上と第２閾値以下とを交互に繰り返すため、交互に、コンデンサＣ１、Ｃ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧へ足し合わされる。また、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧へ足し合わされているとき、コンデンサＣ２が充電され、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧へ足し合わされているとき、コンデンサＣ１が充電されるというように、交互に、コンデンサＣ１、Ｃ２が充電される。これにより、音声信号の振幅に応じて、長時間、単電源の電池Ｖｂａｔから供給される電圧よりも大きな電位の電圧を供給することが可能となる。
また、デジタルアンプ１００に入力される音声信号が、第１閾値以上、第２閾値以下である場合に、コンデンサＣ１、又は、コンデンサＣ２に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせる。すなわち、デジタルアンプ１００の出力を用いず、デジタルアンプ１００に入力される音声信号を用いて、コンデンサＣ１、又は、コンデンサＣ２に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせるか否かが決定されるため、フィルターレスのデジタルアンプであっても、電池Ｖｂａｔから供給される電圧よりも大きな電位の電圧を供給することができる。
このように、本実施形態によれば、音声信号の振幅に応じて、長時間、単電源の電池Ｖｂａｔから供給される電圧よりも大きな電位の電圧をデジタルアンプ１００に供給することが可能となる。
また、大きい振幅の音声信号に対応するために、電位の大きな電圧を供給可能な電池Ｖｂａｔとする必要がないため、省エネルギーに貢献可能となる。例えば、電位が１８Ｖの電圧を供給可能な電池Ｖｂａｔ、デジタルアンプ１００として、テキサス・インスツルメンツ社のＩＣ（型番：ＴＡＳ３１１２Ｄ２）を用いた場合、待機電流は、７０ｍＡとなる。そうすると、待機電力は、１８Ｖ×７０ｍＡ＝１．２６Ｗである。また、例えば、電位が９Ｖの電圧を供給可能な電池Ｖｂａｔ、デジタルアンプ１００として前記のＩＣを用いた場合、待機電流は、３０ｍＡとなる。そうすると、待機電力は、９Ｖ×３０ｍＡ＝０．２７Ｗである。本実施形態によれば、電位の大きな電圧を供給可能な電池Ｖｂａｔとする必要がないため、例えば、電位が９Ｖの電圧を供給可能な電池Ｖｂａｔを採用することができる。この場合、電位が１８Ｖの電圧を供給可能な電池Ｖｂａｔを採用する場合に比べて、待機電力が約２０パーセント（≒０．２７／１．２６）に減少する。
また、本実施形態では、コンデンサＣ１は、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続され、他端がＭＯＳトランジスタＭ１、Ｍ２のソースに接続されている。また、ＭＯＳトランジスタＭ１は、駆動信号が出力された場合に、オフの状態となり、ゲートがバイポーラトランジスタＱ１の出力に接続され、ドレインがコンデンサＣ１の他端に接続され、ソースが接地電位に接続されている。また、ＭＯＳトランジスタＭ２は、駆動信号が出力された場合に、オンの状態となり、ゲートがバイポーラトランジスタＱ１の出力に接続され、ドレインがコンデンサＣ１の他端に接続され、ソースが電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。従って、バイポーラトランジスタＱ１から駆動信号が出力された場合に、ＭＯＳトランジスタＭ１がオフの状態となり、ＭＯＳトランジスタＭ２がオンの状態となり、コンデンサＣ１は、他端がＭＯＳトランジスタＭ２を介して電池Ｖｂａｔとデジタルアンプ１００との間に接続される。このため、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、バイポーラトランジスタＱ１から駆動信号が出力されていない場合に、ＭＯＳトランジスタＭ１がオンの状態となり、ＭＯＳトランジスタＭ２がオフの状態となり、コンデンサＣ１は、他端がＭＯＳトランジスタＭ２を介して接地電位に接続されるため、電池Ｖｂａｔから供給される電圧により充電される。
また、コンデンサＣ２は、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続され、他端がＭＯＳトランジスタＭ３、Ｍ４のソースに接続されている。また、ＭＯＳトランジスタＭ３は、駆動信号が出力された場合に、オフの状態となり、ゲートがバイポーラトランジスタＱ２の出力に接続され、ドレインがコンデンサＣ２の他端に接続され、ソースが接地電位に接続されている。また、ＭＯＳトランジスタＭ４は、駆動信号が出力された場合に、オンの状態となり、ゲートがバイポーラトランジスタＱ２の出力に接続され、ドレインがコンデンサＣ２の他端に接続され、ソースが電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。従って、バイポーラトランジスタＱ２から駆動信号が出力された場合に、ＭＯＳトランジスタＭ３がオフの状態となり、ＭＯＳトランジスタＭ４がオンの状態となり、コンデンサＣ２は、他端がＭＯＳトランジスタＭ４を介して電池Ｖｂａｔとデジタルアンプ１００との間に接続される。このため、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、バイポーラトランジスタＱ２から駆動信号が出力されていない場合に、ＭＯＳトランジスタＭ３がオンの状態となり、ＭＯＳトランジスタＭ４がオフの状態となり、コンデンサＣ２は、他端がＭＯＳトランジスタＭ３を介して接地電位に接続されるため、電池Ｖｂａｔから供給される電圧により充電される。
このように、本実施形態によれば、ＭＯＳトランジスタＭ１〜Ｍ４により、コンデンサＣ１、Ｃ２の充電、及び、電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせを切り替えることができる。また、ブースト回路４を、ＭＯＳトランジスタＭ１〜Ｍ４、コンデンサＣ１、Ｃ２を用いた簡易な構成とすることができる。また、ＭＯＳトランジスタＭ１〜Ｍ４を用いているため、バイポーラトランジスタを用いる場合と比べて、バイアス電流を少なくできるというメリットがある。
また、本実施形態では、オペアンプＵ１は、正入力端子に音声信号が入力され、負入力端子が第１閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。従って、音声信号が第１閾値以上であれば、オペアンプＵ１は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
また、オペアンプＵ２は、負入力端子に音声信号が入力され、正入力端子が第２閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。従って、音声信号が第２閾値以下であれば、オペアンプＵ２は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
このように、本実施形態によれば、検出回路２を、オペアンプＵ１、Ｕ２を用いた簡易な構成とすることができる。
また、本実施形態では、バイポーラトランジスタＱ１は、検出信号が出力された場合に、オンの状態となるｎｐｎ型のバイポーラトランジスタであり、ベースがオペアンプＵ１の出力に接続され、コレクタが電池Ｖｂａｔに接続され、エミッタが接地電位に接続され、出力が電池Ｖｂａｔとコレクタとの間である。従って、検出信号が出力された場合に、バイポーラトランジスタＱ１は、電位がローレベルの電圧、すなわち、駆動信号を出力する。
また、バイポーラトランジスタＱ２は、検出信号が出力された場合に、オンの状態となるｎｐｎ型のバイポーラトランジスタであり、ベースがオペアンプＵ２の出力に接続され、コレクタが電池Ｖｂａｔに接続され、エミッタが接地電位に接続され、出力が電池Ｖｂａｔとコレクタとの間である。従って、検出信号が出力された場合に、バイポーラトランジスタＱ２は、電位がローレベルの電圧、すなわち、駆動信号を出力する。
このように、本実施形態によれば、ドライバ回路３を、バイポーラトランジスタＱ１、Ｑ２を用いた簡易な構成とすることができる。
また、本実施形態では、電源が電池Ｖｂａｔであるため、大きな電位の電圧を供給できない電池Ｖｂａｔから供給される電圧の電位を大きくして、デジタルアンプ１００に供給することができる。
（第２実施形態）
以下、第２実施形態に係る電圧供給装置１の具体的な回路構成を図４及び図５に基づいて説明する。なお、図４及び図５では、電池Ｖｂａｔが重複して図示されている。また、第１実施形態と同様の構成については説明を省略する。
（検出回路）
第２実施形態の検出回路２は、第１実施形態の検出回路２に、オペアンプＵ３、Ｕ４、抵抗Ｒ１３、Ｒ１４が追加されている。抵抗Ｒ１３は、一端が電池Ｖｂａｔに接続され、他端が抵抗Ｒ１の一端に接続されている。抵抗Ｒ１は、一端が抵抗Ｒ１３の他端に接続され、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２は、一端が抵抗Ｒ１の他端に接続され、他端が抵抗Ｒ３の一端に接続されている。抵抗Ｒ３は、一端が抵抗Ｒ２の他端に接続され、他端が抵抗Ｒ１４の一端に接続されている。抵抗Ｒ１４は、一端が抵抗Ｒ３の他端に接続され、他端が接地電位に接続されている。
オペアンプＵ１は、正入力端子が、コンデンサＣ６を介して、信号源Ｖｉｎに接続されている。従って、オペアンプＵ１は、正入力端子に音声信号が入力される。また、オペアンプＵ１は、負入力端子が抵抗Ｒ１の他端と、抵抗Ｒ２の一端と、の間に接続されている。ここで、電池Ｖｂａｔの電圧は、第１閾値に相当する電位に抵抗Ｒ１〜Ｒ３、Ｒ１３、Ｒ１４によって分圧されている（第１閾値に相当する電位＝電池Ｖｂａｔの電圧の電位×（Ｒ２＋Ｒ３＋Ｒ１４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ１３＋Ｒ１４））。従って、オペアンプＵ１は、負入力端子が第１閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。
オペアンプＵ３（第１検出素子、第１オペアンプ）は、正入力端子が、コンデンサＣ６を介して、信号源Ｖｉｎに接続されている。従って、オペアンプＵ３は、正入力端子に音声信号が入力される。また、オペアンプＵ３は、負入力端子が抵抗Ｒ１３の他端と、抵抗Ｒ１の一端と、の間に接続されている。ここで、電池Ｖｂａｔの電圧は、第３閾値（＞第１閾値）に相当する電位に抵抗Ｒ１〜Ｒ３、Ｒ１３、Ｒ１４によって分圧されている（第３閾値に相当する電位＝電池Ｖｂａｔの電圧の電位×（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ１４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ１３＋Ｒ１４））。従って、オペアンプＵ３は、負入力端子が第３閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。
オペアンプＵ２は、負入力端子が、コンデンサＣ６を介して、信号源Ｖｉｎに接続されている。従って、オペアンプＵ２は、負入力端子に音声信号が入力される。また、オペアンプＵ２は、正入力端子が、抵抗Ｒ２の他端と、抵抗Ｒ３の一端と、の間に接続されている。ここで、電池Ｖｂａｔの電圧は、第２閾値に相当する電位に抵抗Ｒ１〜Ｒ３、Ｒ１３、Ｒ１４によって分圧されている（第２閾値に相当する電位＝電池Ｖｂａｔの電圧の電位×（Ｒ３＋Ｒ１４）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ１３＋Ｒ１４））。従って、オペアンプＵ２は、正入力端子が第２閾値に相当する電位に分圧されたＶｂａｔに接続されている。
オペアンプＵ４（第２検出素子、第２オペアンプ）は、負入力端子が、コンデンサＣ６を介して、信号源Ｖｉｎに接続されている。従って、オペアンプＵ４は、負入力端子に音声信号が入力される。また、オペアンプＵ４は、正入力端子が、抵抗Ｒ３の他端と、抵抗Ｒ１４の一端と、の間に接続されている。ここで、電池Ｖｂａｔの電圧は、第４閾値（＜第２閾値）に相当する電位に抵抗Ｒ１〜Ｒ３、Ｒ１３、Ｒ１４によって分圧されている（第４閾値に相当する電位＝電池Ｖｂａｔの電圧の電位×Ｒ１４／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ１３＋Ｒ１４））。従って、オペアンプＵ４は、正入力端子が第４閾値に相当する電位に分圧されたＶｂａｔに接続されている。
このような構成の検出回路２において、オペアンプＵ１は、正入力端子の電圧の電位（音声信号の値）と、負入力端子の電圧の電位（第１閾値）と、を比較し、正入力端子の電圧の電位（音声信号の値）が、負入力端子の電圧の電位（第１閾値）以上である場合に、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、オペアンプＵ３は、正入力端子の電圧の電位（音声信号の値）と、負入力端子の電圧の電位（第３閾値）と、を比較し、正入力端子の電圧の電位（音声信号の値）が、負入力端子の電圧の電位（第３閾値）以上である場合に、電位がハイレベルの電圧、すなわち、検出信号を出力する。ここで、音声信号が第３閾値以上である場合は、オペアンプＵ１、Ｕ３の双方が検出信号を出力する。また、音声信号が第１閾値以上で、第３閾値よりも小さい場合は、オペアンプＵ１のみが検出信号を出力する。
また、オペアンプＵ２は、正入力端子の電圧の電位（第２閾値）と、負入力端子の電圧の電位（音声信号の値）と、を比較し、負入力端子の電圧の電位（音声信号の値）が、正入力端子の電圧の電位（第２閾値）以下である場合に、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、オペアンプＵ４は、正入力端子の電圧の電位（第４閾値）と、負入力端子の電圧の電位（音声信号の値）と、を比較し、負入力端子の電圧の電位（音声信号の値）が、正入力端子の電圧の電位（第４閾値）以下である場合に、電位がハイレベルの電圧、すなわち、検出信号を出力する。ここで、音声信号が第４閾値以下である場合は、オペアンプＵ２、Ｕ４の双方が検出信号を出力する。また、音声信号が第２閾値以下で、第４閾値よりも大きい場合は、オペアンプＵ２のみが検出信号を出力する。
（ドライバ回路）
第２実施形態のドライバ回路３は、第１実施形態のドライバ回路３に、バイポーラトランジスタＱ３、Ｑ４、コンデンサＣ９、Ｃ１０、抵抗Ｒ１５〜Ｒ２０が追加されている。バイポーラトランジスタＱ３（第１駆動素子、ｎｐｎ型第１バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧がハイレベルの電位でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ３は、ベースが、コンデンサＣ９、抵抗Ｒ１５を介して、検出回路２のオペアンプＵ３の出力に接続されている。また、バイポーラトランジスタＱ３は、コレクタが、抵抗Ｒ１９を介して、電池Ｖｂａｔに接続されている。また、バイポーラトランジスタＱ３は、エミッタが接地電位に接続されている。ここで、バイポーラトランジスタＱ３の出力は、電池Ｖｂａｔとコレクタとの間とされている。バイポーラトランジスタＱ４（第２駆動素子、ｎｐｎ型第２バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧がハイレベルの電位でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ４は、ベースが、コンデンサＣ１０、抵抗Ｒ１７を介して、検出回路２のオペアンプＵ４の出力に接続されている。また、バイポーラトランジスタＱ４は、コレクタが、抵抗Ｒ２０を介して、電池Ｖｂａｔに接続されている。また、バイポーラトランジスタＱ４は、エミッタが接地電位に接続されている。ここで、バイポーラトランジスタＱ４の出力は、電池Ｖｂａｔとコレクタとの間とされている。抵抗Ｒ１６は、一端がコンデンサＣ９と抵抗Ｒ１５との間に接続され、他端が接地電位に接続されている。抵抗Ｒ１８は、一端がコンデンサＣ１０と抵抗Ｒ１７との間に接続され、他端が接地電位に接続されている。
このような構成のドライバ回路３において、バイポーラトランジスタＱ１は、オペアンプＵ１により検出信号、すなわち、電位がハイレベルの電圧が出力された場合に、ベースの電圧がハイレベルの電位となることにより、オンの状態となり、接地電位に接続される。ここで、バイポーラトランジスタＱ１の出力は、電池Ｖｂａｔとコレクタとの間である。従って、バイポーラトランジスタＱ１は、オペアンプＵ１により検出信号が出力された場合に、電位がローレベルの電圧、すなわち、駆動信号を出力する。また、バイポーラトランジスタＱ３は、オペアンプＵ３により検出信号、すなわち、電位がハイレベルの電圧が出力された場合に、ベースの電圧がハイレベルの電位となることにより、オンの状態となり、接地電位に接続される。ここで、バイポーラトランジスタＱ３の出力は、電池Ｖｂａｔとコレクタとの間である。従って、バイポーラトランジスタＱ３は、オペアンプＵ３により検出信号が出力された場合に、電位がローレベルの電圧、すなわち、駆動信号を出力する。
また、バイポーラトランジスタＱ２は、オペアンプＵ２により検出信号、すなわち、電位がハイレベルの電圧が出力された場合に、ベースの電圧がハイレベルの電位となることにより、オンの状態となり、接地電位に接続される。ここで、バイポーラトランジスタＱ２の出力は、電池Ｖｂａｔとコレクタとの間である。従って、バイポーラトランジスタＱ２は、オペアンプＵ２により検出信号が出力された場合に、電位がローレベルの電圧、すなわち、駆動信号を出力する。また、バイポーラトランジスタＱ４は、オペアンプＵ４により検出信号、すなわち、電位がハイレベルの電圧が出力された場合に、ベースの電圧がハイレベルの電位となることにより、オンの状態となり、接地電位に接続される。ここで、バイポーラトランジスタＱ４の出力は、電池Ｖｂａｔとコレクタとの間である。従って、バイポーラトランジスタＱ４は、オペアンプＵ４により検出信号が出力された場合に、電位がローレベルの電圧、すなわち、駆動信号を出力する。
（ブースト回路）
第２実施形態のブースト回路４は、第１実施形態のブースト回路４に、コンデンサＣ３、Ｃ４、Ｃ１１、Ｃ１２、ＭＯＳトランジスタＭ５〜Ｍ８、ダイオードＤ６〜Ｄ９、抵抗Ｒ２１、Ｒ２２が追加されている。コンデンサＣ３（第１充電素子、第１コンデンサ）は、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。また、コンデンサＣ３は、他端がＭＯＳトランジスタＭ５、Ｍ６のドレインに接続されている。コンデンサＣ４（第２充電素子、第２コンデンサ）は、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。また、コンデンサＣ４は、他端がＭＯＳトランジスタＭ７、Ｍ８のドレインに接続されている。
ＭＯＳトランジスタＭ５（第１スイッチ素子、ｎ型第１ＭＯＳトランジスタ）は、ｎ型、すなわち、ゲートの電圧がハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ５は、ゲートが、ドライバ回路３の抵抗Ｒ１９とバイポーラトランジスタＱ３のコレクタとの間（バイポーラトランジスタＱ３の出力）に接続されている。また、ＭＯＳトランジスタＭ５は、ドレインが、コンデンサＣ３の他端に接続されている。また、ＭＯＳトランジスタＭ５は、ソースが、接地電位に接続されている。ＭＯＳトランジスタＭ６（第１スイッチ素子、ｐ型第１ＭＯＳトランジスタ）は、ｐ型、すなわち、ゲートの電圧がローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ６は、ゲートが、ドライバ回路３の抵抗Ｒ１９とバイポーラトランジスタＱ３のコレクタとの間（バイポーラトランジスタＱ３の出力）に接続されている。また、ＭＯＳトランジスタＭ６は、ドレインが、コンデンサＣ３の他端に接続されている。また、ＭＯＳトランジスタＭ６は、ソースが、電池Ｖｂａｔとデジタルアンプ１００との間に接続されている。
ＭＯＳトランジスタＭ７（第２スイッチ素子、ｎ型第２ＭＯＳトランジスタ）は、ｎ型、すなわち、ゲートの電圧がハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ７は、ゲートが、ドライバ回路３の抵抗Ｒ２０とバイポーラトランジスタＱ４のコレクタとの間（バイポーラトランジスタＱ４の出力）に接続されている。また、ＭＯＳトランジスタＭ７は、ドレインが、コンデンサＣ４の他端に接続されている。また、ＭＯＳトランジスタＭ７は、ソースが、接地電位に接続されている。ＭＯＳトランジスタＭ８（第２スイッチ素子、ｐ型第２ＭＯＳトランジスタ）は、ｐ型、すなわち、ゲートの電圧がローレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ８は、ゲートが、ドライバ回路３の抵抗Ｒ２０とバイポーラトランジスタＱ４のコレクタとの間（バイポーラトランジスタＱ４の出力）に接続されている。また、ＭＯＳトランジスタＭ８は、ドレインが、コンデンサＣ４の他端に接続されている。また、ＭＯＳトランジスタＭ８は、ソースが、電池Ｖｂａｔとデジタルアンプ１００との間に接続されている
ダイオードＤ６〜Ｄ９は、逆流防止用のダイオードであり、図示する位置に設けられている。
コンデンサＣ１１（第３コンデンサ）は、ドライバ回路３の抵抗Ｒ１９とバイポーラトランジスタＱ３のコレクタとの間（バイポーラトランジスタＱ３の出力）と、ＭＯＳトラジスタＭ６のゲートと、の間に接続されている。抵抗Ｒ２１（第１抵抗）は、ＭＯＳトランジスタＭ６のゲートとソースとの間に接続されている。
コンデンサＣ１２（第４コンデンサ）は、ドライバ回路３の抵抗Ｒ２０とバイポーラトランジスタＱ４のコレクタとの間（バイポーラトランジスタＱ４の出力）と、ＭＯＳトラジスタＭ８のゲートと、の間に接続されている。抵抗Ｒ２２（第２抵抗）は、ＭＯＳトランジスタＭ８のゲートとソースとの間に接続されている。
このような構成のブースト回路４において、ＭＯＳトランジスタＭ１は、バイポーラトランジスタＱ１により駆動信号（電位がローレベルの電圧）が出力されていない場合、ゲートの電圧がハイレベルの電位となり、オンの状態となる。一方、ＭＯＳトランジスタＭ２は、ゲートの電圧がハイレベルの電位となり、オフの状態となる。従って、ＭＯＳトランジスタＭ１が、コンデンサＣ１の他端を接地電位に接続するため、コンデンサＣ１は、電池Ｖｂａｔから供給される電圧によって充電される。
また、ＭＯＳトランジスタＭ１は、バイポーラトランジスタＱ１により駆動信号（電位がローレベルの電圧）が出力されている場合、ゲートの電圧がローレベルの電位となり、オフの状態となる。一方、ＭＯＳトランジスタＭ２は、ゲートの電圧がローレベルの電位となり、オンの状態となる。従って、ＭＯＳトランジスタＭ２が、コンデンサＣ１の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続するため、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。このように、コンデンサＣ１は、他端が、ＭＯＳトランジスタＭ１、Ｍ２を介して接地電位又は電池Ｖｂａｔとデジタルアンプ１００との間に接続される。
また、ＭＯＳトランジスタＭ５は、バイポーラトランジスタＱ３により駆動信号（電位がローレベルの電圧）が出力されていない場合、ゲートの電圧がハイレベルの電位となり、オンの状態となる。一方、ＭＯＳトランジスタＭ６は、ゲートの電圧がハイレベルの電位となり、オフの状態となる。従って、ＭＯＳトランジスタＭ５が、コンデンサＣ３の他端を接地電位に接続するため、コンデンサＣ３は、電池Ｖｂａｔから供給される電圧によって充電される。
また、ＭＯＳトランジスタＭ５は、バイポーラトランジスタＱ３により駆動信号（電位がローレベルの電圧）が出力されている場合、ゲートの電圧がローレベルの電位となり、オフの状態となる。一方、ＭＯＳトランジスタＭ６は、ゲートの電圧がローレベルの電位となり、オンの状態となる。従って、ＭＯＳトランジスタＭ６が、コンデンサＣ３の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続するため、コンデンサＣ３に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。このように、コンデンサＣ３は、他端が、ＭＯＳトランジスタＭ５、Ｍ６を介して接地電位又は電池Ｖｂａｔとデジタルアンプ１００との間に接続される。
また、ＭＯＳトランジスタＭ３は、バイポーラトランジスタＱ２により駆動信号（電位がローレベルの電圧）が出力されていない場合、ゲートの電圧がハイレベルの電位となり、オンの状態となる。一方、ＭＯＳトランジスタＭ４は、ゲートの電圧がハイレベルの電位となり、オフの状態となる。従って、ＭＯＳトランジスタＭ３が、コンデンサＣ２の他端を接地電位に接続するため、コンデンサＣ２は、電池Ｖｂａｔから供給される電圧によって充電される。
また、ＭＯＳトランジスタＭ３は、バイポーラトランジスタＱ２により駆動信号（電位がローレベルの電圧）が出力されている場合、ゲートの電圧がローレベルの電位となり、オフの状態となる。一方、ＭＯＳトランジスタＭ４は、ゲートの電圧がローレベルの電位となり、オンの状態となる。従って、ＭＯＳトランジスタＭ４が、コンデンサＣ２の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続するため、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。このように、コンデンサＣ２は、他端が、ＭＯＳトランジスタＭ３、Ｍ４を介して接地電位又は電池Ｖｂａｔとデジタルアンプ１００との間に接続される。
また、ＭＯＳトランジスタＭ７は、バイポーラトランジスタＱ４により駆動信号（電位がローレベルの電圧）が出力されていない場合、ゲートの電圧がハイレベルの電位となり、オンの状態となる。一方、ＭＯＳトランジスタＭ８は、ゲートの電圧がハイレベルの電位となり、オフの状態となる。従って、ＭＯＳトランジスタＭ７が、コンデンサＣ４の他端を接地電位に接続するため、コンデンサＣ４は、電池Ｖｂａｔから供給される電圧によって充電される。
また、ＭＯＳトランジスタＭ７は、バイポーラトランジスタＱ４により駆動信号（電位がローレベルの電圧）が出力されている場合、ゲートの電圧がローレベルの電位となり、オフの状態となる。一方、ＭＯＳトランジスタＭ８は、ゲートの電圧がローレベルの電位となり、オンの状態となる。従って、ＭＯＳトランジスタＭ８が、コンデンサＣ４の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続するため、コンデンサＣ４に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。このように、コンデンサＣ４は、他端が、ＭＯＳトランジスタＭ７、Ｍ８を介して接地電位又は電池Ｖｂａｔとデジタルアンプ１００との間に接続される。
（電圧供給装置の動作）
次に、電圧供給装置１の動作について説明する。
（第２閾値＜音声信号＜第１閾値）
信号源Ｖｉｎから入力される音声信号が、第１閾値よりも小さく、且つ、第２閾値よりも大きい場合、検出回路２のオペアンプＵ１〜Ｕ４は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ１〜Ｑ４は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオンの状態、ＭＯＳトランジスタＭ２がオフの状態となり、コンデンサＣ１が充電される。また、ＭＯＳトランジスタＭ５がオンの状態、ＭＯＳトランジスタＭ６がオフの状態となり、コンデンサＣ３が充電される。また、ＭＯＳトランジスタＭ３がオンの状態、ＭＯＳトランジスタＭ４がオフの状態となり、コンデンサＣ２が充電される。また、ＭＯＳトランジスタＭ７がオンの状態、ＭＯＳトランジスタＭ８がオフの状態となり、コンデンサＣ４が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第１閾値よりも小さく、且つ、第２閾値よりも大きい場合、ブースト回路４は、コンデンサＣ１〜Ｃ４を充電し、コンデンサＣ１〜Ｃ４に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わすことはせずに、電池Ｖｂａｔから供給される電圧をそのままデジタルアンプ１００に供給する。まとめると、以下のとおりである。
コンデンサＣ１：充電
コンデンサＣ３：充電
コンデンサＣ２：充電
コンデンサＣ４：充電
（第１閾値≦音声信号＜第３閾値）
信号源Ｖｉｎから入力される音声信号が、第１閾値以上で、第３閾値よりも小さい場合、検出回路２のオペアンプＵ１は、検出信号を出力する。従って、ドライバ回路３のバイポーラトランジスタＱ１は、検出信号が出力されることにより、駆動信号を出力する。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオフの状態、ＭＯＳトランジスタＭ２がオンの状態となり、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。一方で、検出回路２のオペアンプＵ２〜Ｕ４は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ２〜Ｑ４は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ５がオンの状態、ＭＯＳトランジスタＭ６がオフの状態となり、コンデンサＣ３が充電される。また、ＭＯＳトランジスタＭ３がオンの状態、ＭＯＳトランジスタＭ４がオフの状態となり、コンデンサＣ２が充電される。また、ＭＯＳトランジスタＭ７がオンの状態、ＭＯＳトランジスタＭ８がオフの状態となり、コンデンサＣ４が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第１閾値以上で、第３閾値よりも小さい場合、ブースト回路４は、コンデンサＣ１に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせてデジタルアンプ１００に供給する一方で、コンデンサＣ２〜Ｃ４を充電する。まとまめると、以下のとおりである。
コンデンサＣ１：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
コンデンサＣ３：充電
コンデンサＣ２：充電
コンデンサＣ４：充電
（第３閾値≦音声信号）
信号源Ｖｉｎから入力される音声信号が、第３閾値以上である場合、検出回路２のオペアンプＵ１、Ｕ３は、検出信号を出力する。従って、ドライバ回路３のバイポーラトランジスタＱ１、Ｑ３は、検出信号が出力されることにより、駆動信号を出力する。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオフの状態、ＭＯＳトランジスタＭ２がオンの状態となり、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。さらに、ＭＯＳトランジスタＭ５がオフの状態、ＭＯＳトランジスタＭ６がオンの状態となり、コンデンサＣ３に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。
一方で、検出回路２のオペアンプＵ２、Ｕ４は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ２、Ｑ４は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ３がオンの状態、ＭＯＳトランジスタＭ４がオフの状態となり、コンデンサＣ２が充電される。また、ＭＯＳトランジスタＭ７がオンの状態、ＭＯＳトランジスタＭ８がオフの状態となり、コンデンサＣ４が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第３閾値以上である場合、ブースト回路４は、コンデンサＣ１、Ｃ３に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせてデジタルアンプ１００に供給する一方で、コンデンサＣ２、Ｃ４を充電する。まとまめると、以下のとおりである。
コンデンサＣ１：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
コンデンサＣ３：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
コンデンサＣ２：充電
コンデンサＣ４：充電
（第４閾値＜音声信号≦第２閾値）
信号源Ｖｉｎから入力される音声信号が、第２閾値以下で、第４閾値よりも大きい場合、検出回路２のオペアンプＵ２は、検出信号を出力する。従って、ドライバ回路３のバイポーラトランジスタＱ２は、検出信号が出力されることにより、駆動信号を出力する。このため、ブースト回路４において、ＭＯＳトランジスタＭ３がオフの状態、ＭＯＳトランジスタＭ４がオンの状態となり、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。一方で、検出回路２のオペアンプＵ１、Ｕ３、Ｕ４は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ１、Ｑ３、Ｑ４は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオンの状態、ＭＯＳトランジスタＭ２がオフの状態となり、コンデンサＣ１が充電される。また、ＭＯＳトランジスタＭ５がオンの状態、ＭＯＳトランジスタＭ６がオフの状態となり、コンデンサＣ３が充電される。また、ＭＯＳトランジスタＭ７がオンの状態、ＭＯＳトランジスタＭ８がオフの状態となり、コンデンサＣ４が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第２閾値以下で、第４閾値よりも大きい場合、ブースト回路４は、コンデンサＣ２に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせてデジタルアンプ１００に供給する一方で、コンデンサＣ１、Ｃ３、Ｃ４を充電する。まとまめると、以下のとおりである。
コンデンサＣ１：充電
コンデンサＣ３：充電
コンデンサＣ２：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
コンデンサＣ４：充電
（音声信号≦第４閾値）
信号源Ｖｉｎから入力される音声信号が、第４閾値以下である場合、検出回路２のオペアンプＵ２、Ｕ４は、検出信号を出力する。従って、ドライバ回路３のバイポーラトランジスタＱ２、Ｑ４は、検出信号が出力されることにより、駆動信号を出力する。このため、ブースト回路４において、ＭＯＳトランジスタＭ３がオフの状態、ＭＯＳトランジスタＭ４がオンの状態となり、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。さらに、ＭＯＳトランジスタＭ７がオフの状態、ＭＯＳトランジスタＭ８がオンの状態となり、コンデンサＣ４に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。
一方で、検出回路２のオペアンプＵ１、Ｕ３は、検出信号を出力しない。従って、ドライバ回路３のバイポーラトランジスタＱ１、Ｑ３は、駆動信号を出力しない。このため、ブースト回路４において、ＭＯＳトランジスタＭ１がオンの状態、ＭＯＳトランジスタＭ２がオフの状態となり、コンデンサＣ１が充電される。また、ＭＯＳトランジスタＭ５がオンの状態、ＭＯＳトランジスタＭ６がオフの状態となり、コンデンサＣ３が充電される。このように、信号源Ｖｉｎから入力される音声信号が、第４閾値以下である場合、ブースト回路４は、コンデンサＣ２、Ｃ４に充電されている電圧を、電池Ｖｂａｔから供給される電圧に足し合わせてデジタルアンプ１００に供給する一方で、コンデンサＣ１、Ｃ３を充電する。まとまめると、以下のとおりである。
コンデンサＣ１：充電
コンデンサＣ３：充電
コンデンサＣ２：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
コンデンサＣ４：電池Ｖｂａｔから供給される電圧への充電電圧の足し合わせ
図６（ａ）は、信号源Ｖｉｎから入力される音声信号を示すグラフである。横軸は時間、縦軸は音声信号の値を示している。図６（ｂ）は、デジタルアンプ１００に供給される電圧を示すグラフである。図示するように、音声信号が第１閾値以上となると（図６の（１））、電池Ｖｂａｔから供給される電圧に、コンデンサＣ１に充電されている電圧が足し合わされて、デジタルアンプ１００に供給される電圧の電位が大きくなっている。ここで、コンデンサＣ１は、電池Ｖｂａｔの電圧により充電されているため、電池Ｖｂａｔの電圧と同じ電位となる。従って、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ１に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約２倍となる。
また、音声信号が第３閾値以上となると（図６の（２））、電池Ｖｂａｔから供給される電圧に、コンデンサＣ１、Ｃ３に充電されている電圧が足し合わされて、デジタルアンプ１００に供給される電圧の電位が大きくなっている。ここで、コンデンサＣ１、Ｃ３は、電池Ｖｂａｔの電圧により充電されているため、電池Ｖｂａｔの電圧と同じ電位となる。従って、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ１、Ｃ３に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約３倍となる。
また、音声信号が第２閾値以下となると（図６の（３））、電池Ｖｂａｔから供給される電圧に、コンデンサＣ２に充電されている電圧が足し合わされて、デジタルアンプ１００に供給される電圧の電位が大きくなっている。上述した図６の（１）の場合と同様、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ２に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約２倍となる。
また、音声信号が第４閾値以下となると（図６の（４））、電池Ｖｂａｔから供給される電圧に、コンデンサＣ２、Ｃ４に充電されている電圧が足し合わされて、デジタルアンプ１００に供給される電圧の電位が大きくなっている。上述した図６（２）の場合と同様、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ２、Ｃ４に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約３倍となる。
また、音声信号が第１閾値以上となった後、第２閾値以下となると（図６の（５））、電池Ｖｂａｔから供給される電圧に、コンデンサＣ１に充電されている電圧が足し合わされた後、コンデンサＣ２に充電されている電圧が足し合わされるため、デジタルアンプ１００に供給される電圧の電位が大きくなっている。上述した図６（１）、（３）の場合と同様に、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ１、Ｃ２に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約２倍となる。ここで、音声信号が第２閾値よりも大きく、第１閾値よりも小さい間は、コンデンサＣ１、Ｃ２に充電されている電圧の電池Ｖｂａｔから供給される電圧への足し合わせがされないため、デジタルアンプ１００に供給される電圧の電位が若干小さくなる。
また、音声信号が第３閾値以上となった後、第４閾値以下となると（図６の（６））、電池Ｖｂａｔから供給される電圧に、コンデンサＣ１、Ｃ３に充電されている電圧が足し合わされた後、コンデンサＣ２、Ｃ４に充電されている電圧が足し合わされるため、デジタルアンプ１００に供給される電圧の電位が大きくなっている。上述した図６（２）、（４）の場合と同様に、デジタルアンプ１００に供給される電圧の電位は、コンデンサＣ１〜Ｃ４に充電される電圧が足し合わされることにより、電池Ｖｂａｔの電圧の電位の約３倍となる。ここで、音声信号が第４閾値よりも大きく、第３閾値よりも小さい間は、コンデンサＣ３、Ｃ４に充電されている電圧の電池Ｖｂａｔから供給される電圧への足し合わせがされないため、デジタルアンプ１００に供給される電圧の電位が若干小さくなる。
以上説明したように、本実施形態では、オペアンプＵ３は、音声信号が第１閾値よりも大きい第３閾値以上である場合に、検出信号を出力する。オペアンプＵ３の出力に接続された、バイポーラトランジスタＱ３は、検出信号が出力された場合に、駆動信号を出力する。バイポーラトランジスタＱ３の出力に接続された、ＭＯＳトランジスタＭ５、Ｍ６は、駆動信号が出力された場合に、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続された、コンデンサＣ３の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続し、駆動信号が出力されない場合に、コンデンサＣ３の他端を接地電位に接続する。従って、音声信号が第３閾値以上である場合に、コンデンサＣ３に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、音声信号が第３閾値未満である場合に、コンデンサＣ３は、電池Ｖｂａｔから供給される電圧によって充電される。
すなわち、本実施形態では、音声信号が第１閾値以上第３閾値未満である場合は、コンデンサＣ１に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、音声信号が第３閾値以上である場合は、コンデンサＣ１に充電されている電圧に加え、コンデンサＣ３に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。
また、オペアンプＵ４は、音声信号が第２閾値よりも小さい第４閾値以下である場合に、検出信号を出力する。オペアンプＵ４の出力に接続された、バイポーラトランジスタＱ４は、検出信号が出力された場合に、駆動信号を出力する。バイポーラトランジスタＱ４の出力に接続された、ＭＯＳトランジスタＭ７、Ｍ８は、駆動信号が出力された場合に、一端が電池Ｖｂａｔとデジタルアンプ１００との間に接続された、コンデンサＣ４の他端を電池Ｖｂａｔとデジタルアンプ１００との間に接続し、駆動信号が出力されない場合に、コンデンサＣ４の他端を接地電位に接続する。従って、音声信号が第４閾値以下である場合に、コンデンサＣ４に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、音声信号が第４閾値よりも大きい場合に、コンデンサＣ４は、電池Ｖｂａｔから供給される電圧によって充電される。
すなわち、本実施形態では、音声信号が第４閾値よりも大きく第２閾値以下である場合は、コンデンサＣ２に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。また、音声信号が第４閾値以下である場合は、コンデンサＣ２に充電されている電圧に加え、コンデンサＣ４に充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。
このように、本実施形態によれば、音声信号の振幅に応じて、１つ、又は、２つのコンデンサに充電されている電圧が、電池Ｖｂａｔから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。すなわち、音声信号の振幅に応じて、大きな電位の電圧が電池Ｖｂａｔからから供給される電圧に足し合わされて、デジタルアンプ１００に供給される。これにより、振幅の変動幅が大きい音声信号に対応することが可能である。
ここで、ＭＯＳトランジスタＭ６のソースが、コンデンサＣ１によってデジタルアンプ１００に電圧が供給される部分に接続されているため、ＭＯＳトランジスタＭ６において、ゲート−ソース間の電圧がマイナス（ゲートの電圧がローレベルの電位）となり、駆動信号が出力されていなくても、ＭＯＳトランジスタＭ６がオンの状態となるという問題がある。このため、本実施形態では、バイポーラトランジスタＱ３の出力と、ＭＯＳトランジスタＭ６のゲートと、の間に、コンデンサＣ１１を接続している。これにより、基準電圧のずれを解消し、駆動信号により、ＭＯＳトランジスタＭ６のオン、オフの状態を制御可能としている。
また、ＭＯＳトランジスタＭ６のゲート−ソース間に抵抗Ｒ２１を接続することで、電位差を少なくし、駆動信号が出力されていない場合でも、ＭＯＳトランジスタＭ６がオフの状態となるようにしている。
ＭＯＳトランジスタＭ８においても、ＭＯＳトランジスタＭ６と同様の問題が生じるため、本実施形態では、バイポーラトランジスタＱ４の出力と、ＭＯＳトランジスタＭ８のゲートと、の間に、コンデンサＣ１２を接続している。これにより、基準電圧のずれを解消し、駆動信号により、ＭＯＳトランジスタＭ８のオン、オフの状態を制御可能としている。
また、ＭＯＳトランジスタＭ８のゲート−ソース間に抵抗Ｒ２２を接続することで、電位差を少なくし、駆動信号が出力されていない場合でも、ＭＯＳトランジスタＭ８がオフの状態となるようにしている。
また、本実施形態では、オペアンプＵ１は、正入力端子に音声信号が入力され、負入力端子が第１閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。従って、音声信号が第１閾値以上であれば、オペアンプＵ１は、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、オペアンプＵ３は、正入力端子に音声信号が入力され、負入力端子が第３閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。従って、音声信号が第３閾値以上であれば、オペアンプＵ３は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
また、オペアンプＵ２は、負入力端子に音声信号が入力され、正入力端子が第２閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。従って、音声信号が第２閾値以下であれば、オペアンプＵ２は、電位がハイレベルの電圧、すなわち、検出信号を出力する。また、オペアンプＵ４は、負入力端子に信号が入力され、正入力端子が第４閾値に相当する電位に分圧された電池Ｖｂａｔに接続されている。従って、音声信号が第４閾値以下であれば、オペアンプＵ４は、電位がハイレベルの電圧、すなわち、検出信号を出力する。
このように、本実施形態によれば、検出回路２を、オペアンプＵ１〜Ｕ４を用いた簡易な構成とすることができる。
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。
上述の第２実施形態においては、第１充電素子として、２つのコンデンサＣ１、Ｃ３、第２充電素子として、２つのコンデンサＣ２、Ｃ４を例示した。これに限らず、第１充電素子、第２充電素子は、３つ以上の複数のコンデンサであってもよい。この場合、第１充電素子の他端を、接地電位又は電源（電池）とデジタルアンプとの間に接続する第１スイッチ素子（ｎ型第１ＭＯＳトランジスタ、ｐ型第１ＭＯＳトランジスタ）は、第１充電素子と同数となる。また、第２充電素子の他端を、接地電位又は電源とデジタルアンプとの間に接続する第２スイッチ素子（ｎ型第２ＭＯＳトランジスタ、ｐ型第２ＭＯＳトランジスタ）は、第２充電素子と同数となる。また、第１検出素子（第１オペアンプ）は、第１充電素子と同数、第２検出素子（第２オペアンプ）は、第２充電素子と同数となる。また、第１駆動素子（ｎｐｎ型第１バイポーラトランジスタ）は、第１充電素子と同数、第２駆動素子（ｎｐｎ型第２バイポーラトランジスタ）は、第２充電素子と同数となる。
この場合、検出回路は、音声信号が第１閾値以上である場合に、音声信号の大きさに比例した数の第１検出素子（第１オペアンプ）から検出信号を出力する。例えば、検出回路は、２つの第１検出素子から検出信号を出力する。第１駆動素子（ｎｐｎ型第１バイポーラトランジスタ）は、第１検出素子の出力に接続されているため、例えば、２つの第１検出素子が検出信号を出力した場合、ドライバ回路は、２つの第１駆動素子から駆動信号を出力する。第１スイッチ素子（ｎ型第１ＭＯＳトランジスタ、ｐ型第１ＭＯＳトランジスタ）は、第１駆動素子の出力に接続されているため、例えば、２つの第１駆動素子が駆動信号を出力した場合、２つの第１スイッチ素子は、一端が電源とデジタルアンプとの間に接続された２つの第１充電素子（第１コンデンサ）の他端を電源とデジタルアンプとの間に接続する。これにより、２つの第１充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。このように、音声信号の大きさに比例して、大きな電位の電圧が電源から供給される電圧に足し合わされて、デジタルアンプに供給される。これにより、振幅の変動幅が大きい音声信号に対応することが可能である。
また、検出回路は、音声信号が第２閾値以下である場合に、音声信号の小ささに比例した数の第２検出素子（第２オペアンプ）から検出信号を出力する。例えば、検出回路は、２つの第２検出素子から検出信号を出力する。第２駆動素子（ｎ型第２バイポーラトランジスタ）は、第２検出素子の出力に接続されているため、例えば、２つの第２検出素子が検出信号を出力した場合、ドライバ回路は、２つの第２駆動素子から駆動信号を出力する。第２スイッチ素子（ｎ型第２ＭＯＳトランジスタ、ｐ型第２ＭＯＳトランジスタ）は、第２駆動素子の出力に接続されているため、例えば、２つの第２駆動素子が駆動信号を出力した場合、２つの第２スイッチ素子は、一端が電源とデジタルアンプとの間に接続された２つの第２充電素子（第２コンデンサ）の他端を電源とデジタルアンプとの間に接続する。これにより、２つの第２充電素子に充電されている電圧が、電源から供給される電圧に足し合わされて、デジタルアンプに供給される。このように、音声信号の小ささに比例して、大きな電位の電圧が電源から供給される電圧に足し合わされて、デジタルアンプに供給される。これにより、振幅の変動幅が大きい音声信号に対応することが可能である。
上述の第１実施形態においては、逆流防止用のダイオードＤ１〜Ｄ５が設けられている。これに加え、逆流防止用に、さらに、図７に示すように、ＭＯＳトランジスタＭ９、Ｍ１０が設けられていてもよい。第２実施形態においても同様である。
上述の実施形態においては、第１スイッチ素子、第２スイッチ素子として、ｎｐｎ型のバイポーラトランジスタを例示した。これに限らず、第１スイッチ素子、第２スイッチ素子は、ｎ型のＭＯＳトランジスタ等であってもよい。
上述の実施形態においては、電源として、電池Ｖｂａｔを例示したが、電池以外であってもよい。
本発明は、音声信号等の入力信号を増幅するスイッチングアンプ等のデジタルアンプに電圧を供給する電圧供給装置に好適に採用され得る。
１ 電圧供給装置
２ 検出回路
３ ドライバ回路
４ ブースト回路
１００ デジタルアンプ
Ｕ１、Ｕ３ オペアンプ（第１検出素子、第１オペアンプ）
Ｕ２、Ｕ４ オペアンプ（第２検出素子、第２オペアンプ）
Ｑ１、Ｑ３ バイポーラトランジスタ（第１駆動素子、ｎｐｎ型第１バイポーラトランジスタ）
Ｑ２、Ｑ４ バイポーラトランジスタ（第２駆動素子、ｎｐｎ型第２バイポーラトランジスタ）
Ｃ１、Ｃ３ コンデンサ（第１充電素子、第１コンデンサ）
Ｃ２、Ｃ４ コンデンサ（第２充電素子、第２コンデンサ）
Ｃ１１ コンデンサ（第３コンデンサ）
Ｃ１２ コンデンサ（第４コンデンサ）
Ｍ１、Ｍ５ ＭＯＳトランジスタ（第１スイッチ素子、ｎ型第１ＭＯＳトランジスタ）
Ｍ２、Ｍ６ ＭＯＳトランジスタ（第１スイッチ素子、ｐ型第１ＭＯＳトランジスタ）
Ｍ３、Ｍ７ ＭＯＳトランジスタ（第２スイッチ素子、ｎ型第２ＭＯＳトランジスタ）
Ｍ４、Ｍ８ ＭＯＳトランジスタ（第２スイッチ素子、ｐ型第２ＭＯＳトランジスタ）
Ｒ２１ 抵抗（第１抵抗）
Ｒ２２ 抵抗（第２抵抗）
Ｖｂａｔ 電池（電源）

Claims (9)

  1. デジタルアンプに電圧を供給する電圧供給装置であって、
    前記デジタルアンプに入力される信号が第１閾値以上である場合に、検出信号を出力する第１検出素子と、
    前記信号が前記第１閾値よりも小さい第２閾値以下である場合に、検出信号を出力する第２検出素子と、を有する検出回路と、
    前記第１検出素子の出力に接続され、検出信号が出力された場合に、駆動信号を出力する第１駆動素子と、
    前記第２検出素子の出力に接続され、検出信号が出力された場合に、駆動信号を出力する第２駆動素子と、を有するドライバ回路と、
    単電源である電源と前記デジタルアンプとの間に一端が接続され、他端が第１スイッチ素子を介して接地電位又は前記電源と前記デジタルアンプとの間に接続される第１充電素子と、
    前記電源と前記デジタルアンプとの間に一端が接続され、他端が第２スイッチ素子を介して前記接地電位又は前記電源と前記デジタルアンプとの間に接続される第２充電素子と、
    前記第１駆動素子の出力に接続され、駆動信号が出力された場合に、前記第１充電素子の他端を前記電源と前記デジタルアンプとの間に接続し、駆動信号が出力されない場合に、前記第１充電素子の他端を前記接地電位に接続する前記第１スイッチ素子と、
    前記第２駆動素子の出力に接続され、駆動信号が出力された場合に、前記第２充電素子の他端を前記電源と前記デジタルアンプとの間に接続し、駆動信号が出力されない場合に、前記第２充電素子の他端を前記接地電位に接続する前記第２スイッチ素子と、を有するブースト回路と、
    を備えることを特徴とする電圧供給装置。
  2. 前記検出回路は、
    ２つの前記第１検出素子と、２つの前記第２検出素子と、を有し、
    一方の前記第１検出素子は、前記信号が前記第１閾値以上である場合に、検出信号を出力し、
    他方の前記第１検出素子は、前記信号が前記第１閾値よりも大きい第３閾値以上である場合に、検出信号を出力し、
    一方の前記第２検出素子は、前記信号が前記第２閾値以下である場合に、検出信号を出力し、
    他方の前記第２検出素子は、前記信号が前記第２閾値よりも小さい第４閾値以下である場合に、検出信号を出力し、
    前記ドライバ回路は、
    ２つの前記第１検出素子にそれぞれ接続された２つの前記第１駆動素子と、２つの前記第２検出素子にそれぞれ接続された２つの前記第２駆動素子と、を有し、
    前記ブースト回路は、
    ２つの前記第１充電素子と、２つの前記第２充電素子と、
    ２つの前記第１駆動素子の出力に接続された２つの前記第１スイッチ素子と、２つの前記第２駆動素子の出力に接続された２つの前記第２スイッチ素子と、を有することを特徴とする請求項１に記載の電圧供給装置。
  3. 前記検出回路は、
    複数の前記第１検出素子と、複数の前記第２検出素子と、を有し、
    前記信号が前記第１閾値以上である場合に、前記信号の大きさに比例した数の前記第１検出素子から検出信号を出力し、
    前記信号が前記第２閾値以下である場合に、前記信号の小ささに比例した数の前記第２検出素子から検出信号を出力し、
    前記ドライバ回路は、
    複数の前記第１検出素子の出力にそれぞれ接続された複数の前記第１駆動素子と、複数の前記第２検出素子の出力にそれぞれ接続された複数の前記第２駆動素子と、を有し、
    前記ブースト回路は、
    複数の前記第１充電素子と、複数の前記第２充電素子と、
    複数の前記第１駆動素子の出力にそれぞれ接続された複数の前記第１スイッチ素子と、
    複数の前記第２駆動素子の出力にそれぞれ接続された複数の前記第２スイッチ素子と、
    を有することを特徴とする請求項１に記載の電圧供給装置。
  4. 前記第１充電素子は、第１コンデンサであり、
    前記第２充電素子は、第２コンデンサであり、
    前記第１スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第１ＭＯＳトランジスタと、オンの状態となるｐ型第１ＭＯＳトランジスタと、を含み、
    前記第２スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第２ＭＯＳトランジスタと、オンの状態となるｐ型第２ＭＯＳトランジスタと、を含み、
    前記第１コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第１ＭＯＳトランジスタ及び前記ｐ型第１ＭＯＳトランジスタのドレインに接続され、
    前記第２コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第２ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタのドレインに接続され、
    前記ｎ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記接地電位に接続され、
    前記ｐ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続され、
    前記ｎ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記接地電位に接続され、
    前記ｐ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の電圧供給装置。
  5. 前記第１充電素子は、第１コンデンサであり、
    前記第２充電素子は、第２コンデンサであり、
    前記第１スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第１ＭＯＳトランジスタと、オンの状態となるｐ型第１ＭＯＳトランジスタと、を含み、
    前記第２スイッチ素子は、検出信号が出力された場合に、オフの状態となるｎ型第２ＭＯＳトランジスタと、オンの状態となるｐ型第２ＭＯＳトランジスタと、を含み、
    前記第１コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第１ＭＯＳトランジスタ及び前記ｐ型第１ＭＯＳトランジスタのドレインに接続され、
    前記第２コンデンサは、一端が前記電源と前記デジタルアンプとの間に接続され、他端が前記ｎ型第２ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタのドレインに接続され、
    前記ｎ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記接地電位に接続され、
    前記ｐ型第１ＭＯＳトランジスタは、ゲートが前記第１駆動素子の出力に接続され、ドレインが前記第１コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続され、
    前記ｎ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記接地電位に接続され、
    前記ｐ型第２ＭＯＳトランジスタは、ゲートが前記第２駆動素子の出力に接続され、ドレインが前記第２コンデンサの他端に接続され、ソースが前記電源と前記デジタルアンプとの間に接続され、
    前記ブースト回路は、
    他方の前記第１検出素子の出力に接続された他方の前記第１駆動素子の出力と、他方の前記第１駆動素子の出力に接続された他方の前記ｐ型第１ＭＯＳトランジスタのゲートと、の間に接続された第３コンデンサと、
    他方の前記ｐ型第１ＭＯＳトランジスタのゲートとソースとの間に接続された第１抵抗と、
    他方の前記第２検出素子の出力に接続された他方の前記第２駆動素子の出力と、他方の前記第２駆動素子の出力に接続された他方の前記ｐ型第２ＭＯＳトランジスタのゲートと、の間に接続された第４コンデンサと、
    他方の前記ｐ型第２ＭＯＳトランジスタのゲートとソースとの間に接続された第２抵抗と、
    をさらに有することを特徴とする請求項２に記載の電圧供給装置。
  6. 前記第１検出素子は、第１オペアンプであり、正入力端子に前記信号が入力され、負入力端子が前記第１閾値に相当する電位に分圧された前記電源に接続され、
    前記第２検出素子は、第２オペアンプであり、負入力端子に前記信号が入力され、正入力端子が前記第２閾値に相当する電位に分圧された前記電源に接続されていることを特徴とする請求項１に記載の電圧供給装置。
  7. 前記第１検出素子は、第１オペアンプであり、
    一方の前記第１検出素子は、正入力端子に前記信号が入力され、負入力端子が前記第１閾値に相当する電位に分圧された前記電源に接続され、
    他方の前記第１検出素子は、正入力端子に前記信号が入力され、負入力端子が前記第３閾値に相当する電位に分圧された前記電源に接続され、
    前記第２検出素子は、第２オペアンプであり、
    一方の前記第２検出素子は、負入力端子に前記信号が入力され、正入力端子が前記第２閾値に相当する電位に分圧された前記電源に接続され、
    他方の前記第２検出素子は、負入力端子に前記信号が入力され、正入力端子が前記第４閾値に相当する電位に分圧された前記電源に接続されていることを特徴とする請求項２に記載の電圧供給装置。
  8. 前記第１駆動素子は、検出信号が出力された場合に、オンの状態となるｎｐｎ型第１バイポーラトランジスタであり、ベースが前記第１検出素子の出力に接続され、コレクタが前記電源に接続され、エミッタが前記接地電位に接続され、出力が前記電源とコレクタとの間であり、
    前記第２駆動素子は、検出信号が出力された場合に、オンの状態となるｎｐｎ型第２バイポーラトランジスタであり、ベースが前記第２検出素子の出力に接続され、コレクタが前記電源に接続され、エミッタが前記接地電位に接続され、出力が前記電源とコレクタとの間であることを特徴とする請求項１〜７のいずれか１項に記載の電圧供給装置。
  9. 前記電源は、電池であることを特徴とする請求項１〜８のいずれか１項に記載の電圧供給装置。
JP2014108635A 2014-05-27 2014-05-27 電圧供給装置 Active JP6318855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014108635A JP6318855B2 (ja) 2014-05-27 2014-05-27 電圧供給装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014108635A JP6318855B2 (ja) 2014-05-27 2014-05-27 電圧供給装置

Publications (2)

Publication Number Publication Date
JP2015226116A JP2015226116A (ja) 2015-12-14
JP6318855B2 true JP6318855B2 (ja) 2018-05-09

Family

ID=54842621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014108635A Active JP6318855B2 (ja) 2014-05-27 2014-05-27 電圧供給装置

Country Status (1)

Country Link
JP (1) JP6318855B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453851A (en) * 1977-10-06 1979-04-27 Toyo Dengu Seisakushiyo Kk Power supply for audio amplifier
IT1200794B (it) * 1985-10-16 1989-01-27 Sgs Microelettronica Spa Dispositivo per aumentare la potenza di uscita di una apparecchio radio alimentato a bassa tensione particolarmente del tipo autoradio
JPS62263755A (ja) * 1986-05-09 1987-11-16 Iwatsu Electric Co Ltd デ−タ入力装置
JP2006254345A (ja) * 2005-03-14 2006-09-21 Mitsubishi Electric Corp 送信機の電力増幅装置

Also Published As

Publication number Publication date
JP2015226116A (ja) 2015-12-14

Similar Documents

Publication Publication Date Title
US10014769B2 (en) Charge pump circuit
US8575986B2 (en) Level shift circuit and switching regulator using the same
CN102751865B (zh) 电荷泵型的升压系统以及半导体芯片
US7733178B1 (en) High efficiency audio amplifier
JP2004336643A (ja) 電力増幅回路
JP2010213114A (ja) Ｄ級増幅回路
CN102984630A (zh) 用于音频放大系统中减少失真的系统和方法
TW200906056A (en) Pulse width modulation controller applied to a switch-mode regulator
CN106487343B (zh) 用于d类放大器的功率级的驱动器电路
US20080197907A1 (en) Driver amplifier circuit
US7991172B2 (en) Half-voltage headphone driver circuit
US20080278234A1 (en) Output stage
CN104135237A (zh) 栅极驱动电路
JP2018137576A (ja) Ｄ級アンプ
TWI418129B (zh) 電荷幫浦裝置及其穩壓方法
US7439801B2 (en) Amplifier circuit with multiple power supplies
CN102025269A (zh) 电荷泵
US20030228024A1 (en) Shock sound prevention circuit
JP6318855B2 (ja) 電圧供給装置
US20120313695A1 (en) High Voltage Tolerant Inverting Charge Pump
US9806682B1 (en) Multilevel class-D amplifiers
CN203775149U (zh) 具有功率限制功能的d类功放芯片和音频播放设备
US20060114057A1 (en) Power multiplier system and method
KR101978672B1 (ko) 모듈형 smps의 병렬 결선 회로 장치 및 그 구동 제어 방법
US8411879B2 (en) Speaker driver circuit driven by positive and negative voltages

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6318855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150