JP6308895B2 - Wafer processing method - Google Patents

Wafer processing method Download PDF

Info

Publication number
JP6308895B2
JP6308895B2 JP2014140176A JP2014140176A JP6308895B2 JP 6308895 B2 JP6308895 B2 JP 6308895B2 JP 2014140176 A JP2014140176 A JP 2014140176A JP 2014140176 A JP2014140176 A JP 2014140176A JP 6308895 B2 JP6308895 B2 JP 6308895B2
Authority
JP
Japan
Prior art keywords
wafer
resist film
back surface
etching
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014140176A
Other languages
Japanese (ja)
Other versions
JP2016018869A (en
Inventor
智隆 田渕
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014140176A priority Critical patent/JP6308895B2/en
Publication of JP2016018869A publication Critical patent/JP2016018869A/en
Application granted granted Critical
Publication of JP6308895B2 publication Critical patent/JP6308895B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、マイクロマシンデバイスとなる構造体が形成されたウェーハを加工する加工方法に関する。   The present invention relates to a processing method for processing a wafer on which a structure to be a micromachine device is formed.

近年、加速度センサや圧力センサに代表されるマイクロマシンデバイス(MEMS(Micro Electro Mechanical Systems)デバイスとも呼ばれる)の需要が高まっている。マイクロマシンデバイスを含むデバイスチップは、例えば、シリコン等の材料でなるウェーハの表面を複数の分割予定ラインで区画し、各領域にマイクロマシンデバイスとなる構造体を作り込んだ後、この分割予定ラインに沿ってウェーハを分割することで製造できる(例えば、特許文献1参照)。   In recent years, the demand for micromachine devices (also referred to as MEMS (Micro Electro Mechanical Systems) devices) represented by acceleration sensors and pressure sensors is increasing. A device chip including a micromachine device, for example, divides the surface of a wafer made of a material such as silicon by a plurality of division lines, and after forming a structure to be a micromachine device in each region, follows the division lines. Then, it can be manufactured by dividing the wafer (see, for example, Patent Document 1).

特開2009−76823号公報JP 2009-76823 A

ところで、マイクロマシンデバイスを含むウェーハを切削ブレードで切削して複数のデバイスチップに分割する上述の方法では、切削屑を除去するために吹き付ける切削液の衝撃で、マイクロマシンデバイスを構成する脆弱な構造体が破損してしまうことがある。これに対して、レーザー光線を使用してウェーハを分割する方法を採用すればこの問題を回避できるが、高価なレーザー加工装置が必要になるため導入コストの点で問題が残る。   By the way, in the above-described method of cutting a wafer including a micromachine device with a cutting blade to divide the wafer into a plurality of device chips, a fragile structure constituting the micromachine device is generated by the impact of the cutting fluid sprayed to remove the cutting waste. It may be damaged. On the other hand, if a method of dividing a wafer using a laser beam is adopted, this problem can be avoided. However, since an expensive laser processing apparatus is required, there remains a problem in terms of introduction cost.

また、マイクロマシンデバイスにおいてキャビティと呼ばれる空間を形成するエッチング工程を利用して、ウェーハを分割することも考えられる。しかしながら、キャビティの形成時に分割予定ラインをエッチングしてウェーハを分割すると、その後の加工工程(追加工工程)において、分割されたデバイスチップの位置がずれ易く適切な加工は困難になる。   It is also conceivable to divide the wafer using an etching process for forming a space called a cavity in the micromachine device. However, if the wafer is divided by etching the line to be divided at the time of forming the cavity, the position of the divided device chip is likely to shift in a subsequent processing step (additional processing step), and appropriate processing becomes difficult.

本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、マイクロマシンデバイスが形成されたウェーハを適切かつ低コストに加工できるウェーハの加工方法を提供することである。   The present invention has been made in view of such problems, and an object of the present invention is to provide a wafer processing method capable of processing a wafer on which a micromachine device is formed appropriately and at low cost.

本発明によれば、表面に複数の分割予定ラインが格子状に形成されているとともに、該複数の分割予定ラインによって区画された複数の領域に、可動部と該可動部に接続された固定部とを有するマイクロマシンデバイスが形成されたウェーハの加工方法であって、該マイクロマシンデバイスの該固定部に対応するウェーハの裏面側をレジスト膜で被覆して、該可動部に対応するウェーハの裏面側を露出させるとともに、該分割予定ラインに対応するウェーハの裏面側をレジスト膜で間欠的に被覆して、レジスト膜で被覆された被覆領域と、ウェーハの裏面が露出した該マイクロマシンデバイスの一辺より短い露出領域と、を該分割予定ラインに沿って交互に設けるレジスト膜被覆工程と、該レジスト膜被覆工程が実施されたウェーハの裏面側からプラズマエッチングを施し、ウェーハの該可動部に対応する裏面側に該可動部に達する凹部を形成するとともに、該分割予定ラインに沿って該露出領域に対応する貫通穴を形成するエッチング工程と、該エッチング工程の後にウェーハに対して所定の追加工を行う追加工工程と、該追加工工程の前または後に該レジスト膜を除去するレジスト膜除去工程と、該レジスト膜除去工程と該追加工工程とが実施された後、ウェーハの裏面側を環状のフレームに装着されたダイシングテープに貼着するウェーハ支持工程と、該ダイシングテープを拡張することによりウェーハに外力を加えて該分割予定ラインに沿ってウェーハを分割する分割工程と、を含むことを特徴とするウェーハの加工方法が提供される。   According to the present invention, a plurality of scheduled division lines are formed in a lattice shape on the surface, and a movable portion and a fixed portion connected to the movable portion are provided in a plurality of regions partitioned by the plurality of scheduled division lines. A method of processing a wafer on which a micromachine device having the above structure is formed, wherein the back surface side of the wafer corresponding to the fixed portion of the micromachine device is coated with a resist film, and the back surface side of the wafer corresponding to the movable portion is coated. In addition to exposing, the back side of the wafer corresponding to the planned dividing line is intermittently covered with a resist film, and the exposed area is shorter than one side of the micromachine device where the back side of the wafer is exposed. And a resist film coating process in which regions are alternately provided along the planned dividing lines, and a back surface side of the wafer on which the resist film coating process is performed Etching step of performing plasma etching, forming a recess reaching the movable portion on the back side corresponding to the movable portion of the wafer, and forming a through hole corresponding to the exposed region along the planned dividing line, An additional process for performing a predetermined additional process on the wafer after the etching process, a resist film removing process for removing the resist film before or after the additional process, the resist film removing process, and the additional process And a wafer supporting step of attaching the back side of the wafer to a dicing tape mounted on an annular frame, and extending the dicing tape to apply an external force to the wafer along the scheduled division line. And a dividing step of dividing the wafer.

本発明において、該分割予定ラインに対応する該被覆領域のレジスト膜は、該固定部に対応するウェーハの裏面側を被覆するレジスト膜よりも薄く形成され、該エッチング工程後のウェーハの該被覆領域に対応する部分の厚さは、該固定部に対応する部分の厚さよりも薄いことが好ましい。   In the present invention, the resist film in the covering region corresponding to the division line is formed thinner than the resist film covering the back side of the wafer corresponding to the fixed portion, and the covering region of the wafer after the etching step The thickness of the portion corresponding to is preferably smaller than the thickness of the portion corresponding to the fixed portion.

本発明のウェーハの加工方法では、マイクロマシンデバイスの可動部に達する凹部をウェーハの裏面側に形成するエッチング工程において、分割予定ラインに沿う貫通穴を間欠的に形成し、後の分割工程で外力を加えてウェーハを分割するので、切削ブレードで切削する場合のように、切削液の衝撃等でマイクロマシンデバイスが破損することはない。   In the wafer processing method of the present invention, in the etching process in which the concave portion reaching the movable part of the micromachine device is formed on the back surface side of the wafer, the through holes are intermittently formed along the planned dividing line, and external force is applied in the subsequent dividing process. In addition, since the wafer is divided, the micromachine device is not damaged due to the impact of the cutting fluid as in the case of cutting with a cutting blade.

また、高価なレーザー加工装置を用いずに済むので、加工コストを低く抑えることができる。さらに、エッチング工程では、分割予定ラインに沿う貫通穴を間欠的に形成することでデバイスチップが連結された状態を保っているので、エッチング工程後の追加工工程においてデバイスチップの位置がずれることはなく、ウェーハを適切に加工できる。   Further, since it is not necessary to use an expensive laser processing apparatus, the processing cost can be kept low. Furthermore, in the etching process, since the device chip is kept connected by intermittently forming through holes along the planned dividing line, the position of the device chip is not shifted in the additional process after the etching process. The wafer can be processed appropriately.

このように、本発明によれば、マイクロマシンデバイスが形成されたウェーハを適切かつ低コストに加工できるウェーハの加工方法を提供できる。   As described above, according to the present invention, it is possible to provide a wafer processing method capable of processing a wafer on which a micromachine device is formed appropriately and at low cost.

図1(A)は、ウェーハの構成例を模式的に示す斜視図であり、図1(B)は、ウェーハの構成例を模式的に示す断面図である。FIG. 1A is a perspective view schematically illustrating a configuration example of a wafer, and FIG. 1B is a cross-sectional view schematically illustrating a configuration example of a wafer. 図2(A)は、レジスト膜被覆工程を模式的に示す平面図であり、図2(B)は、レジスト膜被覆工程を模式的に示す断面図である。FIG. 2A is a plan view schematically showing the resist film coating step, and FIG. 2B is a cross-sectional view schematically showing the resist film coating step. プラズマエッチング装置の構成例を模式的に示す縦断面模式図である。It is a longitudinal cross-sectional schematic diagram which shows typically the structural example of a plasma etching apparatus. 図4(A)は、エッチング工程後のウェーハを模式的に示す平面図であり、図4(B)は、エッチング工程後のウェーハを模式的に示す断面図である。4A is a plan view schematically showing the wafer after the etching step, and FIG. 4B is a cross-sectional view schematically showing the wafer after the etching step. ウェーハ支持工程を模式的に示す斜視図である。It is a perspective view which shows a wafer support process typically. 図6(A)及び図6(B)は、分割工程を模式的に示す一部断面側面図である。6A and 6B are partial cross-sectional side views schematically showing the dividing step.

添付図面を参照して、本発明の実施形態について説明する。本実施形態に係るウェーハの加工方法は、レジスト膜被覆工程(図2(A)及び図2(B)参照)、エッチング工程(図4(A)及び図4(B)参照)、追加工工程、レジスト膜除去工程、ウェーハ支持工程(図5参照)、及び分割工程(図6(A)及び図6(B)参照)を含む。   Embodiments of the present invention will be described with reference to the accompanying drawings. The wafer processing method according to the present embodiment includes a resist film coating process (see FIGS. 2A and 2B), an etching process (see FIGS. 4A and 4B), and an additional process. , A resist film removing step, a wafer supporting step (see FIG. 5), and a dividing step (see FIGS. 6A and 6B).

レジスト膜被覆工程では、ウェーハの表面に形成されたマイクロマシンデバイスの固定部に対応するウェーハの裏面側をレジスト膜で被覆するとともに、分割予定ラインに対応するウェーハの裏面側をレジスト膜で間欠的に被覆する。エッチング工程では、ウェーハの裏面側をプラズマエッチングして、マイクロマシンデバイスの可動部に達する凹部をウェーハの裏面側に形成するとともに、分割予定ラインに沿う貫通穴を間欠的に形成する。   In the resist film coating process, the back surface side of the wafer corresponding to the fixed part of the micromachine device formed on the front surface of the wafer is coated with the resist film, and the back surface side of the wafer corresponding to the division line is intermittently covered with the resist film. Cover. In the etching step, the back surface side of the wafer is plasma etched to form a recess reaching the movable part of the micromachine device on the back surface side of the wafer, and through holes along the division lines are intermittently formed.

追加工工程では、ウェーハに対して任意の追加工を行う。レジスト膜除去工程では、ウェーハの裏面側に残存したレジスト膜を除去する。ウェーハ支持工程では、環状のフレームに装着されたダイシングテープにウェーハを貼着し、環状のフレームでウェーハを支持する。分割工程では、ダイシングテープを拡張し、外力を付与することで、ウェーハを分割予定ラインに沿って分割する。以下、本実施形態に係るウェーハの加工方法について詳述する。   In the additional processing step, arbitrary additional processing is performed on the wafer. In the resist film removing step, the resist film remaining on the back side of the wafer is removed. In the wafer support step, the wafer is attached to a dicing tape mounted on an annular frame, and the wafer is supported by the annular frame. In the dividing step, the dicing tape is expanded and an external force is applied to divide the wafer along the division line. Hereinafter, the wafer processing method according to the present embodiment will be described in detail.

まず、本実施形態に係るウェーハの加工方法で加工されるウェーハについて説明する。図1(A)は、ウェーハの構成例を模式的に示す斜視図であり、図1(B)は、ウェーハの構成例を模式的に示す断面図である。   First, a wafer processed by the wafer processing method according to the present embodiment will be described. FIG. 1A is a perspective view schematically illustrating a configuration example of a wafer, and FIG. 1B is a cross-sectional view schematically illustrating a configuration example of a wafer.

図1(A)に示すように、ウェーハ11は、例えば、シリコン等の半導体材料で形成された略円形の板状物であり、表面11aは、中央のデバイス領域13と、デバイス領域13を囲む外周余剰領域15とに分けられている。   As shown in FIG. 1A, the wafer 11 is a substantially circular plate-like object formed of, for example, a semiconductor material such as silicon, and the surface 11a surrounds the central device region 13 and the device region 13. It is divided into an outer peripheral surplus area 15.

デバイス領域13は、格子状に配列された分割予定ライン(ストリート)17でさらに複数の領域に区画されており、各領域には、加速度センサや圧力センサ等に代表されるマイクロマシンデバイス19が形成されている。ウェーハ11の外周11cは面取り加工されており、丸みを帯びている。   The device region 13 is further divided into a plurality of regions by division lines (streets) 17 arranged in a lattice pattern, and a micromachine device 19 typified by an acceleration sensor or a pressure sensor is formed in each region. ing. The outer periphery 11c of the wafer 11 is chamfered and rounded.

図1(B)に示すように、マイクロマシンデバイス19は、加速度、圧力等に応じて変位する可動部19aを含んでいる。可動部19aの周囲には、可動部19aを支持する固定部19bが配置されており、可動部19aの少なくとも一部は、この固定部19bに接続されている。なお、平面視における可動部19aの形状は、例えば、円形(図4(A)参照)であるが、他の形状でも良い。   As shown in FIG. 1B, the micromachine device 19 includes a movable portion 19a that is displaced according to acceleration, pressure, and the like. A fixed portion 19b that supports the movable portion 19a is disposed around the movable portion 19a, and at least a part of the movable portion 19a is connected to the fixed portion 19b. The shape of the movable portion 19a in plan view is, for example, a circle (see FIG. 4A), but may be other shapes.

本実施形態に係るウェーハの加工方法では、まず、このウェーハ11の裏面11b側をレジスト膜で被覆するレジスト膜被覆工程を実施する。図2(A)は、レジスト膜被覆工程を模式的に示す平面図であり、図2(B)は、レジスト膜被覆工程を模式的に示す断面図である。なお、図2(B)では、図2(A)のAA断面を示している。   In the wafer processing method according to the present embodiment, first, a resist film coating step of coating the back surface 11b side of the wafer 11 with a resist film is performed. FIG. 2A is a plan view schematically showing the resist film coating step, and FIG. 2B is a cross-sectional view schematically showing the resist film coating step. Note that FIG. 2B shows an AA cross section of FIG.

このレジスト膜被覆工程では、例えば、レジスト膜の形成領域に対応する開口が形成されたマスク(不図示)を、ウェーハ11の裏面11b側に載置し、後のプラズマエッチングに耐性のあるレジスト材をマスクの開口に向けて滴下する。その後、乾燥・加熱等してレジスト材を硬化させ、ウェーハ11の裏面11b側からマスクを除去することで、所望のレジスト膜をウェーハ11の裏面11b側に形成できる。   In this resist film coating step, for example, a mask (not shown) in which an opening corresponding to a resist film formation region is formed is placed on the back surface 11b side of the wafer 11, and resist material resistant to later plasma etching is used. Is dropped toward the opening of the mask. Thereafter, the resist material is cured by drying and heating, and the mask is removed from the back surface 11b side of the wafer 11, whereby a desired resist film can be formed on the back surface 11b side of the wafer 11.

図2(A)及び図2(B)に示すように、本実施形態では、マイクロマシンデバイス19の固定部19bに対応するウェーハ11の裏面11bを覆う複数のレジスト膜21を形成する。各レジスト膜21には、マイクロマシンデバイス19の可動部19aに対応する円形の開口21aが形成されており、可動部19aに対応するウェーハ11の裏面11bは露出している。   As shown in FIGS. 2A and 2B, in this embodiment, a plurality of resist films 21 are formed to cover the back surface 11b of the wafer 11 corresponding to the fixing portion 19b of the micromachine device 19. Each resist film 21 is formed with a circular opening 21a corresponding to the movable portion 19a of the micromachine device 19, and the back surface 11b of the wafer 11 corresponding to the movable portion 19a is exposed.

また、本実施形態では、分割予定ライン17に対応する裏面11bを分割予定ライン17に沿って間欠的に覆う複数のレジスト膜23を形成する。これにより、ウェーハ11の裏面11b側は、分割予定ライン17に沿って、各レジスト膜23で被覆された被覆領域Bと、ウェーハ11の裏面11bが露出した露出領域Cとに区分される。すなわち、分割予定ライン17に沿って被覆領域Bと露出領域Cとが交互に設けられる。   In the present embodiment, a plurality of resist films 23 are formed that intermittently cover the back surface 11 b corresponding to the planned division line 17 along the planned division line 17. Thereby, the back surface 11b side of the wafer 11 is divided along the planned dividing line 17 into a covered region B covered with each resist film 23 and an exposed region C where the back surface 11b of the wafer 11 is exposed. That is, the covered areas B and the exposed areas C are alternately provided along the scheduled division line 17.

各レジスト膜23は、分割予定ライン17を挟んで隣接する2つのレジスト膜21を連結できる位置に形成される。具体的には、隣接する2つのレジスト膜23の間隔を、マイクロマシンデバイス19の一辺より短くなるように設定する。すなわち、露出領域Cの分割予定ライン17に沿う方向の長さは、マイクロマシンデバイス19の一辺より短くなる。   Each resist film 23 is formed at a position where two adjacent resist films 21 can be connected with the planned dividing line 17 in between. Specifically, the interval between two adjacent resist films 23 is set to be shorter than one side of the micromachine device 19. That is, the length of the exposed region C in the direction along the division line 17 is shorter than one side of the micromachine device 19.

なお、分割予定ライン17に対応するレジスト膜23は、固定部19bに対応するレジスト膜21より薄く形成されることが好ましい。このようなレジスト膜21,23は、例えば、上述した工程を複数回繰り返すことで形成できる。また、インクジェットや、グレートーンマスクを用いるフォトリソグラフィ等の方法で、厚さの異なるレジスト膜21,23を形成しても良い。   The resist film 23 corresponding to the planned dividing line 17 is preferably formed thinner than the resist film 21 corresponding to the fixing portion 19b. Such resist films 21 and 23 can be formed, for example, by repeating the above-described steps a plurality of times. Alternatively, the resist films 21 and 23 having different thicknesses may be formed by a method such as inkjet or photolithography using a gray tone mask.

レジスト膜被覆工程の後には、ウェーハ11の裏面11b側をプラズマエッチングするエッチング工程を実施する。図3は、エッチング工程を実施するプラズマエッチング装置の構成例を模式的に示す縦断面模式図である。   After the resist film coating process, an etching process for plasma etching the back surface 11b side of the wafer 11 is performed. FIG. 3 is a schematic vertical cross-sectional view schematically showing a configuration example of a plasma etching apparatus that performs an etching process.

図3に示すように、プラズマエッチング装置2は、処理空間4を形成する真空チャンバ6を備えている。真空チャンバ6の側壁6aには、ウェーハ11を搬出入するための開口8が形成されている。   As shown in FIG. 3, the plasma etching apparatus 2 includes a vacuum chamber 6 that forms a processing space 4. An opening 8 for carrying in and out the wafer 11 is formed in the side wall 6 a of the vacuum chamber 6.

開口8の外部には、開口8を開閉するゲート10が取り付けられている。ゲート10の下方には、開閉装置12が設けられており、ゲート10はこの開閉装置12で上下に移動する。開閉装置12でゲート10を下方に移動させ、開口8を開くことにより、開口8を通じてウェーハ11を真空チャンバ6の処理空間4に搬入し、又は、ウェーハ11を真空チャンバ6の処理空間4から搬出できる。   A gate 10 that opens and closes the opening 8 is attached to the outside of the opening 8. An opening / closing device 12 is provided below the gate 10, and the gate 10 moves up and down by the opening / closing device 12. The gate 10 is moved downward by the opening / closing device 12 and the opening 8 is opened, whereby the wafer 11 is carried into the processing space 4 of the vacuum chamber 6 through the opening 8 or the wafer 11 is unloaded from the processing space 4 of the vacuum chamber 6. it can.

真空チャンバ6の底壁6bには、排気口14が形成されている。この排気口14は、真空ポンプ等の排気装置16と接続されている。真空チャンバ6の処理空間4には、下部電極18と上部電極20とが対向するように配置されている。   An exhaust port 14 is formed in the bottom wall 6 b of the vacuum chamber 6. The exhaust port 14 is connected to an exhaust device 16 such as a vacuum pump. In the processing space 4 of the vacuum chamber 6, the lower electrode 18 and the upper electrode 20 are disposed so as to face each other.

下部電極18は、導電性の材料で形成されており、円盤状の保持部22と、保持部22の下面中央から下方に伸びる円柱状の支持部24とを含む。支持部24は、真空チャンバ6の底壁6bに形成された開口26に挿通されている。   The lower electrode 18 is made of a conductive material, and includes a disk-shaped holding portion 22 and a columnar support portion 24 extending downward from the center of the lower surface of the holding portion 22. The support portion 24 is inserted through an opening 26 formed in the bottom wall 6 b of the vacuum chamber 6.

開口26内において、底壁6bと支持部24との間には、絶縁性の軸受け28が配置されており、真空チャンバ6と下部電極18とは絶縁されている。下部電極18は、真空チャンバ6の外部において高周波電源30と接続されている。   In the opening 26, an insulating bearing 28 is disposed between the bottom wall 6 b and the support portion 24, and the vacuum chamber 6 and the lower electrode 18 are insulated. The lower electrode 18 is connected to the high frequency power supply 30 outside the vacuum chamber 6.

保持部22の上面には、凹部が形成されており、この凹部には、ウェーハ11を載置するテーブル32が設置されている。テーブル32には、吸引路(不図示)が設けられており、この吸引路は、下部電極28の内部に形成された流路34等を通じて吸引源36と接続されている。   A recess is formed on the upper surface of the holding unit 22, and a table 32 on which the wafer 11 is placed is installed in the recess. The table 32 is provided with a suction path (not shown), and this suction path is connected to a suction source 36 through a flow path 34 and the like formed inside the lower electrode 28.

また、保持部22の内部には、冷却流路38が形成されている。冷却流路38の一端は、支持部24に形成された冷媒供給路40を通じて循環装置42と接続されており、冷却流路38の他端は、支持部24に形成された冷媒排出路44を通じて循環装置42と接続されている。この循環装置42を作動させると、冷媒は、冷媒供給路40、冷却流路38、冷媒排出路44の順に流れ、下部電極18を冷却する。   In addition, a cooling flow path 38 is formed inside the holding unit 22. One end of the cooling flow path 38 is connected to the circulation device 42 through a refrigerant supply path 40 formed in the support portion 24, and the other end of the cooling flow path 38 is connected through a refrigerant discharge path 44 formed in the support section 24. The circulation device 42 is connected. When the circulation device 42 is operated, the refrigerant flows in the order of the refrigerant supply path 40, the cooling flow path 38, and the refrigerant discharge path 44 to cool the lower electrode 18.

上部電極20は、導電性の材料で形成されており、円盤状のガス噴出部46と、ガス噴出部46の上面中央から上方に伸びる円柱状の支持部48とを含む。支持部48は、真空チャンバ6の上壁6cに形成された開口50に挿通されている。   The upper electrode 20 is made of a conductive material and includes a disk-shaped gas ejection part 46 and a columnar support part 48 extending upward from the center of the upper surface of the gas ejection part 46. The support portion 48 is inserted through an opening 50 formed in the upper wall 6 c of the vacuum chamber 6.

開口50内において、上壁6cと支持部48との間には、絶縁性の軸受け52が配置されており、真空チャンバ6と上部電極20とは絶縁されている。上部電極20は、真空チャンバ6の外部において高周波電源30と接続されている。また、支持部48の上端部は、昇降機構56の支持アーム58に連結されており、上部電極20は、この昇降機構56で上下に移動する。   In the opening 50, an insulating bearing 52 is disposed between the upper wall 6 c and the support portion 48, and the vacuum chamber 6 and the upper electrode 20 are insulated. The upper electrode 20 is connected to a high frequency power supply 30 outside the vacuum chamber 6. Further, the upper end portion of the support portion 48 is connected to a support arm 58 of the elevating mechanism 56, and the upper electrode 20 moves up and down by the elevating mechanism 56.

ガス噴出部46の下面には、複数のガス噴出口60が形成されている。このガス噴出口60は、流路62等を通じてガス供給源64に接続されている。これにより、エッチング用の原料ガスを真空チャンバ6内の処理空間4に供給できる。   A plurality of gas ejection ports 60 are formed on the lower surface of the gas ejection part 46. The gas outlet 60 is connected to a gas supply source 64 through a flow path 62 and the like. Thereby, the raw material gas for etching can be supplied to the processing space 4 in the vacuum chamber 6.

エッチング工程では、まず、開閉機構12でゲート10を下降させる。次に、開口8を通じてウェーハ11を真空チャンバ6の処理空間4に搬入し、下部電極18のテーブル32に載置する。なお、このエッチング工程では、裏面11b側を上方に露出させるようにウェーハ11をテーブル32上に載置する。また、ウェーハ11の搬入時には、昇降機構56で上部電極20を上昇させて、ウェーハ11の搬入スペースを確保しておく。   In the etching process, first, the gate 10 is lowered by the opening / closing mechanism 12. Next, the wafer 11 is carried into the processing space 4 of the vacuum chamber 6 through the opening 8 and placed on the table 32 of the lower electrode 18. In this etching step, the wafer 11 is placed on the table 32 so that the back surface 11b side is exposed upward. Further, when the wafer 11 is carried in, the upper electrode 20 is raised by the elevating mechanism 56 to secure a loading space for the wafer 11.

その後、吸引源36の負圧を作用させて、ウェーハ11をテーブル32上に固定する。また、開閉機構12でゲート10を上昇させて、処理空間4を密閉する。さらに、下部電極18と上部電極20とがプラズマエッチングに適した所定の位置関係となるように、昇降機構56で上部電極20を下降させる。また、排気装置16を作動させて、処理空間4を真空(低圧)とする。   Thereafter, the negative pressure of the suction source 36 is applied to fix the wafer 11 on the table 32. Further, the gate 10 is raised by the opening / closing mechanism 12 to seal the processing space 4. Further, the upper electrode 20 is lowered by the elevating mechanism 56 so that the lower electrode 18 and the upper electrode 20 have a predetermined positional relationship suitable for plasma etching. Further, the exhaust device 16 is operated to make the processing space 4 vacuum (low pressure).

この状態で、ガス供給源64からエッチング用の原料ガスを所定の流量で供給しつつ、高周波電源30で下部電極18及び上部電極20に所定の高周波電力を供給すると、下部電極18及び上部電極20との間にラジカルやイオンを含むプラズマが発生する。これにより、ウェーハ11の裏面11b側はエッチング(プラズマエッチング)される。なお、エッチング用の原料ガスは、ウェーハ11の材質等に応じて適切に選択される。   In this state, if a predetermined high frequency power is supplied to the lower electrode 18 and the upper electrode 20 by the high frequency power supply 30 while supplying a raw material gas for etching from the gas supply source 64 at a predetermined flow rate, the lower electrode 18 and the upper electrode 20 are supplied. Plasma containing radicals and ions is generated between the two. Thereby, the back surface 11b side of the wafer 11 is etched (plasma etching). The etching source gas is appropriately selected according to the material of the wafer 11 and the like.

図4(A)は、エッチング工程後のウェーハを模式的に示す平面図であり、図4(B)は、エッチング工程後のウェーハを模式的に示す断面図である。なお、図4(B)では、図4(A)のAA断面を示している。また、図4(A)及び図4(B)では、レジスト膜21,23が除去された状態のウェーハ11を示している。   4A is a plan view schematically showing the wafer after the etching step, and FIG. 4B is a cross-sectional view schematically showing the wafer after the etching step. Note that FIG. 4B shows a cross section taken along the line AA in FIG. 4A and 4B show the wafer 11 with the resist films 21 and 23 removed.

上述のように、固定部19bに対応するウェーハ11の裏面11bは、レジスト膜21で被覆されている。そのため、図4(A)及び図4(B)に示すように、固定部19bに対応するウェーハ11の裏面11b側は、エッチング工程で殆ど除去されずに残る。   As described above, the back surface 11 b of the wafer 11 corresponding to the fixed portion 19 b is covered with the resist film 21. Therefore, as shown in FIGS. 4A and 4B, the back surface 11b side of the wafer 11 corresponding to the fixing portion 19b remains almost unremoved in the etching process.

一方、可動部19aに対応するウェーハ11の裏面11bは、上述のようにレジスト膜21で被覆されずに露出している。そのため、可動部19aに対応するウェーハ11の裏面11b側はエッチングで除去される。   On the other hand, the back surface 11b of the wafer 11 corresponding to the movable portion 19a is exposed without being covered with the resist film 21 as described above. Therefore, the back surface 11b side of the wafer 11 corresponding to the movable portion 19a is removed by etching.

これにより、固定部19bを支持する支持部25と、可動部19aに対応する凹部25aとが形成される。なお、凹部25aは、可動部19aに達する深さに形成される。すなわち、図4(A)に示すように、可動部19aは、凹部25aを通じてウェーハ11の裏面11b側に露出する。   Thereby, the support part 25 which supports the fixing | fixed part 19b, and the recessed part 25a corresponding to the movable part 19a are formed. In addition, the recessed part 25a is formed in the depth which reaches the movable part 19a. That is, as shown in FIG. 4A, the movable portion 19a is exposed to the back surface 11b side of the wafer 11 through the recess 25a.

また、分割予定ライン17に対応するウェーハ11の裏面11bは、上述のようにレジスト膜23で間欠的に被覆されている。そのため、主に、レジスト膜23で被覆されていない露出領域Cがエッチングで除去される。これにより、被覆領域Bに対応する連結部27と、露出領域Cに対応する貫通穴27aとが形成される。   Further, the back surface 11b of the wafer 11 corresponding to the division line 17 is intermittently covered with the resist film 23 as described above. Therefore, mainly, the exposed region C not covered with the resist film 23 is removed by etching. Thereby, the connection part 27 corresponding to the covering region B and the through hole 27a corresponding to the exposed region C are formed.

上述のように、レジスト膜23は、分割予定ライン17を挟んで隣接する2つのレジスト膜21を連結するように形成されているので、分割予定ライン17を挟んで隣接する2つの支持部25も連結部27で連結される。   As described above, since the resist film 23 is formed so as to connect the two resist films 21 adjacent to each other with the planned division line 17 interposed therebetween, the two support portions 25 adjacent to each other with the planned division line 17 also interposed therebetween. They are connected by a connecting part 27.

また、本実施形態では、レジスト膜23がレジスト膜21より薄く形成されているので、エッチングが進行するとレジスト膜23は消失し、被覆領域Bもある程度除去される。その結果、支持部25より薄い連結部27が形成される。   In the present embodiment, since the resist film 23 is formed thinner than the resist film 21, the resist film 23 disappears and the coating region B is removed to some extent as the etching proceeds. As a result, a connecting portion 27 thinner than the support portion 25 is formed.

エッチング工程の後には、追加工工程及びレジスト膜除去工程を実施する。追加工工程では、マイクロマシンデバイス19の補強構造を形成する工程や、マイクロマシンデバイス19にキャビティを形成する工程等を実施する。ただし、加工の内容はこれらに限定されず、任意に設定できる。   After the etching process, an additional process and a resist film removing process are performed. In the additional process, a step of forming a reinforcing structure of the micromachine device 19 and a step of forming a cavity in the micromachine device 19 are performed. However, the content of processing is not limited to these, and can be set arbitrarily.

レジスト膜除去工程では、ウェーハ11の裏面11b側に残存しているレジスト膜21をアッシング等の方法で除去する。なお、レジスト膜21,23を同程度の厚さに形成する場合には、レジスト膜23も残存している可能性が高い。このように、レジスト膜23が残存している場合には、レジスト膜除去工程においてレジスト膜23も併せて除去する。   In the resist film removing step, the resist film 21 remaining on the back surface 11b side of the wafer 11 is removed by a method such as ashing. When the resist films 21 and 23 are formed to have the same thickness, there is a high possibility that the resist film 23 remains. Thus, when the resist film 23 remains, the resist film 23 is also removed in the resist film removing step.

なお、追加工工程及びレジスト膜除去工程の順序は、特に限定されない。追加工工程を実施した後にレジスト膜除去工程を実施しても良いし、レジスト膜除去工程を実施した後に追加工工程を実施しても良い。   In addition, the order of an additional process process and a resist film removal process is not specifically limited. The resist film removing process may be performed after the additional process is performed, or the additional process may be performed after the resist film removing process.

追加工工程及びレジスト膜除去工程の後には、ウェーハ支持工程を実施する。図5は、ウェーハ支持工程を模式的に示す斜視図である。図5に示すように、ウェーハ支持工程では、ウェーハ11の裏面11b側にウェーハ11より大径のダイシングテープ31を貼着する。   After the additional processing step and the resist film removal step, a wafer support step is performed. FIG. 5 is a perspective view schematically showing the wafer support process. As shown in FIG. 5, in the wafer support step, a dicing tape 31 having a diameter larger than that of the wafer 11 is attached to the back surface 11 b side of the wafer 11.

また、ダイシングテープ31の外周部には、環状のフレーム33を装着しておく。これにより、ウェーハ11は、ダイシングテープ31を介して環状のフレーム33に支持される。   An annular frame 33 is attached to the outer periphery of the dicing tape 31. As a result, the wafer 11 is supported by the annular frame 33 via the dicing tape 31.

ウェーハ支持工程の後には、分割予定ライン17に沿ってウェーハ11を分割する分割工程を実施する。図6(A)及び図6(B)は、分割工程を模式的に示す一部断面側面図である。   After the wafer support process, a dividing process for dividing the wafer 11 along the scheduled dividing line 17 is performed. 6A and 6B are partial cross-sectional side views schematically showing the dividing step.

図6(A)に示すように、分割工程は、エキスパンド装置72で実施される。エキスパンド装置72は、ウェーハ11を支持する支持構造74と、ウェーハ11の裏面11b側に貼着されたダイシングテープ31を拡張する円筒状の拡張ドラム76とを備えている。拡張ドラム76の内径は、ウェーハ11の外径より大きく、拡張ドラム76の外径は、フレーム33の内径より小さい。   As shown in FIG. 6A, the dividing step is performed by the expanding device 72. The expanding device 72 includes a support structure 74 that supports the wafer 11 and a cylindrical expansion drum 76 that expands the dicing tape 31 attached to the back surface 11 b side of the wafer 11. The inner diameter of the expansion drum 76 is larger than the outer diameter of the wafer 11, and the outer diameter of the expansion drum 76 is smaller than the inner diameter of the frame 33.

支持構造74は、フレーム33を支持する環状のフレーム支持テーブル78を含む。このフレーム支持テーブル78の上面は、フレーム33を載置する載置面となっている。フレーム支持テーブル78の外周部分には、フレーム33を固定する複数のクランプ80が設けられている。   The support structure 74 includes an annular frame support table 78 that supports the frame 33. The upper surface of the frame support table 78 is a mounting surface on which the frame 33 is mounted. A plurality of clamps 80 for fixing the frame 33 are provided on the outer peripheral portion of the frame support table 78.

支持構造74の下方には、昇降機構82が設けられている。昇降機構82は、基台(不図示)に固定されたシリンダケース84と、シリンダケース84に挿通されたピストンロッド86とを備えている。ピストンロッド86の上端部には、フレーム支持テーブル78が固定されている。   A lifting mechanism 82 is provided below the support structure 74. The lifting mechanism 82 includes a cylinder case 84 fixed to a base (not shown) and a piston rod 86 inserted through the cylinder case 84. A frame support table 78 is fixed to the upper end portion of the piston rod 86.

この昇降機構82は、フレーム支持テーブル78の上面(載置面)を、拡張ドラム76の上端と略等しい高さの基準位置と、拡張ドラム76の上端より下方の拡張位置と、に位置付けるように支持構造74を昇降させる。   The elevating mechanism 82 positions the upper surface (mounting surface) of the frame support table 78 at a reference position having a height substantially equal to the upper end of the extension drum 76 and an extension position below the upper end of the extension drum 76. The support structure 74 is raised and lowered.

分割工程では、まず、図6(A)に示すように、基準位置に位置付けられたフレーム支持テーブル78の上面にウェーハ11を支持したフレーム33を載置し、クランプ80で固定する。これにより、拡張ドラム76の上端は、ウェーハ11の外周とフレーム33の内周との間に位置するダイシングテープ31に接触する。   In the dividing step, first, as shown in FIG. 6A, the frame 33 supporting the wafer 11 is placed on the upper surface of the frame support table 78 positioned at the reference position, and fixed by the clamp 80. Thereby, the upper end of the expansion drum 76 contacts the dicing tape 31 positioned between the outer periphery of the wafer 11 and the inner periphery of the frame 33.

次に、昇降機構82で支持構造74を下降させて、図6(B)に示すように、フレーム支持テーブル78の上面を拡張ドラム76の上端より下方の拡張位置に位置付ける。その結果、拡張ドラム76はフレーム支持テーブル78に対して上昇し、ダイシングテープ31は拡張ドラム76で押し上げられるように拡張する。   Next, the support structure 74 is lowered by the elevating mechanism 82, and the upper surface of the frame support table 78 is positioned at the extended position below the upper end of the expansion drum 76, as shown in FIG. As a result, the expansion drum 76 rises with respect to the frame support table 78, and the dicing tape 31 expands so as to be pushed up by the expansion drum 76.

上述のように、ウェーハ11には、分割予定ライン17に沿って間欠的に貫通穴27aが形成されている。そのため、ダイシングテープ31を拡張して外力を付与すると、ウェーハ11は、貫通穴27aを起点に複数のデバイスチップ35に分割される。   As described above, the through holes 27 a are intermittently formed in the wafer 11 along the scheduled division lines 17. Therefore, when the dicing tape 31 is expanded and an external force is applied, the wafer 11 is divided into a plurality of device chips 35 starting from the through holes 27a.

以上のように、本実施形態に係るウェーハの加工方法では、マイクロマシンデバイス19の可動部19aに達する凹部25aをウェーハ11の裏面11b側に形成するエッチング工程において、分割予定ライン17に沿う貫通穴27aを間欠的に形成し、後の分割工程で外力を加えてウェーハ11を分割するので、切削ブレードで切削する場合のように、切削液の衝撃等でマイクロマシンデバイス19が破損することはない。   As described above, in the wafer processing method according to the present embodiment, in the etching process for forming the concave portion 25a reaching the movable portion 19a of the micromachine device 19 on the back surface 11b side of the wafer 11, the through hole 27a along the division line 17 is formed. Since the wafer 11 is divided by applying an external force in the subsequent dividing step, the micromachine device 19 is not damaged by the impact of the cutting fluid as in the case of cutting with a cutting blade.

また、高価なレーザー加工装置を用いずに済むので、加工コストを低く抑えることができる。さらに、エッチング工程では、分割予定ライン17に沿う貫通穴27aを間欠的に形成することでデバイスチップ35が連結された状態を保っているので、エッチング工程後の追加工工程においてデバイスチップ35の位置がずれてしまうことはなく、ウェーハ11を適切に追加工できる。   Further, since it is not necessary to use an expensive laser processing apparatus, the processing cost can be kept low. Furthermore, in the etching process, since the device chip 35 is kept connected by intermittently forming the through holes 27a along the planned dividing line 17, the position of the device chip 35 in the additional process after the etching process is maintained. Therefore, the wafer 11 can be appropriately additionally processed.

また、本実施形態に係るウェーハの加工方法では、レジスト膜23をレジスト膜21より薄く形成することで、連結部27は支持部25より薄く形成されるので、後の分割工程において、薄い連結部27を起点にウェーハ11を適切に分割できる。   Further, in the wafer processing method according to the present embodiment, the connecting portion 27 is formed thinner than the support portion 25 by forming the resist film 23 thinner than the resist film 21, so that the thin connecting portion is formed in the subsequent dividing step. The wafer 11 can be appropriately divided starting from 27.

なお、上記実施形態に係る構成、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。   Note that the configurations, methods, and the like according to the above-described embodiments can be modified as appropriate without departing from the scope of the object of the present invention.

11 ウェーハ
11a 表面
11b 裏面
11c 外周
13 デバイス領域
15 外周余剰領域
17 分割予定ライン(ストリート)
19 マイクロマシンデバイス
19a 可動部
19b 固定部
21 レジスト膜
21a 開口
23 レジスト膜
25 支持部
25a 凹部
27 連結部
27a 貫通穴
31 ダイシングテープ
33 フレーム
35 デバイスチップ
B 被覆領域
C 露出領域
2 プラズマエッチング装置
4 処理空間
6 真空チャンバ
6a 側壁
6b 底壁
6c 上壁
8 開口
10 ゲート
12 開閉機構
14 排気口
16 排気装置
18 下部電極
20 上部電極
22 保持部
24 支持部
26 開口
28 軸受け
30 高周波電源
32 テーブル
34 流路
36 吸引源
38 冷却流路
40 冷媒導入路
42 循環装置
44 冷媒排出路
46 ガス噴出部
48 支持部
50 開口
52 軸受け
56 昇降機構
58 支持アーム
60 噴出口
62 流路
64 ガス供給源
72 エキスパンド装置
74 支持構造
76 拡張ドラム
78 フレーム支持テーブル
80 クランプ
82 昇降機構
84 シリンダケース
86 ピストンロッド
DESCRIPTION OF SYMBOLS 11 Wafer 11a Front surface 11b Back surface 11c Outer periphery 13 Device area | region 15 Outer periphery excess area | region 17 Divided line (street)
DESCRIPTION OF SYMBOLS 19 Micromachine device 19a Movable part 19b Fixed part 21 Resist film 21a Opening 23 Resist film 25 Support part 25a Concave part 27 Connection part 27a Through hole 31 Dicing tape 33 Frame 35 Device chip B Covering area C Exposed area 2 Plasma etching apparatus 4 Processing space 6 Vacuum chamber 6a Side wall 6b Bottom wall 6c Top wall 8 Opening 10 Gate 12 Opening / closing mechanism 14 Exhaust port 16 Exhaust device 18 Lower electrode 20 Upper electrode 22 Holding part 24 Support part 26 Opening 28 Bearing 30 High frequency power supply 32 Table 34 Flow path 36 Suction source DESCRIPTION OF SYMBOLS 38 Cooling flow path 40 Refrigerant introduction path 42 Circulating device 44 Refrigerant discharge path 46 Gas ejection part 48 Support part 50 Opening 52 Bearing 56 Lifting mechanism 58 Support arm 60 Jet outlet 62 Channel 64 Gas supply source 72 Expanding apparatus 74 Support structure 76 Expansion drum 78 Frame support table 80 Clamp 82 Lifting mechanism 84 Cylinder case 86 Piston rod

Claims (2)

表面に複数の分割予定ラインが格子状に形成されているとともに、該複数の分割予定ラインによって区画された複数の領域に、可動部と該可動部に接続された固定部とを有するマイクロマシンデバイスが形成されたウェーハの加工方法であって、
該マイクロマシンデバイスの該固定部に対応するウェーハの裏面側をレジスト膜で被覆して、該可動部に対応するウェーハの裏面側を露出させるとともに、該分割予定ラインに対応するウェーハの裏面側をレジスト膜で間欠的に被覆して、レジスト膜で被覆された被覆領域と、ウェーハの裏面が露出した該マイクロマシンデバイスの一辺より短い露出領域と、を該分割予定ラインに沿って交互に設けるレジスト膜被覆工程と、
該レジスト膜被覆工程が実施されたウェーハの裏面側からプラズマエッチングを施し、ウェーハの該可動部に対応する裏面側に該可動部に達する凹部を形成するとともに、該分割予定ラインに沿って該露出領域に対応する貫通穴を形成するエッチング工程と、
該エッチング工程の後にウェーハに対して所定の追加工を行う追加工工程と、
該追加工工程の前または後に該レジスト膜を除去するレジスト膜除去工程と、
該レジスト膜除去工程と該追加工工程とが実施された後、ウェーハの裏面側を環状のフレームに装着されたダイシングテープに貼着するウェーハ支持工程と、
該ダイシングテープを拡張することによりウェーハに外力を加えて該分割予定ラインに沿ってウェーハを分割する分割工程と、を含むことを特徴とするウェーハの加工方法。
A micromachine device having a plurality of division lines formed on the surface in a lattice shape and having a movable portion and a fixed portion connected to the movable portion in a plurality of regions partitioned by the plurality of division lines. A method for processing a formed wafer, comprising:
The back side of the wafer corresponding to the fixed part of the micromachine device is coated with a resist film to expose the back side of the wafer corresponding to the movable part, and the back side of the wafer corresponding to the division line is resisted. Resist film coating in which a coating region that is intermittently covered with a film and covered with a resist film and an exposed region that is shorter than one side of the micromachine device where the back surface of the wafer is exposed are alternately provided along the division line Process,
Plasma etching is performed from the back surface side of the wafer on which the resist film coating step has been performed, and a recess reaching the movable portion is formed on the back surface side corresponding to the movable portion of the wafer, and the exposure is performed along the division line. An etching step for forming a through hole corresponding to the region;
An additional processing step for performing a predetermined additional processing on the wafer after the etching step;
A resist film removing step for removing the resist film before or after the additional processing step;
After the resist film removing step and the additional processing step are performed, a wafer supporting step of attaching the back side of the wafer to a dicing tape attached to an annular frame,
A dividing step of applying an external force to the wafer by dividing the dicing tape to divide the wafer along the scheduled dividing line.
該分割予定ラインに対応する該被覆領域のレジスト膜は、該固定部に対応するウェーハの裏面側を被覆するレジスト膜よりも薄く形成され、該エッチング工程後のウェーハの該被覆領域に対応する部分の厚さは、該固定部に対応する部分の厚さよりも薄いことを特徴とする請求項1に記載のウェーハの加工方法。
The resist film in the covering region corresponding to the division line is formed thinner than the resist film covering the back side of the wafer corresponding to the fixed portion, and the portion corresponding to the covering region of the wafer after the etching step The wafer processing method according to claim 1, wherein the thickness of the wafer is thinner than a thickness of a portion corresponding to the fixed portion.
JP2014140176A 2014-07-08 2014-07-08 Wafer processing method Active JP6308895B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014140176A JP6308895B2 (en) 2014-07-08 2014-07-08 Wafer processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014140176A JP6308895B2 (en) 2014-07-08 2014-07-08 Wafer processing method

Publications (2)

Publication Number Publication Date
JP2016018869A JP2016018869A (en) 2016-02-01
JP6308895B2 true JP6308895B2 (en) 2018-04-11

Family

ID=55233899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014140176A Active JP6308895B2 (en) 2014-07-08 2014-07-08 Wafer processing method

Country Status (1)

Country Link
JP (1) JP6308895B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7246244B2 (en) * 2019-05-09 2023-03-27 株式会社ディスコ Method for attaching protective member to workpiece

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (en) * 1994-01-28 2001-04-16 富士通株式会社 Semiconductor device manufacturing method and semiconductor device manufactured by such manufacturing method
JP2009206291A (en) * 2008-02-28 2009-09-10 Panasonic Corp Semiconductor substrate, semiconductor device, and manufacturing method thereof
JP5775409B2 (en) * 2011-09-29 2015-09-09 スタンレー電気株式会社 Manufacturing method of optical scanner

Also Published As

Publication number Publication date
JP2016018869A (en) 2016-02-01

Similar Documents

Publication Publication Date Title
TWI570802B (en) Electrolytic etching device
JP6450763B2 (en) Method and apparatus for plasma dicing a semiconductor wafer
US9159622B2 (en) Dividing method for wafer
JP2019197899A (en) Method and apparatus for plasma-dicing semiconductor wafer
JP6188587B2 (en) Wafer dividing method
US10468303B2 (en) Device chip manufacturing method
TWI781256B (en) Wafer dividing method and wafer dividing apparatus
JP6308895B2 (en) Wafer processing method
JP6188589B2 (en) Wafer dividing method
JP2015133460A (en) Method for dividing wafer
TW201738926A (en) A plasma-based process tool
JP2007517409A (en) Multiple semiconductor wafer support system and method
US20210043474A1 (en) Plasma etching apparatus
JP6161365B2 (en) Workpiece etching method
JP5272648B2 (en) Semiconductor device manufacturing method and semiconductor substrate processing method
JP7301477B2 (en) Plasma etching equipment
JP6862045B2 (en) Processing method
JP5454776B2 (en) Through hole formation method
CN114640934B (en) MEMS microphone and preparation method thereof
JP2015103568A (en) Etching method for work piece
EP4201872A1 (en) Microsystem and manufacturing method
JP2018056486A (en) Mask forming method and wafer processing method
JP2018206947A (en) Tape extension device
JP6210792B2 (en) Plasma etching equipment
JP6113022B2 (en) Plasma etching equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180313

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R150 Certificate of patent or registration of utility model

Ref document number: 6308895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250