JP6287644B2

JP6287644B2 - Control device for electric power steering device

Info

Publication number: JP6287644B2
Application number: JP2014137471A
Authority: JP
Inventors: 上野　雅史; 雅史上野
Original assignee: NSK Ltd
Current assignee: NSK Ltd
Priority date: 2014-07-03
Filing date: 2014-07-03
Publication date: 2018-03-07
Anticipated expiration: 2034-07-03
Also published as: JP2016013789A

Description

本発明は、車両の操舵系にモータによる操舵補助力を減速機構を介して付与するようにした電動パワーステアリング装置の制御装置に関し、特に、２個のＣＰＵ（Central Processing Unit）を有するマルチコアＭＣＵ（Multi-core Micro Controller Unit）を搭載し、２個のＣＰＵのうち一方のＣＰＵに故障が発生した際に、故障していない他方のＣＰＵで電動パワーステアリング装置の基本機能のみを動作させることにより、電動パワーステアリング装置の継続性を高めるようにした電動パワーステアリング装置の制御装置に関する。 The present invention relates to a control device for an electric power steering apparatus in which a steering assist force by a motor is applied to a steering system of a vehicle via a speed reduction mechanism, and in particular, a multi-core MCU having two CPUs (Central Processing Units) ( Multi-core Micro Controller Unit), when one of the two CPUs fails, by operating only the basic functions of the electric power steering device with the other CPU that has not failed, The present invention relates to a control device for an electric power steering device that enhances the continuity of the electric power steering device.

車両のステアリング機構にモータの回転力で操舵補助力（アシスト力）を付与する電動パワーステアリング装置は、モータの駆動力を減速機構を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に操舵補助力を付与するようになっている。かかる従来の電動パワーステアリング装置（ＥＰＳ）は、操舵補助力のトルクを正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、操舵補助指令値（電流指令値）とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にＰＷＭ（パルス幅変調）制御のデューティの調整で行っている。 An electric power steering apparatus that applies a steering assist force (assist force) to a vehicle steering mechanism by a rotational force of a motor is provided with a steering shaft or a rack shaft by a transmission mechanism such as a gear or a belt via a speed reduction mechanism. A steering assist force is applied to the vehicle. Such a conventional electric power steering device (EPS) performs feedback control of the motor current in order to accurately generate the torque of the steering assist force. In feedback control, the motor applied voltage is adjusted so that the difference between the steering assist command value (current command value) and the motor current detection value is small. The adjustment of the motor applied voltage is generally performed by PWM (pulse width). This is done by adjusting the duty of modulation) control.

電動パワーステアリング装置の一般的な構成を図１に示して説明すると、ハンドル１のコラム軸（ステアリングシャフト、ハンドル軸）２は減速機構の減速ギア３、ユニバーサルジョイント４ａ及び４ｂ、ピニオンラック機構５、タイロッド６ａ，６ｂを経て、更にハブユニット７ａ，７ｂを介して操向車輪８Ｌ，８Ｒに連結されている。また、コラム軸２には、ハンドル１の操舵トルクを検出するトルクセンサ１０及び操舵角θを検出する舵角センサ１４が設けられており、ハンドル１の操舵力を補助するモータ２０が減速機構の減速ギア（ギア比ｎ）３を介してコラム軸２に連結されている。電動パワーステアリング装置を制御するコントロールユニット（ＥＣＵ）３０には、バッテリ１３から電力が供給されると共に、イグニションキー１１を経てイグニションキー信号が入力される。コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴｈと車速センサ１２で検出された車速Ｖｅｌとに基づいてアシスト（操舵補助）指令の電流指令値の演算を行い、電流指令値に補償等を施した電圧制御指令値Ｖｒｅｆによってモータ２０に供給する電流を制御する。舵角センサ１４は必須のものではなく、配設されていなくても良い。 The general configuration of the electric power steering apparatus will be described with reference to FIG. 1. A column shaft (steering shaft, handle shaft) 2 of the handle 1 is a reduction gear 3 of a reduction mechanism, universal joints 4a and 4b, a pinion rack mechanism 5, The tie rods 6a and 6b are connected to the steered wheels 8L and 8R via the hub units 7a and 7b. Further, the column shaft 2 is provided with a torque sensor 10 for detecting the steering torque of the handle 1 and a rudder angle sensor 14 for detecting the steering angle θ, and a motor 20 for assisting the steering force of the handle 1 serves as a speed reduction mechanism. It is connected to the column shaft 2 via a reduction gear (gear ratio n) 3. The control unit (ECU) 30 that controls the electric power steering apparatus is supplied with electric power from the battery 13 and also receives an ignition key signal via the ignition key 11. The control unit 30 calculates a current command value of an assist (steering assistance) command based on the steering torque Th detected by the torque sensor 10 and the vehicle speed Vel detected by the vehicle speed sensor 12, and compensates the current command value. The current supplied to the motor 20 is controlled by the voltage control command value Vref subjected to. The steering angle sensor 14 is not essential and may not be arranged.

コントロールユニット３０には、車両の各種情報を授受するＣＡＮ（Controller Area Network）５０が接続されており、車速ＶｅｌはＣＡＮ５０から受信することも可能である。また、コントロールユニット３０には、ＣＡＮ５０以外の通信、アナログ／ディジタル信号、電波等を授受する非ＣＡＮ５１も接続されている。 The control unit 30 is connected to a CAN (Controller Area Network) 50 that transmits and receives various types of vehicle information, and the vehicle speed Vel can also be received from the CAN 50. The control unit 30 is also connected to a non-CAN 51 that exchanges communications other than the CAN 50, analog / digital signals, radio waves, and the like.

コントロールユニット３０は主としてＣＰＵ（ＭＰＵやＭＣＵ等も含む）で構成されるが、そのＣＰＵ内部においてプログラムで実行される一般的な機能を示すと図２のようになる。 The control unit 30 is mainly composed of a CPU (including an MPU, MCU, etc.). FIG. 2 shows general functions executed by a program inside the CPU.

図２を参照してコントロールユニット３０の機能及び動作を説明すると、トルクセンサ１０で検出された操舵トルクＴｈ及び車速センサ１２で検出された（若しくはＣＡＮ５０からの）車速Ｖｅｌは、電流指令値Ｉｒｅｆ１を演算する電流指令値演算部３１に入力される。電流指令値演算部３１は、入力された操舵トルクＴｈ及び車速Ｖｅｌに基づいてアシストマップ等を用いて、モータ２０に供給する電流の制御目標値である電流指令値Ｉｒｅｆ１を演算する。電流指令値Ｉｒｅｆ１は加算部３２Ａを経て電流制限部３３に入力され、最大電流を制限された電流指令値Ｉｒｅｆｍが減算部３２Ｂに入力され、フィードバックされているモータ電流値Ｉｍとの偏差Ｉ（Ｉｒｅｆｍ−Ｉｍ）が演算され、その偏差Ｉが操舵動作の特性改善のためのＰＩ制御（比例積分制御）部３５に入力される。ＰＩ制御部３５で特性改善された電圧制御指令値ＶｒｅｆがＰＷＭ制御部３６に入力され、更に駆動部としてのインバータ回路３７を介してモータ２０がＰＷＭ駆動される。モータ２０の電流値Ｉｍはモータ電流検出器３８で検出され、減算部３２Ｂにフィードバックされる。インバータ回路３７は駆動素子としてＦＥＴが用いられ、ＦＥＴのブリッジ回路で構成されている。 The function and operation of the control unit 30 will be described with reference to FIG. 2. The steering torque Th detected by the torque sensor 10 and the vehicle speed Vel detected by the vehicle speed sensor 12 (or from the CAN 50) are expressed as a current command value Iref1. The current command value calculation unit 31 to be calculated is input. The current command value calculation unit 31 calculates a current command value Iref1, which is a control target value of the current supplied to the motor 20, using an assist map or the like based on the input steering torque Th and vehicle speed Vel. The current command value Iref1 is input to the current limiter 33 through the adder 32A, and the current command value Irefm whose maximum current is limited is input to the subtractor 32B, and the deviation I (Irefm) from the fed back motor current value Im. -Im) is calculated, and the deviation I is input to the PI control (proportional integral control) unit 35 for improving the characteristics of the steering operation. The voltage control command value Vref whose characteristics are improved by the PI control unit 35 is input to the PWM control unit 36, and the motor 20 is PWM driven via an inverter circuit 37 as a drive unit. The current value Im of the motor 20 is detected by the motor current detector 38 and fed back to the subtraction unit 32B. The inverter circuit 37 uses an FET as a drive element, and is configured by an FET bridge circuit.

また、加算部３２Ａには補償信号生成部３４からの補償信号ＣＭが加算されており、補償信号ＣＭの加算によって操舵システム系の特性補償を行い、収れん性や慣性特性等を改善するようになっている。補償信号生成部３４は、セルフアライニングトルク（ＳＡＴ）３４３と慣性３４２を加算部３４４で加算し、その加算結果に更に収れん性３４１を加算部３４５で加算し、加算部３４５の加算結果を補償信号ＣＭとしている。 Further, the compensation signal CM from the compensation signal generation unit 34 is added to the addition unit 32A, and the compensation of the steering system system is performed by the addition of the compensation signal CM, thereby improving the convergence and inertia characteristics. ing. The compensation signal generation unit 34 adds the self-aligning torque (SAT) 343 and the inertia 342 by the addition unit 344, and further adds the convergence 341 to the addition result by the addition unit 345, and compensates the addition result of the addition unit 345. The signal CM is used.

従来、このような電動パワーステアリング装置の制御装置（ＥＣＵ）として、例えば特開２００７−５５６０５号公報（特許文献１）に示されるように、２個のＭＣＵ（２個のマイコン）を搭載し、電動パワーステアリング装置の制御を行うものが提案されている。 Conventionally, as a control device (ECU) of such an electric power steering device, for example, as shown in Japanese Patent Application Laid-Open No. 2007-55605 (Patent Document 1), two MCUs (two microcomputers) are mounted, A device for controlling an electric power steering apparatus has been proposed.

即ち、特許文献１では、電動パワーステアリング装置の制御装置（ＥＣＵ）に、２個のＭＣＵを搭載し、それぞれのＭＣＵに異なる機能を割り当て、更にＭＣＵ間で相互監視を行い、１個のＭＣＵに故障が発生した場合には、故障していないもう１個のＭＣＵ、即ち、正常なＭＣＵだけで電動パワーステアリング装置の制御を継続させるようにしている。 That is, in Patent Document 1, two MCUs are mounted on the control unit (ECU) of the electric power steering apparatus, different functions are assigned to the respective MCUs, and mutual monitoring is performed between the MCUs. When a failure occurs, control of the electric power steering apparatus is continued only by another MCU that is not broken, that is, a normal MCU.

特開２００７−５５６０５号公報JP 2007-55605 A

しかしながら、特許文献１に開示された制御装置（ＥＣＵ）による制御方式では、ＭＣＵ間に十分な通信容量を確保することが難しく、１個のＭＣＵに故障が発生した場合に、電動パワーステアリング装置の動作を継続するために必要な情報が、正常なＭＣＵに伝えられない恐れがある。 However, in the control method by the control device (ECU) disclosed in Patent Document 1, it is difficult to secure a sufficient communication capacity between MCUs, and when an electric power steering device fails, the electric power steering device Information necessary to continue the operation may not be transmitted to a normal MCU.

例えば、ハンドル（ステアリングホイール）の操舵力を補助するモータが高温状態にあり、電流に出力制限が掛けられている時に、１個のＭＣＵに故障が発生した場合に、その出力制限情報が正常なＭＣＵに伝えられずに、その正常なＭＣＵで電動パワーステアリング装置の動作（操舵補助）を継続すると、モータが異常に発熱し、破壊され、電動パワーステアリング装置が危険な状態になる恐れが出てくるという問題が生じてしまう。 For example, when a motor that assists the steering force of the steering wheel (steering wheel) is in a high temperature state and the output is limited to the current, if a failure occurs in one MCU, the output restriction information is normal. If the operation of the electric power steering device (steering assistance) is continued with the normal MCU without being communicated to the MCU, the motor may overheat and be destroyed, and the electric power steering device may be in a dangerous state. The problem of coming will arise.

本発明は、上述のような事情よりなされたものであり、本発明の目的は、２個のＣＰＵを有するマルチコアＭＣＵを搭載すると共に、マルチコアＭＣＵに内蔵されている共有ＲＡＭに電動パワーステアリング装置の基本機能を継続するために必要な情報を予め格納することで、２個のＣＰＵのうち１個のＣＰＵに故障が発生した場合に、必要な情報がもう１個の正常なＣＰＵに伝わらずに電動パワーステアリング装置が危険な状態になること無く、その正常なＣＰＵで電動パワーステアリング装置の基本機能を安全に動作させる（即ち、正常なＣＰＵで電動パワーステアリング装置の操舵補助を安全に継続する）ようにした電動パワーステアリング装置の制御装置を提供することにある。 The present invention has been made under the circumstances as described above, and an object of the present invention is to install a multi-core MCU having two CPUs and to provide a shared RAM built in the multi-core MCU with an electric power steering device. By storing in advance information necessary for continuing the basic function, when one of the two CPUs fails, the necessary information is not transmitted to the other normal CPU. The basic function of the electric power steering apparatus is safely operated by the normal CPU without causing the electric power steering apparatus to be in a dangerous state (that is, the steering assist of the electric power steering apparatus is safely continued by the normal CPU). An object of the present invention is to provide a control device for an electric power steering device.

本発明は、マルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置に関し、本発明の上記目的は、前記マルチコアＭＣＵは、前記電動パワーステアリング装置の基本機能を動作させる第１ＣＰＵと、前記第１ＣＰＵを常時監視しており、前記第１ＣＰＵの故障発生時に前記第１ＣＰＵの故障を検出できる第１ＣＰＵ監視回路と、前記第１ＣＰＵのみがアクセスする専用ＲＡＭである第１ＲＡＭと、前記電動パワーステアリング装置の付加機能を動作させる第２ＣＰＵと、前記第２ＣＰＵを常時監視しており、前記第２ＣＰＵの故障発生時に前記第２ＣＰＵの故障を検出できる第２ＣＰＵ監視回路と、前記第２ＣＰＵのみがアクセスする専用ＲＡＭである第２ＲＡＭと、前記第１ＣＰＵ監視回路及び前記第２ＣＰＵ監視回路から、各ＣＰＵの故障情報を受け取り、受け取った故障情報に基づいて各ＣＰＵの動作を制御するＣＰＵ制御器と、前記第１ＣＰＵ及び前記第２ＣＰＵの両方からアクセス可能な共有ＲＡＭと、前記第１ＣＰＵ及び前記第２ＣＰＵの両方からアクセス可能なペリフェラルとを備え、前記マルチコアＭＣＵでは、前記第１ＲＡＭのアドレスと前記第２ＲＡＭのアドレスを同じにしており、前記基本機能に必要で、且つ、前記第１ＲＡＭに予め格納されている固定値を前記第２ＲＡＭの同じアドレスにも予め格納しておき、前記基本機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納しておくことにより達成される。 The present invention relates to a control device for an electric power steering apparatus equipped with a multi-core MCU, and the object of the present invention is to provide the multi-core MCU with a first CPU for operating basic functions of the electric power steering apparatus and the first CPU at all times. A first CPU monitoring circuit that monitors and detects a failure of the first CPU when a failure of the first CPU occurs, a first RAM that is a dedicated RAM accessed only by the first CPU, and additional functions of the electric power steering device A second CPU to be operated, a second CPU that constantly monitors the second CPU, can detect a failure of the second CPU when a failure of the second CPU, and a second RAM that is a dedicated RAM accessed only by the second CPU And from the first CPU monitoring circuit and the second CPU monitoring circuit, A CPU controller that receives CPU failure information and controls the operation of each CPU based on the received failure information; a shared RAM that is accessible from both the first CPU and the second CPU; the first CPU and the second CPU In the multi-core MCU, the address of the first RAM and the address of the second RAM are the same, and are necessary for the basic function and stored in the first RAM in advance. This is achieved by storing a fixed value in advance in the same address of the second RAM, and storing in advance in the shared RAM variables necessary for continuously operating the basic function.

また、本発明の上記目的は、前記ペリフェラルの制御レジスタに、ＣＰＵによる誤書き換え防止機能を付けるようにしており、誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有ＲＡＭに格納しておき、前記第１ＣＰＵ監視回路が前記第１ＣＰＵの故障を検出した時に、第１ＣＰＵ故障情報を前記ＣＰＵ制御器に通知すると共に、前記第２ＣＰＵ監視回路が前記第２ＣＰＵの故障を検出した時に、第２ＣＰＵ故障情報を前記ＣＰＵ制御器に通知するようにすることにより、或いは、前記ＣＰＵ制御器は、受け取った前記故障情報が前記第２ＣＰＵ故障情報である場合に、故障した前記第２ＣＰＵの動作を停止させるとともに、前記第２ＣＰＵ故障情報を前記第１ＣＰＵに通知し、前記第１ＣＰＵによって前記共有ＲＡＭの誤書き換えが無かったと判定された場合に、前記第１ＣＰＵだけで前記基本機能を動作させることにより、前記電動パワーステアリング装置の制御を継続することにより、或いは、前記ＣＰＵ制御器は、受け取った前記故障情報が前記第１ＣＰＵ故障情報である場合に、故障した前記第１ＣＰＵの動作を停止させるとともに正常な前記第２ＣＰＵの動作をも停止させることにより、一旦前記電動パワーステアリング装置の制御を停止させるようにし、前記電動パワーステアリング装置の制御停止から所定の時間が経過した後に、前記第２ＣＰＵで前記基本機能を動作させるように、前記第２ＣＰＵを再起動し、前記第２ＣＰＵによって前記共有ＲＡＭの誤書き換えが無かったと判定された場合に、前記第２ＣＰＵだけで前記電動パワーステアリング装置の制御を継続することにより、或いは、前記第２ＣＰＵの故障時に、前記第１ＣＰＵの処理能力に余裕がある場合には、前記基本機能だけでなく一部の付加機能も前記第１ＣＰＵで動作させるようにし、前記一部の付加機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納するとともに、誤書き換えチェック用に前記必要な変数を反転した値も前記共有ＲＡＭに格納しておくことにより、或いは、前記第１ＣＰＵの故障時に、前記第２ＣＰＵの処理能力に余裕がある場合には、前記第２ＣＰＵで前記基本機能及び一部の付加機能を動作させるように、前記第２ＣＰＵを再起動するようにし、前記一部の付加機能を継続して動作させるために必要な変数を前記共有ＲＡＭに予め格納するとともに、誤書き換えチェック用に前記必要な変数を反転した値も前記共有ＲＡＭに格納しておくことにより、より効果的に達成される。 In addition, the object of the present invention is to add an erroneous rewrite prevention function by the CPU to the control register of the peripheral, and to change the necessary variables for continuously operating the basic function for the erroneous rewrite check. The inverted value is also stored in the shared RAM, and when the first CPU monitoring circuit detects a failure of the first CPU, the first CPU failure information is notified to the CPU controller, and the second CPU monitoring circuit When a failure of the second CPU is detected, the CPU controller is notified of the second CPU failure information, or when the received failure information is the second CPU failure information. , The operation of the failed second CPU is stopped, the second CPU failure information is notified to the first CPU, and the second CPU When the CPU determines that the shared RAM has not been erroneously rewritten, the basic function is operated only by the first CPU, the control of the electric power steering device is continued, or the CPU controller When the received failure information is the first CPU failure information, the operation of the failed first CPU and the normal operation of the second CPU are stopped, thereby temporarily stopping the operation of the electric power steering apparatus. The control is stopped, and after a predetermined time has elapsed since the control stop of the electric power steering apparatus, the second CPU is restarted so that the basic function is operated by the second CPU. When it is determined that the shared RAM has not been erroneously rewritten, the second When the control of the electric power steering device is continued only with the PU, or when the processing capacity of the first CPU is sufficient when the second CPU fails, not only the basic functions but also some additional functions Is a value obtained by causing the first CPU to operate, storing variables necessary for continuously operating some of the additional functions in the shared RAM, and inverting the necessary variables for erroneous rewriting check. Are also stored in the shared RAM, or when the first CPU is out of order, if the processing capacity of the second CPU is sufficient, the second CPU operates the basic function and some additional functions. In this case, the second CPU is restarted, and variables necessary for continuously operating the some additional functions are stored in the shared RAM in advance. This is achieved more effectively by storing the value obtained by inverting the necessary variable for the erroneous rewrite check in the shared RAM.

本発明に係る電動パワーステアリング装置の制御装置によれば、２個のＣＰＵを有（内蔵）するマルチコアＭＣＵを搭載すると共に、マルチコアＭＣＵに内蔵されている共有ＲＡＭに電動パワーステアリング装置の基本機能を継続するために必要な情報（必要な変数）を予め格納するようにしているので、２個のＣＰＵのうち１個のＣＰＵに故障が発生した場合であっても、故障していないもう１個のＣＰＵが共有ＲＡＭに格納されている基本機能を継続するために必要な情報（必要な変数）に確実にアクセス可能のため、基本機能を継続するために必要な情報（必要な変数）が故障していないもう１個のＣＰＵに確実に伝わり、電動パワーステアリング装置が危険な状態になることも無く、その故障していないＣＰＵのみで電動パワーステアリング装置の基本機能を安全に動作させることができる。 According to the control device for an electric power steering apparatus according to the present invention, a multi-core MCU having (built in) two CPUs is mounted, and a basic function of the electric power steering apparatus is added to a shared RAM built in the multi-core MCU. Since information (necessary variables) necessary for continuing is stored in advance, even if one of the two CPUs fails, another one that does not fail The necessary information (necessary variable) to continue the basic function is faulty because the information (necessary variable) necessary to continue the basic function stored in the shared RAM can be reliably accessed It is reliably transmitted to the other CPU that is not connected, and the electric power steering device is not put in a dangerous state. It can be safely operated the basic functions of the ring device.

即ち、本発明によれば、マルチコアＭＣＵに内蔵されている何れか一つのＣＰＵに故障が発生した場合であっても、残りのもう一つの正常なＣＰＵのみで電動パワーステアリング装置の制御（操舵補助）を安全に継続することができる。 That is, according to the present invention, even when any one of the CPUs incorporated in the multi-core MCU fails, the remaining power from the other normal CPUs can be used to control the electric power steering device (steering assistance). ) Can continue safely.

電動パワーステアリング装置の概要を示す構成図である。It is a lineblock diagram showing an outline of an electric power steering device. 電動パワーステアリング装置の制御系の構成例を示すブロック図である。It is a block diagram which shows the structural example of the control system of an electric power steering apparatus. 本発明に係る電動パワーステアリング装置の制御装置に搭載されているマルチコアＭＣＵの構成例を示すブロック図である。It is a block diagram which shows the structural example of the multi-core MCU mounted in the control apparatus of the electric power steering apparatus which concerns on this invention. 本発明において、電動パワーステアリング装置の付加機能を動作させている第２ＣＰＵに故障が発生した場合のマルチコアＭＣＵの動作を示すフローチャートである。6 is a flowchart showing the operation of the multi-core MCU when a failure occurs in the second CPU that operates the additional function of the electric power steering apparatus in the present invention. 本発明において、電動パワーステアリング装置の基本機能を動作させている第１ＣＰＵに故障が発生した場合のマルチコアＭＣＵの動作を示すフローチャートである。6 is a flowchart showing the operation of the multi-core MCU when a failure occurs in the first CPU that operates the basic function of the electric power steering apparatus in the present invention.

本発明は、２個のＣＰＵを有するマルチコアＭＣＵを搭載し、２個のＣＰＵのうち一方のＣＰＵに故障（又は異常）が発生した際に、故障していない他方のＣＰＵ（即ち、正常なＣＰＵ）で電動パワーステアリング装置の基本機能のみを動作させることで、電動パワーステアリング装置の制御を継続させ、電動パワーステアリング装置の継続性を高めることができるようにした電動パワーステアリング装置の制御装置に関する。 The present invention includes a multi-core MCU having two CPUs, and when one of the two CPUs has a failure (or abnormality), the other CPU that has not failed (that is, a normal CPU) ), Only the basic function of the electric power steering apparatus is operated, so that the control of the electric power steering apparatus can be continued and the continuity of the electric power steering apparatus can be improved.

以下に、図面を参照しながら、本発明の具体的な実施形態を詳細に説明する。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.

本発明は、２個のＣＰＵを有するマルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置に関し、図３は、本発明に係る電動パワーステアリング装置の制御装置に搭載されたマルチコアＭＣＵの構成例を示すブロック図である。 The present invention relates to a control device for an electric power steering apparatus equipped with a multi-core MCU having two CPUs, and FIG. 3 shows a configuration example of the multi-core MCU mounted on the control apparatus for the electric power steering device according to the present invention. It is a block diagram.

本発明では、図３に示されるように、電動パワーステアリング装置の制御装置に搭載されたマルチコアＭＣＵ４０は、第１ＣＰＵ４２０と、第１ＣＰＵ４２０を監視するための第１ＣＰＵ監視回路４２１と、第１ＲＡＭ４２２と、第２ＣＰＵ４３０と、第２ＣＰＵ４３０を監視するための第２ＣＰＵ監視回路４３１と、第２ＲＡＭ４３２と、第１ＣＰＵ監視回路４２１及び第２ＣＰＵ監視回路４３１から、各ＣＰＵの故障情報を受け取り、受け取った故障情報に基づいて各ＣＰＵの動作を制御するＣＰＵ制御器４１と、共有ＲＡＭ４４と、ＲＯＭ４５と、ペリフェラル４６とを備えている。 In the present invention, as shown in FIG. 3, the multi-core MCU 40 mounted in the control device of the electric power steering apparatus includes a first CPU 420, a first CPU monitoring circuit 421 for monitoring the first CPU 420, a first RAM 422, 2 CPU 430, the second CPU monitoring circuit 431 for monitoring the second CPU 430, the second RAM 432, the first CPU monitoring circuit 421, and the second CPU monitoring circuit 431 receive the failure information of each CPU, and based on the received failure information, A CPU controller 41 that controls the operation of the CPU, a shared RAM 44, a ROM 45, and a peripheral 46 are provided.

また、マルチコアＭＣＵ４０では、第１ＣＰＵ４２０及び第２ＣＰＵ４３０の両方から、共有ＲＡＭ４４、ＲＯＭ４５及びペリフェラル４６の何れにもアクセス可能となっている。第１ＣＰＵ監視回路４２１によって、第１ＣＰＵ４２０が常時監視されていると共に、第２ＣＰＵ監視回路４３１によって、第２ＣＰＵ４３０が常時監視されている。 In the multi-core MCU 40, both the shared RAM 44, the ROM 45, and the peripheral 46 can be accessed from both the first CPU 420 and the second CPU 430. The first CPU 420 is constantly monitored by the first CPU monitoring circuit 421, and the second CPU 430 is constantly monitored by the second CPU monitoring circuit 431.

更に、第１ＲＡＭ４２２を第１ＣＰＵ４２０のみがアクセスする第１ＣＰＵ４２０専用ＲＡＭとすると共に、第２ＲＡＭ４３２を第２ＣＰＵ４３０のみがアクセスする第２ＣＰＵ４３０専用ＲＡＭとする。 Further, the first RAM 422 is a RAM dedicated to the first CPU 420 accessed only by the first CPU 420, and the second RAM 432 is a RAM dedicated to the second CPU 430 accessed only by the second CPU 430.

更に、マルチコアＭＣＵ４０では、第１ＣＰＵ４２０と第２ＣＰＵ４３０で同じプログラム（同じ機能）を動作させることができるようにするために、第１ＲＡＭ４２２のアドレスと第２ＲＡＭ４３２のアドレスを同じにする。 Further, in the multi-core MCU 40, the address of the first RAM 422 and the address of the second RAM 432 are made the same so that the first CPU 420 and the second CPU 430 can operate the same program (the same function).

本発明では、通常時には、第１ＣＰＵ４２０では、電動パワーステアリング装置の制御において最低限必要な基本機能（以下、単に、「電動パワーステアリング装置の基本機能」又は「基本機能」とも言う。）を動作させると共に、第２ＣＰＵ４３０では、電動パワーステアリング装置の操舵性を改善するための付加機能（以下、単に、「電動パワーステアリング装置の付加機能」又は「付加機能」とも言う。）を動作させるようになっている。 In the present invention, at the normal time, the first CPU 420 operates a basic function necessary for controlling the electric power steering apparatus (hereinafter, also simply referred to as “basic function of electric power steering apparatus” or “basic function”). At the same time, the second CPU 430 operates an additional function (hereinafter, also simply referred to as “additional function of the electric power steering apparatus” or “additional function”) for improving the steering performance of the electric power steering apparatus. Yes.

第１ＣＰＵ４２０に対して第１ＣＰＵ監視回路４２１が配置されていると共に、第２ＣＰＵ４３０に対して第２ＣＰＵ監視回路４３１が配置されており、各ＣＰＵの故障発生時に、各ＣＰＵ監視回路によって各ＣＰＵの故障を検出できるようになっている。また、第１ＣＰＵ監視回路４２１は第１ＣＰＵ４２０の故障を検出した時に、第１ＣＰＵ４２０に関する故障情報（以下、第１ＣＰＵ故障情報と称する。）をＣＰＵ制御器４１に通知するようになっており、第２ＣＰＵ監視回路４３１は第２ＣＰＵ４３０の故障を検出した時に、第２ＣＰＵ４３０に関する故障情報（以下、第２ＣＰＵ故障情報と称する。）をＣＰＵ制御器４１に通知するようになっている。 A first CPU monitoring circuit 421 is disposed for the first CPU 420, and a second CPU monitoring circuit 431 is disposed for the second CPU 430. When a failure occurs in each CPU, the failure of each CPU is detected by each CPU monitoring circuit. It can be detected. When the first CPU monitoring circuit 421 detects a failure of the first CPU 420, the first CPU monitoring circuit 421 notifies the CPU controller 41 of failure information relating to the first CPU 420 (hereinafter referred to as first CPU failure information). When detecting a failure of the second CPU 430, the circuit 431 notifies the CPU controller 41 of failure information relating to the second CPU 430 (hereinafter referred to as second CPU failure information).

ＣＰＵ制御器４１が受け取った故障情報は第２ＣＰＵ故障情報である場合に(即ち、付加機能を動作させている第２ＣＰＵ４３０に故障が発生した場合に)、ＣＰＵ制御器４１は故障した第２ＣＰＵ４３０の動作を停止させ、基本機能を動作させている正常な第１ＣＰＵ４２０だけで電動パワーステアリング装置を制御するようにする。 When the failure information received by the CPU controller 41 is the second CPU failure information (that is, when a failure occurs in the second CPU 430 operating the additional function), the CPU controller 41 operates the operation of the failed second CPU 430. And the electric power steering apparatus is controlled only by the normal first CPU 420 operating the basic function.

また、ＣＰＵ制御器４１が受け取った故障情報は第１ＣＰＵ故障情報である場合に(即ち、基本機能を動作させている第１ＣＰＵ４２０に故障が発生した場合に)、ＣＰＵ制御器４１は、両方のＣＰＵ（即ち、故障した第１ＣＰＵ４２０と正常な第２ＣＰＵ４３０）を停止させ、モータへの電流出力を止めることにより、一旦電動パワーステアリング装置の制御を停止させる。そして、電動パワーステアリング装置制御の停止から所定の時間が経過した後に、ＣＰＵ制御器４１は、故障していない第２ＣＰＵ４３０を再起動し、再起動した第２ＣＰＵ４３０に、電動パワーステアリング装置の基本機能を動作させることで、電動パワーステアリング装置の制御を継続させるようにする。 In addition, when the failure information received by the CPU controller 41 is the first CPU failure information (that is, when a failure occurs in the first CPU 420 that operates the basic function), the CPU controller 41 includes both CPUs. (That is, the failed first CPU 420 and the normal second CPU 430) are stopped, and the current output to the motor is stopped to temporarily stop the control of the electric power steering apparatus. Then, after a predetermined time has elapsed since the electric power steering device control was stopped, the CPU controller 41 restarts the second CPU 430 that has not failed, and the restarted second CPU 430 has the basic functions of the electric power steering device. By operating, the control of the electric power steering apparatus is continued.

本発明では、ＣＰＵ制御器４１による電動パワーステアリング装置制御の停止から、第２ＣＰＵ４３０による電動パワーステアリング装置制御の再開までの時間（即ち、上述した所定の時間）を車両が危険挙動とならない時間とする。例えば、好適な所定の時間を２０〜３０ｍｓ程度とする。 In the present invention, the time from the stop of the electric power steering device control by the CPU controller 41 to the restart of the electric power steering device control by the second CPU 430 (that is, the predetermined time described above) is set as a time during which the vehicle does not become a dangerous behavior. . For example, a suitable predetermined time is set to about 20 to 30 ms.

そして、本発明では、ペリフェラル４６の制御レジスタに、ＣＰＵによる誤書き換え防止機能を付けるようにする。ペリフェラル４６の制御レジスタの誤書き換え防止機能を実現する方法として、例えば、同じ値をペリフェラル４６の制御レジスタに２度書きしないと、その値がペリフェラル４６の制御レジスタに反映されないようにする方法、また、ペリフェラル４６の制御レジスタを書き換え可能モードにしてからでなければ、ペリフェラル４６の制御レジスタの値が書き換えられないようにする方法がある。 In the present invention, the control register of the peripheral 46 is provided with an erroneous rewrite prevention function by the CPU. As a method for realizing the function of preventing erroneous rewriting of the control register of the peripheral 46, for example, a method of preventing the value from being reflected in the control register of the peripheral 46 unless the same value is written twice in the control register of the peripheral 46. There is a method for preventing the value of the control register of the peripheral 46 from being rewritten unless the control register of the peripheral 46 is set to the rewritable mode.

また、本発明では、通常時に電動パワーステアリング装置の付加機能を動作させるようになっている第２ＣＰＵ４３０で、電動パワーステアリング装置の基本機能を動作させるために、マルチコアＭＣＵ４０に、以下の三つの機能を持たせる。

機能Ａ
電動パワーステアリング装置の基本機能に必要で、且つ、第１ＲＡＭ４２２に予め格納されている固定値は、第２ＲＡＭ４３２の同じアドレスにも予め格納しておくようにする。

機能Ｂ
電動パワーステアリング装置の基本機能を継続して動作させるために必要な情報（必要な変数）を共有ＲＡＭ４４に予め格納するとともに、これら必要な変数の誤書き換えをチェックするために、上述した必要な変数を反転した値も共有ＲＡＭ４４に格納しておくようにする。 Further, in the present invention, in order to operate the basic function of the electric power steering device by the second CPU 430 that is configured to operate the additional function of the electric power steering device at normal time, the multi-core MCU 40 has the following three functions. Give it.

Function A
The fixed value necessary for the basic function of the electric power steering apparatus and stored in advance in the first RAM 422 is also stored in advance at the same address in the second RAM 432.

Function B
The information necessary for continuously operating the basic function of the electric power steering apparatus (necessary variables) is stored in the shared RAM 44 in advance, and the necessary variables described above are used to check for erroneous rewriting of these necessary variables. The value obtained by reversing is also stored in the shared RAM 44.

なお、本発明のマルチコアＭＣＵ４０では、共有ＲＡＭ４４の誤書き換えチェックを行うために、上述したように、必要な変数を反転した値も共有ＲＡＭ４４に格納しておくことで、共有ＲＡＭ４４に格納されている必要な変数と必要な変数を反転した値とを比較することで共有ＲＡＭ４４の誤書き換えチェックを行うようにしているが、本発明の共有ＲＡＭ４４の誤書き換えチェック方法はこれに限られることがなく、既知の誤書き換えチェック方法であれば、本発明の共有ＲＡＭ４４の誤書き換えチェック方法とすることができる。例えば、チェックサムによる共有ＲＡＭ４４の誤書き換えチェックを行うようにしても良い。

機能Ｃ
共有ＲＡＭ４４の誤書き換え（共有ＲＡＭ４４に格納されている、電動パワーステアリング装置の基本機能を継続して動作させるために必要な変数の誤書き換え）が検出された場合に、電動パワーステアリング装置の制御を停止するようにする。

ところで、ＣＰＵ（第１ＣＰＵ４２０又は第２ＣＰＵ４３０）に故障が発生した場合に、壊れたＣＰＵ（故障した第１ＣＰＵ４２０又は第２ＣＰＵ４３０）が共有ＲＡＭ４４やペリフェラル４６の制御レジスタを誤って書き換える可能性がある。ペリフェラル４６の制御レジスタが設計値と異なる値に書き換えられた場合（即ち、ペリフェラル４６の制御レジスタが誤書き換えされた場合）に、ペリフェラル４６は設計した通りに動作せず、電動パワーステアリング装置の異常挙動、ひいては車両の危険挙動へと至る可能性が生じてしまう。 In the multi-core MCU 40 of the present invention, in order to perform an erroneous rewrite check of the shared RAM 44, as described above, a value obtained by inverting a necessary variable is also stored in the shared RAM 44, and thus stored in the shared RAM 44. Although the erroneous rewriting check of the shared RAM 44 is performed by comparing the necessary variable and the value obtained by inverting the necessary variable, the erroneous rewriting check method of the shared RAM 44 of the present invention is not limited to this, Any known erroneous rewrite check method can be used as the erroneous rewrite check method for the shared RAM 44 of the present invention. For example, an erroneous rewrite check of the shared RAM 44 by checksum may be performed.

Function C
When an erroneous rewrite of the shared RAM 44 (an erroneous rewrite of a variable stored in the shared RAM 44 and necessary for continuously operating the basic function of the electric power steering device) is detected, the control of the electric power steering device is performed. Try to stop.

By the way, when a failure occurs in the CPU (the first CPU 420 or the second CPU 430), the broken CPU (the failed first CPU 420 or the second CPU 430) may erroneously rewrite the control registers of the shared RAM 44 and the peripheral 46. When the control register of the peripheral 46 is rewritten to a value different from the design value (that is, when the control register of the peripheral 46 is erroneously rewritten), the peripheral 46 does not operate as designed and the electric power steering apparatus is abnormal. This can lead to behavior, and possibly dangerous behavior of the vehicle.

そこで、本発明では、上述したように、ペリフェラル４６の制御レジスタにＣＰＵによる誤書き換え防止機能を付けるようにすると共に、共有ＲＡＭ４４の誤書き換えをチェックするようにする。換言すれば、本発明では、ペリフェラル４６の制御レジスタにＣＰＵによる誤書き換え防止機能を付けるのと、共有ＲＡＭ４４の誤書き換えをチェックするのは、ＣＰＵ（第１ＣＰＵ４２０又は第２ＣＰＵ４３０）が故障して、ＣＰＵ監視回路（第１ＣＰＵ監視回路４２１又は第２ＣＰＵ監視回路４３１）がその故障を検出し、故障したＣＰＵがＣＰＵ制御器４１によって停止させられるまでに、電動パワーステアリング装置の基本動作（基本機能）を継続するのに必要な制御レジスタや共有ＲＡＭ４４に格納されている必要な変数が、誤書き換えされるのを防ぐためである。 Therefore, in the present invention, as described above, the control register of the peripheral 46 is provided with a function for preventing erroneous rewriting by the CPU and the shared RAM 44 is checked for erroneous rewriting. In other words, according to the present invention, the function for preventing erroneous rewriting by the CPU is added to the control register of the peripheral 46 and the error rewriting of the shared RAM 44 is checked when the CPU (first CPU 420 or second CPU 430) fails. The monitoring circuit (the first CPU monitoring circuit 421 or the second CPU monitoring circuit 431) detects the failure and continues the basic operation (basic function) of the electric power steering apparatus until the failed CPU is stopped by the CPU controller 41. This is to prevent erroneous rewriting of necessary control registers and necessary variables stored in the shared RAM 44.

このように、本発明によれば、ペリフェラル４６の制御レジスタに上述したようなＣＰＵによる誤書き換え防止機能を付けると共に、共有ＲＡＭ４４の誤書き換えをチェックすることにより、ＣＰＵ（第１ＣＰＵ４２０又は第２ＣＰＵ４３０）に故障が発生した場合であっても、共有ＲＡＭ４４に格納されている変数が誤書き換えされることがなく、また、ペリフェラル４６の制御レジスタが誤書き換えされることもなく、制御レジスタの設計値が設定されていることが保証されるため、正常なＣＰＵのみを用いて、電動パワーステアリング装置の制御を安全に継続することが可能になる。 As described above, according to the present invention, the control register of the peripheral 46 is provided with the above-described function of preventing erroneous rewriting by the CPU, and by checking the shared RAM 44 for erroneous rewriting, the CPU (first CPU 420 or second CPU 430) can be checked. Even if a failure occurs, the variable stored in the shared RAM 44 is not erroneously rewritten, and the control register of the peripheral 46 is not erroneously rewritten, and the design value of the control register is set. Therefore, it is possible to safely continue the control of the electric power steering apparatus using only a normal CPU.

図４は、本発明において、電動パワーステアリング装置の付加機能を動作させている第２ＣＰＵ４３０に故障が発生した場合のマルチコアＭＣＵ４０の動作を示すフローチャートである。また、図５は、本発明において、電動パワーステアリング装置の基本機能を動作させている第１ＣＰＵ４２０に故障が発生した場合のマルチコアＭＣＵ４０の動作を示すフローチャートである。 FIG. 4 is a flowchart showing the operation of the multi-core MCU 40 when a failure occurs in the second CPU 430 operating the additional function of the electric power steering apparatus in the present invention. FIG. 5 is a flowchart showing the operation of the multi-core MCU 40 when a failure occurs in the first CPU 420 that operates the basic functions of the electric power steering apparatus in the present invention.

まず、図４に基づいて、本発明において、付加機能を動作させている第２ＣＰＵ４３０の故障時のマルチコアＭＣＵ４０の動作（処理）を説明する。 First, based on FIG. 4, the operation (processing) of the multi-core MCU 40 when the second CPU 430 operating the additional function in the present invention fails will be described.

図４に示されるように、マルチコアＭＣＵ４０を搭載する電動パワーステアリング装置の制御装置では、第２ＣＰＵ４３０に故障が発生した時に、第２ＣＰＵ４３０を常時監視している第２ＣＰＵ監視回路４３１は、第２ＣＰＵ４３０の故障を検出し、第２ＣＰＵ故障情報をＣＰＵ制御器４１に送信する（ステップＳ１０）。次に、ＣＰＵ制御器４１は、第２ＣＰＵ監視回路４３１からの第２ＣＰＵ故障情報を受信し、受信した第２ＣＰＵ故障情報に基づいて、故障した第２ＣＰＵ４３０の動作を停止させるとともに（ステップＳ１１）、第２ＣＰＵ４３０の故障（第２ＣＰＵ故障情報）を第１ＣＰＵ４２０に通知（送信）する（ステップＳ１２）。第１ＣＰＵ４２０は、ＣＰＵ制御器４１からの第２ＣＰＵ故障情報を受信すると、共有ＲＡＭ４４の誤書き換えは無かったか否かをチェックする（ステップＳ１３及びステップＳ１４）。共有ＲＡＭ４４の誤書き換えは無かったと判定された場合に、基本機能を動作させている第１ＣＰＵ４２０だけで電動パワーステアリング装置の制御を継続するようにする（ステップＳ１５）。一方、共有ＲＡＭ４４の誤書き換えは有ったと判定された場合（即ち、共有ＲＡＭ４４の誤書き換えが検出された場合）に、第１ＣＰＵ４２０の動作も停止させることで、電動パワーステアリング装置の制御を停止させる（ステップＳ１６）。 As shown in FIG. 4, in the control device for the electric power steering apparatus equipped with the multi-core MCU 40, the second CPU monitoring circuit 431 that constantly monitors the second CPU 430 when the second CPU 430 fails, the second CPU 430 fails. And the second CPU failure information is transmitted to the CPU controller 41 (step S10). Next, the CPU controller 41 receives the second CPU failure information from the second CPU monitoring circuit 431, and stops the operation of the failed second CPU 430 based on the received second CPU failure information (step S11). 2 CPU 430 failure (second CPU failure information) is notified (transmitted) to the first CPU 420 (step S12). When the first CPU 420 receives the second CPU failure information from the CPU controller 41, the first CPU 420 checks whether or not the shared RAM 44 has been erroneously rewritten (step S13 and step S14). When it is determined that there is no erroneous rewriting of the shared RAM 44, the control of the electric power steering device is continued only by the first CPU 420 that operates the basic function (step S15). On the other hand, when it is determined that there is an erroneous rewrite of the shared RAM 44 (that is, when an erroneous rewrite of the shared RAM 44 is detected), the operation of the first CPU 420 is also stopped to stop the control of the electric power steering apparatus. (Step S16).

次に、図５に基づいて、本発明において、基本機能を動作させている第１ＣＰＵ４２０の故障時のマルチコアＭＣＵ４０の動作（処理）を説明する。 Next, based on FIG. 5, the operation (processing) of the multi-core MCU 40 when the first CPU 420 operating the basic function in the present invention fails will be described.

図５に示されるように、マルチコアＭＣＵ４０を搭載する電動パワーステアリング装置の制御装置では、第１ＣＰＵ４２０に故障が発生した時に、第１ＣＰＵ４２０を常時監視している第１ＣＰＵ監視回路４２１は、第１ＣＰＵ４２０の故障を検出し、第１ＣＰＵ故障情報をＣＰＵ制御器４１に送信する（ステップＳ２０）。次に、ＣＰＵ制御器４１は、第１ＣＰＵ監視回路４２１からの第１ＣＰＵ故障情報を受信し、受信した第１ＣＰＵ故障情報に基づいて、故障した第１ＣＰＵ４２０の動作を停止させるとともに、正常な第２ＣＰＵ４３０の動作をも停止させることにより（ステップＳ２１）、一旦電動パワーステアリング装置の制御を停止させるようにし、電動パワーステアリング装置の制御停止から所定の時間（例えば、２０〜３０ｍｓ程度）が経過した後に、第２ＣＰＵ４３０で電動パワーステアリング装置の基本機能を動作させるように、第２ＣＰＵ４３０を再起動する（ステップＳ２２）。 As shown in FIG. 5, in the control device of the electric power steering apparatus equipped with the multi-core MCU 40, the first CPU monitoring circuit 421 that constantly monitors the first CPU 420 when the first CPU 420 fails is the failure of the first CPU 420. And the first CPU failure information is transmitted to the CPU controller 41 (step S20). Next, the CPU controller 41 receives the first CPU failure information from the first CPU monitoring circuit 421, and based on the received first CPU failure information, stops the operation of the failed first CPU 420 and the normal second CPU 430. By stopping the operation (step S21), the control of the electric power steering apparatus is once stopped, and after a predetermined time (for example, about 20 to 30 ms) has elapsed since the control stop of the electric power steering apparatus, The second CPU 430 is restarted so that the 2CPU 430 operates the basic functions of the electric power steering apparatus (step S22).

次に、第２ＣＰＵ４３０は、共有ＲＡＭ４４の誤書き換えは無かったか否かをチェックする（ステップＳ２３及びステップＳ２４）。共有ＲＡＭ４４の誤書き換えは無かったと判定された場合に、基本機能を動作させている第２ＣＰＵ４３０だけで電動パワーステアリング装置の制御を継続するようにする（ステップＳ２５）。一方、共有ＲＡＭ４４の誤書き換えは有ったと判定された場合に、第２ＣＰＵ４３０の動作も停止させることで、電動パワーステアリング装置の制御を停止させる（ステップＳ２６）。 Next, the second CPU 430 checks whether or not the shared RAM 44 has been erroneously rewritten (step S23 and step S24). When it is determined that there is no erroneous rewriting of the shared RAM 44, the control of the electric power steering apparatus is continued only by the second CPU 430 operating the basic function (step S25). On the other hand, when it is determined that there has been an erroneous rewrite of the shared RAM 44, the operation of the second CPU 430 is also stopped to stop the control of the electric power steering device (step S26).

なお、本発明では、付加機能を動作させている第２ＣＰＵ４３０の故障時に、基本機能を動作させている第１ＣＰＵ４２０の処理能力に余裕がある場合には、基本機能だけでなく、付加機能の一部（以下、「一部の付加機能」ともいう）も第１ＣＰＵ４２０で動作させるようにしても良い。ただし、その場合には、この追加された一部の付加機能を継続して動作させるために必要な変数を共有ＲＡＭ４４に予め格納する必要がある。また、これらの必要な変数の誤書き換えをチェックするために、これらの必要な変数を反転した値も共有ＲＡＭ４４に格納しておくようにする必要がある。 In the present invention, in the event of a failure of the second CPU 430 that operates the additional function, if the processing capacity of the first CPU 420 that operates the basic function has a margin, not only the basic function but also a part of the additional function. (Hereinafter also referred to as “some additional functions”) may be operated by the first CPU 420. However, in that case, it is necessary to store in advance in the shared RAM 44 a variable necessary for continuously operating some of the added functions. In addition, in order to check erroneous rewriting of these necessary variables, it is necessary to store in the shared RAM 44 values obtained by inverting these necessary variables.

また、本発明では、基本機能を動作させている第１ＣＰＵ４２０の故障時に、付加機能を動作させている第２ＣＰＵ４３０の処理能力に余裕がある場合には、上記ステップＳ２２において、第２ＣＰＵ４３０で電動パワーステアリング装置の基本機能及び一部の付加機能を動作させるように、第２ＣＰＵ４３０を再起動するようにしても良い。ただし、この場合も、この追加された一部の付加機能を継続して動作させるために必要な変数を共有ＲＡＭ４４に予め格納する必要がある。また、これらの必要な変数の誤書き換えをチェックするために、これらの必要な変数を反転した値も共有ＲＡＭ４４に格納しておくようにする必要がある。 Further, in the present invention, if the processing capacity of the second CPU 430 operating the additional function is sufficient when the first CPU 420 operating the basic function fails, the electric power steering is performed by the second CPU 430 in step S22. The second CPU 430 may be restarted so that the basic functions of the apparatus and some additional functions are operated. However, also in this case, it is necessary to store in advance the variables necessary for continuously operating some of the added functions added to the shared RAM 44. In addition, in order to check erroneous rewriting of these necessary variables, it is necessary to store in the shared RAM 44 values obtained by inverting these necessary variables.

また、上述したように、本発明の一実施例として、２個のＣＰＵを有するマルチコアＭＣＵを搭載する電動パワーステアリング装置の制御装置について説明したが、本発明の電動パワーステアリング装置の制御装置に搭載されるマルチコアＭＣＵとして、２個のＣＰＵを有するマルチコアＭＣＵに限定されることはなく、２個以上のＣＰＵ（例えば、３個ＣＰＵ）を有するマルチコアＭＣＵを使用することができる。その際に、電動パワーステアリング装置の基本機能や付加機能を適宜に各ＣＰＵで動作させるようにしても良い。例えば、基本機能を１個のＣＰＵで、付加機能を残り２個のＣＰＵで、それぞれ動作させるようにしても良い。また、上述した本発明の原理を応用し、付加機能を動作させている２個のＣＰＵの故障時に、故障したＣＰＵの動作を停止するようにしても良い。基本機能を動作させているＣＰＵの故障時に、故障したそのＣＰＵの動作を停止するとともに、付加機能を動作させている正常なＣＰＵの何れかをも停止し、所定の時間が経過した後に、停止したそのＣＰＵのみで基本機能を動作させているようにしても良い。 As described above, the control device for the electric power steering apparatus equipped with the multi-core MCU having two CPUs has been described as an embodiment of the present invention. However, the control apparatus for the electric power steering device according to the present invention is mounted. The multi-core MCU to be used is not limited to the multi-core MCU having two CPUs, and a multi-core MCU having two or more CPUs (for example, three CPUs) can be used. At that time, basic functions and additional functions of the electric power steering apparatus may be appropriately operated by each CPU. For example, the basic function may be operated by one CPU and the additional functions may be operated by the remaining two CPUs. Further, by applying the above-described principle of the present invention, the operation of the failed CPU may be stopped when the two CPUs operating the additional function fail. When a CPU operating a basic function fails, the operation of the failed CPU is stopped, and any normal CPU operating an additional function is stopped, and after a predetermined time has elapsed, the CPU is stopped. The basic function may be operated only by the CPU.

１ハンドル
２コラム軸（ステアリングシャフト、ハンドル軸）
１０トルクセンサ
１２車速センサ
１４舵角センサ
２０モータ
３０コントロールユニット（ＥＣＵ）
３１電流指令値演算部
３３電流制限部
３４補償信号生成部
３５ＰＩ制御部
３６ＰＷＭ制御部
３７インバータ回路
４０マルチコアＭＣＵ
４１ＣＰＵ制御器
４２０第１ＣＰＵ
４２１第１ＣＰＵ監視回路
４２２第１ＲＡＭ
４３０第２ＣＰＵ
４３１第２ＣＰＵ監視回路
４３２第２ＲＡＭ
４４共有ＲＡＭ
４５ＲＯＭ
４６ペリフェラル
５０ＣＡＮ
1 Handle 2 Column shaft (steering shaft, handle shaft)
10 Torque sensor 12 Vehicle speed sensor 14 Rudder angle sensor 20 Motor 30 Control unit (ECU)
31 Current command value calculating unit 33 Current limiting unit 34 Compensation signal generating unit 35 PI control unit 36 PWM control unit 37 Inverter circuit 40 Multi-core MCU
41 CPU controller 420 1st CPU
421 First CPU monitoring circuit 422 First RAM
430 Second CPU
431 Second CPU monitoring circuit 432 Second RAM
44 Shared RAM
45 ROM
46 Peripheral 50 CAN

Claims

In a control device for an electric power steering device equipped with a multi-core MCU,
The multi-core MCU is
A first CPU for operating basic functions of the electric power steering apparatus;
A first CPU monitoring circuit that constantly monitors the first CPU and is capable of detecting a failure of the first CPU when a failure of the first CPU occurs;
A first RAM that is a dedicated RAM accessed only by the first CPU;
A second CPU for operating an additional function of the electric power steering device;
A second CPU monitoring circuit that constantly monitors the second CPU and can detect a failure of the second CPU when a failure of the second CPU occurs;
A second RAM which is a dedicated RAM accessed only by the second CPU;
A CPU controller for receiving failure information of each CPU from the first CPU monitoring circuit and the second CPU monitoring circuit and controlling the operation of each CPU based on the received failure information;
A shared RAM accessible from both the first CPU and the second CPU;
A peripheral accessible from both the first CPU and the second CPU;
In the multi-core MCU,
The address of the first RAM and the address of the second RAM are the same,
A fixed value necessary for the basic function and stored in advance in the first RAM is stored in advance in the same address of the second RAM,
A control device for an electric power steering apparatus, wherein variables necessary for continuously operating the basic function are stored in the shared RAM in advance.

The peripheral control register is provided with a function for preventing erroneous rewriting by the CPU,
A value obtained by inverting the necessary variable for continuously operating the basic function for erroneous rewriting check is also stored in the shared RAM,
When the first CPU monitoring circuit detects a failure of the first CPU, the first CPU failure information is notified to the CPU controller, and when the second CPU monitoring circuit detects a failure of the second CPU, the second CPU failure information The controller of the electric power steering apparatus according to claim 1, wherein the CPU controller is notified.

The CPU controller, when the received failure information is the second CPU failure information, stops the operation of the failed second CPU, notifies the first CPU of the second CPU failure information, and 3. The electric power steering apparatus according to claim 2, wherein when it is determined that the shared RAM has not been erroneously rewritten, the control of the electric power steering apparatus is continued by operating the basic function only by the first CPU. Control device.

When the received failure information is the first CPU failure information, the CPU controller temporarily stops the operation of the failed first CPU and also stops the normal operation of the second CPU. The control of the power steering device is stopped, and after a predetermined time has elapsed since the control stop of the electric power steering device, the second CPU is restarted so that the basic function is operated by the second CPU, The control device for the electric power steering device according to claim 2, wherein when the second CPU determines that the shared RAM has not been erroneously rewritten, the control of the electric power steering device is continued only by the second CPU.

If the processing capacity of the first CPU is sufficient when the second CPU fails, not only the basic function but also some additional functions are operated by the first CPU.
A variable necessary for continuously operating some of the additional functions is stored in the shared RAM in advance, and a value obtained by inverting the necessary variable for erroneous rewriting check is also stored in the shared RAM. Item 4. A control device for an electric power steering apparatus according to Item 3.

If the processing capacity of the second CPU is sufficient when the first CPU fails, the second CPU is restarted so that the second CPU operates the basic function and some additional functions.
A variable necessary for continuously operating some of the additional functions is stored in the shared RAM in advance, and a value obtained by inverting the necessary variable for erroneous rewriting check is also stored in the shared RAM. Item 5. A control device for an electric power steering device according to Item 4.