JP6497456B2 - Control device for electric power steering device - Google Patents
Control device for electric power steering device Download PDFInfo
- Publication number
- JP6497456B2 JP6497456B2 JP2018019812A JP2018019812A JP6497456B2 JP 6497456 B2 JP6497456 B2 JP 6497456B2 JP 2018019812 A JP2018019812 A JP 2018019812A JP 2018019812 A JP2018019812 A JP 2018019812A JP 6497456 B2 JP6497456 B2 JP 6497456B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- electric power
- power steering
- failure
- monitoring circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 claims description 100
- 238000012544 monitoring process Methods 0.000 claims description 48
- 230000002093 peripheral effect Effects 0.000 claims description 25
- 238000012545 processing Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
Images
Landscapes
- Steering Control In Accordance With Driving Conditions (AREA)
- Power Steering Mechanism (AREA)
Description
本発明は、車両の操舵系にモータによる操舵補助力を減速機構を介して付与するようにした電動パワーステアリング装置の制御装置に関し、特に、少なくとも2個のCPU(Central Processing Unit)を有するマルチコアMCU(Multi-core Micro Controller Unit)を搭載し、1個のCPUに故障が発生した際に、故障していない他のCPUで電動パワーステアリング装置の基本機能のみを動作させることにより、電動パワーステアリング装置の継続性を高めるようにした電動パワーステアリング装置の制御装置に関する。 The present invention relates to a control device for an electric power steering apparatus in which a steering assist force by a motor is applied to a steering system of a vehicle via a speed reduction mechanism, and in particular, a multi-core MCU having at least two CPUs (Central Processing Units). (Multi-core Micro Controller Unit) is installed, and when a failure occurs in one CPU, only the basic functions of the electric power steering device are operated by another non-failed CPU. The present invention relates to a control device for an electric power steering device that improves the continuity of the power.
車両のステアリング機構にモータの回転力で操舵補助力(アシスト力)を付与する電動パワーステアリング装置は、モータの駆動力を減速機構を介してギア又はベルト等の伝達機構により、ステアリングシャフト或いはラック軸に操舵補助力を付与するようになっている。かかる従来の電動パワーステアリング装置(EPS)は、操舵補助力のトルクを正確に発生させるため、モータ電流のフィードバック制御を行っている。フィードバック制御は、操舵補助指令値(電流指令値)とモータ電流検出値との差が小さくなるようにモータ印加電圧を調整するものであり、モータ印加電圧の調整は、一般的にPWM(パルス幅変調)制御のデューティの調整で行っている。 An electric power steering apparatus that applies a steering assist force (assist force) to a vehicle steering mechanism by a rotational force of a motor is provided with a steering shaft or a rack shaft by a transmission mechanism such as a gear or a belt via a speed reduction mechanism. A steering assist force is applied to the vehicle. Such a conventional electric power steering device (EPS) performs feedback control of the motor current in order to accurately generate the torque of the steering assist force. In feedback control, the motor applied voltage is adjusted so that the difference between the steering assist command value (current command value) and the motor current detection value is small. The adjustment of the motor applied voltage is generally performed by PWM (pulse width). This is done by adjusting the duty of modulation) control.
電動パワーステアリング装置の一般的な構成を図1に示して説明すると、ハンドル1のコラム軸(ステアリングシャフト、ハンドル軸)2は減速機構の減速ギア3、ユニバーサルジョイント4a及び4b、ピニオンラック機構5、タイロッド6a,6bを経て、更にハブユニット7a,7bを介して操向車輪8L,8Rに連結されている。また、コラム軸2には、ハンドル1の操舵トルクを検出するトルクセンサ10及び操舵角θを検出する舵角センサ14が設けられており、ハンドル1の操舵力を補助するモータ20が減速機構の減速ギア(ギア比n)3を介してコラム軸2に連結されている。電動パワーステアリング装置を制御するコントロールユニット(ECU)30には、バッテリ13から電力が供給されると共に、イグニションキー11を経てイグニションキー信号が入力される。コントロールユニット30は、トルクセンサ10で検出された操舵トルクThと車速センサ12で検出された車速Velとに基づいてアシスト(操舵補助)指令の電流指令値の演算を行い、電流指令値に補償等を施した電圧制御指令値Vrefによってモータ20に供給する電流を制御する。舵角センサ14は必須のものではなく、配設されていなくても良い。
The general configuration of the electric power steering apparatus will be described with reference to FIG. 1. A column shaft (steering shaft, handle shaft) 2 of the handle 1 is a reduction gear 3 of a reduction mechanism,
コントロールユニット30には、車両の各種情報を授受するCAN(Controller Area Network)50が接続されており、車速VelはCAN50から受信することも可能である。また、コントロールユニット30には、CAN50以外の通信、アナログ/ディジタル信号、電波等を授受する非CAN51も接続されている。
The
コントロールユニット30は主としてCPU(MPUやMCU等も含む)で構成されるが、そのCPU内部においてプログラムで実行される一般的な機能を示すと図2のようになる。
The
図2を参照してコントロールユニット30の機能及び動作を説明すると、トルクセンサ10で検出された操舵トルクTh及び車速センサ12で検出された(若しくはCAN50からの)車速Velは、電流指令値Iref1を演算する電流指令値演算部31に入力される。電流指令値演算部31は、入力された操舵トルクTh及び車速Velに基づいてアシストマップ等を用いて、モータ20に供給する電流の制御目標値である電流指令値Iref1を演算する。電流指令値Iref1は加算部32Aを経て電流制限部33に入力され、最大電流を制限された電流指令値Irefmが減算部32Bに入力され、フィードバックされているモータ電流値Imとの偏差I(Irefm−Im)が演算され、その偏差Iが操舵動作の特性改善のためのPI制御(比例積分制御)部35に入力される。PI制御部35で特性改善された電圧制御指令値VrefがPWM制御部36に入力され、更に駆動部としてのインバータ回路37を介してモータ20がPWM駆動される。モータ20の電流値Imはモータ電流検出器38で検出され、減算部32Bにフィードバックされる。インバータ回路37は駆動素子としてFETが用いられ、FETのブリッジ回路で構成されている。
The function and operation of the
また、加算部32Aには補償信号生成部34からの補償信号CMが加算されており、補償信号CMの加算によって操舵システム系の特性補償を行い、収れん性や慣性特性等を改善するようになっている。補償信号生成部34は、セルフアライニングトルク(SAT)343と慣性342を加算部344で加算し、その加算結果に更に収れん性341を加算部345で加算し、加算部345の加算結果を補償信号CMとしている。
Further, the compensation signal CM from the compensation
従来、このような電動パワーステアリング装置の制御装置(ECU)として、例えば特開2007−55605号公報(特許文献1)に示されるように、2個のMCU(2個のマイコン)を搭載し、電動パワーステアリング装置の制御を行うものが提案されている。 Conventionally, as a control device (ECU) of such an electric power steering device, for example, as shown in Japanese Patent Application Laid-Open No. 2007-55605 (Patent Document 1), two MCUs (two microcomputers) are mounted, A device for controlling an electric power steering apparatus has been proposed.
即ち、特許文献1では、電動パワーステアリング装置の制御装置(ECU)に、2個のMCUを搭載し、それぞれのMCUに異なる機能を割り当て、更にMCU間で相互監視を行い、1個のMCUに故障が発生した場合には、故障していないもう1個のMCU、即ち、正常なMCUだけで電動パワーステアリング装置の制御を継続させるようにしている。 That is, in Patent Document 1, two MCUs are mounted on the control unit (ECU) of the electric power steering apparatus, different functions are assigned to the respective MCUs, and mutual monitoring is performed between the MCUs. When a failure occurs, control of the electric power steering apparatus is continued only by another MCU that is not broken, that is, a normal MCU.
しかしながら、特許文献1に開示された制御装置(ECU)による制御方式では、MCU間に十分な通信容量を確保することが難しく、1個のMCUに故障が発生した場合に、電動パワーステアリング装置の動作を継続するために必要な情報が、正常なMCUに伝えられない恐れがある。 However, in the control method by the control device (ECU) disclosed in Patent Document 1, it is difficult to secure a sufficient communication capacity between MCUs, and when an electric power steering device fails, the electric power steering device Information necessary to continue the operation may not be transmitted to a normal MCU.
例えば、ハンドル(ステアリングホイール)の操舵力を補助するモータが高温状態にあり、電流に出力制限が掛けられている時に、1個のMCUに故障が発生した場合に、その出力制限情報が正常なMCUに伝えられずに、その正常なMCUで電動パワーステアリング装置の動作(操舵補助)を継続すると、モータが異常に発熱し、破壊され、電動パワーステアリング装置が危険な状態になる恐れが出てくるという問題が生じてしまう。 For example, when a motor that assists the steering force of the steering wheel (steering wheel) is in a high temperature state and the output is limited to the current, if a failure occurs in one MCU, the output restriction information is normal. If the operation of the electric power steering device (steering assistance) is continued with the normal MCU without being communicated to the MCU, the motor may overheat and be destroyed, and the electric power steering device may be in a dangerous state. The problem of coming will arise.
本発明は、上述のような事情よりなされたものであり、本発明の目的は、少なくとも2個のCPUを有するマルチコアMCUを搭載すると共に、マルチコアMCUに内蔵されている共有RAMに電動パワーステアリング装置の基本機能を継続するために必要な情報を予め格納することで、1個のCPUに故障が発生した場合に、必要な情報が正常なCPUに伝わらずに電動パワーステアリング装置が危険な状態になること無く、その正常なCPUで電動パワーステアリング装置の基本機能を安全に動作させる(即ち、正常なCPUで電動パワーステアリング装置の操舵補助を安全に継続する)ようにした電動パワーステアリング装置の制御装置を提供することにある。 The present invention has been made under the circumstances as described above, and an object of the present invention is to mount a multi-core MCU having at least two CPUs and to use an electric power steering device in a shared RAM built in the multi-core MCU. By storing in advance the information necessary to continue the basic functions of the system, if a failure occurs in one CPU, the necessary information is not transmitted to the normal CPU and the electric power steering apparatus is in a dangerous state. Therefore, the control of the electric power steering apparatus that allows the normal CPU to safely operate the basic functions of the electric power steering apparatus (that is, to continue the steering assist of the electric power steering apparatus safely with the normal CPU). To provide an apparatus.
本発明は、マルチコアMCUを搭載する電動パワーステアリング装置の制御装置に関し、本発明の上記目的は、前記マルチコアMCUは、前記電動パワーステアリング装置の基本機能を動作させる第1CPUと、前記第1CPUを常時監視しており、前記第1CPUの故障発生時に前記第1CPUの第1故障を検出できる第1CPU監視回路と、前記電動パワーステアリング装置の付加機能を動作させる第2CPU及び第3CPUと、前記第2CPU及び前記第3CPUを常時監視しており、前記第2CPU及び前記第3CPUの少なくとも一方の第2故障の発生時に前記第2故障を検出できる第2CPU監視回路と、前記第1CPU監視回路及び前記第2CPU監視回路から、前記第1CPU、前記第2CPU及び前記第3CPUの故障情報を受け取り、前記故障情報に基づいて前記第1CPU、前記第2CPU及び前記第3CPUの各動作を制御するCPU制御器と、前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能な共有RAMと、前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能なペリフェラルとを備え、前記マルチコアMCUでは、前記基本機能を継続して動作させるために必要な変数を前記共有RAMに予め格納しておき、前記ペリフェラルの制御レジスタに、前記第1CPU、前記第2CPU及び前記第3CPUによる誤書き換え防止機能を付けようにしており、誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有RAMに格納しておき、前記第1CPU監視回路が前記第1故障を検出した時に、第1CPU故障情報を前記CPU制御器に通知すると共に、前記第2CPU監視回路が前記第2故障を検出した時に、第2CPU故障情報を前記CPU制御器に通知するようになっており、前記CPU制御器は、受け取った前記故障情報が前記第2CPU故障情報である場合に、前記第2CPU及び前記第3CPUの動作を停止させると共に、前記第2CPU故障情報を前記第1CPUに通知し、前記第1CPUによって前記共有RAMの誤書き換えが無かったと判定された場合に、前記第1CPUだけで前記基本機能を動作させることにより、前記電動パワーステアリング装置の制御を継続することにより達成される。 The present invention relates to a control device for an electric power steering apparatus equipped with a multi-core MCU, and the object of the present invention is to provide the multi-core MCU with a first CPU for operating basic functions of the electric power steering apparatus and the first CPU at all times. A first CPU monitoring circuit for monitoring and detecting a first failure of the first CPU when a failure occurs in the first CPU; a second CPU and a third CPU for operating an additional function of the electric power steering device; and the second CPU and A second CPU monitoring circuit that constantly monitors the third CPU and can detect the second failure when a second failure of at least one of the second CPU and the third CPU occurs, the first CPU monitoring circuit, and the second CPU monitoring From the circuit, failure information of the first CPU, the second CPU, and the third CPU. A CPU controller that controls each operation of the first CPU, the second CPU, and the third CPU based on the failure information, a shared RAM that is accessible from the first CPU, the second CPU, and the third CPU; wherein the 1CPU, a accessible peripherals from the first 2CPU and the second 3 CPU, in the multi-core MCU, can it variables required to operate continuously the basic functions is previously stored in the shared RAM The peripheral control register is provided with an erroneous rewrite prevention function by the first CPU, the second CPU, and the third CPU, and is necessary for continuously operating the basic function for an erroneous rewrite check. The inverted value of the variable is also stored in the shared RAM, and the first CPU monitoring circuit When the first failure is detected, the first CPU failure information is notified to the CPU controller, and when the second CPU monitoring circuit detects the second failure, the second CPU failure information is notified to the CPU controller. When the failure information received is the second CPU failure information, the CPU controller stops the operations of the second CPU and the third CPU, and sends the second CPU failure information to the second CPU failure information. 1 CPU is notified, and when the first CPU determines that the shared RAM has not been erroneously rewritten, the control of the electric power steering apparatus is continued by operating the basic function only by the first CPU. Achieved.
本発明の上記目的は、前記マルチコアMCUは、前記電動パワーステアリング装置の基本機能を動作させる第1CPUと、前記第1CPUを常時監視しており、前記第1CPUの故障発生時に前記第1CPUの第1故障を検出できる第1CPU監視回路と、前記電動パワーステアリング装置の付加機能を動作させる第2CPU及び第3CPUと、前記第2CPU及び前記第3CPUを常時監視しており、前記第2CPU及び前記第3CPUの少なくとも一方の第2故障の発生時に前記第2故障を検出できる第2CPU監視回路と、前記第1CPU監視回路及び前記第2CPU監視回路から、前記第1CPU、前記第2CPU及び前記第3CPUの故障情報を受け取り、前記故障情報に基づいて前記第1CPU、前記第2CPU及び前記第3CPUの各動作を制御するCPU制御器と、前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能な共有RAMと、前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能なペリフェラルとを備え、前記マルチコアMCUでは、前記基本機能を継続して動作させるために必要な変数を前記共有RAMに予め格納しておき、前記ペリフェラルの制御レジスタに、前記第1CPU、前記第2CPU及び前記第3CPUによる誤書き換え防止機能を付けようにしており、誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有RAMに格納しておき、前記第1CPU監視回路が前記第1故障を検出した時に、第1CPU故障情報を前記CPU制御器に通知すると共に、前記第2CPU監視回路が前記第2故障を検出した時に、第2CPU故障情報を前記CPU制御器に通知するようになっており、前記CPU制御器は、受け取った前記故障情報が前記第1CPU故障情報である場合に、故障した前記第1CPUの動作を停止させると共に、正常な前記第2CPU及び前記第3CPUの動作をも停止させることにより、一旦前記電動パワーステアリング装置の制御を停止させるようにし、前記電動パワーステアリング装置の制御停止から所定の時間が経過した後に、前記第2CPU及び前記第3CPUで前記基本機能を動作させるように、前記第2CPU及び前記第3CPUを再起動し、前記第2CPU及び前記第3CPUによって前記共有RAMの誤書き換えが無かったと判定された場合に、前記第2CPU及び前記第3CPUだけで前記電動パワーステアリング装置の制御を継続することにより達成され、また、前記第2CPU及び前記第3CPUの少なくとも一方の故障時に、前記第1CPUの処理能力に余裕がある場合には、前記基本機能だけでなく、一部の付加機能も前記第1CPUで動作させるようにし、前記一部の付加機能を継続して動作させるために必要な変数を前記共有RAMに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有RAMに格納しておくことにより、或いは、前記第1CPUの故障時に、前記第2CPU又は前記第3CPUの処理能力に余裕がある場合には、前記第2CPU又は前記第3CPUで前記基本機能及び一部の付加機能を動作させるように、前記第2CPU及び前記第3CPUを再起動するようにし、前記一部の付加機能を継続して動作させるために必要な変数を前記共有RAMに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有RAMに格納しておくことにより、より効果的に達成される。
The above-mentioned object of the present invention is that the multi-core MCU constantly monitors the first CPU for operating the basic functions of the electric power steering apparatus and the first CPU, and the first CPU of the first CPU when a failure occurs in the first CPU. A first CPU monitoring circuit capable of detecting a failure, a second CPU and a third CPU for operating an additional function of the electric power steering device, and the second CPU and the third CPU are constantly monitored, and the second CPU and the third CPU The failure information of the first CPU, the second CPU, and the third CPU is obtained from the second CPU monitoring circuit capable of detecting the second failure when at least one second failure occurs, and the first CPU monitoring circuit and the second CPU monitoring circuit. Receiving the first CPU, the second CPU and the third C based on the failure information A CPU controller that controls each operation of U; a shared RAM that is accessible from the first CPU, the second CPU, and the third CPU; and a peripheral that is accessible from the first CPU, the second CPU, and the third CPU. In the multi-core MCU, variables necessary for continuously operating the basic function are stored in the shared RAM in advance, and the peripheral CPU's control registers are assigned by the first CPU, the second CPU, and the third CPU. An erroneous rewrite prevention function is added, and a value obtained by inverting the necessary variable for continuously operating the basic function for erroneous rewrite check is also stored in the shared RAM, and the first CPU monitoring circuit Notifies the CPU controller of first CPU failure information when the first failure is detected. When the first 2CPU monitoring circuit detects the second failure has become a first 2CPU fault information to notify the CPU controller, the CPU controller, the failure information is the first 1CPU failure information received In this case, the operation of the failed first CPU is stopped, and the normal operations of the second CPU and the third CPU are also stopped, so that the control of the electric power steering device is once stopped, The second CPU and the third CPU are restarted so that the basic function is operated by the second CPU and the third CPU after a predetermined time has elapsed since the control stop of the electric power steering device, and the second CPU and the third CPU are restarted. When the third CPU determines that the shared RAM has not been erroneously rewritten, the second CPU And is accomplished by continuing only control of the electric power steering apparatus wherein the 3 CPU, also the first 2CPU and at least one of failure of the first 3 CPU, if there is a margin in the first 1CPU processing capacity In addition to the basic functions, some additional functions are operated by the first CPU, and variables necessary for continuously operating the additional functions are stored in the shared RAM in advance. A value obtained by inverting the necessary variable for erroneous rewriting check is also stored in the shared RAM, or when the processing capacity of the second CPU or the third CPU is sufficient when the first CPU fails. The second CPU and the third CPU operate the basic function and some additional functions in the second CPU or the third CPU. A variable necessary to restart the CPU and continuously operate some of the additional functions is stored in the shared RAM in advance, and a value obtained by inverting the necessary variable for an erroneous rewrite check is This is achieved more effectively by storing it in the shared RAM.
本発明に係る電動パワーステアリング装置の制御装置によれば、3個のCPUを有(内蔵)するマルチコアMCUを搭載すると共に、マルチコアMCUに内蔵されている共有RAMに電動パワーステアリング装置の基本機能を継続するために必要な情報(必要な変数)を予め格納するようにしているので、3個のCPUのうち1個のCPUに故障が発生した場合であっても、故障していない1個のCPUが共有RAMに格納されている基本機能を継続するために必要な情報(必要な変数)に確実にアクセス可能のため、基本機能を継続するために必要な情報(必要な変数)が故障していない1個のCPUに確実に伝わり、電動パワーステアリング装置が危険な状態になることも無く、その故障していないCPUのみで電動パワーステアリング装置の基本機能を安全に動作させることができる。 According to the control device for an electric power steering apparatus according to the present invention, a multi-core MCU having (built in) three CPUs is mounted, and a basic function of the electric power steering apparatus is added to a shared RAM built in the multi-core MCU. Information necessary to continue (necessary variables) is stored in advance, so even if one of the three CPUs fails, one non-failed one The information (necessary variables) necessary to continue the basic function fails because the CPU can reliably access the information (necessary variables) necessary to continue the basic function stored in the shared RAM. The electric power steering device is reliably transmitted to one CPU, and the electric power steering device is not in a dangerous state. It is possible to safely operate the basic functions of the location.
即ち、本発明によれば、マルチコアMCUに内蔵されている何れか一つのCPUに故障が発生した場合であっても、残りの正常なCPUのみで電動パワーステアリング装置の制御(操舵補助)を安全に継続することができる。 That is, according to the present invention, even when any one of the CPUs built in the multi-core MCU fails, the control (steering assistance) of the electric power steering device can be safely performed only by the remaining normal CPUs. Can continue to.
本発明は、2個のCPUを有するマルチコアMCUを搭載し、2個のCPUのうち一方のCPUに故障(又は異常)が発生した際に、故障していない他方のCPU(即ち、正常なCPU)で電動パワーステアリング装置の基本機能のみを動作させることで、電動パワーステアリング装置の制御を継続させ、電動パワーステアリング装置の継続性を高めることができるようにした電動パワーステアリング装置の制御装置に関する。 The present invention includes a multi-core MCU having two CPUs, and when one of the two CPUs has a failure (or abnormality), the other CPU that has not failed (that is, a normal CPU) ), Only the basic function of the electric power steering apparatus is operated, so that the control of the electric power steering apparatus can be continued and the continuity of the electric power steering apparatus can be improved.
以下に、図面を参照しながら、本発明の具体的な実施形態を詳細に説明する。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.
本発明は、2個のCPUを有するマルチコアMCUを搭載する電動パワーステアリング装置の制御装置に関し、図3は、本発明に係る電動パワーステアリング装置の制御装置に搭載されたマルチコアMCUの構成例を示すブロック図である。 The present invention relates to a control device for an electric power steering apparatus equipped with a multi-core MCU having two CPUs, and FIG. 3 shows a configuration example of the multi-core MCU mounted on the control apparatus for the electric power steering device according to the present invention. It is a block diagram.
本発明では、図3に示されるように、電動パワーステアリング装置の制御装置に搭載されたマルチコアMCU40は、第1CPU420と、第1CPU420を監視するための第1CPU監視回路421と、第1RAM422と、第2CPU430と、第2CPU430を監視するための第2CPU監視回路431と、第2RAM432と、第1CPU監視回路421及び第2CPU監視回路431から、各CPUの故障情報を受け取り、受け取った故障情報に基づいて各CPUの動作を制御するCPU制御器41と、共有RAM44と、ROM45と、ペリフェラル46とを備えている。
In the present invention, as shown in FIG. 3, the
また、マルチコアMCU40では、第1CPU420及び第2CPU430の両方から、共有RAM44、ROM45及びペリフェラル46の何れにもアクセス可能となっている。第1CPU監視回路421によって、第1CPU420が常時監視されていると共に、第2CPU監視回路431によって、第2CPU430が常時監視されている。
In the
更に、第1RAM422を第1CPU420のみがアクセスする第1CPU420専用RAMとすると共に、第2RAM432を第2CPU430のみがアクセスする第2CPU430専用RAMとする。
Further, the
更に、マルチコアMCU40では、第1CPU420と第2CPU430で同じプログラム(同じ機能)を動作させることができるようにするために、第1RAM422のアドレスと第2RAM432のアドレスを同じにする。
Further, in the
本発明では、通常時には、第1CPU420では、電動パワーステアリング装置の制御において最低限必要な基本機能(以下、単に、「電動パワーステアリング装置の基本機能」又は「基本機能」とも言う。)を動作させると共に、第2CPU430では、電動パワーステアリング装置の操舵性を改善するための付加機能(以下、単に、「電動パワーステアリング装置の付加機能」又は「付加機能」とも言う。)を動作させるようになっている。
In the present invention, at the normal time, the
第1CPU420に対して第1CPU監視回路421が配置されていると共に、第2CPU430に対して第2CPU監視回路431が配置されており、各CPUの故障発生時に、各CPU監視回路によって各CPUの故障を検出できるようになっている。また、第1CPU監視回路421は第1CPU420の故障を検出した時に、第1CPU420に関する故障情報(以下、第1CPU故障情報と称する。)をCPU制御器41に通知するようになっており、第2CPU監視回路431は第2CPU430の故障を検出した時に、第2CPU430に関する故障情報(以下、第2CPU故障情報と称する。)をCPU制御器41に通知するようになっている。
A first
CPU制御器41が受け取った故障情報は第2CPU故障情報である場合に(即ち、付加機能を動作させている第2CPU430に故障が発生した場合に)、CPU制御器41は故障した第2CPU430の動作を停止させ、基本機能を動作させている正常な第1CPU420だけで電動パワーステアリング装置を制御するようにする。
When the failure information received by the
また、CPU制御器41が受け取った故障情報は第1CPU故障情報である場合に(即ち、基本機能を動作させている第1CPU420に故障が発生した場合に)、CPU制御器41は、両方のCPU(即ち、故障した第1CPU420と正常な第2CPU430)を停止させ、モータへの電流出力を止めることにより、一旦電動パワーステアリング装置の制御を停止させる。そして、電動パワーステアリング装置制御の停止から所定の時間が経過した後に、CPU制御器41は、故障していない第2CPU430を再起動し、再起動した第2CPU430に、電動パワーステアリング装置の基本機能を動作させることで、電動パワーステアリング装置の制御を継続させるようにする。
In addition, when the failure information received by the
本発明では、CPU制御器41による電動パワーステアリング装置制御の停止から、第2CPU430による電動パワーステアリング装置制御の再開までの時間(即ち、上述した所定の時間)を車両が危険挙動とならない時間とする。例えば、好適な所定の時間を20〜30ms程度とする。
In the present invention, the time from the stop of the electric power steering device control by the
そして、本発明では、ペリフェラル46の制御レジスタに、CPUによる誤書き換え防止機能を付けるようにする。ペリフェラル46の制御レジスタの誤書き換え防止機能を実現する方法として、例えば、同じ値をペリフェラル46の制御レジスタに2度書きしないと、その値がペリフェラル46の制御レジスタに反映されないようにする方法、また、ペリフェラル46の制御レジスタを書き換え可能モードにしてからでなければ、ペリフェラル46の制御レジスタの値が書き換えられないようにする方法がある。 In the present invention, the control register of the peripheral 46 is provided with an erroneous rewrite prevention function by the CPU. As a method for realizing the function of preventing erroneous rewriting of the control register of the peripheral 46, for example, a method of preventing the value from being reflected in the control register of the peripheral 46 unless the same value is written twice in the control register of the peripheral 46. There is a method for preventing the value of the control register of the peripheral 46 from being rewritten unless the control register of the peripheral 46 is set to the rewritable mode.
また、本発明では、通常時に電動パワーステアリング装置の付加機能を動作させるようになっている第2CPU430で、電動パワーステアリング装置の基本機能を動作させるために、マルチコアMCU40に、以下の三つの機能を持たせる。
機能A
電動パワーステアリング装置の基本機能に必要で、且つ、第1RAM422に予め格納されている固定値は、第2RAM432の同じアドレスにも予め格納しておくようにする。
機能B
電動パワーステアリング装置の基本機能を継続して動作させるために必要な情報(必要な変数)を共有RAM44に予め格納するとともに、これら必要な変数の誤書き換えをチェックするために、上述した必要な変数を反転した値も共有RAM44に格納しておくようにする。
Further, in the present invention, in order to operate the basic function of the electric power steering device by the
Function A
The fixed value necessary for the basic function of the electric power steering apparatus and stored in advance in the
Function B
The information necessary for continuously operating the basic function of the electric power steering apparatus (necessary variables) is stored in the shared
なお、本発明のマルチコアMCU40では、共有RAM44の誤書き換えチェックを行うために、上述したように、必要な変数を反転した値も共有RAM44に格納しておくことで、共有RAM44に格納されている必要な変数と必要な変数を反転した値とを比較することで共有RAM44の誤書き換えチェックを行うようにしているが、本発明の共有RAM44の誤書き換えチェック方法はこれに限られることがなく、既知の誤書き換えチェック方法であれば、本発明の共有RAM44の誤書き換えチェック方法とすることができる。例えば、チェックサムによる共有RAM44の誤書き換えチェックを行うようにしても良い。
機能C
共有RAM44の誤書き換え(共有RAM44に格納されている、電動パワーステアリング装置の基本機能を継続して動作させるために必要な変数の誤書き換え)が検出された場合に、電動パワーステアリング装置の制御を停止するようにする。
ところで、CPU(第1CPU420又は第2CPU430)に故障が発生した場合に、壊れたCPU(故障した第1CPU420又は第2CPU430)が共有RAM44やペリフェラル46の制御レジスタを誤って書き換える可能性がある。ペリフェラル46の制御レジスタが設計値と異なる値に書き換えられた場合(即ち、ペリフェラル46の制御レジスタが誤書き換えされた場合)に、ペリフェラル46は設計した通りに動作せず、電動パワーステアリング装置の異常挙動、ひいては車両の危険挙動へと至る可能性が生じてしまう。
In the
Function C
When an erroneous rewrite of the shared RAM 44 (an erroneous rewrite of a variable stored in the shared
By the way, when a failure occurs in the CPU (the
そこで、本発明では、上述したように、ペリフェラル46の制御レジスタにCPUによる誤書き換え防止機能を付けるようにすると共に、共有RAM44の誤書き換えをチェックするようにする。換言すれば、本発明では、ペリフェラル46の制御レジスタにCPUによる誤書き換え防止機能を付けるのと、共有RAM44の誤書き換えをチェックするのは、CPU(第1CPU420又は第2CPU430)が故障して、CPU監視回路(第1CPU監視回路421又は第2CPU監視回路431)がその故障を検出し、故障したCPUがCPU制御器41によって停止させられるまでに、電動パワーステアリング装置の基本動作(基本機能)を継続するのに必要な制御レジスタや共有RAM44に格納されている必要な変数が、誤書き換えされるのを防ぐためである。
Therefore, in the present invention, as described above, the control register of the peripheral 46 is provided with a function for preventing erroneous rewriting by the CPU and the shared
このように、本発明によれば、ペリフェラル46の制御レジスタに上述したようなCPUによる誤書き換え防止機能を付けると共に、共有RAM44の誤書き換えをチェックすることにより、CPU(第1CPU420又は第2CPU430)に故障が発生した場合であっても、共有RAM44に格納されている変数が誤書き換えされることがなく、また、ペリフェラル46の制御レジスタが誤書き換えされることもなく、制御レジスタの設計値が設定されていることが保証されるため、正常なCPUのみを用いて、電動パワーステアリング装置の制御を安全に継続することが可能になる。
As described above, according to the present invention, the control register of the peripheral 46 is provided with the above-described function of preventing erroneous rewriting by the CPU, and by checking the shared
図4は、本発明において、電動パワーステアリング装置の付加機能を動作させている第2CPU430に故障が発生した場合のマルチコアMCU40の動作を示すフローチャートである。また、図5は、本発明において、電動パワーステアリング装置の基本機能を動作させている第1CPU420に故障が発生した場合のマルチコアMCU40の動作を示すフローチャートである。
FIG. 4 is a flowchart showing the operation of the
まず、図4に基づいて、本発明において、付加機能を動作させている第2CPU430の故障時のマルチコアMCU40の動作(処理)を説明する。
First, based on FIG. 4, the operation (processing) of the
図4に示されるように、マルチコアMCU40を搭載する電動パワーステアリング装置の制御装置では、第2CPU430に故障が発生した時に、第2CPU430を常時監視している第2CPU監視回路431は、第2CPU430の故障を検出し、第2CPU故障情報をCPU制御器41に送信する(ステップS10)。次に、CPU制御器41は、第2CPU監視回路431からの第2CPU故障情報を受信し、受信した第2CPU故障情報に基づいて、故障した第2CPU430の動作を停止させるとともに(ステップS11)、第2CPU430の故障(第2CPU故障情報)を第1CPU420に通知(送信)する(ステップS12)。第1CPU420は、CPU制御器41からの第2CPU故障情報を受信すると、共有RAM44の誤書き換えは無かったか否かをチェックする(ステップS13及びステップS14)。共有RAM44の誤書き換えは無かったと判定された場合に、基本機能を動作させている第1CPU420だけで電動パワーステアリング装置の制御を継続するようにする(ステップS15)。一方、共有RAM44の誤書き換えは有ったと判定された場合(即ち、共有RAM44の誤書き換えが検出された場合)に、第1CPU420の動作も停止させることで、電動パワーステアリング装置の制御を停止させる(ステップS16)。
As shown in FIG. 4, in the control device for the electric power steering apparatus equipped with the
次に、図5に基づいて、本発明において、基本機能を動作させている第1CPU420の故障時のマルチコアMCU40の動作(処理)を説明する。
Next, based on FIG. 5, the operation (processing) of the
図5に示されるように、マルチコアMCU40を搭載する電動パワーステアリング装置の制御装置では、第1CPU420に故障が発生した時に、第1CPU420を常時監視している第1CPU監視回路421は、第1CPU420の故障を検出し、第1CPU故障情報をCPU制御器41に送信する(ステップS20)。次に、CPU制御器41は、第1CPU監視回路421からの第1CPU故障情報を受信し、受信した第1CPU故障情報に基づいて、故障した第1CPU420の動作を停止させるとともに、正常な第2CPU430の動作をも停止させることにより(ステップS21)、一旦電動パワーステアリング装置の制御を停止させるようにし、電動パワーステアリング装置の制御停止から所定の時間(例えば、20〜30ms程度)が経過した後に、第2CPU430で電動パワーステアリング装置の基本機能を動作させるように、第2CPU430を再起動する(ステップS22)。
As shown in FIG. 5, in the control device of the electric power steering apparatus equipped with the
次に、第2CPU430は、共有RAM44の誤書き換えは無かったか否かをチェックする(ステップS23及びステップS24)。共有RAM44の誤書き換えは無かったと判定された場合に、基本機能を動作させている第2CPU430だけで電動パワーステアリング装置の制御を継続するようにする(ステップS25)。一方、共有RAM44の誤書き換えは有ったと判定された場合に、第2CPU430の動作も停止させることで、電動パワーステアリング装置の制御を停止させる(ステップS26)。
Next, the
なお、本発明では、付加機能を動作させている第2CPU430の故障時に、基本機能を動作させている第1CPU420の処理能力に余裕がある場合には、基本機能だけでなく、付加機能の一部(以下、「一部の付加機能」ともいう)も第1CPU420で動作させるようにしても良い。ただし、その場合には、この追加された一部の付加機能を継続して動作させるために必要な変数を共有RAM44に予め格納する必要がある。また、これらの必要な変数の誤書き換えをチェックするために、これらの必要な変数を反転した値も共有RAM44に格納しておくようにする必要がある。
In the present invention, in the event of a failure of the
また、本発明では、基本機能を動作させている第1CPU420の故障時に、付加機能を動作させている第2CPU430の処理能力に余裕がある場合には、上記ステップS22において、第2CPU430で電動パワーステアリング装置の基本機能及び一部の付加機能を動作させるように、第2CPU430を再起動するようにしても良い。ただし、この場合も、この追加された一部の付加機能を継続して動作させるために必要な変数を共有RAM44に予め格納する必要がある。また、これらの必要な変数の誤書き換えをチェックするために、これらの必要な変数を反転した値も共有RAM44に格納しておくようにする必要がある。
Further, in the present invention, if the processing capacity of the
また、上述したように、本発明の一実施例として、2個のCPUを有するマルチコアMCUを搭載する電動パワーステアリング装置の制御装置について説明したが、本発明の電動パワーステアリング装置の制御装置に搭載されるマルチコアMCUとして、2個のCPUを有するマルチコアMCUに限定されることはなく、2個以上のCPU(例えば、3個CPU)を有するマルチコアMCUを使用することができる。その際に、電動パワーステアリング装置の基本機能や付加機能を適宜に各CPUで動作させるようにしても良い。例えば、基本機能を1個のCPUで、付加機能を残り2個のCPUで、それぞれ動作させるようにしても良い。また、上述した本発明の原理を応用し、付加機能を動作させている2個のCPUの故障時に、故障したCPUの動作を停止するようにしても良い。基本機能を動作させているCPUの故障時に、故障したそのCPUの動作を停止するとともに、付加機能を動作させている正常なCPUの何れかをも停止し、所定の時間が経過した後に、停止したそのCPUのみで基本機能を動作させているようにしても良い。 As described above, the control device for the electric power steering apparatus equipped with the multi-core MCU having two CPUs has been described as an embodiment of the present invention. However, the control apparatus for the electric power steering device according to the present invention is mounted. The multi-core MCU to be used is not limited to the multi-core MCU having two CPUs, and a multi-core MCU having two or more CPUs (for example, three CPUs) can be used. At that time, basic functions and additional functions of the electric power steering apparatus may be appropriately operated by each CPU. For example, the basic function may be operated by one CPU and the additional functions may be operated by the remaining two CPUs. Further, by applying the above-described principle of the present invention, the operation of the failed CPU may be stopped when the two CPUs operating the additional function fail. When a CPU operating a basic function fails, the operation of the failed CPU is stopped, and any normal CPU operating an additional function is stopped, and after a predetermined time has elapsed, the CPU is stopped. The basic function may be operated only by the CPU.
1 ハンドル
2 コラム軸(ステアリングシャフト、ハンドル軸)
10 トルクセンサ
12 車速センサ
14 舵角センサ
20 モータ
30 コントロールユニット(ECU)
31 電流指令値演算部
33 電流制限部
34 補償信号生成部
35 PI制御部
36 PWM制御部
37 インバータ回路
40 マルチコアMCU
41 CPU制御器
420 第1CPU
421 第1CPU監視回路
422 第1RAM
430 第2CPU
431 第2CPU監視回路
432 第2RAM
44 共有RAM
45 ROM
46 ペリフェラル
50 CAN
1 Handle 2 Column shaft (steering shaft, handle shaft)
10
31 Current command
41
421 First
430 Second CPU
431 Second
44 Shared RAM
45 ROM
46 Peripheral 50 CAN
Claims (4)
前記マルチコアMCUは、
前記電動パワーステアリング装置の基本機能を動作させる第1CPUと、
前記第1CPUを常時監視しており、前記第1CPUの故障発生時に前記第1CPUの第1故障を検出できる第1CPU監視回路と、
前記電動パワーステアリング装置の付加機能を動作させる第2CPU及び第3CPUと、
前記第2CPU及び前記第3CPUを常時監視しており、前記第2CPU及び前記第3CPUの少なくとも一方の第2故障の発生時に前記第2故障を検出できる第2CPU監視回路と、
前記第1CPU監視回路及び前記第2CPU監視回路から、前記第1CPU、前記第2CPU及び前記第3CPUの故障情報を受け取り、前記故障情報に基づいて前記第1CPU、前記第2CPU及び前記第3CPUの各動作を制御するCPU制御器と、
前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能な共有RAMと、
前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能なペリフェラルと
を備え、
前記マルチコアMCUでは、
前記基本機能を継続して動作させるために必要な変数を前記共有RAMに予め格納しておき、
前記ペリフェラルの制御レジスタに、前記第1CPU、前記第2CPU及び前記第3CPUによる誤書き換え防止機能を付けようにしており、
誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有RAMに格納しておき、
前記第1CPU監視回路が前記第1故障を検出した時に、第1CPU故障情報を前記CPU制御器に通知すると共に、前記第2CPU監視回路が前記第2故障を検出した時に、第2CPU故障情報を前記CPU制御器に通知するようになっており、
前記CPU制御器は、受け取った前記故障情報が前記第2CPU故障情報である場合に、前記第2CPU及び前記第3CPUの動作を停止させると共に、前記第2CPU故障情報を前記第1CPUに通知し、前記第1CPUによって前記共有RAMの誤書き換えが無かったと判定された場合に、前記第1CPUだけで前記基本機能を動作させることにより、前記電動パワーステアリング装置の制御を継続することを特徴とする電動パワーステアリング装置の制御装置。 In a control device for an electric power steering device equipped with a multi-core MCU,
The multi-core MCU is
A first CPU for operating basic functions of the electric power steering apparatus;
A first CPU monitoring circuit that constantly monitors the first CPU and is capable of detecting a first failure of the first CPU when a failure of the first CPU occurs;
A second CPU and a third CPU for operating an additional function of the electric power steering device;
A second CPU monitoring circuit that constantly monitors the second CPU and the third CPU, and can detect the second failure when a second failure of at least one of the second CPU and the third CPU occurs;
Failure information of the first CPU, the second CPU, and the third CPU is received from the first CPU monitoring circuit and the second CPU monitoring circuit, and each operation of the first CPU, the second CPU, and the third CPU is performed based on the failure information. A CPU controller for controlling
A shared RAM accessible from the first CPU, the second CPU, and the third CPU;
A peripheral accessible from the first CPU, the second CPU and the third CPU;
In the multi-core MCU,
Can you a variable needed to run to continue the basic functions in advance stored in the shared RAM,
The peripheral control register is provided with a function of preventing erroneous rewriting by the first CPU, the second CPU, and the third CPU,
A value obtained by inverting the necessary variable for continuously operating the basic function for erroneous rewriting check is also stored in the shared RAM,
When the first CPU monitoring circuit detects the first failure, the first CPU failure information is notified to the CPU controller, and when the second CPU monitoring circuit detects the second failure, the second CPU failure information is sent to the CPU controller. To notify the CPU controller,
The CPU controller stops the operation of the second CPU and the third CPU when the received failure information is the second CPU failure information, and notifies the first CPU of the second CPU failure information, When the first CPU determines that the shared RAM has not been erroneously rewritten, the electric power steering device continues the control of the electric power steering device by operating the basic function only with the first CPU. Control device for the device.
前記マルチコアMCUは、
前記電動パワーステアリング装置の基本機能を動作させる第1CPUと、
前記第1CPUを常時監視しており、前記第1CPUの故障発生時に前記第1CPUの第1故障を検出できる第1CPU監視回路と、
前記電動パワーステアリング装置の付加機能を動作させる第2CPU及び第3CPUと、
前記第2CPU及び前記第3CPUを常時監視しており、前記第2CPU及び前記第3CPUの少なくとも一方の第2故障の発生時に前記第2故障を検出できる第2CPU監視回路と、
前記第1CPU監視回路及び前記第2CPU監視回路から、前記第1CPU、前記第2CPU及び前記第3CPUの故障情報を受け取り、前記故障情報に基づいて前記第1CPU、前記第2CPU及び前記第3CPUの各動作を制御するCPU制御器と、
前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能な共有RAMと、
前記第1CPU、前記第2CPU及び前記第3CPUからアクセス可能なペリフェラルと
を備え、
前記マルチコアMCUでは、
前記基本機能を継続して動作させるために必要な変数を前記共有RAMに予め格納しておき、
前記ペリフェラルの制御レジスタに、前記第1CPU、前記第2CPU及び前記第3CPUによる誤書き換え防止機能を付けようにしており、
誤書き換えチェック用に前記基本機能を継続して動作させるために前記必要な変数を反転した値も前記共有RAMに格納しておき、
前記第1CPU監視回路が前記第1故障を検出した時に、第1CPU故障情報を前記CPU制御器に通知すると共に、前記第2CPU監視回路が前記第2故障を検出した時に、第2CPU故障情報を前記CPU制御器に通知するようになっており、
前記CPU制御器は、受け取った前記故障情報が前記第1CPU故障情報である場合に、故障した前記第1CPUの動作を停止させると共に、正常な前記第2CPU及び前記第3CPUの動作をも停止させることにより、一旦前記電動パワーステアリング装置の制御を停止させるようにし、前記電動パワーステアリング装置の制御停止から所定の時間が経過した後に、前記第2CPU及び前記第3CPUで前記基本機能を動作させるように、前記第2CPU及び前記第3CPUを再起動し、前記第2CPU及び前記第3CPUによって前記共有RAMの誤書き換えが無かったと判定された場合に、前記第2CPU及び前記第3CPUだけで前記電動パワーステアリング装置の制御を継続することを特徴とする電動パワーステアリング装置の制御装置。 In a control device for an electric power steering device equipped with a multi-core MCU,
The multi-core MCU is
A first CPU for operating basic functions of the electric power steering apparatus;
A first CPU monitoring circuit that constantly monitors the first CPU and is capable of detecting a first failure of the first CPU when a failure of the first CPU occurs;
A second CPU and a third CPU for operating an additional function of the electric power steering device;
A second CPU monitoring circuit that constantly monitors the second CPU and the third CPU, and can detect the second failure when a second failure of at least one of the second CPU and the third CPU occurs;
Failure information of the first CPU, the second CPU, and the third CPU is received from the first CPU monitoring circuit and the second CPU monitoring circuit, and each operation of the first CPU, the second CPU, and the third CPU is performed based on the failure information. A CPU controller for controlling
A shared RAM accessible from the first CPU, the second CPU, and the third CPU;
A peripheral accessible from the first CPU, the second CPU and the third CPU;
In the multi-core MCU,
Can you a variable needed to run to continue the basic functions in advance stored in the shared RAM,
The peripheral control register is provided with a function of preventing erroneous rewriting by the first CPU, the second CPU, and the third CPU,
A value obtained by inverting the necessary variable for continuously operating the basic function for erroneous rewriting check is also stored in the shared RAM,
When the first CPU monitoring circuit detects the first failure, the first CPU failure information is notified to the CPU controller, and when the second CPU monitoring circuit detects the second failure, the second CPU failure information is sent to the CPU controller. To notify the CPU controller,
When the received failure information is the first CPU failure information, the CPU controller stops the operation of the failed first CPU and also stops the normal operations of the second CPU and the third CPU. Thus, the control of the electric power steering device is temporarily stopped, and the basic function is operated by the second CPU and the third CPU after a predetermined time has elapsed since the control stop of the electric power steering device. When the second CPU and the third CPU are restarted and the second CPU and the third CPU determine that the shared RAM has not been erroneously rewritten, only the second CPU and the third CPU control of the electric power steering apparatus characterized by continuing the control Apparatus.
前記一部の付加機能を継続して動作させるために必要な変数を前記共有RAMに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有RAMに格納しておく請求項1に記載の電動パワーステアリング装置の制御装置。 In the case where at least one of the second CPU and the third CPU fails, if the processing capacity of the first CPU is sufficient, not only the basic function but also some additional functions are operated by the first CPU.
A variable necessary for continuously operating some of the additional functions is stored in the shared RAM in advance, and a value obtained by inverting the necessary variable for erroneous rewriting check is also stored in the shared RAM. Item 4. A control device for an electric power steering device according to Item 1 .
前記一部の付加機能を継続して動作させるために必要な変数を前記共有RAMに予め格納すると共に、誤書き換えチェック用に前記必要な変数を反転した値も前記共有RAMに格納しておく請求項2に記載の電動パワーステアリング装置の制御装置。 When the first CPU fails and the second CPU or the third CPU has sufficient processing capacity, the second CPU or the third CPU operates the basic function and some additional functions. 2 CPU and the third CPU are restarted,
A variable necessary for continuously operating some of the additional functions is stored in the shared RAM in advance, and a value obtained by inverting the necessary variable for erroneous rewriting check is also stored in the shared RAM. Item 3. A control device for an electric power steering device according to Item 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018019812A JP6497456B2 (en) | 2018-02-07 | 2018-02-07 | Control device for electric power steering device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018019812A JP6497456B2 (en) | 2018-02-07 | 2018-02-07 | Control device for electric power steering device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014137471A Division JP6287644B2 (en) | 2014-07-03 | 2014-07-03 | Control device for electric power steering device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018076072A JP2018076072A (en) | 2018-05-17 |
JP6497456B2 true JP6497456B2 (en) | 2019-04-10 |
Family
ID=62148902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018019812A Active JP6497456B2 (en) | 2018-02-07 | 2018-02-07 | Control device for electric power steering device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6497456B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102131230B1 (en) | 2018-11-26 | 2020-07-08 | 현대오트론 주식회사 | Method for self diagnosis of ram error detection logic in powertrain ecu system and apparatus thereof |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0674087A (en) * | 1992-08-27 | 1994-03-15 | Nippondenso Co Ltd | Electric control device with backup memory |
JPH06231072A (en) * | 1993-02-04 | 1994-08-19 | Mitsubishi Electric Corp | Microcomputer |
JPH07114521A (en) * | 1993-10-20 | 1995-05-02 | Hitachi Ltd | Multimicrocomputer system |
JPH07219802A (en) * | 1994-02-01 | 1995-08-18 | Hitachi Ltd | Duplex control system |
JPH08235073A (en) * | 1995-02-28 | 1996-09-13 | Nec Kyushu Ltd | Microcomputer |
JP2008279994A (en) * | 2007-05-14 | 2008-11-20 | Nsk Ltd | Electric power steering device |
JP2009029172A (en) * | 2007-07-24 | 2009-02-12 | Nsk Ltd | Electric power steering system |
-
2018
- 2018-02-07 JP JP2018019812A patent/JP6497456B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018076072A (en) | 2018-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6381528B1 (en) | Control unit for electric power steering apparatus | |
JP5267186B2 (en) | Electric power steering device | |
US20170015348A1 (en) | Power steering device and power steering device control unit | |
JP5067015B2 (en) | Electric power steering device | |
JP6455613B2 (en) | Control device for electric power steering device | |
JP2001018819A (en) | Controller of power steering system | |
JP2003182608A (en) | Electric power steering controller | |
WO2006123839A1 (en) | Electric power steering system device controller | |
JP3232032B2 (en) | Variable steering angle ratio steering device | |
KR102051765B1 (en) | Electronic control device and electric power steering device equipped with it | |
JP5151791B2 (en) | Electric power steering device | |
JP6497456B2 (en) | Control device for electric power steering device | |
JP5999289B2 (en) | Power supply voltage diagnosis device for electric power steering device | |
WO2005086355A1 (en) | Control apparatus of electrically driven power steering apparatus | |
EP3095674B1 (en) | Vehicular control apparatus | |
JP6504283B2 (en) | Control device of electric power steering device | |
JP2002211425A (en) | Electric power steering device | |
JP6287644B2 (en) | Control device for electric power steering device | |
JP7539909B2 (en) | Vehicle steering device | |
JP5169410B2 (en) | Electric power steering device | |
JP5098323B2 (en) | Electric power steering device | |
JPH06329042A (en) | Rear wheel steering system | |
JP2009001044A (en) | Electric power steering device | |
JP5169411B2 (en) | Electric power steering device | |
JP5298940B2 (en) | Electric power steering device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6497456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |