JP6286636B2 - センサ・デバイスおよびその製造方法 - Google Patents

センサ・デバイスおよびその製造方法 Download PDF

Info

Publication number
JP6286636B2
JP6286636B2 JP2012161032A JP2012161032A JP6286636B2 JP 6286636 B2 JP6286636 B2 JP 6286636B2 JP 2012161032 A JP2012161032 A JP 2012161032A JP 2012161032 A JP2012161032 A JP 2012161032A JP 6286636 B2 JP6286636 B2 JP 6286636B2
Authority
JP
Japan
Prior art keywords
substrate
side wall
electrode
substrate side
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012161032A
Other languages
English (en)
Other versions
JP2014023002A5 (ja
JP2014023002A (ja
Inventor
俊 保坂
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2012161032A priority Critical patent/JP6286636B2/ja
Publication of JP2014023002A publication Critical patent/JP2014023002A/ja
Publication of JP2014023002A5 publication Critical patent/JP2014023002A5/ja
Application granted granted Critical
Publication of JP6286636B2 publication Critical patent/JP6286636B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、半導体等の基板を用いたセンサの構造およびその製造方法、特に音響トランスデューサー、加速度センサ、圧力センサ等各種小型センサまたは各種小型デバイスに関するものであり、センサや各種デバイスの大きさを非常に小さくすることが可能であり、その結果従来に比較して安価で高性能な音響トランスデューサー等各種センサや各種デバイスを提供するものである。
半導体基板を用いた圧力センサとして、シリコンウエハ等の半導体基板の一部を薄くして、その上に蓋を被せたものがある。たとえば、特許文献１において、基板内に凹部を作りその凹部をダイヤフラムで被った構造のものがある。この半導体圧力センサは、外部圧力により、ダイヤフラムが変形し、凹部内部の静電容量が変化することを利用して、圧力を検出するものである。
特許２９１８２７２ 特許公開２００２−０９５０９３
従来の半導体基板内に空間（空洞または凹部）を作りその空間の静電容量の変化を利用した圧力センサにおいては、空間が半導体基板の横方向（平面方向）に形成するため、その空間は半導体基板の横方向（平面方向）に大きな面積を占有していた。図１７は、従来の圧力センサを模式的に示した図である。図１７（ａ）は半導体基板内のチップ１５０１の表面に形成された空間１５０２を蓋１５０３で覆っている。空間１５０２は真空状態（或いは、１気圧以下の低圧状態）になっている。空間内には基板１５０１上に形成された下部電極１５０４と蓋１５０３に形成された上部電極１５０５が対向している。下部電極１５０４と上部電極１５０５の間隔はｚである。図１７（ｂ）は平面的に見た図である。蓋１５０３は省略している。空間の平面的な大きさは、横ｘ、縦ｙの矩形となっている。１５０７はｘおよびｙで規定される圧力センサを示す。
下部電極と上部電極で構成されるこの空間の容量Ｃは、Ｃ＝ε＊ε0＊Ｓ／ｚで示される。ここで、εは比誘電率、ε0は真空誘電率、Ｓは半導体基板の平面方向における面積で、Ｓ＝ｘ＊ｙである。空間が空気の場合はεは約１である。外部から圧力Ｐを受けたとき、蓋は変形して下方へ曲がり、ｚが変化する。このｚの変化により、容量Ｃが変化して、変化量から圧力を計算できる。変化量は大きいほど検出しやすいので、面積Ｓは大きいほど良い。すなわち、圧力を精密に測定するためには、面積を大きくする必要があるので、この空間の平面的サイズ、すなわちｘやｙを大きくする必要がある。従って、チップサイズが大きくなってしまう。ウエハ面積は限られているので、ウエハ内のチップ（圧力センサチップ）の取れ個数が少なくなる。この結果、圧力センサチップの価格も高くなってしまう。
図２５は半導体基板を用いた従来のマイクロホンを示す図である。図２５に示す従来のマイクロホン１００はシリコン基板１０１内に凹部を形成してダイヤフラム１０２、空隙１０９、バックプレート１０３を形成し、バックプレート１０２に音響ホール１０４、下部配線１０５、上部配線１０６、下部パッド１０７、上部パッド１０８、接地用パッド１１０を配置している。図２５から分かるように、従来のマイクロホン１００のダイヤフラム１０２は基板面と略平行に形成されているので、マクロホン１００の面積は非常に大きな面積となる。たとえば、1辺２ｍｍの正方形程度の面積が必要となる。（特許文献２）
本発明は、平面的な基板（たとえば、円板状、矩形形状の板状）の厚み方向に深い溝（凹部）または貫通溝を複数作り、隣接する貫通溝によって挟まれる側壁がその両側の圧力差により変形することにより静電容量が変化することを利用した静電容量型センサに関するものである。具体的には以下のような手段を取る。
（１）本発明は、上面および下面の一方の面、或いは両方の面に貫通する少なくとも２つの溝（貫通溝）空間を有する導電体基板、前記導電体基板の上面（第１面）に付着した絶縁体基板（第１面絶縁体基板）および前記導電体基板の下面（第２面）に付着した絶縁体基板（第２面絶縁体基板）から構成されることを特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（導電体基板の厚さ方向に対して略直角方向）に隔てる導電体基板を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１貫通溝空間を静電容量空間とし、（第２貫通溝に音波または力量（加速度、角速度、または圧力等）を導入し）前記第１基板側壁容量電極が（当該）音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１貫通溝空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、さらに
第１基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、および／または
第２基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（２）本発明は、上面および下面の一方の面、或いは両方の面に貫通する少なくとも２つの溝（貫通溝）空間を有する主基板、前記主基板の上面（第１面）に付着した薄板基板（第１面薄板）および前記主基板の下面（第２面）に付着した薄板基板（第２面薄板）から構成されることを特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
前記第１側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１貫通溝空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１貫通溝空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、さらに
第１基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、および／または
第２基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（３）本発明は、（１）または（２）に加えて、導電体基板または主基板の厚みは２．０ｍｍ以下であり、好適には１．０ｍｍ以下であり、第１面絶縁体基板または第１面薄板の厚みは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であり、第２面絶縁体基板または第２面薄板の厚みは１．０ｍｍ以下であることを特徴とする。
（４）本発明は、（２）または（３）に加えて、主基板は半導体基板または絶縁体基板であることを特徴とし、また第１面薄板および／または第２面薄板は絶縁体基板であることを特徴とする。
（５）本発明は、上記に加えて、第２貫通溝は断面が略矩形状の略角柱形状であり、第２貫通溝の４つの側面に隣接する貫通溝が４つ配置され、当該４つの貫通溝は断面が略矩形状の略角柱形状であり、当該４つの貫通溝のうちの１つが第１貫通溝であり、残りの貫通溝を第３貫通溝、第４貫通溝、および第５貫通溝とし、
第３貫通溝と第２貫通溝を隔てる導電体基板を一方の電極（第３−１基板側壁容量電極）とし、第３−１基板側壁容量電極と第３貫通溝を挟んで対向し、前記第３−１基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極（第３−２基板側壁容量電極）とし、これらの第３−１基板側壁容量電極および第３−２基板側壁容量電極の間の第３貫通溝空間を静電容量空間とし、
第４貫通溝と第２貫通溝を隔てる導電体基板を一方の電極（第４−１基板側壁容量電極）とし、第４−１基板側壁容量電極と第４貫通溝を挟んで対向し、前記第４−１基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極（第４−２基板側壁容量電極）とし、これらの第４−１基板側壁容量電極および第４−２基板側壁容量電極の間の第４貫通溝空間を静電容量空間とし、
第５貫通溝と第２貫通溝を隔てる導電体基板を一方の電極（第５−１基板側壁容量電極）とし、第５−１基板側壁容量電極と第５貫通溝を挟んで対向し、前記第５−１基板側壁容量電極と電気的に導通しない導電体基板の側壁を他方の対向電極（第５−２基板側壁容量電極）とし、これらの第５−１基板側壁容量電極および第４−２基板側壁容量電極の間の第４貫通溝空間を静電容量空間とし、
（第２貫通溝に音波または力量（加速度、角速度、または圧力等）を導入し）前記第３−１基板側壁容量電極、前記第４−１基板側壁容量電極、および前記第５−１基板側壁容量電極が（当該）音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第３貫通溝空間、前記第４貫通溝空間、および前記第５貫通溝空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、さらに
第３−１基板側壁容量電極、第４−１基板側壁容量電極、および第５−１基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、および／または
第３−２基板側壁容量電極、第４−２基板側壁容量電極、および第５−２基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（６）本発明は、（５）において、第１貫通溝、第３貫通溝、第４貫通溝、および第５貫通溝は接続しており、第１基板側壁容量電極、第３−１基板側壁容量電極、第４−１基板側壁容量電極、および第５−１基板側壁容量電極は接続しており、さらに第２基板側壁容量電極、第３−２基板側壁容量電極、第４−２基板側壁容量電極、および第５−２基板側壁容量電極は接続していることを特徴とする。
（７）本発明は、上記に加えて、第２貫通溝が第１絶縁体基板または第２絶縁体基板によってカバーされている場合、第１絶縁体基板および／または第２絶縁体基板に音波または力量（加速度、角速度、または圧力等）導入用の音波または力量（加速度、角速度、または圧力等）導入孔および／または音波または力量（加速度、角速度、または圧力等）抜け孔が存在することを特徴とする。
（８）本発明は、上記に加えて、第１基板側壁の上面に付着した第１面絶縁体基板に形成したコンタクト孔を通じて第１面絶縁体基板上に形成した電極・配線と第１基板側壁とを電気的に接続し、第２基板側壁の上面に付着した第１面絶縁体基板に形成したコンタクト孔を通じて第１面絶縁体基板上に形成した電極・配線と第２基板側壁とを電気的に接続することを特徴とし、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状はｎ角形形状であり、ここでｎは３以上の整数とし、各側面に対応して複数の第２基板側壁を有し、前記複数の第２基板側壁同士は電気的に接続していないとともに、第２貫通溝へ音波または力量（加速度、角速度、または圧力等）を導入し、あるいは、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は少なくとも１部が曲線形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であり、あるいは、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は円形形状または楕円形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であることを特徴とする。
（９）本発明は、第１基板側壁および第２基板側壁を囲む第３基板側壁を有し、第３基板側壁の上面は第１面絶縁体基板に付着し、第３基板側壁の下面は第２面絶縁体基板に付着し、第３基板側壁は第１基板側壁および第２基板側壁のどちらか一方または両方と電気的に接続していないとともに、第３基板側壁は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの外側側面となり、第１面絶縁体基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの上面または下面となり、第２面絶縁体基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの下面または上面となっていることを特徴とする。
（１０）本発明は、上面および下面に貫通する少なくとも２つの溝（貫通溝または貫通孔）空間を有する主基板、前記主基板の上面（第１面）に付着した薄板基板（第１面薄板）および前記主基板の下面（第２面）に付着した薄板基板（第２面薄板）から構成されることを特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）（の側面）上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１貫通溝空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１貫通溝空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、さらに
第１基板側壁は、その上面が第１面薄板に付着、その下面が第２面薄板に付着していること、および／または
第２基板側壁は、その上面が第１面薄板に付着、その下面が第２面薄板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（１１）本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、第１面薄板は絶縁体基板であり、および／または第２面薄板は絶縁体基板であり、さらに、主基板の厚みは２．０ｍｍ以下であり、好適には１．０ｍｍ以下であり、第１面第１面薄板の厚みは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であり、第２面薄板の厚みは１．０ｍｍ以下であり、さらに、第１基板側壁の上面に付着した第１面絶縁体基板に形成したコンタクト孔を通じて第１面絶縁体基板上に形成した電極・配線と第１基板側壁とを電気的に接続し、
第２基板側壁の上面に付着した第１面絶縁体基板に形成したコンタクト孔を通じて第１面絶縁体基板上に形成した電極・配線と第２基板側壁とを電気的に接続することを特徴とする。
（１２）本発明は、上記に加えて、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状はｎ角形形状であり、ここでｎは３以上の整数とし、各側面に対応して複数の第２基板側壁を有し、前記複数の第２基板側壁同士は電気的に接続していないとともに、第２貫通溝へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、あるいは、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は少なくとも１部が曲線形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であり、あるいは、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は円形形状または楕円形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であることを特徴とする。
（１３）本発明は、上記に加えて、第１基板側壁および第２基板側壁を囲む第３基板側壁を有し、第３基板側壁の上面は第１面絶縁体基板に付着し、第３基板側壁の下面は第２面絶縁体基板に付着し、第３基板側壁は第１基板側壁および第２基板側壁のどちらか一方または両方と電気的に接続していないとともに、第３基板側壁は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの外側側面となり、第１面絶縁体基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの上面または下面となり、第２面絶縁体基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの下面または上面となっていることを特徴とする。
（１４）本発明は、主基板の第１面（表面または上面）に開口し、第１面と反対の第２面（裏面または下面）に開口しない、少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面（第１面）に付着した薄板基板を有する静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの凹部を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）（の側面）上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、
さらに
第１基板側壁は、その上面が薄板基板に付着していること、および／または
第２基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（１５）本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、主基板の厚みは２．０ｍｍ以下であり、好適には１．０ｍｍ以下であり、第１面第１面薄板の厚みは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であり、第２面薄板の厚みは１．０ｍｍ以下であり、さらに、第１基板側壁の上面に付着した第１面絶縁体基板に形成したコンタクト孔を通じて第１面絶縁体基板上に形成した電極・配線と第１基板側壁とを電気的に接続し、
第２基板側壁の上面に付着した第１面絶縁体基板に形成したコンタクト孔を通じて第１面絶縁体基板上に形成した電極・配線と第２基板側壁とを電気的に接続することを特徴とする。
（１６）本発明は、上記に加えて、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状はｎ角形形状であり、ここでｎは３以上の整数とし、各側面に対応して複数の第２基板側壁を有し、前記複数の第２基板側壁同士は電気的に接続していないとともに、第２貫通溝へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、または、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は少なくとも１部が曲線形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であることを特徴とし、または、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は円形形状または楕円形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であることを特徴とする。
（１７）本発明は、上記に加えて、第１基板側壁および第２基板側壁を囲む第３基板側壁を有し、第３基板側壁の上面は第１面絶縁体基板に付着し、第３基板側壁の下面は第２面絶縁体基板に付着し、第３基板側壁は第１基板側壁および第２基板側壁のどちらか一方または両方と電気的に接続していないとともに、第３基板側壁は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの外側側面となり、第１面絶縁体基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの上面または下面となり、第２面絶縁体基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの下面または上面となっていることを特徴とする。
（１８）本発明は、主基板上に形成した絶縁性ポリマーの上面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの凹部を横方向（絶縁性ポリマーの厚さ方向に対して略直角方向）に隔てる絶縁性ポリマーの基板側壁（第１基板側壁）（の側面）上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない絶縁性ポリマーの基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、
さらに
第１基板側壁は、その上面が薄板基板に付着していること、および／または
第２基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（１９）本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、主基板の厚みは２．０ｍｍ以下であり、好適には１．０ｍｍ以下であり、薄板基板の厚みは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であることを特徴とし、さらに、絶縁性ポリマーの厚さは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であることを特徴とする。
（２０）本発明は、上記に加えて、第１基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第１基板側壁の上面に形成した第１上面導電体膜配線と接続し、さらに前記第１上面導電体膜配線は第１基板側壁容量電極と電気的に接続し、
第２基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第２基板側壁の上面に形成した第２上面導電体膜配線と接続し、さらに前記第２上面導電体膜配線は第２基板側壁容量電極と電気的に接続していることを特徴とし、さらに、第１基板側壁によって囲まれた凹部（第２凹部）を有し、第１基板側壁の外側断面形状はｎ角形形状であり、ここでｎは３以上の整数とし、各側面に対応して複数の第２基板側壁を有し、前記複数の第２基板側壁同士は電気的に接続していないとともに、第２凹部へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、あるいは、第１基板側壁によって囲まれた凹部（第２凹部）を有し、第１基板側壁の外側断面形状は少なくとも１部が曲線形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であり、第２凹部へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、あるいは、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする。
（２１）本発明は、上記に加えて、第１基板側壁および第２基板側壁を囲む第３基板側壁を有し、第３基板側壁の上面は薄板基板に付着し、第３基板側壁は第１基板側壁および第２基板側壁のどちらか一方または両方と電気的に接続していないとともに、第３基板側壁は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの上面または下面となっていることを特徴とし、さらに、主基板は半導体基板であり、主基板に形成された凹部（主凹部）に絶縁性ポリマーが形成されていることを特徴とし、凹部はインプリント法で形成されることを特徴とする。
（２２）本発明は、主基板上に形成した導電性ポリマーの上面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの凹部を横方向（導電性ポリマーの厚さ方向に対して略直角方向）に隔てる導電性ポリマーの基板側壁（第１基板側壁）（の側面）を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない導電性ポリマーの基板側壁（第２基板側壁）（の側面）を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、
さらに
第１基板側壁は、その上面が薄板基板に付着していること、および／または
第２基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（２３）本発明は、上記に加えて、主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、さらに、薄板基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、主基板の厚みは２．０ｍｍ以下であり、好適には１．０ｍｍ以下であり、薄板基板の厚みは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であり、さらに、導電性ポリマーの厚さは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であることを特徴とする。
（２４）本発明は、上記に加えて、第１基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第１基板側壁の上面と接続し、
第２基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第２基板側壁の上面と接続しており、さらに、第１基板側壁によって囲まれた凹部（第２凹部）を有し、第１基板側壁の外側断面形状はｎ角形形状であり、ここでｎは３以上の整数とし、各側面に対応して複数の第２基板側壁を有し、前記複数の第２基板側壁同士は電気的に接続していないとともに、第２凹部へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、あるいは、第１基板側壁によって囲まれた凹部（第２凹部）を有し、第１基板側壁の外側断面形状は少なくとも１部が曲線形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であり、第２凹部へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、第１基板側壁によって囲まれた貫通溝（第２貫通溝）を有し、第１基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする。
（２５）本発明は、上記に加えて、第１基板側壁および第２基板側壁を囲む第３基板側壁を有し、第３基板側壁の上面は薄板基板に付着し、第３基板側壁は第１基板側壁および第２基板側壁のどちらか一方または両方と電気的に接続していないとともに、第３基板側壁は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの上面または下面となっていることを特徴とし、さらに、凹部はインプリント法で形成されることを特徴とする。
（２６）本発明は、導電体基板および低濃度基板が接合された接合基板において、前記接合基板は導電体基板側の表面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、
前記凹部は接合基板の表面に対して略垂直方向（表面に垂直方向に対して±１０度以下、好適には±５度以下、最適には±１度以下）に形成されており、
前記凹部の底部は導電体基板および低濃度基板の接合部を超えて低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの凹部を横方向（接合基板の厚さ方向に対して略直角方向）に隔てる接合基板側壁（第１基板側壁）（の側面）を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない接合基板側壁（第２基板側壁）（の側面）を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、
さらに、第１基板側壁は、その上面が薄板基板に付着していること、および／または
第２基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（２７）本発明は、上記に加えて、前記導電体基板は高濃度シリコン半導体基板（不純物濃度が１０１９／ｃｍ３以上）であり、前記低濃度半導体基板は低濃度シリコン半導体基板（不純物濃度が１０１７／ｃｍ３以下）であり、高濃度シリコン半導体基板の導電体型と低濃度シリコン半導体基板の導電体型は逆であることを特徴とし、さらに、前記接合基板はエピタキシャル基板であり、低濃度シリコン半導体基板は高濃度シリコン半導体基板上にエピタキシャル成長して形成したエピ層であることを特徴とする。
（２８）本発明は、接合された導電体基板および低濃度基板が接合された接合基板において、導電体基板および低濃度基板の間に絶縁体膜が介在し、前記接合基板は導電体基板側の表面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、
前記凹部は接合基板の表面に対して略垂直方向（表面に垂直方向に対して±１０度以下、好適には±５度以下、最適には±１度以下）に形成されており、
前記凹部の底部は導電体基板を超えて絶縁体膜または低濃度基板側に存在し、
前記接合基板の上面に付着した薄板基板を有する静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサであって、
隣接する２つの凹部を横方向（接合基板の厚さ方向に対して略垂直方向）に隔てる接合基板側壁（第１基板側壁）（の側面）を一方の電極（第１基板側壁容量電極）とし、
前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない接合基板側壁（第２基板側壁）（の側面）を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
前記第１基板側壁容量電極が音波または力量（加速度、角速度、または圧力等）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波または力量（加速度、角速度、または圧力等）を検出することを特徴とし、
さらに、第１基板側壁は、その上面が薄板基板に付着していること、および／または
第２基板側壁は、その上面が薄板基板に付着していること、
を特徴とする静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサである。
（２９）本発明は、上記に加えて、接合基板の厚みは２．０ｍｍ以下であり、好適には１．０ｍｍ以下であり、薄板基板の厚みは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であり、さらに、導電体基板の厚さは１．０ｍｍ以下であり、好適には０．５ｍｍ以下であり、第１基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第１基板側壁の上面と接続し、
第２基板側壁の上面に付着した薄板基板に形成したコンタクト孔を通じて薄板基板上に形成した電極・配線と第２基板側壁の上面と接続していることを特徴とする。
（３０）本発明は、上記に加えて、第１基板側壁によって囲まれた凹部（第２凹部）を有し、第１基板側壁の外側断面形状はｎ角形形状であり、ここでｎは３以上の整数とし、各側面に対応して複数の第２基板側壁を有し、前記複数の第２基板側壁同士は電気的に接続していないとともに、第２凹部へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、あるいは、第１基板側壁によって囲まれた凹部（第２凹部）を有し、第１基板側壁の外側断面形状は少なくとも１部が曲線形状であり、第２基板側壁の内側断面形状は前記第１基板側壁の外側断面形状と相似形状であり、第２凹部へ音波または力量（加速度、角速度、または圧力等）を導入することを特徴とし、あるいは、第１基板側壁によって囲まれた貫通溝（第２凹部）を有し、第１基板側壁の外側断面形状は円形形状または楕円形状であることを特徴とする。
（３１）本発明は、上記に加えて、第１基板側壁および第２基板側壁を囲む第３基板側壁を有し、第３基板側壁の上面は薄板基板に付着し、第３基板側壁は第１基板側壁および第２基板側壁のどちらか一方または両方と電気的に接続していないとともに、第３基板側壁は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの外側側面となり、薄板基板は静電容量型マイクロホンまたは力量（加速度、角速度、または圧力等）センサデバイスのチップパッケージの上面または下面となっていることを特徴とする。
（３２）本発明は、基板の第１面（表面）から第２面（裏面）に向かい、基板面（第１面および第２面）に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔の対向する２つの側面を電極（対向電極）とし、前記対向電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタであり、あるいは、基板の第１面（表面）から第２面（裏面）に向かい形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔内に挿入された突状の対向電極と、挿入された前記凹部または貫通孔内において前記対向電極の間に電解質を有することを特徴とする電気二重層キャパシタであり、基板の第１面（表面）から第２面（裏面）に向かい、基板面（第１面および第２面）に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、隣接する凹部の間に形成される基板側壁と、前記凹部または貫通孔のうちの少なくとも１つの凹部において前記基板側壁と対向する他の基板側壁とを対向電極とする電気二重層キャパシタであり、前記対向する基板側壁電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタである。
（３３）本発明は、圧電体基板の第１面（表面）から第２面（裏面）に向かい、基板面（第１面および第２面）に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される基板側壁の両側面に形成した導電体膜・電極を２つの電極とし、前記基板側壁が変形することによって基板側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とし、あるいは、基板の第１面（表面）から第２面（裏面）に向かい、基板面（第１面および第２面）に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される基板側壁の側面に第１導電体膜、その上に圧電体膜、その上に第２導電体膜を形成し、前記基板側壁が変形することによって前記圧電体膜の両面に発生する電荷を第１導電体膜および／または第２導電体膜で集めて発電することを特徴とし、あるいは、基板内に形成された凹部へ充填された圧電性ポリマー内に形成された凹部（ポリマー内凹部）を用いることを特徴とする微小発電機であって、隣接するポリマー内凹部によって形成されるポリマー基板側壁の両側面に形成した導電体膜・電極を２つの電極とし、前記ポリマー基板側壁が変形することによってポリマー基板側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とし、あるいは、基板内に形成された凹部へ充填されたポリマー内に形成された凹部（ポリマー内凹部）を用いることを特徴とする微小発電機であって、隣接するポリマー内凹部によって形成されるポリマー基板側壁の両側面に第１導電体膜、その上に圧電体膜、その上に第２導電体膜を形成し、前記ポリマー基板側壁が変形することによって前記圧電体膜の両面に発生する電荷を第１導電体膜および／または第２導電体膜で集めて発電することを特徴とする微小発電機である。
基板の厚み方向にセンサが形成されるので、半導体基板の平面におけるマイクロホン（音響トランスデューサ）や力量センサ（加速度センサ、角速度センサ、圧力センサ等）や微小発電機などの大きさを極めて小さくできる。しかもリソグラフィー等やインプリント法のＬＳＩ技術を用いて形成できるので、極めて精密で安価なセンサを作成できる。
図１は、本発明のマイクロホンの第１の実施形態（第１の構造）を示す図である。 図２は、本発明のマイクロホンを平面的に見た図である。 図３は、容量空間を構成する貫通孔１１２−４、１１２−５を貫通孔１１２−２の側面に設けた構造を示す図である。 図４は、平面形状（基板面に平行な断面）が円形状（立体的に見れば、円柱形状）であるマイクロホンを示す図である。 図５は、矩形（正方形または長方形）形状のマイクロホンで、コンデンサを構成する電極は２つの場合を示す図である。 図６は、本発明の加速度センサを示す平面図である。 図７は、加速度による基板側壁の変形状態を示す模式図である。 図８は、本発明の加速度センサの断面図である。 図９は、中央の貫通孔２１１の周囲のコンデンサ用貫通孔２１３、２１４、２１５、２１６がつながった構造を有する加速度センサを示す図である。 図１０は、断面（基板面に平行な面）が円形状（立体的には円柱状となる）の貫通孔および基板側壁を有する本発明の加速度センサを示す図である。 図１１は、断面が８角形形状である貫通孔および基板側壁を有する本発明の加速度センサを示す図である。 図１２は、本発明のマイクロホンデバイスまたは加速度センサデバイスの製造プロセスを示す図である。 図１３は、コンデンサの電極を形成する別の方法を示す図である。 図１４は、円環状の構造を有する本発明のセンサにおいて、拡散層をコンデンサ電極に用いる場合の構造および製造方法を示す図である。 図１５は、本発明の電荷蓄積型センサの構造を示す図である。 図１６は、本発明のセンサのインプリントプロセスによる製造方法を示す図である。 図１７は、従来の圧力センサを模式的に示した図である。 図１８は、本発明の加速度センサの別の実施形態を示す図である。 図１９は、導電体基板を使用した加速度センサの別の実施形態を示す図である。 図２０は、本発明の加速度センサの別の実施形態を示す図である。 図２１は、導電体基板を用いた本発明の力量センサを作製するプロセスの製造方法である。 図２２は、絶縁体基板または半導体基板を用いた本発明のセンサを形成する方法を示す図である。 図２３は、シリコン等の半導体基板を用いた本発明のセンサを作製する方法を示す図である。 図２４は、貫通孔の内側面および基板上面に拡散層を形成する別の実施形態を示す図である。 図２５は、半導体基板を用いた従来のマイクロホンを示す図である。 図２６は、本発明のセンサの別の製造方法を示す図である。 図２７は、導電体基板を種基板として用いた本発明の製造方法を示す別の実施形態を示す図である。 図２８は、図１において凹部を形成した場合を示す図である。 図２９は、図２８と類似構造を加速度センサに適用した場合を示す図である。 図３０は、エピウエハを用いたセンサの製造方法を示す図である。 図３１は、エピウエハを用いたセンサの製造方法の別の実施形態を示す図である。 図３２は、本発明のセンサの製造方法の一実施形態を示す図である。 図３３は、エピウエハを用いたセンサの別の作製方法を示す図である。 図３４は、エピウエハを貼り合わせた基板を用いたセンサおよびその製造方法の一実施形態を示す図である。 図３５は、導電体基板および半導体基板を接着させた複合基板を用いたセンサおよびその製造方法を示す図である。 図３６は、インプリント法を用いて作成したセンサおよびセンサの製造方法を示す図である。 図３７は、インプリントモールドを用いてセンサを作製する別の実施形態を示す図である。 図３８は、インプリント法を用いて本発明のセンサを製造する方法を示す別の実施形態を示す図である。 図３９は、絶縁性ポリマー内にインプリントモールド法により凹部を形成して、そのままモールド基板を凹部上の絶縁体基板として使用するセンサおよびその作製方法を示す図である。 図４０は、インプリント法を用いた本発明の圧力センサの構造およびその製造方法を示す図である。 図４１は、電気二重層キャパシタの構造を示す図である。 図４２は、別の電気二重層キャパシタの構造を示す図である。 図４３は、さらに別の電気二重層キャパシタの構造を示す図である。 図４４は、電気二重層キャパシタの構造を平面的示した一実施例である。 図４５は、圧電体基板に形成した貫通孔または凹部の間に形成された基板側壁の振動によって発生する電荷を用いた発電機を示す図である。 図４６は、基板内に形成した凹部に充填した圧電体ポリマー等内に凹部を形成し、その凹部間の圧電体ポリマー基板側壁を用いて作製した微小発電器を示す図である。
図１は、本発明の音響トランスデューサー（たとえば、マイクロホン、スピーカー、イアホン等、以下はマイクロホンと記載）の第１の実施形態（第１の構造）を示す図で、その構造を半導体基板１１１の断面図で示す。半導体基板１１１の第１面１１１−Ｓ１から第２面１１１−Ｓ２へ形成された凹部（図１では、貫通孔）１１２（１１２−１、１１２−２、１１２−３）の側面に絶縁膜１１３が形成されている。半導体基板１１１は、たとえばシリコン（Si）、炭素（C）、ゲルマニウム（Ge）等の単元素半導体基板、或いは、ガリウムヒ素(GaAs)、インジウムリン（InP）、窒化ガリウム（GaN）、炭化ケイ素（SiC）等の二元素半導体基板、或いは多元素半導体基板である。或いは、半導体基板ではなく、絶縁基板や導電体基板でも良い。たとえば、絶縁体基板として、ガラス、プラスチック等の高分子、セラミック、ゴム等の絶縁体基板である。絶縁体基板の場合には、絶縁膜１１３は形成しなくても良い場合がある。導電体基板として、たとえば、銅（Cu）、アルミニウム（Al）、鉄（Fe）、ニッケル（Ni）、チタン（Ti）、亜鉛（Zn）、各種合金（ステンレス等）、導電性ゴム、導電性プラスチックである。以下の説明では、主に半導体基板として説明する。
凹部１１２は、半導体基板１１１の第１面１１１−Ｓ１および／または第２面１１１−Ｓ２に対し略垂直に形成されており、第１面１１１−Ｓ１および第２面１１１−Ｓ２で完全に貫通した貫通孔であっても良い。図１では貫通孔として説明する。半導体基板１１１の第２面１１１−Ｓ２側は薄板１１０が付着しており、貫通孔１１２（１１２−１、２、３）は半導体基板１１１の第２面１１１−Ｓ２で閉じている。この薄板１１０は貫通孔１１２を形成する前に付着しても良いし、貫通孔１１２を形成した後に付着しても良い。薄板１１０を貫通孔１１２を形成した後に付着する場合は、絶縁膜１１３を形成した後、或いはその後のプロセスで薄板１１０を付着させることもできる。
貫通孔１１２（１１２−１、３）の側面には導電体膜１１５（１１５−１、２、３、４）が形成される。貫通孔１１２−１において、導電体膜１１５−１および１１５−２は対向しており、接続していない。すなわち、紙面に垂直方向において、導電体膜１１５−１および１１５−２は接続していない。さらに貫通孔１１２−１以外の領域においても導電体膜１１５−１および１１５−２は接続していないので、導電体膜１１５−１および１１５−２は、貫通孔１１２−１において、貫通孔１１２−１内空間を容量成分とするコンデンサの対向電極となっている。
また、貫通孔１１２−３において、導電体膜１１５−３および１１５−４は対向しており、接続していない。すなわち、紙面に垂直方向において、導電体膜１１５−３および１１５−４は接続していない。さらに貫通孔１１２−３以外の領域においても導電体膜１１５−３および１１５−４は接続していないので、導電体膜１１５−３および１１５−４は、貫通孔１１２−１において、貫通孔１１２−１内空間を容量成分とするコンデンサの対向電極となっている。
貫通孔１１２−２は外部からの音波を受信し導入する部分であり、その音波により貫通孔１１２−１および貫通孔１１２−２、並びに貫通孔１１２−３および貫通孔１１２−２によって挟まれた基板（これを基板側壁と呼ぶ）１１１（１１１−１、１１１−２）が振動する。いわば、これらの基板側壁１１１（１１１−１、１１１−２）はダイヤフラムの役割を果たす。このダイヤフラムが振動板に相当する。
導電体膜１１５−１および１１５−２の間に一定電圧Ｖをかけておけば、この基板側壁１１１（１１１−１）の振動によって、貫通孔１１２（１１２−１）における対向する導電体膜（コンデンサの電極ともなっているので、電極と呼ぶこともある）１１５−１および１１５−２の間の静電容量が変化する。また、導電体膜１１５−３および１１５−４の間に一定電圧Ｖをかけておけば、貫通孔１１２（１１２−３）における対向する導電体膜（コンデンサの電極ともなっているので、電極と呼ぶこともある）１１５−３および１１５−４の間の静電容量が変化する。この静電容量の変化量を電圧の変化へ変換することにより、音波の音圧レベルを得ることができる。
半導体基板１１１の第２面１１１−Ｓ２側は薄板１１０が付着しているが、第１面１１１−Ｓ１側に薄板１１９を付着しても良い。貫通孔１１２（１１２−１、２、３）の表面および裏面は薄板１１０および１１９でカバーされているので、本発明のマイクロホンは機械的衝撃に強く、外界の変化（耐環境性）等にも強い。図１にも示すように、音源１２６からの音波１２７を受ける貫通孔１１２（１１２−２）をカバーする薄板１１９には音波１２７を導入する音波導入孔（開口）１２２が一つまたは複数設けられ、音波１２７が効率的に貫通孔１１２（１１２−２）内に導入される。あるいは、貫通孔１１２（１１２−２）の第１面１１１−Ｓ１側に音波導入孔（開口）１２２が大きく一つだけ開けられたり、または貫通孔全体に音波導入孔（開口）１２２が開けられていても良い。
貫通孔１１２（１１２−２）内に導入された音波が貫通孔内で留まるのを防止するために、半導体基板１１１の第２面１１１−Ｓ２側をカバーしている薄板１１０の貫通孔１１２（１１２−２）の部分における一部に音波抜け孔１２７を設けても良い。音波とは空気の振動であるから、空気振動は速やかに音波抜け孔１２７から抜けていく。尚、当然貫通孔１１２（１１２−２）内に導入された音波は、音波導入孔（開口）１２２からも抜けてゆく。従って、半導体基板１１１の第２面１１１−Ｓ２側をカバーしている薄板１１０の音波抜け孔１２７を音波導入孔とすることもでき、その場合には、半導体基板１１１の第２面１１１−Ｓ２側からの音も検知することができる。
音波を受けて基板側壁１１１（１１１−１、１１１−２）が振動し、その振動によって容量空間である１１２（１１２−１、１１２−２）の静電容量が変化する。このとき容量空間である貫通孔１１２（１１２−１、１１２−２）内にエアー等の気体が入っていて、かつ薄板１１０および１１９で貫通孔１１２（１１２−１、１１２−２）が密閉されていると、貫通孔１１２（１１２−１、１１２−２）内の圧力が変化する。この圧力変化が基板側壁１１１（１１１−１、１１１−２）の振動に影響を与える可能性があるので、貫通孔１１２（１１２−１、１１２−２）内の圧力が変化しないようにするために、貫通孔１１２（１１２−１、１１２−２）をカバーしている薄板１１０にガス抜き孔１２８（１２８−１、１２８−２）を空けておく。これは薄板１１９側にあけても良いし、両方に開けておいても良い。ただし、このガス抜き孔１２８（１２８−１、１２８−２）から音波が入らないようにする必要がある。ガス抜き孔１２８（１２８−１、１２８−２）から音波が入ると、こちらの方からも側壁１１１（１１１−１、１１１−２）が振動してしまうからである。尚、貫通孔１１２（１１２−１、１１２−２）内が真空（に近い）状態で密閉されていれば、圧力変動はない。
貫通孔１１２（１１２−１、１１２−２）の電極・配線（導電体膜）１１５（１１５−１、２、３、４）上は絶縁膜１１７が形成され保護されている。絶縁膜１１３、導電体膜１１５、および絶縁膜１１７は貫通孔内だけでなく、半導体基板１１１の第１面１１１−Ｓ１（または第２面１１１−Ｓ２）上にも形成される。図１から分かるように、導電体膜１１５は貫通孔１１２（１１２−１、１１２−２）内でコンデンサの電極・配線となるようにパターニングされ、半導体基板１１１の第１面１１１−Ｓ１（または第２面１１１−Ｓ２でも良い）上まで引き出される。半導体基板１１１の第１面１１１−Ｓ１上の所定部分で、絶縁膜１１７はコンタクト孔１２３が開口され、このコンタクト孔１２３から電圧Ｖが供給される。また、薄板１１９においても、コンタクト孔１２３を電源供給部領域（電源供給開口部）１２１は開口される。
図２は、本発明のマイクロホンを平面的に見たものである。矩形状の貫通孔１１２（１１２−１、１１２−２、１１２−３）が並行に配置されている。貫通孔１１２−１および１１２−２の間に基板側壁１１１−１、貫通孔１１２−２および１１２−３の間に基板側壁１１１−２があり、これらの基板側壁１１１−１および１１１−２はダイヤフラムとなり、貫通孔１１２−２に導入された音波によって振動する。図１および図２から分かるように、基板側壁１１１−１および１１１−２は矩形状（長方形形状）であり、立体的に言えば直方体形状である。基板側壁１１１−１および１１１−２の厚みをａ、幅をｂ、深さをｈとすれば、基板側壁の大きさ（体積）はａｂｈとなる。貫通孔１１２−１の幅をｅ、貫通孔１１２−２の幅をｄ、貫通孔１１２−３の幅をｆとすると、貫通孔１１２−１の大きさ（体積）はｂｈｅ、貫通孔１１２−２の大きさ（体積）はｂｈｄ、貫通孔１１２−３の大きさ（体積）はｂｈｆとなる。通常は貫通孔１１２−１と貫通孔１１２−３は同じサイズとするので、ｅ＝ｆとなる。貫通孔の場合には、ｈは基板１１１の厚みとほぼ等しい。凹部の場合には、ｈは基板１１１の厚みより小さい。
図２では、基板１１１上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図１と同じである。容量空間となる貫通孔１１２−１および１１２−３においては、貫通孔の側面に絶縁膜１１３が形成され、その上に導電体膜１１５が形成されている。導電体膜１１５は必要なパターニングがなされる。貫通孔１１２−１において、導電体膜１１５−１および１１５−２は互いに対向する電極・配線となるので、導通していない。それら（導電体膜１１５−１および１１５−２の側面電極）の大きさ（面積）は貫通孔１１２−１の側面とほぼ同じであるから、ｂｈである。導電体膜１１５−１および１１５−２の側面電極間距離はｅである（厳密には、絶縁膜１１３および導電体膜１１５の厚みを考慮する必要がある）から、導電体膜１１５−１および１１５−２の側面電極間に発生する静電容量Ｃ1は、Ｃ1＝ε・ε0・ｅ／ｂｈとなる。ここで、ε0は真空中の誘電率、εは誘電係数である。
貫通孔１１２−３において、導電体膜１１５−３および１１５−４は互いに対向する電極・配線となるので、導通していない。それら（導電体膜１１５−３および１１５−４の側面電極）の大きさ（面積）は貫通孔１１２−３の側面とほぼ同じであるから、ｂｈである。導電体膜１１５−３および１１５−４の側面電極間距離はｆである（厳密には、絶縁膜１１３および導電体膜１１５の厚みを考慮する必要がある）から、導電体膜１１５−３および１１５−４の側面電極間に発生する静電容量Ｃ２は、Ｃ1＝ε・ε0・ｆ／ｂｈとなる。
基板側壁１１１−１および１１１−２が振動するとｅ、ｆが変化するので、静電容量Ｃ1およびＣ２が変化する。この変化を検出すれば音波に対応する容量変化（これに対応する電圧変化）の信号を得ることができるから、音波に再び戻すことができる。パターニングされた導電体膜１１５上に絶縁膜１１７が形成される。図２では記載していないが、基板１１１上には絶縁膜１１３や１１７が形成され、導電体膜１１７は電極・配線引き出し用にパターニングされている。貫通孔１１２−２においては、導電体膜１１５は必要がないのでエッチング除去しておくことが望ましいが、音波を受け取る上で問題なければ残しておいても良い。従って、貫通孔１１２−２においては、絶縁膜１１３や１１７が積層された状態となっている。また、図２では記載していないが、貫通孔１１２−１、１１２−２、１１２−３の底部は、図１から分かるように薄板１１０が存在するが、貫通孔を形成した後に絶縁膜１１３等を形成するので、これらの膜を残しておいても良い。ただし、容量空間を構成する貫通孔１１２−１および１１２−３においては、導電体膜１１５は除去しておく必要があることは当然である。（コンデンサの電極が導通しないようにする。）
図１および図２においては、音波導入用貫通孔１１２−３の両側に容量空間を構成する貫通孔１１２−１および１１２−３を形成しているが、片側だけに貫通孔を形成するだけでも音波による容量変化を検出することができる。両側に貫通孔を形成することによって、片側だけの場合よりも容量変化量が約２倍になるので、検出感度を増大することができる。
図３は、さらに容量空間を構成する貫通孔１１２−４、１１２−５を貫通孔１１２−２の側面に設けた構造を示す図である。従って、矩形形状の音波導入用貫通孔１１２−２の４つの側面全部に容量空間を構成する貫通孔が形成されているので、これらの貫通孔同士の間に４つの基板側壁１１１−１、１１１−２、１１１−３、１１１−４が存在する。音波導入用貫通孔１１２−２に導入された音波によってこれらの４つの基板側壁１１１−１、１１１−２、１１１−３、１１１−４が振動し、これに伴い貫通孔１１２−１、１１２−３、１１２−４、１１２−５における静電容量が変化するので、音波を検出することができ、しかも静電容量の変化量が増幅されているので、音波の検出感度が増大する。尚、図３では、基板１１１上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図１と同じである。
基板側壁１１１−３の幅をｊ、貫通孔１１２−４の幅をｇとすれば、貫通孔１１２−４の大きさは、ｄｈｇである。基板側壁１１１−４の幅をｋ、貫通孔１１２−５の幅をｍとすれば、貫通孔１１２−５の大きさは、ｄｈｍである。音波導入用貫通孔１１２−２の平面形状を正方形に形成し（すなわち、ｂ＝ｄ）、それぞれの基板側壁１１１−１、１１１−２、１１１−３、１１１−４の幅を同じにすれば（すなわち、ａ＝ｊ＝ｋ）、基板側壁１１１−１、１１１−２、１１１−３、１１１−４の振動モードは同じとなる。（半導体基板がシリコンの単結晶基板であるとき、基板側壁１１１−１、１１１−２、１１１−３、１１１−４の各面は、基板面に垂直でありかつ互いに垂直であるから、結晶面が同系の結晶方向である。）また、貫通孔貫通孔１１２−１、１１２−３、１１２−４、１１２−５の大きさも同じくすれば（すなわち、ｅ＝ｆ＝ｊ＝ｍ）、貫通孔貫通孔１１２−１、１１２−３、１１２−４、１１２−５におけるコンデンサの容量変化が同じとなる。このようにすることによって、静電容量の変化量が約４倍に増幅され、音波の検出感度が増大する。
図４は、平面形状（基板面に平行な断面）が円形状（立体的に見れば、円柱形状）であるマイクロホンを示す図である。音波導入用の貫通孔１３２（１３２−１）は半径ｒ１の円形状であり、その周囲に半径ｒ２で、幅（厚み）がｒ２−ｒ１の基板側壁１３１（１３１−１）が取り囲んでいる。さらに、その周囲に半径ｒ３で、幅がｒ３−ｒ２の容量空間となる貫通孔１３２（１３２−２）が取り囲んでいる。すなわち、この貫通孔１３２（１３２−２）はドーナツ形状となっている。また、貫通孔１３２（１３２−１）、基板側壁１３１（１３１−１）および貫通孔１３２（１３２−２）は同心円状となっている。図４では、絶縁膜等を記載していないが、実際には断面構造は図１と同様であり、絶縁膜や導電体膜の構成も図１〜図３と同様である。図４では、基板１１１上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図１と同じである。
基板側壁１３１（１３１−１）の外周には導電体膜１３５（１３５−１）が積層され、また貫通孔貫通孔１３２（１３２−２）の外周にも導電体膜１３５（１３５−２）が積層されている。導電体膜１３５（１３５−１）および導電体膜１３５（１３５−２）は導通せず、距離ｒ３−ｒ２を有するコンデンサの電極を構成する。（実際には、導電体膜の厚みや他の絶縁膜の厚みも考慮する必要がある。）貫通孔１３２（１３２−１）に音波が導入されると、基板側壁１３１（１３１−１）は音波の振動に合わせて振動する。この基板側壁１３１（１３１−１）の振動に合わせて導電体膜１３５（１３５−１）および導電体膜１３５（１３５−２）間の静電容量が変化するので、これらの電極間に一定電圧Ｖを印加すれば、静電容量の変化を検出することができる。すなわち、音波信号を検出することができる。
図４に示すような同心円形状のマイクロホンでは、コンデンサを構成する電極は２つであり、図２や図３に比較すると少なくてすみ、しかもコンデンサを構成する対向電極の面積を大きくできる（単位面積当たり）ので、マイクロホンの感度を高めることができ、非常に効率の良いマイクロホンデバイスを作製できる。図４に示す円形形状の場合には、基板面において等方的であるから、音波信号の検出には好適である。図５は矩形（正方形または長方形）形状のマイクロホンで、コンデンサを構成する電極は２つの場合を示す図である。図２や図３のように電極を分割しても良いが、図５のようにコンデンサを結合して対向電極を２つにすることによって、電極・配線を少なくすることができるとともに、全体の面積を小さくすることができ、さらに全体の静電容量を増大させることができる。従って、単位面積当たりの検出感度を増大することが可能となる。尚、図６では、基板１１１上に形成した薄膜の状態が分かるように一部の薄膜のみ示しているが、薄膜の構成は図１と同じである。
図１〜図５から分かるように、平面形状（基板面に平行な断面）が他の形状でも良い。たとえば、三角形状、５角形以上の多角形状、あるいは楕円形状でも良い。三角形以上の多角形の場合、正多角形がそれぞれの面における振動による変形が同じまたは類似するので望ましい。図２〜図５では電極取り出し口を記載していないが、図１の断面形状に示すように、基板側壁の上面に付着した薄板にコンタクト孔をあけて、このコンタクト孔に基板側壁の上面にも積層した導電体膜を露出させて電極取り出し口とする。基板側壁上面に積層した導電体膜は基板側壁の側面に積層された導電体膜（たとえば、図４における１３５−１や１３５−２）と連続した薄膜である。また、基板側壁の側面、上面、貫通孔底部に積層した導電体膜は必要なパターニングが行なわれる。
図６は、本発明の加速度センサを示す平面図である。基板面に平行な断面図または上面または下面を見た図と考えれば良い。薄膜構造は図１と同様であるが、必要な薄膜のみ示している。図６に示すように、略矩形形状（立体的には略直方体形状）の貫通孔２１１を中心において、直方体の４つの各側面に平行に基板側壁２０１（２０１−１、２０１−２、２０１−３、２０１−４）を挟んで４つの貫通孔２１３、２１４、２１５、２１６が配置されている。これらの４つの貫通孔２１３、２１４、２１５、２１６は、幅がｐ、長さがｑ、深さがｓの略直方体形状の空間であり、中央の貫通孔２１１は長さがｑの正方形で、深さがｓの略直方体形状の空間である。また、基板側壁２０１（２０１−１、２０１−２、２０１−３、２０１−４）の幅（厚み）はｔである。ｐ、ｑ、ｓ、ｔは各貫通孔や各基板側壁で変えても良いが、その場合は各貫通孔で検出する加速度の大きさを比較するために容量変換回路を用いて換算比較回路を設ける必要があるので、各貫通孔（中央の貫通孔２１１を除く）や各基板側壁は同じ大きさとした方が良く、ｐ、ｑ、ｓ、ｔは同じ値とした方が望ましい。
容量空間となるコンダンサ用貫通孔２１３において、基板側壁側面に形成された導電体膜２２１はコンデンサ２１３の一方の電極となり、これと対向する他方の電極である導電体膜２２２はコンダンサ用貫通孔２１３の他方の内側面に形成される。これらの２つの電極の間の距離はｐであるから、（実際には、貫通孔２１３内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。）２つの電極の間の静電容量Ｃは、Ｃ＝ε・ε0・ｐ／（ｑｓ）となる。
同様に、容量空間となるコンダンサ用貫通孔２１４において、基板側壁側面に形成された導電体膜２２３はコンデンサ２１４の一方の電極となり、これと対向する他方の電極である導電体膜２２４はコンダンサ用貫通孔２１４の他方の内側面に形成される。これらの２つの電極の間の距離はｐであるから、（実際には、貫通孔２１４内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。）２つの電極の間の静電容量Ｃは、Ｃ＝ε・ε0・ｐ／（ｑｓ）となる。
同様に、容量空間となるコンダンサ用貫通孔２１５において、基板側壁側面に形成された導電体膜２２５はコンデンサ２１５の一方の電極となり、これと対向する他方の電極である導電体膜２２６はコンダンサ用貫通孔２１５の他方の内側面に形成される。これらの２つの電極の間の距離はｐであるから、（実際には、貫通孔２１５内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。）２つの電極の間の静電容量Ｃは、Ｃ＝ε・ε0・ｐ／（ｑｓ）となる。
同様に、容量空間となるコンダンサ用貫通孔２１６において、基板側壁側面に形成された導電体膜２１８はコンデンサ２１６の一方の電極となり、これと対向する他方の電極である導電体膜２１９はコンダンサ用貫通孔２１６の他方の内側面に形成される。これらの２つの電極の間の距離はｐであるから、（実際には、貫通孔２１６内に形成された絶縁膜や導電体膜等の厚みを考慮する必要がある。）２つの電極の間の静電容量Ｃは、Ｃ＝ε・ε0・ｐ／（ｑｓ）となる。
図７は加速度による基板側壁の変形状態を示す模式図である。横方向をＸ、縦方向をＹとし、加速度αがＹ方向に働くとする。基板側壁２０１−４にはこの加速度αによる力Ｆ（＝ｍα、ｍは基板の質量）が働く。基板側壁２０１−４は周囲がその変形を規制されているが、その内側は規制されていないので、基板側壁２０１−４が貫通孔２１６の内部に膨らんだ湾曲形状に変形する。加速度αによる力Ｆは基板基板側壁２０１−４の側面においてＹ方向に均一に作用するので、基板側壁２０１−４の中心部付近が最も湾曲している。基板側壁２０１−４のＸ方向における変位をｙとすれば、ｘ＝０、ｑでｙ＝０で、ｘ＝ｑ／２でｙ＝ｙ0（最大値）となる。ｙ0はおおよそ以下の関係式で求められる。
ｙ0＝β＊Ｆ＊ｓ４／（Ｅｔ３）
（Ｅは基板側壁（ダイヤフラム）のヤング率、βはダイヤフラムの縦横比により変化する定数）
従って、貫通孔２１６の電極２１８と２１９の間の電極間距離が変化するので、電極２１８と２１９の間の静電容量が変化する（静電容量が増加する）。逆にこの静電容量を測定して、電極間距離を求めて、加速度による力を求め加速度を計算できる。
基板側壁２０１−４と反対側の基板側壁２０１−２も加速度αによる力Ｆが働き、基板側壁２０１−２も基板側壁２０１−４と同じ方向に変形する。すなわち、基板側壁２０１−２は中央の貫通孔２１１の内部側に変形し、貫通孔２１４の外側へ変形する。従って、貫通孔２１４の電極２２３と２２４の間の電極間距離が変化するので、電極２２３と２２４の間の静電容量が変化する（静電容量が減少する）。逆にこの静電容量を測定して、電極間距離を求めて、加速度による力を求め加速度を計算できる。また、静電容量が、貫通孔２１４では減少し、貫通孔２１６では増加する場合、加速度はＹ方向（図７において、下側から上側）であるということも分かる。すなわち、加速度の向きも分かる。
Ｙ方向の加速度に対して、基板側壁２０１−１や２０１−３は変形しないので、貫通孔２１３や２１５における静電容量の変化はない。Ｘ方向の加速度に対しては、基板側壁２０１−１や２０１−３は変形するので、貫通孔２１３や２１５における静電容量の変化が起こり、Ｘ方向の加速度の大きさや向きを知ることができる。
Ｘ方向やＹ方向に対して一定方向の角度を有する加速度に対しては、４つの基板側壁２０１−１、２０１−２、２０１−３、２０１−４のすべてが変形するので、貫通孔２１３、２１４、２１５、２１６の静電容量が変化する。隣接する貫通孔２個だけの静電容量変化を検出すれば加速度（大きさ、向き）を検出できる。たとえば、貫通孔２１３と２１４における静電容量を検出すれば良い。もう２つの貫通孔２１５と２１６における静電容量は検出精度を上げるために用いれば良い。
図８は、本発明の加速度センサの断面図である。薄膜構造は図１と同様であるから、一部を省略している。図８は、たとえば、図６におけるＣ−Ｄにおける断面図である。基板２０１の基板面の第１面２０１−Ｓ２および第２面２０１−Ｓ２に垂直な貫通孔２１１と隣接する貫通孔２１３または２１５を隔てる基板側壁２０１−１または２０１−３が存在し、基板側壁２０１−１または２０１−３は加速度による力によって変形する。貫通孔２１３には基板側壁２０１−１上に導電体膜２２１が形成されている。貫通孔２１３は容量空間となっており、導電体膜２２１はコンデンサの一方の電極となる。この導電体膜２２１に対向するコンデンサの他方の電極となる導電体膜２２２は、貫通孔２１３において基板側壁２０１−１と対向する基板２１１の内側面に形成されている。導電体膜２２２が形成された基板２０１−５は加速度による力では殆ど変形しない。
貫通孔２１５は容量空間となっており、導電体膜２２５はコンデンサの一方の電極となる。この導電体膜２２５に対向するコンデンサの他方の電極となる導電体膜２２６は、貫通孔２１５において基板側壁２０１−３と対向する基板２１１の内側面に形成されている。導電体膜２２６が形成された基板２０１−７は加速度による力では殆ど変形しない。基板２０１の第１面２０１−Ｓ１上には薄板２３２が付着し、基板２０１の第２面２０１−Ｓ２上には薄板２３１が付着しており、貫通孔２１１、２１３、２１５をカバーしている。貫通孔２１１、２１３、２１５は完全に密閉していても良いし、外部との通気孔２３４、２３５、２３６−１、２３６−２を設けても良い。完全密閉の場合には、貫通孔内部を真空にしたり、あるいは空気、窒素等を充填しても良い。完全密閉の場合の方が外部環境の変化によって貫通孔内部の変化が小さい。尚、通気孔２３４、２３５、２３６−１、２３６−２は薄板２３１や２３２に形成することができる。
さて、基板側壁２０１−１、２０１−２、２０１−３、２０１−４は加速度による力によって変形するが、その力は基板側壁２０１−１、２０１−２、２０１−３、２０１−４の質量に依存する。（Ｆ＝ｍα）基板側壁２０１−１、２０１−２、２０１−３、２０１−４は余り厚くできないので質量を大きくできない。そこで、貫通孔２１１内へ液体２２９を入れて、この液体にかかる加速度による力を用いて基板側壁２０１−１、２０１−２、２０１−３、２０１−４を大きく変形させることができる。すなわち、基板側壁２０１−１、２０１−２、２０１−３、２０１−４を重くしなくても大きく変形させることができる。基板側壁２０１−１、２０１−２、２０１−３、２０１−４はできるだけ薄くして変形しやすくして、加速度による力は貫通孔２１１に入れた液体２２９によって発生させる。液体は加速度によって加速度方向に配置されている基板側壁を液体に加わる加速度力で押すので、それに対応して基板側壁が変形し、この変形による貫通孔における静電容量が変化する。基板側壁は基板側壁自体に加わる加速度力に加えて液体による力が加わることになる。
液体の質量は大きいほど加速度力が発生する。たとえば、水銀（Hg）は比重が約１３．８であり、本発明には最適の液体である。他にポリタングステンナトリウム（比重は、約３〜５）、四臭化アセチレン（比重は、約３）等も使用できる。比重は余り大きくないが水や重油等、種々の液体を使用できる。貫通孔２１１の薄板２３２に複数の孔２３６−１、２３６−２を空けて、一方の孔２３６−１から入れて他方の孔２３６−２から出せば貫通孔２１１へ液体２２９を入れることができる。液体２２９を入れた後で孔２３６−１、２３６−２を塞げば、液体２２９が漏れる心配もない。薄板２３２を基板２０１−Ｓ１上に付着する前に液体２２９を貫通孔２１１に入れても良い。この場合は、貫通孔２１１の通気孔２３６−１、２３６−２を設けなくても良い。液体２２９は貫通孔２１１全体に充填しても良いし、一部だけ入れても良い。基板側壁を変形する量と加速度力の大きさに合わせて貫通孔２１１に入れる量を調整すれば良い。
図９は、中央の貫通孔２１１の周囲のコンデンサ用貫通孔２１３、２１４、２１５、２１６がつながった構造を有する加速度センサを示す図である。中央の矩形状の貫通孔２１１の周囲に基板側壁２０１−１、２０１−２、２０１−３、２０１−４が取り巻き、その周囲を容量空間となる２１７（貫通孔２１３、２１４、２１５、２１６がつながった容量空間を２１７とする）が取り囲んでいる。容量空間２１７の内側側面と外側側面は、矩形の各辺において距離ｐだけ離間している。（基板側壁の厚みはｔである。）容量空間２１７の内側側面と外側側面には電極となる導電体膜２１８、２２１、２２３、２２５、および２１６、２２２、２２４、２２６が積層され、コンデンサを形成している。このように容量空間となる貫通孔をつなげることによって、平面的な面積を小さくすることができる。さらに、貫通孔の内側側面上の導電体膜（２１８、２２１、２２３、２２５）または貫通孔の外側側面上の導電体膜（２１６、２２２、２２４、２２６）のどちらかは接続することができるので、パターニングが必要がなく電極配線を減らすことができる。すなわち、プロセスを簡略できる。
図９において、基板をシリコンウエハとし、基板面を（１００）面としたとき、Ｘ方向を＜０１−１＞方向とすれば、Ｙ方向は＜０１１＞方向となるから、基板側壁２０１−１〜４は（０１１）面となり結晶軸が等価となっている。従って、同じ厚みであれば、同じ加速度に対して各基板側壁の変形量は同じとなるので、計算で換算することなく容易に比較することができる。尚、貫通孔２１７の外側は厚い基板２０１（２０１−５〜８）で囲まれているので、加速度によってこれらの基板は殆ど変化しないので、各容量空間（２１３、２１４、２１５、２１６）の静電容量変化は、基板側壁２０１−１〜４の変形によって起こると考えて良い。尚、図９においても絶縁膜等は記載していないが、その構造は図１等に示す場合と同様である。
図１０は、断面（基板面に平行な面）が円形状（立体的には円柱状となる）の貫通孔および基板側壁を有する本発明の加速度センサを示す図である。基板３０１内に中央に円形状（立体的には円柱状）の貫通孔３１１（半径r5）があり、その周りを半径r6の円形状の基板側壁３０１（３０１−２）が取り囲んでいる。さらにその周囲を半径r7の円形状の貫通孔３１３が取り囲んでいる。貫通孔３１３は基板３０１（３０１−１）で囲まれている。従って、基板側壁３０１（３０１−２）は厚みr6−r5のドーナツ形状となっている。また、貫通孔３１３も幅r7−r6のドーナツ形状の空洞となっている。貫通孔３１１、基板側壁３０１−２、貫通孔３１３は同心円状に配置されている。
容量空間となる貫通孔３１３の内側側面（すなわち基板側壁３０１（３０１−２）の外側面）に導電体膜３１５が積層され、貫通孔２１３の外側側面（すなわち基板３０１（３０１−１）の内側面）に導電体膜３１７が積層されている。（尚、薄膜構造は図１等に示す場合と同様で、絶縁膜等も積層されているが、図１０では省略する。）
導電体膜３１７は円周上でほぼ等分の長さで分割されている。たとえば、円周上で長さu1の電極と電極間距離u2でｎ個に分割されているとすれば、ｎ（u1＋u2）＝2πr7が成り立つ。導電体膜３１７の１つの電極を３１７−１、その隣（時計の周る方向）の電極を３１７−２、、その隣（時計の周る方向）の電極を３１７−３とする。導電体膜３１５および導電体膜３１７の間でコンデンサを形成している。すなわち、電極３１７−１や３１７−２等と導電体膜３１５の間で容量を測定できる。加速度がないときは、これらの電極間距離ｗはどのコンデンサでも等しく、ｗ＝ｒ７−ｒ６＝ｗ0であり（実際は、導電体膜の厚みを考慮する必要がある）、どのコンデンサにおいても容量は等しい（この容量をＣ0とする）。今加速度を受けて基板側壁３０１−２が変形したとする。加速度方向が電極３１７−２の方向であれば、電極３１７−２に面している側の基板側壁３０１−２が変形して、電極３１７−２と導電体膜３１７との距離がw0より小さくなり、容量がＣ0より大きくなる。電極３１７−２に隣接する電極３１７−１や３１７−３における静電容量もＣ0より小さくなるが、電極３１７−２における静電容量が最も大きくなる。この静電容量の変化量から加速度の大きさを計算できる。すなわち、ｎ個の電極３１７（３１７−１〜ｎ）のそれぞれの静電容量を見て、容量が最も大きい箇所の電極の方向が加速度の向きであり、その容量の変化量から加速度の大きさを計算できる。
導電体膜３１７の分割個数を増やすことによって加速度の向きおよび加速度の大きさをより精度良く検出することができる。貫通孔３１３の内側側面の導電体膜３１５を分割して、導電体膜３１７を分割せずつないでも同様に加速度の向きと大きさを測定できる。あるいは両方の導電体膜３１５および３１７を分割しても良い。さらに、貫通孔３１１内に液体を入れて基板側壁３０１−２の変形量を増大させても良い。
図１１は断面が８角形形状である貫通孔および基板側壁を有する本発明の加速度センサを示す図である。中央の８角形形状の空洞を有する貫通孔３３３の周囲に８角形形状（立体的には六角柱状）の基板側壁３３１−２が取り囲み、さらにその周囲を、容量空間となる８角形状の空洞を有する貫通孔３３４が取り囲み、その周囲は厚い基板３３１−１が囲んでいる。基板側壁３３１−２は加速度による力によって変形する。基板側壁３３１−２の各辺（面）上には導電体膜３３６が形成され、一方の電極（たとえば、３３６−１、２）にパターニングされている。容量空間となる貫通孔３３４の外側側面上に歯導電体膜３３８が形成され、他方の電極（たとえば、３３８−１、２）にパターニングされている。
貫通孔３３４において、内側側面上の電極と外側側面上の電極との間でコンデンサが形成され静電容量を測定できる。たとえば、電極３３６−１とこれと対向する電極３３８−１で静電容量を測定できる。尚、どちらかの電極３３６または３３８はつながっていても、各領域（各辺（面）に対応する）における静電容量を測定可能である。各辺における変形を直接比較するために、８角形形状は正８角形形状が望ましい。ただし、基板が各方向に対して等方的でない場合には、加速度による力の大きさによって各辺の変形の大きさが異なるので、その相違量を補正して加速度の大きさを計算する必要がある。たとえば、基板が単結晶シリコン（シリコンウエハ）の場合において、基板面が（１００）面で、基板側壁３３１−２の１つの辺（面）（たとえば、３３１−２−１）が｛１１０｝面系であるとき、隣接する面は｛１１１｝面系となりヤング率が異なるので、同じ力が加わっても変形量が異なる。従って、コンデンサの容量変化から変形量を求め、さらに変形量から力の大きさを計算するときにこの結晶方位を考慮する必要がある。
このような８角形形状である基板側壁および貫通孔を有する加速度センサを用いれば、８方向の加速度方向を正確に検出することができる。すなわち、最も変形量の大きい（静電容量が大きい）コンデンサを検出すれば（これは極めて簡単である）、その基板方向が加速度の向きとなる。さらに各コンデンサの変形量を精密に分析することにより、方向をもっと細かく検出することもできる。ただし、この加速度の向きをより正確に求めるには、さらに辺を増やしていけば良い。本発明は貫通孔３３３や３３４を形成するときのマスクを変更することによって、種々の多角形状の貫通孔および基板側壁を形成できる。正多角形の作製も容易である。たとえば、貫通孔３３３の外接円の半径を１００μｍである正１００面体の１辺は約６、３μｍになるので、問題なくパターニングできる。従って、３６０°全方位に対して、３．６°の間隔で加速度の向きを正確に検出可能である。さらに他の辺（面）の加速度量もそれぞれ比較することによって、さらに細かい方向を計算することができる。これは、図１０に示す円形形状の加速度センサでも同様である。また、中央の貫通孔３３３に液体を入れて、基板側壁の加速度による変形量を増大することもできる。
次に本発明のマイクロホンデバイスまたは加速度センサデバイスの製造プロセスを示す。本発明のマイクロホンデバイスおよび加速度センサデバイスの基本構造はこれまでに説明したように類似しているので、まとめて説明する。
図１２は、本発明のマイクロホンデバイスまたは加速度センサデバイスの製造プロセスを示す図である。図１２（ａ）に示すように、基板４０１の第１面（表面、または主面と呼んでも良い）４０１−Ｓ１上に絶縁膜４０２を形成する。基板４０１は、シリコン（Ｓｉ）、ゲルマニウム、炭素（或いはダイヤモンド）等の単元素半導体基板、炭化ケイ素（ＳｉＣ）、ガリウムヒ素（ＧａＡs）、窒化ガリウム（ＧａN）、インジウムリン（ＩｎＰ）等の二元素半導体基板、三元系以上の多元系半導体基板、ガラス、セラミック、（絶縁性）プラスチック、（絶縁性）コム、（絶縁性）高分子樹脂等の絶縁性基板、あるいは、金属（鉄、銅、亜鉛、チタン、タングステン、モリブデン、ニッケル、クロウム、アルミニウム、各種合金）、導電性プラスチック、導電性ゴム、導電性高分子樹脂等の導電体基板である。或いは、これらの基板を重ねた基板、たとえば貼り合わせ基板でも良い。ＳＯＩ（Silicon On Insulator）基板でも良い。
基板は円形状、矩形状等の形状で、円形状であれば１インチ直径以上、矩形状であれば１インチ□以上であれば実用的であるが、大きいサイズほど取れ個数（チップ）が増える。また他のデバイス、たとえばＩＣやＬＳＩと同じ基板であれば、基板は半導体基板となる。基板の厚みは、０．１ｍｍ〜１．０ｍｍ程度が扱いやすいが、特に限定されず、０．１ｍｍより薄い基板でも良いし、１．０ｍｍより厚い基板でも良い。
絶縁膜４０２上に感光性膜４０４を形成し、露光法を用いて必要な窓開けを行なう。絶縁膜４０２は、感光性膜４０４の窓開けをしやすくする目的や、この後の基板４０１のエッチング時のマスクとなる目的や、あるいは基板４０１を保護する目的であるが、絶縁膜４０２がなくてもこれらの目的を実現できれば形成しなくても良い。絶縁膜は、CVDやPVD等で積層するシリコン酸化膜（SiOｘ）、シリコン窒化膜（SiNy）、シリコン酸窒化膜（SiOｘNy）等である。基板がシリコンである場合には熱酸化膜や熱窒化膜でも良い。絶縁膜４０２の厚みは、上記の目的によって異なるが、約０．１μｍ〜２μmである。もちろん、上記の目的を達成できれば、これよりも薄くても良いし、厚くても良い。尚、基板４０１の第２面（裏面または副面とも言う）４０１−Ｓ２上にも絶縁膜４０３を積層しても良い。特に基板４０１の反り防止には、第１面と同程度の絶縁膜を形成すると良い。
感光性膜４０４は、たとえばフォトレジスト膜や感光性シートである。感光性膜４０４の厚みは、基板４０１をどの程度の深さまでエッチングするかということや、基板４０１のエッチング時のエッチング選択比（すなわち、基板４０１のエッチング速度と感光性膜４０４のエッチング速度の比）、エッチング速度のバラツキ等によって決定する。たとえば、基板４０１のエッチング量（貫通孔の深さ、あるいは凹部（貫通孔ではなく、途中で止める場合）の深さで、貫通孔の場合は基板の厚みに相当する）が４００μｍ、基板４０１と感光性膜４０４のエッチング選択比が５０、絶縁膜４０２の厚みが１μｍ、絶縁膜４０２と感光性膜４０４のエッチング選択比が１０であるとき、まず絶縁膜１μｍを完全にエッチングするときに感光性膜４０４は約０．１μｍエッチングされ、基板を４００μｍエッチングするときに感光性膜４０４は約８μｍエッチングされる。バラツキを１０％とすれば、感光性膜４０４は約１０μｍの厚みがあれば良い。以上から、基板４０１と感光性膜４０４とのエッチング選択比を大きくすることが重要である。
感光性膜４０４の窓開けは、中央の貫通孔（マイクロホンデバイスでは音波導入用貫通孔）４０５−１およびコンデンサ用の貫通孔４０５−２や４０５−３を形成ずる領域における感光性膜を除去する。感光性膜がポジ型の場合にはこの領域には光をあてて、感光性膜を残す部分に光を当てない。感光性膜がネガ型の場合にはこの逆である。このためのマスクやレチクルを使用して露光する。光には、Ｘ線、γ線等の電磁波、紫外線、可視光等を言う。また電子線も含むものとする。感光性膜を露光後、現像液により必要な部分を残し不要な部分を除去して、感光性膜４０４のパターニングを行なう。感光性膜の形状は、下地のエッチングを感光性膜のパターンにできるだけ忠実に行なうために、垂直形状が望ましい。
次に図１２（ｂ）に示すように、感光性膜４０４をマスクにして窓開けされた領域４０５−１、２、３等における絶縁膜４０２のエッチングを行なう。この絶縁膜のエッチングも感光性膜４０４にできるだけ忠実に垂直なエッチングを行なうことが望ましい。たとえば、シリコン酸化膜（ＳｉＯｘ）のエッチングでは、ＣＨＦ3ガスや、Ｃ2Ｆ6＋Ｈ２ガス等を用いたＲＩＥ（反応性ドライエッチング）により垂直パターンに近い異方性エッチングを行なうことができる。
絶縁膜４０２をエッチングした後、感光性膜４０４の開口部４０５−１、２、３等において、露出した基板４０１をエッチングし、貫通孔４０６（４０６−１、４０６−２、４０６−３）を作製する。貫通孔４０６（４０６−１、４０６−２、４０６−３）および基板側壁４０１−１、４０１−２はできるだけ正確に形成する必要があるので、略垂直感光性膜パターンに忠実に形成することが望ましい。（サイドエッチングする場合も、サイドエッチング量ができるだけ正確にコントロールされることが望ましい。）基板が単結晶シリコンの場合（いわゆる、シリコンウエハ）、基板側壁４０１−１および４０１−２の幅ｗ１は、約1μｍ〜２０μｍ、貫通孔（または凹部）の深さは約５０μｍ〜１０００μｍであるから、可能な限りサイドエッチングの少ない垂直エッチングが望ましい。
このようなエッチングとしてたとえば深堀りＲＩＥ（ＤＥＥP ＲＩＥ）がある。たとえば高密度プラズマを使い、低温に冷やしてエッチングする方法や、ボッシュプロセス法がある。その他種々の方法も本プロセスに採用できる。基板４０１をすべてエッチングして貫通孔を形成する場合、オーバーエッチングを１０％程度行なうので、絶縁膜４０３も除去される可能性が大きい。（図１２（ｂ）では残している。）従って、貫通孔を形成する場合は、絶縁膜４０３も含めて完全にエッチングするプロセスが望ましい。この場合、十分なオーバーエッチングを行なうことができるので、基板４０１の第２面４０１−Ｓ２まで完全に貫通した貫通孔を形成することができる。
貫通孔を形成する場合、基板側壁４０４−２や４０４−３はアスペクト比が大きいので、不安定になる場合もあるので、あらかじめ第２面側に薄板４１０を付着させておくこともできる。この薄板４１０は、ガラス、セラミック、プラスチック、高分子材料等の絶縁体基板が望ましいが、構造やプロセスを工夫すれば導電体基板や半導体基板でも使用できる。基板４０１の第２面４０１−Ｓ２に絶縁膜４０３を形成後に薄板４１０を付着させても良い。基板４０１の深堀りエッチングのときに、基板４０１と薄板４１０とのエッチング選択比を大きくする条件を用いれば、薄板４１０をエッチングする量を小さくすることができるので、薄板４１０にも貫通孔が開くこともない。
基板４０１に薄板４１０を付着させる方法として、たとえば接着剤を用いる方法、常温接合や高温融着法、あるいは静電接合など種々の付着方法を使用できる。たとえば、基板がシリコン基板の場合、薄板４１０としてガラス基板を用いて陽極接合方式で静電接合をすることができる。基板４０１をエッチングしたときに、感光性膜４０４がなくならないようにすることが望ましい。ただし、絶縁膜４０２を形成しておけば、基板４０１にダメッジが入ることもない。
次にアッシングや感光性膜剥離液等を用いて感光性膜４０４を除去する。その後、絶縁膜４０７を形成する。この絶縁膜は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｙ）やシリコン酸窒化膜（ＳｉＯｘＮｙ）等で、ＣＶＤ法やＰＶＤ法で積層する。熱酸化法を用いても良い。絶縁膜４０７は貫通孔４０６（４０６−１、２、３）の内部にも積層される。次に、導電体膜４０８を積層する。絶縁膜４０７は貫通孔４０６（４０６−１、２、３）の内部、基板側壁４０１（４０１−１，２）や基板４０１の表面を保護したり、導電体膜４０８と基板４０１との電気的接触を防止することなどを目的として積層される。絶縁膜４０７の膜厚は約０．１〜２．０μｍである。上記の目的が達成できれば積層する必要はない。たとえば、基板４０１が絶縁基板であるときは、貫通孔４０６（４０６−１，２，３）を形成した後に、絶縁膜４０７を形成せずに導電体膜４０８を積層できる。導電体膜の厚みは約０．１μｍ〜２．０μｍである。貫通孔４０６の内部まで積層する必要があるので、基板４０１の表面上はある程度厚く積層する必要がある。
導電体膜４０８は、アルミニウム、銅、タングステン、ニッケル、チタン、クロウム、金、銀、亜鉛、鉛、スズ等の金属や合金、あるいは窒化チタン、窒化タンタル、導電性多結晶シリコン膜、導電性アモルファスシリコン膜、導電性高分子、導電性ゴム等である。貫通孔４０６（４０６−１，２、３）の内部にも積層する必要があるので、ＣＶＤやＰＶＤ、イオンプレーテイング、メッキ等によって積層することができる。次に感光性膜４０９を形成し、必要な窓開けを行なう。容量空間となる貫通孔４０６（４０６−２、３）において、基板側壁４０１（４０１−１、２）側の導電体膜はコンデンサの一方の電極となり、基板側壁４０１（４０１−１、２）と対向する貫通孔４０６（４０６−２、３）を囲む基板４０１側の導電体膜はコンデンサの他方の電極となるので、これらの電極間を分離する必要がある。貫通孔４０６（４０６−２、３）の底部４０６−２Ｂ、４０６−３Ｂ等に形成された感光性膜４０９は除去する。また、基板側壁４０１（４０１−１、２）側とこれと対向する基板４０１をつなぐ基板４０１があるときは、この部分にも導電体膜膜４０８が積層されているので、この部分における感光性膜４０９を除去する。コンデンサの電極となる部分や電極を引き出すための配線部分や、その他必要な配線を形成する部分の感光性膜は残しておく。感光性膜４０９の厚みは約０．１μｍ〜３μｍであるが、貫通孔底部はこれらの値よりも厚くなる場合がある。露光用の光が入る厚みがあれば良い。
また、中央の貫通孔４０６−１内の導電体膜４０８は本デバイスでは必要がないので、残しておいても良いし、除去しても良い。中央の貫通孔４０６−１内の導電体膜４０８を残す場合には、コンデンサの特性に影響を与えないようにする。加速度センサデバイスの場合には、基板側壁４０１−１や４０１−２を重くした方が良いので、コンデンサの特性に影響を与えないように残しておいても良い。感光性膜４０８を貫通孔内部にパターニングできるように形成するには、たとえば電着法を用いる。あるいは、ドライフィルムを基板表面に付着させてドライフィルムを軟化させて貫通孔内部に入れることができる。あるいは感光性膜をＣＶＤ法やＰＶＤ法で積層して貫通孔内部の基板側面に形成することもできる。
感光性膜を形成した後、必要な熱処理または環境処理を行なって感光性の感度を高めておき、その後で露光する。貫通孔底部および貫通孔側面（側面がある場合、貫通孔が周囲でつながっている場合には側面はない）の感光性膜を除去すれば良いので、たとえば感光性膜がネガ型であれば、基板側壁４０１−１および４０１−２の側に形成された感光性膜、並びに基板側壁４０１−１および４０１−２と対向する基板４０１の側に形成された感光性膜に光を照射する。その他感光性膜を残したい部分に光を当てる。この後現像処理を行なえば、光を照射した部分の感光性膜を残すことができる。ポジ型の場合にはこの逆である。現像処理後必要なベークを行なう。露光は斜め露光法によって行なうことができる。（図１２（ｃ））次に、パターニングされた感光性膜をベークする。
次にパターニングされた感光性膜４０９をマスクにして導電体膜４０８をエッチングする。エッチングはウエットまたはドライエッチングを行なう。図１２（ｄ）は導電体膜４０８をエッチングし、感光性膜４０９をリムーブ後の状態を示す図である。貫通孔４０６−２において、コンデンサの一方の電極となる４０８−１および他方の電極となる４０８−２が形成される。また、貫通孔４０６−３において、コンデンサの一方の電極となる４０８−３および他方の電極となる４０８−４が形成される。また、中央の貫通孔４０６−１内の導電体膜は除去されている。各導電体膜電極はそれぞれ必要な配線が接続されている。
次に、図１２（ｅ）に示すように、導電体膜４０８上に絶縁膜４１１が積層される。この絶縁膜４１１は導電体膜４０８を保護したり、水分等が付着して分離している導電体膜の間が短絡することを防止したりする役目を果たす。絶縁膜４１１は、たとえばシリコン酸化膜（ＳｉＯx）、シリコン窒化膜（ＳｉＮｙ）、シリコン酸窒化膜（ＳｉＯxＮｙ）等であり、ＣＶＤ法やＰＶＤ法で積層する。絶縁膜４１１の厚みは約０．５μｍ〜2μｍである。
次に、図１２（ｆ）に示すように薄板４１３を貫通孔４０６を塞ぐように基板４０１上に付着させる。この付着は、たとえば接着剤や常温接合等で行なう。特に基板側壁４０１−１および４０１−２はこの薄板４１３で上部を規制される。この結果、基板側壁４０１−１および４０１−２は周囲を規制されたダイヤフラムとなり、音波振動や加速度によってこのダイヤフラムが変形する。薄板４１３は絶縁体基板が望ましいが、導電体膜や半導体基板でも使用できる。絶縁基板として、たとえばガラス基板を用いれば貫通孔内も観察できる。絶縁基板の厚みは約１００μｍ〜１０００μｍであり、研磨やエッチング等でさらに薄くしても良い。貼り合わせ基板を薄板４１３として付着した後で、貼り合わせた厚い基板を取り除いて薄い基板を残しても良い。この場合は、上記の１００μｍよりさらに薄くでき、約１０μｍ程度にすることも可能である。この薄板４１３は貫通孔を保護する役目も果たす。
薄板４１３において必要な部分を除去する。たとえば、貫通孔４０６−１上をカバーしている薄板４１３には通気孔４１５（４１５−１、２）をあける。これらの通気孔４１５は、内部の圧力が変動しないようにすることが一つの目的である。あるいはこの通気孔４１５を通して内部に液体を入れることもできる。通気孔４１５のサイズは約1μｍ〜１０μｍであるが、貫通孔４０６−１の大きさや最適の液体導入口サイズ、最適の音波導入口サイズ、最適の通気口サイズにすれば良い。１つの通気孔４１５−１から貫通孔４０６−１内のエアー等を抜きながら、別の通気孔４１５−２から液体を入れると簡単に貫通孔４０６−１内へ液体を入れることができる。必要な量だけ液体を入れた後、通気孔４１５を塞げば、その後に液体が外へ漏れることもない。また音波を貫通孔４０６−１内へ導入する場合にも最適の通気孔の大きさを選定すれば良い。
貫通孔４０６−２、４０６−３をカバーする薄板４１３にも通気口４１６（４１６−１、２）を空けることが望ましい。これらの通気口によって、基板側壁４０１−１や４０１−２の変形によって貫通孔４０６−２、３内の気圧を一定に保持することができる。通気口４１６（４１６−１，２）のサイズは約1μｍ〜１０μｍであるが、貫通孔４０６−２、３のサイズに合わせて適宜選択すれば良い。
さらに、外部への電極取り出し領域４１７（４１７−１、２）の薄板４１３も除去しておく。その後、絶縁膜４１１の必要な部分を除去して導電体膜４０８のコンタクト部分４１８（４１８−１、２）を形成する。このコンタクト４１８にさらに必要な配線を接続したり、ワイヤボンディングしたり、バンプを接続したりすることができる。薄板４１３の除去部分４１５、４１６、４１７は薄板４１３を付着した後、フォトリソ法を用いてパターニングして薄板４１３の必要な部分をエッチング（ドライまたはウエット）したり、レーザー除去したり、液体ジェット除去などによって除去できる。或いは、あらかじめ必要な部分を窓開けした薄板４１３を付着させても良い。あるいは、通気孔等は薄板４１０に設けることもできる。
上記した本発明のデバイスのプロセスから容易に分かるように、基板４０１がシリコン基板等の半導体基板であるときは、ＩＣやトランジスタ等と一緒に搭載することができる。従って、加速度検出用回路や音波検出用回路などを有するＩＣに本発明のデバイスを直接接続することによって、簡単に加速度や音波を検出できる。しかも、上記した絶縁膜や導電体膜はＩＣやトランジスタに用いられるものと兼用できるので、同じプロセスを採用できプロセス上の負荷も少なく、安価なセンサを作製できる。さらに、貫通孔ではなくシリコン基板内に設けた凹部にすれば、第２面４０１−Ｓ２に付着した薄板４１０も必要がなくなる。
図１３は、コンデンサの電極を形成する別の方法を示す図である。図１３に示す実施例では、基板はシリコン等の半導体基板とする。図１３に示すセンサの構造は、中央に矩形状（断面が正方形状、立体的には直方体形状）の貫通孔４３１−１、その周囲に基板側壁４２１−１、２，３、４を挟んで４つの貫通孔４３１−２、３、４、５が配置された構造を有する。基板４２１に貫通孔４３１（４３１−１〜５）を形成した後、基板４２１上に絶縁膜４３２を形成する。この後絶縁膜上に感光性膜４３３を形成し、感光性膜４３３を露光し現像しパターニングする。この状態を示した図が図１３である。この後にパターニングされた感光性膜４３３をマスクにした開口された部分の絶縁膜４３２をエッチング除去し基板４２１を露出させ、さらに露出した部分から拡散層を形成するプロセスとなる。
感光性膜４３３の開口部は容量空間となる貫通孔４３１（４３１−２〜５）の周りと、必要な拡散層を形成する部分である。図１３は平面図（基板面に平行な上部から見た図）である。貫通孔４３１−５において、基板側壁４２１−４の側面４３１−５−１、これと対面する基板４２１の側面４３１−５−２、これらの側面と直交する側面４３１−５−３、４３１−５−４の４つの基板側面がある。これらの側面は絶縁膜で被覆されているが、電極となる基板側面４３１−５−１および４３１−５−２側の絶縁膜をエッチング除去するためにこの部分の感光性膜を開口する。また、残りの２つの基板側面４３１−５−３および４３１−５−４側の絶縁膜はエッチング除去しないので、感光性膜４３３（４３３−５−１、４３３−５−２）でカバーする。貫通孔４３１−５の底部４３１−５−５には基板４２１は存在しない。
薄板を付着させているときは薄板が存在し、その上に絶縁膜４３２が形成されている。薄板が絶縁体である場合には、絶縁膜４３２がなくなっても拡散層は形成されたとしても導電性はないので特に問題はない。薄板が半導体の場合は、薄板と基板４２１との間に絶縁膜を挟んでおけばコンデンサ電極が導通することはない。貫通孔ではなく凹部である場合には、基板４２１が半導体基板であるから、絶縁膜４３２がなくなり拡散層が形成されるとコンデンサの電極間が導通するので、凹部４３１−５の底部４３１−５−５上の絶縁膜４３２を残す必要がある。従って、凹部４３１−５の底部４３１−５−５上においても感光性膜を形成しておく。
基板４２１の表面において、基板側壁４２１−４における貫通孔４３１−５の側面側の平面４２１−４−１、これと対向する基板４２１−８における貫通孔４３１−５の側面側の平面４２１−８−１の部分を、図１３に示すように開口する。また、これらと接続し配線領域となる部分４３５、４３６も感光性膜４３３は開口しておく。貫通孔４３１−２〜４においても同様である。
次に、感光性膜４３３をマスクにして、感光性膜４３３のない部分における絶縁膜４３２をエッチング除去する。この絶縁膜４３２のエッチングはウエットエッチングや等方性ドライエッチングで行なう。絶縁膜４３２がシリコン酸化膜（ＳｉＯｘ）の場合は、緩衝フッ酸溶液（ＢＨF）や希釈フッ酸溶液等のウエットエッチング、あるいはＣＦ４やＣ２Ｆ６ガス等を用いたプラズマエッチングを使用する。このエッチングによって、感光性膜４３３のない部分において、半導体基板（たとえば、シリコン基板）が露出する。
次に感光性膜４３３をリムーブして、半導体基板の導電型と逆の導電型の不純物元素を拡散する。たとえば、シリコン基板がＰ型の場合は、Ｎ型のリン、アンチモン、ヒ素などを拡散する。シリコン基板がＮ型の場合は、Ｐ型のホウ素（Ｂ）などを拡散する。これらの拡散方法として、まずプリデポを行なってから拡散用熱処理を行なう方法、不純物元素を含む絶縁膜（たとえば、ＰＳＧやＢＳＧ）を積層してから拡散熱処理を行なう方法、あるいはイオン注入してから活性および拡散熱処理を行なう方法がある。これらの不純物元素の拡散処理によって、絶縁膜４３２のない基板が露出している領域（イオン注入拡散法の場合は、絶縁膜４３２が全部またはある程度残っていても良い。）において、不純物拡散層が形成される。
この不純物拡散層の不純物濃度は、１０×１０１９／cm3〜１０×１０２２／cm3程度であり、抵抗率も約０．０２Ωｃｍ以下と小さくなるので、配線や電極として使用できる。この結果、導電体膜を形成しなくても、貫通孔４３１（４３１−２〜５）において、基板側壁４２１（４２１−１〜４）の側面およびこれらと対面する基板側面が電極となりコンデンサを形成できる。たとえば、貫通孔４３１−５において、側面領域４２１−４−１と４２１−８−１でコンデンサを形成し、拡散配線層４３５および４３６に電圧を印加すれば静電容量を測定できる。図１３に示す構造では、コンデンサ電極としての導電体膜の積層は不要である。
図１４は、円環状の構造を有する本発明のセンサにおいて、拡散層をコンデンサ電極に用いる場合の構造および製造方法を示す図である。本センサは、中央の円形状貫通孔４５２−１、これを囲む基板側壁４５１−１、さらにそれを囲む円環状の貫通孔４５２−２、これを囲む厚い基板を有する。貫通孔４５２を形成後、絶縁膜４５５を形成し、さらに絶縁膜４５５上に感光性膜４５７を形成している。絶縁膜４５５は基板４５１の表面および貫通孔４５２内部など全面に積層している。感光性膜４５７は必要なパターニングをしている。
基板側壁４５１−１は、本実施形態では感光性膜４５７を形成していない。（現像して除去している。）（尚、基板側壁４５１−１は、感光性膜４５７でパターニングする方法もある。）貫通孔４５２−２の外側を取り囲んでいる基板４５１−２の側面および表面上に形成された絶縁膜４５５において感光性膜４５７をパターニングしている。すなわち、この部分には電極を分割して形成する必要があるので、それに対応した感光性膜４５７のパターニングを行なっている。また基板４５１の表面においても配線等を形成するために感光性膜４５７のパターニングをしている。貫通孔４５２−２の外側の基板側面およびそれにつながる基板４５１−２の表面部分４５１−２−１、２、３、・・・において感光性膜４５７を除去し、これらの間に感光性膜４５７のパターン４５７−１、２、３、４、・・・を形成する。４５１−２−１、２，３、・・・は互いにつながらないようにする必要がある。この部分が個々のコンデンサの電極となるからである。
感光性膜４５７をパターニングした後で、絶縁膜４５５をエッチング除去する。図１４に示す実施形態では、基板側壁４５１−１に形成された絶縁膜もエッチング除去される。図１４に示す場合も基板は半導体（たとえばシリコン）であり、基板４５１の裏面に付着した薄板はガラス基板やセラミック基板等の絶縁体であるから、貫通孔４５２の底部については絶縁膜４５５が除去されても特に問題はない。（尚、薄板を付着せずにこのプロセスを行なうこともできる。）感光性膜４５７がない部分における絶縁膜は除去され半導体基板が露出される。この後の不純物拡散プロセスで、これらの感光性膜４５７がない部分に不純物拡散層が形成される。尚、イオン注入で不純物元素を半導体基板中に導入する場合は、絶縁膜を一部または全部残しておいても良い。たとえば、４５１−２−１、２、３、・・・等に不純物拡散層が形成され、これらがコンデンサの一方の電極となる。またこれらの個々の電極・配線は互いに接続しないようにパターニングされている。コンデンサの他方の電極は基板側壁４５１−１である。多角形形状のセンサ等も同様の構造および方法で不純物拡散層を電極・配線とすることができる。
図１５は、本発明の電荷蓄積型センサの構造を示す図である。この電荷蓄積型センサはたとえばマイクロホンに用いることができる。中央の貫通孔５１１（５１１−１）の周囲を基板側壁５０１（５０１−１、５０１−２）を囲んでいる。さらにその周囲を貫通孔５１１（５１１−２、５１１−３）が囲んでいる。その貫通孔を厚い基板５０１（５０１−３、４）が囲んでいる。貫通孔５１１（５１１−２，３）は容量空間となるコンデンサを形成し、その電極は、図１３および図１４に示した基板５０１内に形成した拡散層である。たとえば、貫通孔５１１（５１１−２）において、基板５０１（５０１−３）に形成した拡散層５０３（５０３−１）および基板側壁５０１（５０１−１）に形成した拡散層５０３が２つの電極となる。また、貫通孔５１１（５１１−３）において、基板５０１（５０１−４）に形成した拡散層５０３（５０３−２）および基板側壁５０１（５０１−２）に形成した拡散層５０３が２つの電極となる。
拡散層５０３上に2層の絶縁膜５１３および絶縁膜５１５が形成されている。絶縁膜５１３はシリコン酸化膜（ＳｉＯｘ）で、絶縁膜５１５はシリコン窒化膜（ＳｉＮｘ）またはシリコン酸窒化膜（ＳｉＮｙＯｘ）である。さらにこのシリコン窒化（ＳｉＮｙ）膜の上にシリコン酸化膜またはシリコン酸窒化膜（ＳｉＮｙＯｘ）を積層しても良い。このように二層膜または三層膜にすることによって、これらの膜中に電荷（マイナスまたはプラス）をトラップさせて（５２０で示す）、コンデンサ間に印加する電圧を下げることができる。たとえば、音波による基板側壁５０１（５０１−１、２）の変化量が小さい場合には、コンデンサの容量変化が小さくなるので検出が困難であるが、電圧レベルを上げることによって微小な変化量が検出可能となる。しかし、高電圧を外部から供給することは困難であるが、誘電体膜（エレクトレット）中に電荷を蓄積しておけば外部からの高電圧供給は不要となり、１〜５Ｖ程度の低電圧で本発明のマイクロホンデバイスを動作させることができる。
コンデンサ電極である拡散層５０３への電圧供給は、図１５に示す拡散層配線を基板表面まで引き出して、絶縁膜５１３および５１５にコンタクト孔５１７を形成してアルミニウム膜やポリシリコン膜等の導電体膜５１８で接続する。この後、これまでに説明した様に、保護膜となる絶縁膜を積層して、貫通孔５１１上に薄板をカバーする。シリコン酸化膜やシリコン窒化膜等の誘電体膜（絶縁体膜）５１３や５１５に電荷をトラップさせる方法として、シリコン酸化膜やシリコン窒化膜等を形成後のプロセスにおいて、Ｘ線照射法やコロナ放電法等を用いる方法がある。尚、絶縁膜５１３をシリコン窒化膜（ＳｉＮｘ）やシリコン酸窒化膜（ＳｉＮｙＯｘ）とし、絶縁膜５１５をシリコン酸化膜（ＳｉＯｘ）としても電荷蓄積が可能である。これらの絶縁膜は熱酸化や熱窒化で形成することもできるし、ＣＶＤ法やＰＶＤ法によって積層することもできる。これらの絶縁膜の厚みは、好適には、シリコン酸化膜（ＳｉＯｘ）は５０ｎｍ〜１０００ｎｍ、シリコン窒化膜（ＳｉＮｘ）やシリコン酸窒化膜（ＳｉＮｙＯｘ）は１０ｎｍ〜１０００ｎｍである。
本発明のセンサは、基板としてシリコン等の半導体基板を用いることによって、ＩＣやトランジスタと一緒の基板に搭載することができる。また、貫通孔形成や薄板付着プロセス以外の絶縁膜や導電体膜形成プロセスはＩＣやトランジスタ製造プロセスと同時に行なうこともできる。貫通孔形成プロセスや薄板付着プロセスもＩＣにも兼用することもできる。従って、本発明のセンサの特性（コンデンサの容量特性）を直接ＩＣの演算処理回路へ接続し、音波信号や加速度を算出することもできる。このことは、センサとＩＣを別個に作製し、実装基板にそれらを搭載し、それぞれの電極をワイヤボンディング等で接続する従来の手段と比較すれば、全体のコストを大幅に低減することができる。たとえば、それぞれのチップを作製するコストを低減することができ、実装面積を大幅に縮小でき、良品の判定を２つまとめて行なうことができ歩留まりを大幅に向上することができる。
本発明のセンサは、インプリントプロセスを用いて製造することができる。図１６は本発明のセンサのインプリントプロセスによる製造方法を示す図である。これまでに述べた本発明のセンサはＩＣやトランジスタ等の能動デバイスと一緒に基板内に製造するときは、シリコン基板等の半導体基板を基板側壁として用いている。これに対して本実施形態では、半導体基板内に凹部を形成し、その凹部にポリマーを充填して、インプリント法によってポリマー内に凹部（第２凹部）を形成する。この第２凹部がこれまでに述べた加速度センサやマイクロホンデバイスの貫通孔（凹部）に相当する。
図１６（ａ）において、半導体基板６１１においてＩＣ等の能動デバイスを作製する領域をＡ、本発明のセンサを作製する領域をＢとする。領域Ｂにおいて、センサを形成する領域において基板６１１をエッチングして薄くする。これは、本発明のセンサ領域とＡ領域を同じレベルにすることと、ポリマーを厚く形成しやすくすることが目的である。
図１６（ａ）に示すように基板内の圧電デバイスを形成する領域６１１のＢ内に凹部６１４を形成する。フォトリソ法やインプリント法を用いてレジストパターンを形成して、ウエットエッチングまたはドライエッチングで凹部６１４を形成する。ポリマーが凹部６１４内に入りやすくするために凹部に斜面６１６（破線で示す）を形成しても良い。たとえば基板６１１が（１００）シリコン基板の場合において、ＫＯＨ溶液でエッチングすると傾斜した斜面｛（１１１）面｝を得ることができる。あるいはフッ硝酸系エッチング液によって等方性エッチングが可能であり、またドライエッチングでも等方性エッチングが可能である。
次に図１６（ｂ）に示すようにポリマー６１５を塗布等して凹部６１４に厚く積層する。ポリマー６１５を塗布前に基板６１１上に絶縁膜を形成しても良い。この後熱処理を行ない軟化させて、図１６（ｄ）に示すようにこのポリマー６１５にモールド６１７の凸状パターン６１９を押しつける。ポリマー６１５を硬化させた後モールド６１７を引き抜くと、基板６１１内の凹部領域６１４内の厚く積層したポリマー６１５内に凹部６２１が形成される。｛図６１（ｅ）｝このように基板６１１に凹部（第１凹部）６１４を形成して、この部分に塗布されたポリマー６１５内に凹部（第２凹部）６２１を形成することにより、半導体基板６１１内にセンサを形成することができる。
図１６（ｂ）においてポリマー塗布前に絶縁膜を形成してポリマー６１５との密着性等を改良しても良い。ポリマー６１５はシート状のポリマーを付着させて軟化させて基板６１１内の凹部６１４へポリマーを入れても良い。凹部（第１凹部）６１４の深さは、センサの容量空間（第２凹部）の深さまたは中央の空洞（第２凹部）の深さによって決定する。これらの第２凹部の深さをＨ１としたとき、第１凹部の深さＨ０はＨ１より約１〜５０μｍ深くするのが良い。（厳密には、Ｈ１には基板表面からの厚み分が加わる。）
ポリマー６１５は、硬化系から分類すれば、熱可塑性樹脂、熱硬化性樹脂、または紫外線硬化性樹脂である。たとえば、フッ素樹脂フィルム、ポリエチレンフィルム、ＰＭＭＡ（ポリメチルメタクリレート）、ポリカーボネート、ポリスチレン、アクリル樹脂、ABS樹脂、塩化ビニル、液晶ポリマー、ポリビニルアルコール（ＰＶＡ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、Ｎ−メチルー２−ピロリドン（ＮＭＰ）、アクリル樹脂（ＰＭＭＡ）、ポリジメチルシロクサン（ＰＤＭＳ）、ポリイミド樹脂、ポリ乳酸、各種ゴム（天然ゴムや合成ゴム）、あるいはポリフッ化ビニリデン（ＰＶＤＦ）、フッ化ビニリデン−トリフルオロエチレン（ＶＤＦ／ＴｒＦＥ）共重合体、フッ化ビニリデンテトラフルオロエチレン（ＶＤＦ−ＴｅＦＥ）等の強誘電性高分子、シアン化ビニリデン−酢酸ビニル共重合体、ナイロン−１１等の極性高分子等の圧電性高分子など種々の高分子材料である。
これらの材料を溶剤等で溶解した溶液を塗布・滴下してポリマー膜層を作り、必要ならプリベーク等した後にモールドをこのポリマー膜層６１５に押し入れる。その後、光硬化性樹脂であれば紫外線等の光照射を行ないポリマーを硬化させたり、熱硬化性樹脂であれば硬化温度以上の熱処理でポリマーを硬化させたり、熱軟化性（熱可塑性）樹脂であれば一度軟化温度以上にしてポリマーを軟化させた後軟化温度以下に温度を下げてポリマーを硬化させたりする。あるいは、熱軟化性樹脂シートの場合は、軟化温度以上にしてポリマーを軟化した後モールドを押し入れた後軟化温度以下でポリマーを硬化させる。
すなわち、図１６（ｃ）に示すように、凹部形成用のモールドパターン６１９が形成されたモールド６１７を基板６１１の凹部６１４に形成されたポリマー６１５にプレスする。たとえば、ポリマー６１５は熱可塑性樹脂（ガラス転移温度Ｔｇ）であり、Ｔｇより高い温度でポリマー６１５内に押し込む。モールド全体６１７をポリマー６１５中に全部入れて押し込んでも良いし、少しの隙間をあけてポリマー６１５中に入れても良い。隙間をあける場合には、ポリマー６１５は硬化後体積変化するので、その体積変化を考慮して隙間の間隔を選定する。熱可塑性樹脂として、具体的にはポリカーボネート（ＰＣ）、アクリル（ＰＭMA）、ポリ乳酸（ＰＬA）、ポリエチレンテレフタレート（ＰＥＴ）、ポリスチレン（ＰＳ）、液晶ポリマー（ＬＣＰ）、ポリ塩化ビニル（ＰＶＣ）、ポリアセタール（ＰＣＭ）、ポリプロピレン（ＰＰ）各種ゴム（天然ゴムや合成ゴム）、等が挙げられるが、これらに限定されない。ポリマー６１５は、フェノール樹脂、エポキシ樹脂、メラミン樹脂、ポリイミド等の熱硬化性樹脂でも良いが、一度硬化した後は熱を加えても軟化できないことに注意する必要がある。熱可塑性樹脂の場合は、何度でも軟化できるので、たとえばパターン崩れが発生しても再度軟化させてモールを押し込めば良い。
モールド６１７のパターン６１９をポリマー６１５に押し込んだ後、冷却しＴｇより低くするとポリマー６１５が硬化する。その後、モールド６１７を引き上げると、図１６（e）に示すように、ポリマー６１５内にモールド６１７のパターン６１９が転写され、凹部６２１（６２１−１、２、３）が形成される。モールドをポリマーに挿入前にモールド表面に離型剤を塗布等しておけばポリマーを硬化後に硬化したポリマーからモールドを分離することが容易となる。
紫外線硬化型のポリマーを用いれば常温でもポリマー６１５を硬化させることができる。紫外線を照射すると硬化するＵＶポリマー６１５を用いて、モールド６１７および６１９をポリマー６１５内に押し込んだ後で、モールド６１７、６１９を通して、および／または基板６１１、絶縁膜６１３を通してポリマー６１５を硬化できる波長の光を照射する。この波長の光は紫外線やγ線やＸ線等が多い。従って、モールド６１７、６１９や基板６１１、絶縁膜６１３はこれらの光が透過できる材料を用いる。たとえば、ガラス製や石英製である。紫外線照射によりポリマー６１５が硬化した後で、モールド６１７および６１９を引き抜くと、凹部６２１が形成される。モールド６１７および６１９にポリマー６１５が付着してパターン崩れが発生しないように、モールド６１７および６１９をポリマー６１５に入れる前にモールド６１７および６１９の表面に離型剤を塗布しても良い。あるいはモールド６１７および６１９の表面にフッ素樹脂等をコーティングしても良い。この後、さらに硬化を確実にするために熱処理を行なう場合もある。
この後、基板６１１の表面に形成されたポリマー６１５Ｓや凹部６１５の底部に形成されたポリマー６１５Ｂを除去しても良い。たとえば、酸素プラズマによる異方性エッチングを基板全面（ポリマー６１５上面から全面）で行なえば良い。全面異方性エッチングであるから、凹部底部のポリマー６１５Ｂだけでなく、ポリマー６１５Ｓもエッチングされるので、全体のポリマー６１５の厚みが減少するが、凹部６２１の形状やポリマー側壁６１５（６１５−１〜３）の形状は維持される。ただし、凹部底部のポリマー６１５Ｂを基板内全体で除去するには、オーバーエッチングが必要となる。先にポリマー６１５Ｂがエッチングされた所は、下地の絶縁膜６１３（絶縁膜６１３がない場合は基板６１１）が露出するが、絶縁膜６１３や基板６１１がシリコン酸化膜系であれば酸素プラズマでは殆どエッチングされないし、シリコン窒化膜系でも余りエッチングされない。一方ポリマー上面はエッチングされるので、余りオーバーエッチングを行なうと凹部深さＨ1が減少する。従って、オーバーエッチング量を小さくするために、酸素プラズマによるポリマーの異方性エッチング量のバラツキを小さくすると同時に凹部底部のポリマー６１５Ｂの厚みをできるだけ小さくする必要がある。モールドパターン６１９の深さバラツキを小さくするとともに、モールド本体６１７の平坦度のバラツキも小さくし、さらにモールドのプレス圧力が基板全体で均一になるようにする。モールドのプレス圧力が基板全体で均一にするには、モールドパターン６１９を基板全体で均一に配置しておくと良い。さらに、凹部底部のポリマー６１５Bがエッチングされ下地が露出し始めると、ＣＯ等の反応種が少なくなるので、その量をセンシングしてエンドポイントを決めることもできる。
中央に形成された凹部６２１−１は、マイクロホンであれば音波導入用であり、加速度センサであれば加速度を受ける部分または液体を入れる部分である。この中央の凹部６２１−１を囲んでポリマー基板側壁６１５−１、６１５−２が配置される。このポリマー基板側壁６１５−１、６１５−２が音波や加速度によって変形するダイヤフラムとなる。その外側に容量空間となる凹部６２１−２、６２１−３があり、この容量空間を囲んでポリマー基板６１５−３、６１５−４が存在する。これらのポリマー基板６１５−３、６１５−４は半導体基板６１１に規制されているので、加速度や音波によっても殆ど変形しない。このように基板凹部（第１凹部）内に形成されたポリマー中へ形成された凹部（第２凹部）を用いた本発明のセンサは、これまでに説明した基板内に形成した貫通孔や凹部を用いた本発明のセンサと構造は同じである。尚、ポリマー内の凹部はインプリント法で形成したが、通常のフォトリソ法およびエッチング法でも形成できることは言うまでもない。
この後のプロセスはこれまでに説明した本発明のセンサ製造プロセスと同様である。すなわち、図１６（ｆ）に示すように凹部６２１および基板上に絶縁膜６２３を形成する。この絶縁膜はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等でＣＶＤ法やＰＶＤ法で積層する。絶縁膜の厚みは約０．１μｍ〜１．０μｍである。次に導電体膜６２５を積層し、所望のパターニングを行ない、電極・配線６２５（６２５−１、２、３、４）を形成する。導電体膜６２５は、アルミニウム、銅、鉄、亜鉛、金、白金、チタン、タングステン、モリブデン、クロウム、タンタル、鉛、スズ等の金属、またはこれらの合金、その他の各種合金、あるいは導電性ポリマー等であり、ＰＶＤ法やＣＶＤ法、イオンプレーティング法、メッキ法等で形成する。絶縁膜６２３は導電体膜６２５との密着性向上や絶縁性確保の目的であるが、ポリマー６１５は絶縁体であるため、これらの目的が達成できれば、絶縁膜６２３は不要である。導電体膜の厚みは約０．１μｍ〜２．０μｍである。導電体膜のパターニングはこれまでに説明したように、電着法や、感光性シートを用いる方法、感光性膜をＣＶＤ法やＰＶＤ法で形成する方法、あるいは通常の塗布法などで行なうことができる。
凹部６２１−２において、電極・配線６２５−１と６２５−２でコンデンサを形成する。また凹部６２１−３において、電極・配線６２５−３と６２５−４でコンデンサを形成する。次に絶縁膜６２７を積層する。この絶縁膜は導電体膜６２５を保護するためで、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等でＣＶＤ法やＰＶＤ法で積層する。この絶縁膜の厚みは約０．１μｍ〜２μｍである。次に薄板６２９を付着させ、凹部６２１をカバーする。必要な開口部および通気孔６３１、６３２を形成する。あらかじめ開口部および通気孔６３１、６３２を形成した薄板６２９を付着しても良い。薄板の厚みは、付着前は好適には約０．０５ｍｍ〜１ｍｍであるが、付着後に研磨や貼り合わせ基板を用いた方法でもっと薄くすることもできる。
基板６１１の表面の薄板の開口部６３２の領域で、必要な場合には絶縁膜６２７に窓開けを行ないコンタクト孔６３３を形成する。このコンタクト孔に再配線をしても良いし、ワイヤボンドやバンプを形成して、他のデバイスと接続することもできる。また導電体膜６２５は、半導体基板に作製した他のデバイス（トランジスタ、ＩＣ、抵抗等）と兼用も可能なので、本発明のセンサ電極・配線とこれらのデバイスの配線と直接接続することも可能である。
ポリマー内に形成した本発明のコンデンサにおいて、（ポリマー）基板側壁６１５−１や６１５−２はポリマーであるから、シリコン等の半導体基板と比較するとヤング率が非常に小さい。（シリコンのヤング率約１３０ＧＰａ、ポリマー約０．１〜５ＧＰａ、ゴム約０．０１〜０．１ＧＰａ）前述した式｛ｙ0＝β＊Ｆ＊ｓ４／（Ｅｔ３）｝から分かるように、基板側壁の変形量はヤング率に反比例するので、ヤング率の小さな材料を使用すれば、コンデンサ容量の変化量を大きくすることができる。あるいは同じ変化量にするためにサイズを小さくできる。たとえば、ＰＥＴではヤング率が約３ＧＰａであるから、シリコンのヤング率（約１３０ＧＰａ）の１／４０である。
図１６に示すインプリント法を用いた本発明のセンサの製造方法は、基板内に作製した凹部内のポリマーだけでなく、基板上に作製したポリマーにも使用できることは言うまでもない。
図１８は、本発明の加速度センサの別の実施形態を示す図である。本実施形態は、基板に導電体基板を用いて、導電体基板内に貫通孔を形成し、その貫通孔を上下の絶縁体基板（薄板）でカバーするものである。導電体基板７１１に平行な平面図である図１８（ａ）に示すように、導電体基板の基板側壁７１１（７１１−２）と導電体基板の基板側壁７１１（７１１−３）が平行に配置され、これらの基板側壁の間の貫通孔７１２（７１２−１）が容量空間となり、これを挟んで対向する基板側壁７１１（７１１−２）と７１１（７１１−３）が電極となり、コンデンサを形成する。
図１８（ｂ）は、図１８（ａ）における基板側壁７１１（７１１−２）と７１１（７１１−３）に垂直な方向７１７の断面図を示す図である。これらの基板側壁７１１（７１１−２）と７１１（７１１−３）の下面は絶縁体基板７１３が付着しており、上面は絶縁体基板７１４が付着している。絶縁体基板７１４には各基板側壁７１１（７１１−２）と７１１（７１１−３）と付着している領域の一部にそれぞれコンタクト孔７１６、７１８が形成され、コンタクト孔内およびその上にそれぞれ導電体膜７１７、７１９が形成され電極・配線を形成している。（図１８（ａ）では、コンタクト孔７、導電体膜は破線で示す。）各基板側壁７１１（７１１−２）と７１１（７１１−３）は貫通孔７１２を挟んでセンサパッケージ（センサＰＫＧ）の枠基板７１１（７１１−１）に囲まれている。
図１８から分かるように、基板側壁７１１（７１１−２）、７１１（７１１−３）、および枠基板７１１（７１１−１）は基板７１１内では完全に分離していて、上下面が絶縁体基板７１４、７１３に付着した構造となっている。従って、これらの基板側壁７１１（７１１−２）、７１１（７１１−３）、および枠基板７１１（７１１−１）は電気的に接続していない。加速度を受けないとき、基板側壁７１１（７１１−２）および基板側壁７１１（７１１−３）の対向面は平行になっているので、基板側壁７１１（７１１−２）および基板側壁７１１（７１１−３）は電極間距離ｄがｄ１の平行平板型のコンデンサ電極となっている。一方の電極となる基板側壁７１１（７１１−２）はコンタクト孔７１６を通じて導電体膜電極・配線７１７と接続し、他方の電極となる基板側壁７１１（７１１−３）はコンタクト孔７１８を通じて導電体膜電極・配線７１８と接続しているから、導電体膜電極・配線７１７および導電体膜電極・配線７１８に一定電圧を印加すれば、静電容量Ｃを測定できる。電極間距離ｄがｄ１のときの静電容量Ｃ０は、電極面積をＳ０とすれば、Ｃ０＝ε・ε0・Ｓ0／ｄとなる。（基板側壁の長さをｋとすれば、Ｓ0＝ｋｅである。）
基板側壁７１１（７１１−２）の側面に垂直方向（７１７の方向）の加速度を受けて基板側壁７１１（７１１−２）に力が加わると、基板側壁７１１（７１１−２）は上下面だけが絶縁体基板７１４および７１３に規制され（他の規制はない）、かつ、基板側壁７１１（７１１−２）の厚み（幅）ｎ（ｎ１）が薄い（基板厚みｅに対して薄い。たとえば、基板がシリコン基板であり、ｅ＝５００μｍであるときは約１００μｍ以下）ので、基板側壁７１１（７１１−２）は湾曲する。この基板側壁７１１（７１１−２）と対向する基板側壁７１１（７１１−３）の厚み（幅）ｍ（ｍ１）は厚い（基板厚みｅに対して厚い。たとえば、基板がシリコン基板であり、ｅ＝５００μｍであるときは約１００μｍ以上）ので、基板側壁７１１（７１１−２）の変形量に対して殆ど変化がない。従って、電極間距離ｄはｄ１から変化し、たとえば図１８において左向きの加速度ならばｄ＜ｄ１となるから、コンデンサ容量が大きくなり、右向きの加速度ならばｄ＞ｄ１となるから、コンデンサ容量が小さくなる。（尚、基板側壁７１１（７１１−２）は湾曲しているので、ｄは一定ではなく、容量計算では積分して計算した値と、実測値から加速度の大きさを求める。）
導電体基板７１１はたとえば、不純物濃度が高いシリコン基板である。Ｎ型シリコン基板では不純物濃度が１０１９／cm3以上になると抵抗率が０．０１Ωcm以下となるので導電体基板と考えて良い。また、P型シリコン基板では不純物濃度が２×１０１９／cm3以上になると抵抗率が０．０１Ωcm以下となるので導電体基板と考えて良い。あるいは、他の半導体基板でも抵抗率が低いものを使用することができる。導電体基板７１１はあるいは、銅、アルミニウム、鉄、チタン、ニッケル、亜鉛、鉛、スズ、銀、金、タングステン、モリブデン、タンタル、コバルト等の金属や合金である。導電体基板７１１はあるいは、導電性ポリマー等や、グラフェンやカーボンナノチューブ等も使用できる。導電体基板でない場合でも、貫通溝を形成後、貫通溝の周りに導電体膜を積層することによって、同様の構造の圧力センサを作製できる。
図１８に示す加速度センサでは、一方向の加速度しか検出できないが、このような構造のセンサを種々の方向へ合わせて作成すれば、種々の方向の加速度を検出できる。たとえば、基板側壁７１１−２および７１１−３のコンデンサを一組として、これらを種々の方向を有するように配置し、それら全体を枠基板７１１−１のような枠で囲めば、種々の方向の加速度を検出する加速度センサPKGを作製できる。尚、図１８（ｂ）に示すように通気孔７２１をあけておけば外界との圧力差をなくすことができる。たとえば、加速度によって内部の気圧が変化する場合があるが、これらの変化を小さくすることができる。しかし、水分等の浸入が予想される場合には、このような通気孔７２１をあけずに完全密閉した貫通孔空間７１２を作製できるので、耐環境性に優れた加速度センサPKGを実現できる。内部の気圧変化をなくすために、貫通孔空間７１２を真空に完全密閉すれば良い。これは、薄板７１３および７１４を基板７１１に付着して密閉するときに、真空中でプロセス（付着工程）を行なうことによって実現できる。
破線で示す７１５はスクライブラインであり、たとえばシリコンウエハに本発明の加速度センサPKGを多数（図１８に示すパターンをつなげてゆく）作製し、このスクライブライン７１５に沿ってたとえばダイシングソーやダイサーでチップ化すれば良い。
図１９は、導電体基板を使用した加速度センサの別の実施形態を示す図である。本実施形態は、図９で説明した実施形態と類似するが、導電体基板を使用するため基板側壁上に導電体膜を形成しなくても良い。従って、図１８で説明した場合と同様にプロセスが非常に簡単である。図１９に示すように、中央に断面が矩形状（好適には断面形状が正方形形状）の角柱形状の貫通孔７３２（７３２−１）が存在し、その貫通孔７３２（７３２−１）の周りに相似形の基板側壁７３１（７３１−２）が囲み、さらにその周りに貫通孔７３２が取り囲んでいる。断面が矩形形状の基板側壁７３１（７３１−２）の４つの各面７３１−２（７３１−２−１、２、３、４）に対して、貫通孔７３２を挟んで、厚い基板側壁７３１（３、４、５、６）が配置されている。これらの基板側壁７３１−２（７３１−２−１、２、３、４）と厚い基板側壁７３１（３、４、５、６）は対向電極となり、貫通孔７３２（７３２−２、３、４、５）を容量空間とするコンデンサを形成する。
基板側壁７３１−２（７３１−２−１、２、３、４）は厚み（幅）が薄いので加速度に伴う力によって変形するが、これらの基板側壁７３１−２（７３１−２−１、２、３、４）と対向する基板側壁７３１（７３１−３、５、４、６）は厚み（幅）が厚いので加速度に伴う力によって殆ど変形しないので、これらのコンデンサの容量が変化する。基板７３１の上下に絶縁体基板（薄板）７３９、７３８が付着しており、基板側壁７３１（７３１−３、５、４、６）上に付着した絶縁基板（薄板）７３９に開けられたコンタクト孔７３６（７３６−２，３等）に積層されパターニングされた導電体膜・電極・配線７３７（７３７−２，３等）と、基板側壁７３１−２上に付着した絶縁基板（薄板）７３９に開けられたコンタクト孔７３６（７３６−１）に積層されパターニングされた導電体膜・電極・配線７３７（７３７−１）との間に一定電圧を印加すれば、これらのコンデンサの個々の容量変化を測定できる。
図１９に示すコンデンサは９０度間隔で４つ配置されているので、これらの４つの方向は確実に加速度を検出することができる。その他の方向についても、それぞれのコンデンサの容量の大きさを比較することによって、ある程度まで正確に加速度の向きを検出することができる。その向きをさらに正確に求めるには、矩形形状よりも多角形形状としていけば良い。尚、加速度によって、厚い側壁を有する基板側壁７３１（７３１−３、４、５、６）をできるだけ変形させないようにするために、図１９（ａ）に示すように、コンデンサ電極面積に関与しない部分をたとえば破線で示すような領域まで広げて、基板側壁と絶縁基板７３８および７３９との付着面積を増大させると良い。これらの厚い側壁を有する基板側壁７３１（７３１−３、４、５、６）の外側に貫通孔７３２をはさんで枠基板７３１（７３１−１）が取り囲んでいる。尚、必要な場合には、図１９（ｂ）に示すように、貫通孔に通気孔７４１、７４２を形成することもできる。（図１９（ｂ）は、図１９（ａ）における一点鎖線７３５に沿った断面図である。ただし、図１９（ａ）では、通気孔、コンタクト孔、導電体膜・電極・配線は記載していない。）
中央の貫通孔７３２−１に重い液体を入れることによって、前述したように、加速度の検出感度を大きくすることができる。基板側壁７３１−２（７３１−２−１、２、３、４）は全体が同電位となっているので、液体が導電性を有するものでも問題ない。液体の重さに対する力（Ｆ＝ｍα）が基板側壁７３１−２（７３１−２−１、２、３、４）に作用するので、加速度による変形量が大きくなる。
尚、図１９においては４つの厚い基板側壁を使用しているが、これらのうちの１つ、または２つ、または３つでも加速度を検出できることは当然である。
図１９に示す構造は、図１に類似する構造とすることによってマイクロホンデバイスにも使用することができる。すなわち、中央の貫通孔７３２へ音波を導入することによって、基板側壁７３１−２（７３１−２−１、２、３、４）を振動させ、その振動に伴い基板側壁７３１−２（７３１−２−１、２、３、４）と、これと対向する基板側壁７３１−３、５、４、６）との間のコンデンサの容量が変化する。この信号変化を測定して音波を検出することができる。すなわちマイクロホンデバイスとなる。中央の貫通孔７３２−１をカバーする絶縁体基板７３８、または７３９の一部または全部に音波導入用の開口部を設けて音波が貫通孔７３２−１に効果的に導入されるようにする。また基板側壁７３２の外側の貫通孔７３２（７３２−２、３、４，５、６）にも振動した空気が抜けやすいような空気抜け孔を設けることが望ましい。ただし、貫通孔７３２（７３２−２、３、４，５、６）が真空の場合には空気振動はないので、（当然だが）このような孔は必要はない。尚、マイクロホンデバイスの場合も、厚い基板側壁７３１（３、４、５，６）は１つでも、２つでも、３つでも良い。また、これらの基板側壁は接続していても音波検出は可能である。さらに枠基板７３１−１とこれらの基板側壁とは接続しても良い。また、マイクオホンデバイスでは加速度の力はかからないので、余り厚くする必要がないので、これらの基板側壁および枠基板を小さくできる。
図２０は、本発明の加速度センサの別の実施形態を示す図である。本実施形態では、中央の貫通孔は断面が円形形状の円柱形状であり、その半径はｒ１である。その周りを断面が半径ｒ２の円形形状の円柱形状を有する基板側壁７５１（７５１−２）が囲んでいる。従って基板側壁７５１（７５１−２）の厚み（幅）はｒ２−ｒ１である。そのまわりを断面が半径ｒ３の円形形状の円柱形状を有する貫通孔７５２（７５２−２）が囲んでいる。この貫通孔７５２を内側面の断面形状が円形の円柱形状であって、幾つかに分割された厚い基板側壁７５１（７５１−３、４、５、６、７、８、９、１０）が取り囲んでいる。これらの基板側壁７５１（７５１−３、４、５、６、７、８、９、１０を貫通孔７５２が取り囲んでいて、その周りを枠基板７５１（７５１−１）が囲んでいる。図２０は平面構造であるが、断面構造は図１８や図１９と同様である。基板７５１は導電体基板であり、円環状の一方の電極７５１−２とこれと対向する半径ｒ３の円形状の側面電極である基板側壁７５１（７５１−３、４、５、６、７、８、９、１０）とは容量空間を７５２−２とするコンデンサを形成している。
加速度がないときは、基板側壁７５１−２は変形しないので、コンデンサ電極間距離はｒ３−ｒ２となる。加速度を受けると円環状の基板側壁７５１−２が変形する。加速度方向にある基板側壁７５１−２の変形が大きくなるので、その変形の大きい部分と対向する厚い基板側壁７５１（７５１−３、４、５、６、７、８、９、１０）のうちのどれかのコンデンサ容量が大きく変化する。この変化方向が加速度の方向であり、コンデンサ容量の変化量から加速度の大きさが分かる。ただし、これだけでは加速度の方向は、分割した基板側壁７５１（７５１−３、４、５、６、７、８、９、１０）のどれかの方向であり、一定の幅がある。そこでもっと正確な方向を知るには、隣接する基板側壁電極におけるコンデンサ容量を比較して求めることができる。もっと正確に知るには、円環状の電極７５１−２に対向する外側の電極をもっと細かく分割すれば良い。図２０では８分割している。また、前述したように、中央の貫通孔に重い液体を入れておけば、基板側壁７５１−２の変形量が大きくなるので、加速度に対する検出感度を高めることができる。
ｒ１＝１００μｍ、ｒ２＝２０μｍ、ｒ３＝１５０μｍとして、全体のパッケージサイズ（枠基板のサイズ）を０．５ｍｍ×０．５ｍｍ×０．４ｍｍ（厚み）とすれば、約６万個の加速度センサのチップパッケージを得ることができる。
尚図２０に示す構造もマイクロホンデバイスに使用できる。すなわち、円柱形状の貫通孔７５２−１を音波導入孔とすれば良い。外側の対向電極は分割しなくても良い。さらには枠基板と接続することもできるし、加速度による変形を考慮する必要はないので、外側の対向電極をもっと小さくできるので、枠基板の大きさ、すなわちチップＰＫＧももっと小さくすることができる。
次に導電体基板を用いた本発明の力量センサを作製するプロセスを説明する。図２１は導電体基板を用いた本発明の力量センサを作製するプロセスの製造方法である。図２１（ａ）に示すように導電体基板８１１は上面（第１面）８１１−Sおよび下面（第２面）８１１−Ｂを有する。導電体基板８１１の下面８１１−Ｂに絶縁体基板８１３を付着する。導電体基板８１１に直接付着できない場合（たとえば、接着剤と基板との密着性が不十分な場合）には、たとえば絶縁膜８１２を積層した後に絶縁体基板８１３を付着する。この付着方法は接着剤を用いる方法、常温接合方法、高温（融着）接合方法、あるいは静電接合（陽極接合）などがある。導電体基板８１１の厚みは、力量センサの特性（基板側壁の変形量）などによって決定されるが、たとえば０．１ｍｍ〜２．０ｍｍの厚みである。絶縁膜８１２はシリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜などである。
この絶縁体基板８１３は貫通孔を形成したときに基板側壁を保持する役割を果たす。また貫通孔をエッチングして形成した時のエッチングストッパーとなる。次に導電体基板８１１の上面８１１−S上に貫通孔形成用の感光性膜８１５をパターニングする。導電体基板８１１上に感光性膜８１５を形成し、フォトリソ法によって貫通孔を形成する領域を開口する。基板側壁を形成する領域は感光性膜を残す。感光性膜８１５を直接導電体基板８１１に形成できない場合（たとえば、感光性膜８１５と導電体基板８１１との密着性が悪い場合や感光性膜８１５が貫通孔を形成時にエッチングされなくなるかパターン形状が悪くなる場合）、導電体基板８１１上に絶縁膜８１４を形成しても良い。感光性膜８１５の厚みは、貫通孔形成時の導電体基板８１１と感光性膜８１５のエッチング選択比によっても決定されるが、エッチング選択比がｍの場合導電体基板８１１の厚みの１／ｍ以上の厚みが必要となる。たとえば、導電体基板８１１の厚みが５００μｍ、ｍ＝５０の場合、感光性膜の厚み（感光性膜８１５をパターニング後の熱処理した後、すなわちエッチング直前の厚み）は１０μｍ以上必要である。
感光性膜８１５をパターニング後熱処理して感光性膜８１５を硬化した後、感光性膜８１５のない開口部にある導電体基板８１１をエッチングする。このエッチングは異方性エッチングで最初の感光性膜８１５のパターン通りに形成することが望ましい。感光性膜８１５のパターンも垂直か垂直に近い形状が望ましく、導電体基板８１１を垂直か垂直に近い形状にエッチングする。絶縁体膜８１４が存在する場合は絶縁体膜８１４も垂直パターン形状にエッチングすることが望ましい。導電体基板８１１がシリコン基板（低抵抗）であるときは、ボッシュ法や誘導結合プラズマＲＩＥ法（ＩＣＰ−ＲＩＥ）、電子サイクロトロン共鳴ＲＩＥ（ＥＣＲ−ＲＩＥ）法などを使用することができる。エッチング後の断面形状模式図が図２１（ｂ）である。
導電体基板８１１が深さ方向（基板面に垂直方向）に全部エッチングされると、絶縁体基板８１３が露出する。（絶縁膜８１２が介在する場合は、絶縁膜８１２が露出し、オーバーエッチングによって絶縁膜８１２が深さ方向に全部エッチングされると絶縁体基板８１３が露出する。）導電体基板８１１と絶縁体基板８１３（または絶縁膜８１２）は異なる材質であるから、エッチングガス等の条件を的確に選定すれば、導電体基板８１１と絶縁体基板８１３とのエッチング選択比（これをｎとする）を充分大きく取れる。通常貫通孔を完全に形成（基板内の貫通孔を全部）するには、オーバーエッチングとして基板厚みの５％〜２０％は必要であるから、たとえば基板厚みを５００μｍとすれば、２５μｍ〜１００μｍの基板８１１がエッチングされる計算となる。ｎ＝５０とすれば、オーバーエッチングによって、絶縁体基板は０．５μｍ〜２μｍエッチングされる計算となる。絶縁体基板８１３の厚みは１０μｍ〜５００μｍ、好適には５０μｍ〜２００μｍであるから、絶縁体基板に孔が開くことはない。また絶縁膜８１２がある場合、絶縁体膜８１２の厚みは０．１μｍ〜２μｍ程度であるから、絶縁体膜８１２は全部エッチングされる場合もある。
この導電体基板８１１のエッチングによって、貫通孔８１６（８１６−１、２、３、４）は形成される。これらの貫通孔８１６（８１６−１、２、３、４）は、たとえば図１９における貫通孔７３２（７３２−１、２、３）、７３２などに対応する。また、基板側壁８１１（８３１−１、２、３、４）は、たとえば図１９における基板側壁７３１−２、７３１−３、７３１−５、７３１−１などに対応する。貫通孔８１６が形成された後感光性膜８１５をリムーブし、必要なら絶縁膜８１４をエッチングする。その後、図２１（ｃ）に示すように、必要な場合は導電体基板８１１の表面（貫通孔内の露出した基板面を含む）を保護するために絶縁膜８１８を積層し、絶縁体基板８２１を基板８１１の上面に付着させる。この付着方法も絶縁体基板８１３の付着方法と同じ方法で行なうことができる。絶縁膜８１８の厚みは０．１μｍ〜２．０μｍ程度である。絶縁膜８１４をエッチング除去し、絶縁膜８１８を積層せず、直接導電体基板８１１に絶縁体基板８１８を付着させても良い。たとえば、導電体基板８１１がシリコン基板で絶縁体基板がガラス基板であるときは、陽極接合法によって、強固に付着することができる。
次に、図２１（ｄ）に示すように、絶縁体基板８２１や絶縁膜８１８、８１４にコンタクト孔８２３（８２３−１、２）を空けて、導電体基板８１１の上面を露出させた後、これらのコンタクト孔８２３に導電体膜を積層し、導電体膜・電極・配線パターン８２４（８２４−１、２）を形成する。これらの２つの導電体膜・電極・配線パターン８２４（８２４−１、２）の間で、容量空間を貫通孔８１６（８１６−２）とするコンデンサが形成される。また、貫通孔８１６への通気孔８２２（８２２−１、２）を絶縁体基板に開けることもできる。絶縁体基板８２１にコンタクト孔や通気孔を形成する方法として、フォトリソ法を用いてドライエッチングやウエットエッチングで形成する方法がある。絶縁体基板８２１がガラス基板である場合、ドライエッチングではＣＦ４やＣ２Ｆ６等のガスを用いたプラズマエッチングがある。ウエットエッチングではＨＦ系のエッチング液を用いてエッチングすることができる。あるいは、レーザーや高圧水流を用いて絶縁体基板に窓開けを行なう方法もある。尚、事前にコンタクト孔や通気孔を形成した絶縁体基板を付着しても良い。この方法によれば、絶縁体基板にコンタクト孔や通気孔を形成するプロセスは別工程となるので、プロセス時間を短縮できるというメリットもある。さらに通気孔８２５を絶縁体基板８１３に形成することもできる。
以上のようなプロセスで本発明の導電体基板を用いたセンサ（たとえば、加速度センサやマイクロホンデバイス）を作製できる。このプロセスは非常に短いのでプロセスコストも非常に小さくなる。
図２２は絶縁体基板または半導体基板を用いた本発明のセンサを形成する方法を示す図である。図２１と異なるのはコンデンサ電極・配線となる導電体膜を形成するプロセスを使用することであるが、プロセスは非常に簡単である。図２１と類似するプロセスが多いので詳細なプロセスの説明は省略するが、図２１で説明した内容から簡単に類推できる。図２２（ａ）に示すように、基板９１１の下面９１１−Ｂにサポート基板９１３を付着させる。必要な場合には絶縁膜９１２を介在させる。基板９１１の下面９１１−Ｓに感光性膜９１５を形成し、貫通孔形成用のパターニングをフォトリソ法により行なう。必要な場合には絶縁膜９１４を介在させる。感光性膜９１４は感光性シート膜（ドライフィルム）を付着したり、あるいは感光性膜を塗布した後、熱処理（プリベーク）して形成する。基板９１１は絶縁体基板または半導体基板である。（導電体基板でも良いが、導電体基板の場合は図２１で例示した方法でプロセスできる。）絶縁体基板として、たとえば、ガラス基板、石英基板、セラミック基板、高分子樹脂基板、プラスチック基板、ゴム基板などである。半導体基板として、たとえば、シリコン基板、ゲルマニウム基板、炭素（ダイヤモンド、グラフェン、カーボンナノチューブ等を含む）基板等の単元素基板、炭化ケイ素（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）等の二元元素基板、その他三元系以上の多元素基板等である。
次に図２２（ｂ）に示すように、基板９１１をエッチングして貫通孔９１６（９１６−１、２、３、４）を形成する。これによって基板側壁９１１（９１１−１、２、３、４）を形成できる。次に感光性膜９１５をリムーブした後、図２２（ｃ）に示すように、基板９１１上に絶縁膜９１８を積層する。絶縁膜９１４は除去しても良いし、残しておいても良い。絶縁膜９１８はシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜等であり、ＣＶＤ法やＰＶＤ法、あるいは熱酸化法や熱窒化法で形成する。基板９１１が絶縁体基板であり、この後で形成する導電体膜との密着性が良い場合には、この絶縁膜９１８を形成しなくても良い。絶縁膜９１８の厚みは、１００ｎｍ〜２０００ｎｍである。貫通孔９１６内にも絶縁膜が形成される。次に導電体膜９１９を積層する。導電体膜９１９は、たとえば低抵抗多結晶シリコン（PolySi）、各種シリサイド膜、各種金属膜、各種合金膜、導電性ポリマー、導電性ゴム、導電性炭素（導電性カーボンナノチューブやグラフェンを含む）であり、CVD法、PVD法、イオンプレーティング、メッキ等で形成する。導電体膜９１９の厚みは、１００ｎｍ〜２０００ｎｍである。導電体膜９１９は貫通孔９１６の内部にも積層するが、貫通孔９１６の側面全体に積層されることが望ましい。
導電体膜９１９は貫通孔９１６の底部９３２にも積層するが、この部分の導電体膜９１９をエッチング除去する必要がある。その方法として、図２２（ｃ）に示すように感光性膜９３０を形成し、貫通孔９１６の部分に感光性膜９３０が存在しないように感光性膜をパターニングする。この方法として、たとえば感光性ドライフィルム９３０を基板９１１上の導電体膜９１８上に付着させて、フォトリソ法によって貫通孔９１６の部分に感光性膜９３０が存在しないようにする。感光性ドライフィルム９３０がネガタイプの場合、感光性膜９３０を残す部分、すなわち基板側壁上面（基板上面）に光を照射すれば良い。感光性ドライフィルム９３０がポジタイプの場合は、感光性膜９３０を除去する部分、すなわち貫通孔上部を覆っている感光性膜９３０に光を照射すれば良い。ドライフィルムの場合は、貫通孔上部でも膜厚が余り厚くならず、プリベーク（感光性膜を露光する前に行なう熱処理）しても貫通孔内部に余り入っていかない。
感光性膜９３０が塗布膜やディップ膜の場合は、貫通孔９１６内部にも感光性膜が入り貫通孔９１６で厚くなっている。従って、ネガタイプの感光性膜（レジスト）が良く、厚みの安定している基板上面において露光するだけで良く、厚みの厚い感光性膜を有する貫通孔９１６内には露光する必要がないので、簡単に所望のパターンを形成できる。基板上面では導電体膜９１９を電極、配線としてのパターニングも必要であるから、そのためのパターンも形成する。尚、ポジタイプの感光性膜（レジスト）の場合は、貫通孔９１６内の厚いレジスト内にも露光する必要があるので焦点深度の大きい光を照射することによって、貫通孔内の感光性膜を除去することができる。
次に図２２（ｄ）に示すように、感光性膜９３０のエッジを垂れさせる熱処理を行なう。この熱処理によって基板側壁９１１（９１１−１、２、３、４）等の上面をカバーする感光性膜９３０が軟化して、感光性膜９３０のエッジが垂れて貫通孔９１６（９１６―１、２、３、４）の内側面側の上部に積層している導電体膜９１９を覆う（垂れた感光性膜９３１で示す）。レジストの軟化温度は、たとえば１５０℃〜２００℃であり、この温度以上で熱処理することによって感光性膜９３０のエッジを垂れさせることができる。この後基板９１１の上面側から基板面に対して垂直に導電体膜を異方性エッチングする。たとえば、導電体膜がアルミニウムの場合、反応性イオンエッチング（ＲＩE）装置を用いて塩ｔａｔｏｅｂａ素系ガス（たとえば、Ｃｌ２やＢＣｌ３）によって垂直エッチング（異方性エッチング）できる。たとえば、導電体膜がタングステンシリサイドや低抵抗ＰｏｌyＳｉの場合、反応性イオンエッチング（ＲＩE）装置を用いてたとえばハロゲン系ガス（たとえば、Ｃｌ２、ＳＦ６、ＨＢｒ）によって垂直エッチング（異方性エッチング）できる。
この導電体膜の垂直エッチングによって、貫通孔９１６内の底部９３２に積層している導電体膜９１９がエッチング除去される。感光性膜９３０でカバーしている導電体膜の部分は当然にエッチングされない。貫通孔９１６の内側面に積層している導電体膜は、感光性膜で被覆されていないが、基板面に対して垂直になっているので、横方向からはエッチングされないから、エッチング後もエッチングされずに残っている。貫通孔内側面の上部に存在する導電体膜９１９は感光性膜がなければ当然エッチングされるが、感光性膜９３０のエッジ付近は垂れていて、この部分にある導電体膜９１９は、この垂れた感光性膜９１９に被覆されているので、この部分もエッチングされない。垂直方向にエッチングイオン種が貫通孔９１６内に突入してきても、この垂れた部分９３１がマスクとなり、貫通孔９１６の側面に被覆した導電体膜９１９はエッチングされない。尚、基板側壁９１１の上面に形成する感光性膜パターンを少し大き目に形成すれば、貫通孔９１６の内側面の廂領域が増えるので、貫通孔９１６の内側面上に積層した導電体膜９１９はやはりエッチングされにくくなる。この場合も感光性膜を垂れさせる熱処理を行なえば、確実に貫通孔９１６の内側面上部の導電体膜９１９を感光性膜で確実に覆うことができる。
導電体基板ではない場合でも平面的パターンは図１８（ａ）、図１９（ａ）、図２０に示す形状と同じであるから、導電体膜９１９を積層後は、コンデンサ電極となる基板側壁（たとえば、９１１−１と９１１−３）上の導電体膜９１９は貫通孔９１６の底部のみで接続しているだけである。従って、上述した導電体膜の異方性エッチングによって貫通孔９１６の底部の導電体膜９１９は除去されるので、コンデンサ電極となる基板側壁（たとえば、９１１−１と９１１−３）上の導電体膜９１９は分離する。
この後、感光性膜９３０を除去して、絶縁体膜９２０を積層する。（絶縁膜９２０を形成する前に選択ＣＶＤ法やメッキ法によって導電体膜を積層すれば、エッチング中に受けた導電体膜の小さな隙間を導電体膜で埋めることができ、エッチング中に導電体膜が受けたダメッジを回復することができる。（大きな隙間には選択ＣＶＤやメッキによる導電体膜は積層しないので、導通していないパターンが導通することはない。）この絶縁膜９２０は、ＳｉＯｘ、ＳｉＯxＮｙ，ＳｉＮｙであり、ＣＶＤ法やＰＶＤ法で積層し、膜厚が０．１μｍ〜２μｍであり、導電体膜９１９を化学的および物理的および環境的に保護する。その後、薄板９２１を付着させて、（図２２（ｅ））必要なコンタクト孔９２４（９２４−１、２）や導電体膜・電極・配線９２３（９２３−１、２）や通気孔９２２を形成する。このような構造のセンサが基板９１１内に多数作製されるので、ダイサー等を用いてチップ化（個片化）すれば、多数のセンサチップＰＫＧを作製することができる。（図２２（ｆ））
このように本プロセスを用いることによって、絶縁体基板や半導体基板を用いても簡単なプロセスで本発明のセンサを作製できる。このプロセスではシリコン等の半導体基板を用いているので、ＩＣやトランジスタと一緒のプロセスでセンサを作製することができる。
図２３は、シリコン等の半導体基板を用いた本発明のセンサを作製する方法を示す図である。以下は半導体基板がシリコン基板であるとして説明する。図２３（ａ）に示すように、シリコン基板９５１の両面に拡散層９５２を形成する。シリコン基板がＰ型ウエハの場合は拡散層はＮ型でもＰ型どちらでも良く、シリコン基板がＮ型ウエハの場合は拡散層はＰ型でもＮ型でもどちらでも良い。拡散層９５２の不純物濃度は１０１９／ｃｍ３以上であることが望ましい。拡散層９５２の形成方法は、たとえばイオン注入をした後に熱処理を行なう方法、あるいはプリデポして拡散熱処理を行なう方法がある。尚、裏面の拡散層９５２は特に必要がないので形成しなくても良い。
次に図２３（ｂ）に示すように、シリコン基板９５１の裏面にサポート基板９５４を付着する。必要な場合には、絶縁膜９５３を介在しても良い。シリコン基板９５１の上面に感光性膜９５６を形成し、貫通孔形成用の窓開けを行なう。必要な場合には、絶縁膜９５５を介在しても良い。感光性膜９５６のパターンにより貫通孔９６５（９６５−１、２、３）を形成する。貫通孔９６５を形成後感光性膜９５６をリムーブした後の断面図を図２３（ｃ）に示す。貫通孔９６５の上部に拡散層９５２が露出している。次に絶縁膜９５５をエッチング除去する。これによって、シリコン基板９５１の上面および貫通孔９５６の上部で拡散層９５２が全部露出する。この露出した状態で導電体膜９５７を積層する。導電体膜９５７は、シリコン基板の上面および貫通孔内部に積層され、シリコン基板９５１の上面および貫通孔９５６の上部に露出した拡散層９５２と接触する。
次に導電体膜９５７を所望のパターンに形成するために感光性膜９５８をパターニングし、このパターン９５８に従って導電体膜９５７をエッチングする。｛図２３（ｅ）｝図２２では、感光性膜は基板側壁の上面をカバーし、貫通孔の側面上部を覆うようにパターニングされたが、本実施形態でも同様のパターニングも採用できるが、必ずしもそのようなパターニングをしなくても良い。すなわち、シリコン基板９５１の上面の拡散層９５２の領域内でパターニングすれば良く、シビアなマスク合わせが必要である（図２２では、貫通孔のエッジと感光性膜のエッジ合わせが必要である。）が、本実施形態ではシビアなマスク合わせは必要がない。感光性膜９５８パターンに従い導電体膜９５２をエッチングすると、図２３（ｅ）に示すように、シリコン基板上面で感光性膜９５８の存在しない領域Ａでは導電体膜９５７がエッチングされ、拡散層９５２が露出する。導電体膜９５７のエッチングは異方性(垂直)エッチングであるから、貫通孔９６５の側面に積層した導電体膜９５７は垂直方向（シリコン基板９５１面に対して）には厚いので、貫通孔側面の上部Ｃ領域では導電体膜９５７がエッチングされずに残る。すなわち、貫通孔９６５の側面に露出している拡散層９５２に導電体膜が接触した状態になっている。また、垂直エッチングであるから、貫通孔９６５の底部Ｂ領域に存在する導電体膜９５７はエッチング除去される。
この後、感光性膜９５８をリムーブして、熱処理を行なうことによって、導電体膜９５７と拡散層９５２とオーミックコンタクトを得ることができる。たとえば、導電体膜９５７がアルミニウムであるときは、約３５０℃〜４５０℃で熱処理（アロイ）を行なう。この後で、絶縁膜９５９を積層する。この絶縁膜９５９は導電体膜９５７や貫通孔９６５を保護し、さらに絶縁性を確保する。次に薄板９６０を付着させる。この薄板９６０はガラス基板等の透明基板を用いれば、光が通るのでマスク合わせしやすく、パターン異常などの品質検査が容易となる。薄板９６０にコンタクト孔９６１（９６１−１、２）を形成し導電体膜を積層して電極・配線９６２（９６２−１、２）を形成する。これによって、９６２−１および９６２−２が対向する２つの電極となり、貫通孔９６５−２を容量空間とするコンデンサを構成する。薄板９６０に通気孔９６３を形成して貫通孔９６５内の気圧を一定に保持できるようにしても良い。
このようにシリコン基板中に拡散層を形成することによって、簡単なプロセスで本発明のセンサを安価に作製することができる。
図２４は貫通孔の内側面および基板上面に拡散層を形成する別の実施形態を示す図である。これまでの説明したプロセスと重複するプロセスの説明は省略する。図２４（ａ）はシリコン基板９７１の下面にサポート基板９７３を付着し基板９７１内に貫通孔９７４（９７４−１、２）を形成した状態を示している。必要な場合は絶縁膜９７２を介在する。貫通孔９７４内側面および基板上面、基板側壁９７１（９７１−１、２、３）の上面を露出させる。次に図２４（ｂ）に示すように、基板側壁の側面（貫通孔内側面）および基板上面のシリコン基板が露出した部分に拡散層９７５を形成する。この拡散層９７５は、たとえば、イオン注入法の後で拡散熱処理を行なって作製することができる。あるいは、たとえば、プリデポの後で拡散熱処理を行なって作製することができる。この拡散層はＰ型でもＮ型の高濃度領域のどちらでも良い。貫通孔９７４（９７４−１、２）の底部は絶縁膜９７２または絶縁体であるサポート基板９７３であるから、拡散層は形成されない。すなわち、隣接する基板側壁に形成された拡散層９７５の間では接続していないから、この後にこれらの拡散層９７５にコンタクト孔および電極・配線を形成しても、これらの電極・配線の間では電気的に導通しない。
次に基板上面および貫通孔内側面および貫通孔底部に絶縁膜９７６を積層する。次に薄板９７７を基板上面に付着させる。その後コンタクト孔９７７を形成した後導電体膜を積層し、コンタクト孔内およびその上に電極・配線９７８をパターニングする。この後適度な熱処理を行なうことによって、電極・配線９７８と拡散層９７５との接続（オーミックコンタクト）を行なう。この結果、電極・配線９７８と貫通孔内側面の拡散層９７５と接続する。この結果、貫通孔９７４を容量空間として、貫通孔内の対向する２つの拡散層９７５を電極とするコンデンサが形成される。
図２６は、本発明のセンサの別の製造方法を示す図である。基板にヤング率の大きい材料を使用するときには、基板側壁の厚み（基板面に対して平行な方向、すなわち幅と言った方が分かりやすい）を薄く（小さく）するほど加速度や音波に対して変形量が大きくなるので、コンデンサ容量の変化量も大きくなり、感度が増大する。たとえば、シリコン基板の場合には基板側壁の厚み（幅）は、５０μｍ以下、場合によっては２０μｍ以下や１０μｍ以下となる場合もある。基板の厚みを５００μｍ〜１０００μｍとすれば、貫通孔形成後の基板側壁のアウペクト比（基板側壁と基板との厚み比）は５０以上となる場合もある。基板側壁を一回で形成するとこのような細長いビルディングが形成されるので、プロセス中にわずかの力で変形する可能性がある。そこで、本製造方法では、このような高アスペクト比の基板側壁を形成するときは、サポート基板（薄板、あるいは絶縁体基板）で基板側壁の上下面を押さえた状態で形成するものである。
図２６（ａ）に示すように、基板１０１１の第１面に第１のサポート基板１０１３を付着させる。絶縁膜１０１２を介在しても良い。次に基板１０１１の第２面に感光性膜１０１５を形成して貫通孔形成用の窓開けを行なう。この時絶縁膜１０１４を介在しても良い。この貫通孔形成用の窓開けでは、細い基板側壁を形成するような感光性膜のパターンは形成しない。すなわち、結果として形成される貫通孔のうち、隣接するような貫通孔形成用のパターンは形成しない。たとえば、パターンの開口部間のスペース（ここの部分が基板側壁となる）はアスペクト比が１０以上にならないようにする。たとえば、基板１０１１の厚みが５００μｍの場合は、５０μｍ以下のスペースにならないようにする。たとえば、図１９で説明したセンサでは中央の貫通孔７３２−１を開けて、その周りの貫通孔７３２−２、３，４、５はここでは開けないようにする。図１８で示したセンサでは７１２−１を開け、７１２−２はここでは開けないようにする。図２０で示したセンサでは７５２−１を開けて、その周りの７５２−２はここでは開けないようにする。次に感光性膜１０１５の開口部１０１６で露出した基板側壁１０１１を垂直エッチングし、基板１０１１の第２面に貫通する貫通溝（貫通孔）１０１７を形成する。絶縁膜１０１４が基板１０１１の第１面上に存在する場合には、この絶縁膜も異方性エッチングし、その後で基板１０１１を異方性エッチングする。
次に感光性膜１０１５をリムーブした後、（主）基板１０１１の第１面上に第２のサポート基板１０２１を付着する。この付着方法はこれまでに述べた方法と同じである。第２のサポート基板１０２１も第１のサポート基板１０１３同様に絶縁体基板であることが望ましい。第２のサポート基板１０２１や第１のサポート基板１０１３が絶縁体基板以外の基板の場合には、表面に絶縁膜を積層しておく方法がある。あるいは、主基板１０１１が絶縁体基板である場合には、直接付着させることもできる。第２のサポート基板１０２１は主基板１０１１に直接付着させることもできる。その場合は絶縁膜１０１４が介在している場合にはこれを除去しておく。たとえば、主基板１０１１がシリコン基板である場合、第２のサポート基板１０２１をガラス基板（絶縁体基板）とすれば、静電接着法（陽極接合法）を用いて強固に接着することができる。この第２のサポート基板１０２１はセンサーパッケージの外側下面となるので、厚みは５０μｍ以上、好適には100μｍ以上が望ましく、３００μｍ以上とさらに厚くし頑丈なパッケージにすることもでき、センサパッケージを使用する環境によって選択すれば良い。場合によっては厚みを５０μｍ以下にしても良い場合もある。
次に主基板１０１１の第２面側に付着した第１サポート基板１０１３を薄くして５０μｍ以下、好適には３０μｍ以下、もっと好適には２０μｍ以下、さらに好適には１０μｍ以下の厚みとする。薄くする方法として、ＣＭＰ（Chemical Mechanical Polishing）法を用いる方法、ドライエッチング法、ウエットエッチング法等がある。あるいは、薄い絶縁基板との貼り合せ基板を第１サポート基板として、貼り合わせた基板を取り外して薄い絶縁基板だけを残す方法もある。この後、図２６（ｃ）に示すように、第１サポート基板１０１３上に感光性膜１０２２を形成し、所望のパターニングを行なう。このパターニングは、隣接する貫通孔の間に挟まれる薄い厚み（幅）を有する基板側壁の第２面側から第１サポート基板１０１３で押さえて、（第1面側は第２サポート基板１０２１で押さえられている）基板側壁の変形を最小限とし、所望の厚みの基板を得ることを目的とする。
薄い厚み（幅）を有する基板側壁となる領域の第２面側にパターンエッジが来るようにし、エッチング後に薄い厚み（幅）を有する基板側壁の第２面側の領域が第１サポート基板１０１３に付着しているようにパターニングする。たとえば、第１サポート基板１０１３のエッチング後のエッジ位置が点線の位置、すなわち薄い厚み（幅）を有する基板側壁となる領域の第２面側上に第１サポート基板１０１３のエッチング後のエッジが来るようにする。感光性膜１０２２の露光時のマスク合わせは、第１貫通孔１０１７を形成したときのパターンに合わせることによって非常に精密なマスク合わせを行なうことができる。第１サポート基板１０１３がガラス基板であれば、合わせ時の光線が透過するので、より正確なマスク合わせを行なうことができる。感光性膜のない窓開けされた開口部１０２３から第１サポート基板１０１３のエッチングを行なう。第１サポート基板１０１３がガラス基板であるときは、ＣＦ４ガスやＣ２Ｆ６ガスを用いたドライエッチング、ＨＦ系水溶液を用いたウエットエッチング等でエッチングする。下地がシリコン酸化膜等の絶縁膜１０１２がある場合は一緒にエッチングしても良い。エッチング形状は点線で示すようにエッジがテーパー状であった方がこの後に形成する絶縁膜や導電体膜のステップカバレッジが良くなるので望ましいが、これらの膜のカバレッジが良ければ（感光性膜パターンとの寸法差が少ない）垂直エッチングでも良い。（図２７（ｃ））
第１サポート基板１０１３をエッチングした後に、感光性膜１０２２をリムーブした後、第２貫通孔を形成するために感光性膜１０２５を形成しフォトリソ法を用いて所望のパターニングを行なう。このときのマスク合わせも第１貫通孔１０１７のパターンと合わせれば、基板側壁の薄い厚み（幅）を正確にコントロールできる。第１貫通孔１０１７のパターンは第１サポート基板１０１３の下にあるので、第１サポート基板１０１３を透過する波長の光を用いることによってより精度の高いマスク合わせができる。また、既にパターニングした第１サポート基板１０１３は絶縁膜１０２５にカバーされる。パターニングされた感光性膜１０２５の開口部１０２６から主基板１０１１を垂直エッチングし貫通孔（第２貫通孔）１０２７を形成する。第２貫通孔１０２７は主基板１０１１の第1面側までエッチングされる。絶縁膜１０１２が存在する場合にはまず絶縁膜をエッチング（好適には垂直エッチング）した後に主基板１０１１がエッチングされる。
第２貫通孔１０２７が形成されると、第１貫通孔と第２貫通孔の間の基板側壁１０１１（１０１１−１、２）の厚み(幅)は非常に薄く（３μｍ〜５０μｍ）、アスペクト比が大きいが、図２６（ｄ）に示されるように、第１面側が第２サポート基板１０２１で、第２面側が第１サポート基板１０１３で規制されて（押さえられて）いるので、基板側壁１０１１（１０１１−１、２）の変形は非常に小さくなる。尚、感光性膜１０２２を第２貫通孔用形成用パターンと同じくして、第１サポート基板１０１３をエッチングし、さらに第２貫通孔１０２７を形成しても良い。この場合には感光性膜１０２５を形成しなくても良い。
次に感光性膜１０２５をリムーブした後、絶縁膜１０３１を形成する。この絶縁膜はＣＶＤ法またはＰＶＤ法で形成し、貫通孔１０２７の内部にも積層する。この絶縁膜１０２７は貫通孔内部の露出した基板１０１１を被覆し保護し、この後で形成する導電体膜の密着性を確保し、さらに基板と導電体膜との絶縁性を確実にする。従って、主基板１０１１が導電体膜や半導体基板の場合は必要であるが、主基板１０１１が絶縁体基板であるときは必要がない場合もある。絶縁膜１０３１を形成後導電体膜１０３２をＣＶＤ法、ＰＶＤ法、イオンプレーティング法、メッキ法、あるいはこれらの組合せで形成する。
貫通孔１０２７内に形成された互いに対向する導電体膜１０３２はコンデンサの電極となる。従って、貫通孔底部Ｂに形成された導電体膜１０３２を除去する必要がある。そのために、感光性膜１０３３を形成し、貫通孔１０２７に合わせたパターニングを行なう。すなわち貫通孔１０２７に形成された導電体膜１０３２の上部をカバーすると同時に貫通孔１０２７の開口部１０３４が形成されるようにする。感光性膜１０３３として感光性ドライフィルムが良い。あるいは、塗布用またはディップ用感光性膜であれば、前述したように、露光された部分が硬化し、露光されない部分が現像されるネガ型のフォトレジストが良い。また、主基板１０１１の第２面側で導電体膜１０３２を配線パターンとして使用する場合は、必要なパターニングを行ない、開口部１０３５を形成する。（図２６（ｅ））
次に、パターニングされた感光性膜１０３３により導電体膜１０３２を異方性エッチングする。感光性膜１０３３が開口された１０３４や１０３５部分の導電体膜１０３２がエッチングされる。貫通孔１０２７の開口部１０３４から垂直に入射したエッチング種は貫通孔底部Ｂに積層する導電体膜１０３２をエッチング除去する。この結果貫通孔１０２７の外側側面の基板側壁の側面に積層された対向する導電体膜１０３２（１０３２−１と２、および１０３２−３と４）は分離される。第１サポート基板１０１３のエッジがテーパー化されている場合には、このエッジでの段差において絶縁膜１０１３や導電体膜１０３２のステップカバレッジが良くなる。
次に感光性膜１０３３をリムーブした後、絶縁膜である保護膜１０３６を導電体膜１０３２上に積層する。次に第３のサポート基板１０３７をその保護膜１０３６上に付着させる。このとき接着剤塗布はサポート基板上の必要な部分にのみコートした後にマスク合わせしながら主基板１０１１上の導電体膜１０３２や貫通孔１０３２、１０１７に合わせながら精度良く付着させることもできる。第３サポート基板は絶縁体基板が望ましい。第３サポート基板は、センサパッケージの上面または下面の外側部材となるので、基板厚みを１００μｍ以上とすることが望ましい。使用環境によってはもっと薄くても良い。あるいは５００μｍ以上と厚くする必要がある場合もある。次に第３サポート基板にコンタクト孔１０３８を開けて、導電体膜をコンタクト孔内に積層するとともに第３サポート基板上に導電体膜電極・配線１０３９（１０３９−１、２、３，４）をパターニングする。さらに、第１貫通孔１０１７に対して、第３サポート基板１０３７および第１サポート基板１０１３に通気孔１０４３、あるいは第２サポート基板１０２１に通気孔１０４１などを形成する。また、第２貫通孔１０２７に対して、第３サポート基板１０３７に通気孔１０４４を形成したり、あるいは第２サポート基板１０２１に通気孔１０４２などを形成する。
図２６に基づいて説明した本発明の製造プロセスを用いることによって、プロセス中に厚み（幅）の薄い（小さい）基板側壁が変形することを確実に抑えることができ、基板側壁が変形する可能性について特別な注意をする必要がなくなる。しかもプロセスも極めて単純であるからプロセス負荷やコスト増は小さい。図２６に示すプロセスは種々の基板（導電体基板、絶縁体基板、または半導体基板）に使用できるが、導電体基板であればさらにプロセスが簡単になる。
図２７は、導電体基板を種基板として用いた本発明の製造方法を示す別の実施形態を示す図である。図２７において、主基板１０１１は導電体基板であり、図２７（ｂ）に示すプロセスまでは図２６（ｂ）し示したプロセスまでと同じである。説明が同様であり、または類似している部分は説明を省略するか簡単に述べているが、図２６で説明した内容を適用できる。図２６（ｃ）に示すように、第１サポート基板１０１３を薄くした後、感光性膜１０２５を形成し、フォトリソ法により第２貫通孔形成用のパターニングを行なう。この後、感光性膜１０２５の開口部１０２６に露出した第１サポート基板１０１３をエッチングする。このエッチングは感光性膜１０２５のパターンに忠実にエッチングする垂直エッチング（異方性エッチング）が望ましい。第１サポート基板１０１３をサイドエッチさせてテーパーエッチングすることもできるが、この場合は第１貫通孔とつながらないように注意する。またサイドエッチングした後は感光性膜１０２５のエッジの下側は廂になり、主基板のエッチング種が入り込む可能性がある場合には、再ベークを行ないこの廂を感光性膜で覆っても良い。
第１サポート基板１０１３の下に絶縁膜１０１２が介在する場合には、この絶縁膜も垂直エッチングすることが望ましい。導電体膜１０１１が露出した後は、導電体膜１０１１の垂直エッチング（異方性エッチング）を行ない、第２貫通孔１０２７を形成する。（図２７（ｄ））次に感光性膜１０２５をリムーブ（除去）した後、絶縁膜１０５０をＣＶＤ法やＰＶＤ法で積層する。この絶縁膜１０５０によって、第２貫通孔１０２７の内部、すなわち基板側壁の側面が保護される。また第１サポート基板上にも積層する。この絶縁体膜はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等であり、その膜厚は１００ｎｍ〜２０００ｎｍである。尚、第２貫通孔１０２７はこの後第３サポート基板１０５１でカバーされるので、この絶縁膜１０５０を省略することもできる。次に第３サポート基板１０５１を基板１０１１の上面（図２７（ｅ）における）側、絶縁膜１０５０上（または第１サポート基板１０１３上）に付着させる。その後、コンタクト孔１０５２を形成し、導電体膜を積層して電極・配線１０５３（１０５３−１、２、３、４）を形成する。コンタクト孔の形成は、第３サポート基板１０５１のエッチングの他に、絶縁膜１０５０や１０１２をエッチングしたり、さらには第１サポート基板１０１３のエッチングも必要である。
さらに、第３サポート基板に通気孔１０５６や１０５７を形成することもできる。これらの通気孔の形成は、コンタクト孔形成と同時に作製することもできる。また第２サポート基板１０２１に通気孔１０５４を形成することもできる。尚、第３サポート基板１０５１のコンタクト孔や通気孔は第３サポート基板１０５１を基板１０１１の上面に付着する前に形成することもできる。前もって形成しておけばプロセス時間を短縮することができる。本プロセスでは、図２６で説明したような導電体膜１０３２を積層する必要はなく、従ってそのパターニングも必要がないので、プロセスが非常に単純となる。すなわち、貫通孔（貫通溝）１０２７を形成すれば導電体基板１０１１（たとえば、基板側壁１０１１−１と１０１１−２、あるいは基板側壁１０１１−３と１０１１−４）は電気的に接続しないように分離される。この結果、基板側壁１０１１−１および１０１１−２は貫通孔１０２７（１０２７−１）を容量空間とするコンデンサの対向電極となり、導電体電極１０５３−１および１０５３−２に電圧を印加すればコンデンサの容量を測定できる。同様に、基板側壁１０１１−３および１０１１−４は貫通孔１０２７（１０２７−２）を容量空間とするコンデンサの対向電極となり、導電体電極１０５３−３および１０５３−４に電圧を印加すればコンデンサの容量を測定できる。
図１６で説明した本発明を除いて、これまでに貫通孔または貫通溝、すなわち基板面、、第１面（表面と呼んでも良い）および第２面（裏面と呼んでも良い）の両方に開口してこれらの基板面に対して垂直方向に形成された孔、または溝であり、貫通孔（貫通溝）を囲む（規定する）基板（側壁）側面が基板面に対して垂直である場合を取り扱ってきたが、これまでに記載したことは一方だけに開口した垂直凹部（以下単に凹部という）に対しても適用できる。凹部を用いた場合には、凹部の底が極端に薄くならない限り、凹部の底側に近い基板面にサポート基板（あるいは、薄板、あるいは絶縁体基板と言っても良い）を付着させる必要がないので、プロセスが簡単となる。しかも半導体基板であれば、ＩＣやトランジスタや他の素子と一緒に同じ基板に本発明のセンサを搭載できるというメリットがある。
図２８は図１において凹部を形成した場合を示す図である。同じ膜については同じ符号を用いている。凹部１１６（１１６−１、２、３）は貫通孔（貫通溝）ではなく、凹部である。すなわち、基板１１１の第１面（表面）１１１−Ｓ１から基板１１１の第２面（裏面面）１１１−Ｓ２に向かって垂直にエッチングして形成するが、基板１１１の第２面（裏面面）１１１−Ｓ２に達しないで貫通する前に基板１１１の途中でエッチングをやめて、所謂凹部とする。凹部１１６（１１６−１、２、３）の下部には基板１１１の下部１１１−Ｂが存在する。凹部の１１６の深さをｈ、基板１１１の厚みをｈ0としたとき、ｈ０＞ｈである。（貫通孔の場合は、ｈ0≦ｈである。）基板１１１が導電体膜や半導体基板の場合は、絶縁膜１１３を積層し凹部内部にも積層し、この上に積層する導電体膜１１５と基板１１１が導通しないようにする。基板１１１が絶縁体であるときは、絶縁膜１１３は必要がない場合がある。導電体膜１１５との密着性を向上させる目的などで有る場合は、絶縁膜１１３を積層しても良い。
絶縁膜１１３を積層後導電体膜１１５を積層する。凹部底部領域Ｂにも導電体膜１１５が積層されるので、この部分の導電体膜１１５をエッチング除去する。このエッチングは凹部上部の開口部を感光性膜で窓開けした状態で導電体膜の異方性エッチングをすれば良い。尚、他の領域、すなわち基板１１１の第１面（表面、または上面）１１１−Ｓ１側の導電体膜１１５のパターニングも行なうことができる。この結果、凹部１１６−１において、凹部１１６−１を容量空間とし、貫通孔１１６−１を挟む基板側壁の側面上に形成された導電体膜・電極１１５−１および１１５−２が対向電極となるコンデンサを形成している。また、凹部１１６−３において、凹部１１６−３を容量空間とし、貫通孔１１６−３を挟む基板側壁の側面上に形成された導電体膜・電極１１５−３および１１５−４が対向電極となるコンデンサを形成している。
音波は第２凹部１１６−２へ導入され、凹部１１６−２と凹部１１６−１に挟まれた基板側壁１１１−１が振動する。また、凹部１１６−２と凹部１１６−３に挟まれた基板側壁１１１−２が振動する。このように凹部を形成することによって、マイクロホンを形成することができる。基板１１１を半導体基板とすることによって、マイクロホンをＩＣやトランジスタなどの能動素子と一緒に作製することができ、コンデンサの容量変化を変換回路を有するＩＣに接続することによって音波に変換することができる。
図２８に示す構造は、図８の所で説明した様に、加速度センサとしても使用できる。図２９は図２８と類似構造を加速度センサに適用した場合を示す図である。すなわち、凹部および凹部同士に挟まれた基板側壁の変形を加速線センサとして用いた実施形態である。説明は図と同様である。すなわち、基板側壁１１１−１および／または１１１−２が加速度によって変形すると、凹部１１６−１および／または１１６−３を空間容量とするコンデンサ容量が変化するこの変化量を大きくするために中央の閉空間となっている凹部へ水銀等の重い液体１１８を入れる。加速度によって液体が基板側壁を押すので、基板側壁の変形量が大きくなり、コンデンサ容量の変化量も大きくなる。液体は通気口１２２から入れて通気口１２７から出すようにすれば凹部１１６−２内を充填させることもできるし、凹部１１６−２内空間のＸ％の容積だけ入れることもできる。Ｘは０〜１００％の間で調整して、加速度の検出感度に合わせて決定すれば良い。
図３０は、エピウエハを用いたセンサの製造方法を示す図である。このエピウエハ（エピタキシャルウエハ）１１００は高濃度シリコン基板１１０１上に低濃度不純物層のエピ層１１０２を形成したウエハである。高濃度シリコン基板１１０１の不純物濃度は、N型またはP型の不純物元素濃度が約１０１９／ｃｍ３以上である。また、低濃度不純物層のエピ層１１０２の不純物濃度は、このエピ層内に形成するデバイスの特性によるが、N型またはP型の不純物元素濃度が約１０１３／ｃｍ３〜１０１７／ｃｍ３である。エピウエハのサイズは、処理する装置の大きさやセンサチップやセンサを含むＩＣチップのサイズ・取れ個数にもよるが、４インチ（直径１００ｍｍφ）以上が良い。一般には６インチ（１５０ｍｍφ）、８インチ（２００ｍｍφ）、２５０ｍｍ（２５０ｍｍφ）、３００ｍｍ（３００ｍｍφ）等が使用される。高濃度シリコン基板１１０１の厚みは約１００μｍ以上であり、エピ層１１０２の厚みは、搭載デバイスやデバイス特性やデバイス作製時のプロセスにもよるが、約５μｍ以上である。
このエピウエハ１１００には本発明のセンサを搭載する領域１１０８およびＩＣやトランジスタ等のデバイスを形成する領域（デバイス搭載領域）１１０７がある。感光性膜１１０３をパターニングしセンサ搭載領域１１０８となるべき部分を開口し、その開口された領域の低濃度不純物層１１０２を除去し、高濃度不純物層１１０１を露出させる。低濃度不純物層１１０２のエッチングは、ウエットエッチングとしてＫＯＨやＥＤＰ（EthyleneDiamine＋Pyrocatechol＋水）などの異方性エッチング、フッ硝酸系（HF＋NHNO3＋CH3COOH（or水））などの等方性エッチングがあり、ドライエッチングとしてCF4、CHF3、C2F6等のプラズマエッチングがある。エッチング面１１０５は傾斜（またはテーパ化）させても良いし、垂直エッチングでも良い。テーパー化すれば配線形成時のカバレッジを改善できる。傾斜エッチングはドライまたはウエットエッチングで等方性エッチングを行なえば良い。ＫＯＨ等の異方性エッチングでも基板面が（１００）であるときは、エッチング面が（１１１）となり、傾斜角は約５４．７°となる。感光性膜１１０３とエピウエハ１１０２の間にシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜を積層して、これらをマスクとしてエピ層１１０２をエッチングすることもできる。
以上のようにしてセンサ搭載領域１１０８が凹部１１０４になり、高濃度基板１１０１が露出する。この後のプロセスはこれまで説明したセンサ形成プロセスと同様であるから、重複する部分の詳細説明は省略する。基本は、高濃度基板内に貫通孔および基板側壁を形成し、貫通孔および基板側壁の上面および下面に絶縁基板を付着させて貫通孔を容量空間とし、その貫通孔を挟んで対向する基板側壁を電極としたコンデンサを形成する。図３０（ｂ）に示すように、エピウエハ１１００の第２面（エピ層１１０２のない面、高濃度基板面が露出した裏面）に絶縁基板を付着させる。必要ならシリコン酸化膜等の絶縁膜を介在しても良い。次に表面に感光性膜１１１１を形成し、貫通孔形成用の開口部１１１２をパターニングする。必要ならシリコン酸化膜等を介在しても良い。この開口部１１１２に露出した高濃度シリコン基板１１０１を垂直エッチングし、貫通孔１１１４（１１１４−１、２、３）を形成する。貫通孔１１１４は高濃度シリコン基板１１０１の第１面（表面）側から第２面（裏面）側へ完全に貫通し、貫通孔１１１４の底は絶縁基板１１１０となる。
絶縁基板１１１０は、ガラス、石製、セラミック、プラスチック、高分子樹脂などである。絶縁基板１１１０の厚みは５０μm程度あれば良いが、センサの使用条件やエッチング条件などのよってもっと薄くしても良い。センサの強度を大きくするためにこれより厚くしても良い。貫通孔１１１４の形成により、基板側壁１１０１（１１０１−１、２、３、４）が形成される。容量空間となる１１１４−２を挟んで対向する基板側壁１１０１−１および１１０１−２は電気的に接続しないように分離されている。同様に、容量空間となる１１１４−３を挟んで対向する基板側壁１１０１−１３よび１１０１−４は電気的に接続しないように分離されている。（図３０（ｃ））
次に、感光性膜１１１１をリムーブし絶縁膜１１１６を積層し（場合によっては形成しなくても良い。）、絶縁基板１１１７を基板側壁１１０１（１１０１−１、２、３、４）の上面に付着させる。センサ搭載領域は凹部１１０４となっているので、エピウエハ１１００の中で低くなっている。この領域にのみ絶縁基板１１１７を付着させるので、たとえばこの凹部１１０４内の基板側壁１１０１（１１０１−１、２、３、４）に付着させることができる大きさの絶縁基板１１１７を別基板にあらかじめ付着させておき、マスク合わせしてこの領域に絶縁基板１１１７を付着させる。この結果、ダイヤフラムとなる基板側壁１１０１−２、１１０１−３は上面が絶縁基板１１１７に、下面が絶縁基板１１１０に規制される。（図３０（ｄ））絶縁基板１１１０は、ガラス、石製、セラミック、プラスチック、高分子樹脂などである。絶縁基板１１１７の厚みは、基板に付着させた絶縁基板１１１７をアライメントして転写してエピウエハの凹部１１０４に入れるので、凹部１１０４の深さより少し厚くする。
次に、絶縁基板１１１７にコンタクト孔１１１８を開け導電体膜１１１９を形成し、導電体膜・電極・配線１１１９を形成する。この結果、電極・配線１１１９は導電体基板である基板側壁１１０１（１１０１−１、２、３、４）と接続する。必要なら、絶縁基板１１１７に開口部（通気口）１１２１、絶縁基板１１１０に開口部（通気口）１１２２をあけても良い。また、これらのコンタクト孔１１１８、開口部１１２１、１１２２は絶縁基板にあらかじめ形成しておき、その後で絶縁基板をエピウエハに付着させても良い。
以上のようにして、非常に簡単なプロセスでエピウエハ内の一部の領域にセンサを形成できる。センサ搭載領域以外のデバイス搭載領域には、ＩＣやトランジスタ等のデバイスを形成できるので、たとえば、センサの信号を処理する回路や演算回路を１つのチップ内に入れることができる。しかも絶縁膜や導電体膜はデバイス作製時のプロセスと兼用することができるので、プロセスコストも低くすることができる。
高エネルギー・高電流イオン注入装置を用いて、エピウエハの低濃度エピ層に高濃度領域を作製して、その部分にセンサを作製することによって、ＩＣやトランジスタ等の能動デバイスと一緒のチップにセンサを作製できる。図３１はエピウエハを用いたセンサの製造方法の別の実施形態を示す図である。高濃度基板１１３１と低濃度エピ（エピタキシャル）層１１３２を有するエピウエハ１１３０において、感光性膜１１３６を形成し、センサ搭載領域１１３４となるべき領域を窓開けし、デバイス搭載領域となるべき領域を感光性膜１１３６で覆い、ウエハ全面にイオン注入を行なう。このイオン注入１１３７のイオンは高濃度基板１１３１の導電体型と同じであることが望ましい。エピ層の全体の濃度がイオン注入後の熱処理において、１０１９／ｃｍ３以上となるように、イオン注入の加速エネルギーおよびドーズ量を選択する。また、このイオン注入時にデバイス搭載領域１１３３におけるエピ層１１３２にはイオン注入されないように、十分な厚みを有する感光性膜を形成する。
イオン注入後イオン注入層の活性化および拡散の熱処理を行ない、エピ層１１３２に高濃度イオン注入層１１４１を形成する。この高濃度イオン注入層１１４１は高濃度基板１１３１と接続し、電気的に完全に導通したものとなる。尚、高濃度イオン注入層１１４１はプリデポ等で作製しても良い。その後、感光性膜１１４３をパターニングし、貫通孔形成用の窓開けを行なう。この貫通孔形成用窓開けはセンサ搭載領域に開けられる。感光性膜１１４３とエピウエハ１１３０との間にシリコン酸化膜等の絶縁膜を介在しても良い。（図３１（ｂ））
次に貫通孔１１４５を形成し、基板側壁１１４６を形成する。次に感光性膜１１４３をリムーブし、必要な場合に絶縁膜１１４７を積層し、貫通孔１１４５等で露出したエピウエハ１１３０を保護する。その後、絶縁基板１１４８をエピウエハ１１３０の上面に付着させ、コンタクト孔１１４９、導電体膜・電極・配線１１５０を形成する。この結果、導電体膜・電極・配線１１５０はコンタクト孔１１４９内の導電体膜を通してエピ層１１３２の高濃度層１１４１に接続し、さらに高濃度の基板側壁１１４６へ接続する。この結果、貫通孔１１４５を空間容量とし、それを挟んだ対向電極１１４６のコンデンサが作製される。本実施形態では、デバイス搭載領域１１３３のエピ層１１３２には影響を与えないので、通常のＩＣやトランジスタ等を形成できる。（図３１（ｃ））
通常のシリコン半導体基板に高濃度拡散層を形成し、そこに本発明のセンサを形成することができる。図３２は本発明のセンサの製造方法の一実施形態を示す図である。１０１７／ｃｍ３以下の不純物濃度を有する低濃度シリコンウエハ１１６１に感光性膜１１６２を形成し、センサ搭載領域となる領域１１６４を窓開けして、デバイス搭載領域１１６３を感光性膜で覆う。シリコンウエハ１１６１と感光性膜の間に絶縁膜を形成しても良い。高エネルギーイオン注入装置を用いて高ドーズ量のイオン注入１１６５を行ない、熱処理後のイオン注入層の濃度が１０１９／ｃｍ３以上になるようにする。注入するイオンはシリコンウエハ１１６１の導電型と逆導電体とする。イオン注入時にデバイス搭載領域１１６３にはイオン注入されないように、感光性膜１１６２の厚みを調整する。（図３２（ａ））
感光性膜１１６２をリムーブ後熱処理を行ないイオン注入したイオン注入層を活性化し不純物層を拡散し、イオン注入拡散層１１６７を形成する。このイオン注入拡散層１１６７の不純物濃度は１０１９／ｃｍ３以上が好ましい。このイオン注入拡散層１１６７がセンサ搭載領域に相当する。次に感光性膜１１６８を形成し、イオン注入拡散層１１６７の領域内に凹部を形成するための開口部を形成する。（図３２（ｂ））感光性膜１１６８とシリコンウエハ１１６１の間に絶縁膜を形成しても良い。
次に、この感光性膜１１６８の開口部からシリコンウエハ１１６１を垂直エッチングし、凹部１１６９（１１６９−１、２，３）を形成する。この凹部１１６９の深さｈ１２はイオン注入拡散層１１６７の深さｈ１１より深くする。すなわち、ｈ１２＞ｈ１１である。（図３２（ｃ））
次に感光性膜１１６８をリムーブし、必要な場合には凹部１１６９に露出したシリコン基板を保護するために、絶縁膜１１７０を形成し、絶縁基板１１７１をシリコンウエハ１１６１のイオン注入拡散層１１６７の上面に付着させる。次に、絶縁基板１１７１にコンタクト孔１１７２を形成し、導電体膜１１７３をコンタクト孔１１７２内および絶縁基板１１７１上に積層し、導電体膜・電極・配線１１７３を形成する。凹部１１６９（１１６９−１、２、３）はイオン注入拡散層１１６７より深いので、基板側壁１１６７−１および１１６７−２は電気的に接続していない。（シリコンウエハ１１６１とイオン注入拡散層１１６７は導電型が逆である。）従って、凹部１１６９―２を空間容量として、対向電極となる１１６７−１および１１６７−２はコンデンサの対向電極となっている。基板側壁１１６７−２は下部がシリコンウエハ１１６１につながり、基板側壁１１６７−２は上面が絶縁体基板１１７１と付着していて、たとえば加速度がかかったり、音波が凹部１１６９−１に入ったりすると基板側壁１１６７−２が変形し、貫通孔１１６９−２の容量が変化する。同様に、基板側壁１１６７−３および１１６７−４は電気的に接続していない。（シリコンウエハ１１６１とイオン注入拡散層１１６７は導電型が逆である。）従って、凹部１１６９―３を空間容量として、対向電極となる１１６７−３および１１６７−４はコンデンサの対向電極となっている。基板側壁１１６７−３は下部がシリコンウエハ１１６１につながり、基板側壁１１６７−３は上面が絶縁体基板１１７１と付着していて、たとえば加速度がかかったり、音波が凹部１１６９−１に入ったりすると基板側壁１１６７−３が変形し、貫通孔１１６９−３の容量が変化する。（図３２（ｄ））
図３３は、エピウエハを用いたセンサの別の作製方法を示す図である。本実施形態では、エピウエハ１２００の高濃度基板側に凹部を形成する。しかも高濃度基板１２０１の導電タイプと低濃度層のエピ層１２０２の導電タイプは逆とする。（あるいは、このような逆導電体タイプのウエハを貼り合わせても良い。）エピウエハ１２００の裏面の高濃度基板１２０１側に感光性膜１２０５を形成し、凹部形成用の開口部を形成する。エピウエハ１２００の表面側（低濃度領域側）には絶縁膜１２０３を形成して、表面側を保護しても良い。また、感光性膜１２０５とエピウエハ１２００の裏面との間にシリコン酸化膜等の絶縁膜を形成しても良い。次に感光性膜１２０５のパターンを元に垂直エッチングして凹部１２０６（１２０６−１、２、３、４、５）を形成する。エピウエハ１２００の高濃度基板１２０１の厚みをｈ１３とし、凹部の深さをｈ１４としたとき、凹部１２０６の深さは高濃度基板１２０１の厚みより深くし、凹部の底部はエピウエハ１２００の低濃度領域１２０２に来るようにエッチングする。すなわち、ｈ１４＞ｈ１３である。ただし、凹部１２０６は貫通孔にならないようにエッチング量を制御する。（図３３（ａ））
次に感光性膜１２０５をリムーブして、絶縁膜１２０８をエピウエハ１２００の裏面側および凹部側に必要な場合には保護用の絶縁膜１２０８を積層する。次に絶縁基板１２０９をエピウエハ１２００の裏面側に付着する。この後絶縁膜１２１１を形成し、導電体膜１２１２をコンタクト孔１２１２内および絶縁基板１２０９上に積層し、パターニングして導電体膜・電極・配線１２１２を形成する。この導電体膜・電極・配線１２１２は、高濃度基板１２０１の基板側壁１２０７（１２０７−１、２、３、４、５、６）は接続する。この結果、たとえば、凹部１２０６−２を空間容量として、凹部の対向電極１２０７−２および１２０７−３がコンデンサ電極となったコンデンサを形成する。従って、基板側壁１２０７−３が変形すると凹部１２０６−２を空間容量（コンデンサ容量）が変化する。
本実施形態では、エピウエハまたは貼り合わせウエハ１２００の表側の低濃度領域１２０２にＩＣやトランジスタ等のデバイスを自由に作製できる。従って、センサを搭載したＩＣチップを作製できるだけでなく、センサ搭載ＩＣチップの大きさを大幅に小さくできる。貫通配線を使えば一方の面（表面または裏面）に電極・パッドを集めることができる。あるいは、エピウエハ１２００の表面側からコンタクト孔１２１４を形成し、その側壁に絶縁膜１２１３を形成した後、導電体膜１２１５をコンタクト孔１２１４および表面側に積層し、パターニングして導電体膜・電極・配線１２１５を作製する。この結果、高濃度基板１２０１の基板側壁電極１２０７と接続でき、エピウエハ１２００の表面側のデバイスからセンサを動かすこともできる。尚、本実施形態ではコンデンサの深さ方向の電極長さは凹部１２０６の深さｈ１４ではなく、高濃度基板１２０１の基板厚さで決まるので、エッチングバラツキの影響を受けない。
図３４はエピウエハを貼り合わせた基板を用いたセンサおよびその製造方法の一実施形態を示す図である。厚みｈ２１の低濃度エピ層１２３２および厚みｈ２２の高濃度基板１２３１からなるエピウエハ１２３０と、厚みｈ２３の低濃度エピ層１２４２および厚みｈ２４の高濃度基板１２４１からなるエピウエハ１２４０を高濃度基板１２３１および１２４１同士を貼り合わせる。（貼り合わせ面１２４５）高濃度基板１２３１および１２４１の導電タイプは同じタイプとし、エピ層１２３２および１２４２の導電タイプと異なるタイプとする。
この貼り合わせは、常温接合や高温接合や接着剤を用いて付着させる。接着剤を用いる場合には高濃度基板１２３１および１２４１が電気的に接続するように導電接着剤を用いる。この貼り合わせた貼り合わせ基板１２４９の一方のエピ層１２３２側の面に感光性膜１２３５を形成し、センサ搭載領域１２３３を窓開けし、デバイス搭載領域１２３４を感光性膜１２３５で被覆する。この感光性膜１２３５の開口部へ高エネルギーイオン注入装置を用いて高エネルギーで高ドーズ量でイオン注入１２３６を行ない、熱処理後にイオン注入拡散層１２３７の濃度が１０１９／ｃｍ３以上となり、かつ高濃度基板１２３１と電気的に接続できるようにする。従って、イオン注入のイオンの導電タイプは高濃度基板１２３１および１２４１と同じ導電タイプである。貼り合わせ前またはイオン注入前にエピ層１２４２を保護するために絶縁膜１２４３を形成しても良い。同様にエピ層１２３２と感光性膜１２３５の間に絶縁膜を形成しても良い。（図３４（ａ））
感光性膜１２３５をリムーブした後、イオン注入層の活性化および拡散用の熱処理を行ない、イオン注入拡散層１２３７を形成する。このイオン注入拡散層１２３７は高濃度基板１２３１と電気的に接続する。次に感光性膜１２３８を形成して、センサ搭載領域１２３３に凹部形成用の窓開けを行なう。必要ならエピ層１２３２と感光性膜１２３８との間に絶縁膜を形成しても良い。この窓開けした部分よりエピ層１２３２（１２３７）、高濃度基板１２３１、高濃度基板１２４１を完全に垂直エッチングし、エピ層１２４２に達するように凹部１２３９（１２３９−１、２、３）を形成する。凹部１２３９はエピ層１２４２を貫通しないようにする。凹部の厚みをｈ２５とすれば、ｈ２１＋ｈ２２＋ｈ２４＋ｈ２３＞ｈ２５＞ｈ２１＋ｈ２２＋ｈ２４となる。（ただし、接着剤の厚みは無視している。）
この結果、貼り合わせ基板側壁１２４０−１および１２４０−２、あるいは貼り合わせ基板側壁１２４０−３および１２４０−４は電気的に接続しないようになる。そして、凹部１２３９−２は空間容量となり、貼り合わせ基板側壁１２４０−１および１２４０−２は対向するコンデンサ電極となる。同様に、凹部１２３９−３は空間容量となり、貼り合わせ基板側壁１２４０−３および１２４０−４は対向するコンデンサ電極となる。また、コンデンサの深さ方向電極の長さは、ｈ２１＋ｈ２２＋ｈ２４となり、凹部１２３９の深さｈ２５に依存しない。この後のプロセスは、図３３と同様で、絶縁体基板やコンタクト孔や電極などを形成する。このようにエピウエハの貼り合わせ基板を用いて本発明のセンサを形成でき、この場合エピウエハの低濃度エピ層１２３２や１２４２にＩＣやトランジスタ等のデバイスを形成できるので、非常に高密度で小さなサイズのセンサ搭載ＩＣ（トランジスタ）を作製できる。尚、イオン注入を行なわずに、図３０と同様にエピ層１２３２をエッチングして高濃度基板１２３１を露出させる方法でも本実施形態を使用してセンサを作製できる。
また、貼り合わせる基板を高濃度基板ではなく、低濃度基板を用いても凹部を作製できる。この場合、図３４において、エピ層１２４２と高濃度基板１２４１からなるエピウエハ１２４０が低濃度基板（低濃度シリコンウエハ）と考えれば良い。ｈ２４とｈ２３はひとまとめでか投げれば良く、低濃度シリコンウエハに到達するまで凹部を形成し、ｈ２５＞ｈ２１＋ｈ２２となるように凹部のエッチングを行なう。この場合もエピ層１２３２側にも低濃度シリコンウエハ側にもデバイスを形成できる。さらにエピウエハ１２３０を全部高濃度基板として、高濃度基板と低濃度基板を貼り合わせて高濃度基板側から凹部を形成し、凹部の底を低濃度基板側にすれば、本発明のセンサを高濃度基板側の面に、ＩＣ等のデバイスを低濃度基板側の面に形成することができる。低濃度シリコンウエハと高濃度基板の間に絶縁膜や絶縁体を挟んでも良い。この場合は、凹部の底を絶縁膜や絶縁体で止まるようにすれば良く、この場合低濃度シリコンウエハと高濃度基板の導電タイプは同じでも良い。（直接貼り合わせる場合は、これらの間で電気的に接続しないように異なる導電タイプとする）あるいは、凹部は低濃度領域側まで入り込んでも良い。いずれにしても凹部のコンデンサの深さ側長さは高濃度基板の厚さで決まるので、エッチングバラツキは関係しないというメリットもある。
図３５は、導電体基板および半導体基板を接着させた複合基板を用いたセンサおよびその製造方法を示す図である。導電体基板は、たとえば高濃度のシリコン半導体基板等の導電体基板、金属や合金等の導電体基板、導電性高分子、導電性プラスチック、導電性ゴム等の導電体基板である。以下では導電体基板は高濃度シリコン半導体基板として説明する。半導体基板はシリコン、ゲルマニウム、炭素（ダイヤモンド）等の単元素半導体基板、ガリウムヒ素、炭化ケイ素、窒化ガリウム等の二元系半導体基板、それ以上の多元系半導体基板である。以下では半導体基板はシリコン半導体基板として説明する。導電体基板１２５１および半導体基板１２５２を接着した複合基板１２５０の導電体基板１２５０側に感光性膜１２５５を形成し、凹部形成用のパターニングを行なう。導電体基板１２５１および半導体基板１２５２の間に絶縁膜１２５４を介在しても良い。絶縁膜１２５４はシリコン酸化膜（ＳｉＯｘ）等で、ＣＶＤやＰＶＤ法、あるいは塗布＋熱処理、あるいは酸化や窒化等で形成する。接着方法は、接着剤を用いる方法、常温接合法、静電接着法、陽極接合、拡散接合、陽極接合などがある。導電体基板１２５１および感光性膜１２５５の間に絶縁膜を介在しても良い。また、半導体基板側の表面を保護するために、絶縁膜１２５３を形成しても良い。（図３５（ａ））
感光性膜１２５５の開口部パターンを元にして導電体基板１２５１を垂直エッチングし（破線で示す）、凹部１２５６（１２５６−１、２、３、４）を形成する。凹部の深さは基板の厚みより深くするようにエッチングする。絶縁膜１２５４が存在するときは、絶縁膜１２５４をエッチングストッパーとして用いることによって、凹部１２５６を所定の垂直孔とすることができる。絶縁膜１２５４が存在するときは、導電体基板１２５１の導電タイプと半導体基板１２５２の導電タイプは同じでも異なっていても良く、互いに導通することはない。凹部１２５６が絶縁膜１２５４を全部エッチングして半導体基板１２５２へ達しても絶縁膜１２５４が存在するので、導通することはない。（導通する危険性がある場合には、この後で凹部内側面に絶縁膜を積層すれば良い。）絶縁膜１２５４がなく、導電体基板１２５１と半導体基板１２５２が直接付着する場合には、導電体基板１２５１と半導体基板１２５２の導電タイプを逆にする。
凹部１２５６は深さ方向について導電体基板１２５１を完全にエッチングした垂直パターンにすることが望ましく、絶縁膜１２５４または半導体基板１２５２の途中まで達するようにする。ただし、半導体基板１２５２内にデバイスを形成する場合は、そのデバイスへ影響を与えないような深さで凹部１２５６を形成する。凹部１２５６（１２５６−１、２、３、４）の形成によって、基板側壁１２５７（１２５７−１、２、３、、４，５）が形成される。このようにすることによって、隣接する導電体基板の基板側壁（たとえば、容量空間１２５６−２を挟む対向電極１２５７−２および１２５７−３が電気的に導通しないようにすることができる。
次に感光性膜１２５５をリムーブし、必要な場合には、凹部１２５６の内側面および導電体基板の表面を保護するために絶縁膜を形成する。その後、絶縁基板１２５８を導電体基板１２５１の表面側に付着し、基板側壁１２５７（１２５７−１、２、３、４、５）の上面を絶縁体基板１２５８に付着固定する。絶縁基板１２５８にコンタクト孔１２６１を形成し、コンタクト孔１２６１内および絶縁体基板１２５８上に導電体膜を積層し、導電体膜電極・配線１２５９（１２５９−１、２、３、４、５）を形成する。および／または半導体基板１２５２側の表面にコンタクト孔１２６２を導電体基板１２５１側まで形成し、コンタクト孔１２６２内および半導体基板１２５２の表面側に積層し、導電体膜電極・配線１２６４（１２６４−１、２、３）を形成する。
コンタクト孔１２６２を形成したときにコンタクト孔１２６２内側面は半導体基板１２５２が露出するので、コンタクト孔１２６２内側面に絶縁膜１２６３を形成して、半導体基板１２５２とコンタクト孔１２６２内に形成した導電体膜との電気的導通を防止する。絶縁膜１２６３をコンタクト孔１２６２内側面に形成する方法として、コンタクト孔１２６２を形成後に絶縁膜１２６３を積層し、全面（コンタクト孔を含む近傍領域だけでも良い）異方性エッチングすれば、導電体基板１２５１上に積層した絶縁膜１２６３はエッチング除去されてコンタクト孔１２６２の内側面に絶縁膜１２６３が残る。その後で導電体膜を積層すれば導電体基板１２５１と電気的に接続する。
絶縁体基板１２５８は凹部１２５６をカバーするが、必要な場合には凹部１２５６部分に開口部１２６５（通気孔と呼んでも良い）を設けても良い。この開口部１２６５はコンタクト孔１２６１と一緒に形成しても良い。および／または半導体基板１２５２側に開口部（通気孔と呼んでも良い）１２６６を設けても良い。この開口部１２６６はコンタクト孔１２６２と一緒に形成しても良い。
以上のようにして形成された凹部１２５６によって、導電体基板１２５１の基板側壁１２５７（１２５７−１、２、３、４、５）は電気的に接続しないように形成できる。たとえば、凹部１２５６−２を空間容量とし、これを挟んで対向電極１２５７−２と１２５７−３はコンデンサの対向電極となる。導電膜・電極・配線１２５９−２は導電体基板１２５１の基板側壁１２５７−２に接続し、導電膜・電極・配線１２５９−３は導電体基板１２５１の基板側壁１２５７−３に接続する。および／または半導体基板１２５２側の導電体膜・電極・配線１２６４−２は導電体基板１２５１の基板側壁１２５７−２に接続し、半導体基板１２５２側の導電体膜・電極・配線１２６４−３は導電体基板１２５１の基板側壁１２５７−３に接続する。
図３５に示す実施形態では、半導体基板１２５２側にトランジスタやＩＣ等のデバイスを形成し、その下側の導電体基板１２５１側に凹部を形成したセンサを作製できるので、センサを含むＩＣを作製できるだけでなく、ＩＣチップを小さくすることができる。複合基板１２５０の両側に電極を形成できるので、どちらかからでも制御できる。あるいは片方の基板面だけに電極を形成することもできる。（たとえば、電極１２５９−１は導電体基板１２５１の基板側壁１２５７−１を通して電極１２６４−１へ導通する。）
図３６は、インプリント法を用いて作成したセンサおよびセンサの製造方法を示す図である。半導体基板等の基板１６１１内に形成した深さＨ0の凹部１６１４を含む基板１６１１上に絶縁膜１６１３を形成する。トランジスタやＩＣ等と一緒にセンサを搭載するチップを作製する場合は、基板はシリコン等の半導体基板である。凹部１６１４の深さＨ0はセンサを構成する材料やセンサの特性に依存するが、概ね１０μｍ以上である。絶縁膜１６１３はシリコン酸化膜、シリコン窒化膜やシリコン酸窒化膜であり、膜厚は約１００ｎｍ〜２０００ｎｍである。この絶縁膜１６１３は基板１６１１と凹部内に形成する導電性ポリマーと電気的および物理的に分離することなどを目的とする。また、導電性ポリマー内部に形成する凹部をエッチングするときのエッチングストッパーの役割も果たす。次に凹部１６１４内に導電性ポリマー１６１５を充填する。液体状やゲル状の導電性ポリマー１６１５を塗布法、ディップ法、スクリーン印刷法等でコーティングしたり、シート状の導電性ポリマーを基板１６１１に貼り付け、導電性ポリマーシートを溶融軟化して凹部内に導電性ポリマー１６１５を入れ込む。｛図３６（ａ）｝導電性ポリマーは、たとえばポリアセチレン、ポリチオフェン、ポリアニレン、ポリピロール等など種々の導電性高分子、あるいはポリマーに金属等の導電性微粒子を混在して導電性を持たせたポリマーでも良い。あるいは導電性ゴムやゴムに金属等の導電性微粒子を混在して導電性を持たせたゴムでも良い。｛図３６（ａ）｝
次に、ポリマー内にセンサ用の凹部形成用のパターン１６１９を形成したモールド１６１７を凹部１６１４における液状やゲル状の導電体ポリマー１６１５内に挿入し、熱処理やＵＶ照射等により硬化させた後、モールド１６１７およびモールドパターン１６１９をポリマー１６１５から引き抜いて、ポリマー１６１５内に凹部１６２１（１６２１−１、２、３）を形成する。凹部１６２１（１６２１−１、２、３）の底部にはポリマー１６１５Ｂが存在するので、この状態ではポリマー基板側壁１６１５（１、２，３，４）はポリマー底部１６１５Ｂでつながっている。そこで、ポリマー１６１５を異方性エッチングしてこのポリマー１６１５Ｂを除去する。ポリマー１６１５と絶縁膜１６１３とのエッチング選択比を大きく取れば、ポリマー１６１５をかなりオーバーエッチングしても、また絶縁膜１６１３を厚くしなくても、絶縁膜１６１３がエッチングストッパーとなり、凹部１６２１の底部に絶縁膜１６１３（１６１３−Ｂ）を残すことができる。このようにして凹部１６２１（１６２１−１、２，３）が形成され、これによって、ポリマー基板側壁１６１５（１６１５−１，２，３、４）が形成され、ポリマー基板側壁１６１５−１および１６１５−２は電気的に接続していない。またポリマー基板側壁１６１５−２および１６１５−３は電気的に接続していない。（図３６（ｂ）、（ｃ）、（ｄ）、（ｅ））
次に、必要な場合には、導電性ポリマー１６１５の表面（１６１５Ｓ）や凹部１６２１内側面を保護するために絶縁膜１６２２を積層する。次に絶縁基板１６２３を付着し、コンタクト孔１６２４を形成し、さらに導電体膜をコンタクト孔内および絶縁滝基板１６２３の表面に積層し、導電体膜・電極・配線１６２５（１６２５−１、２、３、４）を作製する。こうして、凹部１６２１−２を容量空間として、その両側の対向するポリマー電極基板側壁１６１５−１および１６１５−３をコンデンサ電極とするコンデンサが形成される。ポリマー電極基板側壁１６１５−１は凹部１６２１−１へ導入された音波や加速度や角速度によって変形し、凹部１６２１−２のコンデンサ容量が変化する。導電体膜・電極・配線１６２５は基板側壁（１６１５−１，３）に電気的に接続しているので、コンデンサ容量の変化を検出することができる。同様に、凹部１６２１−３を容量空間として、その両側の対向するポリマー電極基板側壁１６１５−２および１６１５−４をコンデンサ電極とするコンデンサが形成される。ポリマー電極基板側壁１６１５−２は凹部１６２１−１へ導入された音波や加速度や角速度によって変形し、凹部１６２１−３のコンデンサ容量が変化する。導電体膜・電極・配線１６２５は基板側壁（１６１５−２，４）に電気的に接続しているので、コンデンサ容量の変化を検出することができる。（図３６（ｆ））
必要な場合（たとえば、凹部１６２１へ通気する場合や音波を導入する場合や、凹部内に重い液体を入れる場合）は、絶縁基板１６２３に開口孔１６２６を形成する。コンタクト孔１６２４や開口孔１６２６を同じプロセスで形成することもできるし、予めこれらを形成した絶縁基板１６２３をポリマー１６１５の表面１６１５Ｓやポリマー基板１６１５上面に付着しても良い。本実施形態では、基板１６１１の凹部１６１４を形成した面１６１１Ｓと反対側の面１６１１Ｂ側にもポリマー基板側壁へのコンタクト孔１６２７を形成できる。基板１６１１の表面１６１１Ｂ（この上に絶縁膜１６３０等が形成されている場合には、その上）に感光性膜を形成し、必要なパターンを形成し、（絶縁膜１６３０等をエッチングし、さらに）基板１６１１をエッチングし、さらに絶縁膜１６１３をエッチングして、ポリマー基板側壁１６１５へ接続するコンタクト孔１６２７を形成する。基板１６１１が半導体基板や導電体基板であるときは、コンタクト孔１６２７で露出した基板１６１１側面上に絶縁膜１６２８を積層する。その後、導電体膜をコンタクト孔１６２７内および基板１６１１Ｂ上（上の絶縁膜１６１３上）に積層し導電体膜・電極・配線１６２９を形成する。この結果、基板１６１１Ｂ側でもポリマー電極１５１５と接続する導電体膜・電極・配線１６２９を得ることができる。このことは、基板１６１１の両面（１６１１Ｓ、１６１１Ｂ）または片面から制御できることを意味する。必要な場合には、開口１６３１を基板面１６１１Ｂ側に備えることもできる。
以上のようにして、基板１６１１の基板面に凹部（第１凹部）形成し、それに導電性ポリマーを形成し、インプリント法を用いて、その基板内凹部（第１凹部）に凹部（第２凹部）を形成し、第２凹部を容量空間とし、導電体ポリマーの基板側壁をコンデンサ電極とするコンデンサを作成でき、それを用いて、マイクロホンセンサ、加速度センサ、各速度センサ、その他のセンサ（圧力センサ）を作製できる。基板１６１１がシリコン等の半導体基板であれば、トランジスタやＩＣ等のデバイスと一緒にセンサを作製できる。センサの第１凹部と同じ基板面（１６１１Ｓ側）にＩＣ等のデバイスを作製する場合は、第１凹部のない領域にＩＣ等のデバイスを作製することができる。センサの第１凹部と反対の基板面（１６１１Ｂ側）にＩＣ等のデバイスを作製する場合は、第１凹部の下側の領域にもＩＣ等のデバイスを作製することができるので、高い密度のセンサ付きＩＣを作製できる。
モールドパターン１６１９のパターン深さをＨ１０としたとき、ポリマー基板側壁の深さＨ１１は、第２凹部１６２１の底部をエッチングする前はほぼＨ１０と同じである（図３６（ｄ））が、（Ｈ１１＝Ｈ１０）第２凹部１６２１の底部をエッチング後の第２凹部１６２１の深さＨ１２は、第２凹部１６２１の底部の絶縁膜１６１３のエッチングレートがポリマー１６１５のエッチングレートより遅いので、Ｈ１１より少し小さくなる。（Ｈ１２＜Ｈ１１）また、コンデンサの電極の深さはポリマーの基板側壁（１６１５−１、２、３、４）の深さＨ１３と同じであるが、このＨ１３はＨ１２より少し小さくなる。従って、第２凹部１６２１の底部をエッチングのバラツキやエッチング量を制御することが重要である。
図３６に示す実施形態において、基板１６１１内に凹部１６１４を形成せずに平坦な基板面に（必要なら絶縁膜を形成した上に）導電性ポリマーを形成してインプリント法で図３６と同様なセンサ構造（ただし、第１凹部１６１４はない）を作製できる。
図３７は、インプリントモールドを用いてセンサを作製する別の実施形態を示す図である。基板１３０１上に絶縁性ポリマー１３０２を形成し、その上に導電性ポリマー１３０３を形成する。この製造方法として、たとえば液状の絶縁性ポリマー１３０２を塗布法やディップ法で作製する方法、ゲル状やペースト状の絶縁性ポリマー１３０２を塗布する方法、あるいはポリマーシート付着法がある。次に、液状の絶縁性ポリマー、ゲル状やペースト状の絶縁性ポリマー、あるいはポリマーシート１３０２の上に液状の導電性ポリマー１３０３を塗布法やディップ法で形成したり、あるいはゲル状やペースト状の導電性ポリマー１３０３を塗布したり、あるいは導電性ポリマーシート１３０３を付着させる。（図３７（ａ））
次に凹部形成用パターン１３０６を有するモールド１３０５をポリマー１３０３および１３０２に挿入する。絶縁性ポリマー１３０２および導電性ポリマー１３０３が液状や、ゲル状やペースト状であるときは、そのまま押し込むことができる。絶縁性ポリマー１３０２または導電性ポリマー１３０３のどちらかが固体状である場合は、たとえば以下のようにインプリントする。絶縁性ポリマー１３０２が固体状である場合、導電性ポリマー１３０３が液状やゲル状やペースト状の場合は、まずモールド１３０５および１３０６を導電性ポリマー１３０３に押し入れる。絶縁性ポリマー１３０２にモールドパターン１３０６の先端部が近づいたときに絶縁性ポリマー１３０２が軟化する温度以上の温度にして、軟化した絶縁性ポリマー１３０２へモールド１３０５および１３０６を押し入れる。その後、絶縁性ポリマー１３０２の軟化温度（ＴＭ1302）以下へ下げて絶縁性ポリマー１３０２を硬化させる。導電性ポリマー１３０３の軟化温度（ＴＭ1303）が絶縁性ポリマー１３０２の軟化温度より低い材料（ＴＭ1303＜ＴＭ1302）を用いることによって、さらに温度を下げて導電性ポリマー１３０３を硬化させる。絶縁性ポリマー１３０２および導電性ポリマー１３０３が硬化した後、モールド１３０５および１３０６を引き抜いて、凹部１３０７を形成する。
絶縁性ポリマー１３０２および導電性ポリマー１３０３が固体状である場合、たとえば、絶縁性ポリマー１３０２の軟化温度（ＴＭ1302）が導電性ポリマー１３０３の軟化温度（ＴＭ1303）より高い材料（ＴＭ1302＞ＴＭ1303）を用いる。絶縁性ポリマー１３０２および導電性ポリマー１３０３を形成した基板１３０１をＴＭ1302とＴＭ1303との間に保持し、モールド１３０５および１３０６を導電性ポリマー１３０３内に挿入する。次にモールド１３０５および１３０６の先端部が絶縁性ポリマー１３０２に近づいたときに基板１３０１の温度をＴＭ1302以上して軟化した絶縁性ポリマー１３０２中にモールド１３０５および１３０６を挿入する。所定位置にモールド１３０５および１３０６を押し入れたときに、基板１３０１の温度をＴＭ1302とＴＭ1303との間にして絶縁性ポリマー１３０２を硬化させ、次にＴＭ1303以下にして導電性ポリマー１３０３を硬化させる。絶縁性ポリマー１３０２および導電性ポリマー１３０３の両方が硬化した後にモールド１３０５および１３０６を引き抜くと、ポリマー内に凹部１３０７が形成される。凹部１３０７の底部は絶縁性ポリマーとなるので、導電性ポリマーの基板側壁１３０３同士（たとえば、１３０３−１と１３０３−２、あるいは１３０３−３と１３０３−４）は電気的に接続しない。この後は、図３６に示す方法と同様のプロセスでセンサを作製できる。（図３７（ａ）、（ｂ）、（ｃ）、（ｄ））
以上のように、凹部の底部を形成するモールドパターン１３０６の先端部が、絶縁性ポリマーの中に入るように、絶縁性ポリマーおよび導電性ポリマーの厚みを調整する。図３７に示す実施形態では、インプリントモールドして作製した凹部の底部は絶縁性ポリマー（絶縁膜）であるから、図３６に示した凹部底部の導電成ポリマーのエッチング除去プロセスは不要であり、プロセスが簡単になる。しかもエッチングプロセスがないので、導電性ポリマーの厚みがコンデンサの電極の深さと同じであるから、非常に精度の良いコンデンサを形成することができる。
図３８は、インプリント法を用いて本発明のセンサを製造する方法を示す別の実施形態を示す図である。図３８では、インプリント法で用いるモールド（またはその一部）をそのままセンサの一部として使用する。絶縁性ポリマー１３０２および導電性ポリマーを形成した基板１３０１に、凹部形成用のモールドパターン１３０６を有するモールド１３０５を押し込み、凹部形成用モールドパターン１３０６の先端部は絶縁性ポリマー内に入り込むようにする。モールド１３０５は凹部形成用のモールドパターン１３０６を付着させ支持している基板であり、将来センサの基板側壁を支える基板である。モールド１３０５は絶縁基板であることがプロセス上扱いやすいが、電極間を電気的に分離するようにすれば半導体基板や導電体基板でも良い。以下はモールド１３０５が絶縁基板であるとして説明する。
モールドパターンを支持するモールド基板１３０５はセンサの一部として残すので、余り厚くできない場合には、モールド基板１３０５をさらに支えるモールド支持基板をモールド基板１３０５上に付着させても良い。こ接着剤を用いたり、静電的に付着したりして付着させるが、他の方法で付着させても良い。たとえば、モールド基板１３０５をフェライト等の磁性を有する絶縁基板とし、モールド支持基板側に電磁石を備えてモールド基板１３０５を付着させる。モールド基板１３０５はセンサ側に残すので、そのときは電磁石の機能をなくせば、モールド基板１３０５はモールド支持基板から分離できる。モールド基板１３０５の厚みは約１０μｍ〜１０００μｍである。特性上問題なければこれよりも厚くても良いし薄くても良い。
モールド基板１３０５に凹部形成用のモールドパターン１３０６を形成する。このモールドパターン１３０６の形成方法は、たとえば以下のようにして作製することができる。軟化温度Ｔ1306を持つポリマー（樹脂）をモールド基板１３０５上に塗布、ディップ法、スプレー法、スクリーン印刷法で形成する。このポリマー１３０６は好適には熱可塑性樹脂である。次にモールドパターンを形成できるパターンを有するモールドを押しつけてインプリント法等でモールドパターン１３０６を形成する。適当な温度で熱処理して硬化させる。あるいはＵＶ照射で硬化させても良い。
次に、硬化温度Ｔ1302持つ絶縁性ポリマー（樹脂）および硬化温度Ｔ1303を持つ導電性ポリマー（樹脂）をモールド基板１３０１上に塗布、ディップ法、スプレー法、スクリーン印刷法で形成する。これらのポリマーは好適には熱硬化性ポリマーである。モールドパターン１３０６を有するモールド１３０５をポリマー中に挿入し押しつけ、モールドパターン１３０６の先端部は絶縁性ポリマーになるようにする。次に温度を上げて、絶縁性ポリマー１３０２および導電性ポリマー１３０３を硬化させる。従って、好適にはＴ1302＜Ｔ1303＜Ｔ1306である。すなわち、まず、Ｔ1302とＴ1303との間の温度で絶縁性ポリマー１３０２を硬化させ、その後Ｔ1303とＴ1306の間の温度で導電性ポリマー１３０３を硬化させる。
モールド基板１３０５のモールドパターン１３０６の上面の一部または全部には開口部１３１０が開いている。この開口部１３１０はプロセス上問題なければ開口した状態でも良いが、モールドパターン１３０６をポリマー１３０３および１３０２へ挿入するときの圧力伝達に問題等がある場合は、ポリマー（樹脂）、ゴム、金属等で充填しても良い。たとえば、モールドパターン１３０６と同じ材料でも良い。好適には、この材料は有る温度（Ｔ1310）以上で溶融する材料とする。Ｔ1302＜Ｔ1303＜Ｔ1310の関係があり、しかもＴ1310はＴ1306と近い方が良い。絶縁性ポリマー１３０２および導電性ポリマー１３０３が硬化した後、Ｔ1310かＴ1306のどちらか高い温度以上の温度にして、ポリマー１３１０および材料１３０６を溶融させる。（モールド基板の軟化温度はこの温度以上とする。）この溶融した材料を開口した開口１３１０から外側へ流出させ、凹部１３０７を形成する。開口からの流出が困難な場合は、外側を低圧にして吸い出すのが良い。或いは、モールドパターン１３０６の材料を昇華性を有する材料または沸点の低い材料（融点または軟化点より少し高い温度の沸点を有する材料）あるいは揮発性材料とし、気化させて取り出しても良い。あるいはポリマーを分解してその気体を外部へ排出しても良い。昇華性を有するポリマーとして、たとえば、メラミンや油溶性染料がある。
次に、導電体ポリマーの基板側壁１３０３（１３０３−１、２、３）とコンタクトするコンタクト孔１３１１を絶縁体基板１３０５に設け（たとえば、絶縁体基板１３０５がガラス基板である場合は、感光性膜を形成しパターニングして、ドライエッチング（ＣＦ４ガス等）やウエットエッチング（フッ酸系エッチャント）で窓開けする。あるいは、モールド基板１３０５に１３１０と同じく予め備えておくこともできる。）、導電体膜をコンタクト孔１３１１および絶縁体基板１３０５上に積層し、パターニングして導電体膜・電極・配線１３１２（１３１２−１、２、３、４）を形成する。この結果、空間容量を凹部１３０７−２とし、これを挟む導電体ポリマーの基板側壁１３０３−１および１３０３−２を対向電極とするコンデンサが形成され、たとえば基板側壁１３０３−２が加速度や、凹部１３０７−１に導入された音波によって変形したとき、凹部１３０７−２の空間容量が変化しコンデンサ容量の変化を検出できる。同様に、空間容量を凹部１３０７−３とし、これを挟む導電体ポリマーの基板側壁１３０３−３および１３０３−４を対向電極とするコンデンサが形成され、たとえば基板側壁１３０３−３が加速度や、凹部１３０７−１に導入された音波によって変形したとき、凹部１３０７−３の空間容量が変化しコンデンサ容量の変化を検出できる。
以上のようにすれば、モールド基板１３０５およびモールドパターン１３０６を引き抜かずに凹部１３０７（モールドパターン１３０６の跡）を形成することができ、しかもモールド基板１３０５がそのまま絶縁体基板になるので、プロセスが簡単であり、しかも厚み（幅）の薄いポリマーの基板側壁（たとえば、１３０３−２や１３０３−３）と付着しない(既に付着している)ので、技術的にも容易である。また本実施形態は、半導体基板等に凹部を形成して、その凹部内にセンサを形成できる。従って、センサ付きＩＣを１チップで作製できる。
図３９は、絶縁性ポリマー内にインプリントモールド法により凹部を形成して、そのままモールド基板を凹部上の絶縁体基板として使用するセンサおよびその作製方法を示す図である。まず、モールドの構造について説明する。本実施形態のモールドは、センサの基板側壁の上面に付着する絶縁基板となるモールド基板１４０５、センサの凹部を形成するモールドパターン１４０６（１４０６−１、２、３）を含む。モールド基板１４０５は絶縁体基板が望ましいが、半導体基板や導電体基板でも使用できる。厚みは、センサの厚みにもよるが、１０μｍ〜１０００μｍであるが、もっと薄くても良いし、厚くても良い。ただし、半導体基板や導電体基板の場合は、対向するコンデンサ電極が電気的に分離するようにそれぞれの電極と接触する領域間に絶縁性を持つ領域を作製する。以下では、モールド基板１４０５は絶縁体基板として説明する。絶縁基板は、たとえばガラス基板、石英基板、セラミック基板、絶縁性プラスチック基板、各種高分子絶縁性基板、絶縁性ゴムなどである。
このモールド基板１４０５にセンサ凹部形成用のモールドパターン１４０６を付着させる。このモールドパターン材料は、たとえば、高分子（ポリマー）、ゴムであり、液状またはゲル状のポリマー１４０２へインプリント可能なモールド材料であり、液状またはゲル状のポリマー１４０２とプロセス中及び使用中に反応しない材料であり、凹部の容積の変化（バラツキ）が小さい材料であることが望ましい。モールドパターン１４０６（１４０６−１、２、３）には、図３９（ａ）に示すように、導電体膜１４０７（１４０７−１、２、３、４）のパターンが形成されている。凹部形成用のモールドパターン１４０６（１４０６−１、２、３）が形成されているモールド基板１４０５の領域の一部または全部には開口部１４１０が形成されており、この開口部１４１０には充填材料で満たされ、モールド基板１４０５の基板面と同じレベルで平坦になっている。この充填材料は、たとえば軟化点（または融点）Ｔ1410を有する熱可塑性ポリマーである。あるいは、融点T1410を有する金属や無機材料でも良い。
また、モールド基板１４０５には導電体膜１４０７とコンタクトするためのコンタクト孔１４０８（１４０８−１、２、３）が形成されている。このコンタクト孔１４０８も充填材料で満たされ、モールド基板１４０５の基板面と同じレベルで平坦になっている。この充填材料は、たとえば軟化点（または融点）Ｔ1408を有する熱可塑性ポリマーである。あるいは、融点T1408を有する金属や無機材料でも良い。
モールドパターン１４０６を構成する材料はたとえば軟化点（または融点）T1406を有する熱可塑性ポリマーである。あるいは、たとえば融点T1406を有する金属や無機材料でも良い。モールドパターン１４０６はモールド基板１４０５上に熱可塑性ポリマー１４０６を塗布法、ディップ法、スクリーン印刷法などで形成する。モールドパターン１４０６は、インプリントモールド法で形成しても良いし、スクリーン印刷法でパターニングしても良い。モールドパターン１４０６の深さＨ31は、凹部の深さによって決定される。
モールドパターン１４０６を形成した後、モールドパターン１４０６上に導電体膜１４０７を積層する。さらに、導電体膜１４０７上に感光性膜を積層し、感光性膜の必要なパターニングをして導電体膜１４０７の必要な配線を行なう。ポリマーの基板側壁となる領域Ａは幅が狭いが、加速度センサやマイクロホンでは、Ａの部分（導電体膜１４０７−２や１４０７−３）では導電体膜４０７のパターニングは必要がないので、感光性膜がポジ型であれば露光しない部分が現像後に感光性膜が残るのでパターニングは問題ない。一方、モールド基板１４０５の基板面側が広いＢの部分（導電体膜１４０７−１や１４０７−４）は広い領域であるから、ポジレジストの厚みが余り厚くならないので、（塗布法やディップ法の場合は少し厚くなるが、特に感光性ドライフィルムを使用するときは、厚くなることを抑えることができる。）露光を十分に行なうことができるし、焦点深度の深い露光を行なうことにより、感光性膜の十分なパターニングができ、そのパターンをもとにして導電性膜のエッチングを行なうことができる。また、図３９（ａ）に示すように、モールドパターン１４０６の先端は導電体膜１４０７をエッチング除去する。モールドパターン１４０６の先端は感光性膜が薄い領域であるから、ポジ型感光性膜へ十分な露光ができ容易に感光性膜を除去できるから、モールドパターン１４０６の先端の導電体膜１４０７のエッチング除去は容易である。
モールド基板１４０５はセンサ側に残るので、モールド基板１４０５を支持してプレスで押し込むためのモールド支持基板１４１４にモールド基板１４０５をたとえば接着層１４１２を用いて付着させる。この接着層１４１２は軟化温度（融点）Ｔ1412を有する熱可塑性樹脂とする。あるいは、モールド基板１４０５を、磁性を有するフェライト等の絶縁基板とすれば、モールド支持基板１４１４に電磁石を備えて、電磁石でモールド基板１４０５をモールド支持基板１４１４に付着させることもでき、この場合は接着剤１４１２は非強がないので、プロセスが簡略化される。
一方、センサを形成する基板側は、基板１４０１上に絶縁性ポリマー１４０２を塗布法、ディップ法、スクリーン印刷法、ドライフィルム付着法、溶融法を用いて形成する。絶縁性ポリマー１４０２は熱硬化性ポリマーとし、その硬化温度をＴ1402とする。液状状態または軟化状態または溶融状態の絶縁性ポリマー１４０２にモールドパターン１４０６を有するモールド基板１４０５を押し込んでゆき、モールド基板１４０５とポリマー１４０２を接触させ、さらにモールド基板１４０５でポリマー１４０２を押圧する。ポリマー１４０２の温度をＴ1402以上に保持し（保持温度Ｔ39-1）、ポリマー１４０２を硬化させる。このとき、モールドパターン１４０６、充填材料１４０８、充填材料１４１０、接着剤１４１２は軟化しないようにする。すなわち、Ｔ1402＜Ｔ39-1＜Ｔ1406、Ｔ1408、Ｔ1410、Ｔ1412である。（図３９（ｂ））
ポリマー１４０２が硬化した後、さらに温度を上げて（この温度をＴ39-2とする）モールドパターン１４０６、充填材料１４０８、充填材料１４１０、接着剤１４１２を軟化（または溶融）させる。すなわち、Ｔ39-2＞Ｔ1406、Ｔ1408、Ｔ1410、Ｔ1412である。まず、接着剤１４１２を溶融させてモールド支持基板１４１４を取り外す。次に、溶融した充填材料１４１０を除去し、開口部１４１０から溶融したモールドパターン１４０６を除去する。（図３９（ｃ）の矢印で示す。）また、導電体膜１４０７（１４０７−１、２、３、４）と接続しているコンタクト孔１４０８（１４０８−１、２、３、４）を充填している材料を溶融除去する。尚、コンタクト孔１４０８の充填材料が導電体材料であれば、特に除去する必要がないので、溶融しなくても良い。すなわち、この場合はＴ1408＞Ｔ39-2でも良い。この結果、凹部１４１６（１４１６−１、２、３）が形成され、導電体膜１４０７（１４０７−１、２、３、４）は凹部１４１６（１４１６−１、２、３）の内側面、すなわち絶縁性ポリマー１４０２の基板側壁１４０２（１４０２−１、２、３、４）の垂直な側壁側面および基板側壁１４０２（１４０２−１、２、３、４）の上面に自動的に残り、配線パターン１４０７（１４０７−１、２、３）が形成される。
次に導電体膜を積層し、パターニングして絶縁体基板１４０５上に導電体膜・電極・配線１４１２（１４１２−１、２、３、４）を形成する。コンタクト孔１４０８内に充填した充填材料が導電体材料でないときは、この部分が開口されるので、コンタクト孔１４０８にも導電体膜を積層して、導電体膜配線１４０７と接続させることもできる。尚、導電体膜の積層は、ＣＶＤ法やＰＶＤ法を用いる。導電体膜１４０７、１４０８、１４１２は、アルミニウム、銅、チタン、ニッケル、白金、クローム、タングステン、モリブデン、あるいはこれらの合金である。凹部１４１６（１４１６−１、２、３）内にも積層されるが、非常に薄いので、導電体膜・電極・配線１４１２（１４１２−１、２、３、４）の形成時のエッチング時に、開口部１４１０の感光性膜を除去して開口して開けておけば、簡単にエッチング除去できる。特に、エッチングのプロセス時に等方性エッチングプロセスを入れておけことによって凹部内に形成された導電体膜（１４１２）は簡単にエッチングされる。この後、凹部への開口をさらに増やしたり、あるいは開口を塞ぐプロセスを追加することもできる。（図３９（ｄ））
このように図３９に示すセンサの構造およびプロセスによって、非常に簡単なプロセスでセンサを作製できる。しかも幅が狭い基板側壁１４０２（１４０２−２、３）はモールド基板１４０５で上面を固定された後に形成されているので、極めて安全なプロセスで形成される。この結果、基板側壁１４０２（１４０２−１、２、３，４）は、上面がモールド（絶縁体）基板１４０５で固定され、下面は絶縁性ポリマー１４０２で固定されている。
尚、モールド基板１４０５にあらかじめ開口部１４１０やコンタクト孔１４０８を形成したが、ポリマー１４０２を硬化させ、モールド支持基板１４１４を取り外してから、感光性膜を形成して感光性膜をパターニングして開口部１４１０やコンタクト孔１４０８を形成することもできる。この開口部１４１０を形成した後にモールドパターン１４０６を溶融させて除去することができる。この場合は、予め開口部１４１０やコンタクト孔１４０８を充填材料で充填する必要がなく、これらを溶融し除去する必要もない。
尚、モールドパターン１４０６の材料、充填材料１４０８、１４１０、接着剤材料１４１２を昇華性材料や沸点が融点に近い材料にすれば、これらの材料を気化させて除去することができるので、除去プロセスが容易となる。尚、導電体膜１４０７の融点はプロセス温度より高くし、プロセス中に溶融したり、変形したりしないようにすることは言うまでもない。さらに図３９に示すセンサは、半導体基板に凹部を形成することによって、トランジスタやＩＣと同じチップ内に搭載することもできる。しかもＩＣ等を形成する面と反対の面にセンサを形成すれば、センサ搭載ＩＣチップのサイズを小さくすることもできる。
本発明のセンサはジャイロセンサ（角速度センサ）にも適用できる。角速度ωによって質量ｍの物体はｍｒω２の力を受ける。たとえば、図１０に示す構造のセンサに回転力（角速度ω）が加わると、各コンデンサの容量変化が異なるので、最も容量変化の大きいコンデンサから回転中心方向が分かる。回転中心が図１０に示す円形の中心になければ容量変化の大きいコンデンサの位置は変化するので、時間ｔ秒後の回転中心方向から回転中心を求めることができる。このセンサを複数配置しておけば、直ちに回転中心が分かるし、精度も高まる。また、力の大きさから角速度ωも分かる。さらに、移動速度ｖも分かる。電極の分割個数を増やせば、角速度ω、移動速度ｖ、回転中心の精度も高めることができる。３次元的に複数配置（種々の方向にして配置）すれば、３次元的な角速度センサとして使用できる。
本発明のセンサ構造は加速度センサやマイクロホンや角速度センサだけでなく、他の種々のセンサに使用できる。たとえば、本発明者は、特願２０１２−０１６０１７において圧力センサをはじめとした種々のセンサの発明を示してきたが、本発明も特願２０１２−０１６０１７に示した種々のセンサに適用できることは言うまでもない。一例として、図３９に示すセンサ構造およびその製造方法を圧力センサの構造およびその製造方法に適用した例を図４０に示す。
図４０は、インプリント法を用いた本発明の圧力センサの構造およびその製造方法を示す図である。図３９と類似または同じものは同じ符号を使用する。モールド基板１４０５はポリマー中へインプリント法を用いて凹部を形成するためのモールドパターン１４０６（１４０６−１、２、３、４）を有する。モールドパターン１４０６（１４０６−１、２、３、４）およびモールド基板１４０５上には導電体膜１４０７がパターニングされている。モールドパターン１４０６はインプリント法やフォトリソ法で形成する。モールドパターン１４０６はたとえば、軟化温度または融点Ｔ1406を有する高分子材料（ポリマー）であり、熱可塑性樹脂が望ましい。導電体膜はＣＶＤ法やＰＶＤ法やイオンプレーティング法などによって積層した多結晶シリコン膜、アモルファスシリコン膜、ＷＳｉｘやＭｏＳｉｘやＴｉＳｉｘ等のシリサイド膜、各種金属膜、各種合金膜、導電性ナノチューブ、導電性グラフェン、導電性ポリマー等である。ＣＶＤ法やＰＶＤ法やイオンプレーティング法などによる積層膜なので、モールドパターン１４０６の上面はもちろん、その側面や底部にも積層される。
図４０（ａ）に示すように、容量空間となる凹部１４１６−２および１４１６−３を形成するモールドパターンの凸状パターン１４０６−２および１４０６−３上（側面および上面）に形成された導電体膜１４０７のうち、凸状パターン１４０６−２および１４０６−３の天井部（矢印Ｃで示す）の導電体膜を除去する。導電体膜の除去方法として、たとえば、ポジ型の感光性膜を塗布法やスプレー法でコーティングした後、凸状パターン１４０６−２および１４０６−３の天井部（矢印Ｃで示す）の感光性膜は薄いので、容易に露光でき、この部分の感光性膜を除去できる。モールドパターン１４０６の底部、すなわちモールド基板１４０５上のＢ部分で導電体膜をパターニングする必要があるが、この領域は他の領域（Ａ領域）に比べて広く取れるので、感光性膜も比較的薄くなること、また精度の高いパターニングは不要なことなどから、このＢ部分でのパターニングも問題ない。（露光時間を十分長く取れるので、感光性膜が厚くても露光可能である。）また、感光性膜が厚くなるモールドパターンの凹部（Ａ領域、この部分は幅の狭い基板側壁（ダイヤフラム）となる部分）は、感光性膜が厚くなるので、露光が不十分となるが、このＡ領域は感光性膜を除去する必要はないので、ポジ型感光性膜であれば全く問題ない。感光性膜がドライフィルムの場合には、モールドパターン１４０６の底部でも余り厚くならないので、感光性膜は問題なくパターニングできる。さらに電着レジスト法を用いれば、パターニングはさらに問題ない。
モールド基板１４０５において、モールドパターン１４０６が形成される領域の一部または全部を開口して開口部１４１０を形成して、その部分に充填材料で充填しても良い。また、導電体膜１４０７とコンタクトするためのコンタクト孔１４０８（１４０８−１、２、３、４、５）を形成し、その部分を充填しても良い。このコンタクト孔１４０８の充填材料に導電体膜を使用すればそのままコンタクト孔１４０８での導電体膜１４０７との接続材料として使用できる。コンタクト孔１４０８をポリマー等で充填して後で除去しても良い。開口部１４１０やコンタクト孔１４０８は、モールド基板１４０５にレーザー照射して形成することもできるし、感光性膜を形成パターニングしてドライエッチングやウエットエッチングで開けることができる。１４０８や１４１０の充填材料をモールドパターン１４０６と同じ材料（たとえば、熱可塑性ポリマー）にすれば、モールドパターン１４０６を形成時に同時に作製でき、プロセスを簡略にできる。
モールドパターン１４０６付きモールド基板１４０５だけでプレスできないときは、モールド支持基板１４１４に接着剤１４１２等でモールドパターン１４０６付きモールド基板１４０５を付着させて、モールド支持基板１４１４をプレス装置にセットして、基板上に形成したポリマー１４０２へ押し込んでも良い。前述したように磁性体であるフェライト基板をモールド基板１４０５として使用すれば、電磁石を用いることによって接着剤１４１２を使用せずにモールド基板１４０５を直接モールド支持基板１４１４に付着できる。
次にモールド基板１４０５等を絶縁性ポリマー１４０２中にインプリントし、絶縁性ポリマー１４０２を硬化させる。（図４０（ｂ））絶縁性ポリマー１４０２は液状ポリマーを滴下、スプレー、スピンコート、ディップなどにより基板１４０１上に付着させ、この後必要な場合にはプリベークして軟化状態またはゲル状態にした後、モールドパターン１４０６付きモールド基板１４０５を絶縁性ポリマー１４０２中に押し込む（インプリントする）。あるいは、絶縁性ポリマーフィルムを基板１４０１上に付着させ、ベークして軟化または溶融させてモールドパターン１４０６付きモールド基板１４０５を絶縁性ポリマー中に押し込む（インプリントする）。絶縁性ポリマー１４０２は熱硬化性樹脂や光硬化性樹脂が望ましい。この絶縁性ポリマー１４０２の硬化温度をＴ1402としたとき、Ｔ1402はモールドパターン１４０６を構成するポリマー等の軟化温度T1406より低くなる材料を選定する。モールドパターン１４０６付きモールド基板１４０５を絶縁性ポリマー１４０２中に押し込んで、（モールド基板１４０５は絶縁性ポリマー１４０２と接触し、さらに押し込む（圧接する）。Ｔ1402とT1406の間の温度で絶縁性ポリマー１４０２を硬化させる。
絶縁性ポリマーは、たとえば、フッ素樹脂フィルム、ポリエチレンフィルム、ＰＭＭＡ（ポリメチルメタクリレート）、ポリカーボネート、ポリスチレン、アクリル樹脂、ABS樹脂、塩化ビニル、液晶ポリマー、ポリビニルアルコール（ＰＶＡ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、Ｎ−メチルー２−ピロリドン（ＮＭＰ）、アクリル樹脂（ＰＭＭＡ）、ポリジメチルシロクサン（ＰＤＭＳ）、ポリイミド樹脂、ポリ乳酸、各種ゴム（天然ゴムや合成ゴム）、あるいはポリフッ化ビニリデン（ＰＶＤＦ）、フッ化ビニリデン−トリフルオロエチレン（ＶＤＦ／ＴｒＦＥ）共重合体、フッ化ビニリデンテトラフルオロエチレン（ＶＤＦ−ＴｅＦＥ）等の強誘電性高分子、シアン化ビニリデン−酢酸ビニル共重合体、ナイロン−１１等の極性高分子等の圧電性高分子など種々の高分子材料である。
絶縁性ポリマーは、あるいは、有機または無機のシリケートガラスでも良く、この場合液状またはゲル状のシリケートガラス中へインプリントし、その後シリケートガラスを硬化（固化）させる。尚、ポリマーの場合硬化させる方法として紫外線等の電磁波を用いる方法でも良い。
絶縁性ポリマー１４０２が硬化した後、モールド支持基板１４１４を取り外す。磁性体１４０５の場合は、接着層１４１２がなく、電磁石機能をなくせば容易に分離できる。接着層１４１２を用いている場合は、接着層１４１２を熱可塑性樹脂としその軟化（溶融）温度Ｔ1412より高い温度にすれば容易にモールド支持基板１４１４をモールド基板１４０５から取り外すことができる。次にプロセス温度をT1406以上の温度に保持し、モールドパターン１４０６を溶融（軟化）させる。このとき開口部１４１０の充填材料も軟化溶融させる。溶融・軟化したポリマー１４０６は開口部１４１０から外部へ取りだす。外側を減圧状態にして吸い出せば容易にポリマー１４０６を取りだすことができる。導電体膜１４０７の融点Ｔ1407としてプロセス温度よりも高い材料を使用すれば、導電体膜１４０７は融けることはない。
この結果、図４０（ｃ）に示すように、絶縁性ポリマー基板１４０２内に凹部１４１６（１４１６−１、２、３、４）を形成でき、これらの凹部１４１６によって基板側壁１４０２（１４０２−１、２、３、、４，５）が形成され、これらの基板側壁１４０２（１４０２−１、２、３、、４，５）の上面や側面（凹部１４１６の内側面でもある）、凹部１４１６の底部に導電体膜・配線１４０７（１４０７−１、２、３）が形成される。モールドパターン１４０６の外側面および上（底）面、モールド基板上に付着していた導電体膜・配線１４０７（１４０７−１、２、３）は、絶縁性ポリマー１４０２が硬化するときに、絶縁性ポリマー１４０２の表面（基板側壁１４０２−１、２、３、４、５の内側面や絶縁性ポリマー１４０２の上面や底面に付着し、モールドパターン１４０６が軟化・溶融されて外側へ取りだされた後にも残る。
この後、導電体膜１４１２をモールド基板上に積層し、所望の導電膜・電極・配線１４１２（１４１２−１、２、３、４、５）としてパターニングする。既に絶縁体基板１４０５にコンタクト孔１４０８が形成され、そのコンタクト孔１４０８を導電体膜で充填している場合には、この上に導電体膜１４１２を積層すれば良い。コンタクト孔１４０８内をポリマー等で充填していた場合にはポリマー等を軟化溶融して取り出せば良い。その後で導電体膜をコンタクト孔１４０８内に積層して、導電体膜・電極・配線１４０７と接続する。モールド基板１４０５にあらかじめ開口部１４１０やコンタクト孔１４０８を形成していない場合は、感光性膜を絶縁基板１４０５上に形成しパターニングして。その後、絶縁体基板１４０５をエッチング（ウエットまたはドライ）して開口部１４１０やコンタクト孔１４０８を形成する。
以上のようにして静電容量型の圧力センサを作製することができる。絶縁性ポリマーの基板側壁１４０２（１４０２−２、３、４）はその両側を凹部１４１６（１４１６−１、２、３、４）によって挟まれたダイヤフラムとなり、これらの隣接する凹部１４１６の圧力差によってダイヤフラムである絶縁性ポリマーの基板側壁１４０２が変形する。すなわち、基板側壁１４０２の上面を絶縁体（モールド）基板１４０５で、基板側壁１４０２の下面を絶縁性ポリマー１４０２の底部（１４０２Ｂ）によって規制されているが、その他の部分は規制されていないので、ダイヤフラムである絶縁性ポリマーの基板側壁１４０２が変形する。たとえば、基板側壁１４０２−２は、凹部１４１６−１の圧力Ｐ２（開口部１４１０を通じて圧力Ｐ２をかけることができる）と、凹部１４１６−２の圧力Ｐ１（開口部１４１０を通じて圧力Ｐ１をかけることができる）との圧力差によって変形する。基板側壁１４０２−３はその両側の凹部１４１６（１４１６−２と１４１６−３）の圧力はＰ１と同じなので変形しないが、凹部１４１６−２の電極間距離（凹部１４１６−２の幅Ｗ１）が変化するので、対向する電極１４０７−１および１４０７−２で測定されるコンデンサ容量が変化するので、圧力差Ｐ２−Ｐ１を演算できる。
同様に、基板側壁１４０２−４は、凹部１４１６−４の圧力Ｐ２（開口部１４１０を通じて圧力Ｐ２をかけることができる）と、凹部１４１６−３の圧力Ｐ１（開口部１４１０を通じて圧力Ｐ１をかけることができる）との圧力差によって変形する。基板側壁１４０２−４はその両側の凹部１４１６（１４１６−２と１４１６−３）の圧力はＰ１と同じなので変形しないが、凹部１４１６−３の電極間距離（凹部１４１６−３の幅Ｗ２）が変化するので、対向する電極１４０７−３および１４０７−４で測定されるコンデンサ容量が変化するので、圧力差Ｐ２−Ｐ１を演算できる。
あるいは、凹部１４１６−１および１４１６−３を圧力Ｐ２とすれば、基板側壁１４０２−２と１４０２−３は互いに逆方向に変更する。たとえば、Ｐ１＞Ｐ２のときは、基板側壁１４０２−２と１４０２−３は凹部１４１６−２を膨らます方向へ変形し、Ｐ１＜Ｐ２のときは、基板側壁１４０２−２と１４０２−３は凹部１４１６−２を窪ませる方向へ変形する。従って、対向する電極１４０７−１および１４０７−２で測定されるコンデンサ容量が上記よりも大きく変化するので、圧力差Ｐ２−Ｐ１を演算でき、しかも感度が高まる。
このように本発明の構造を用いれば、圧力センサにも適用できる。基板側壁に抵抗を形成すればピエゾ抵抗を用いた圧力センサも作製できる。また、図４０（ｄ）で示すＰ１またはＰ２が印加されるどちらかの開口部１４１０を閉じれば（開口部にたとえばガラス基板を付着させる。）Ｐ１かＰ２の圧力を凹部内に閉じ込めることができるので、絶対圧センサも作製できる。尚、図４０に示した圧力センサは、半導体基板に凹部を形成し、その凹部に図４０で説明した絶縁性ポリマーを形成すれば、その凹部内に作製することができる。これまでに明細書の中で説明した内容（構造、プロセス等）は、圧力センサにも適用できることは言うまでもない。
インプリントモールド法によって、ポリマー中に凹部または貫通孔（貫通溝）を形成する場合において、ポリマーに圧電性ポリマーを用いることによって、コンデンサの容量変化を検出できるだけでなく、ダイヤフラムとしての基板側壁の変形による電荷の分極による電圧変化を測定することができる。従って、これらの両方から音波や力量（加速度、角加速度、圧力）の大きさおよび向きを検出することができる。たとえば、図１６において、ポリマー６１５は圧電性ポリマーであると考えれば良い。このとき、基板側壁６１５−１において、電極は片側６２５−２だけを形成しているが、凹部６２１−１側の基板側壁６１５−１の側面にも形成する（この電極を６２５−６とする）。６２５−２および６２５−６は圧電体膜である基板側壁６２５−２の側面に形成された電極であり、互いにつながってはいない。基板側壁６２５−２の変形によって圧電体膜６２５−２の側面に生じた電荷によって、導電体膜電極６２５−２および６２５−６の間で電位差が生じるので、その電位を検出することにより、音波や力量（加速度、角加速度、圧力）の大きさおよび向きを検出することができる。尚、基板側壁６１５−２においても、凹部６２１−１側の基板側壁６１５−２の側面にも形成する。このように、凹部６２１−２や６２１−３を容量空間としたコンデンサの容量変化だけでなく、圧電体膜基板側壁６１５−１や６１５−２の両側面に生じた電位差変化からも、音波や力量（加速度、角加速度、圧力）の大きさおよび向きを検出することができるので、感度や精度を高めることができる。
圧電性ポリマーは、たとえばポリフッ化ビニリデン（ＰＶＤＦ）、ポリアミノ酸、キラル高分子系圧電性ポリマー、強誘電性液晶など種々の圧電性ポリマーである。図３６〜図４０に示した図や説明、その他の明細書で示したポリマーを圧電性ポリマーとすることによって、上記のような圧電性による効果を利用して、音波や力量（加速度、角加速度、圧力）の大きさおよび向きを検出することができるので、感度や精度を高めることができる。圧電性ポリマーを用いれば、本発明のデバイスをスピーカーとして使用することもできる。
以上説明したように、本発明の貫通孔または凹部を基板内に形成し、これらの間に挟まれた基板側壁の変形を用いた力量センサ（加速度センサ、角速度センサ、圧力センサ等）またはマイクロホンまたはスピーカは、従来の基板面に平行に作製されたものに比較すればサイズを非常に小さくできる。だとえば、３００μｍ×３００μｍのダイヤフラムが必要であれば、従来は、少なくとも０．５ｍｍ×０．５ｍｍのチップサイズが必要であったが、ダイヤフラムを基板の厚み方向に作製する本発明の場合は、基板を平面的にみれば３００μｍ×１０μｍのダイヤフラムを２つ並べ、中央の貫通孔の大きさ３０μｍ、容量空間の貫通孔幅は２０μｍ×２個となり、約０．４ｍｍ×０．１ｍｍの大きさとなる。従って、基板平面の占有面積は、約１／６になる。同じ基板で作製すれば、６倍の取れ個数になるから、製造コストが約１／６になる。しかもチップサイズが小さくなるので、実装コストも下がる。面積も小さくなっているため、ＩＣ内に組み込んでもＩＣのチップサイズは余り大きくならないから、損失コストも小さくなる。しかも、基板６１１としてシリコン基板等の半導体基板を用いると、同じ基板内またはチップ内に圧力センサーとそれをコントロールあるいは演算処理する機能やその他の種々の機能を持つＩＣとを一緒に搭載することができる。さらに、従来法に比較すれば、実装面積を小さくできるので実装サイズを小型にでき、接続配線を少なくできるので、プロセスも極めて簡単になり、製造コストも大幅に低減でき、信頼性向上および歩留まり向上を実現できる。
本発明は、電気二重層キャパシタにも使用できる。図４１は、電気二重層キャパシタの構造を示す図である。基板２０１１に貫通孔または凹部２０１４（２０１４−１、２、３、４、５）を形成し、これらの間に基板側壁２０１１（２０１１−１、２、３、４、５、６）が形成される。基板２０１１が導電体基板の場合には、基板２０１１の第１面（表面）から第２面（裏面）に貫通する貫通孔として、隣接する基板側壁は導通しないようにする。基板２０１１が絶縁体基板の場合には、基板側壁２０１１（２０１１−１、２、３、４、５、６）の側面に導電体膜を形成し、貫通孔または凹部２０１４（２０１４−１、２、３、４、５）内で対向する側面の導電体膜は導通しないようにパターニングする。貫通孔の場合は、基板２０１１の両面（第１面および第２面）に薄板（絶縁基板）２０１２および２０１３を付着する。凹部の場合には、凹部が開口する面側に薄板（絶縁基板）（たとえば、２０１３）を付着する。貫通孔または凹部２０１４（２０１４−１、２、３、４、５）に電解液や電解質ゲルを入れるか、または固体電解質で封入する。電解液や電解質ゲルを入れる場合は、たとえば、電解液や電解質ゲルに浸漬しながら基板２０１１の両面（第１面および第２面）は薄板（絶縁基板）を付着する。あるいは、基板２０１１の両面（第１面および第２面）に薄板（絶縁基板）を付着した後、各貫通孔または凹部２０１４（２０１４−１、２、３、４、５）を覆う薄板（絶縁基板）に開口孔をあけて、その開口孔から電解液や電解質ゲルを入れ、各貫通孔または凹部２０１４（２０１４−１、２、３、４、５）が電解液で満たされた後に開口孔を塞げば、電解液や電解質ゲルが漏洩することはない。
固体電解質は、たとえば高分子（ポリマー）固体電解質である。貫通孔または凹部２０１４（２０１４−１、２、３、４、５）を形成した後、軟化したポリマーまたは溶融したポリマーを塗布やディップやディスペンスやスクリーン印刷などして貫通孔または凹部２０１４（２０１４−１、２、３、４、５）内にポリマーを充填し、熱処理してポリマーを固化する。その後基板２０１１の両面または片面に薄板（絶縁基板）を付着する。この結果、隣接する基板側壁は互いにコンデンサ（キャパシタ）を構成しており、電気二重層キャパシタとなる。１つおきの基板側壁を電気接続することによって、キャパシタ容量を増大することができる。たとえば、図４１において、基板側壁２０１１−２と２０１１−４を接続し電極Ａにまとめ、対向電極側は２０１１−３と２０１１−５を接続し電極Ｂにまとめる。図４１に示すような電気二重層キャパシタは超小型のキャパシタを実現できる。
図４２は、別の電気二重層キャパシタの構造を示す図である。図４２において、シリコン基板等の半導体基板２０２１内に凹部２０２２を形成し、その凹部２０２２にポリマー２０２１を充填する。このポリマー２０２１内に凹部２０２４（２０２４−１、２、３）を形成し、さらに凹部２０２４（２０２４−１、２、３）の内側面に導電体膜電極２０２５を作成する。たとえば、凹部２０２４−１において、対向する内側面に導電体膜・電極２０２５−１−１および２０２５−１−２が形成される。この凹部内に電解液や電解質ゲルあるいは固体電解質２０２７を形成し、半導体基板２０２１の第1面（表面）に薄板（絶縁基板）２０２８を付着させて凹部２０２２を塞ぐ。この結果、凹部２０２２−１において、対向する内側面電極２０２５−１−１および２０２５−１−２と電解質２０２７で電気二重層キャパシタが構成される。多数の凹部２０２４が形成されるので、対向する電極同士を接続して電極ＡとＢとにまとめることによって、キャパシタ容量を増大することができる。尚、ポリマー内に凹部を形成する場合は、インプリント法を用いて凹部を形成することもできる。図４２に示す電気二重層キャパシタは半導体基板内に形成することができるので、電気二重層キャパシタからの放電電圧を用いて、半導体基板内に作成したＩＣやトランジスタを動かすことができ、超小型の自立デバイス（１チップだけで動作するデバイス）を作製できる。
図４３は、さらに別の電気二重層キャパシタの構造を示す図である。図４３において、シリコン基板等の半導体基板２０３１内に凹部２０３２を形成し、凹部２０３２内に電解質２０３３を充填する。その凹部２０３２内に、別基板（絶縁体基板）２０３５に電極パターン２０３６（２０３６−１、２、３、４、５、６）を形成しておき、その別基板（絶縁体基板）２０３５を挿入する。半導体基板２０３１内には多数の凹部２０３２が形成されているので、それぞれの凹部に合わせてアライメントしながら、多数の電極パターン２０３６を形成した別基板（絶縁体基板）２０３５を挿入する。別基板（絶縁体基板）２０３５はそのまま半導体基板２０３１に付着させる。従って、電極パターン２０３６（２０３６−１、２、３、４、５、６）の長さは、凹部深さより短くする必要がある。電極パターン２０３６（２０３６−１、２、３、４、５、６）の先端側が自由端となり、凹部２０３２へ挿入時に変形する可能性がある場合は、電極パターン２０３６（２０３６−１、２、３、４、５、６）の先端側にも絶縁体基板２０３７を付着させても良い。その場合、電解質２０３３が電極パターン２０３６（２０３６−１、２、３、４、５、６）の間に入り込みにくい場合は、絶縁体基板２０３７に適度に開口部を設ければ良い。電解質２０３３が電解液や電解質ゲルでそのまま使用するときはこのまままで良いが、電解質として固体電解質を用いる場合は、電解質として高分子（ポリマー）材料を使用し、電解質２０３３を充填する場合には、液状にしたり溶融状態にして、別基板（絶縁体基板）２０３５を挿入し、その後熱処理して電解質２０３３を固化する。この結果、隣接する電極２０３６はそれらの間に電解質が入り込んだ電気二重層キャパシタを形成する。図４３に示す電気二重層キャパシタは半導体基板内に形成することができるので、電気二重層キャパシタからの放電電圧を用いて、半導体基板内に作成したＩＣやトランジスタを動かすことができ、超小型の自立デバイス（１チップだけで動作するデバイス）を作製できる。図４３に示す二重層キャパシタは、基板２０３１として絶縁基板を使用すれば、単体の電気二重層キャパシタとして使用することもできる。
電解液または電解質ゲルは、たとえば６フッ化リン酸リチウム（ＬｉＰＦ6）などのリチウム塩等の無機塩水系電解、硫酸、水酸化カリウム溶液、あるいは、アセトニトリル、プロピレンカーボネート、テトラフルオロアンモニウムホウ酸塩、テトラエチルアンモニウムテトラフロロボレート(Ｅｔ4ＮＢＦ4)、テトラメチルアンモニウムテトラフロロボレート、テトラプロピルアンモニウムテトラフロロボレート、テトラブチルアンモニウムテトラフロロボレート、トリメチルエチルアンモニウムテトラフロロボレート(Ｅｔ3ＭｅＮＢＦ4)のような４級アンモニウム塩、トリエチルメチルアンモニウムテトラフロロボレート、ジエチルジメチルアンモニウムテトラフロロボレート、Ｎ−エチル−Ｎ−メチルピロリジニウムテトラフロロボレート、Ｎ，Ｎ−テトラメチレンピロリジニウムテトラフロロボレート、１−エチル−３−メチルイミダゾリウムテトラフロロボレートのようなアンモニウムテトラフロロボレート類、テトラエチルアンモニウムパークロレート、テトラメチルアンモニウムパークロレート、テトラプロピルアンモニウムパークロレート、テトラブチルアンモニウムパークロレート、トリメチルエチルパークロレート、トリエチルメチルアンモニウムパークロレート、ジエチルジメチルアンモニウムパークロレート、Ｎ−エチル−Ｎ−メチルピロリジニウムパークロレート、Ｎ，Ｎ−テトラメチレンピロリジニウムパークロレート、１−エチル−３−メチルイミダゾリウムパークロレートのようなアンモニウム過塩素酸塩類、テトラエチルアンモニウムヘキサフロロフォスフェートのようなホスホニウム塩、テトラメチルアンモニウムヘキサフロロホスフェート、テトラプロピルアンモニウムヘキサフロロホスフェート、テトラブチルアンモニウムヘキサフロロホスフェート、トリメチルエチルヘキサフロロホスフェート、トリエチルメチルアンモニウムヘキサフロロホスフェート、ジエチルジメチルアンモニウムヘキサフロロホスフェートのようなアンモニウムヘキサフロロホスフェート類、リチウムヘキサフロロホスフェート、リチウムテトラフロロボレート等の有機電解質である。
これらの有機電解質の溶媒は、たとえば非プロトン性有機溶媒、例えば、ジメチルカーボネート、ジエチルカーボネートのような鎖状カーボネート類、エチレンカーボネート、プロピレンカーボネートなどのような環状カーボネート類、アセトニトリル、プロピオニトリルなどのニトリル類、γ−ブチロラクトン、α−メチル−γ−ブチロラクトン、β−メチル−γ−ブチロラクトン、γ−バレロラクトン、３−メチル−γ−バレロラクトンなどのラクトン類、ジメチルスルフォキシド、ジエチルスルフォキシドなどのスルフォキシド類、ジメチルフォルムアミド、ジエチルフォルムアミドなどのアミド類、テトラヒドロフラン、ジメトキシエタンやジオキソランのような環状エーテル類、ジメチルスルホラン、スルホランであり、一種または二種以上の混合溶媒として用いることもできる。
固体電解質は、たとえばポリエチレンオキサイド系重合体とアルカリ金属塩を複合した高分子固体電解質、ポリ酸化エチレンの架橋ネットワーク中に金属塩及び非プロトン性溶剤からなる電解液が含浸された高分子固体電解質、オキシアルキレン基を含有する（メタ）アクリレートプレポリマーから得られる重合体及び電解質からなる複合体を用いたイオン伝導性の高分子固体電解質、あるいはリン酸リチウム（ＬｉｘＰＯｙ）、リン酸鉄リチウム（ＬｉｘＦｅｙ（ＰＯ４）ｚ）、リン酸マンガンリチウム（ＬｉｘＭｎｙ（ＰＯ４）ｚ）、リン酸ニッケルリチウム（ＬｉｘＮｉｙ（ＰＯ４）ｚ）、リン酸クロムリチウム（ＬｉｘＣｒｙ（ＰＯ４）ｚ）などのリチウム酸化物又はリン酸塩、および硫化リンリチウム（ＬｉｘＰＳｙ）などの硫化リン化合物等の無機固体電解質などを用いることができる。
電極は、公知の材料を使用でき、たとえばアルミニウム、金、白金、銅、鉄、クロム、亜鉛、タングステン、モリブデン、チタン、タンタル、ニッケル等の金属、あるいはこれらの合金、金属とシリコンの化合物である各種シリサイド、炭素、カーボンナノチューブ、グラフェン、低抵抗シリコン、導電性高分子（導電性高分子は、たとえば、ポリアニリン、ポリアセチレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリピロール及びその誘導体、ポリチエニレン及びその誘導体、ポリピリジンジイル及びその誘導体、ポリイソチアナフテニレン及びその誘導体、ポリフリレン及びその誘導体、ポリセレノフェン及びその誘導体、ポリパラフェニレンビニレン、ポリチエニレンビニレン、ポリフリレンビニレン、ポリナフテニレンビニレン、ポリセレノフェンビニレン、ポリピリジンジイルビニレン等のポリアリーレンビニレン及びそれらの誘導体等）を用いることができる。
図４４は、電気二重層キャパシタの構造を平面的示した一実施例である。多数の平行平板型のキャパシタをそれぞれコンタクト孔を絶縁体基板（薄板）に形成してコンタクトして接続しても良いが。図４４に示すように、キャパシタを構成する対向電極２０４２および２０４３を平行にしてスパイラル状に形成しておけば。コンタクトの取りだしは、ＡおよびＢの２箇所だけとなる。スパイラル形状の対向電極２０４２および２０４３の間には電解液、ゲル状電解質、固体電解質等の電解質があり、これらで電気二重層キャパシタを構成する。スパイラル形状であるから非常に高密度のキャパシタを作製できる。そのスパイラル形状もチップ２０４１に合わせて、たとえば、図４４に示すような矩形形状、あるいは円形形状、楕円形状、あるいは各種の曲線形状、あるいは適当な三角形以上の多角形状にすることもできる。従来の電気二重層キャパシタのように電極層や電解質を重ねて作製する必要がなく、電極（正極と負極）間の距離はほぼ一定に形成されるので短絡する危険性もなく信頼度の高い電気二重層キャパシタが作製される。従ってセパレータを配置する必要もないのでイオンのスムーズな移動が行なわれる。電解液やゲル状電解質だけでなく固体電解質の場合にも電極の周りを隙間なく電解質が覆うので、電極の周りに効率良く電気二重層が形成される。以上説明した様に、本発明を用いれば、非常に簡単なプロセスで超小型の電気二重層キャパシタを作製できる。さらに、本発明はこのような電気二重層キャパシタと同様の構造で二次電池にも使用できる。
図４５は、圧電体基板に形成した貫通孔または凹部の間に形成された基板側壁の振動によって発生する電荷を用いた発電機を示す図である。圧電体基板２１１１内に貫通孔または凹部２１１５（２１１５−１、２、３）を形成する。貫通孔または凹部２１１５（２１１５−１、２、３）同士の間に基板側壁２１１１（２１１１−２、３）が形成され、さらに基板側壁２１１１（２１１１−２、３）の側面に導電体膜・電極２１１６（２１１６−１、２、３、４）が形成されている。基板２１１１の第１面（表面、上面）および第２面（裏面、下面）には薄板（絶縁体基板）２１１２、２１１３が付着され、基板側壁２１１１（２１１１−２、３）の上下面はこれらの薄板（絶縁体基板）２１１２、２１１３によって規制されている。貫通孔または凹部２１１５（２１１５−１、２、３）をカバーしている薄板（絶縁体基板）２１１２、２１１３には、必要に応じて振動波等を導入・導出する開口部２１１４（２１１４−１、２、３）や開口部２１１８が形成されている。凹部の場合には開口側に薄板２１１３を付着させるが、反対側は基板があるので、必ずしも薄板２１１２は付着させなくても良い。振動波Ｗａが貫通孔または凹部２１１５（２１１５−１、２、３）に入ると圧電体基板側壁２１１１（２１１１−２、３）は振動し、この振動による変形で圧電体基板側壁２１１１（２１１１−２、３）の両面（両側面）に電荷が分極する。この電荷を圧電体基板側壁２１１１（２１１１−２、３）の両面（両側面）に形成した導電体膜・電極２１１６（２１１６−１、２、３、４）で取りだし（端子Ａ、Ｂ）、コンデンサ等に蓄えることによって、発電することができる。尚、基板２１１１が圧電体基板ではない基板、たとえばシリコン等の半導体基板の場合でも、基板側壁上に絶縁膜、第１導電体膜・電極、圧電体膜、第２導電体膜・電極、をこの順で積層しパターニング（必要な場合）することによって、圧電体膜が振動によってその両面（両側面）に電荷を分極するので、その電荷を第１導電体膜・電極および第２導電体膜・電極で取りだす。この結果、コンデンサ等に蓄えることによって、発電することができる。尚、振動だけでなく、加速度や角速度や風や圧力変化によっても圧電体基板や基板は振動するので、発電することができる。また、加速度や角速度の場合には、前述したように、たとえば、凹部２１１５−２へ重い液体を入れることによって、発電効率を高めることができる。半導体基板を用いる場合には、発電機付きＩＣを作製できるので外部から電気供給が不要になるというメリットがあり、さらに、発電状況をＩＣでモニタリングすることもでき、より効率的な発電を行なうことが可能となる。
圧電体基板は、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）、チタン酸バリウム、チタン酸鉛、ニオブ酸カリウム、ニオブ酸リチウム、タンタル酸リチウム、タングステン酸ナトリウム、酸化亜鉛、リチウムテトラボレート、チタン酸カルシウム、燐酸アルミニウム、石英、酒石酸カリウムナトリウム、ポリフッ化ビニリデン（ＰＶＤＦ）等の圧電性ポリマー、窒化アルミニウム、燐酸ガリウム、ガリウムヒ素などである。圧電体膜は、上記の材料をＰＶＤ法やＣＶＤ法で形成した膜である。圧電体基板やその他の基板の凹部や貫通孔は、フォトリソ法＋エッチング法、あるいはインプリント法を用いて形成できる。たとえば、液状またはゲル状の圧電性ポリマーや、上記の圧電性材料の微粒子を含む液状またはゲル状の物質に凹部や貫通孔形成用のモールドパターンを押しつけて固化させた後モールドを離したり消滅させたりして、圧電体基板内に凹部または貫通孔パターンを形成する。その後、導電体膜を積層し必要なパターニングをした後、必要な場合には保護膜としての絶縁膜を積層し、薄板（絶縁体基板）を付着させる。
図４６は、基板内に形成した凹部に充填した圧電体ポリマー等内に凹部を形成し、その凹部間の圧電体ポリマー基板側壁を用いて作製した微小発電器を示す図である。基板２１３１内に凹部２１３２を形成する。基板はシリコン等の半導体基板、ガラス基板等の絶縁体基板、低抵抗シリコン基板やアルミ基板等金属基板等の導電体基板である。凹部２１３２内に圧電体ポリマー等２１３３を充填する。この充填は、圧電体ポリマーの塗布、スクリーン印刷、ディップ、スプレー等で形成できる。次にフォトリソ法＋エッチング法あるいはインプリント法などで基板面に垂直（略垂直）な凹部２１３４（２１３４−１、２、３）を形成する。この凹部２１３４（２１３４−１、２、３）によって、ポリマー基板側壁２１３５（２１３５−１、２、３、４）が形成される。次に導電体膜を積層し、必要なパターニングを行ない、ポリマー基板側壁２１３５（２１３５−２、３）の側面に導電体膜・電極２１３６（２１３６−１、２、３、４）を形成する。これらの導電体膜・電極２１３６（２１３６−１、２、３、４）から同じ配線パターンで導電体膜・配線を引き出す。（端子をＡ，Ｂで示す）次に、薄板２１３７をポリマー基板２１３３の上面に付着させる。尚、この間に保護膜（絶縁膜）を積層し、導電体膜・電極２１３６を保護することもできる。ポリマー基板側壁２１３５（２１３５−２、３）の上面にも薄板（絶縁体基板）２１３７が付着しているので、ポリマー基板側壁２１３５（２１３５−２、３）は上面が薄板（絶縁体基板）２１３７によって、ポリマー基板側壁２１３５（２１３５−２、３）の下側はポリマー基板２１３３（凹部２１３４の底部のポリマー２１３３を全部除去したときには、基板２１３１）によって規制されている。凹部２１３４（２１３４−１、２、３）上をカバーしている薄板２１３７において、振動波を導入し、導出することなどの目的で、開口部２１３８を設けても良い。振動や加速度、各速度、圧力変動などによって、圧電体ポリマー基板側壁２１３６（２１３６−２、３）が振動し、その圧電体ポリマー基板側壁２１３６（２１３６−２、３）の変形によって、その圧電体ポリマー基板側壁２１３６（２１３６−２、３）の両側面に電荷が分極するので、その電荷を導電体膜・電極２１３６（２１３６−１、２、３、４）によって取り出し（端子Ａ，Ｂへ導く）、コンデンサ等へ電荷を蓄えて発電できる。凹部内に充填する材料は圧電体ポリマーとして説明したが、圧電体材料を微粒子にして結合剤と溶剤を混ぜた液状またはゲル状にして凹部を充填しても良い。インプリント法の場合はこれにモールドを挿入して凹部を形成できる。
尚、ポリマー２１３３が圧電体ポリマーでなくとも、上述した様に凹部２１３４および基板側壁２１３６を形成した後に、基板側壁２１３６上に（必要なら絶縁膜）、第１導電体膜・電極、圧電体膜、第２導電体膜・電極、をこの順で積層しパターニング（必要な場合）することによって、圧電体膜が振動によってその両面（両側面）に電荷を分極するので、その電荷を第１導電体膜・電極および第２導電体膜・電極で取りだす。この結果、コンデンサ等に蓄えることによって、発電することができる。また、図４５や図４６で説明した内容において、基板やポリマーが圧電体材料である場合でも、さらに上述したように圧電体膜等を積層して、両方から電荷を取り出して効率を向上することもできる。
次に、ポリマーにインプリント法を用いて簡単に本発明の凹部パターンを形成する方法について説明する。液状またはゲル状のポリマーに凹部形成用のモールドを挿入し、熱処理を施しポリマーを固化させる。モールド材料をエッチングし、ポリマーをエッチングしない溶液またはエッチングガスを用いて、モールドをエッチングして消失させる。残った部分が凹部となる。この後、必要な薄膜形成と薄板付着を行なう。たとえば、ポリマーをポリテトラフルオロエチレン、モールド材料をガラスとして、フッ酸系溶液を用いればモールド材料だけをエッチングすることができる。また、モールドパターンに導電体膜を付着させたり、導電体膜の配線パターンを付着させておき、この導電体膜もエッチングしないがモールドをエッチングする溶液またはエッチングガスを用いれば、自動的に凹部内へ導電体膜や配線パターンを付着できる。たとえば、導電体膜を金膜とすれば良い。ここで、ポリマーの代わりに粒子状圧電体材料を結合剤および／または溶剤と混合した液状体やゲル状体を用いても良い。
たとえば、基板２１３１の厚みは約０．１ｍｍ〜２ｍｍ、凹部２１３２の深さは約０．０１ｍｍ〜１．５ｍｍ、ポリマー内凹部２１３４の深さは約０．００５ｍｍ〜１．４ｍｍ、薄板の厚みは約０，０５ｍｍ〜２ｍｍであるから、非常に微小な発電機（器）が作製できる。また、基板２１３１をシリコン等の半導体基板とすればＩＣやトランジスタと一緒のチップに搭載でき、電気供給がなくてもＩＣやトランジスタを動かすことができるので、非常に小さな実装部品を作製できる。たとえば、心臓ペースメーカーに適用すれば、心臓や血液や他の臓器の振動によって発電しながらペースメーカーを動かすことができるので、患者に負担のないものを実現できる。尚、本発明では、振動波を作り出すこともできる（マイクロホンと逆の動作で）ので、ペースメーカーとしての機能を１チップに集約することが可能となり、極微小（たとえば、１ｍｍ以下）のペースメーカーを実現可能となる。以上説明した様に本発明は、簡単な構造とプロセスと材料を用いて、微小発電機を作製できる。
尚、本発明の実施形態の説明において、説明をしなかったことで、他の部分で説明していることは、互いに矛盾しない限り適用できることは言うまでもない。
本発明は、半導体圧力センサ、超小型圧力センサ、さらには加速度センサ、マイクロホンやスピーカーやイアホン等の音響トランスデューサー、インクジェットデバイス、ポンプデバイス等各種センサや各種デバイス、二次電池、燃料電池、電気二重層等の電池デバイス、微小発電機、さらにはそれらのセンサやデバイスの小型化に利用できる。
１１１・・・半導体基板、１１２・・・凹部（貫通孔）、１１３・・・絶縁膜、
１１５・・・導電膜、１１９・・・薄板

Claims (12)

  1. 上面および下面に貫通する少なくとも２つの溝（貫通溝）空間を有する主基板、前記主基板の上面（第１面）に付着した絶縁体基板（第１面絶縁体基板）および前記主基板の下面（第２面）に付着した絶縁体基板（第２面絶縁体基板）から構成されることを特徴とする静電容量型マイクロホンであって、
    前記主基板は、半導体基板、絶縁体基板、またはこれらの複合基板、または導電体基板であり、
    前記主基板が導電体基板の場合は、隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（導電体基板の厚さ方向に対して略直角方向）に隔てる導電体基板（第１基板側壁）を一方の電極（第１基板側壁容量電極）とし、前記第１基板側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない導電体基板の側壁（第２基板側壁）を他方の対向電極（第２基板側壁容量電極）とし、
    あるいは、前記主基板が半導体基板、絶縁体基板またはこれらの複合基板の場合は、隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）の側面上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、前記第１基板側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、
    これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１貫通溝空間を静電容量空間とし、
    前記第１基板側壁容量電極が音波により振動し変位することにより前記第１貫通溝空間の静電容量が変化することを用いて音波を検出することを特徴とし、
    さらに
    第１基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、および／または第２基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、を特徴とする、静電容量型マイクロホン。
  2. 主基板の第１面（表面または上面）に開口し、第１面と反対の第２面（裏面または下面）に開口しない、少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面（第１面）に付着した基板（上部基板）を有する静電容量型マイクロホンであって、
    隣接する２つの凹部を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）の側面上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
    前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
    前記第１基板側壁容量電極が音波により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
    さらに
    第１基板側壁は、その上面が前記上部基板に付着していること、および／または
    第２基板側壁は、その上面が前記上部基板に付着していること、
    を特徴とし、
    前記主基板は、半導体基板、絶縁体基板、またはこれらの複合基板であり、
    前記上部基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする
    する静電容量型マイクロホン。
  3. 主基板に形成したポリマーの上面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面に付着した基板（上部基板）を有する静電容量型マイクロホンであって、
    隣接する２つの凹部を横方向（ポリマーの厚さ方向に対して略直角方向）に隔てるポリマーの基板側壁（第１基板側壁）の側面上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
    前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しないポリマーの基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
    前記第１基板側壁容量電極が音波により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
    さらに
    第１基板側壁は、その上面が前記上部基板に付着していること、および／または
    第２基板側壁は、その上面が前記上部基板に付着していること、
    を特徴とし、
    前記主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、
    前記上部基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする
    静電容量型マイクロホン。
  4. 高濃度半導体基板（不純物濃度が１０ １９ ／ｃｍ ３ 以上）および低濃度半導体基板（不純物濃度が１０ １７ ／ｃｍ ３ 以下）が接合された接合基板（接合基板Ａ）、または
    高濃度半導体基板（不純物濃度が１０ １９ ／ｃｍ ３ 以上）および低濃度半導体基板（不純物濃度が１０ １７ ／ｃｍ ３ 以下）が接合された接合基板において、前記高濃度半導体基板および前記低濃度半導体基板の間に絶縁体膜が介在する接合基板（接合基板Ｂ）において、
    前記接合基板Ａまたは前記接合基板Ｂは前記高濃度半導体基板側の表面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、
    前記凹部は前記接合基板Ａまたは前記接合基板Ｂの表面に対して略垂直方向（表面に垂直方向に対して±１０度以下）に形成されており、
    前記接合基板Ａにおける前記凹部の底部は前記高濃度半導体基板および前記低濃度半導体基板の接合部を超えて前記低濃度半導体基板側に存在し、
    あるいは、前記接合基板Ｂにおける前記凹部の底部は前記高濃度半導体基板を超えて絶縁体膜または前記低濃度半導体基板側に存在し、
    前記接合基板Ａまたは前記接合基板Ｂの上面に付着した基板（上部基板）を有する静電容量型マイクロホンであって、
    隣接する２つの凹部を横方向（前記接合基板Ａまたは前記接合基板Ｂの厚さ方向に対して略直角方向）に隔てる接合基板側壁（第１基板側壁）の側面を一方の電極（第１基板側壁容量電極）とし、
    前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない接合基板側壁（第２基板側壁）の側面を他方の対向電極（第２基板側壁容量電極）とし、これらの前記第１基板側壁容量電極および前記第２基板側壁容量電極の間の前記第１凹部空間を静電容量空間とし、
    前記第１基板側壁容量電極が音波により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて音波を検出することを特徴とし、
    さらに
    前記第１基板側壁は、その上面が前記上部基板に付着していること、および／または
    前記第２基板側壁は、その上面が前記上部基板に付着していること、
    を特徴とし、
    前記高濃度半導体基板は高濃度シリコン半導体基板（不純物濃度が１０１９／ｃｍ３以上）であり、前記低濃度半導体基板は低濃度シリコン半導体基板（不純物濃度が１０１７／ｃｍ３以下）であり、
    あるいは、前記接合基板Ａの場合において、前記接合基板はエピタキシャル基板であり、前記低濃度シリコン半導体基板は前記高濃度シリコン半導体基板上にエピタキシャル成長して形成したエピ層であることを特徴とし、
    前記上部基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする、
    静電容量型マイクロホン。
  5. 上面および下面に貫通する少なくとも２つの溝（貫通溝）空間を有する主基板導電体基板、前記主基板導電体基板の上面（第１面）に付着した絶縁体基板（第１面絶縁体基板）および前記主基板導電体基板の下面（第２面）に付着した絶縁体基板（第２面絶縁体基板）から構成されることを特徴とする静電容量型センサであって、
    前記主基板は、半導体基板、絶縁体基板、またはこれらの複合基板、または導電体基板であり、
    前記主基板が導電体基板の場合は、隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（導電体基板の厚さ方向に対して略直角方向）に隔てる導電体基板（第１基板側壁）を一方の電極（第１基板側壁容量電極）とし、前記第１基板側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない導電体基板の側壁（第２基板側壁）を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１貫通溝（空間）を静電容量空間とし、あるいは、前記主基板が半導体基板、絶縁体基板またはこれらの複合基板の場合は、
    隣接する２つの貫通溝（第１貫通溝および第２貫通溝）を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）の側面上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
    前記第１基板側壁容量電極と前記隣接する貫通溝のうちの１つ（第１貫通溝）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１貫通溝空間を静電容量空間とし、
    前記第１基板側壁容量電極が力量（加速度、角速度、音波または圧力）により振動し変位することにより前記第１貫通溝空間の静電容量が変化することを用いて力量（加速度、角速度、音波または圧力）を検出することを特徴とし、さらに第１基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、および／または第２基板側壁容量電極は、その上面が第１面絶縁体基板に付着、および／またはその下面が第２面絶縁体基板に付着していること、を特徴とする、静電容量型力量センサ。
  6. 主基板の第１面（表面または上面）に開口し、第１面と反対の第２面（裏面または下面）に開口しない、少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面（第１面）に付着した基板（上部基板）を有する静電容量型力量センサであって、
    隣接する２つの凹部を横方向（主基板の厚さ方向に対して略直角方向）に隔てる主基板側壁（第１基板側壁）の側面上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、
    前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない主基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
    前記第１基板側壁容量電極が力量（加速度、角速度、音波または圧力）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて力量（加速度、角速度、音波または圧力）を検出することを特徴とし、
    さらに
    第１基板側壁は、その上面が前記上部基板に付着していること、および／または
    第２基板側壁は、その上面が前記上部基板に付着していること、
    を特徴とし、
    前記主基板は、半導体基板、絶縁体基板、またはこれらの複合基板である前記上部基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする
    静電容量型力量センサ。
  7. 主基板上に形成したポリマーの上面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、前記主基板の上面に付着した基板（上部基板）を有する静電容量型力量センサであって、隣接する２つの凹部を横方向（ポリマーの厚さ方向に対して略直角方向）に隔てるポリマーの基板側壁（第１基板側壁）の側面上に形成した導電体膜を一方の電極（第１基板側壁容量電極）とし、前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しないポリマーの基板側壁（第２基板側壁）の側面上に形成した導電体膜を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、前記第１基板側壁容量電極が力量（加速度、角速度、音波または圧力）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて力量（加速度、角速度、音波または圧力）を検出することを特徴とし、さらに第１基板側壁は、その上面が前記上部基板に付着していること、および／または第２基板側壁は、その上面が前記上部基板に付着していること、を特徴とし、
    前記主基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であり、
    前記上部基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする
    静電容量型力量センサ。
  8. 高濃度半導体基板および低濃度半導体基板が接合された接合基板（接合基板Ａ）、または
    前記高濃度半導体基板および低濃度半導体基板が接合された接合基板において、高濃度半導体基板および低濃度半導体基板の間に絶縁体膜が介在する接合基板（接合基板Ｂ）において、
    前記接合基板Ａまたは前記接合基板Ｂは高濃度半導体基板側の表面に開口した少なくとも２つの隣接する凹部（第１凹部および第２凹部）を有し、
    前記凹部は接合基板Ａまたは前記接合基板Ｂの表面に対して略垂直方向（表面に垂直方向に対して±１０度以下、好適には±５度以下、最適には±１度以下）に形成されており、
    前記接合基板Ａにおける前記凹部の底部は高濃度半導体基板および低濃度半導体基板の接合部を超えて低濃度半導体基板側に存在し、
    あるいは、前記接合基板Ｂにおける前記凹部の底部は高濃度半導体基板を超えて絶縁体膜または低濃度半導体基板側に存在し、
    前記接合基板Ａまたは前記接合基板Ｂの上面に付着した基板（上部基板）を有する静電容量型力量センサであって、
    隣接する２つの凹部を横方向（接合基板の厚さ方向に対して略直角方向）に隔てる接合基板側壁（第１基板側壁）の側面を一方の電極（第１基板側壁容量電極）とし、
    前記第１基板側壁容量電極と前記隣接する凹部のうちの１つ（第１凹部）を挟んで対向し、前記第１基板側壁容量電極と電気的に導通しない接合基板側壁（第２基板側壁）の側面を他方の対向電極（第２基板側壁容量電極）とし、これらの第１基板側壁容量電極および第２基板側壁容量電極の間の第１凹部空間を静電容量空間とし、
    前記第１基板側壁容量電極が力量（加速度、角速度、音波または圧力）により振動し変位することにより前記第１凹部空間の静電容量が変化することを用いて力量（加速度、角速度、音波または圧力）を検出することを特徴とし、
    さらに
    第１基板側壁は、その上面が前記上部基板に付着していること、および／または
    第２基板側壁は、その上面が前記上部基板に付着していること、
    を特徴とし、
    前記高濃度半導体基板は高濃度シリコン半導体基板（不純物濃度が１０１９／ｃｍ３以上）であり、前記低濃度半導体基板は低濃度シリコン半導体基板（不純物濃度が１０１７／ｃｍ３以下）であり、
    あるいは、前記接合基板Ａの場合において、前記接合基板はエピタキシャル基板であり、低濃度シリコン半導体基板は高濃度シリコン半導体基板上にエピタキシャル成長して形成したエピ層であることを特徴とし、
    前記上部基板は、導電体基板、半導体基板、絶縁体基板、またはこれらの複合基板であることを特徴とする
    静電容量型力量センサ。
  9. 基板の第１面（表面）から第２面（裏面）に向かい、基板面（第１面および第２面）に対して略垂直に形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、隣接する凹部または貫通孔の間に形成される基板側壁と、前記凹部または貫通孔のうちの少なくとも１つの凹部または貫通孔において前記基板側壁と対向する他の基板側壁とを対向電極とする電気二重層キャパシタであるか、あるいは、前記凹部または貫通孔の対向する２つの側面を電極（対向電極）とする電気二重層キャパシタであり、前記対向する基板側壁電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタ。
  10. 主基板に形成したポリマーの上面に開口した主基板面に対して略垂直に形成された凹部または前記ポリマーの厚み方向に貫通する貫通孔を用いることを特徴とする電気二重層キャパシタであって、
    前記凹部または貫通孔の対向する２つの側面を電極（対向電極）とし、前記対向電極間の前記凹部または貫通孔内に電解質を有することを特徴とする電気二重層キャパシタ。
  11. 基板の第１面（表面）から第２面（裏面）に向かい形成された凹部または貫通孔を用いることを特徴とする電気二重層キャパシタであって、前記凹部または貫通孔内に挿入された複数の突状の対向電極と、挿入された前記凹部または貫通孔内において前記対向電極の間に電解質を有することを特徴とする電気二重層キャパシタ。
  12. 主基板の第１面（表面）を開口部とする凹部に形成された圧電体ポリマーの上面に開口した圧電体ポリマー上面に対して略垂直に形成された凹部または前記ポリマーの厚み方向に貫通する貫通孔を用いることを特徴とする微小発電機であって、隣接する凹部によって形成される圧電体ポリマー側壁の両側面に形成した導電体膜・電極を２つの電極とし、前記圧電体ポリマー側壁が変形することによって前記圧電体ポリマー側壁の両側面に発生する電荷を前記導電体膜・電極で集めて発電することを特徴とし、
    前記圧電体ポリマー側壁の上面は、絶縁体基板が付着されており、
    前記主基板は、半導体基板、絶縁体基板、導電体基板またはこれらの複合基板であることを特徴とする微小発電機
JP2012161032A 2012-07-19 2012-07-19 センサ・デバイスおよびその製造方法 Expired - Fee Related JP6286636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012161032A JP6286636B2 (ja) 2012-07-19 2012-07-19 センサ・デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161032A JP6286636B2 (ja) 2012-07-19 2012-07-19 センサ・デバイスおよびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017213349A Division JP6708597B2 (ja) 2017-11-03 2017-11-03 センサ・デバイスおよびその製造方法

Publications (3)

Publication Number Publication Date
JP2014023002A JP2014023002A (ja) 2014-02-03
JP2014023002A5 JP2014023002A5 (ja) 2015-11-05
JP6286636B2 true JP6286636B2 (ja) 2018-03-07

Family

ID=50197429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012161032A Expired - Fee Related JP6286636B2 (ja) 2012-07-19 2012-07-19 センサ・デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP6286636B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078565A (ja) * 2017-11-03 2018-05-17 俊 保坂 センサ・デバイスおよびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150296307A1 (en) * 2014-04-10 2015-10-15 Knowles Electronics, Llc. Dual diaphragm and dual back plate acoustic apparatus
CN105635867A (zh) * 2016-02-26 2016-06-01 钰太芯微电子科技（上海）有限公司 一种超薄麦克风
CN113647118B (zh) * 2019-03-28 2024-03-08 住友理工株式会社 静电型换能器以及静电型换能器单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002031148A (ja) * 2000-07-14 2002-01-31 Nsk Ltd 転がり軸受装置
JP2005183443A (ja) * 2003-12-16 2005-07-07 Hitachi Zosen Corp キャパシタ組込みプリント基板
JP5260342B2 (ja) * 2009-01-30 2013-08-14 ローム株式会社 Ｍｅｍｓセンサ
JP5198506B2 (ja) * 2010-05-07 2013-05-15 独立行政法人科学技術振興機構 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
JP5500547B2 (ja) * 2010-05-28 2014-05-21 独立行政法人産業技術総合研究所 電気二重層キャパシタ
JP2011004598A (ja) * 2010-09-03 2011-01-06 Seiko Epson Corp 圧電型発電機および圧電型発電機を用いた電子機器
JP5795941B2 (ja) * 2010-11-19 2015-10-14 株式会社半導体エネルギー研究所 充電装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018078565A (ja) * 2017-11-03 2018-05-17 俊 保坂 センサ・デバイスおよびその製造方法

Also Published As

Publication number Publication date
JP2014023002A (ja) 2014-02-03

Similar Documents

Publication Publication Date Title
JP6432722B2 (ja) 半導体センサー・デバイスおよびその製造方法
JP5504298B2 (ja) 振動発電素子およびその製造方法
Durou et al. Wafer-level fabrication process for fully encapsulated micro-supercapacitors with high specific energy
TWI305473B (en) Capacitive vibration sensor, microphone, acoustic transducer, and manufacturing method thereof
JP6286636B2 (ja) センサ・デバイスおよびその製造方法
US9601278B2 (en) Super-capacitor with separator and method of producing the same
WO2013115270A1 (ja) 半導体センサー・デバイスおよびその製造方法
US10598632B1 (en) Layered structure and method for fabricating same
US20160126587A1 (en) Semiconductor Structures Having a Micro-Battery and Methods for Making the Same
CN110798788B (zh) 一种mems结构及其形成方法
CN104578892A (zh) 一体式摩擦发电机及振动传感器
US11316164B2 (en) Microbattery with through-silicon via electrodes
JP2011152010A (ja) 発電デバイス
CN107473176A (zh) 微机电器件和制作微机电器件的方法
US20090313808A1 (en) Electromechanical transducer and fabrication method of electromechanical transducing apparatus
JP6708597B2 (ja) センサ・デバイスおよびその製造方法
JP2020171007A (ja) センサ・デバイスおよびその製造方法
JP2018073958A (ja) カンチレバー型圧電素子、該圧電素子を用いたセンサ及び振動素子、並びに該圧電素子の製造方法
JP2015211988A (ja) Ｍｅｍｓ構造体、電子機器および移動体
Vyas On-chip electrochemical capacitors and piezoelectric energy harvesters for self-powering sensor nodes
Zhang et al. Fabrication of capacitive micromachined ultrasonic transducers with through-glass-via interconnects
Crovetto et al. MEMS fabricated energy harvesting device with 2D resonant structure
CN110677795A (zh) 一种mems结构
HS Alrashdan et al. Process development of piezoelectric micro power generator for implantable biomedical devices
CN210609703U (zh) 一种mems结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171103

R150 Certificate of patent or registration of utility model

Ref document number: 6286636

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees