JP6275574B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6275574B2 JP6275574B2 JP2014139455A JP2014139455A JP6275574B2 JP 6275574 B2 JP6275574 B2 JP 6275574B2 JP 2014139455 A JP2014139455 A JP 2014139455A JP 2014139455 A JP2014139455 A JP 2014139455A JP 6275574 B2 JP6275574 B2 JP 6275574B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- semiconductor device
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Power Conversion In General (AREA)
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)及び図1(b)は、第1の実施形態に係る半導体装置を例示する模式図である。
図2は、第1の実施形態に係る半導体装置100の構成を例示する回路図である。
図1(a)は、半導体装置100の斜視図である。図1(b)は、半導体装置100の上面図である。なお、図1(b)は、コンデンサc1、c2を省略した図である。
図4は、自己インダクタンス及び相互インダクタンスの関係例を示す図である。
図5は、自己インダクタンス及び相互インダクタンスの別の関係例を示す図である。
V2=sMI1+sLI2+sMrIr・・・(2)
Vr=sMrI1+sMrI2+sLrIr・・・(3)
ここで、s=jwである。jは虚数であり、wは角周波数である。
V2=s(M−Mr 2/Lr)I1+s(L−Mr 2/Lr)I2・・・(5)
図6において、半導体装置1の特性と、半導体装置100の特性と、がシミュレーションにより評価される。半導体装置100の構成は、導体50が半導体装置1に設けられた構成である。図6の横軸は、周波数F(kHz)を表している。縦軸は、インダクタンスI(nH)を表している。
図7(a)及び図7(b)は、第2の実施形態に係る半導体装置を示す模式図である。
図8は、第2の実施形態に係る半導体装置を示す分解図である。
図7(a)は、第1基板11側から見た半導体装置110の斜視図である。図7(b)は、第2基板12側から見た半導体装置110の斜視図である。図8は、半導体装置110の分解斜視図である。図8は、図7(a)に示される半導体装置110の分解斜視図である。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (9)
- 互いに並列に接続されるスイッチング素子及びコンデンサをそれぞれ有する第1回路及び第2回路と、
前記第1回路によって定まる第1領域と、前記第2回路によって定まる第2領域と、の間に設けられた環状導体と、
前記第1回路及び前記第2回路に対して高電位側に設けられ、前記第1回路のスイッチング素子及びコンデンサの一端と、前記第2回路のスイッチング素子及びコンデンサの一端とに接続される第1端子と、
前記第1回路及び前記第2回路に対して低電位側に設けられ、前記第1回路のスイッチング素子及びコンデンサの他端と、前記第2回路のスイッチング素子及びコンデンサの他端とに接続される第2端子と、
前記環状導体の開口を挿通し、前記第1回路及び第2回路に接続されるAC電位の第3端子と、
各端子間に設けられ、自己インダクタンスを有する複数の配線と、
を備えた半導体装置。 - 前記環状導体の前記スイッチング素子から前記コンデンサに向かう第1方向の幅は、前記第1領域の前記第1方向の幅以下、及び、前記第2領域の前記第1方向の幅以下である請求項1記載の半導体装置。
- 前記環状導体の大きさは、前記第1回路と前記第2回路との間の相互インダクタンスに基づいて決められる請求項1または2に記載の半導体装置。
- 前記環状導体と前記第1領域との間の間隔、及び、前記環状導体と前記第2領域との間の間隔は、前記第1回路と前記第2回路との間の相互インダクタンスに基づいて決められる請求項1〜3のいずれか1つに記載の半導体装置。
- 前記環状導体に直列に接続された第3回路をさらに備えた請求項1〜4のいずれか1つに記載の半導体装置。
- 前記スイッチング素子に並列接続されたダイオードをさらに備え、
前記スイッチング素子は、ソース電極と、ドレイン電極と、を有し、
前記ダイオードは、前記ソース電極に接続されるアノード電極と、前記ドレイン電極に接続されるカソード電極と、を有する請求項1〜5のいずれか1つに記載の半導体装置。 - 前記第1回路は、第1スイッチング素子と、前記第1スイッチング素子に直列に接続される第2スイッチング素子と、前記第1スイッチング素子及び前記第2スイッチング素子に並列に接続される第1コンデンサと、を有し、
前記第2回路は、第3スイッチング素子と、前記第3スイッチング素子に直列に接続される第4スイッチング素子と、前記第3スイッチング素子及び前記第4スイッチング素子に並列に接続される第2コンデンサと、を有する請求項1〜6のいずれか1つに記載の半導体装置。 - 前記第1端子は、前記第1スイッチング素子の一端、前記第1コンデンサの一端、前記第3スイッチング素子の一端、及び、前記第2コンデンサの一端に接続され、
前記第2端子は、前記第2スイッチング素子の一端、前記第1コンデンサの他端、前記第4スイッチング素子の一端、及び、前記第2コンデンサの他端に接続され、
前記第3端子は、前記第1スイッチング素子の他端、前記第2スイッチング素子の他端、前記第3スイッチング素子の他端、及び、前記第4スイッチング素子の他端に接続される請求項7記載の半導体装置。 - 前記環状導体は、第1端子、第2端子及び第3端子に接続されていない請求項1から8のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139455A JP6275574B2 (ja) | 2014-07-07 | 2014-07-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014139455A JP6275574B2 (ja) | 2014-07-07 | 2014-07-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016019319A JP2016019319A (ja) | 2016-02-01 |
JP6275574B2 true JP6275574B2 (ja) | 2018-02-07 |
Family
ID=55234193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014139455A Expired - Fee Related JP6275574B2 (ja) | 2014-07-07 | 2014-07-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6275574B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019134080A (ja) * | 2018-01-31 | 2019-08-08 | 株式会社デンソー | 半導体モジュール |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002112530A (ja) * | 1995-09-08 | 2002-04-12 | Hitachi Ltd | 電力変換装置 |
JP2000050652A (ja) * | 1998-07-27 | 2000-02-18 | Toyota Autom Loom Works Ltd | アームの構造 |
DE10159851B4 (de) * | 2001-12-06 | 2006-05-24 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit verminderter Oszillationsneigung |
JP2004153951A (ja) * | 2002-10-31 | 2004-05-27 | Fuji Electric Fa Components & Systems Co Ltd | 半導体電力変換回路 |
JP2004229393A (ja) * | 2003-01-22 | 2004-08-12 | Toyota Motor Corp | 半導体装置 |
JP5546892B2 (ja) * | 2010-02-12 | 2014-07-09 | 株式会社日本自動車部品総合研究所 | 昇圧回路 |
-
2014
- 2014-07-07 JP JP2014139455A patent/JP6275574B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016019319A (ja) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI677097B (zh) | 具有多終端電晶體佈局的半導體元件 | |
JP5763026B2 (ja) | 半導体装置 | |
US20160006428A1 (en) | Switching circuits having ferrite beads | |
EP3442020A1 (en) | Power semiconductor module | |
US9698701B2 (en) | Power module packaging structure and method for manufacturing the same | |
US20180183432A1 (en) | Semiconductor apparatus and inverter system | |
JP2017162866A (ja) | 半導体装置 | |
US20180102308A1 (en) | Semiconductor device and semiconductor module | |
US20150137697A1 (en) | Integrated light source driving circuit and light source module using the same | |
JP6275574B2 (ja) | 半導体装置 | |
JP5760134B2 (ja) | 半導体装置 | |
US20160056131A1 (en) | Semiconductor device | |
JP2009273272A (ja) | インバータモジュール | |
JP6240262B2 (ja) | 半導体装置 | |
JP2004134460A (ja) | 半導体装置 | |
US10553543B2 (en) | Guard bond wires in an integrated circuit package | |
US20200209905A1 (en) | Electronic device, power source circuit, and integrated circuit | |
US9337174B2 (en) | Semiconductor device for suppressing inductance | |
US20220068777A1 (en) | Low-inductance connecting device for connecting a semiconductor module and an intermediate circuit capacitor | |
JP2016184667A (ja) | 半導体装置 | |
US9257946B2 (en) | Amplifier circuits | |
US20230402922A1 (en) | Power converter | |
US11737212B2 (en) | Electronic component package, electronic assembly, voltage regulation module, and voltage regulator member | |
JP2015173595A (ja) | 半導体装置 | |
JP5228873B2 (ja) | 半導体電力変換装置の積層配線導体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180110 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6275574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |