JP6266038B2 - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
JP6266038B2
JP6266038B2 JP2016092846A JP2016092846A JP6266038B2 JP 6266038 B2 JP6266038 B2 JP 6266038B2 JP 2016092846 A JP2016092846 A JP 2016092846A JP 2016092846 A JP2016092846 A JP 2016092846A JP 6266038 B2 JP6266038 B2 JP 6266038B2
Authority
JP
Japan
Prior art keywords
film
layer
light emitting
substrate
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016092846A
Other languages
Japanese (ja)
Other versions
JP2016136544A (en
Inventor
山崎 舜平
舜平 山崎
高山 徹
徹 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2016092846A priority Critical patent/JP6266038B2/en
Publication of JP2016136544A publication Critical patent/JP2016136544A/en
Application granted granted Critical
Publication of JP6266038B2 publication Critical patent/JP6266038B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

発光装置、特に、プラスチック基板上に形成された有機発光素子(OLED:Organic
Light Emitting Device)を有する発光装置に関する。また、該OLEDパネルにコント
ローラを含むIC等を実装した、OLEDモジュールに関する。なお本明細書において、
OLEDパネル及びOLEDモジュールを共に発光装置と総称する。本発明はさらに、該
発光装置を用いた電子機器に関する。
Light-emitting devices, especially organic light-emitting elements (OLED: Organic) formed on plastic substrates
The present invention relates to a light emitting device having a light emitting device. The present invention also relates to an OLED module in which an IC including a controller is mounted on the OLED panel. In this specification,
Both OLED panels and OLED modules are collectively referred to as light emitting devices. The present invention further relates to an electronic apparatus using the light emitting device.

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタは
ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices is urgently required.

このような画像表示装置を利用したアプリケーションは様々なものが期待されているが
、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用され
ているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表
的にはフレキシブルなプラスチックフィルムの上にTFT素子を形成することが試みられ
ている。
Various applications using such an image display device are expected, but the use for portable devices is attracting attention. Currently, many glass substrates and quartz substrates are used, but they have the disadvantage of being easily broken and heavy. Further, in mass production, it is difficult to increase the size of a glass substrate or a quartz substrate, which is not suitable. Therefore, attempts have been made to form TFT elements on a flexible substrate, typically a flexible plastic film.

しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせ
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のTFTを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な発光素子は実現
されていない。
However, since the heat resistance of the plastic film is low, the maximum temperature of the process has to be lowered, and as a result, TFTs having better electrical characteristics cannot be formed than when formed on a glass substrate. For this reason, a high-performance light-emitting element using a plastic film has not been realized.

近年、自発光型素子としてOLEDを有したアクティブマトリクス型発光装置(以下、
単に発光装置と呼ぶ)の研究が活発化している。発光装置は有機発光装置(OELD:Or
ganic EL Display)又は有機ライトエミッティングダイオード(OLED:Organic Ligh
t Emitting Diode)とも呼ばれている。
In recent years, an active matrix light-emitting device (hereinafter, referred to as an active matrix light-emitting device) having an OLED as a self-luminous element.
Research on the light-emitting device is active. The light emitting device is an organic light emitting device (OELD: Or
ganic EL Display) or organic light emitting diode (OLED: Organic Ligh)
t Emitting Diode).

OLEDは自ら発光するため視認性が高く、液晶表示装置(LCD)で必要なバックライ
トが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため、OLEDを用
いた発光装置は、CRTやLCDに代わる表示装置として注目されている。
The OLED emits light by itself and has high visibility, is not required for a backlight necessary for a liquid crystal display device (LCD), is optimal for thinning, and has no restriction on the viewing angle. For this reason, light emitting devices using OLEDs have attracted attention as display devices that replace CRTs and LCDs.

もし、プラスチックフィルム等の可撓性を有する基板の上に有機発光素子(OLED:
Organic Light Emitting Device)が形成された発光装置を作製することができれば、厚
みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンド
ウ等などにも用いることができる。よって、その用途は携帯機器のみに限られず、応用範
囲は非常に広い。
If a flexible substrate such as a plastic film is used, an organic light emitting device (OLED:
If a light emitting device having an organic light emitting device) can be manufactured, it can be used for a display having a curved surface, a show window, and the like in addition to being thin and lightweight. Therefore, the application is not limited to portable devices, and the application range is very wide.

しかし、プラスチックからなる基板は、一般的に水分や酸素を透過しやすく、有機発光
層はこれらのものによって劣化が促進されるので、特に発光装置の寿命が短くなりやすい
。そこで従来では、プラスチック基板とOLEDの間に窒化珪素や窒化酸化珪素などから
なる絶縁膜を設け、水分や酸素の有機発光層への混入を防いでいた。しかしながら、窒化
珪素や窒化酸化珪素などからなる絶縁膜では水分や酸素の有機発光層への混入を十分防止
することは困難であった。
However, a substrate made of plastic is generally easy to transmit moisture and oxygen, and deterioration of the organic light emitting layer is promoted by these materials. Therefore, the lifetime of the light emitting device is particularly likely to be shortened. Therefore, conventionally, an insulating film made of silicon nitride, silicon nitride oxide, or the like is provided between the plastic substrate and the OLED to prevent moisture and oxygen from being mixed into the organic light emitting layer. However, it has been difficult to sufficiently prevent moisture and oxygen from being mixed into the organic light emitting layer with an insulating film made of silicon nitride, silicon nitride oxide, or the like.

加えて、プラスチックフィルム等の基板は一般的に熱に弱く、窒化珪素や窒化酸化珪素
などの絶縁膜の成膜温度を高くしすぎると、基板が変形しやすくなる。
また、成膜温度が低すぎると膜質の低下につながり、水分や酸素の透過を十分防ぐことが
難しくなる。
In addition, a substrate such as a plastic film is generally vulnerable to heat, and if the film formation temperature of an insulating film such as silicon nitride or silicon nitride oxide is too high, the substrate is likely to be deformed.
On the other hand, if the film formation temperature is too low, the film quality is deteriorated and it is difficult to sufficiently prevent the permeation of moisture and oxygen.

また、プラスチックフィルム等の基板上に設けた素子を駆動する際、局所的に発熱が生
じて基板の一部が変形、変質してしまうことも問題になっている。
Another problem is that when a device provided on a substrate such as a plastic film is driven, heat is locally generated and a part of the substrate is deformed or deteriorated.

さらに、水分や酸素の透過を防ぐために、窒化珪素や窒化酸化珪素などの絶縁膜の膜厚
を厚くすると、応力が大きくなり、クラック(亀裂)が入りやすくなる。また、膜厚を厚
くすると、基板が曲げられたときに膜にクラックが入りやすくなる。また、基板を剥離す
る際、被剥離層が曲げられ、被剥離層にクラックが入ることもある。
Further, when the thickness of an insulating film such as silicon nitride or silicon nitride oxide is increased in order to prevent moisture and oxygen from permeating, stress increases and cracks are likely to occur. Further, when the film thickness is increased, the film is likely to crack when the substrate is bent. Further, when the substrate is peeled off, the peeled layer is bent, and the peeled layer may be cracked.

また、TFTは、水分や酸素に加え、アルカリ金属(Li、Cs、Na等)やアルカリ
土類金属(Ca、Mg等)や他の金属元素の不純物が活性層に拡散すると特性が変化しや
すい。
In addition to moisture and oxygen, TFT characteristics easily change when impurities of alkali metals (Li, Cs, Na, etc.), alkaline earth metals (Ca, Mg, etc.) and other metal elements diffuse into the active layer. .

また、最終製品とした後においても、他の不純物、例えば人の汗や接続部品からの不純
物が拡散し、有機発光層やTFTの活性層に混入すると、変質や劣化が促進される恐れが
ある。
In addition, even after the final product is formed, other impurities such as human sweat and impurities from connection parts diffuse and mix in the organic light emitting layer and the active layer of the TFT, which may promote deterioration and deterioration. .

本発明は上記問題に鑑み、水分や酸素やアルカリ金属やアルカリ土類金属などの不純物の
拡散による劣化を抑えることが可能な発光装置、具体的には、プラスチック基板上に形成
されたOLEDを有する発光装置の提供を課題とする。
In view of the above problems, the present invention includes a light emitting device capable of suppressing deterioration due to diffusion of impurities such as moisture, oxygen, alkali metal, and alkaline earth metal, specifically, an OLED formed on a plastic substrate. An object is to provide a light-emitting device.

本発明は、プラスチック基板上に、酸素や水分がOLEDの有機発光層に入り込むのを防
ぎ、且つアルカリ金属およびアルカリ土類金属などの不純物がTFTの活性層に入り込む
のを防ぐことの可能なAlNXYで示される層からなる膜(以下、バリア膜)を設ける。
The present invention prevents AlN and moisture from entering an organic light emitting layer of an OLED on a plastic substrate and prevents impurities such as alkali metals and alkaline earth metals from entering an active layer of a TFT. A film (hereinafter referred to as a barrier film) including a layer represented by X O Y is provided.

本明細書で開示する発明の構成は、絶縁表面を有する基板上に陰極と、該陰極に接する有
機化合物層と、該有機化合物層に接する陽極とを有する発光素子を備えた発光装置であっ
て、前記基板に接してAlNXYで示される層が設けられていることを特徴とする発光装
置である。
The structure of the invention disclosed in this specification is a light-emitting device including a light-emitting element including a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer on a substrate having an insulating surface. The light emitting device is characterized in that a layer indicated by AlN X O Y is provided in contact with the substrate.

なお、上記アルミニウムを含む窒化酸化物層は、窒素を2.5atm%〜47.5atm%含
む膜であり、水分や酸素をブロッキングすることができる効果に加え、熱伝導性が高く放
熱効果を有し、さらには透光性が非常に高いという特徴を有している。加えて、アルカリ
金属やアルカリ土類金属などの不純物がTFTの活性層に入り込むのを防ぐことができる
Note that the nitrided oxide layer containing aluminum is a film containing 2.5 to 47.5 atm% nitrogen, and has a high thermal conductivity and a heat dissipation effect in addition to the effect of blocking moisture and oxygen. In addition, it has a feature that the translucency is very high. In addition, impurities such as alkali metals and alkaline earth metals can be prevented from entering the active layer of the TFT.

また、2枚の基板で挟んで酸素や水分がOLEDの有機発光層に入り込むのを防ぐ構成と
してもよく、本発明の他の構成は、陰極と、該陰極に接する有機化合物層と、該有機化合
物層に接する陽極とを有する発光素子を第1の基板と第2の基板との間に挟んだ発光装置
であって、前記第1の基板または前記第2の基板には、AlNXYで示される層が設けら
れ、且つ、前記発光素子は、AlNXYで示される層で覆われていることを特徴とする発
光装置である。
Further, it may be configured to prevent oxygen and moisture from entering the organic light emitting layer of the OLED by sandwiching the two substrates. The other configuration of the present invention includes a cathode, an organic compound layer in contact with the cathode, and the organic compound layer. A light emitting device in which a light emitting element having an anode in contact with a compound layer is sandwiched between a first substrate and a second substrate, wherein the first substrate or the second substrate has an AlN X O Y in the layer is provided as shown, and, the light emitting element is a light emitting apparatus characterized by being covered with a layer indicated by AlN X O Y.

さらに、2枚の基板で挟む際には接着層で基板同士を接着することになるが、両基板に
バリア膜を設けても、接着層を通過して水分や酸素などの不純物が侵入してくる恐れがあ
る。そこで、上記発光素子を覆うパッシベーション膜(保護膜とも呼ぶ)としてAlNX
Yで示される層を用い、上記発光素子をバリア膜とパッシベーション膜とで包む構造と
することが好ましい。加えて、上記発光素子を覆って、AlNXYで示される層からなる
パッシベーション膜を2層以上設けて、さらに該2層のパッシベーション膜の間に樹脂を
含む応力緩和膜(以下、応力緩和膜と呼ぶ)を設けてもよい。パッシベーション膜に比べ
て応力が小さい応力緩和膜を、応力緩和膜の間に挟むことで、全体の応力を緩和すること
ができる。
Further, when sandwiching between two substrates, the substrates are bonded to each other with an adhesive layer. However, even if a barrier film is provided on both substrates, impurities such as moisture and oxygen penetrate through the adhesive layer. There is a risk of coming. Therefore, as a passivation film (also called a protective film) covering the light emitting element, AlN x
Using the layer represented by O Y, it is preferable that the structure surrounding the light emitting element in the barrier film and the passivation film. In addition, two or more passivation films made of AlN X O Y are provided so as to cover the light emitting element, and a stress relaxation film containing a resin between the two passivation films (hereinafter referred to as stress relaxation film). May be provided). By sandwiching a stress relaxation film having a smaller stress than the passivation film between the stress relaxation films, the overall stress can be relaxed.

また、本発明は、プラスチック基板上に、酸素や水分がOLEDの有機発光層に入り込
むのを防ぐバリア膜と、前記バリア膜よりも応力の小さい有機樹脂からなる層(応力緩和
膜)との積層を設けてもよく、本発明の他の構成は、絶縁表面を有する基板上に陰極と、
該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を備え
た発光装置であって、前記基板に接してAlNXYで示される層と有機樹脂からなる層と
の積層が設けられていることを特徴とする発光装置である。
The present invention also provides a laminate of a barrier film that prevents oxygen and moisture from entering an organic light emitting layer of an OLED and a layer made of an organic resin having a lower stress than the barrier film (stress relaxation film) on a plastic substrate. Other configurations of the present invention include a cathode on a substrate having an insulating surface,
A light-emitting device including a light-emitting element having an organic compound layer in contact with the cathode and an anode in contact with the organic compound layer, wherein the layer is made of AlN X O Y in contact with the substrate and a layer made of an organic resin The light emitting device is provided with a stack of layers.

また、2枚の基板で挟んで酸素や水分がOLEDの有機発光層に入り込むのを防ぐ構成と
してもよく、本発明の他の構成は、陰極と、該陰極に接する有機化合物層と、該有機化合
物層に接する陽極とを有する発光素子を第1の基板と第2の基板との間に挟んだ発光装置
であって、前記第1の基板または前記第2の基板には、AlNXYで示される層と有機樹
脂からなる層との積層が設けられ、且つ、前記発光素子は、AlNXYで示される層で覆
われていることを特徴とする発光装置である。
Further, it may be configured to prevent oxygen and moisture from entering the organic light emitting layer of the OLED by sandwiching the two substrates. The other configuration of the present invention includes a cathode, an organic compound layer in contact with the cathode, and the organic compound layer. A light emitting device in which a light emitting element having an anode in contact with a compound layer is sandwiched between a first substrate and a second substrate, wherein the first substrate or the second substrate has an AlN X O Y And a layer made of an organic resin, and the light-emitting element is covered with a layer represented by AlN x O Y.

具体的には、AlNXYで示される層からなるバリア膜を2層以上設けて、さらに該2層
のバリア膜の間に樹脂を含む応力緩和膜(以下、応力緩和膜と呼ぶ)を設ける。そして、
該3層以上の絶縁膜上にOLEDを形成して密封することにより、発光装置を形成する。
Specifically, two or more barrier films made of AlN X O Y are provided, and a stress relaxation film containing a resin between the two barrier films (hereinafter referred to as a stress relaxation film). Provide. And
A light emitting device is formed by forming and sealing an OLED on the three or more insulating films.

本発明では、AlNXYで示される層からなる複数のバリア膜を積層することで、バリ
ア膜にクラックが生じても、他のバリア膜で水分や酸素などの不純物が有機発光層に入り
込むのを効果的に防ぐことができ、アルカリ金属などの不純物がTFTの活性層に入り込
むのを効果的に防ぐことができる。
In the present invention, by laminating a plurality of barrier films composed of layers represented by AlN X O Y , impurities such as moisture and oxygen enter the organic light emitting layer even if cracks occur in the barrier film. Can be effectively prevented, and impurities such as alkali metals can be effectively prevented from entering the active layer of the TFT.

また、バリア膜に比べて応力が小さい応力緩和膜を、応力緩和膜の間に挟むことで、全体
の応力を緩和することができる。よって、トータルのバリア膜の厚さは同じであっても、
1層のみのバリア膜に比べて、応力緩和膜を間に挟んだバリア膜は、応力によるクラック
が入りにくい。
In addition, the entire stress can be relaxed by sandwiching a stress relaxation film having a smaller stress than the barrier film between the stress relaxation films. Therefore, even if the total barrier film thickness is the same,
Compared to a single-layer barrier film, a barrier film with a stress relaxation film interposed therebetween is less prone to cracking due to stress.

したがって、1層のみのバリア膜に比べて、トータルのバリア膜の膜厚は同じであっても
、水分や酸素などの不純物の有機発光層への混入を効果的に防ぐことができ、さらに、応
力によるクラックが入りにくい。
Therefore, even if the total thickness of the barrier film is the same as that of the single barrier film, it is possible to effectively prevent impurities such as moisture and oxygen from being mixed into the organic light emitting layer. Hard to crack due to stress.

また、バリア膜と応力緩和膜の積層により、よりフレキシブルになり、曲げたときのクラ
ックを防ぐことができる。
Further, the lamination of the barrier film and the stress relaxation film makes it more flexible and can prevent cracks when bent.

また、上記各構成において、前記有機樹脂からなる層は、AlNXYで示される層より
も応力が小さい材料、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、
ベンゾシクロブテン、またはエポキシ樹脂から選ばれた単層、またはそれらの積層からな
ることを特徴としている。また、上記各構成において、前記有機樹脂からなる層は、前記
基板を接着する接着層を含むことを特徴としている。
In each of the above structures, the layer made of the organic resin is made of a material having a stress lower than that of the layer represented by AlN X O Y , for example, polyimide, acrylic, polyamide, polyimide amide,
It is characterized by comprising a single layer selected from benzocyclobutene or an epoxy resin, or a laminate thereof. In each of the above structures, the layer made of the organic resin includes an adhesive layer that adheres the substrate.

また、上記各構成において、前記基板は、可撓性を有するプラスチック基板であれば特
に限定されないが、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスル
ホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナ
イロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエー
テルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PB
T)、ポリイミドから選ばれた1種または複数種からなるプラスチック基板である。
Moreover, in each said structure, although the said board | substrate will not be specifically limited if it is a plastic substrate which has flexibility, For example, a polyethylene terephthalate (PET), a polyether sulfone (PES), a polyethylene naphthalate (PEN), polycarbonate ( PC), nylon, polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (PEI), polyarylate (PAR), polybutylene terephthalate (PB)
T), a plastic substrate made of one or more selected from polyimide.

また、本発明の他の構成は、AlNXYで示される層上に有機樹脂からなる層と、該層
上にAlNXYで示される層とが積層形成されたポリイミド基板上に、陰極と、該陰極に
接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を備えた発光装
置である。
In addition, another configuration of the present invention is a polyimide substrate in which a layer made of an organic resin on a layer represented by AlN X O Y and a layer represented by AlN X O Y are laminated on the layer. A light-emitting device including a light-emitting element having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer.

また、本発明の他の構成は、AlNXYで示される層上に有機樹脂からなる層と、該層
上にAlNXYで示される層とが積層形成されたポリエチレンサルファイル基板上に、陰
極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子
を備えた発光装置である。
In addition, another configuration of the present invention is a polyethylene sulfide substrate in which a layer made of an organic resin on a layer represented by AlN x O Y and a layer represented by AlN x O Y are laminated on the layer. The light emitting device further includes a light emitting element having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer.

また、本発明の他の構成は、AlNXYで示される層上に有機樹脂からなる層と、該層
上にAlNXYで示される層とが積層形成されたポリカーボネート基板上に、陰極と、該
陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子を備えた
発光装置である。
In addition, another configuration of the present invention is a polycarbonate substrate in which a layer made of an organic resin on a layer represented by AlN X O Y and a layer represented by AlN X O Y are stacked on the layer. A light-emitting device including a light-emitting element having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer.

また、本発明の他の構成は、AlNXYで示される層上に有機樹脂からなる層と、該層
上にAlNXYで示される層とが積層形成されたポリエチレンテレフタレート基板上に、
陰極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素
子を備えた発光装置である。
In addition, another configuration of the present invention is a polyethylene terephthalate substrate in which a layer made of an organic resin on a layer represented by AlN X O Y and a layer represented by AlN X O Y are laminated on the layer. ,
A light-emitting device including a light-emitting element having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer.

また、本発明の他の構成は、AlNXYで示される層上に有機樹脂からなる層と、該層
上にAlNXYで示される層とが積層形成されたポリエチレンナフタレート基板上に、陰
極と、該陰極に接する有機化合物層と、該有機化合物層に接する陽極とを有する発光素子
を備えた発光装置である。
Another configuration of the present invention is a polyethylene naphthalate substrate in which a layer made of an organic resin on a layer represented by AlN X O Y and a layer represented by AlN X O Y are laminated on the layer. The light emitting device further includes a light emitting element having a cathode, an organic compound layer in contact with the cathode, and an anode in contact with the organic compound layer.

また、本発明の他の構成は、発光装置と外部との間にAlNXYで示される層または有
機樹脂からなる層を単層または多層有していることを特徴とする電子機器である。
Another embodiment of the present invention is an electronic device including a single layer or a multilayer of a layer represented by AlN X O Y or a layer made of an organic resin between the light emitting device and the outside. .

また、上記各構成において、前記AlNXYで示される層は、周期律13族元素または
周期律15族元素の不純物を0.1atm%〜5atm%含むことを特徴としている。
In each of the above structures, the layer represented by AlN X O Y includes 0.1 to 5 atm% impurities of a periodic group 13 element or a periodic group 15 element.

また、上記各構成において、リン元素またはボロン元素を0.1atm%〜5atm%含むこ
とを特徴とする発光装置。
In each of the above structures, the light-emitting device includes 0.1 atm% to 5 atm% of a phosphorus element or a boron element.

また、上記各構成における上記AlNXYで示される層により、素子の発熱を拡散させ
て素子の劣化を抑える効果とともに、プラスチック基板の変形や変質を保護する効果を有
する。
In addition, the layer represented by the AlN X O Y in each of the above-described structures has an effect of suppressing the deterioration of the element by diffusing the heat generation of the element and protecting the deformation and alteration of the plastic substrate.

なお、本明細書では、OLEDの陽極と陰極の間に形成された全ての層を有機発光層と定
義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子
輸送層等が含まれる。基本的にOLEDは、陽極/発光層/陰極が順に積層された構造を
有しており、この構造に加えて、陽極/正孔注入層/発光層/陰極や、陽極/正孔注入層
/発光層/電子輸送層/陰極等の順に積層した構造を有していることもある。
In this specification, all layers formed between the anode and the cathode of the OLED are defined as organic light emitting layers. Specifically, the organic light emitting layer includes a light emitting layer, a hole injection layer, an electron injection layer, a hole transport layer, an electron transport layer, and the like. Basically, the OLED has a structure in which an anode / light emitting layer / cathode is laminated in this order. In addition to this structure, the anode / hole injection layer / light emitting layer / cathode and the anode / hole injection layer / The light emitting layer / electron transport layer / cathode may be stacked in this order.

また、OLEDは、電場を加えることで発生するルミネッセンス(Electroluminescence
)が得られる有機化合物(有機発光材料)を含む層(以下、有機発光層と記す)と、陽極
と、陰極とを有している。有機化合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光
)とがあるが、本発明の発光装置は、上述した発光のうちの、いずれか一方の発光を用い
ていても良いし、または両方の発光を用いていても良い。
OLEDs emit luminescence (Electroluminescence) generated by applying an electric field.
), A layer containing an organic compound (organic light emitting material) (hereinafter referred to as an organic light emitting layer), an anode, and a cathode. Luminescence in organic compounds includes light emission (fluorescence) when returning from the singlet excited state to the ground state and light emission (phosphorescence) when returning from the triplet excited state to the ground state. Any one of the above-described light emission may be used, or both light emission may be used.

本発明のバリア膜(AlNXY膜)を複数積層することで、バリア膜にクラックが生じて
も、他のバリア膜で水分や酸素などの不純物の有機発光層への混入を効果的に防ぐことが
できる。また、本発明のバリア膜(AlNXY膜)により、素子の発熱を拡散させて素子
の劣化を抑える効果とともに、プラスチック基板の変形や変質を保護する効果を有する。
By laminating a plurality of barrier films (AlN X O Y films) of the present invention, even if a crack occurs in the barrier film, other barrier films effectively mix impurities such as moisture and oxygen into the organic light emitting layer. Can be prevented. Further, the barrier film (AlN X O Y film) of the present invention has the effect of suppressing the deterioration of the element by diffusing the heat generation of the element and protecting the deformation and alteration of the plastic substrate.

加えて、本発明のバリア膜(AlNXY膜)は、アルカリ金属やアルカリ土類金属など
の不純物のTFTの活性層及び有機発光層への混入を効果的に防ぐことができる。
In addition, the barrier film (AlN X O Y film) of the present invention can effectively prevent impurities such as alkali metals and alkaline earth metals from being mixed into the active layer and the organic light emitting layer of the TFT.

また、本発明のバリア膜(AlNXY膜)に比べて応力が小さい応力緩和膜を、複数のバ
リア膜の間に挟むことで、絶縁膜全体の応力を緩和することができる。
よって、外力が与えられても破壊することなく、フレキシブルな発光装置とすることがで
きる。
Moreover, the stress of the whole insulating film can be relieved by sandwiching a stress relaxation film having a smaller stress than the barrier film (AlN X O Y film) of the present invention between the plurality of barrier films.
Therefore, a flexible light-emitting device can be obtained without being broken even when an external force is applied.

ELモジュールの上面図および断面図。The top view and sectional drawing of EL module. 外力が加わったときのELモジュールの外観図。The external view of an EL module when an external force is applied. TFTの作製工程を示す図。10A and 10B show a manufacturing process of a TFT. TFTの作製工程を示す図。10A and 10B show a manufacturing process of a TFT. OLEDが設けられたアクティブマトリクス基板の断面図。Sectional drawing of the active-matrix board | substrate with which OLED was provided. 実施例3を説明する工程断面図。Process sectional drawing explaining Example 3. FIG. 実施例3を説明する工程断面図。Process sectional drawing explaining Example 3. FIG. 実施例4を説明するELモジュールの断面図。Sectional drawing of EL module explaining Example 4. FIG. 実施例5を説明するELモジュールの断面図。Sectional drawing of EL module explaining Example 5. FIG. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 本発明のAlNXY膜の透過率を示すグラフである。Is a graph showing the transmittance of the AlN X O Y film of the present invention. 本発明のAlNXY膜のESCA分析結果である。A ESCA analysis of AlN X O Y film of the present invention. BTストレスでのMOS特性(AlNXY膜)である。MOS characteristics (AlN x O y film) under BT stress. BTストレスでのMOS特性(SiN膜)である。(比較例)MOS characteristics (SiN film) under BT stress. (Comparative example)

本発明の実施形態について、以下に説明する。   Embodiments of the present invention will be described below.

図1(A)は、ELモジュールを示す上面図、図1(B)は図1(A)をA−A’で切
断した断面図である。図1(B)において、表面にバリア膜として機能するAlNXY
示される層(AlNXY膜とも呼ぶ)10bと、応力緩和膜(有機樹脂)10cと、Al
XY膜10dとの積層が設けられた可撓性を有するフィルム基板10a(例えば、プラ
スチック基板等)が接着層33で絶縁膜11と接着されている。なお、接着層33もバリ
ア膜よりも応力の小さい材料を用いて応力緩和膜として機能させてもよい。このように、
複数のバリア膜10b、10dを積層することで、バリア膜にクラックが生じても、他の
バリア膜で水分や酸素などの不純物が有機発光層に入り込むのを効果的に防ぐことができ
る。加えて、複数のバリア膜の間に応力緩和膜を設けることによって、よりフレキシブル
な発光装置になり、曲げたときのクラックを防ぐことができる。
1A is a top view showing an EL module, and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. 1A. In FIG. 1 (B), the surface (also referred to as AlN X O Y film) layer represented by AlN X O Y which functions as a barrier film and 10b, and the stress relaxation layer (organic resin) 10c, Al
A flexible film substrate 10 a (for example, a plastic substrate) provided with a laminate with the N X O Y film 10 d is bonded to the insulating film 11 with an adhesive layer 33. Note that the adhesive layer 33 may also function as a stress relaxation film using a material having a stress smaller than that of the barrier film. in this way,
By laminating the plurality of barrier films 10b and 10d, even if a crack occurs in the barrier film, it is possible to effectively prevent impurities such as moisture and oxygen from entering the organic light emitting layer in the other barrier films. In addition, by providing a stress relaxation film between the plurality of barrier films, a more flexible light-emitting device can be obtained and cracks when bent can be prevented.

また、膜厚100nmにおけるAlNXY膜の透過率を図12に示す。図12に示すよう
に、AlNXY膜は透光性が非常に高く(可視光領域で透過率80%〜91.3%)、発
光素子からの発光の妨げにならない。
Further, the transmittance of the AlN x O y film at a film thickness of 100 nm is shown in FIG. As shown in FIG. 12, the AlN X O Y film has very high translucency (transmittance of 80% to 91.3% in the visible light region) and does not hinder light emission from the light emitting element.

本発明において、AlNXY膜は、スパッタ法を用い、例えば、窒化アルミニウム(A
lN)ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成
膜する。AlNXY膜は、窒素を数atm%以上、好ましくは2.5atm%〜47.5atm%
含む範囲であればよく、スパッタ条件(基板温度、原料ガスおよびその流量、成膜圧力な
ど)を適宜調節することによって窒素濃度を調節することができる。なお、得られたAl
XY膜のESCA(Electron Spectroscopy for Analysis)での分析による組成を図1
3に示す。また、アルミニウム(Al)ターゲットを用い、窒素ガス及び酸素ガスを含む
雰囲気下にて成膜してもよい。なお、スパッタ法に限定されず、蒸着法やその他の公知技
術を用いてもよい。
In the present invention, the AlN X O Y film is formed by sputtering, for example, aluminum nitride (A
lN) Using a target, film formation is performed in an atmosphere in which argon gas, nitrogen gas, and oxygen gas are mixed. The AlN X O Y film contains several atm% or more of nitrogen, preferably 2.5 atm% to 47.5 atm%.
The nitrogen concentration can be adjusted by appropriately adjusting the sputtering conditions (substrate temperature, source gas and its flow rate, film forming pressure, etc.). The obtained Al
Fig. 1 shows the composition of N X O Y film analyzed by ESCA (Electron Spectroscopy for Analysis).
3 shows. Alternatively, an aluminum (Al) target may be used to form a film in an atmosphere containing nitrogen gas and oxygen gas. Note that the present invention is not limited to the sputtering method, and a vapor deposition method or other known techniques may be used.

また、AlNXY膜による水分や酸素のブロッキング効果を確認するため、膜厚200
nmのAlNXY膜が設けられたフィルム基板でOLEDを封止したサンプルと、膜厚2
00nmのSiN膜が設けられたフィルム基板でOLEDを封止したサンプルとを用意し
て、85度に加熱した水蒸気雰囲気中での経時変化を調べる実験を行ったところ、SiN
膜のサンプルに比べ、AlNXY膜のサンプルのほうがOLEDの寿命が長く、長時間の
発光が可能であった。この実験結果から、AlNXY膜は、SiN膜よりも装置外から水
分や酸素などの不純物といった有機化合物層の劣化を促す物質が侵入することを防げる材
料膜であることが読み取れる。
Further, in order to confirm the blocking effect of moisture and oxygen by the AlN X O Y film, the film thickness is 200
a sample in which an OLED is sealed with a film substrate provided with a nm AlN x O y film, and a film thickness of 2
A sample in which an OLED was sealed with a film substrate provided with a 00 nm SiN film was prepared, and an experiment was conducted to examine changes over time in a steam atmosphere heated to 85 degrees.
Compared with the film sample, the AlN X O Y film sample had a longer OLED life and could emit light for a long time. From this experimental result, it can be read that the AlN X O Y film is a material film that can prevent a substance that promotes deterioration of the organic compound layer, such as impurities such as moisture and oxygen, from entering from the outside of the SiN film.

また、AlNXY膜によるアルカリ金属のブロッキング効果を確認するため、シリコン
基板上に膜厚50nmの熱酸化膜を設け、その上に膜厚40nmのAlNXY膜を設け、
その上にLiを含むアルミニウム電極を設け、これらの膜が設けられた面とは反対側のシ
リコン基板面にSiを含むアルミニウム電極を設けて300℃、1時間の熱処理を行った
後、BTストレス試験(±1.7MV/cm、150℃、1時間)を行いMOS特性(C
−V特性)を測定した。実験結果を図14に示す。図14に示したC―V特性は、プラス
の電圧を印加した時、即ち+BTの時、プラス側にシフトしていることから、シフトした
原因はLiではなく、AlNXY膜によるアルカリ金属のブロッキング効果が有ることが
確認できた。比較のため、MOSの上方に絶縁膜(膜厚100nmの窒化シリコン膜)を
介してAlLi合金を形成し、同様にそのMOSの特性変動を調べた。結果を図15に示
す。プラスの電圧を印加した時、即ち+BTの時、図15に示したC−V特性変動は大き
くマイナス側にシフトしており、その原因は、主にLiが活性層へ混入したことであると
考えられる。
Further, in order to confirm the alkali metal blocking effect by the AlN X O Y film, a 50 nm thick thermal oxide film is provided on the silicon substrate, and a 40 nm thick AlN X O Y film is provided thereon.
An aluminum electrode containing Li is provided thereon, an aluminum electrode containing Si is provided on the surface of the silicon substrate opposite to the surface on which these films are provided, heat treatment is performed at 300 ° C. for 1 hour, and then BT stress is applied. Test (± 1.7 MV / cm, 150 ° C., 1 hour) was conducted to obtain MOS characteristics (C
-V characteristic) was measured. The experimental results are shown in FIG. The CV characteristic shown in FIG. 14 is shifted to the positive side when a positive voltage is applied, that is, at + BT. Therefore, the cause of the shift is not Li but the alkali metal by the AlN X O Y film. It was confirmed that there was a blocking effect. For comparison, an AlLi alloy was formed above the MOS via an insulating film (a silicon nitride film having a thickness of 100 nm), and the characteristic variation of the MOS was similarly examined. The results are shown in FIG. When a positive voltage is applied, that is, at + BT, the CV characteristic fluctuation shown in FIG. 15 is greatly shifted to the negative side, and the cause is that Li is mainly mixed into the active layer. Conceivable.

また、AlNXY膜でプラスチック基板の両面のみを覆う構成としてもよい。 Further, a configuration may be adopted that in AlN X O Y film covering only both sides of the plastic substrate.

なお、ここでは耐熱性を有する基板上に絶縁膜11、絶縁膜20を設け、その上に画素部
22、ソース側駆動回路14、及びゲート側駆動回路13を設けた後、カバー材を接着し
て固定し、耐熱性を有する基板を剥離した後、上記フィルム基板を貼りつけているが、特
に限定されず、画素部22、ソース側駆動回路14、及びゲート側駆動回路13の形成温
度に耐え得るフィルム基板であれば、フィルム基板上に画素部22、ソース側駆動回路1
4、及びゲート側駆動回路13を形成すればよく、その場合、接着層を設ける必要はない
Here, the insulating film 11 and the insulating film 20 are provided over a heat-resistant substrate, and the pixel portion 22, the source side driver circuit 14, and the gate side driver circuit 13 are provided thereon, and then a cover material is bonded thereto. The film substrate is attached after the substrate having heat resistance is peeled off, but is not particularly limited, and can withstand the formation temperature of the pixel portion 22, the source side driver circuit 14, and the gate side driver circuit 13. If it is a film substrate to be obtained, the pixel unit 22 and the source side drive circuit 1 are provided on the film substrate
4 and the gate side drive circuit 13 may be formed. In that case, it is not necessary to provide an adhesive layer.

耐熱性を有する基板(ガラス基板や石英基板)を剥離する技術は特に限定されず、ここ
では、膜の内部応力を利用して剥離を行う剥離方法、具体的には、耐熱性を有する基板上
に熱処理によって膜剥がれ(ピーリング)などのプロセス上の異常は生じない第1の材料
層と第2の材料層との積層を設け、該積層上に素子(TFTや発光素子)を形成した後、
物理的手段、代表的には機械的な力を加えること、例えば人間の手で引き剥がすことで容
易に第2の材料層の層内または界面において、きれいに分離できる方法を用いる。第1の
材料層と第2の材料層との結合力は、熱エネルギーには耐え得る強さを有している一方、
剥離する直前において、引張応力を有する第1の材料層と圧縮応力を有する第2の材料層
との間には応力歪みを有しているため、力学的エネルギーに弱く、剥離する。ここでは、
第1の材料層としてタングステン膜を用い、第2の材料層としてスパッタ法による酸化珪
素膜を用いて剥離させたため、絶縁膜11が第2の材料層に相当している。
The technology for peeling off a substrate having heat resistance (a glass substrate or a quartz substrate) is not particularly limited, and here, a peeling method using the internal stress of the film, specifically, on a substrate having heat resistance After providing a stack of a first material layer and a second material layer that does not cause a process abnormality such as film peeling (peeling) by heat treatment, and forming an element (TFT or light emitting element) on the stack,
Use a method that can be easily separated in the layer or interface of the second material layer by applying physical means, typically mechanical force, for example, by peeling it with a human hand. While the bonding force between the first material layer and the second material layer has a strength that can withstand thermal energy,
Immediately before the separation, the first material layer having a tensile stress and the second material layer having a compressive stress have a stress strain, so that they are weak against mechanical energy and are separated. here,
Since the tungsten film is used as the first material layer and the silicon material film formed by sputtering is used as the second material layer, the insulating film 11 corresponds to the second material layer.

また、耐熱性を有する基板を剥離する他の技術として、分離層を介して存在する被剥離
層を前記基板から剥離する剥離方法(特開平10−125929号公報、特開平10−1
25931号公報)を用いてもよい。上記公報に記載の技術は、非晶質シリコン(または
ポリシリコン)からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シ
リコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるとい
うものである。
Further, as another technique for peeling a substrate having heat resistance, a peeling method for peeling a layer to be peeled existing through a separation layer from the substrate (JP-A-10-125929, JP-A-10-1).
25931) may be used. The technique described in the above publication provides a separation layer made of amorphous silicon (or polysilicon), passes through the substrate, and irradiates laser light to release hydrogen contained in the amorphous silicon. This causes the substrate to be separated.

図1(B)において、絶縁膜20上には画素部12、ゲート側駆動回路13が形成され
ており、画素部12は電流制御用TFT21とそのドレインに電気的に接続された画素電
極(陰極)22を含む複数の画素により形成される。電流制御用TFT21としてはpチ
ャネル型TFTを用いることも可能であるが、nチャネル型TFTを用いることが好まし
い。また、ゲート側駆動回路13はnチャネル型TFT23とpチャネル型TFT24と
を組み合わせたCMOS回路を用いて形成される。各TFTの活性層としては、結晶構造
を有する半導体膜(ポリシリコン膜)や非晶質構造を有する半導体膜(アモルファスシリ
コン膜など)を用いる。
In FIG. 1B, a pixel portion 12 and a gate side driving circuit 13 are formed on an insulating film 20, and the pixel portion 12 is a pixel electrode (cathode) electrically connected to a current control TFT 21 and its drain. ) 22. Although a p-channel TFT can be used as the current control TFT 21, it is preferable to use an n-channel TFT. The gate side drive circuit 13 is formed using a CMOS circuit in which an n-channel TFT 23 and a p-channel TFT 24 are combined. As the active layer of each TFT, a semiconductor film having a crystal structure (polysilicon film) or a semiconductor film having an amorphous structure (such as an amorphous silicon film) is used.

また、画素電極22は発光素子(OLED)の陰極として機能する。また、画素電極2
2の両端にはバンク25が形成され、画素電極22上には有機化合物層26および発光素
子の陽極27が形成される。
The pixel electrode 22 functions as a cathode of a light emitting element (OLED). In addition, the pixel electrode 2
Banks 25 are formed at both ends of the organic layer 26, and an organic compound layer 26 and an anode 27 of the light emitting element are formed on the pixel electrode 22.

有機化合物層26としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせ
て有機化合物層(発光及びそのためのキャリアの移動を行わせるための層)を形成すれば
良い。例えば、低分子系有機化合物材料や高分子系有機化合物材料を用いればよい。また
、有機化合物層26として一重項励起により発光(蛍光)する発光材料(シングレット化
合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレッ
ト化合物)からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭
化珪素等の無機材料を用いることも可能である。これらの有機材料や無機材料は公知の材
料を用いることができる。
As the organic compound layer 26, an organic compound layer (a layer for emitting light and moving carriers therefor) may be formed by freely combining a light emitting layer, a charge transport layer, or a charge injection layer. For example, a low molecular organic compound material or a high molecular organic compound material may be used. Further, as the organic compound layer 26, a thin film made of a light emitting material (singlet compound) that emits light (fluorescence) by singlet excitation, or a thin film made of a light emitting material (triplet compound) that emits light (phosphorescence) by triplet excitation is used. it can. It is also possible to use an inorganic material such as silicon carbide for the charge transport layer or the charge injection layer. As these organic materials and inorganic materials, known materials can be used.

陽極27は全画素に共通の配線としても機能し、接続配線18を経由してFPC19に
電気的に接続されている。さらに、画素部12及びゲート側駆動回路13に含まれる素子
は全て陽極27、有機樹脂28、及び保護膜29で覆われている。
The anode 27 also functions as a wiring common to all pixels, and is electrically connected to the FPC 19 via the connection wiring 18. Further, all elements included in the pixel portion 12 and the gate side driving circuit 13 are covered with the anode 27, the organic resin 28, and the protective film 29.

また、図1(A)において、28は有機樹脂、29は保護膜であり、画素部12および駆
動回路13、14は有機樹脂28で覆われ、その有機樹脂は保護膜(AlNXY膜)29
で覆われている。なお、有機樹脂28としては、できるだけ可視光に対して透明もしくは
半透明な材料を用いるのが好ましい。また、有機樹脂28はできるだけ水分や酸素などの
不純物を透過しない材料であることが望ましい。
In FIG. 1A, 28 is an organic resin, 29 is a protective film, the pixel portion 12 and the drive circuits 13 and 14 are covered with the organic resin 28, and the organic resin is a protective film (AlN X O Y film). 29
Covered with. In addition, as the organic resin 28, it is preferable to use a material that is as transparent or translucent as possible to visible light. The organic resin 28 is desirably a material that does not transmit impurities such as moisture and oxygen as much as possible.

さらに、画素部12および駆動回路13、14は、接着剤を用いてカバー材30aで封
止されている。カバー材30aは、支持体として剥離前に接着される。
なお、支持体となるカバー材30aを接着した後、剥離する際には配線引き出し端子の部
分(接続部分)が絶縁膜20、11のみとなり機械強度が弱くなるため、剥離前にFPC
19を貼りつけ、さらに有機樹脂32で固定している。
Further, the pixel portion 12 and the drive circuits 13 and 14 are sealed with a cover material 30a using an adhesive. The cover material 30a is bonded as a support before peeling.
Note that when the cover material 30a serving as the support is bonded and then peeled off, the wiring lead-out terminal portions (connection portions) are only the insulating films 20 and 11, and the mechanical strength is weakened.
19 is attached and further fixed with an organic resin 32.

ここで、熱や外力などによる変形に耐えるためカバー材30aはフィルム基板10aと
同じ材質のもの、例えばプラスチック基板を用いることが望ましい。なお、水分や酸素な
どの不純物の侵入を防ぐため、カバー材30aには予めAlNXY膜30bを形成する。
ここではカバー材中を通して発光を通過させるため、単層のバリア層(AlNXY膜30
b)としたが、フィルム基板10aと同様に、複数のバリア膜と、該バリア膜どうしの間
に前記バリア膜よりも応力の小さい層(応力緩和膜)を設けてもよい。その場合、応力緩
和膜としては透光性の高いものを用いる。
Here, in order to withstand deformation due to heat or external force, the cover material 30a is preferably made of the same material as the film substrate 10a, for example, a plastic substrate. Incidentally, to prevent impurities such as moisture and oxygen ingress, the cover member 30a is formed in advance AlN X O Y film 30b.
Here, since light emission is allowed to pass through the cover material, a single barrier layer (AlN x O y film 30
However, as in the case of the film substrate 10a, a plurality of barrier films and a layer (stress relaxation film) having a stress smaller than that of the barrier films may be provided between the barrier films. In that case, a highly light-transmitting film is used as the stress relaxation film.

なお、18はソース側駆動回路14及びゲート側駆動回路13に入力される信号を伝送
するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)
19からビデオ信号やクロック信号を受け取る。なお、ここではFPCしか図示されてい
ないが、このFPCにはプリント配線基盤(PWB)
が取り付けられていても良い。本明細書におけるELモジュールには、発光素子が設けら
れた基板本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むも
のとする。
Reference numeral 18 denotes a wiring for transmitting a signal input to the source side driving circuit 14 and the gate side driving circuit 13, and FPC (flexible printed circuit) serving as an external input terminal.
19 receives a video signal and a clock signal. Although only the FPC is shown here, this FPC has a printed wiring board (PWB).
May be attached. The EL module in this specification includes not only a substrate body provided with a light-emitting element but also a state in which an FPC or PWB is attached thereto.

以上のような構造で発光素子をAlNXYで示されるバリア膜10b、10d及びAl
XYで示される保護膜29で封入することにより、発光素子を外気から完全に遮断する
ことができ、装置外から水分や酸素等による有機化合物層の酸化が主原因である劣化を促
す物質が侵入することを防ぐことができる。加えて、熱伝導性を有するAlNXY膜によ
り発熱を発散することができる。従って、信頼性の高い発光装置を得ることができる。
With the structure as described above, the light emitting elements are barrier films 10b and 10d represented by AlN X O Y and Al.
By enclosing with a protective film 29 indicated by N X O Y , the light emitting element can be completely shielded from the outside air, and the deterioration mainly caused by oxidation of the organic compound layer by moisture, oxygen, etc. is promoted from outside the apparatus. Substances can be prevented from entering. In addition, heat generation can be dissipated by the AlN X O Y film having thermal conductivity. Therefore, a highly reliable light-emitting device can be obtained.

加えて、複数のバリア膜の間に応力緩和膜を設けることによって、外力が与えられても
破壊することなく、フレキシブルな発光装置になる。
In addition, by providing a stress relaxation film between the plurality of barrier films, a flexible light-emitting device is obtained without being broken even when an external force is applied.

また、図2には、外力が与えられたフレキシブルな発光装置45の外観図を示した。図
2中、40は画素部、41はFPC、42a、42bは集積回路、43a、43bはゲー
ト側駆動回路、44はソース側駆動回路、45a、45bはフィルム基板である。フィル
ム基板45a及びフィルム基板45bには、AlNXYで示される層と有機樹脂からなる
層との積層が片面または両面に設けられており、外からの水分、酸素、アルカリ金属など
の不純物が侵入してくるのを防ぎ、OLED及びTFTを保護している。
FIG. 2 shows an external view of the flexible light emitting device 45 to which an external force is applied. In FIG. 2, 40 is a pixel portion, 41 is an FPC, 42a and 42b are integrated circuits, 43a and 43b are gate side drive circuits, 44 is a source side drive circuit, and 45a and 45b are film substrates. The film substrate 45a and the film substrate 45b are provided with a laminate of a layer represented by AlN X O Y and a layer made of an organic resin on one or both sides, and impurities such as moisture, oxygen, and alkali metals from the outside are present. It prevents intrusion and protects the OLED and TFT.

また、AlNXYで示される層と有機樹脂からなる層との積層を基板の外側表面に設け
た場合、発光装置と外部との間にAlNXYで示される層または有機樹脂からなる層を単
層または多層有している構成となり、外部からの不純物拡散を防止することができる。本
明細書中、外部とは、ELモジュールに外部接続される素子やICチップ、ELモジュー
ルに接触するパッケージやその他の部材を含めた総称を指すこととする。
Further, when a laminate of a layer indicated by AlN X O Y and a layer made of an organic resin is provided on the outer surface of the substrate, the layer indicated by AlN X O Y or an organic resin is provided between the light emitting device and the outside. The structure has a single layer or multiple layers, and impurity diffusion from the outside can be prevented. In this specification, the term “external” refers to a generic name including an element or an IC chip that is externally connected to the EL module, a package that contacts the EL module, and other members.

なお、フィルム基板45a上に画素部40や駆動回路や発光素子が設けられており、フ
ィルム基板45bとでこれらの素子を挟みこんでいる。これらの画素部や駆動回路と同一
基板上に複雑な集積回路(メモリ、CPU、コントローラ、D/Aコンバータ等)42a
、42bを形成しても可能であるが、少ないマスク数での作製は困難である。従って、メ
モリ、CPU、コントローラ、D/Aコンバータ等を備えたICチップを、COG(chip
on glass)方式やTAB(tape automated bonding)方式やワイヤボンディング方法で
実装することが好ましい。
フィルム基板45aとフィルム基板45bとを接着した後、ICチップを装着してもよい
し、フィルム基板45aにICチップを装着した後でフィルム基板45bで封止してもよ
い。
Note that a pixel portion 40, a drive circuit, and a light emitting element are provided on the film substrate 45a, and these elements are sandwiched between the film substrate 45b. Complex integrated circuits (memory, CPU, controller, D / A converter, etc.) 42a on the same substrate as these pixel units and drive circuits
, 42b can be formed, but it is difficult to manufacture with a small number of masks. Therefore, an IC chip equipped with a memory, CPU, controller, D / A converter, etc.
It is preferable to mount by an on glass) method, a TAB (tape automated bonding) method, or a wire bonding method.
An IC chip may be mounted after the film substrate 45a and the film substrate 45b are bonded, or may be sealed with the film substrate 45b after the IC chip is mounted on the film substrate 45a.

なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(P
WB)が取り付けられていても良い。
Although only the FPC is shown here, this FPC has a printed wiring board (P
WB) may be attached.

また、画素電極を陽極とし、有機化合物層と陰極を積層して図1とは逆方向に発光する
構成としてもよい。その場合には電流制御用TFTとしてpチャネル型TFTを用いるこ
とが好ましい。
Alternatively, the pixel electrode may be an anode, and an organic compound layer and a cathode may be stacked to emit light in the direction opposite to that in FIG. In that case, a p-channel TFT is preferably used as the current control TFT.

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
The present invention having the above-described configuration will be described in more detail with the following examples.

本発明の実施例を図3及び図4を用いて説明する。ここでは、まず、同一基板上にn
チャネル型TFTとpチャネル型TFTとを相補的に組み合わせたCMOS回路を同時に
作製する方法について詳細に説明する。
An embodiment of the present invention will be described with reference to FIGS. Here, first, n on the same substrate
A method for simultaneously manufacturing a CMOS circuit in which a channel TFT and a p-channel TFT are complementarily combined will be described in detail.

まず、基板100上に第1の材料層101、第2の材料層102、下地絶縁膜103を形
成し、結晶構造を有する半導体膜を得た後、所望の形状にエッチング処理して島状に分離
された半導体層104、105を形成する。
First, a first material layer 101, a second material layer 102, and a base insulating film 103 are formed over a substrate 100 to obtain a semiconductor film having a crystal structure, and then etched into a desired shape to form an island shape. Separated semiconductor layers 104 and 105 are formed.

基板100としては、ガラス基板(#1737)を用いる。   As the substrate 100, a glass substrate (# 1737) is used.

また、第1の材料層101としては、成膜後或いは剥離直前において、1〜1×1010
(Dyne/cm2)の範囲で引張応力を有することを特徴としている。前記第1の材料層として
は、上記範囲の引張応力を有する材料であれば、特に限定されず、金属材料(Ti、Al
、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、P
d、Os、Ir、Ptなど)、半導体材料(例えばSi、Geなど)、絶縁体材料、有機
材料のいずれか一層、またはこれらの積層を用いることができる。なかでも、タングステ
ン膜、窒化タングステン膜、窒化チタン膜が好ましい。なお、1〜1×1010(Dyne/cm2
)よりも大きな引張応力を有する膜は、熱処理を加えた場合、ピーリングを起しやすい。
ここではスパッタ法で膜厚100nmの窒化チタン膜を用いる。なお、基板100と密着
性が悪い場合にはバッファ層を設ければよい。
The first material layer 101 has a thickness of 1 to 1 × 10 10 immediately after film formation or immediately before peeling.
It is characterized by having a tensile stress in the range of (Dyne / cm 2 ). The first material layer is not particularly limited as long as it is a material having a tensile stress in the above range, and a metal material (Ti, Al
, Ta, W, Mo, Cu, Cr, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, P
d, Os, Ir, Pt, or the like), a semiconductor material (eg, Si, Ge, or the like), an insulator material, an organic material, or a stacked layer thereof can be used. Among these, a tungsten film, a tungsten nitride film, and a titanium nitride film are preferable. In addition, 1-1 x 10 10 (Dyne / cm 2
The film having a greater tensile stress than) tends to peel when subjected to heat treatment.
Here, a titanium nitride film having a thickness of 100 nm is used by sputtering. Note that a buffer layer may be provided when adhesion to the substrate 100 is poor.

また、第2の材料層102としては、−1〜−1×1010(Dyne/cm2)の範囲で圧縮応
力を有することを特徴としている。前記第2の材料層としては、上記範囲の圧縮応力を有
する材料であれば、特に限定されず、金属材料(Ti、Al、Ta、W、Mo、Cu、C
r、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Ptなど)
、半導体材料(例えばSi、Geなど)、絶縁体材料、有機材料のいずれか一層、または
これらの積層を用いることができる。なお、−1×1010(Dyne/cm2)よりも大きな圧縮
応力を有する膜は、熱処理を加えた場合、ピーリングを起しやすい。中でも、酸化シリコ
ン材料または酸化金属材料からなる単層、またはこれらの積層が好ましい。ここではスパ
ッタ法で膜厚200nmの酸化シリコン膜を用いる。この第1の材料層101と第2の材
料層102の結合力は熱処理には強く、膜剥がれ(ピーリングとも呼ばれる)などが生じ
ないが、物理的手段で簡単に第2の材料層の層内、あるいは界面において剥離することが
できる。
The second material layer 102 is characterized by having a compressive stress in the range of −1 to −1 × 10 10 (Dyne / cm 2 ). The second material layer is not particularly limited as long as it has a compressive stress in the above range, and is not limited to a metal material (Ti, Al, Ta, W, Mo, Cu, C
r, Nd, Fe, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, Ir, Pt, etc.)
Any one layer of a semiconductor material (eg, Si, Ge, etc.), an insulator material, an organic material, or a stacked layer thereof can be used. Note that a film having a compressive stress larger than −1 × 10 10 (Dyne / cm 2 ) is prone to peeling when heat treatment is applied. Among these, a single layer made of a silicon oxide material or a metal oxide material, or a stacked layer thereof is preferable. Here, a silicon oxide film having a thickness of 200 nm is used by a sputtering method. The bonding force between the first material layer 101 and the second material layer 102 is strong during heat treatment and does not cause film peeling (also referred to as peeling). Alternatively, it can be peeled off at the interface.

また、下地絶縁膜103としては、プラズマCVD法で成膜温度400℃、原料ガスS
iH4、NH3、N2Oから作製される酸化窒化シリコン膜(組成比Si=32%、O=2
7%、N=24%、H=17%)を50nm(好ましくは10〜200nm)形成する。次い
で、表面をオゾン水で洗浄した後、表面の酸化膜を希フッ酸(1/100希釈)で除去す
る。次いでプラズマCVD法で成膜温度400℃、原料ガスSiH4、N2Oから作製され
る酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)を10
0nm(好ましくは50〜200nm)の厚さに積層形成し、さらに大気解放せずにプラズ
マCVD法で成膜温度300℃、成膜ガスSiH4で非晶質構造を有する半導体膜(ここ
ではアモルファスシリコン膜)を54nmの厚さ(好ましくは25〜80nm)で形成す
る。
Further, as the base insulating film 103, a film formation temperature of 400 ° C. and a source gas S are formed by plasma CVD.
Silicon oxynitride film made of iH 4 , NH 3 , N 2 O (composition ratio Si = 32%, O = 2
7%, N = 24%, H = 17%) is formed to 50 nm (preferably 10 to 200 nm). Next, after cleaning the surface with ozone water, the oxide film on the surface is removed with dilute hydrofluoric acid (1/100 dilution). Next, a silicon oxynitride film formed from a plasma CVD method using a film forming temperature of 400 ° C. and source gases SiH 4 and N 2 O (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%) 10
A semiconductor film (in this case, an amorphous structure) having a thickness of 0 nm (preferably 50 to 200 nm) and having an amorphous structure with a film forming temperature of 300 ° C. and a film forming gas of SiH 4 by plasma CVD without being exposed to the atmosphere. A silicon film is formed with a thickness of 54 nm (preferably 25 to 80 nm).

本実施例では下地膜103を2層構造として示したが、前記絶縁膜の単層膜または2層以
上積層させた構造として形成しても良い。また、半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム(SiXGe1-X(X=0.0001〜0.02
))合金などを用い、公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法
等)により形成すればよい。また、プラズマCVD装置は、枚葉式の装置でもよいし、バ
ッチ式の装置でもよい。また、同一の成膜室で大気に触れることなく下地絶縁膜と半導体
膜とを連続成膜してもよい。
Although the base film 103 is shown as a two-layer structure in this embodiment, it may be formed as a single layer film of the insulating film or a structure in which two or more layers are stacked. The material of the semiconductor film is not limited, but is preferably silicon or silicon germanium (Si x Ge 1-x (X = 0.0001 to 0.02).
)) An alloy or the like may be used and formed by a known means (such as sputtering, LPCVD, or plasma CVD). The plasma CVD apparatus may be a single wafer type apparatus or a batch type apparatus. Alternatively, the base insulating film and the semiconductor film may be successively formed without being exposed to the air in the same film formation chamber.

次いで、非晶質構造を有する半導体膜の表面を洗浄した後、オゾン水で表面に約2nm
の極薄い酸化膜を形成する。
Next, after cleaning the surface of the semiconductor film having an amorphous structure, the surface is about 2 nm with ozone water.
An extremely thin oxide film is formed.

次いで、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布す
る。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
Next, a nickel acetate salt solution containing 10 ppm of nickel by weight is applied by a spinner. Instead of coating, a method of spreading nickel element over the entire surface by sputtering may be used.

次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。
この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行
う場合は、500℃〜650℃で4〜24時間で行えばよい。ここでは脱水素化のための
熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って
結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を
行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここではシリコンの結晶
化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、他の公知の結晶化
技術、例えば固相成長法やレーザー結晶化法を用いてもよい。
Next, heat treatment is performed for crystallization, so that a semiconductor film having a crystal structure is formed.
For this heat treatment, heat treatment in an electric furnace or irradiation with strong light may be used. When the heat treatment is performed in an electric furnace, the heat treatment may be performed at 500 ° C. to 650 ° C. for 4 to 24 hours. Here, after heat treatment for dehydrogenation (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a silicon film having a crystal structure. Note that although crystallization is performed here using heat treatment using a furnace, crystallization may be performed using a lamp annealing apparatus. Although a crystallization technique using nickel as a metal element for promoting crystallization of silicon is used here, other known crystallization techniques such as a solid phase growth method and a laser crystallization method may be used.

次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化
率を高め、結晶粒内に残される欠陥を補修するための第1のレーザー光(XeCl:波長
308nm)の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長400nm
以下のエキシマレーザ光や、YAGレーザやYVO4レーザの第2高調波、第3高調波を
用いる。第1のレーザー光は、パルス発振であってもよいし、連続発振でもよい。パルス
発振の場合、繰り返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レー
ザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率を
もって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数30Hz
、エネルギー密度393mJ/cm2で第1のレーザー光の照射を大気中で行なう。なお、大気
中、または酸素雰囲気中で行うため、第1のレーザー光の照射により表面に酸化膜が形成
される。
Next, after removing the oxide film on the surface of the silicon film having a crystal structure with dilute hydrofluoric acid or the like, a first laser beam (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains ) Is performed in the air or in an oxygen atmosphere. Laser light has a wavelength of 400nm
The following excimer laser light, second harmonic and third harmonic of YAG laser or YVO 4 laser are used. The first laser light may be pulsed oscillation or continuous oscillation. In the case of pulse oscillation, a pulsed laser beam with a repetition frequency of about 10 to 1000 Hz is used, the laser beam is focused to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. The film surface may be scanned. Here, repetition frequency 30Hz
The first laser beam is irradiated in the atmosphere at an energy density of 393 mJ / cm 2 . Note that an oxide film is formed on the surface by irradiation with the first laser light because it is performed in the air or in an oxygen atmosphere.

次いで、第1のレーザー光の照射により形成された酸化膜を希フッ酸で除去した後、第
2のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。
このレーザー光(第2のレーザー光)には波長400nm以下のエキシマレーザー光や、Y
AGレーザーの第2高調波、第3高調波を用いる。第2のレーザー光のエネルギー密度は
、第1のレーザー光のエネルギー密度より大きくし、好ましくは30〜60mJ/cm2
大きくする。ここでは、繰り返し周波数30Hz、エネルギー密度453mJ/cm2で第2の
レーザー光の照射を行ない、半導体膜表面における凹凸のP―V値(Peak to Valley、高
さの最大値と最小値の差分)が50nm以下となる。このP−V値は、AFM(原子間力
顕微鏡)
により得られる。
Next, after removing the oxide film formed by irradiation with the first laser beam with dilute hydrofluoric acid, irradiation with the second laser beam is performed in a nitrogen atmosphere or in a vacuum to flatten the surface of the semiconductor film.
This laser light (second laser light) includes excimer laser light with a wavelength of 400 nm or less, Y
The second harmonic and the third harmonic of the AG laser are used. The energy density of the second laser light is larger than the energy density of the first laser light, preferably 30 to 60 mJ / cm 2.
Enlarge. Here, the second laser beam is irradiated at a repetition frequency of 30 Hz and an energy density of 453 mJ / cm 2 , and the PV value of the unevenness on the surface of the semiconductor film (Peak to Valley, the difference between the maximum value and the minimum value) Becomes 50 nm or less. This PV value is AFM (atomic force microscope).
Is obtained.

また、本実施例では第2のレーザー光の照射を全面に行ったが、オフ電流の低減は、画
素部のTFTに特に効果があるため、少なくとも画素部のみに選択的に照射する工程とし
てもよい。
In this embodiment, the second laser beam is irradiated on the entire surface. However, since the reduction of the off-current is particularly effective for the TFT in the pixel portion, it is possible to selectively irradiate at least the pixel portion. Good.

次いで、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層
を形成する。
Next, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm.

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非
晶質シリコン膜を膜厚150nmで形成する。本実施例のスパッタ法による成膜条件は、
成膜圧力を0.3Paとし、ガス(Ar)流量を50(sccm)
とし、成膜パワーを3kWとし、基板温度を150℃とする。なお、上記条件での非晶質
シリコン膜に含まれるアルゴン元素の原子濃度は、3×1020/cm3〜6×1020/c
3、酸素の原子濃度は1×1019/cm3〜3×1019/cm3である。その後、ランプ
アニール装置を用いて650℃、3分の熱処理を行いゲッタリングする。
Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 150 nm on the barrier layer by a sputtering method. The film formation conditions by the sputtering method of this example are as follows:
Deposition pressure is 0.3 Pa and gas (Ar) flow rate is 50 (sccm)
The film forming power is 3 kW, and the substrate temperature is 150 ° C. Note that the atomic concentration of the argon element contained in the amorphous silicon film under the above conditions is 3 × 10 20 / cm 3 to 6 × 10 20 / c.
The atomic concentration of m 3 and oxygen is 1 × 10 19 / cm 3 to 3 × 10 19 / cm 3 . Thereafter, heat treatment is performed at 650 ° C. for 3 minutes using a lamp annealing apparatus to perform gettering.

次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン
元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去
する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があ
るため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。ここでは
ゲッタリングを行った例を示したが、特に限定されず、他のゲッタリング方法でもよい。
Next, the amorphous silicon film containing an argon element as a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering. Here, an example in which gettering is performed is shown, but there is no particular limitation, and other gettering methods may be used.

次いで、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面
にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状に
エッチング処理して島状に分離された半導体層104、105を形成する。半導体層を形
成した後、レジストからなるマスクを除去する。
Next, after forming a thin oxide film with ozone water on the surface of the obtained silicon film having a crystal structure (also called a polysilicon film), a mask made of resist is formed and etched into a desired shape to form islands. The semiconductor layers 104 and 105 separated into two are formed. After the semiconductor layer is formed, the resist mask is removed.

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗
浄した後、ゲート絶縁膜106となる珪素を主成分とする絶縁膜を形成する。本実施例で
は、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32
%、O=59%、N=7%、H=2%)で形成する。
Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surface of the silicon film is washed, and then an insulating film containing silicon as a main component to be the gate insulating film 106 is formed. In this embodiment, a silicon oxynitride film (composition ratio Si = 32) is formed to a thickness of 115 nm by plasma CVD.
%, O = 59%, N = 7%, H = 2%).

次いで、図3(B)に示すように、ゲート絶縁膜106上に膜厚20〜100nmの第
1の導電膜107と、膜厚100〜400nmの第2の導電膜108とを積層形成する。
本実施例では、ゲート絶縁膜106上に膜厚50nmの窒化タンタル膜、膜厚370nm
のタングステン膜を順次積層する。
Next, as illustrated in FIG. 3B, a first conductive film 107 with a thickness of 20 to 100 nm and a second conductive film 108 with a thickness of 100 to 400 nm are stacked over the gate insulating film 106.
In this embodiment, a tantalum nitride film having a film thickness of 50 nm and a film thickness of 370 nm are formed on the gate insulating film 106.
The tungsten films are sequentially stacked.

第1の導電膜及び第2の導電膜を形成する導電性材料としてはTa、W、Ti、Mo、
Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材
料で形成する。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピ
ングした多結晶シリコン膜に代表される半導体膜や、、AgPdCu合金を用いてもよい
。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500n
mのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順
次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングス
テンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコ
ンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用い
てもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層
構造であってもよい。
As the conductive material for forming the first conductive film and the second conductive film, Ta, W, Ti, Mo,
It is formed of an element selected from Al and Cu, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film and the second conductive film. Moreover, it is not limited to a two-layer structure, for example, a tungsten film with a film thickness of 50 nm, a film thickness of 500 n
A three-layer structure in which an aluminum alloy film (Al—Si) of m and a titanium nitride film with a thickness of 30 nm are sequentially stacked may be employed. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum instead of the aluminum and silicon alloy (Al-Si) film of the second conductive film. A titanium alloy film (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film. Moreover, a single layer structure may be sufficient.

次に、図3(C)に示すように光露光工程によりレジストからなるマスク109を形成
し、ゲート電極及び配線を形成するための第1のエッチング処理を行う。エッチングには
ICP(Inductively Coupled Plasma:誘導結合型プラズマ)
エッチング法を用いると良い。ICPエッチング法を用い、エッチング条件(コイル型の
電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適
宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、
エッチング用ガスとしては、Cl2、BCl3、SiCl4、CCl4などを代表とする塩素
系ガスまたはCF4、SF6、NF3などを代表とするフッ素系ガス、またはO2を適宜用い
ることができる。
Next, as shown in FIG. 3C, a resist mask 109 is formed by a light exposure process, and a first etching process is performed to form a gate electrode and a wiring. ICP (Inductively Coupled Plasma) for etching
An etching method may be used. Using the ICP etching method, the film is formed into a desired taper shape by appropriately adjusting the etching conditions (the amount of power applied to the coil-type electrode, the amount of power applied to the substrate-side electrode, the electrode temperature on the substrate side, etc.) Can be etched. In addition,
As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4 , CCl 4 or the like, a fluorine-based gas typified by CF 4 , SF 6 , NF 3 , or the like, or O 2 is appropriately used. Can do.

第1のエッチング処理では、レジストによるマスクの形状と、基板側に印加するバイアス
電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は15〜4
5°となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチングするため
には、10〜20%程度の割合でエッチング時間を増加させると良い。W膜に対する酸化
窒化シリコン膜の選択比は2〜4(代表的には3)であるので、オーバーエッチング処理
により、酸化窒化シリコン膜が露出した面は20〜50nm程度エッチングされる。こう
して、第1のエッチング処理により第1導電膜と第2導電膜から成る第1形状の導電層1
10、111(第1の導電層110a、111aと第2導電層110b、111b)を形
成する。
112はゲート絶縁膜であり、第1の形状の導電層で覆われない領域は20〜50nm程
度エッチングされ薄くなる。
In the first etching process, the end can be tapered by the shape of the mask made of resist and the effect of the bias voltage applied to the substrate side. The angle of the taper part is 15-4
Set to 5 °. In order to etch without leaving a residue on the gate insulating film, it is preferable to increase the etching time at a rate of about 10 to 20%. Since the selection ratio of the silicon oxynitride film to the W film is 2 to 4 (typically 3), the surface where the silicon oxynitride film is exposed is etched by about 20 to 50 nm by the over-etching process. Thus, the first shape conductive layer 1 composed of the first conductive film and the second conductive film is formed by the first etching process.
10, 111 (first conductive layers 110a and 111a and second conductive layers 110b and 111b) are formed.
Reference numeral 112 denotes a gate insulating film, and a region not covered with the first shape conductive layer is etched and thinned by about 20 to 50 nm.

そして、第1のドーピング処理を行いn型の不純物(ドナー)をドーピングする。(図3
(D))その方法はイオンドープ法若しくはイオン注入法で行う。イオンドープ法の条件
はドーズ量を1×1013〜5×1014/cm2として行う。n型を付与する不純物元素と
して15族に属する元素、典型的にはリン(P)または砒素(As)を用いる。この場合
、第1形状の導電層110、111はドーピングする元素に対してマスクとなり、加速電
圧を適宣調節(例えば、20〜60keV)して、ゲート絶縁膜112を通過した不純物
元素により不純物領域(n+領域)113、114を形成する。例えば、不純物領域(n
+領域)におけるリン(P)濃度は1×1020〜1×1021/cm3の範囲となるように
する。
Then, a first doping process is performed to dope n-type impurities (donors). (Fig. 3
(D)) The method is performed by ion doping or ion implantation. The ion doping method is performed at a dose of 1 × 10 13 to 5 × 10 14 / cm 2 . As the impurity element imparting n-type, an element belonging to Group 15, typically phosphorus (P) or arsenic (As) is used. In this case, the first shape conductive layers 110 and 111 serve as a mask for the element to be doped, and the acceleration voltage is appropriately adjusted (for example, 20 to 60 keV). (N + regions) 113 and 114 are formed. For example, the impurity region (n
The phosphorus (P) concentration in the (+ region) is in the range of 1 × 10 20 to 1 × 10 21 / cm 3 .

次いで、図4(A)に示すように第2のドーピング処理を行う。第1のドーピング処理よ
りもドーズ量を下げ高加速電圧の条件でn型の不純物(ドナー)をドーピングする。例え
ば、加速電圧を70〜120keVとし、1×1013/cm2のドーズ量で行い、図3(
D)で半導体層に形成された第1の不純物領域の内側に不純物領域を形成する。ドーピン
グは、第2の導電膜110b、111bを不純物元素に対するマスクとして用い、第1の
導電膜110a、111aの下側の領域に不純物元素が添加されるようにドーピングする
。こうして、第1の導電膜110a、111aと重なる不純物領域(n−領域)115、
116が形成される。この不純物領域は、第2の導電層110a、111aがほぼ同じ膜
厚で残存していることから、第2の導電層に沿った方向における濃度差は小さく、1×1
17〜1×1019/cm3の濃度で形成する。
Next, a second doping process is performed as shown in FIG. The n-type impurity (donor) is doped under a condition of a high acceleration voltage with a lower dose than in the first doping process. For example, the acceleration voltage is 70 to 120 keV, and the dose is 1 × 10 13 / cm 2 .
In D), an impurity region is formed inside the first impurity region formed in the semiconductor layer. Doping is performed using the second conductive films 110b and 111b as masks against the impurity elements so that the impurity elements are added to regions below the first conductive films 110a and 111a. Thus, an impurity region (n−region) 115 overlapping with the first conductive films 110a and 111a,
116 is formed. In this impurity region, since the second conductive layers 110a and 111a remain with substantially the same film thickness, the concentration difference in the direction along the second conductive layer is small and 1 × 1.
It is formed at a concentration of 0 17 to 1 × 10 19 / cm 3 .

次いで、図4(B)に示すように第2のエッチング処理を行う。エッチングはICPエッ
チング法を用い、エッチングガスにCF4とCl2とO2を混合して、1Paの圧力でコイ
ル型の電極に500WのRF電力(13.56MHz)を供給してプラズマを生成する。基
板側(試料ステージ)には50WのRF(13.56MHz)電力を投入し、第1のエッ
チング処理に比べ低い自己バイアス電圧を印加する。このような条件によりタングステン
膜を異方性エッチングし、第1の導電層である窒化タンタル膜またはチタン膜を残存させ
るようにする。こうして、第2形状の導電層117、118(第1の導電膜117a、1
18aと第2の導電膜117b、118b)を形成する。119はゲート絶縁膜であり、
第2の形状の導電層117、118で覆われない領域はさらに20〜50nm程度エッチ
ングされて膜厚が薄くなる。
Next, a second etching process is performed as shown in FIG. The etching uses an ICP etching method, and CF 4 , Cl 2, and O 2 are mixed in an etching gas, and plasma is generated by supplying 500 W of RF power (13.56 MHz) to a coil-type electrode at a pressure of 1 Pa. . 50 W RF (13.56 MHz) power is applied to the substrate side (sample stage), and a lower self-bias voltage is applied than in the first etching process. Under such conditions, the tungsten film is anisotropically etched to leave the tantalum nitride film or titanium film as the first conductive layer. Thus, the second shape conductive layers 117 and 118 (first conductive films 117a and 1
18a and second conductive films 117b and 118b) are formed. 119 is a gate insulating film,
Regions not covered with the second shape conductive layers 117 and 118 are further etched by about 20 to 50 nm to reduce the film thickness.

そして、図4(C)に示すように、レジストによるマスク120を形成し、pチャネル
型TFTを形成する半導体層にp型の不純物(アクセプタ)をドーピングする。典型的に
はボロン(B)を用いる。不純物領域(p+領域)121、122の不純物濃度は2×1
20〜2×1021/cm3となるようにし、含有するリン濃度の1.5〜3倍のボロンを
添加して導電型を反転させる。
Then, as shown in FIG. 4C, a resist mask 120 is formed, and a p-type impurity (acceptor) is doped into the semiconductor layer for forming the p-channel TFT. Typically, boron (B) is used. The impurity concentration of the impurity regions (p + regions) 121 and 122 is 2 × 1.
The conductivity type is inverted by adding boron of 1.5 to 3 times the concentration of phosphorus contained, so as to be 0 20 to 2 × 10 21 / cm 3 .

以上までの工程でそれぞれの半導体層に不純物領域が形成される。第2形状の導電層11
7、118はゲート電極となる。その後、図4(D)に示すように、窒化シリコン膜また
は酸化窒化シリコン膜から成る保護絶縁膜123をプラズマCVD法で形成する。そして
導電型の制御を目的としてそれぞれの半導体層に添加された不純物元素を活性化する工程
を行う。
Through the above steps, impurity regions are formed in the respective semiconductor layers. Second shape conductive layer 11
7 and 118 are gate electrodes. After that, as shown in FIG. 4D, a protective insulating film 123 made of a silicon nitride film or a silicon oxynitride film is formed by a plasma CVD method. Then, a process of activating the impurity element added to each semiconductor layer is performed for the purpose of controlling the conductivity type.

さらに、窒化シリコン膜124を形成し、水素化処理を行う。その結果、窒化シリコン膜
124中の水素が半導体層中に拡散させることで水素化を達成することができる。
Further, a silicon nitride film 124 is formed and hydrogenation is performed. As a result, hydrogenation can be achieved by diffusing hydrogen in the silicon nitride film 124 into the semiconductor layer.

次いで、層間絶縁膜125を形成する。層間絶縁膜125は、ポリイミド、アクリルな
どの有機絶縁物材料で形成する。勿論、プラズマCVD法でTEOS(Tetraethyl Ortho
silicate)を用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観
点からは前記有機物材料を用いることが望ましい。
Next, an interlayer insulating film 125 is formed. The interlayer insulating film 125 is formed using an organic insulating material such as polyimide or acrylic. Of course, TEOS (Tetraethyl Ortho) is formed by plasma CVD.
Although a silicon oxide film formed using silicate may be applied, it is preferable to use the organic material from the viewpoint of improving flatness.

次いで、コンタクトホールを形成し、アルミニウム(Al)、チタン(Ti)
、タンタル(Ta)などを用いて、ソース配線またはドレイン配線126〜128を形成
する。
Next, contact holes are formed, aluminum (Al), titanium (Ti)
Source wiring or drain wiring 126 to 128 is formed using tantalum (Ta) or the like.

以上の工程で、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたC
MOS回路を得ることができる。
Through the above process, C is a complementary combination of an n-channel TFT and a p-channel TFT.
A MOS circuit can be obtained.

pチャネル型TFTにはチャネル形成領域130、ソース領域またはドレイン領域とし
て機能する不純物領域121、122を有している。
The p-channel TFT has a channel formation region 130 and impurity regions 121 and 122 that function as a source region or a drain region.

nチャネル型TFTにはチャネル形成領域131、第2形状の導電層から成るゲート電
極118と重なる不純物領域116a(Gate Overlapped Drain:GOLD領域)、ゲー
ト電極の外側に形成される不純物領域116b(LDD領域)
とソース領域またはドレイン領域として機能する不純物領域119を有している。
The n-channel TFT includes a channel formation region 131, an impurity region 116a (Gate Overlapped Drain: GOLD region) overlapping the gate electrode 118 made of the second shape conductive layer, and an impurity region 116b (LDD region) formed outside the gate electrode. )
And an impurity region 119 functioning as a source region or a drain region.

このようなCMOS回路は、アクティブマトリクス型の発光装置やアクティブマトリク
ス型の液晶表示装置における駆動回路の一部を形成することを可能とする。それ以外にも
、このようなnチャネル型TFTまたはpチャネル型TFTは、画素部のトランジスタに
応用することができる。
Such a CMOS circuit can form part of a driver circuit in an active matrix light-emitting device or an active matrix liquid crystal display device. In addition, such an n-channel TFT or a p-channel TFT can be applied to a transistor in a pixel portion.

このようなCMOS回路を組み合わせることで基本論理回路を構成したり、さらに複雑
なロジック回路(信号分割回路、D/Aコンバータ、オペアンプ、γ補正回路など)をも
構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能であ
る。
By combining such CMOS circuits, basic logic circuits can be configured, and more complex logic circuits (signal division circuits, D / A converters, operational amplifiers, γ correction circuits, etc.) can be configured, and memory It is also possible to form a microprocessor.

ここでは、上記実施例1で得られるTFTを用いてOLEDを有する発光装置を作製し
た例について図5を用い、以下に説明する。
Here, an example in which a light-emitting device having an OLED is manufactured using the TFT obtained in Example 1 will be described with reference to FIGS.

同一の絶縁体上に画素部とそれを駆動する駆動回路を有した発光装置の例(但し封止前
の状態)を図5に示す。なお、駆動回路には基本単位となるCMOS回路を示し、画素部
には一つの画素を示す。このCMOS回路は実施例1に従えば得ることができる。
FIG. 5 shows an example of a light-emitting device having a pixel portion and a driving circuit for driving the pixel portion on the same insulator (but a state before sealing). Note that a CMOS circuit serving as a basic unit is shown in the driver circuit, and one pixel is shown in the pixel portion. This CMOS circuit can be obtained according to the first embodiment.

図5において、200は基板、201は第1の材料層、202は第2の材料層であり、
その素子形成基板上に設けられた下地絶縁層203上にはnチャネル型TFTとpチャネ
ル型TFTからなる駆動回路204、pチャネル型TFTからなるスイッチングTFTお
よびnチャネル型TFTからなる電流制御TFTとが形成されている。また、本実施例で
は、TFTはすべてトップゲート型TFTで形成されている。
In FIG. 5, 200 is a substrate, 201 is a first material layer, 202 is a second material layer,
On the base insulating layer 203 provided on the element formation substrate, a driving circuit 204 including an n-channel TFT and a p-channel TFT, a switching TFT including a p-channel TFT, and a current control TFT including an n-channel TFT are provided. Is formed. In this embodiment, all TFTs are formed by top gate type TFTs.

nチャネル型TFTおよびpチャネル型TFTの説明は実施例1を参照すれば良いので
省略する。また、スイッチングTFTはソース領域およびドレイン領域の間に二つのチャ
ネル形成領域を有した構造(ダブルゲート構造)となっているpチャネル型TFTである
。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形
成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い
Description of the n-channel TFT and the p-channel TFT will be omitted because the first embodiment can be referred to. The switching TFT is a p-channel TFT having a structure (double gate structure) having two channel formation regions between a source region and a drain region. Note that this embodiment is not limited to the double gate structure, and may be a single gate structure in which one channel formation region is formed or a triple gate structure in which three channel formation regions are formed.

また、電流制御TFTのドレイン領域206の上には第2層間絶縁膜208が設けられる
前に、第1層間絶縁膜207にコンタクトホールが設けられている。これは第2層間絶縁
膜208にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。
第2層間絶縁膜208にはドレイン領域206に到達するようにコンタクトホールが形成
され、ドレイン領域206に接続された画素電極209が設けられている。画素電極20
9はOLEDの陰極として機能する電極であり、周期表の1族もしくは2族に属する元素
を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合
物からなる導電膜を用いる。
In addition, a contact hole is provided in the first interlayer insulating film 207 before the second interlayer insulating film 208 is provided on the drain region 206 of the current control TFT. This is to simplify the etching process when forming a contact hole in the second interlayer insulating film 208.
A contact hole is formed in the second interlayer insulating film 208 so as to reach the drain region 206, and a pixel electrode 209 connected to the drain region 206 is provided. Pixel electrode 20
Reference numeral 9 denotes an electrode that functions as a cathode of the OLED, and is formed using a conductive film containing an element belonging to Group 1 or Group 2 of the periodic table. In this embodiment, a conductive film made of a compound of lithium and aluminum is used.

次に、213は画素電極209の端部を覆うように設けられた絶縁膜であり、本明細書
中ではバンクと呼ぶ。バンク213は珪素を含む絶縁膜もしくは樹脂膜で形成すれば良い
。樹脂膜を用いる場合、樹脂膜の比抵抗が1×106〜1×1012Ωm(好ましくは1×
108〜1×1010Ωm)となるようにカーボン粒子もしくは金属粒子を添加すると、成
膜時の絶縁破壊を抑えることができる。
Next, reference numeral 213 denotes an insulating film provided so as to cover the end portion of the pixel electrode 209 and is referred to as a bank in this specification. The bank 213 may be formed using an insulating film or a resin film containing silicon. When a resin film is used, the specific resistance of the resin film is 1 × 10 6 to 1 × 10 12 Ωm (preferably 1 ×
When carbon particles or metal particles are added so as to be 10 8 to 1 × 10 10 Ωm), dielectric breakdown during film formation can be suppressed.

また、OLED210は画素電極(陰極)209、有機化合物層211および陽極21
2からなる。陽極212は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いら
れる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化
合物を用いれば良い。
The OLED 210 includes a pixel electrode (cathode) 209, an organic compound layer 211, and an anode 21.
It consists of two. As the anode 212, a conductive film having a high work function, typically an oxide conductive film, is used. As the oxide conductive film, indium oxide, tin oxide, zinc oxide, or a compound thereof may be used.

なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送
層、電子注入層もしくは電子阻止層を組み合わせた積層した層の総称を有機化合物層と定
義する。但し、有機化合物層には有機化合物膜を単層で用いた場合も含むものとする。
In this specification, the organic compound layer is a general term for a layer in which a hole injection layer, a hole transport layer, a hole blocking layer, an electron transport layer, an electron injection layer, or an electron blocking layer are combined with the light emitting layer. It is defined as However, the organic compound layer includes a case where the organic compound film is used as a single layer.

また、発光層としては、有機化合物材料であれば特に限定されないが、高分子材料や低分
子材料を用いてもよく、例えばニ重項励起により発光する発光材料からなる薄膜、あるい
は三重項励起により発光する発光材料からなる薄膜を用いることができる。
The light emitting layer is not particularly limited as long as it is an organic compound material, and a high molecular material or a low molecular material may be used. For example, a thin film made of a light emitting material that emits light by doublet excitation, or triplet excitation. A thin film made of a light emitting material that emits light can be used.

なお、ここでは図示しないが陽極212を形成した後、OLED210を完全に覆うよう
にしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、熱
伝導性を有する膜、例えば、AlNXYで示される層が適している。また、他のパッシベ
ーション膜としては、さらにDLC膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜
を積層してもよく、これらを組み合わせた積層を用いてもよい。
Although not shown here, it is effective to provide a passivation film so as to completely cover the OLED 210 after the anode 212 is formed. As the passivation film, a film having thermal conductivity, for example, a layer represented by AlN X O Y is suitable. In addition, as another passivation film, an insulating film including a DLC film, a silicon nitride film, or a silicon nitride oxide film may be stacked, or a stack combining these may be used.

次いで、OLED210を保護するため、実施の形態に示したように支持体となるカバ
ー材を貼りつけて封止(または封入)工程まで行った後、第1の材料層201が設けられ
た基板200を引き剥がす。そして第2の材料層にフィルム基板を接着層で貼り合わせる
。貼り合わせるフィルム基板上には複数のバリア膜と、前記バリア膜どうしの間に前記バ
リア膜よりも応力の小さい層(応力緩和膜)
とが設けられており、貼り合わせた後の状態が、実施の形態1に示した図1(A)、図1
(B)である。第2の材料層202が絶縁膜11に対応している。
Next, in order to protect the OLED 210, a substrate 200 provided with a first material layer 201 is provided after a cover material that serves as a support is attached as shown in the embodiment and a sealing (or encapsulation) process is performed. Tear off. Then, the film substrate is bonded to the second material layer with an adhesive layer. A plurality of barrier films on the film substrate to be bonded, and a layer having a smaller stress than the barrier film (stress relaxation film) between the barrier films
1 are provided, and the state after bonding is shown in FIG. 1A and FIG.
(B). The second material layer 202 corresponds to the insulating film 11.

ここでは、実施例2に示した工程とは異なる例を示し、具体的には剥離工程及び貼り合
わせ工程についてさらに詳細な説明を図6、図7を用いて説明する。
Here, an example different from the process shown in Example 2 is shown, and specifically, a more detailed description of the peeling process and the bonding process will be described with reference to FIGS.

図6(A)中、300は基板、301は窒化物層、302は酸化物層、303は下地絶
縁層、304a〜304cは素子、305はOLED、306は層間絶縁膜である。
In FIG. 6A, 300 is a substrate, 301 is a nitride layer, 302 is an oxide layer, 303 is a base insulating layer, 304a to 304c are elements, 305 is an OLED, and 306 is an interlayer insulating film.

図6(A)において、基板300はガラス基板、石英基板、セラミック基板などを用い
ることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
In FIG. 6A, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used as the substrate 300. Further, a silicon substrate, a metal substrate, or a stainless steel substrate may be used.

まず、図6(A)に示すように、実施の形態に従って、基板300上に第1の材料層3
01と第2の材料層302とを形成する。この第1の材料層301の膜応力と、第2の材
料層302の膜応力とを異ならせることが重要である。各々の膜厚は、1nm〜1000
nmの範囲で適宜設定し、各々の膜応力を調節すればよい。
First, as shown in FIG. 6A, the first material layer 3 is formed on the substrate 300 according to the embodiment.
01 and the second material layer 302 are formed. It is important to make the film stress of the first material layer 301 different from the film stress of the second material layer 302. Each film thickness is from 1 nm to 1000 nm.
What is necessary is just to set suitably in the range of nm and to adjust each film | membrane stress.

次いで、第2の材料層302上に被剥離層を形成する。被剥離層は、TFTを代表とす
る様々な素子(薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン
抵抗素子)を含む層とすればよい。また、基板300の耐え得る範囲の熱処理を行うこと
ができる。なお、本発明において、第2の材料層302の膜応力と、第1の材料層301
の膜応力が異なっていても、被剥離層の作製工程における熱処理によって膜剥がれなどが
生じない。ここでは、被剥離層として、下地絶縁層303上に、駆動回路23の素子30
4a、304b、および画素部304の素子304cを形成し、画素部304の素子30
4cと電気的に接続するOLED15を形成し、OLEDを覆うように膜厚10nm〜1
000nmである層間絶縁膜(透光性を有する有機樹脂)306を形成する。(図1(A
))
Next, a layer to be peeled is formed over the second material layer 302. The layer to be peeled may be a layer including various elements typified by TFTs (thin film diodes, photoelectric conversion elements made of silicon PIN junctions, and silicon resistance elements). Further, heat treatment within a range that the substrate 300 can withstand can be performed. In the present invention, the film stress of the second material layer 302 and the first material layer 301
Even if the film stresses are different from each other, film peeling or the like does not occur due to the heat treatment in the manufacturing process of the layer to be peeled. Here, the element 30 of the driver circuit 23 is formed over the base insulating layer 303 as a layer to be peeled.
4a and 304b and the element 304c of the pixel portion 304 are formed, and the element 30 of the pixel portion 304 is formed.
The OLED 15 electrically connected to 4c is formed, and the film thickness is 10 nm to 1 so as to cover the OLED
An interlayer insulating film (an organic resin having a light transmitting property) 306 having a thickness of 000 nm is formed. (Fig. 1 (A
))

また、第1の材料層301や第2の材料層302によって表面に凹凸が形成された場合
、下地絶縁層を形成する前後に表面を平坦化してもよい。平坦化を行った方が、被剥離層
においてカバレッジが良好となり、素子を含む被剥離層を形成する場合、素子特性が安定
しやすいため好ましい。なお、この平坦化処理として、塗布膜(レジスト膜等)を形成し
た後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法(CMP法
)等を用いればよい。
In the case where unevenness is formed on the surface by the first material layer 301 or the second material layer 302, the surface may be planarized before and after the base insulating layer is formed. The planarization is preferable because the coverage in the layer to be peeled is good and the layer to be peeled including the element is formed because the element characteristics are easily stabilized. Note that as this planarization treatment, an etch-back method in which a coating film (resist film or the like) is formed and then planarized by etching or the like, a mechanical chemical polishing method (CMP method), or the like may be used.

次いで、層間絶縁膜306上に膜厚10nm〜1000nmであるAlNXY膜で示さ
れるアルミニウムを含む窒化酸化物膜307を形成する。(図6(B)
)このAlNXY膜307は保護膜として機能する。ここでは、窒化アルミニウム(Al
N)ターゲットを用い、アルゴンガス(20sccm)と窒素ガス(15sccm)と酸
素ガス(5sccm)を混合した雰囲気下にて成膜する。また、アルミニウム(Al)タ
ーゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。また、Al
XY膜307は、装置外から水分や酸素などの不純物といったOLED15の劣化を促
す物質が侵入することを防ぐ効果も有している。
Next, a nitride oxide film 307 containing aluminum, which is an AlN x O Y film having a thickness of 10 nm to 1000 nm, is formed over the interlayer insulating film 306. (Fig. 6 (B)
The AlN X O Y film 307 functions as a protective film. Here, aluminum nitride (Al
N) Using a target, a film is formed in an atmosphere in which argon gas (20 sccm), nitrogen gas (15 sccm), and oxygen gas (5 sccm) are mixed. Alternatively, an aluminum (Al) target may be used to form a film in an atmosphere containing nitrogen gas and oxygen gas. Al
The N X O Y film 307 also has an effect of preventing the entry of substances that promote the deterioration of the OLED 15 such as impurities such as moisture and oxygen from the outside of the apparatus.

次いで、FPC310やICチップ(図示しない)をCOG(chip on glass)方式や
TAB(tape automated bonding)方式やワイヤボンディング方法で貼り付ける。また、
各TFT素子の各配線と入出力端子311は、配線(接続配線)で繋がれており、入出力
端子311にはFPC310を異方性導電材で接着する。異方性導電材は樹脂と表面にA
uなどがメッキされた数十〜数百μm径の導電性粒子から成り、導電性粒子により入出力
端子とFPCに形成された配線とが電気的に接続される。メモリ、CPU、コントローラ
、D/Aコンバータ等を備えたICチップも同様に異方性導電材で基板に接着し、樹脂中
に混入された導電性粒子により、ICチップに設けられた入出力端子と引出線または接続
配線及び入出力端子と電気的に接続する。
Next, the FPC 310 and the IC chip (not shown) are attached by a COG (chip on glass) method, a TAB (tape automated bonding) method, or a wire bonding method. Also,
Each wiring of each TFT element and the input / output terminal 311 are connected by wiring (connection wiring), and the FPC 310 is bonded to the input / output terminal 311 with an anisotropic conductive material. Anisotropic conductive material is resin and surface A
It consists of conductive particles with a diameter of several tens to several hundreds μm plated with u and the like, and the input / output terminals and the wiring formed on the FPC are electrically connected by the conductive particles. Similarly, an IC chip having a memory, CPU, controller, D / A converter, etc. is also bonded to the substrate with an anisotropic conductive material, and input / output terminals provided on the IC chip by conductive particles mixed in the resin. Are electrically connected to the lead wire or connection wiring and the input / output terminal.

次いで、基板300を物理的手段により引き剥がすために被剥離層を固定する支持体(
プラスチック基板からなるカバー材)309をエポキシ樹脂などの接着層308で貼りつ
ける。(図6(C))ここでは、被剥離層の機械的強度が不十分であると仮定した例を示
しているが、被剥離層の機械的強度が十分である場合には、被剥離層を固定する支持体な
しで剥離することもできる。FPC310やICチップを覆って支持体309を貼り付け
るため、支持体309の接着により、入出力端子311とFPCとの接続をさらに固定す
ることができる。また、ここではFPCやICチップを接着した後に支持体を接着した例
を示したが、支持体を接着した後、FPCやICチップを装着してもよい。
Next, in order to peel off the substrate 300 by physical means, a support for fixing a layer to be peeled (
A cover material 309 made of a plastic substrate is attached with an adhesive layer 308 such as an epoxy resin. Here, FIG. 6C shows an example in which the mechanical strength of the layer to be peeled is assumed to be insufficient. However, if the mechanical strength of the layer to be peeled is sufficient, It can also peel without the support body which fixes. Since the support body 309 is attached so as to cover the FPC 310 and the IC chip, the connection between the input / output terminal 311 and the FPC can be further fixed by adhesion of the support body 309. Although an example in which the support is bonded after the FPC or IC chip is bonded is shown here, the FPC or IC chip may be mounted after the support is bonded.

次いで、第1の材料層301が設けられている基板300を物理的手段により引き剥が
す。第2の材料層302の膜応力と、第1の材料層301の膜応力が異なっているため、
比較的小さな力で引き剥がすことができる。第1の材料層301と第2の材料層302と
の結合力は、熱エネルギーには耐え得る強さを有している一方、互いの膜応力は異なり、
第1の材料層301と第2の材料層302との間には応力歪みを有しているため、力学的
エネルギーに弱く、剥離するには最適である。こうして、第2の材料層302上に形成さ
れた被剥離層を基板300から分離することができる。剥離後の状態を図7(A)に示す
。なお、この剥離方法は、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を
有する被剥離層を全面に渡って歩留まりよく剥離することが可能である。
Next, the substrate 300 over which the first material layer 301 is provided is peeled off by physical means. Since the film stress of the second material layer 302 and the film stress of the first material layer 301 are different,
It can be peeled off with a relatively small force. While the bonding force between the first material layer 301 and the second material layer 302 has a strength that can withstand thermal energy, the film stresses differ from each other.
Since there is a stress strain between the first material layer 301 and the second material layer 302, it is weak to mechanical energy and is optimal for peeling. In this manner, the layer to be peeled formed over the second material layer 302 can be separated from the substrate 300. The state after peeling is shown in FIG. Note that this peeling method allows not only peeling of a layer to be peeled having a small area but also peeling of a layer to be peeled having a large area over the entire surface with a high yield.

次いで、第2の材料層302をエポキシ樹脂などの接着層308により転写体309a
に貼り付ける。実施の形態では、カバー材と保護膜との間に空隙を有する例を示したが、
本実施例では保護膜307に接着層を接着した例を示す。
Next, the second material layer 302 is transferred to the transfer body 309a by an adhesive layer 308 such as an epoxy resin.
Paste to. In the embodiment, an example in which there is a gap between the cover material and the protective film is shown.
In this embodiment, an example in which an adhesive layer is bonded to the protective film 307 is shown.

また、ここでは、転写体309aをプラスチックフィルム基板とすることで、軽量化を
図っている。また、転写体309a上にバリア膜として機能するAlNXYで示される層
(AlNXY膜とも呼ぶ)309bと、応力緩和膜(有機樹脂)309cと、AlNXY
膜309dとの積層を設けて、バリア膜で水分や酸素などの不純物が有機発光層に入り込
むのを効果的に防ぐとともに、複数のバリア膜の間に応力緩和膜を設けることによって、
よりフレキシブルな発光装置になり、曲げたときのクラックを防ぐことができる。
Here, the transfer body 309a is a plastic film substrate to reduce the weight. Further, (also referred to as AlN X O Y film) layer represented by AlN X O Y which serves as a barrier film onto the transfer member 309a and 309b, and the stress relaxation layer (organic resin) 309c, AlN X O Y
By providing a stack with the film 309d and effectively preventing impurities such as moisture and oxygen from entering the organic light emitting layer in the barrier film, and providing a stress relaxation film between the plurality of barrier films,
It becomes a more flexible light-emitting device and can prevent cracks when bent.

このようにしてフレキシブルなプラスチック基板上に形成されたOLEDを有する発光
装置が完成する。
In this way, a light emitting device having an OLED formed on a flexible plastic substrate is completed.

なお、本明細書中において、転写体とは、剥離された後、被剥離層と接着させるもので
あり、特に限定されず、プラスチック、ガラス、金属、セラミックス等、いかなる組成の
基材でもよい。また、本明細書中において、支持体とは、物理的手段により剥離する際に
被剥離層と接着するためのものであり、特に限定されず、プラスチック、ガラス、金属、
セラミックス等、いかなる組成の基材でもよい。また、転写体の形状および支持体の形状
も特に限定されず、平面を有するもの、曲面を有するもの、可曲性を有するもの、フィル
ム状のものであってもよい。また、軽量化を最優先するのであれば、フィルム状のプラス
チック基板、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(
PES)
、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエ
ーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(P
EI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)などのプラ
スチック基板が好ましい。
Note that in this specification, the transfer body is to be bonded to the layer to be peeled after being peeled, and is not particularly limited, and may be a base material having any composition such as plastic, glass, metal, ceramics and the like. Further, in this specification, the support is for adhering to the layer to be peeled when peeling by physical means, and is not particularly limited, and may be plastic, glass, metal,
A base material of any composition such as ceramics may be used. Further, the shape of the transfer body and the shape of the support are not particularly limited, and may be a flat surface, a curved surface, a bendable shape, or a film shape. If weight reduction is the top priority, a film-like plastic substrate such as polyethylene terephthalate (PET), polyethersulfone (
PES)
, Polyethylene naphthalate (PEN), polycarbonate (PC), nylon, polyetheretherketone (PEEK), polysulfone (PSF), polyetherimide (P
Plastic substrates such as EI), polyarylate (PAR), and polybutylene terephthalate (PBT) are preferred.

本実施例では、画素電極を陽極とし、有機化合物層と陰極を積層して実施の形態(図1
)とは逆方向に発光する構成の一例を図8に示す。なお、上面図は図1と同一であるので
省略する。
In this embodiment, the pixel electrode is used as an anode, and an organic compound layer and a cathode are stacked to form an embodiment (FIG. 1).
FIG. 8 shows an example of a configuration that emits light in the opposite direction to (). The top view is the same as FIG.

図8に示した断面構造について以下に説明する。AlNXY膜1000bと応力緩和膜
1000cと、AlNXY膜1000dとの積層が設けられたフィルム基板1000aが
絶縁膜1001と接着層1023で貼り合わせられている。絶縁膜1001上には絶縁膜
1010が設けられ、絶縁膜1010の上方には画素部1002、ゲート側駆動回路10
03が形成されており、画素部1002は電流制御用TFT1011とそのドレインに電
気的に接続された画素電極1012を含む複数の画素により形成される。電流制御用TF
T1011は、nチャネル型TFTを用いることも可能であるが、pチャネル型TFTを
用いることが好ましい。また、ゲート側駆動回路1003はnチャネル型TFT1013
とpチャネル型TFT1014とを組み合わせたCMOS回路を用いて形成される。
The sectional structure shown in FIG. 8 will be described below. A film substrate 1000a provided with a stack of an AlN X O Y film 1000b, a stress relaxation film 1000c, and an AlN X O Y film 1000d is bonded to the insulating film 1001 and an adhesive layer 1023. An insulating film 1010 is provided over the insulating film 1001. Above the insulating film 1010, the pixel portion 1002 and the gate side driver circuit 10 are provided.
03 is formed, and the pixel portion 1002 is formed by a plurality of pixels including a current control TFT 1011 and a pixel electrode 1012 electrically connected to the drain thereof. TF for current control
As T1011, an n-channel TFT can be used, but a p-channel TFT is preferably used. The gate side driver circuit 1003 includes an n-channel TFT 1013.
And a p-channel TFT 1014 are used to form a CMOS circuit.

これらのTFT(1011、1013、1014を含む)は、上記実施例1のnチャネ
ル型TFT201、上記実施例1のpチャネル型TFT202に従って作製すればよい。
These TFTs (including 1011, 1013, and 1014) may be manufactured according to the n-channel TFT 201 of the first embodiment and the p-channel TFT 202 of the first embodiment.

画素電極1012は発光素子(OLED)の陽極として機能する。また、画素電極10
12の両端にはバンク1015が形成され、画素電極1012上には有機化合物層101
6および発光素子の陰極1017が形成される。
The pixel electrode 1012 functions as an anode of a light emitting element (OLED). Further, the pixel electrode 10
Banks 1015 are formed on both ends of the organic compound layer 101 on the pixel electrode 1012.
6 and the cathode 1017 of the light emitting element are formed.

陰極1017は全画素に共通の配線としても機能し、接続配線1008を経由してFP
C1009に電気的に接続されている。さらに、画素部1002及びゲート側駆動回路1
003に含まれる素子は全て陰極1017、有機樹脂1018、及び保護膜1019で覆
われている。保護膜1019として、1000bと同じAlNXY膜を用いてもよい。ま
た、カバー材1020と接着層で貼り合わせている。また、カバー材には凹部を設け、乾
燥剤1021を設置する。
The cathode 1017 also functions as a wiring common to all pixels, and the FP is connected via the connection wiring 1008.
C1009 is electrically connected. Further, the pixel portion 1002 and the gate side driving circuit 1
All elements included in 003 are covered with a cathode 1017, an organic resin 1018, and a protective film 1019. As the protective film 1019, the same AlN x O y film as 1000b may be used. Further, the cover material 1020 is bonded to the adhesive layer. Further, the cover material is provided with a recess, and a desiccant 1021 is provided.

また、カバー材1020を図8に示す凹部形状とした場合、支持体となるカバー材10
20を接着した後、剥離する際には配線引き出し端子の部分が絶縁膜1010のみとなり
機械強度が弱くなるため、剥離前にFPC1009を貼りつけ、さらに有機樹脂1022
で固定することが望ましい。
Further, when the cover material 1020 has the concave shape shown in FIG. 8, the cover material 10 serving as a support body.
After bonding 20, the wiring lead-out terminal portion becomes only the insulating film 1010 at the time of peeling, and the mechanical strength is weakened. Therefore, FPC 1009 is attached before peeling, and the organic resin 1022 is further peeled off.
It is desirable to fix with.

また、図8では、画素電極を陽極とし、有機化合物層と陰極を積層したため、発光方向
は図8に示す矢印の方向となっている。
In FIG. 8, since the pixel electrode is an anode and the organic compound layer and the cathode are stacked, the light emission direction is the direction of the arrow shown in FIG.

また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本
発明を適用することが可能であり、例えばボトムゲート型(逆スタガ型)TFTや順スタ
ガ型TFTに適用することが可能である。
Although the top gate type TFT has been described as an example here, the present invention can be applied regardless of the TFT structure. For example, it can be applied to a bottom gate type (reverse stagger type) TFT or a forward stagger type TFT. Is possible.

また、実施の形態ではトップゲート型TFTを用いた例を示したが、ボトムゲート型TF
Tを用いることも可能である。ここではボトムゲート型TFTを用いた例を図9に示す。
In the embodiment, an example using a top gate type TFT is shown, but a bottom gate type TF is used.
It is also possible to use T. Here, an example using a bottom gate TFT is shown in FIG.

図9中に示したようにnチャネル型TFT1113、pチャネル型TFT1114、n
チャネル型TFT1111を全てボトムゲート構造とする。これらのボトムゲート構造は
、公知の技術を用いて作製すればよい。なお、これらのTFTの活性層は、結晶構造を有
する半導体膜(ポリシリコン等)であってもよいし、非晶質構造を有する半導体膜(アモ
ルファスシリコン等)であってもよい。
As shown in FIG. 9, n-channel TFT 1113, p-channel TFT 1114, n
All the channel TFTs 1111 have a bottom gate structure. These bottom gate structures may be manufactured using a known technique. Note that the active layer of these TFTs may be a semiconductor film (such as polysilicon) having a crystal structure or a semiconductor film (such as amorphous silicon) having an amorphous structure.

また、図9中、1100aは、可撓性を有するフィルム基板(例えば、プラスチック基
板等)、1100b、1100dはAlNXY膜、1100cは、応力緩和膜(有機樹脂
)、1101は、第2の材料層(例えば、酸化シリコン膜)である絶縁膜、1102は画
素部、1103はゲート側駆動回路、1110は絶縁膜、1112は画素電極(陰極)、
1115はバンク、1116は有機化合物層、1117は陽極、1118は有機樹脂、1
119は保護膜(AlNXY膜)、1120はカバー材、1121は乾燥剤、1122は
有機樹脂、1123は接着層である。
In FIG. 9, 1100a is a flexible film substrate (for example, plastic substrate), 1100b, 1100d is an AlN X O Y film, 1100c is a stress relaxation film (organic resin), and 1101 is a second film substrate. 1102 is a pixel portion, 1103 is a gate side driving circuit, 1110 is an insulating film, 1112 is a pixel electrode (cathode),
1115 is a bank, 1116 is an organic compound layer, 1117 is an anode, 1118 is an organic resin, 1
Reference numeral 119 denotes a protective film (AlN X O Y film), 1120 denotes a cover material, 1121 denotes a desiccant, 1122 denotes an organic resin, and 1123 denotes an adhesive layer.

また、nチャネル型TFT1113、pチャネル型TFT1114、nチャネル型TF
T1111以外の構成は、実施の形態と同一であるのでここでは説明を省略する。
In addition, an n-channel TFT 1113, a p-channel TFT 1114, and an n-channel TF
Since the configuration other than T1111 is the same as that of the embodiment, the description thereof is omitted here.

本発明を実施して形成されたELモジュールは様々な電子機器の表示部に用いることがで
きる。即ち、ELモジュールを表示部に組み込んだ電子機器全てに本発明を実施できる。
An EL module formed by implementing the present invention can be used for display portions of various electronic devices. That is, the present invention can be implemented in all electronic devices in which the EL module is incorporated in the display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ(ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書
籍等)などが挙げられる。それらの一例を図10、図11に示す。
Such electronic devices include video cameras, digital cameras, head mounted displays (goggles type displays), car navigation systems, projectors, car stereos,
A personal computer, a portable information terminal (such as a mobile computer, a mobile phone, or an electronic book) can be used. Examples of these are shown in FIGS.

図10(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、表
示部2003、キーボード2004等を含む。本発明を表示部2003に適用することが
できる。
FIG. 10A illustrates a personal computer, which includes a main body 2001, an image input portion 2002, a display portion 2003, a keyboard 2004, and the like. The present invention can be applied to the display portion 2003.

図10(B)はビデオカメラであり、本体2101、表示部2102、音声入力部210
3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を表
示部2102に適用することができる。
FIG. 10B illustrates a video camera, which includes a main body 2101, a display portion 2102, and an audio input portion 210.
3, an operation switch 2104, a battery 2105, an image receiving unit 2106, and the like. The present invention can be applied to the display portion 2102.

図10(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、
カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む。
本発明は表示部2205に適用できる。
FIG. 10C shows a mobile computer (mobile computer).
A camera unit 2202, an image receiving unit 2203, an operation switch 2204, a display unit 2205, and the like are included.
The present invention can be applied to the display portion 2205.

図10(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アーム
部2303等を含む。本発明は表示部2302に適用することができる。
FIG. 10D illustrates a goggle type display, which includes a main body 2301, a display portion 2302, an arm portion 2303, and the like. The present invention can be applied to the display portion 2302.

図10(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレー
ヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404、
操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Dig
tial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲー
ムやインターネットを行うことができる。本発明は表示部2402に適用することができ
る。
FIG. 10E shows a player using a recording medium (hereinafter referred to as a recording medium) on which a program is recorded. The main body 2401, the display portion 2402, the speaker portion 2403, the recording medium 2404,
Operation switch 2405 and the like are included. This player uses DVD (Dig as a recording medium).
(tial Versatile Disc), CD, etc. can be used for music appreciation, movie appreciation, games and the Internet. The present invention can be applied to the display portion 2402.

図10(F)はデジタルカメラであり、本体2501、表示部2502、接眼部250
3、操作スイッチ2504、受像部(図示しない)等を含む。本発明を表示部2502に
適用することができる。
FIG. 10F illustrates a digital camera, which includes a main body 2501, a display portion 2502, and an eyepiece portion 250.
3, an operation switch 2504, an image receiving unit (not shown), and the like. The present invention can be applied to the display portion 2502.

図11(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部29
03、表示部2904、操作スイッチ2905、アンテナ2906、画像入力部(CCD
、イメージセンサ等)2907等を含む。本発明を表示部2904に適用することができ
る。
FIG. 11A illustrates a mobile phone, which includes a main body 2901, an audio output unit 2902, and an audio input unit 29.
03, display unit 2904, operation switch 2905, antenna 2906, image input unit (CCD
2907 and the like. The present invention can be applied to the display portion 2904.

図11(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、300
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002、3003に適用することができる。
FIG. 11B illustrates a portable book (electronic book), which includes a main body 3001 and display portions 3002 and 300.
3, a storage medium 3004, an operation switch 3005, an antenna 3006, and the like. The present invention can be applied to the display portions 3002 and 3003.

図11(C)はディスプレイであり、本体3101、支持台3102、表示部3103
等を含む。本発明は表示部3103に適用することができる。
FIG. 11C illustrates a display, which includes a main body 3101, a support base 3102, and a display portion 3103.
Etc. The present invention can be applied to the display portion 3103.

ちなみに図11(C)に示すディスプレイは中小型または大型のもの、例えば5〜20
インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには
、基板の一辺が1mのものを用い、多面取りを行って量産することが好ましい。
By the way, the display shown in FIG. 11C is a small or medium size display, for example, 5-20.
Inch screen size. Further, in order to form a display portion having such a size, it is preferable to use a substrate having a side of 1 m and perform mass production by performing multiple chamfering.

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適
用することが可能である。また、本実施例の電子機器は実施例1〜5のどのような組み合
わせからなる構成を用いても実現することができる。
As described above, the applicable range of the present invention is so wide that it can be applied to manufacturing methods of electronic devices in various fields. Moreover, the electronic apparatus of a present Example is realizable even if it uses the structure which consists of what combination of Examples 1-5.

Claims (3)

プラスチック基板上の第1のバリア膜と、
前記第1のバリア膜上の第1の有機樹脂膜と、
前記第1の有機樹脂膜上の第2のバリア膜と、
前記第2のバリア膜上の接着層と、
前記接着層上の絶縁膜と、
前記絶縁膜上の薄膜トランジスタと、
前記薄膜トランジスタ上の、前記薄膜トランジスタに電気的に接続される、陽極、陰極及び前記陽極と前記陰極の間の有機発光層を含む発光素子と、
前記発光素子を覆う第2の有機樹脂膜と、
前記第2の有機樹脂膜を覆う保護膜と、を有し、
前記薄膜トランジスタ及び前記発光素子は、接着剤を用いてアルミニウムを含む窒化酸化物膜が設けられたカバー材で封止されており、
前記発光素子からの発光は、前記カバー材を介して射出することを特徴とする発光装置。
A first barrier film on a plastic substrate;
A first organic resin film on the first barrier film;
A second barrier film on the first organic resin film;
An adhesive layer on the second barrier film;
An insulating film on the adhesive layer;
A thin film transistor on the insulating film;
A light emitting device comprising an anode, a cathode and an organic light emitting layer between the anode and the cathode, electrically connected to the thin film transistor, on the thin film transistor;
A second organic resin film covering the light emitting element;
A protective film covering the second organic resin film,
The thin film transistor and the light emitting element are sealed with a cover material provided with a nitrided oxide film containing aluminum using an adhesive,
Light emission from the light emitting element is emitted through the cover material.
プラスチック基板上の第1のバリア膜と、A first barrier film on a plastic substrate;
前記第1のバリア膜上の第1の有機樹脂膜と、A first organic resin film on the first barrier film;
前記第1の有機樹脂膜上の第2のバリア膜と、A second barrier film on the first organic resin film;
前記第2のバリア膜上の接着層と、An adhesive layer on the second barrier film;
前記接着層上の絶縁膜と、An insulating film on the adhesive layer;
前記絶縁膜上の薄膜トランジスタと、A thin film transistor on the insulating film;
前記薄膜トランジスタ上の、前記薄膜トランジスタに電気的に接続される、陽極、陰極及び前記陽極と前記陰極の間の有機発光層を含む発光素子と、A light emitting device comprising an anode, a cathode and an organic light emitting layer between the anode and the cathode, electrically connected to the thin film transistor, on the thin film transistor;
前記発光素子を覆う第2の有機樹脂膜と、A second organic resin film covering the light emitting element;
前記第2の有機樹脂膜を覆う保護膜と、を有し、A protective film covering the second organic resin film,
前記薄膜トランジスタ及び前記発光素子は、接着剤を用いてアルミニウムを含む窒化酸化物膜が設けられたカバー材で封止されており、The thin film transistor and the light emitting element are sealed with a cover material provided with a nitrided oxide film containing aluminum using an adhesive,
前記発光素子からの発光は、前記プラスチック基板を介して射出することを特徴とする発光装置。Light emission from the light emitting element is emitted through the plastic substrate.
プラスチック基板上の第1のバリア膜と、A first barrier film on a plastic substrate;
前記第1のバリア膜上の第1の有機樹脂膜と、A first organic resin film on the first barrier film;
前記第1の有機樹脂膜上の第2のバリア膜と、A second barrier film on the first organic resin film;
前記第2のバリア膜上の接着層と、An adhesive layer on the second barrier film;
前記接着層上の絶縁膜と、An insulating film on the adhesive layer;
前記絶縁膜上の薄膜トランジスタと、A thin film transistor on the insulating film;
前記薄膜トランジスタ上の、前記薄膜トランジスタに電気的に接続される、陽極、陰極及び前記陽極と前記陰極の間の有機発光層を含む発光素子と、A light emitting device comprising an anode, a cathode and an organic light emitting layer between the anode and the cathode, electrically connected to the thin film transistor, on the thin film transistor;
前記発光素子を覆う第2の有機樹脂膜と、A second organic resin film covering the light emitting element;
前記第2の有機樹脂膜を覆う保護膜と、を有し、A protective film covering the second organic resin film,
前記薄膜トランジスタ及び前記発光素子は、接着剤を用いてアルミニウムを含む窒化酸化物膜が設けられたカバー材で封止されていることを特徴とする発光装置。The light-emitting device, wherein the thin film transistor and the light-emitting element are sealed with a cover material provided with a nitride oxide film containing aluminum using an adhesive.
JP2016092846A 2016-05-03 2016-05-03 Light emitting device Expired - Fee Related JP6266038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016092846A JP6266038B2 (en) 2016-05-03 2016-05-03 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016092846A JP6266038B2 (en) 2016-05-03 2016-05-03 Light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015038090A Division JP6034897B2 (en) 2015-02-27 2015-02-27 Light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017119573A Division JP2017188478A (en) 2017-06-19 2017-06-19 Light-emitting device

Publications (2)

Publication Number Publication Date
JP2016136544A JP2016136544A (en) 2016-07-28
JP6266038B2 true JP6266038B2 (en) 2018-01-24

Family

ID=56513125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016092846A Expired - Fee Related JP6266038B2 (en) 2016-05-03 2016-05-03 Light emitting device

Country Status (1)

Country Link
JP (1) JP6266038B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206179906U (en) * 2016-12-01 2017-05-17 京东方科技集团股份有限公司 Display device
KR102121660B1 (en) * 2018-08-07 2020-06-10 전자부품연구원 Sealing structure and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353757B2 (en) * 2010-02-19 2013-11-27 Tdk株式会社 Multilayer capacitor
JP5504221B2 (en) * 2011-08-05 2014-05-28 株式会社半導体エネルギー研究所 Light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2016136544A (en) 2016-07-28

Similar Documents

Publication Publication Date Title
JP6430456B2 (en) Method for manufacturing semiconductor device
JP4166455B2 (en) Polarizing film and light emitting device
US7211828B2 (en) Light emitting device and electronic apparatus
JP5504221B2 (en) Light emitting device and manufacturing method thereof
JP2003086356A (en) Light emitting device and electronic device
JP4527068B2 (en) Peeling method, semiconductor device manufacturing method, and electronic book manufacturing method
JP5127103B2 (en) LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE
JP4567282B2 (en) Method for manufacturing light emitting device
JP5728599B2 (en) Light emitting device
JP6266038B2 (en) Light emitting device
JP6034897B2 (en) Light emitting device
JP5634536B2 (en) Light emitting device
JP2019149385A (en) Light-emitting device
JP2019149384A (en) Light-emitting device
JP2017188478A (en) Light-emitting device
JP5393848B2 (en) Light emitting device and method for manufacturing light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20170530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6266038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees