JP6257900B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6257900B2
JP6257900B2 JP2013032113A JP2013032113A JP6257900B2 JP 6257900 B2 JP6257900 B2 JP 6257900B2 JP 2013032113 A JP2013032113 A JP 2013032113A JP 2013032113 A JP2013032113 A JP 2013032113A JP 6257900 B2 JP6257900 B2 JP 6257900B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
film
oxygen
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013032113A
Other languages
English (en)
Other versions
JP2013201430A (ja
JP2013201430A5 (ja
Inventor
山崎 舜平
舜平 山崎
正美 神長
正美 神長
輝正 池山
輝正 池山
純一 肥塚
純一 肥塚
岡崎 健一
健一 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013032113A priority Critical patent/JP6257900B2/ja
Publication of JP2013201430A publication Critical patent/JP2013201430A/ja
Publication of JP2013201430A5 publication Critical patent/JP2013201430A5/ja
Application granted granted Critical
Publication of JP6257900B2 publication Critical patent/JP6257900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

開示する発明は、半導体装置及び半導体装置の作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは、集積回路(IC)や画像表示装置(単に表示装置とも表記する)のような半導体電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はIn−Ga−Zn系酸化物を用いてトランジスタを作製する技術が開示されている(特許文献1及び特許文献2参照)。
ところで、酸化物半導体においては、水素が含まれることにより伝導帯から浅い準位にドナーが生成され低抵抗化(n型化)してしまうことが指摘されている。そのため、酸化物半導体の形成時に水素が混入しないような措置を講じることが求められる。
特開2007−123861号公報 特開2007−96055号公報
上述した問題に鑑み、本発明の一態様では、酸化物半導体を用いた半導体装置であって、安定した電気的特性を付与し、高信頼性化を図ることが可能な半導体装置の作製方法を提供することを目的の一とする。
本発明の一態様は、ゲート電極と重畳する島状の酸化物半導体層にソース電極及びドレイン電極を形成した後、減圧下で酸化物半導体層から水素又は水素化合物が離脱する温度、又はそれ以上の温度で熱処理を行う半導体装置の作製方法である。
酸化物半導体層中の水素の一部は、酸化物半導体を構成する酸素と結合し、OH基となることで、酸化物半導体中に酸素欠損を形成する。酸化物半導体において酸素欠損は酸化物半導体中にキャリアである電子の生成要因となるため、トランジスタのチャネル形成領域を含む酸化物半導体に酸素欠損が多く存在すると、チャネル形成領域中に電子を生じさせてしまい、トランジスタのしきい値電圧をマイナス方向に変動させる要因となる。よって、トランジスタの信頼性の向上を達成するためには、酸化物半導体層中の水素及び水素化合物を可能な限り低減させることが重要である。
本発明の一態様の半導体装置の作製方法においては、ソース電極及びドレイン電極を形成後に、水素又は水素化合物が離脱する温度、又はそれ以上の温度で熱処理を行うことで、電気特性の変動要因となる水素及び水素化合物などの不純物を酸化物半導体層から離脱させることが可能となる。よって、該熱処理を施した酸化物半導体層を適用した半導体装置の信頼性を向上させることができる。
なお、酸化物半導体層と接するゲート絶縁層に水素が含まれると、その水素が酸化物半導体層へ侵入する恐れ、又は、その水素が酸化物半導体層中の酸素を引き抜く恐れがあるため、ゲート絶縁層は可能な限り水及び水素化合物などの不純物が含まれないことが好ましい。本発明の一態様に係る半導体装置の作製方法においては、酸化物半導体層からの水素、又は水素化合物の離脱を目的とした熱処理(以下、脱水素化処理とも表記する)を、酸化物半導体層を島状に加工した後に行うため、酸化物半導体層から露出したゲート絶縁層からも効果的に水素及び水素化合物を離脱させることが可能となる。
また、脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に減少してしまうことがある。よって、脱水素化処理による不純物の排除工程によって同時に減少しうる酸素を、該処理後に酸素を含むガスを用いたプラズマ処理等により酸化物半導体層へ供給することが好ましい。
よって、本発明の他の一態様は、ゲート電極と重畳する島状の酸化物半導体層にソース電極及びドレイン電極を形成した後、減圧下で、酸化物半導体層から水素又は水素化合物が離脱する温度、又はそれ以上の温度で熱処理を行い、酸素を含むガスを用いたプラズマ処理により、酸化物半導体層に酸素を供給する半導体装置の作製方法である。
また、上記の半導体装置の作製方法において、酸化物半導体層からの水素、又は水素化合物の離脱を目的とした熱処理と、プラズマ処理と、は、酸化物半導体層を大気開放せずに連続的に行うことが好ましい。
本発明の一態様により、安定した電気特性を付与し、高信頼性化を図ることが可能な酸化物半導体を用いた半導体装置を提供することができる。
半導体装置の一形態を説明する平面図及び断面図。 半導体装置の作製方法の一形態を説明する断面図。 半導体装置の一形態を説明する平面図。 半導体装置の一形態を説明する平面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の一形態を示す回路図及び断面図。 電子機器を示す図。 電子機器を示す図。 水素の移動の計算に用いたモデルを示す図。 図9に示すモデルの計算結果を示すグラフ。 過剰酸素の移動の計算に用いたモデルを示す図。 図11に示すモデルの計算結果を示すグラフ。 酸素欠損の移動の計算に用いたモデルを示す図。 図13に示すモデルの計算結果を示すグラフ。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本明細書に開示する発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には、同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
(実施の形態1)
本実施の形態では、半導体装置の作製方法の一態様を、図1及び図2を用いて説明する。本実施の形態では、半導体装置の一例として酸化物半導体層を有するトランジスタを示す。
図1にトランジスタ420の構成例を示す。図1(A)は、トランジスタ420の平面図であり、図1(B)は、図1(A)のX1−Y1における断面図であり、図1(C)は、図1(A)のV1−W1における断面図である。
図1に示すトランジスタ420は、基板400上に設けられたゲート電極401と、ゲート電極401と重畳する島状の酸化物半導体層403と、酸化物半導体層403と電気的に接続するソース電極405a及びドレイン電極405bと、を含んで構成される。
また、図1に示すトランジスタ420は、ゲート電極401と酸化物半導体層403との間に、ゲート絶縁層402a及びゲート絶縁層402bが積層されたゲート絶縁層402を有する。また、ソース電極405a及びドレイン電極405b上に絶縁層407及び絶縁層408が設けられている。
トランジスタ420に含まれる酸化物半導体層403は、例えば非単結晶を有してもよい。非単結晶は、例えば、CAAC(C Axis Aligned Crystal)、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、CAACよりも欠陥準位密度が高い。また、微結晶は、CAACよりも欠陥準位密度が高い。なお、CAACを有する酸化物半導体を、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)と呼ぶ。
酸化物半導体層403は、例えばCAAC−OSを有してもよい。CAAC−OSは、例えば、c軸配向し、a軸または/およびb軸はマクロに揃っていない。
酸化物半導体層403は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体層は、例えば、1nm以上10nm未満のサイズの微結晶(ナノ結晶ともいう。)を膜中に含む。
酸化物半導体層403は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体層は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体層は、例えば、完全な非晶質であり、結晶部を有さない。
なお、酸化物半導体層403が、CAAC−OS、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、CAAC−OSの領域と、の積層構造を有してもよい。
なお、酸化物半導体層403は、例えば、単結晶を有してもよい。
酸化物半導体層403は、複数の結晶部を有し、当該結晶部のc軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、CAAC−OS膜がある。
以下、図2を用いて図1に示すトランジスタ420の作製方法の一例を説明する。
まず、絶縁表面を有する基板400上にゲート電極401を形成した後、ゲート電極401上にゲート絶縁層402a及びゲート絶縁層402bを順に積層してゲート絶縁層402を形成する。
絶縁表面を有する基板400に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板などの電子工業用に使われる各種ガラス基板を用いることが出来る。なお、基板としては、熱膨張係数が25×10−7/℃以上50×10−7/℃以下(好ましくは、30×10−7/℃以上40×10−7/℃以下)であり、歪み点が650℃以上750℃以下(好ましくは、700℃以上740℃以下)である基板を用いることが好ましい。
第5世代(1000mm×1200mmまたは1300mm×1500mm)、第6世代(1500mm×1800mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2500mm)、第9世代(2400mm×2800mm)、第10世代(2880×3130mm)などの大型ガラス基板を用いる場合、半導体装置の作製工程における加熱処理などで生じる基板の縮みによって、微細な加工が困難になる場合ある。そのため、前述したような大型ガラス基板を基板として用いる場合、縮みの少ないものを用いることが好ましい。例えば、基板として、好ましくは450℃、さらに好ましくは500℃の温度で1時間加熱処理を行った後の縮み量が20ppm以下、好ましくは10ppm以下、さらに好ましくは5ppm以下である大型ガラス基板を用いればよい。
または、基板400として、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することもできる。これらの基板に半導体素子が設けられたものを用いてもよい。
また、基板400として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上に酸化物半導体層403を含むトランジスタ420を直接作製してもよいし、他の作製基板に酸化物半導体層403を含むトランジスタ420を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体層を含むトランジスタ420との間に剥離層を設けるとよい。
基板400上に下地絶縁層を設けてもよい。下地絶縁層としては、プラズマCVD法又はスパッタリング法等により、酸化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ハフニウム、酸化ガリウムなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、又はこれらの混合材料を用いて形成することができる。
ゲート電極401の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極401としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極401は、単層構造としてもよいし、積層構造としてもよい。
また、ゲート電極401の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。また、上記導電性材料と、上記金属材料の積層構造とすることもできる。
また、ゲート電極401として、窒素を含む金属酸化物、具体的には、窒素を含むIn−Ga−Zn−O膜や、窒素を含むIn−Sn−O膜や、窒素を含むIn−Ga−O膜や、窒素を含むIn−Zn−O膜や、窒素を含むSn−O膜や、窒素を含むIn−O膜や、金属窒化膜(InN、SnNなど)を用いることができる。これらの膜は5eV(電子ボルト)、好ましくは5.5eV(電子ボルト)以上の仕事関数を有し、ゲート電極として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリオフのスイッチング素子を実現できる。
ゲート絶縁層402aには、プラズマCVD法又はスパッタリング法等により形成する、膜厚10nm以上100nm以下、好ましくは膜厚20nm以上50nm以下の窒化物絶縁層を好ましく用いることができる。例えば、窒化シリコン膜、窒化酸化シリコン膜などが挙げられる。ゲート電極401及び基板400と接するゲート絶縁層402aとして窒化物絶縁層を適用することで、ゲート電極401又は基板400からの不純物拡散を防止する効果を奏する。
または、ゲート絶縁層402aとして、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ハフニウム(Hf)、タンタル(Ta)、ランタン(La)、ジルコニウム(Zr)、ニッケル(Ni)、マグネシウム(Mg)、又はバリウム(Ba)の金属元素のいずれかから選択される一以上を含む金属酸化物絶縁膜(例えば、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化マグネシウム膜、酸化ジルコニウム膜、酸化ランタン膜、酸化バリウム膜)、又は金属窒化物絶縁膜(窒化アルミニウム膜、窒化酸化アルミニウム膜)を用いることができる。また、ゲート絶縁層402aには、酸化ガリウム膜、In−Zr−Zn系酸化物膜、In−Fe−Zn系酸化物膜、In−Ce−Zn系酸化物膜なども用いることができる。
ゲート絶縁層402bの材料としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜を用いて形成することができる。また、ゲート絶縁層402bの膜厚は、例えば、100nm以上350nm以下とすることができる。
また、ゲート絶縁層402bの材料として酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfSi(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSiO(x>0、y>0))、ハフニウムアルミネート(HfAl(x>0、y>0))、酸化ランタンなどのhigh−k材料を用いることでゲートリーク電流を低減できる。
本実施の形態で示すゲート絶縁層402は、ゲート電極401側から順に、ゲート絶縁層402a及びゲート絶縁層402bが積層された構造を有する。但し、本発明の実施の形態はこれに限られず、ゲート絶縁層を単層構造としてもよいし、3層以上の積層構造としてもよい。
次いで、ゲート絶縁層402上に、酸化物半導体層403aを成膜する(図2(A)参照)。
酸化物半導体層403aは、単層構造であってもよいし、積層構造であってもよい。
酸化物半導体層403aの成膜方法は、スパッタリング法、MBE(Molecular Beam Epitaxy)法、CVD法、パルスレーザ堆積法、ALD(Atomic Layer Deposition)法等を適宜用いることができる。
酸化物半導体層403aに用いる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含むことが好ましい。特にInとZnの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好ましい。また、スタビライザーとしてジルコニウム(Zr)を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるIn−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元系金属の酸化物であるIn−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、Sn−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、ここで、例えば、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体として、InMO(ZnO)(m>0、且つ、mは整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、InSnO(ZnO)(n>0、且つ、nは整数)で表記される材料を用いてもよい。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:Zn=2:2:1(=2/5:2/5:1/5)、あるいはIn:Ga:Zn=3:1:2(=1/2:1/6:1/3)の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の原子数比のIn−Sn−Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性(移動度、しきい値、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、In−Sn−Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In−Ga−Zn系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。
なお、例えば、In、Ga、Znの原子数比がIn:Ga:Zn=a:b:c(a+b+c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)+(b−B)+(c−C)≦rを満たすことをいう。rとしては、例えば、0.05とすればよい。他の酸化物でも同様である。
また酸化物半導体層403aを成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、フォトリソグラフィ工程を用いて酸化物半導体層403aの一部を選択的にエッチングして、島状の酸化物半導体層403を形成する。
次いで、ゲート電極401、ゲート絶縁層402及び酸化物半導体層403上に、ソース電極及びドレイン電極(これと同じ層で形成される配線を含む)となる導電膜を形成し、選択的にエッチングを行ってソース電極405a、ドレイン電極405bを形成する(図2(B)参照)。導電膜の膜厚は、例えば20nm以上50nm以下とすることができる。
導電膜は、後の熱処理に耐えられる材料を用い、単層又は積層構造とすることができる。ソース電極及びドレイン電極に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。また、ソース電極、及びドレイン電極に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ(In−SnO、ITOと略記する)、酸化インジウム酸化亜鉛(In−ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
ソース電極405a及びドレイン電極405bを形成後、酸化物半導体層403に含まれる過剰な水素又は水素化合物(例えばHO、OH)を、低減又は除去(脱水素化)するための熱処理を行う。熱処理は減圧下で行えばよく、熱処理の温度は、酸化物半導体層403から水素又は水素化合物が離脱する温度、又はそれ以上の温度とする。例えば、熱処理の温度が100℃以上であれば、酸化物半導体層403に含まれる水素含有量を低減させることができ、好ましくは300℃〜400℃でこの熱処理を行えばよい。もちろん、より高温で熱処理しても酸化物半導体層403の水素含有量を低減させる効果を得ることができ、熱処理温度の上限は基板の歪み点以下の温度であればよい。
例えば、加熱処理装置の一つである電気炉に基板400を導入し、酸化物半導体層403に対して減圧下350℃において熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
この熱処理によって、n型の導電性を付与する不純物である水素を酸化物半導体から低減より好ましくは除去することができる。
なお、酸化物半導体層403と接するゲート絶縁層402に水素が含まれると、その水素が酸化物半導体層403へ侵入する恐れ、又は、その水素が酸化物半導体層403中の酸素を引き抜く恐れがある。よって、ゲート絶縁層402は可能な限り水及び水素化合物などの不純物が含まれないことが好ましい。本実施の形態で示す半導体装置の作製方法においては、島状の酸化物半導体層403に対して、水素又は水素化合物が離脱する温度、又はそれ以上の温度で熱処理を行うことで、酸化物半導体層403から露出した領域のゲート絶縁層402からも効果的に水素及び水素化合物を離脱させることが可能となる。よって、ゲート絶縁層402の水素含有量を低減させることができる。
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
また、脱水素化処理後の酸化物半導体層403に対して、酸素を含むガスを用いたプラズマ処理を行うことが好ましい。脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に減少してしまうことがあるが、酸化物半導体層403に酸素を含むガスを用いたプラズマ処理を行うことにより、酸化物半導体層403へ酸素を供給することができる。なお、脱水素化処理とプラズマ処理とは、酸化物半導体層403を大気開放せずに連続的に行うことが好ましい。例えば、脱水素化処理とプラズマ処理とを同一チャンバー内で行ってもよい。なお、当該プラズマ処理の条件によっては、ソース電極405a及びドレイン電極405bの上面も酸化されることがある。
次いで、ソース電極405a及びドレイン電極405b上に、酸化物半導体層403の一部に接する絶縁層407を形成する。絶縁層407は、例えば20nm以上50nm以下の膜厚で形成することができ、ゲート絶縁層402と同様の材料を用いて形成することができる。例えば、酸化シリコンや酸化窒化シリコンなどをスパッタリング法やCVD法で形成し、絶縁層407とすることができる。
なお、酸化物半導体層403を減圧下で熱処理(脱水素化処理)を行った後、大気開放せずに連続的に酸素を含むガスを用いたプラズマ処理を行う場合、該プラズマ処理後に大気開放せずに絶縁層407を形成することが好ましい。脱水素化処理、プラズマ処理及び絶縁層407の形成を同じチャンバー内で行ってもよい。脱水素化処理、プラズマ処理及び絶縁層407の形成を大気開放せずに連続的に行うことで、酸化物半導体層表面への水素又は水素化合物の付着(例えば、吸着水など)を防止することができるため、水素又は水素化合物の離脱した酸化物半導体層への、不純物の再混入を抑制することができる。
絶縁層407上に絶縁層408を形成する。これによって、本実施の形態のトランジスタ420を形成することができる(図2(C)参照)。
絶縁層408は、例えば200nm以上500nm以下の膜厚で形成することができ、ゲート絶縁層402と同様の材料を用いて形成することができる。例えば、酸化シリコンや酸化窒化シリコンなどをスパッタリング法やCVD法で形成し、絶縁層408とすることができる。
なお、酸化物半導体層403上に絶縁層(絶縁層407及び/又は絶縁層408)を形成した後、該絶縁層へ酸素を導入して、化学量論的組成より過剰に酸素が含まれる酸素過剰領域を形成してもよい。絶縁層への酸素の導入は、例えば酸素ドープ処理によって行うことができる。
なお、本明細書等において、「酸素ドープ」とは、酸素(少なくとも、酸素ラジカル、酸素原子、酸素分子、オゾン、酸素イオン(酸素分子イオン)、及び/又は酸素クラスタイオンのいずれかを含む)をバルクに添加することを言う。なお、当該「バルク」の用語は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、「酸素ドープ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマドープ」が含まれる。
酸素の供給ガスとしては、Oを含有するガスを用いればよく、例えば、Oガス、NOガス、COガス、COガス、NOガス等を用いることができる。なお、酸素の供給ガスに希ガス(例えばAr)を添加してもよい。
また、例えば、イオン注入法で酸素の導入を行う場合、酸素のドーズ量は1×1013ions/cm以上5×1016ions/cm以下とするのが好ましく、酸素ドープ処理後の絶縁層中の酸素の含有量は、絶縁層の化学量論的組成を超える程度とするのが好ましい。なお、このような化学量論的組成より過剰に酸素が含まれる酸素過剰領域は、絶縁層の一部に存在していればよい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。
本実施の形態においては、絶縁層407として酸化窒化シリコン膜を形成し、酸素ドープ処理を行うことで、絶縁層407に酸素を導入して、化学量論的組成より過剰に酸素が含まれる酸素過剰領域を形成する。絶縁層407に酸素を導入することにより、絶縁層407を酸素供給層として機能させることができる。
酸素過剰領域は、絶縁層407の少なくとも一部に設けられていればよく、酸化物半導体層403と絶縁層407の界面近傍に設けられていることが好ましい。なお、絶縁層407へ酸素を導入する際に、酸化物半導体層403へも同時に酸素が導入され、酸化物半導体層403においても酸素過剰領域が形成されることがある。
なお、絶縁層407として酸化物絶縁層(例えば、酸化シリコン膜又は酸化窒化シリコン膜)を用いる場合、該酸化物絶縁層において、酸素は主たる成分材料の一つである。このため、酸化物絶縁層中の酸素濃度を、SIMS(Secondary Ion Mass Spectrometry)などの方法を用いて、正確に見積もることは難しい。つまり、酸化物絶縁層に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には17Oや18Oといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の0.038%、0.2%程度であることが知られている。つまり、酸化物半導体層上の絶縁層中(本実施の形態においては、絶縁層407)または酸化物半導体層中におけるこれら同位体の濃度は、SIMSなどの方法によって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半導体層と接する絶縁層中、または酸化物半導体層中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃度を測定することで、酸化物半導体層と接する絶縁層に意図的に酸素が添加されたか否かを判別してもよい。
なお、酸素を絶縁層407に導入した後、絶縁層407の酸素過剰領域に含まれる酸素が離脱する温度、又はそれ以上の温度で熱処理を行ってもよい。当該熱処理によって、絶縁層407の酸素過剰領域に含まれる酸素を酸化物半導体層403へと供給することができ、酸化物半導体層403の酸素欠損が補填される。なお、酸化物半導体層403への酸素の供給を目的とした該熱処理は、トランジスタ420の作製工程における他の熱処理と兼ねることも可能である。
絶縁層407から酸化物半導体層403に酸素が供給されることで、酸化物半導体層403と絶縁層407との界面準位密度を低減することができる。この結果、トランジスタ420の動作などに起因して、酸化物半導体層403と絶縁層407との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。
また、絶縁層407に酸素を導入する場合、絶縁層407上に形成される絶縁層408の成膜温度は、絶縁層407の酸素過剰領域に含まれる酸素が離脱する温度未満とする。例えば、酸素過剰領域を含む絶縁層407上に形成される絶縁層408の成膜温度は220℃未満とすることが好ましく、200℃以下とすることがより好ましい。
また、絶縁層408は、低圧真空下において高電力を供給して成膜することで、緻密な膜とすることが好ましい。絶縁層408を緻密な膜とすることで、酸化物半導体層403及びそれに接する絶縁層407からの酸素の離脱を防止するとともに、酸化物半導体層403への水素及び水素化合物の混入を防止することができる。
また、絶縁層407に酸素を導入する場合、絶縁層408の形成後に熱処理を行い、絶縁層407に含まれる酸素を酸化物半導体層403へと供給してもよい。絶縁層407上に絶縁層408を形成することで、絶縁層407が含有する酸素を効率良く酸化物半導体層403に供給することができる。
なお、トランジスタ420上に、平坦化絶縁層を形成してもよい。平坦化絶縁層としては、ポリイミド、アクリル、ポリイミドアミド、ジンゾシクロブテン、ポリアミド、エポキシ等の耐熱性を有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで平坦化絶縁層を形成してもよい。
本実施の形態で示す半導体装置の作製方法は、島状の酸化物半導体層403にソース電極405a及びドレイン電極405bを形成した後、減圧下で酸化物半導体層403から水素又は水素化合物が離脱する温度、又はそれ以上の温度で熱処理を行うことで、電気特性の変動要因となる水素及び水素化合物などの不純物を酸化物半導体層403から離脱させることが可能となる。
また、本発明の一態様に係る半導体装置の作製方法においては、酸化物半導体層403からの水素、又は水素化合物の離脱を目的とした熱処理を、酸化物半導体層403を島状に加工した後に行うため、酸化物半導体層403から露出したゲート絶縁層402からも効果的に水素及び水素化合物を離脱させることが可能となる。従って、トランジスタの作製工程において実質的に一度の脱水化を目的とした熱処理によって、ゲート絶縁層402に含まれる水素の酸化物半導体層403への混入、又は該水素による酸化物半導体層403中の酸素の引き抜きを抑制することが可能である。よって、該熱処理を施した酸化物半導体層403を適用した半導体装置の信頼性を向上させることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1に示す半導体装置において、酸化物半導体層403にCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)膜を用いた半導体装置について説明する。
酸化物半導体層403に用いるCAAC−OS膜は、結晶部を有する酸化物半導体膜である。なお、当該結晶部は、一辺が100nm未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡(TEM:Transmission Electron Microscope)による観察像では、CAAC−OS膜に含まれる結晶部と結晶部との境界は明確ではない。また、TEMによってCAAC−OS膜には明確な粒界(グレインバウンダリーともいう。)は確認できない。そのため、CAAC−OS膜は、粒界に起因する電子移動度の低下が抑制される。
CAAC−OS膜に含まれる結晶部は、例えば、c軸がCAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつab面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、c軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれa軸およびb軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、80°以上100°以下、好ましくは85°以上95°以下の範囲も含まれることとする。また、単に平行と記載する場合、−10°以上10°以下、好ましくは−5°以上5°以下の範囲も含まれることとする。
なお、CAAC−OS膜において、結晶部の分布が一様でなくてもよい。例えば、CAAC−OS膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、CAAC−OS膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。
CAAC−OS膜に含まれる結晶部のc軸は、CAAC−OS膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、CAAC−OS膜の形状(被形成面の断面形状または表面の断面形状)によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のc軸は、CAAC−OS膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。
CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
また、CAAC−OSのように結晶部を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好ましくは0.1nm以下の表面上に形成するとよい。
なお、Raは、JIS B0601で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
なお、上記において、Sは、測定面(座標(x,y)(x,y)(x,y)(x,y)で表される4点によって囲まれる長方形の領域)の面積を指し、Zは測定面の平均高さを指す。Raは原子間力顕微鏡(AFM:Atomic Force Microscope)にて評価可能である。
上記のようなCAAC−OS膜を得る方法としては、例えば、基板を加熱して(例えば、基板温度を170℃として)酸化物半導体層の成膜を行い、表面に概略垂直にc軸配向させる方法がある。
なお、酸化物半導体層403は、複数の酸化物半導体層が積層された構造でもよく、第1の酸化物半導体層と第2の酸化物半導体層に、CAAC−OSとは異なる結晶性の酸化物半導体を適用してもよい。すなわち、CAAC−OSと、単結晶酸化物半導体、多結晶酸化物半導体、または非晶質酸化物半導体を適宜組み合わせた構成としてもよい。但し、非晶質酸化物半導体は水素などのドナーとなる不純物を吸収しやすく、また、酸素欠損が生じやすいためn型化されやすい。このため、チャネル側の酸化物半導体層は、CAAC−OSなどの結晶性を有する酸化物半導体を適用することが好ましい。
また、酸化物半導体層403を3層以上の積層構造とし、複数層の結晶性を有する酸化物半導体層又は非晶質酸化物半導体層を含む構造としてもよい。また、結晶性を有する酸化物半導体層と非晶質酸化物半導体層を交互に積層する構造としてもよい。また、酸化物半導体層403を複数層の積層構造とする場合の上記構成は、それぞれを適宜組み合わせて用いることができる。
以上のように、酸化物半導体層403としてCAAC−OS膜を用いることにより、実施の形態1に示す熱処理(脱水素化処理)において、CAAC−OS膜の上面から容易に水素を離脱させることができる。また、当該熱処理において、酸素の離脱を低減して選択的に水素を多く離脱させることができる。
ここで、実施の形態1に示す熱処理(脱水素化処理)でCAAC−OS膜の上面から比較的水素が離脱しやすいことを、モデルを用いて計算した結果について図9乃至図14を用いて説明する。
本計算においては、CAAC−OSの一例として、三元系金属の酸化物であるIn−Ga−Zn系酸化物のc軸方向に配向した結晶構造を用い、In−Ga−Zn系酸化物において不純物として水素原子を導入したモデル(以下、モデルAと呼ぶ)を作製し、当該モデルにおいて水素がc軸方向に拡散しやすいか計算機シミュレーションを用いて検証した。また、比較例としてIn−Ga−Zn系酸化物において不純物として過剰酸素(化学量論比を越えて存在している酸素原子)を導入したモデル(以下、モデルBと呼ぶ)、およびIn−Ga−Zn系酸化物において不純物として酸素欠損を導入したモデル(以下、モデルCと呼ぶ)を作製し、これらのモデルにおいて過剰酸素または酸素欠損がc軸方向に拡散しやすいか計算機シミュレーションを用いて検証した。
まず、モデルAの構造を図9に示す。図9に示すモデルAでは、In:Ga:Zn=1:1:1の原子数比のIn−Ga−Zn系酸化物において、酸素原子と結合するように水素原子を導入している。モデルA中の原子数は85原子である。ここで、図9中の黒い大きい球はインジウム原子を、白い大きい球はガリウム原子を、白い中程度の大きさの球は亜鉛原子を、黒い小さい球は水素原子が結合しない酸素原子を、灰色の小さい球は水素原子が結合する酸素原子を、白い小さい球は水素原子を表している。また、図9中の矢印はIn−Ga−Zn系酸化物の結晶のc軸方向を表している。
図9に示す1番乃至8番のサイトは、水素原子と結合可能な酸素原子の結合サイトを示している。モデルAでは、図9に示すように初期状態では水素原子が1番のサイトで酸素と結合しており、当該水素原子は最小エネルギー経路に沿った中間構造を介して2番のサイトに移動し、3番乃至7番のサイトを経て最終的に8番のサイトまで移動するものとする。
このようにCAAC−OS膜でc軸方向に拡散する水素原子を評価する指標として、本計算においては単位時間当たりの拡散頻度Γを用いた。ある温度T(K)における拡散頻度Γ(/s)は、安定位置における不純物原子の振動数Γ(/s)を用いて以下の式(1)で表される。
なお、式(1)において、Ebmaxは各サイト間の水素原子の移動におけるエネルギーEb(eV)の最大値であり、各サイト間の水素原子の移動に伴う活性化エネルギーに対応している。また、kはボルツマン定数である。また式(1)において、Γ=1.0×1013(/s)とする。また、実施の形態1に示す熱処理の温度と対応させてT=623K(350℃)を用いる。
このように、水素原子の拡散頻度Γは、水素原子が各サイト間で移動する際に必要な活性化エネルギーEbmaxを計算することで評価できる。すなわち、活性化エネルギーEbmaxが高ければ水素原子はサイト間を移動しにくく、活性化エネルギーEbmaxが低ければ水素原子はサイト間を移動しやすい。
ここで、水素原子の1番のサイトから8番のサイトの移動におけるEbmaxを求めるため、各サイト間において、NEB(Nudged Elastic Band)法を用いて最小エネルギー経路に沿った中間構造に対するエネルギーをそれぞれ算出した。なお、図9に示すモデルAは予め構造最適化されており、構造最適化されたモデルAに対してNEB法による計算を行った。
NEB法の計算には密度汎関数法を用いたプログラムパッケージであるVASP(Vienna Ab−initio Simulation Package)を用いた。基底関数には平面波基底関数を用い、汎関数はPAW(Projector Augmented Wave)法によるGGA/PBE(Generalized−Gradient−Approximation/Perdew−Burke−Ernzerhof)を用いた。また、カットオフエネルギーは400eVを用い、サンプリングk点は2×2×1のグリッドを用いた。
モデルAについてNEB法を用いて計算した結果を図10に示す。図10において、縦軸は水素原子の移動に要するエネルギーEb(eV)を示し、横軸は水素移動経路(arbitrary unit)を示しており、上記1番乃至8番のサイトを水素移動経路に対応させて記載している。
図10より、水素原子の1番のサイトから8番のサイトの移動において、もっともエネルギーEbが高いのは、7番のサイトから8番のサイトの移動であることが分かる。ここで、水素移動経路全体のエネルギー最小点を原点とした活性化エネルギーEbmaxは、1.50eVである。また、上記式(1)より、温度350℃における水素原子の拡散頻度Γは7.3/sとなる。
ここで7番のサイトと8番のサイトは、インジウム原子を挟むように設けられているので、上記の水素原子の移動は、水素原子がインジウム原子の層を越えてc軸方向に拡散することに対応する。よって、上記活性化エネルギーEbmaxと拡散頻度Γは、水素原子がインジウム原子の層を越えてc軸方向に拡散する際の活性化エネルギーと拡散頻度に対応する。
次に、モデルBの構造を図11(A)および図11(B)に示す。図11(A)および図11(B)に示すモデルBでは、In:Ga:Zn=3:1:2の原子数比のIn−Ga−Zn系酸化物において、インジウム原子と結合するように過剰酸素を導入している。モデルB中の原子数は85原子である。ここで、図11(A)および図11(B)中の黒い大きい球はインジウム原子を、白い大きい球はガリウム原子を、灰色の中程度の大きさの球は亜鉛原子を、黒い小さい球は酸素原子を表している。なお、図11(A)および図11(B)に示す1番乃至3番の酸素原子は、過剰酸素が結合したインジウム原子近傍の酸素原子である。また、図11(A)および図11(B)中の矢印はIn−Ga−Zn系酸化物の結晶のc軸方向を表している。
ここで、図11(A)および図11(B)は、過剰酸素がインジウム原子の層を越えてc軸方向に移動するモデルBの初期状態と終状態を示している。よって、図11(A)から図11(B)にかけて、1番の酸素原子は3番の酸素原子を押し出す方向に移動している。また、このとき2番の酸素原子も移動している。
モデルBにおいてもモデルAと同様に拡散頻度Γを用いて、CAAC−OS膜でc軸方向に拡散する過剰酸素を評価する。モデルBの初期状態から終状態にかけての過剰酸素の移動におけるEbmaxもNEB法を用いて算出した。なお、図11(A)および図11(B)に示すモデルBは予め構造最適化されており、構造最適化されたモデルBに対してNEB法による計算を行った。
NEB法の計算には密度汎関数法を用いたプログラムパッケージであるOpenMXを用いた。基底関数には局在基底関数(擬原子軌道関数)を用い、汎関数はノルム保存型擬ポテンシャルによるGGA/PBE(Generalized−Gradient−Approximation/Perdew−Burke−Ernzerhof)を用いた。また、カットオフエネルギーは2721.16eVを用い、サンプリングk点は5×5×3のグリッドを用いた。
モデルBについてNEB法を用いて計算した結果を図12に示す。図12において、縦軸は過剰酸素の移動に要するエネルギーEb(eV)を示し、横軸は過剰酸素の移動の経路長(オングストローム)を示す。
図12より、過剰酸素がインジウム原子の層を越えてc軸方向に拡散する際の活性化エネルギーEbmaxは、2.38eVである。また、上記式(1)より、温度350℃における過剰酸素の拡散頻度Γは5.6×10−7/sとなる。
次に、モデルCの構造を図13(A)および図13(B)に示す。図13(A)および図13(B)に示すモデルCでは、In:Ga:Zn=3:1:2の原子数比のIn−Ga−Zn系酸化物において、インジウム原子と結合する酸素原子を一つ欠損させて酸素欠損を導入している。モデルC中の原子数は83原子である。ここで、図13(A)および図13(B)中の黒い大きい球はインジウム原子を、白い大きい球はガリウム原子を、灰色の中程度の大きさの球は亜鉛原子を、黒い小さい球は酸素原子を表している。また、図13(A)および図13(B)中の矢印はIn−Ga−Zn系酸化物の結晶のc軸方向を表している。なお、図13(A)および図13(B)に示す点線で示される球は酸素欠損を表す。
ここで、図13(A)および図13(B)は、酸素欠損がインジウム原子の層を越えてc軸方向に移動するモデルCの初期状態と終状態を示している。モデルCにおいてもモデルAおよびモデルBと同様に拡散頻度Γを用いて、CAAC−OS膜でc軸方向に拡散する酸素欠損を評価する。モデルCの初期状態から終状態にかけての酸素欠損の移動におけるEbmaxもNEB法を用いて算出した。なお、モデルCのNEB法を用いた計算の各種条件はモデルBと同様とした。なお、図13(A)および図13(B)に示すモデルCは予め構造最適化されており、構造最適化されたモデルCに対してNEB法による計算を行った。
モデルCについてNEB法を用いて計算した結果を図14に示す。図14において、縦軸は酸素欠損の移動に要するエネルギーEb(eV)を示し、横軸は酸素欠損の移動の経路長(オングストローム)を示す。
図14より、酸素欠損がインジウム原子の層を越えてc軸方向に拡散する際の活性化エネルギーEbmaxは、4.10eVである。また、上記式(1)より、温度350℃における酸素欠損の拡散頻度Γは6.8×10−21となる。
以上、図10、図12、図14から得られた、水素原子、過剰酸素または酸素欠損がインジウム原子の層を越えてc軸方向に拡散する際の活性化エネルギーEbmaxと、350℃における拡散頻度Γを表1に示す。
表1より、モデルBおよびモデルCと比較してモデルAは、活性化エネルギーEbmaxが大きいことが分かる。つまり、水素原子は過剰酸素または酸素欠損と比較して、インジウム原子の層を越えてc軸方向に拡散しやすいということができる。特に、350℃におけるモデルAの拡散頻度Γは、モデルBおよびモデルCと比較して極めて大きい。よって、実施の形態1に示すような熱処理を行うことにより、CAAC−OS膜中水素原子は過剰酸素または酸素欠損と比較して、インジウム原子の層を越えてc軸方向に拡散しやすいということができる。
なお、上述の説明では水素原子、過剰酸素または酸素欠損がインジウム原子の層を越えてc軸方向に拡散する場合について説明したが、CAAC−OS膜に含まれるインジウム以外の金属原子についても同様のことが考えられる。
よって、先の実施の形態に示す酸化物半導体層403としてCAAC−OS膜を用い、実施の形態1に示す脱水素化処理を行うことにより、CAAC−OS膜中の水素原子をc軸方向に拡散させて、CAAC−OS膜の上面から離脱させることができる。このとき、水素の拡散頻度は過剰酸素や酸素欠損と比較して極めて大きいので、選択的に多くの水素を離脱させることができる。
このように、酸化物半導体層としてCAAC−OS膜を用いることによって、トランジスタの電気特性の変動要因となる水素及び水素化合物などの不純物を酸化物半導体層から離脱させることができるので、半導体装置の信頼性の向上を図ることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
実施の形態1に示したトランジスタを用いて表示機能を有する半導体装置(表示装置ともいう)を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図3(A)において、基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、基板4006によって封止されている。図3(A)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路4004、信号線駆動回路4003が実装されている。また別途形成された信号線駆動回路4003と、走査線駆動回路4004又は画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、4018bから供給されている。
図3(B)及び図3(C)において、基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、基板4001とシール材4005と基板4006とによって、表示素子と共に封止されている。図3(B)及び(C)においては、基板4001上のシール材4005によって囲まれている領域とは異なる領域に、ICチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている。図3(B)及び図3(C)においては、別途形成された信号線駆動回路4003と、走査線駆動回路4004又は画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
また図3(B)及び図3(C)においては、信号線駆動回路4003を別途形成し、基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図3(A)は、COG方法により信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図3(B)は、COG方法により信号線駆動回路4003を実装する例であり、図3(C)は、TAB方法により信号線駆動回路4003を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTCPが取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、又は表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態1に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、半導体装置の一形態について、図3乃至図5を用いて説明する。図5は、図3(B)のM−Nにおける断面図に相当する。
図3及び図5で示すように、半導体装置は接続端子電極4015及び端子電極4016を有しており、接続端子電極4015及び端子電極4016はFPC4018(4018a、4018b)が有する端子と異方性導電層4019を介して、電気的に接続されている。
接続端子電極4015は、第1の電極層4034と同じ導電層から形成され、端子電極4016は、トランジスタ4040、4011のソース電極及びドレイン電極と同じ導電層で形成されている。
また基板4001上に設けられた画素部4002と、走査線駆動回路4004は、トランジスタを複数有しており、図3及び図5では、画素部4002に含まれるトランジスタ4040と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図5(A)では、トランジスタ4040、4011上には絶縁層4030、4032が設けられ、図5(B)では、さらに、絶縁層4021が設けられている。
トランジスタ4010、4011としては、実施の形態1に示したトランジスタを適用することができる。トランジスタ4010、4011は、ボトムゲート構造のトランジスタである。
トランジスタ4010、4011は、島状に加工後、減圧下で水素又は水素化合物が離脱する温度、又はその温度以上で熱処理を行うことで、トランジスタ4010、4011の特性変動を引き起こす水素、又は水などの不純物が混入せず、かつ好ましくは酸素欠損を補填する酸素が供給された酸化物半導体層を含む。よって、トランジスタ4010、4011は、電気特性変動が抑制されている。
従って、図3及び図5で示す本実施の形態の酸化物半導体層を用いた安定した電気特性を有するトランジスタ4010、4011を含む半導体装置として信頼性の高い半導体装置を提供することができる。
また、駆動回路用のトランジスタ4011の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、バイアス−熱ストレス試験(BT試験)前後におけるトランジスタ4011のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ4011のゲート電極と同じでもよいし、異なっていても良く、第2のゲート電極として機能させることもできる。また、導電層の電位が、例えばフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図5(A)に表示素子として液晶素子を用いた液晶表示装置の例を示す。図5(A)において、表示素子である液晶素子4013は、第1の電極層4034、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4038、4033が設けられている。第2の電極層4031は基板4006側に設けられ、第1の電極層4034と第2の電極層4031とは液晶層4008を介して積層する構成となっている。
またスペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層4008の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料(液晶組成物)は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層4008に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層4008と、第1の電極層4034及び第2の電極層4031とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶組成物を用いることはより効果的である。
また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値(オフ電流値)を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASV(Advanced Super View)モードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機EL素子を用いる例を示す。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図4(A)(B)及び図5(B)に表示素子として発光素子を用いた発光装置の例を示す。
図4(A)は発光装置の平面図であり、図4(A)中の一点鎖線S1−T1、S2−T2、及びS3−T3で切断した断面が図4(B)に相当する。なお、図4(A)の平面図においては、電界発光層542及び第2の電極層543は省略してあり図示していない。
図4に示す発光装置は、基板500上に、トランジスタ510、容量素子520、配線層交差部530を有しており、トランジスタ510は発光素子540と電気的に接続している。なお、図4は基板500を通過して発光素子540からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ510としては、実施の形態1に示したトランジスタを適用することができる。本実施の形態では、実施の形態1で示したトランジスタ420と同様な構造を有するトランジスタを適用する例を示す。トランジスタ510は、ボトムゲート構造のトランジスタである。
トランジスタ510はゲート電極511a、511b、ゲート絶縁層502、酸化物半導体層512、ソース電極又はドレイン電極として機能する導電層513a、513bを含む。
トランジスタ510は、導電層513a、513bを形成後、減圧下で水素又は水素化合物が離脱する温度、又はその温度以上で熱処理を行うことで、特性変動を引き起こす水素、又は水などの不純物が混入せず、かつ好ましくは酸素欠損を補填する酸素が供給された酸化物半導体層512を含む。よって、トランジスタ510は、電気特性変動が抑制されている。
従って、図4で示す本実施の形態の酸化物半導体層512を用いた安定した電気特性を有するトランジスタ510を含む半導体装置として信頼性の高い半導体装置を提供することができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
容量素子520は、導電層521a、521b、ゲート絶縁層502、酸化物半導体層522、導電層523を含み、導電層521a、521bと導電層523とで、ゲート絶縁層502及び酸化物半導体層522を挟む構成とすることで容量を形成する。
配線層交差部530は、ゲート電極511a、511bと、導電層533との交差部であり、ゲート電極511a、511bと、導電層533とは、間にゲート絶縁層502を介して交差する。
本実施の形態においては、ゲート電極511a及び導電層521aとして膜厚30nmのチタン膜を用い、ゲート電極511b及び導電層521bとして膜厚200nmの銅薄膜を用いる。よって、ゲート電極はチタン膜と銅薄膜との積層構造となる。
酸化物半導体層512、522としては膜厚25nmのIn−Ga−Zn−O膜を用いる。
トランジスタ510、容量素子520、及び配線層交差部530上には層間絶縁層504が形成され、層間絶縁層504上において発光素子540と重畳する領域にカラーフィルタ層505が設けられている。層間絶縁層504及びカラーフィルタ層505上には平坦化絶縁層として機能する絶縁層506が設けられている。
絶縁層506上に第1の電極層541、電界発光層542、第2の電極層543の順に積層した積層構造を含む発光素子540が設けられている。発光素子540とトランジスタ510とは、導電層513aに達する絶縁層506及び層間絶縁層504に形成された開口において、第1の電極層541及び導電層513aが接することによって電気的に接続されている。なお、第1の電極層541の一部及び該開口を覆うように隔壁507が設けられている。
絶縁層506には膜厚1500nmの感光性のアクリル膜、隔壁507には膜厚1500nmの感光性のポリイミド膜を用いることができる。
カラーフィルタ層505としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー(黄)などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層505の膜厚は1500nm以上2000nm以下とすればよい。
図5(B)に示す発光装置においては、表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4034、電界発光層4511、第2の電極層4031の積層構造であるが、示した構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510、507は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4034、541上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層4511、542は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031、543及び隔壁4510、507上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。
また、発光素子4513、540に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子4513を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、基板4001、基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)又はEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒又は溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子又は第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、又はこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を、表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
なお、図3乃至図5において、基板4001、500、基板4006としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができる。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板(金属フィルム)を用いてもよい。例えば、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また、平坦化絶縁層として機能する絶縁層4021、506は、アクリル、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層を形成してもよい。
絶縁層4021、506の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁層、導電層などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層4034、541、第2の電極層4031、543は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第1の電極層4034、541、第2の電極層4031、543はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
本実施の形態においては、図4に示す発光装置は下面射出型なので、第1の電極層541は透光性、第2の電極層543は反射性を有する。よって、第1の電極層541に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第2の電極層543に透光性を有する導電層を用いる場合は、反射性を有する導電層を積層するとよい。
また、第1の電極層4034、541、第2の電極層4031、543として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの2種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態1で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
実施の形態1に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図6(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図6(A)はフォトセンサの等価回路であり、図6(B)はフォトセンサの一部を示す断面図である。
フォトダイオード602は、一方の電極がフォトダイオードリセット信号線658に、他方の電極がトランジスタ640のゲートに電気的に接続されている。トランジスタ640は、ソース又はドレインの一方がフォトセンサ基準信号線672に、ソース又はドレインの他方がトランジスタ656のソース又はドレインの一方に電気的に接続されている。トランジスタ656は、ゲートがゲート信号線659に、ソース又はドレインの他方がフォトセンサ出力信号線671に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「OS」と記載している。図6(A)において、トランジスタ640、トランジスタ656は実施の形態1に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態1で示したトランジスタ420と同様な構造を有するトランジスタを適用する例を示す。トランジスタ640は、ボトムゲート構造のトランジスタである。
図6(B)は、フォトセンサにおけるフォトダイオード602及びトランジスタ640に示す断面図であり、絶縁表面を有する基板601(素子基板)上に、センサとして機能するフォトダイオード602及びトランジスタ640が設けられている。フォトダイオード602、トランジスタ640の上には接着層608を用いて基板613が設けられている。
トランジスタ640上には絶縁層631、層間絶縁層633、層間絶縁層634が設けられている。フォトダイオード602は、層間絶縁層633上に形成された電極層641bと、電極層641b上に順に積層された第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cと、層間絶縁層634上に設けられ、第1乃至第3の半導体膜を介して電極層641bと電気的に接続する電極層642と、電極層641bと同じ層に設けられ、電極層642と電気的に接続する電極層641aと、を有している。
電極層641bは、層間絶縁層634に形成された導電層643と電気的に接続し、電極層642は電極層641aを介して導電層645と電気的に接続している。導電層645は、トランジスタ640のゲート電極と電気的に接続しており、フォトダイオード602はトランジスタ640と電気的に接続している。
ここでは、第1半導体膜606aとしてp型の導電型を有する半導体膜と、第2半導体膜606bとして高抵抗な半導体膜(i型半導体膜)、第3半導体膜606cとしてn型の導電型を有する半導体膜を積層するpin型のフォトダイオードを例示している。
第1半導体膜606aはp型半導体膜であり、p型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第1半導体膜606aの形成には13族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第1半導体膜606aの膜厚は10nm以上50nm以下となるよう形成することが好ましい。
第2半導体膜606bは、i型半導体膜(真性半導体膜)であり、アモルファスシリコン膜により形成する。第2半導体膜606bの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。第2半導体膜606bの形成は、LPCVD法、気相成長法、スパッタリング法等により行ってもよい。第2半導体膜606bの膜厚は200nm以上1000nm以下となるように形成することが好ましい。
第3半導体膜606cは、n型半導体膜であり、n型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第3半導体膜606cの形成には、15族の不純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第3半導体膜606cの膜厚は20nm以上200nm以下となるよう形成することが好ましい。
また、第1半導体膜606a、第2半導体膜606b、及び第3半導体膜606cは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモルファス(Semi Amorphous Semiconductor:SAS))半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型のフォトダイオードはp型の半導体膜側を受光面とする方がよい特性を示す。ここでは、pin型のフォトダイオードが形成されている基板601の面からフォトダイオード602が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電層を用いるとよい。また、n型の半導体膜側を受光面として用いることもできる。
絶縁層631、層間絶縁層633、層間絶縁層634としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマCVD法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法)、スクリーン印刷、オフセット印刷等を用いて形成することができる。
絶縁層631としては、無機絶縁材料としては、例えば、酸化窒化シリコン層、又は酸化窒化シリコン層等の単層、又は積層を用いることができる。
層間絶縁層633、634としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。層間絶縁層633、634としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を用いることができる。
フォトダイオード602に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
トランジスタ640は、島状に加工後、減圧下で水素又は水素化合物が離脱する温度、又はその温度以上で熱処理を行うことで、特性変動を引き起こす水素、又は水などの不純物が混入せず、かつ好ましくは酸素欠損を補填する酸素が供給された酸化物半導体層を含む。よって、トランジスタ640は、電気特性変動が抑制されている。
従って、本実施の形態の酸化物半導体層を用いた安定した電気特性を有するトランジスタ640を含む信頼性の高い半導体装置を提供することができる。また、信頼性の高い半導体装置を歩留まりよく作製し、高生産化を達成することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態5)
本明細書に開示する半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機(パチンコ機、スロットマシン等)、ゲーム筐体が挙げられる。これらの電子機器の具体例を図7に示す。
図7(A)は、表示部を有するテーブル9000を示している。テーブル9000は、筐体9001に表示部9003が組み込まれており、表示部9003により映像を表示することが可能である。なお、4本の脚部9002により筐体9001を支持した構成を示している。また、電力供給のための電源コード9005を筐体9001に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部9003に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部9003は、タッチ入力機能を有しており、テーブル9000の表示部9003に表示された表示ボタン9004を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態3に示したイメージセンサ機能を有する半導体装置を用いれば、表示部9003にタッチ入力機能を持たせることができる。
また、筐体9001に設けられたヒンジによって、表示部9003の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図7(B)は、テレビジョン装置9100を示している。テレビジョン装置9100は、筐体9101に表示部9103が組み込まれており、表示部9103により映像を表示することが可能である。なお、ここではスタンド9105により筐体9101を支持した構成を示している。
テレビジョン装置9100の操作は、筐体9101が備える操作スイッチや、別体のリモコン操作機9110により行うことができる。リモコン操作機9110が備える操作キー9109により、チャンネルや音量の操作を行うことができ、表示部9103に表示される映像を操作することができる。また、リモコン操作機9110に、当該リモコン操作機9110から出力する情報を表示する表示部9107を設ける構成としてもよい。
図7(B)に示すテレビジョン装置9100は、受信機やモデムなどを備えている。テレビジョン装置9100は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向(送信者から受信者)又は双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部9103、9107に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図7(C)はコンピュータであり、本体9201、筐体9202、表示部9203、キーボード9204、外部接続ポート9205、ポインティングデバイス9206等を含む。
上記実施の形態のいずれかに示す半導体装置は、表示部9203に用いることが可能であり、コンピュータに高い信頼性を付与することができる。
図8(A)及び図8(B)は2つ折り可能なタブレット型端末である。図8(A)は、開いた状態であり、タブレット型端末は、筐体9630、表示部9631a、表示部9631b、表示モード切り替えスイッチ9034、電源スイッチ9035、省電力モード切り替えスイッチ9036、留め具9033、操作スイッチ9038、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部9631a、表示部9631bに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部9631aは、一部をタッチパネルの領域9632aとすることができ、表示された操作キー9638にふれることでデータ入力をすることができる。なお、表示部9631aにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部9631aの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部9631aの全面をキーボードボタン表示させてタッチパネルとし、表示部9631bを表示画面として用いることができる。
また、表示部9631bにおいても表示部9631aと同様に、表示部9631bの一部をタッチパネルの領域9632bとすることができる。また、タッチパネルのキーボード表示切り替えボタン9639が表示されている位置に指やスタイラスなどでふれることで表示部9631bにキーボードボタン表示することができる。
また、タッチパネルの領域9632aとタッチパネルの領域9632bに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ9034は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ9036は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図8(A)では表示部9631bと表示部9631aの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図8(B)は、閉じた状態であり、タブレット型端末は、筐体9630、太陽電池9633、充放電制御回路9634を有する。なお、図8(B)では充放電制御回路9634の一例としてバッテリー9635、DCDCコンバータ9636を有する構成について示している。
なお、タブレット型端末は2つ折り可能なため、未使用時に筐体9630を閉じた状態にすることができる。従って、表示部9631a、表示部9631bを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図8(A)及び図8(B)に示したタブレット型端末は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池9633によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池9633は、筐体9630の一面又は二面に効率的なバッテリー9635の充電を行う構成とすることができるため好適である。なおバッテリー9635としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図8(B)に示す充放電制御回路9634の構成、及び動作について図8(C)にブロック図を示し説明する。図8(C)には、太陽電池9633、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3、表示部9631について示しており、バッテリー9635、DCDCコンバータ9636、コンバータ9637、スイッチSW1乃至SW3が、図8(B)に示す充放電制御回路9634に対応する箇所となる。
まず外光により太陽電池9633により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー9635を充電するための電圧となるようDCDCコンバータ9636で昇圧又は降圧がなされる。そして、表示部9631の動作に太陽電池9633からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ9637で表示部9631に必要な電圧に昇圧又は降圧をすることとなる。また、表示部9631での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー9635の充電を行う構成とすればよい。
なお太陽電池9633については、発電手段の一例として示したが、特に限定されず、圧電素子(ピエゾ素子)や熱電変換素子(ペルティエ素子)などの他の発電手段によるバッテリー9635の充電を行う構成であってもよい。例えば、無線(非接触)で電力を送受信して充電する無接点電力電送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
400 基板
401 ゲート電極
402 ゲート絶縁層
402a ゲート絶縁層
402b ゲート絶縁層
403 酸化物半導体層
403a 酸化物半導体層
405a ソース電極
405b ドレイン電極
407 絶縁層
408 絶縁層
420 トランジスタ
500 基板
502 ゲート絶縁層
504 層間絶縁層
505 カラーフィルタ層
506 絶縁層
507 隔壁
510 トランジスタ
511a ゲート電極
511b ゲート電極
512 酸化物半導体層
513a 導電層
513b 導電層
520 容量素子
521a 導電層
521b 導電層
522 酸化物半導体層
523 導電層
530 配線層交差部
533 導電層
540 発光素子
541 電極層
542 電界発光層
543 電極層
601 基板
602 フォトダイオード
606a 半導体膜
606b 半導体膜
606c 半導体膜
608 接着層
613 基板
631 絶縁層
633 層間絶縁層
634 層間絶縁層
640 トランジスタ
641a 電極層
641b 電極層
642 電極層
643 導電層
645 導電層
656 トランジスタ
658 フォトダイオードリセット信号線
659 ゲート信号線
671 フォトセンサ出力信号線
672 フォトセンサ基準信号線
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電層
4021 絶縁層
4030 絶縁層
4031 電極層
4032 絶縁層
4033 絶縁層
4034 電極層
4035 スペーサ
4038 絶縁層
4040 トランジスタ
4510 隔壁
4511 電界発光層
4513 発光素子
4514 充填材
9000 テーブル
9001 筐体
9002 脚部
9003 表示部
9004 表示ボタン
9005 電源コード
9033 留め具
9034 スイッチ
9035 電源スイッチ
9036 スイッチ
9038 操作スイッチ
9100 テレビジョン装置
9101 筐体
9103 表示部
9105 スタンド
9107 表示部
9109 操作キー
9110 リモコン操作機
9201 本体
9202 筐体
9203 表示部
9204 キーボード
9205 外部接続ポート
9206 ポインティングデバイス
9630 筐体
9631 表示部
9631a 表示部
9631b 表示部
9632a 領域
9632b 領域
9633 太陽電池
9634 充放電制御回路
9635 バッテリー
9636 DCDCコンバータ
9637 コンバータ
9638 操作キー
9639 ボタン

Claims (2)

  1. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、基板を加熱しながらc軸配向した結晶部を有する酸化物半導体層を形成し、
    前記結晶部は、前記酸化物半導体層が成膜中に形成され、
    記酸化物半導体層をエッチングすることで、ゲート電極と重畳する領域を有する島状の酸化物半導体層を形成し、
    前記島状の酸化物半導体層上にソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極を形成した後、
    減圧下で、前記島状の酸化物半導体層から水素又は水素化合物が離脱する温度、又はそれ以上の温度で熱処理を行い、
    前記熱処理後に、酸素を含むガスを用いたプラズマ処理により、前記島状の酸化物半導体層に酸素を供給し、
    前記酸素を供給した後、前記島状の酸化物半導体層上、前記ソース電極上、及び前記ドレイン電極上に、第1の絶縁層を形成し、
    前記第1の絶縁層上に、第2の絶縁層を形成し、
    前記第1及び前記第2の絶縁層に、酸素を導入して、酸素過剰領域を形成することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記熱処理、前記プラズマ処理及び、前記第1の絶縁層形成は、前記島状の酸化物半導体層を大気開放せずに連続的に行うことを特徴とする半導体装置の作製方法。
JP2013032113A 2012-02-23 2013-02-21 半導体装置の作製方法 Expired - Fee Related JP6257900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013032113A JP6257900B2 (ja) 2012-02-23 2013-02-21 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012037818 2012-02-23
JP2012037818 2012-02-23
JP2013032113A JP6257900B2 (ja) 2012-02-23 2013-02-21 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2013201430A JP2013201430A (ja) 2013-10-03
JP2013201430A5 JP2013201430A5 (ja) 2016-03-24
JP6257900B2 true JP6257900B2 (ja) 2018-01-10

Family

ID=49521366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013032113A Expired - Fee Related JP6257900B2 (ja) 2012-02-23 2013-02-21 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP6257900B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388738B2 (en) 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101642620B1 (ko) * 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20110240462A1 (en) * 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus and method for manufacturing semiconductor device
US8906756B2 (en) * 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2013201430A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
JP7187602B2 (ja) 発光装置
JP6423901B2 (ja) トランジスタの作製方法
JP6338640B2 (ja) 半導体装置の作製方法
JP6286512B2 (ja) 半導体装置の作製方法
JP6231743B2 (ja) 半導体装置の作製方法
JP6141002B2 (ja) 半導体装置の作製方法
JP6257141B2 (ja) 半導体装置
JP5980015B2 (ja) 半導体装置及び半導体装置の作製方法
JP5839592B2 (ja) 半導体装置の作製方法
JP6226518B2 (ja) 半導体装置
JP2019186581A (ja) 半導体装置の作製方法
JP6199583B2 (ja) 半導体装置
JP5873324B2 (ja) 半導体装置の作製方法
JP2013201428A (ja) 半導体装置の作製方法
JP6257900B2 (ja) 半導体装置の作製方法
JP6259575B2 (ja) 半導体装置の作製方法
JP6194140B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171206

R150 Certificate of patent or registration of utility model

Ref document number: 6257900

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees