JP6256059B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP6256059B2 JP6256059B2 JP2014017847A JP2014017847A JP6256059B2 JP 6256059 B2 JP6256059 B2 JP 6256059B2 JP 2014017847 A JP2014017847 A JP 2014017847A JP 2014017847 A JP2014017847 A JP 2014017847A JP 6256059 B2 JP6256059 B2 JP 6256059B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- subframe
- period
- liquid crystal
- subframe data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は液晶表示装置に係り、複数のサブフレームによって階調表示を行う液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that performs gradation display using a plurality of subframes.
サブフレーム駆動方式の液晶表示装置において、各画素が、マスターラッチ及びスレーブラッチと、液晶表示素子と、第1〜第3の計3つのスイッチングトランジスタとから構成されるものが知られている(例えば、特許文献1参照)。 In a sub-frame driving type liquid crystal display device, each pixel includes a master latch and a slave latch, a liquid crystal display element, and a total of three first to third switching transistors (for example, , See Patent Document 1).
サブフレーム駆動方式の液晶表示装置においては、1フレーム期間内の全てのサブフレームは、その表示期間が同一又は異なる所定の期間に予め割り当てられており、各画素において最大階調表示時は全てのサブフレームにおいて表示を行い、最小階調表示時は全てのサブフレームにおいて非表示とし、それ以外の階調の場合は表示する階調に応じて表示するサブフレームを選択する。この液晶表示装置は、入力されるデータが階調を示すデジタルデータであり、2段ラッチ構成のデジタル駆動方式でもある。 In the sub-frame driving type liquid crystal display device, all the sub-frames within one frame period are assigned in advance to a predetermined period in which the display period is the same or different. The display is performed in the subframe, and in the case of the minimum gradation display, the display is not displayed in all the subframes. In the other gradations, the subframe to be displayed is selected according to the gradation to be displayed. In this liquid crystal display device, the input data is digital data indicating a gradation, and it is also a digital drive system having a two-stage latch configuration.
しかしながら、上記の液晶表示装置では、各画素内の2つのラッチはそれぞれ、スタティック・ランダム・アクセス・メモリ(SRAM)で構成されるため、トランジスタ数が多くなり、画素小型化が困難である。 However, in the above-described liquid crystal display device, the two latches in each pixel are each composed of a static random access memory (SRAM), so that the number of transistors increases and it is difficult to reduce the size of the pixel.
そこで、各画素を、1つのSRAMと1つのダイナミック・ランダム・アクセス・メモリ(DRAM)とを有する構成とすることで、画素内に2つのSRAMを用いた画素に比べて画素小型化を可能にした液晶表示装置を開示した(特許文献2参照)。 Therefore, each pixel has one SRAM and one dynamic random access memory (DRAM), so that the pixel can be made smaller than a pixel using two SRAMs in the pixel. A liquid crystal display device was disclosed (see Patent Document 2).
特許文献2記載の液晶表示装置では、或るサブフレーム期間において正転サブフレームデータで液晶表示素子を駆動した後、続くサブフレーム期間において前記正転サブフレームデータと逆論理値の関係にある反転サブフレームデータで液晶表示素子を駆動することを交互に繰り返すことで液晶素子を高周波数で交流駆動する構成とされている。
In the liquid crystal display device described in
しかしながら、特許文献2記載の液晶表示装置では、2サブフレーム期間単位で同じ階調を表示するようにしているため、1フレーム期間全体における液晶印加電圧の時間的分解能が低下し、階調性能を上げることが困難である。また、特定の液晶印加電圧を生成するためには、1サブフレーム期間毎に正転サブフレームデータと反転サブフレームデータとを交互に転送する必要があるため、転送レートが高くなり、消費電力が増大するという問題もある。
However, in the liquid crystal display device described in
本発明は以上の点に鑑みなされたもので、各画素の液晶印加電圧の時間的分解能を向上し得る液晶表示装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a liquid crystal display device capable of improving the temporal resolution of the liquid crystal applied voltage of each pixel.
本発明は上記の目的を達成するため、複数本の列データ線と複数本の行走査線とがそれぞれ交差する交差部に設けられた複数の画素のそれぞれが、
対向する画素電極と共通電極との間に液晶が充填封入された表示素子と、映像信号の各フレームを映像信号の1フレーム期間より短い表示期間を持つ複数のサブフレームで表示するための各サブフレームデータを、列データ線を介してサンプリングする第1のスイッチング手段と、第1のスイッチング手段と共にスタティック・メモリを構成しており、第1のスイッチング手段によりサンプリングされたサブフレームデータが供給され、供給されたサブフレームデータと同一極性の正転サブフレームデータと供給されたサブフレームデータと反対極性の反転サブフレームデータとしてそれぞれ記憶する第1の信号保持手段と、第1のトリガパルスでオンに制御された時に、前記第1の信号保持手段に記憶された前記反転サブフレームデータを出力させる第2のスイッチング手段と、第2のトリガパルスでオンに制御された時に、前記第1の信号保持手段に記憶された前記正転サブフレームデータを出力させる第3のスイッチング手段と、第2及び第3のスイッチング手段と共にダイナミック・メモリを構成しており、第2のスイッチング手段を通して供給される反転サブフレームデータ及び第3のスイッチング手段を通して供給される正転サブフレームデータで記憶内容が交互に書き換えられ、かつ、記憶した反転サブフレームデータ又は正転サブフレームデータを画素電極に印加する第2の信号保持手段と、を備え、更に共通電圧印加手段及び画素制御手段を有することを特徴とする。
ここで、上記共通電圧印加手段は、第2の信号保持手段から画素電極に同じビットの反転サブフレームデータが印加される第1の期間と正転サブフレームデータが印加される第2の期間とで、論理値が異なる所定値の共通電圧を共通電極に印加する。また、上記画素制御手段は、画像表示部を構成する複数の画素のうち、列データ線を介して供給されるサブフレームデータを第1のスイッチング手段によりサンプリングして第1の信号保持手段に書き込むことを繰り返して複数の画素の全てに書き込んだ後、第2及び第3のスイッチング手段の一方をサブフレーム表示期間の前半期間においてオンに制御し、第2及び第3のスイッチング手段の他方をサブフレーム表示期間の後半期間においてオンに制御して、第1の信号保持手段から反転サブフレームデータと正転サブフレームデータとを交互に読み出して画素電極に印加する動作をサブフレーム毎に行い、第1又は第2のトリガパルスにより第2又は第3のスイッチング手段がオンに制御された後のサブフレーム表示期間の後半期間内のみにおいて、次のビットのサブフレームデータの第1の信号保持手段への書き込みを行うことを特徴とする。
In order to achieve the above object, the present invention provides each of a plurality of pixels provided at intersections where a plurality of column data lines and a plurality of row scanning lines intersect,
A display element in which liquid crystal is filled and sealed between the opposing pixel electrode and the common electrode, and each sub for displaying each frame of the video signal in a plurality of sub-frames having a display period shorter than one frame period of the video signal frame data, a first switching means for sampling via the column data lines, the first constitutes a static-memory together with the switching means, the sub-frame data sampled by the first switching means supplies The first signal holding means for storing the normal subframe data having the same polarity as the supplied subframe data and the inverted subframe data having the opposite polarity to the supplied subframe data, and the first trigger pulse, respectively. when it is controlled to be on, the inverted sub-frame data stored in the first signal holding means A second switching means for force, when it is controlled to be on by the second trigger pulse, and the third switching means for outputting the forward subframe data stored in said first signal holding means, the 2 and constitutes a dynamic-memory together with the third switching means, the stored contents in the forward subframe data supplied through the inverted sub-frame data and the third switching means is supplied through the second switching means There is rewritten alternately, and a second signal holding means for applying the inverted sub-frame data or forward subframe data stored in the pixel electrode, Bei give a, further comprising a common voltage applying means and the pixel control means It is characterized by.
Here, the common voltage applying unit includes a first period in which inverted subframe data of the same bit is applied to the pixel electrode from the second signal holding unit, and a second period in which normal subframe data is applied. Thus, a common voltage having a predetermined logic value is applied to the common electrode . Further, the pixel control means samples the subframe data supplied via the column data line among the plurality of pixels constituting the image display unit by the first switching means and writes it to the first signal holding means. After repeating this and writing to all of the plurality of pixels, one of the second and third switching means is controlled to be turned on in the first half period of the subframe display period, and the other of the second and third switching means is controlled to the sub-frame. is controlled to turn on in the second half period of the frame display period, have row operations per subframe to be applied to the inverted sub-frame data and the pixel electrodes are read and the forward subframe data alternately from the first signal holding means, Within the second half of the subframe display period after the second or third switching means is turned on by the first or second trigger pulse. In, and performs writing to the first signal holding means of the sub-frame data of the next bit.
本発明によれば、各画素の液晶印加電圧の時間的分解能を向上できる。 According to the present invention, the temporal resolution of the liquid crystal applied voltage of each pixel can be improved.
最初に、液晶表示装置における中間調表示方式の1つであるサブフレーム駆動方式について説明する。時間軸変調方式の一種であるサブフレーム駆動方式では、所定の期間(例えば、動画の場合には1画像の表示単位である1フレーム)を複数のサブフレームに分割し、表示すべき階調に応じたサブフレームの組み合わせで画素を駆動する。表示される階調は、所定の期間に占める画素の駆動期間の割合によって決まり、この割合は、サブフレームの組み合わせによって特定される。詳細は後述するが、列データ線を介して供給されるサブフレームデータを各画素内のSRAMがサンプリングして記憶することを行単位の画素毎に行うことを繰り返して全画素にサブフレームデータを書き込んだ後、全画素のSRAMに記憶されているサブフレームデータを同時に読み出して、各画素内のDRAMの記憶内容を書き換える動作をサブフレーム毎に行う。 First, a sub-frame driving method that is one of halftone display methods in a liquid crystal display device will be described. In the sub-frame driving method, which is a type of time-axis modulation method, a predetermined period (for example, one frame, which is a display unit of one image in the case of a moving image) is divided into a plurality of sub-frames to obtain gradations to be displayed. The pixel is driven by a combination of the corresponding subframes. The gradation to be displayed is determined by the ratio of the pixel driving period in a predetermined period, and this ratio is specified by a combination of subframes. Although details will be described later, the subframe data supplied via the column data line is repeatedly sampled and stored in the SRAM in each pixel for each pixel in units of rows, and the subframe data is supplied to all the pixels. After writing, the subframe data stored in the SRAM of all the pixels is read out simultaneously, and the operation of rewriting the stored contents of the DRAM in each pixel is performed for each subframe.
図1は、液晶表示装置の一実施の形態のブロック図を示す。同図において、本実施の形態の液晶表示装置10は、複数の画素12が規則的に配置された画像表示部11と、タイミングジェネレータ13と、垂直シフトレジスタ14と、データラッチ回路15と、水平ドライバ16とから構成される。更に、水平ドライバ16は、水平シフトレジスタ161と、ラッチ回路162と、レベルシフタ/画素ドライバ163とから構成される。
FIG. 1 shows a block diagram of an embodiment of a liquid crystal display device. In the figure, a liquid
画像表示部11は、垂直シフトレジスタ14に一端が接続されて行方向(X方向)に延在するm本(mは2以上の自然数)の行走査線g1〜gmと、レベルシフタ/画素ドライバ163に一端が接続されて列方向(Y方向)に延在するn本(nは2以上の自然数)の列データ線d1〜dnとが交差する各交差部に設けられ、二次元マトリクス状に配置された、全部でm×n個の画素12を有する。本発明は画素12の回路構成に特徴があり、その各実施の形態については後述する。画像表示部11内の全ての画素12は、一端がタイミングジェネレータ13に接続されたトリガ線trigに共通接続されている。
The image display unit 11 is connected to the
また、図1では図示の便宜上、トリガ線trigは1本で示したが、実際は後述するように、2本の正転トリガパルス用トリガ線trig1及びtrig2と2本の反転トリガパルス用トリガ線trig1b及びtrig2bの計4本のトリガ線からなる。なお、正転トリガパルス用トリガ線が伝送する正転トリガパルスと、反転トリガパルス用トリガ線が伝送する反転トリガパルスとは、常に逆論理値の関係(相補的な関係)にある。 Further, in FIG. 1, for the sake of illustration, one trigger line trig is shown, but actually, as will be described later, two forward trigger pulse trigger lines trig1 and trig2 and two inverted trigger pulse trigger lines trig1b. And trig2b, consisting of a total of 4 trigger lines. Note that the normal trigger pulse transmitted by the normal trigger pulse trigger line and the reverse trigger pulse transmitted by the reverse trigger pulse trigger line are always in an inverse logical value relationship (complementary relationship).
タイミングジェネレータ13は、上位装置20から垂直同期信号Vst、水平同期信号Hst、基本クロックCLKといった外部信号を入力信号として受け、これらの外部信号に基づいて、交流化信号FR、VスタートパルスVST、HスタートパルスHST、クロック信号VCK及びHCK、ラッチパルスLT、トリガパルスTRIなどの各種の内部信号を生成する。
The
上記の内部信号のうち、交流化信号FRは、1サブフレーム毎に極性反転する信号であり、画像表示部11を構成する画素12内の液晶表示素子の共通電極に、後述する共通電極電圧Vcomとして供給される。スタートパルスVSTは、後述する各サブフレームの開始タイミングに出力されるパルス信号であり、このスタートパルスVSTによって、サブフレームの切替わりが制御される。スタートパルスHSTは、水平シフトレジスタ161に入力する開始タイミングに出力されるパルス信号である。クロック信号VCKは、垂直シフトレジスタ14における1水平走査期間(1H)を規定するシフトクロックであり、VCKのタイミングで垂直シフトレジスタ14がシフト動作を行う。クロック信号HCKは、水平シフトレジスタ161におけるシフトクロックであり、例えば32ビット幅でデータをシフトしていくための信号である。
Among the above internal signals, the alternating signal FR is a signal whose polarity is inverted every subframe, and a common electrode voltage Vcom described later is applied to the common electrode of the liquid crystal display element in the
ラッチパルスLTは、水平シフトレジスタ161が水平方向の1行の画素数分のデータをシフトし終わったタイミングで出力されるパルス信号である。トリガパルスTRIは、トリガ線trigを通して画像表示部11内の全画素12に供給されるパルス信号である。このトリガパルスTRIは、サブフレーム期間内で画像表示部11内の全ての画素12の第1の信号保持手段にデータを書き込み終わった直後に出力され、そのサブフレーム期間内で画像表示部11内の全画素12の第1の信号保持手段のデータを同じ画素内の第2の信号保持手段に一度に転送する。
The latch pulse LT is a pulse signal that is output at a timing when the
垂直シフトレジスタ14は、それぞれのサブフレームの最初に供給されるVスタートパルスVSTを、クロック信号VCKに従って転送し、行走査線g1〜gmに対して行走査信号を1サブフレーム単位で順次排他的に供給する。これにより、画像表示部11おいて最も上にある行走査線g1から最も下にある行走査線gmに向って、行走査線が1本ずつ順次選択されていく。
The
データラッチ回路15は、図示しない外部回路から供給される1サブフレーム毎に分割された32ビット幅のデータを、上位装置20からの基本信号CLKに基づいてラッチした後、基本信号CLKに同期して水平シフトレジスタ161へ出力する。ここで、映像信号の各フレームを、その映像信号の1フレーム期間より短い表示期間を持つ複数のサブフレームに分割してサブフレームの組み合わせによって階調表示を行う本実施の形態では、上記の外部回路は映像信号の各画素毎の階調を示す階調データを、上記複数のサブフレーム全体で各画素の階調を表示するための各サブフレーム単位の1ビットのサブフレームデータに変換する。そして、上記外部回路は、更に同じサブフレームにおける例えば32画素分の上記サブフレームデータをまとめて上記32ビット幅のデータとしてデータラッチ回路15に供給している。
The
水平シフトレジスタ161は、1ビットシリアルデータの処理系でみた場合、タイミングジェネレータ13から1Hの最初に供給されるHスタートパルスHSTによりシフトを開始し、データラッチ回路15から供給される32ビット幅のデータをクロック信号HCKに同期して並直列変換しつつシフトする。ラッチ回路162は、水平シフトレジスタ161が画像表示部11の1行分の画素数nと同じnビット分(32ビットの複数倍)のデータをシフトし終わった時点でタイミングジェネレータ13から供給されるラッチパルスLTに従って、水平シフトレジスタ161から並列に供給されるnビット分のデータ(すなわち、同じ行のn画素分のサブフレームデータ)をラッチし、レベルシフタ/画素ドライバ163のレベルシフタへ出力する。ラッチ回路162へのデータ転送が終了すると、タイミングジェネレータ13からHスタートパルスHSTが再び出力され、水平シフトレジスタ161はクロック信号HCKに従ってデータラッチ回路15からの32ビット幅のデータのシフトを再開する。
When viewed in the processing system of 1-bit serial data, the
レベルシフタ/画素ドライバ163のレベルシフタは、ラッチ回路162によりラッチされて供給される1行のn画素に対応したn個のサブフレームデータの信号レベルを液晶駆動電圧までレベルシフトする。レベルシフタ/画素ドライバ163の画素ドライバは、レベルシフト後の1行のn画素に対応したn個のサブフレームデータをn本のデータ線d1〜dnに並列に出力する。
The level shifter of the level shifter /
水平ドライバ16を構成する水平シフトレジスタ161、ラッチ回路162及びレベルシフタ/画素ドライバ163は、1H内において今回データを書き込む画素行に対するデータの出力と、次の1H内でデータを書き込む画素行に関するデータのシフトとを並行して行う。1サブフレーム期間内において、ラッチされた1行分のn個のサブフレームデータが、データ信号としてそれぞれn本のデータ線d1〜dnに並列に、かつ、一斉に出力される。
The
画像表示部11を構成する複数の画素12のうち、垂直シフトレジスタ14からの行走査信号により選択された1行のn個の画素12は、レベルシフタ/画素ドライバ163から一斉に出力された1行分のn個のサブフレームデータをn本のデータ線d1〜dnを介してサンプリングして各画素12内の後述する第1の信号保持手段に書き込む。また、後述するように第1の信号保持手段は、書き込んだサブフレームデータと同一極性の正転サブフレームデータと逆極性の反転サブフレームデータとを、1サブフレーム期間毎に交互に出力して第2の信号保持手段に書き込む。
Among a plurality of
次に、本発明の液晶表示装置の要部を構成する画素12の一実施の形態について詳細に説明する。
Next, an embodiment of the
図2は、本発明の液晶表示装置における画素の一実施の形態の回路図を示す。同図において、本実施の形態の画素12は、図1中の任意の1本の列データ線dと任意の1本の行走査線gとの交差部に設けられた一つの画素で、第1のスイッチング手段を構成するスイッチSW11と第1の信号保持手段(SM)121とから構成されるスタティック・メモリ(SRAM)201と、第2のスイッチング手段を構成するスイッチSW12及び第3のスイッチング手段を構成するスイッチSW13と第2の信号保持手段(DM)122とから構成されるダイナミック・メモリ(DRAM)202と、液晶表示素子LCとより構成されている。液晶表示素子LCは、離間対向配置された反射電極(画素電極)PEと共通電極CEとの間の空間に、液晶LCMが充填封入された公知の構造である。
FIG. 2 shows a circuit diagram of an embodiment of a pixel in the liquid crystal display device of the present invention. In the figure, a
スイッチSW11は、ゲートが行走査線gに接続され、ドレインが列データ線dに接続され、ソースがSM121の入力端子に接続されているNチャネルMOS型トランジスタ(以下、NMOSトランジスタという)により構成されている。SM121は、一方の出力端子が他方の入力端子に接続された2つのインバータINV11及びINV12からなる自己保持型メモリである。インバータINV11は、その入力端子がインバータINV12の出力端子とSW11を構成するNMOSトランジスタのソースとスイッチSW13とに接続されている。インバータINV12は、その入力端子がスイッチSW12とインバータINV11の出力端子とに接続されている。
The switch SW11 includes an N-channel MOS transistor (hereinafter referred to as an NMOS transistor) having a gate connected to the row scanning line g, a drain connected to the column data line d, and a source connected to the input terminal of the
スイッチSW12及びスイッチSW13は、それぞれ互いのドレイン同士が接続され、かつ、互いのソース同士が接続されたNMOSトランジスタTr11、Tr21と、PチャネルMOS型トランジスタ(以下、PMOSトランジスタという)Tr12、Tr22とからなる公知のトランスミッションゲートの構成とされている。スイッチSW12のNMOSトランジスタTr11のゲートは正転トリガパルス用トリガ線trig1に、スイッチSW13のNMOSトランジスタTr21のゲートは正転トリガパルス用トリガ線trig2にそれぞれ接続され、スイッチSW12のPMOSトランジスタTr12のゲートは反転トリガパルス用トリガ線trig1bに、スイッチSW13のPMOSトランジスタTr22のゲートは反転トリガパルス用トリガ線trig2bにそれぞれ接続されている。 The switch SW12 and the switch SW13 include NMOS transistors Tr11 and Tr21 whose drains are connected to each other and whose sources are connected to each other, and P-channel MOS transistors (hereinafter referred to as PMOS transistors) Tr12 and Tr22. This is a known transmission gate configuration. The gate of the NMOS transistor Tr11 of the switch SW12 is connected to the normal trigger pulse trigger line trig1, the gate of the NMOS transistor Tr21 of the switch SW13 is connected to the trigger line trig2 of the normal rotation trigger pulse, and the gate of the PMOS transistor Tr12 of the switch SW12 is The gate of the PMOS transistor Tr22 of the switch SW13 is connected to the trigger line for the inversion trigger pulse trig1b and the trigger line for the inversion trigger pulse trig2b.
また、スイッチSW12は一方の端子(すなわち、Tr11及びTr12の共通ドレイン接続端子又は共通ソース接続端子)がSM121のインバータINV11の出力端子に接続され、他方の端子(すなわち、Tr11及びTr12の共通ソース接続端子又は共通ドレイン接続端子)がDM122と液晶表示素子LCの反射電極PEとにそれぞれ接続されている。更に、スイッチSW13は一方の端子(すなわち、Tr21及びTr22の共通ドレイン接続端子又は共通ソース接続端子)がSM121のインバータINV12の出力端子に接続され、他方の端子(すなわち、Tr21及びTr22の共通ソース接続端子又は共通ドレイン接続端子)がDM122と液晶表示素子LCの反射電極PEとにそれぞれ接続されている。
The switch SW12 has one terminal (that is, a common drain connection terminal or common source connection terminal of Tr11 and Tr12) connected to the output terminal of the inverter INV11 of the
スイッチSW12はトリガ線trig1を介して供給される正転トリガパルスが“H”レベル(このときは、トリガ線trig1bを介して供給される反転トリガパルスは“L”レベル)のときはオンとされ、SM121の記憶データsigAを読み出してDM122及び反射電極PEへ転送する。また、スイッチSW12はトリガ線trig1を介して供給される正転トリガパルスが“L”レベル(このときは、トリガ線trig1bを介して供給される反転トリガパルスは“H”レベル)のときはオフとされ、SM121の記憶データの読み出しは行わない。
The switch SW12 is turned on when the normal rotation trigger pulse supplied via the trigger line trig1 is at “H” level (in this case, the inverted trigger pulse supplied via the trigger line trig1b is “L” level). , The storage data sigA of the
一方、スイッチSW13はトリガ線trig2を介して供給される正転トリガパルスが“H”レベル(このときは、トリガ線trig2bを介して供給される反転トリガパルスは“L”レベル)のときはオンとされ、SM121の記憶データsigBを読み出してDM122及び反射電極PEへ転送する。また、スイッチSW13はトリガ線trig2を介して供給される正転トリガパルスが“L”レベル(このときは、トリガ線trig2bを介して供給される反転トリガパルスは“H”レベル)のときはオフとされ、SM121の記憶データの読み出しは行わない。
On the other hand, the switch SW13 is ON when the normal trigger pulse supplied via the trigger line trig2 is at “H” level (in this case, the inverted trigger pulse supplied via the trigger line trig2b is “L” level). The stored data sigB of the
なお、SM121の記憶データsigA及びsigBは、SM121が各々の出力を反転させた状態を保持する構成であることから、例えばsigAが“L”レベルのときはsigBが“H”レベル、sigAが“H”レベルのときはsigBが“L”レベルというように、互いに逆論理値の関係にある。
Note that the storage data sigA and sigB of the
図2に示した本実施形態の画素12は、第1の信号保持手段(SM)121から第2の信号保持手段(DM)122へ互いに逆論理値の関係にある2つのサブフレームデータ(sigA、sigB)を伝達する経路上に2つのスイッチ(SW12、SW13)を設け、それら2つのスイッチの各々が常に逆論理値の関係にある2つのサブフレームデータ(sigA、sigB)を別々に独立して出力する構成である。本実施形態によれば、2つのスイッチ(SW12、SW13)のオンタイミングを制御することで、列データ線dを介して第1の信号保持手段(SM)121に対して反転サブフレームデータを供給することなく、画素12で自己的に反転駆動することが可能となる。
The
次に、本発明の液晶表示装置の画素の基本的動作について説明する。図3は、本発明の液晶表示装置の画素12の基本的動作の一例を示すタイミングチャートである。このタイミングチャートは、図3(A)に示すサブフレームデータsdが、図2の列データ線dに与えられたときに、図2の行走査線gからの行走査信号によって画素12に取り込まれたときの画素12の要部の信号状態を示している。
Next, the basic operation of the pixel of the liquid crystal display device of the present invention will be described. FIG. 3 is a timing chart showing an example of the basic operation of the
図3(A)に示すサブフレームデータsdは、列データ線dを介して入力されて行走査信号が“H”レベルの期間サンプリングされて、第1の信号保持手段(SM)121に記憶される。図3(B)は、トリガ線trig1を介して供給される図3(D)に示す正転トリガパルスが“H”レベルのとき(時刻T1、T3、T5)にオンとされるスイッチSW12を通してSM121から読み出されて第2の信号保持手段(DM)122へ転送される記憶データsigAを示す。また、図3(C)は、トリガ線trig2を介して供給される図3(E)に示す反転トリガパルスが“H”レベルのとき(時刻T2、T4)にオンとされるスイッチSW13を通してSM121から読み出されて第2の信号保持手段(DM)122へ転送される記憶データsigBを示す。
The subframe data sd shown in FIG. 3A is input via the column data line d, sampled for a period when the row scanning signal is at “H” level, and stored in the first signal holding means (SM) 121. The FIG. 3B shows a switch SW12 which is turned on when the normal rotation trigger pulse shown in FIG. 3D supplied via the trigger line trig1 is at “H” level (time T1, T3, T5). The storage data sigA read from the
ここで、図3(B)に示す読み出しデータsigAは、書き込まれたサブフレームデータsdがSM121内のインバータINV11から極性反転されて出力されたサブフレームデータであるため、同図(A)に示した入力サブフレームデータsdと逆論理値のサブフレームデータ(以下、このデータを反転サブフレームデータという)である。一方、図3(C)に示す読み出しデータsigBは、書き込まれたサブフレームデータsdがSM121内で2回極性反転されてインバータINV12から出力されたサブフレームデータであるため、同図(A)に示した入力サブフレームデータsdと同一論理値のサブフレームデータ(以下、このデータを正転サブフレームデータという)である。また、図3(D)に示す正転トリガパルスと図3(E)に示す反転トリガパルスとは、1/2サブフレーム期間SF1/2毎に交互に入力される。
Here, the read data sigA shown in FIG. 3B is the subframe data output by inverting the polarity of the written subframe data sd from the inverter INV11 in the
図3(F)は、第2の信号保持手段(DM)122を構成する容量C1に保持された読み出しデータを示す。図3(G)は、図2に示した液晶表示素子LCの共通電極CEに印加される共通電圧Vcomを示す。この共通電圧Vcomは、正転トリガパルス及び反転トリガパルスが入力される毎に同期して、1/2サブフレーム期間SF1/2毎に反転する矩形波である。また、共通電圧Vcomは、反転サブフレームデータが容量C1に保持され、かつ、液晶表示素子LCの反射電極PEに印加される1/2サブフレーム期間(T1−T2、T3−T4)では“H”レベルとされ、正転サブフレームデータが容量C1に保持され、かつ、液晶表示素子LCの反射電極PEに印加される1/2サブフレーム期間(T2−T3、T4−T5)では“L”レベルとされる。図3(H)は、液晶表示素子LCの反射電極PEに印加されたサブフレームデータと共通電極CEに印加された共通電圧Vcomとの電位差である液晶LCMの印加電圧VLCを示す。 FIG. 3F shows the read data held in the capacitor C <b> 1 that constitutes the second signal holding means (DM) 122. FIG. 3G shows the common voltage Vcom applied to the common electrode CE of the liquid crystal display element LC shown in FIG. The common voltage Vcom is a rectangular wave that is inverted every ½ subframe period SF1 / 2 in synchronization with each input of a forward trigger pulse and an inverted trigger pulse. The common voltage Vcom is “H” in the ½ subframe period (T1-T2, T3-T4) in which the inverted subframe data is held in the capacitor C1 and is applied to the reflective electrode PE of the liquid crystal display element LC. "L" in the 1/2 subframe period (T2-T3, T4-T5) in which the normal subframe data is held in the capacitor C1 and applied to the reflective electrode PE of the liquid crystal display element LC. Level. FIG. 3H shows an applied voltage V LC of the liquid crystal LCM that is a potential difference between the subframe data applied to the reflective electrode PE of the liquid crystal display element LC and the common voltage Vcom applied to the common electrode CE.
次に、本発明の液晶表示装置の画素の動作の各実施形態について説明する。 Next, each embodiment of the operation of the pixel of the liquid crystal display device of the present invention will be described.
まず、画素の第1の実施の形態の動作について説明する。図4は、本発明の液晶表示装置の画素12の第1の実施形態の動作説明用タイミングチャートを示す。図4(A)は、水平ドライバ16から列データ線d(d1〜dn)に出力される1ビットのサブフレームデータの書き込み期間及び読み出し期間を模式的に示す。すなわち、図4(A)において、右下がりの斜線の水平期間が各々1ビットであるビットB0、B1、B2、B3のサブフレームデータの書き込み期間を模式的に示しており、前述したようにこの書き込み期間では1ビットのサブフレームデータが画像表示部11を構成する全画素12に1行の画素群単位で順次に書き込まれて、各画素の図2のSM121に記憶される。
First, the operation of the pixel according to the first embodiment will be described. FIG. 4 is a timing chart for explaining the operation of the first embodiment of the
ビットB0のサブフレームデータが画像表示部11を構成する全画素に書き込まれた直後の時刻T1で図4(B)に示すようにトリガ線trig1を介して全画素12に供給される正転トリガパルスが短期間“H”レベルとなる。これにより、前述したように各画素12のスイッチSW12がオンとなり、各画素のSM121に記憶されていたビットB0のサブフレームデータの反転サブフレームデータB0bがSM121から読み出されてスイッチSW12を通して容量C1に一斉に転送されて保持される。また、これと同時に反転サブフレームデータB0bは反射電極PEに印加される。
A normal rotation trigger supplied to all the
続いて、時刻T1の1/2サブフレーム期間後の時刻T2で図4(C)に示すようにトリガ線trig2を介して全画素12に供給される正転トリガパルスが短期間“H”レベルとなる。これにより、前述したように各画素12のスイッチSW13がオンとなり、各画素のSM121に記憶されていたビットB0のサブフレームデータの正転サブフレームデータB0aがSM121から読み出されてスイッチSW13を通して容量C1に一斉に転送されて容量C1に上書き保持される。また、これと同時に正転サブフレームデータB0aは反射電極PEに印加される。図4(D)は、反射電極PEに印加されるサブフレームデータを模式的に示す。
Subsequently, as shown in FIG. 4C, the normal rotation trigger pulse supplied to all the
ここで、図4(D)に模式的に示すサブフレームデータのビット値が「1」、すなわち“H”レベルのときには反射電極PEには電源電圧(ここでは3.3V)が印加され、ビット値が「0」、すなわち“L”レベルのときには反射電極PEには0Vが印加される。一方、液晶表示素子LCの共通電極CEには、上記時刻T1、T2などの“H”レベルの正転トリガパルス及び反転トリガパルスの入力時刻に同期して1/2サブフレーム毎に値が規定値に切り替わる矩形波の共通電圧Vcomが印加される。ここでは、共通電圧Vcomは、反転サブフレームデータが反射電極PEに印加される1/2サブフレーム期間は、図4(E)に示すように3.3Vよりも液晶LCMの閾値電圧Vttだけ高い電圧に設定され、正転サブフレームデータが反射電極PEに印加される1/2サブフレーム期間は、同図(E)に示すように0Vよりも液晶LCMの閾値電圧Vttだけ低い電圧に設定される。 Here, when the bit value of the subframe data schematically shown in FIG. 4D is “1”, that is, “H” level, the power supply voltage (3.3 V in this case) is applied to the reflective electrode PE. When the value is “0”, that is, “L” level, 0 V is applied to the reflective electrode PE. On the other hand, the common electrode CE of the liquid crystal display element LC has a value defined every 1/2 subframe in synchronization with the input times of the “H” -level forward and reverse trigger pulses such as the times T1 and T2. A common voltage Vcom of a rectangular wave that switches to a value is applied. Here, the common voltage Vcom is higher by the threshold voltage Vtt of the liquid crystal LCM than 3.3 V as shown in FIG. 4E during the 1/2 subframe period in which the inverted subframe data is applied to the reflective electrode PE. The half subframe period in which the normal rotation subframe data is applied to the reflective electrode PE is set to a voltage lower than 0V by the threshold voltage Vtt of the liquid crystal LCM as shown in FIG. The
液晶表示素子LCは、反射電極PEの印加電圧と共通電圧Vcomとの差電圧である液晶LCMの印加電圧に応じた階調表示を行う。従って、ビットB0の反転サブフレームデータB0bが反射電極PEに印加される時刻T1〜T2の1/2サブフレーム期間では、液晶LCMの印加電圧は、反転サブフレームデータB0bのビット値が「1」のときは−Vtt(=3.3V−(3.3V+Vtt))となり、ビット値が「0」のときは−3.3V−Vtt(=0V−(3.3V+Vtt))となる。 The liquid crystal display element LC performs gradation display according to the applied voltage of the liquid crystal LCM, which is a difference voltage between the applied voltage of the reflective electrode PE and the common voltage Vcom. Accordingly, in the ½ subframe period from time T1 to T2 when the inverted subframe data B0b of the bit B0 is applied to the reflective electrode PE, the bit value of the inverted subframe data B0b is “1”. Is −Vtt (= 3.3V− (3.3V + Vtt)), and when the bit value is “0”, −3.3V−Vtt (= 0V− (3.3V + Vtt)).
一方、ビットB0の正転サブフレームデータB0aが反射電極PEに印加される時刻T2〜T3の1/2サブフレーム期間では、液晶LCMの印加電圧は、正転サブフレームデータB0aのビット値が「1」のときは3.3V+Vtt(=3.3V−(−Vtt))となり、ビット値が「0」のときは+Vtt(=0V−(−Vtt))となる。なお、上記時刻T3は図4(B)に示すように正転トリガパルスが時刻T2の1/2サブフレーム期間後に“H”レベルとなる時刻を示す。 On the other hand, in the ½ subframe period from time T2 to T3 when the normal rotation subframe data B0a of the bit B0 is applied to the reflective electrode PE, the bit value of the normal rotation subframe data B0a is “ When it is “1”, it becomes 3.3 V + Vtt (= 3.3 V − (− Vtt)), and when the bit value is “0”, it becomes + Vtt (= 0 V − (− Vtt)). The time T3 indicates the time when the normal rotation trigger pulse becomes “H” level after 1/2 subframe period of time T2, as shown in FIG. 4B.
図5は、液晶の印加電圧(RMS電圧)と液晶のグレースケール値との関係を示す。図5に示すように、グレースケール値曲線は黒のグレースケール値が液晶の閾値電圧VttのRMS電圧に対応し、白のグレースケール値が液晶の飽和電圧Vsat(=3.3V+Vtt)のRMS電圧に対応するようにシフトされる。グレースケール値を液晶応答曲線の有効部分に一致させることが可能である。従って、液晶表示素子LCは液晶LCMの印加電圧の絶対値が|3.3V+Vtt|のときは白を表示し、+Vttのときは黒を表示する。 FIG. 5 shows the relationship between the applied voltage (RMS voltage) of the liquid crystal and the gray scale value of the liquid crystal. As shown in FIG. 5, in the gray scale value curve, the black gray scale value corresponds to the RMS voltage of the threshold voltage Vtt of the liquid crystal, and the white gray scale value of the saturation voltage Vsat (= 3.3V + Vtt) of the liquid crystal. Shifted to correspond to the RMS voltage. It is possible to match the gray scale value to the effective part of the liquid crystal response curve. Accordingly, the liquid crystal display element LC displays white when the absolute value of the voltage applied to the liquid crystal LCM is | 3.3V + Vtt |, and displays black when the absolute value is + Vtt.
ここで、ビットB0のサブフレームデータのビット値が「1」であるときは、反転サブフレームデータB0bのビット値が「0」であり、続いて1/2サブフレーム後に入力される正転サブフレームデータB0aのビット値が「1」であるため、液晶LCMの印加電圧は、「0」の反転サブフレームデータB0b読み出しの1/2サブフレーム期間は(−3.3V−Vtt)で、続く「1」の正転サブフレームデータB0aの読み出しの1/2サブフレーム期間では(3.3V+Vtt)となる。従って、液晶LCMの印加電圧の電位方向は1/2サブフレーム期間毎に反転するが、両サブフレーム期間において液晶に印加される電圧値の絶対値は|3.3V+Vtt|で同一であるので、画素12はビットB0のサブフレームデータのビット値が「1」であるときの白を1サブフレーム期間継続して表示する。
Here, when the bit value of the sub-frame data of bit B0 is “1”, the bit value of the inverted sub-frame data B0b is “0”, and then the forward subframe data input after 1/2 subframe is input. Since the bit value of the frame data B0a is “1”, the voltage applied to the liquid crystal LCM is (−3.3V−Vtt) for a half subframe period of reading the inverted subframe data B0b of “0”. It becomes (3.3V + Vtt) in the 1/2 subframe period of reading of the normal rotation subframe data B0a of “1”. Therefore, although the potential direction of the applied voltage of the liquid crystal LCM is inverted every ½ subframe period, the absolute value of the voltage value applied to the liquid crystal in both subframe periods is the same as | 3.3V + Vtt | The
一方、ビットB0のサブフレームデータのビット値が「0」であるときは、反転サブフレームデータB0bのビット値が「1」であり、続いて1/2サブフレーム後に入力される正転サブフレームデータB0aのビット値が「0」であるため、液晶LCMの印加電圧は、1/2サブフレーム期間は−Vttで、続く1/2サブフレーム期間では+Vttとなる。従って、この場合も液晶LCMの印加電圧の電位方向は1/2サブフレーム期間毎に反転するが、両サブフレーム期間において液晶に印加される電圧値の絶対値は|Vtt|で同一であるので画素12はビットB0のサブフレームデータのビット値が「0」であるときの黒を1サブフレーム期間継続して表示する。
On the other hand, when the bit value of the subframe data of bit B0 is “0”, the bit value of the inverted subframe data B0b is “1”, and then the normal subframe input after 1/2 subframe Since the bit value of the data B0a is “0”, the voltage applied to the liquid crystal LCM is −Vtt in the ½ subframe period and + Vtt in the subsequent ½ subframe period. Accordingly, in this case as well, the potential direction of the voltage applied to the liquid crystal LCM is inverted every 1/2 subframe period, but the absolute value of the voltage value applied to the liquid crystal in both subframe periods is the same as | Vtt |. The
従って、画素12は図4(F)に模式的に示すように、時刻T1〜T3までのビットB0のサブフレームデータに割り当てられた1サブフレーム期間で、反転サブフレームデータB0b及び正転サブフレームデータB0aにより同じ階調を表示すると共に、液晶LCMの印加電圧の電位方向が1/2サブフレーム毎に反転する交流駆動が行われるため、液晶LCMの焼き付きを防止することができる。
Accordingly, as schematically shown in FIG. 4F, the
続いて、上記のビットB0のサブフレームデータを正転サブフレームデータB0aにより表示しているサブフレーム期間内において、図4(A)にB1の右下がりの斜線で模式的に示すように、ビットB1のサブフレームデータの各画素12のSM121への書き込みが順番に開始される。そして、画像表示部11の全部の画素12のSM121のビットB1のサブフレームデータが書き込まれ、その書き込み終了後の時刻T3で図4(B)に示すように“H”レベルの正転トリガパルスが画像表示部11を構成する全ての画素12に同時に供給される。時刻T3は時刻T1の1サブフレーム後の時刻である。
Subsequently, in the subframe period in which the subframe data of the bit B0 is displayed by the normal rotation subframe data B0a, as schematically shown by the slanting line at the lower right of B1 in FIG. Writing of the sub-frame data of B1 to the
これにより、全ての画素12のスイッチSW12がオンとされるため、SM121に記憶されているビットB1の反転サブフレームデータB1bが図4(D)に模式的に示すようにスイッチSW12を通してDM122を構成する容量C1に転送されて上書き保持されると共に、反射電極PEに印加される。この容量C1によるビットB1の反転サブフレームデータB1bの保持期間は、時刻T3から次に図4(C)に示すように“H”レベルの反転トリガパルスが画素12に入力される時刻T4までの1/2サブフレーム期間である。
As a result, the switches SW12 of all the
一方、共通電圧Vcomは、反転サブフレームデータが反射電極PEに印加される1/2サブフレーム期間は、図4(E)に示すように3.3Vよりも液晶の閾値電圧Vttだけ高い電圧に設定される。従って、ビットB1の反転サブフレームデータB1bが反射電極PEに印加される時刻T3〜T4の1/2サブフレーム期間では、液晶LCMの印加電圧は反転サブフレームデータB1bのビット値が「1」のときは−Vtt(=3.3V−(3.3V+Vtt))となり、ビット値が「0」のときは−3.3V−Vtt(=0V−(3.3V+Vtt))となる。 On the other hand, the common voltage Vcom is higher than the 3.3V threshold voltage Vtt during the 1/2 subframe period when the inverted subframe data is applied to the reflective electrode PE as shown in FIG. Is set. Therefore, in the ½ subframe period from time T3 to T4 when the inverted subframe data B1b of the bit B1 is applied to the reflective electrode PE, the voltage applied to the liquid crystal LCM is the bit value of the inverted subframe data B1b being “1”. Is -Vtt (= 3.3V- (3.3V + Vtt)), and when the bit value is "0", -3.3V-Vtt (= 0V- (3.3V + Vtt)).
続いて、時刻T3の1/2サブフレーム後の時刻T4に図4(D)に示すように“H”レベルの反転トリガパルスが画素12に入力され、画像表示部11を構成する全ての画素12に同時に供給される。これにより、全ての画素12のスイッチSW13がオンとされるため、SM121に記憶されているビットB1の正転サブフレームデータB1aが図4(D)に模式的に示すようにスイッチSW13を通してDM122を構成する容量C1に転送されて上書き保持されると共に、反射電極PEに印加される。この容量C1によるビットB1の正転サブフレームデータB1aの保持期間は、時刻T4から次に図4(B)に示すように“H”レベルの正転トリガパルスが画素12に入力される時刻T5までの1/2サブフレーム期間である。
Subsequently, at time T4 after 1/2 subframe of time T3, an inversion trigger pulse of “H” level is input to the
一方、共通電圧Vcomは、正転サブフレームデータが反射電極PEに印加される1/2サブフレーム期間は、図4(E)に示すように0Vよりも液晶の閾値電圧Vttだけ低い電圧に設定される。従って、ビットB1の正転サブフレームデータB1aが反射電極PEに印加される時刻T4〜T5の1/2サブフレーム期間では、液晶LCMの印加電圧はビット値が「1」のときは3.3V+Vtt(=3.3V−(−Vtt))となり、ビット値が「0」のときは+Vtt(=0V−(−Vtt))となる。 On the other hand, the common voltage Vcom is set to a voltage lower than 0V by the threshold voltage Vtt of the liquid crystal, as shown in FIG. 4E, during the 1/2 subframe period in which the normal rotation subframe data is applied to the reflective electrode PE. Is done. Therefore, in the half subframe period from time T4 to T5 when the normal rotation subframe data B1a of the bit B1 is applied to the reflective electrode PE, the applied voltage of the liquid crystal LCM is 3.3 V + Vtt when the bit value is “1”. (= 3.3V − (− Vtt)), and when the bit value is “0”, + Vtt (= 0V − (− Vtt)).
これにより、画素12は図4(F)に模式的に示すように、時刻T3〜時刻T5のビットB1のサブフレームデータに割り当てられた1サブフレーム期間では反転サブフレームデータB1bと正転サブフレームデータB1aとでビットB1のサブフレームデータと同じ階調を表示する。また、このときは液晶LCMの印加電圧の電位方向が1/2サブフレーム期間毎に反転する交流駆動が行われるため、液晶LCMの焼き付きを防止することができる。以下、上記と同様の動作が繰り返され、本実施形態の画素12を有する液晶表示装置10により、複数のサブフレームの組み合わせによって階調表示を行うことができる。
Thereby, as schematically shown in FIG. 4 (F), the
このように、本実施形態によれば、列データ線dを介して供給されるサブフレームデータは1サブフレーム表示期間中は次に表示されるサブフレームのサブフレームデータを書き込めない転送レートに設定されており、サブフレームデータを画素12のSM121に書き込んだ後、次のビットのサブフレームデータをSM121に書き込むまではSM121から反転サブフレームデータと正転サブフレームデータとを交互に読み出す構成にできる。このため、本実施形態によれば、特許文献2記載の液晶表示装置のように反転サブフレームデータを画素12へ転送してSM121へ書き込む動作を不要にできる。よって、本実施形態の液晶表示装置10によれば、列データ線dにおけるサブフレームデータの転送帯域を特許文献2記載の液晶表示装置に比べて低くすることができ、消費電力を低減することができる。
Thus, according to this embodiment, the subframe data supplied via the column data line d is set to a transfer rate at which the subframe data of the next subframe to be displayed cannot be written during the display period of one subframe. After the subframe data is written to the
なお、図4に示した実施形態では、入力サブフレームデータの同じビットの正転サブフレームデータ表示期間と反転サブフレームデータ表示期間とは同一であるが、入力サブフレームデータの異なるビットではそのサブフレーム表示期間が異なるように設定されている例を示している。すなわち、図4の例ではビットB0、B1、B2、B3の順でサブフレーム表示期間が長くなるように設定されている。 In the embodiment shown in FIG. 4, the normal subframe data display period and the inverted subframe data display period of the same bit of the input subframe data are the same. An example in which the frame display periods are set differently is shown. That is, in the example of FIG. 4, the subframe display period is set to be longer in the order of bits B0, B1, B2, and B3.
次に、本発明の液晶表示装置の画素の第2の実施の形態の動作について説明する。図6は、本発明の液晶表示装置の画素12の第2の実施形態の動作説明用タイミングチャートを示す。本実施形態は、図6(A)に模式的に示すように、列データ線dを介して画素12に供給されるサブフレームデータsdが、図4(A)に模式的に示した第1の実施形態において画素12に供給されるサブフレームデータsdの転送レートの約2倍の転送レートで画素12に供給される点に特徴がある。また、第2の特許文献記載の液晶表示装置と比較すると、第2の特許文献記載の液晶表示装置ではサブフレームデータが正転サブフレームデータと反転サブフレームデータとが交互に画素に供給されていたのに対し、本実施形態の画素12に供給されるサブフレームデータsdは、反転サブフレームデータの供給期間の代わりに正転サブフレームデータを供給するものである。
Next, the operation of the pixel according to the second embodiment of the liquid crystal display device of the present invention will be described. FIG. 6 is a timing chart for explaining the operation of the second embodiment of the
図6(A)は、水平ドライバ16から列データ線d(d1〜dn)に出力される1ビットのサブフレームデータの書き込み期間及び読み出し期間を模式的に示す。すなわち、図6(A)において、右下がりの斜線の水平期間が各々1ビットであるビットB0、B1、B2、B3、B4、B5、B6のサブフレームデータの書き込み期間を模式的に示している。前述したように、サブフレームデータの1サブフレーム表示期間の前半期間の直前である書き込み期間では、1ビットのサブフレームデータが画像表示部11を構成する全画素12に1行の画素群単位で順次に書き込まれて、各画素の図2のSM121に記憶される。
FIG. 6A schematically shows a writing period and a reading period of 1-bit subframe data output from the
ビットB0のサブフレームデータが画像表示部11を構成する全ての画素12のSM121に書き込まれた直後の図6(A)に示す時刻T11で図6(B)に示すようにトリガ線trig1を介して全画素12に同時に供給される正転トリガパルスが短期間“H”レベルとなる。これにより、前述したように各画素12のスイッチSW12がオンとなり、各画素のSM121に記憶されていたビットB0のサブフレームデータの反転サブフレームデータB0bがSM121から読み出されてスイッチSW12を通して各画素の容量C1に一斉に転送されて保持される。また、これと同時に反転サブフレームデータB0bは反射電極PEに印加される。
At time T11 shown in FIG. 6A immediately after the subframe data of bit B0 is written in the
続いて、時刻T11の1/2サブフレーム期間後の時刻T12で図6(C)に示すようにトリガ線trig2を介して全画素12に供給される正転トリガパルスが短期間“H”レベルとなる。これにより、前述したように各画素12のスイッチSW13がオンとなり、各画素のSM121に記憶されていたビットB0のサブフレームデータの正転サブフレームデータB0aがSM121から読み出されてスイッチSW13を通して各画素の容量C1に一斉に転送されて容量C1に上書き保持される。また、これと同時に正転サブフレームデータB0aは反射電極PEに印加される。図6(D)は、反射電極PEに印加されるサブフレームデータを模式的に示す。
Subsequently, as shown in FIG. 6C, the normal rotation trigger pulse supplied to all the
以上の動作は第1の実施形態と同様であるが、本実施形態では、第1の実施形態と異なり、ビットB0のサブフレームデータの1サブフレーム表示期間の後半部分(時刻T13の前)で、次のビットB1のサブフレームデータが第1のスイッチング手段SW1でサンプリングされてSM121に供給されて書き込まれる。すなわち、SM121から正転サブフレームデータB0aを読み出した直後(T12の直後)から図6(A)にB1の右下がりの斜線で模式的に示すように、列データ線dを介してビットB1のサブフレームデータが供給され、そのビットB1のサブフレームデータの各画素12のSM121への書き込みが順番に開始される。
The above operation is the same as that of the first embodiment, but in this embodiment, unlike the first embodiment, in the second half of the subframe display period of the subframe data of bit B0 (before time T13). The sub-frame data of the next bit B1 is sampled by the first switching means SW1, supplied to the
そして、画像表示部11の全ての画素12のSM121のビットB1のサブフレームデータが書き込まれ、その書き込み終了後の時刻T13で図6(B)に示すように“H”レベルの正転トリガパルスが画像表示部11を構成する全ての画素12に同時に供給される。時刻T13は時刻T11の1サブフレーム後の時刻である。
Then, the sub-frame data of bit B1 of
これにより、全ての画素12のスイッチSW12がオンとされるため、SM121に記憶されているビットB1の反転サブフレームデータB1bが図6(D)に模式的に示すようにスイッチSW12を通してDM122を構成する各画素の容量C1に一斉に転送されて上書き保持されると共に、反射電極PEに印加される。この容量C1によるビットB1の反転サブフレームデータB1bの保持期間は、時刻T13から次に図6(C)に示すように“H”レベルの正転トリガパルスが画素12に入力される時刻T14までの1/2サブフレーム期間である。以下、上記と同様の動作が繰り返される。また、共通電圧Vcomは、図6(E)に示すように、反転サブフレームデータが反射電極PEに印加される1/2サブフレーム期間は3.3Vよりも液晶の閾値電圧Vttだけ高い電圧に設定され、正転サブフレームデータが反射電極PEに印加される1/2サブフレーム期間は0Vよりも液晶の閾値電圧Vttだけ低い電圧に設定される。
As a result, the switches SW12 of all the
これにより、画素12は図6(F)に模式的に示すように、1/2サブフレーム期間毎に反射電極PEに交互に印加される反転サブフレームデータと正転サブフレームデータとで、そのビットに割り当てられた1サブフレーム表示期間において入力されたサブフレームデータの階調を表示する。また、このときは液晶LCMの印加電圧の電位方向が1/2サブフレーム期間毎に反転する交流駆動が行われるため、液晶LCMの焼き付きを防止することができる。
Thereby, as schematically shown in FIG. 6 (F), the
本実施形態によれば、図6(A)に模式的に示した列データ線dを介して画素12に供給されるサブフレームデータsdの転送レートが、第1の実施形態の約2倍の転送レートであるため、図6に示す各サブフレーム表示期間は第1の実施形態の対応するサブフレームビットのサブフレーム表示期間の約1/2である。例えば、図6に示す時刻T11〜時刻T13の1サブフレーム期間は図4に示した時刻T1〜時刻T3の1サブフレーム期間の約1/2の期間である。
According to this embodiment, the transfer rate of the subframe data sd supplied to the
従って、本実施形態によれば、1フレーム期間を第1の実施形態や特許文献2記載の液晶表示装置の約2倍のサブフレーム数に分割して、各サブフレームの表示を行えるため、第1の実施形態や特許文献2記載の液晶表示装置に比べて液晶表示素子LCに対する電圧印加を細かく制御可能となり、液晶の安定性や信頼性を向上できるとともに、より一層の高階調を実現することができる。すなわち、本実施形態によれば、1つのSRAM201と1つのDRAM202とを有する各画素12の液晶印加電圧の時間的分解能を向上することができる。
Therefore, according to this embodiment, one frame period is divided into about twice as many subframes as the liquid crystal display device described in the first embodiment or
なお、図6に示した実施形態においても、入力サブフレームデータの同じビットの正転サブフレームデータ表示期間と反転サブフレームデータ表示期間とは同一であるが、入力サブフレームデータの異なるビットではそのサブフレーム表示期間は異なっている。すなわち、図6の例ではビットB0、B1、B2、B3の順でサブフレーム表示期間が長くなるように設定されている。ただし、本発明はこのような設定に限定されるものではない。 In the embodiment shown in FIG. 6, the normal subframe data display period and the inverted subframe data display period of the same bit of the input subframe data are the same, but different bits of the input subframe data The subframe display period is different. That is, in the example of FIG. 6, the subframe display period is set to be longer in the order of bits B0, B1, B2, and B3. However, the present invention is not limited to such a setting.
なお、本発明は以上の実施形態に限定されるものではなく、例えば画素電極は反射電極PEとして説明したが、透過電極であってもよい。また、SM121からは正転サブフレームデータに続いて反転サブフレームデータを読み出すように構成してもよいことは勿論である。
The present invention is not limited to the above embodiment. For example, the pixel electrode has been described as the reflective electrode PE, but may be a transmissive electrode. Of course, the
10 液晶表示装置
11 画像表示部
12 画素
13 タイミングジェネレータ
14 垂直シフトレジスタ
15 データラッチ回路
16 水平ドライバ
121 第1の信号保持手段(SM)
122 第2の信号保持手段(DM)
201 スタティック・メモリ(SRAM)
202 ダイナミック・メモリ(DRAM)
SW11、SW12、SW13 スイッチ
C1 容量
LC 液晶表示素子
PE 反射電極
CE 共通電極
LCM 液晶
INV11、INV12 インバータ
d、d1〜dn 列データ線
g、g1〜gm 行走査線
Trig1、Trig2 正転トリガパルス用トリガ線
Trig1b、Trig2b 反転トリガパルス用トリガ線
DESCRIPTION OF
122 Second signal holding means (DM)
201 static-memory (SRAM)
202 dynamic-memory (DRAM)
SW11, SW12, SW13 Switch C1 Capacitance LC Liquid crystal display element PE Reflective electrode CE Common electrode LCM Liquid crystal INV11, INV12 Inverter d, d1-dn Column data line g, g1-gm Row scanning line
Trig1, Trig2 Trigger wire for forward trigger pulse
Trig1b, Trig2b Inverse trigger pulse trigger line
Claims (3)
対向する画素電極と共通電極との間に液晶が充填封入された表示素子と、
映像信号の各フレームを前記映像信号の1フレーム期間より短い表示期間を持つ複数のサブフレームで表示するための各サブフレームデータを、前記列データ線を介してサンプリングする第1のスイッチング手段と、
前記第1のスイッチング手段と共にスタティック・メモリを構成しており、前記第1のスイッチング手段によりサンプリングされた前記サブフレームデータが供給され、供給された前記サブフレームデータと同一極性の正転サブフレームデータと供給された前記サブフレームデータと反対極性の反転サブフレームデータとしてそれぞれ記憶する第1の信号保持手段と、
第1のトリガパルスでオンに制御された時に、前記第1の信号保持手段に記憶された前記反転サブフレームデータを出力させる第2のスイッチング手段と、
第2のトリガパルスでオンに制御された時に、前記第1の信号保持手段に記憶された前記正転サブフレームデータを出力させる第3のスイッチング手段と、
前記第2及び第3のスイッチング手段と共にダイナミック・メモリを構成しており、前記第2のスイッチング手段を通して供給される前記反転サブフレームデータ及び前記第3のスイッチング手段を通して供給される前記正転サブフレームデータで記憶内容が交互に書き換えられ、かつ、記憶した前記反転サブフレームデータ又は前記正転サブフレームデータを前記画素電極に印加する第2の信号保持手段と、
を備え、
前記第2の信号保持手段から前記画素電極に同じビットの前記反転サブフレームデータが印加される第1の期間と前記正転サブフレームデータが印加される第2の期間とで、電圧値がそれぞれの規定値に切り替わる共通電圧を前記共通電極に印加する共通電圧印加手段と、
画像表示部を構成する前記複数の画素のうち、前記列データ線を介して供給される前記サブフレームデータを前記第1のスイッチング手段によりサンプリングして前記第1の信号保持手段に書き込むことを繰り返して前記複数の画素の全てに書き込んだ後、前記第2及び第3のスイッチング手段の一方をサブフレーム表示期間の前半期間においてオンに制御し、前記第2及び第3のスイッチング手段の他方を前記サブフレーム表示期間の後半期間においてオンに制御して、前記第1の信号保持手段から前記反転サブフレームデータと前記正転サブフレームデータとを交互に読み出して前記画素電極に印加する動作をサブフレーム毎に行い、前記第1又は第2のトリガパルスにより前記第2又は第3のスイッチング手段がオンに制御された後の前記サブフレーム表示期間の後半期間内のみにおいて、次のビットのサブフレームデータの前記第1の信号保持手段への書き込みを行う画素制御手段と
を有することを特徴とする液晶表示装置。 Each of a plurality of pixels provided at an intersection where a plurality of column data lines and a plurality of row scanning lines intersect with each other,
A display element in which liquid crystal is filled and sealed between the opposing pixel electrode and the common electrode;
First switching means for sampling each subframe data for displaying each frame of the video signal in a plurality of subframes having a display period shorter than one frame period of the video signal via the column data line;
The first constitutes the static-memory together with switching means, wherein said sub-frame data sampled by the first switching means is supplied, the supplied forward sub of the sub-frame data of the same polarity First signal holding means for storing frame data and inverted subframe data of opposite polarity to the supplied subframe data, respectively;
Second switching means for outputting the inverted subframe data stored in the first signal holding means when controlled to be turned on by the first trigger pulse ;
Third switching means for outputting the normal rotation subframe data stored in the first signal holding means when controlled to be turned on by a second trigger pulse ;
Said second and constitute a dynamic-memory together with the third switching means, said forward supplied through the inverted sub-frame data and said third switching means is supplied through said second switching means Second signal holding means for alternately storing the stored contents with the subframe data and applying the stored inverted subframe data or the normal rotation subframe data to the pixel electrode;
With
The voltage value is different between a first period in which the inverted subframe data of the same bit is applied to the pixel electrode from the second signal holding unit and a second period in which the normal subframe data is applied. A common voltage applying means for applying to the common electrode a common voltage that switches to a specified value of
Of the plurality of pixels constituting the image display unit, the sub-frame data supplied via the column data line is repeatedly sampled by the first switching means and written to the first signal holding means. After writing to all of the plurality of pixels, one of the second and third switching means is controlled to be turned on in the first half period of the subframe display period, and the other of the second and third switching means is An operation in which the inverted subframe data and the normal subframe data are alternately read out from the first signal holding means and applied to the pixel electrode is controlled in the second half period of the subframe display period. There lines each, after the second or third switching means is controlled to be on by the first or second trigger pulse Serial only in the second half period of the sub-frame display period, the liquid crystal display device characterized by having a pixel control means for writing to said first signal holding means of the sub-frame data of the next bit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017847A JP6256059B2 (en) | 2014-01-31 | 2014-01-31 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014017847A JP6256059B2 (en) | 2014-01-31 | 2014-01-31 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015145919A JP2015145919A (en) | 2015-08-13 |
JP6256059B2 true JP6256059B2 (en) | 2018-01-10 |
Family
ID=53890180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014017847A Active JP6256059B2 (en) | 2014-01-31 | 2014-01-31 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6256059B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI726523B (en) * | 2019-12-06 | 2021-05-01 | 友達光電股份有限公司 | Driving circuit |
JP7133051B2 (en) * | 2021-02-26 | 2022-09-07 | 株式会社ジャパンディスプレイ | Display device |
CN113920911B (en) * | 2021-06-25 | 2022-07-12 | 惠科股份有限公司 | Driving circuit and method of display panel and display device |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005025048A (en) * | 2003-07-04 | 2005-01-27 | Victor Co Of Japan Ltd | Driving method of image display device |
JP5002914B2 (en) * | 2005-06-10 | 2012-08-15 | ソニー株式会社 | Display device and driving method of display device |
JP4466606B2 (en) * | 2005-09-07 | 2010-05-26 | エプソンイメージングデバイス株式会社 | Electro-optical device and electronic apparatus |
JP2007094262A (en) * | 2005-09-30 | 2007-04-12 | Epson Imaging Devices Corp | Electro-optical apparatus and electronic equipment |
JP4747805B2 (en) * | 2005-11-28 | 2011-08-17 | エプソンイメージングデバイス株式会社 | Electro-optical device, driving method, and electronic apparatus |
JP2008241832A (en) * | 2007-03-26 | 2008-10-09 | Seiko Epson Corp | Liquid crystal device, pixel circuit, active matrix substrate, and electronic apparatus |
JP5495973B2 (en) * | 2010-06-24 | 2014-05-21 | 株式会社ジャパンディスプレイ | Liquid crystal display device, driving method of liquid crystal display device, and electronic apparatus |
TWI444981B (en) * | 2010-06-24 | 2014-07-11 | Japan Display West Inc | Display device, method for driving display device, and electronic apparatus |
JP2013015803A (en) * | 2011-06-10 | 2013-01-24 | Jvc Kenwood Corp | Liquid crystal display and driving method therefor |
JP5891678B2 (en) * | 2011-09-22 | 2016-03-23 | ソニー株式会社 | Electro-optical device and display device |
JP2013068837A (en) * | 2011-09-22 | 2013-04-18 | Sony Corp | Display device, method of driving the same, and electronic unit |
JP5733154B2 (en) * | 2011-10-27 | 2015-06-10 | 株式会社Jvcケンウッド | Liquid crystal display |
-
2014
- 2014-01-31 JP JP2014017847A patent/JP6256059B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015145919A (en) | 2015-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5733154B2 (en) | Liquid crystal display | |
US7884790B2 (en) | Display device and driving method of display device | |
JP6263862B2 (en) | Liquid crystal display | |
JP6255709B2 (en) | Liquid crystal display | |
JP5765205B2 (en) | Liquid crystal display device and pixel inspection method thereof | |
JP2006023705A (en) | Array substrate, display device having same, and its driving apparatus and method | |
CN111566721B (en) | Liquid crystal display device and driving method thereof | |
JP5442732B2 (en) | Display drive circuit, display device, and display drive method | |
WO2013042622A1 (en) | Display device and drive method for same | |
JP2011133888A (en) | Driving circuit and display apparatus having the same | |
JP6256059B2 (en) | Liquid crystal display | |
KR20020014671A (en) | Liquid crystal display device | |
JP5201082B2 (en) | Liquid crystal display | |
JPWO2010146744A1 (en) | Display drive circuit, display device, and display drive method | |
JP2014215495A (en) | Liquid crystal display device and inspection method of liquid crystal display device | |
JP2010049768A (en) | Shift register and display | |
JP6394716B2 (en) | Liquid crystal display device and method for inspecting liquid crystal display device | |
JP4969037B2 (en) | Display device | |
KR101255270B1 (en) | Shift register and method for driving the same and display device using the same | |
JP2013101285A (en) | Liquid crystal display device | |
JP2015161836A (en) | liquid crystal display device | |
JP6394715B2 (en) | Liquid crystal display device and method for inspecting liquid crystal display device | |
JP2014215496A (en) | Liquid crystal display device and inspection method of liquid crystal display device | |
JP2015179138A (en) | liquid crystal display device | |
KR20110078710A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6256059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |