JP6253670B2 - 伝送デバイス - Google Patents

伝送デバイス Download PDF

Info

Publication number
JP6253670B2
JP6253670B2 JP2015553049A JP2015553049A JP6253670B2 JP 6253670 B2 JP6253670 B2 JP 6253670B2 JP 2015553049 A JP2015553049 A JP 2015553049A JP 2015553049 A JP2015553049 A JP 2015553049A JP 6253670 B2 JP6253670 B2 JP 6253670B2
Authority
JP
Japan
Prior art keywords
electrode
transmission device
conductor
dipole
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015553049A
Other languages
English (en)
Other versions
JP2016503280A (ja
Inventor
コジッキ,バルトロマイ
デン ベルグ,エリック ファン
デン ベルグ,エリック ファン
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2016503280A publication Critical patent/JP2016503280A/ja
Application granted granted Critical
Publication of JP6253670B2 publication Critical patent/JP6253670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026Coplanar striplines [CPS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/073High voltage adaptations
    • H05K2201/0738Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明の実施形態は、誘電材料によって少なくとも部分的に囲まれる1つまたは複数の導体によって電気信号が伝送される、相互接続とも呼ばれる伝送デバイスに関する。
相互接続は、一般に、電界および/または磁界の変調を用いて端点間で大量の情報を搬送することを目的とする。被変調信号が歪まずに伝送されるには、相互接続は十分な帯域幅を持たなければならない、すなわち、信号を構成するすべて周波数が、好ましくは、低くかつ等しい減衰の状態におかれなければならない。相互接続の速度が、ギガビット/秒(Gbps)およびマルチGbpsに増加するにつれて、相互接続の必要とされる帯域幅も増加する。
本発明の実施形態の目的は、コストおよび電力消費を制限したままで、帯域幅が増加した改善された伝送デバイスを提供することである。
実施形態の態様によれば、伝送デバイスは、交流(AC)信号を伝送するための少なくとも1つの電気導体と、少なくとも1つの導体を少なくとも部分的に囲む誘電体材料とを含む。誘電体材料は電気双極子を含む。そのような双極子の運動は、一般に、高い周波数で導体の導電率に影響を与える。デバイスは、少なくとも1つの電気導体がAC信号を伝導するとき、双極子の運動を制限するために、前記双極子を配向させ、前記双極子を飽和領域に強制的に入れるように構成された双極子配向システムをさらに含む。そのような実施形態は、双極子を飽和領域に偏らせることによって、信号変動に起因する双極子運動が無視できるようになるという利点を有する。それゆえに、誘電体の導電率が減少し、それは、材料の誘電体損失の減少と、伝送デバイスの帯域幅の増加とをもたらす。
双極子を配向させるために、実施形態によれば、高い電界が印加される。しかしながら、他の実施形態によれば、デバイスは、少なくとも局所的に、双極子の運動が制限される低い温度に冷却することができる。双極子移動度は、温度に強く依存する誘電緩和時間の逆関数である。例えば、一般的なプリント回路基板材料では、デバイスの誘電体材料は、摂氏−50度より下の温度に冷却されることが好ましい。さらなる他の実施形態によれば、双極子の配向は、磁場/放射線を使用して固定することができる。
高い電界を使用する実施形態によれば、双極子配向システムは、少なくとも1つの電圧源を使用して誘電体材料にわたる電界を印加するための少なくとも1つの電極を含む。そのように、動作時に、少なくとも1つの電圧源により、電界は双極子を飽和領域に強制的に入れることができる。電圧源および少なくとも1つの電極の場所は、誘電体材料中で得られる電界が1kV/cmよりも高い、好ましくは2kV/cmよりも高い、好ましくは10kV/cmよりも高いものであることが好ましい。電界の必要とされる値は誘電体材料のタイプによって決まるが、一般的なプリント回路基板(PCB)材料では、上述の値が好ましいことに留意されたい。
好ましい実施形態によれば、デバイスは、誘電体材料を通して互いに結合される少なくとも2つの導体を含む。特に、このタイプの相互接続で、本発明は有用であるが、なぜならば、このタイプの相互接続は、一般に、コストを低く保つことが望ましい場合、比較的高い量の双極子を含むPCBで使用されるからである。さらに、PCBでは、双極子が存在すると、一般に、導体の銅への付着性が改善され、したがって、誘電体材料が双極子を含むようにすることが好ましい。
典型的な実施形態によれば、伝送デバイスは、送信器と受信器とをさらに含み、少なくとも1つの導体が、送信器と受信器との間を延びる。本発明のあり得る実施形態によれば、送信器、受信器、および少なくとも1つの電極のうちの電極は、電圧基準、一般に、接地基準に接続され、少なくとも1つの電圧源が、電圧基準、一般に、接地基準と、少なくとも1つの導体との間に電圧を印加している。別の変型によれば、送信器および受信器は、電圧基準、一般に、接地基準に接続され、各電圧源は、少なくとも1つの電極のうちの電極と、電圧基準、一般に、接地基準との間に電圧を印加している。
伝送デバイスはPCBを含むことが好ましく、誘電体材料はPCBの誘電体材料によって形成される。少なくとも1つの導体は、PCBの外側に配置することができ、またはPCBに埋め込むことができる。少なくとも1つの電極は、PCBの外側に配置することができ、またはPCBに埋め込むことができる。
好ましくは、少なくとも1つの導体は、差動ペア・マイクロストリップ、ストリップライン、シールドまたは非シールド・ツイスト・ペア、同軸ケーブルのうちの任意のものの一部である。
別の態様によれば、双極子配向システムは、1つの電極と、電界が誘電体材料中に生成されるように電極と少なくとも1つの導体との間に電圧差を印加するための供給電圧回路であって、前記少なくとも電圧差は、電界が双極子を飽和領域に強制的に入れるようなものである、供給電圧回路とを含む。本発明の変型によれば、双極子配向システムは、少なくとも1つの導体の両側に配置された第1の電極および第2の電極と、電界が誘電体材料中に生成されるように第1の電極と第2の電極との間に電圧差を印加するための供給電圧回路であり、前記電圧差は、電界が双極子を飽和領域に強制的に入れるようなものである、供給電圧回路とを含む。
好ましい実施形態によれば、各電極および各導体は、金属ストリップの形態をとる。さらに、各電極は、導体の幅よりも大きい幅を有することが好ましく、少なくとも1つの電極および少なくとも1つの導体は、互いに平行に配列されることが好ましい。
添付図面は、現時点で好ましい非限定の例示のデバイスの実施形態を示すために使用される。特徴および目的の上述および他の利点は一層明白になり、本発明は、添付図面に関連して読まれるとき、以下の詳細な説明からさらによく理解されるであろう。
図1A〜図1Cは、実施形態の原理を概略的に示す図である。 伝送デバイスの第1の実施形態を示す図である。 伝送デバイスの第2の実施形態を示す図である。 伝送デバイスの第3の実施形態を示す図である。 伝送デバイスの第4の実施形態を示す図である。 伝送デバイスの第5の実施形態を示す図である。
高周波信号成分の伝送は、通常、導体損失および誘電体損失からなる伝送システムの周波数依存損失によって制限される。一般に、導体損失は低周波数で支配的であるが、誘電体損失はより高い周波数(>約1GHz)で支配的である。両方の損失成分は、一般に、相互接続の長さ当たりで定義され、それは、より長い伝送距離が必要とされる場合、速度がトレードオフされざるを得ないことを意味する。周波数依存損失の問題はいくつかの方法で対処されており、それらの各々は全システムコストの増加をもたらしている。最も一般的な解決策は、以下の通りである。
− 直列相互接続速度を低下させ、多数の並列相互接続を導入すること、それは、トランシーバおよび導体の追加コスト、ならびに電力消費の増加をもたらす。
− より高価な低損失材料を利用すること、
− 相互接続長を短くし、中継器を使用すること、それは、中継器の追加コスト、ならびに電力消費の増加をもたらす。
− ノンリターン・ツー・ゼロ方式の代わりに4レベルのパルス振幅変調などの高度な変調フォーマットを使用すること、しかしながら、それは、より洗練されたトランシーバを必要とし、コストおよび電力消費の増加をもたらす。
− 送信器でのプリエンファシス、および/または受信器での等化を適用して、周波数依存損失を補償すること、これは、より洗練されたトランシーバを必要とする。
実施形態の上位概念は、信号の高い周波数に影響を与える損失成分を減少させることによって前述の問題を解決することである。実施形態において、発明者等は、材料損失正接の改変によって誘電体損失を減少させる概念を提案する。
相互接続の信号経路および戻り経路はキャパシタを形成する。誘電体として空気を用いる理想的なキャパシタは、無限の直流(DC)抵抗を有する。理想的なキャパシタを通る電流は、
Figure 0006253670
で与えられ、ここで、
I=キャパシタを通る電流、
V=印加電圧であり、それは、V0sin(ωt)で与えられる正弦波であると仮定される、
C0=キャパシタのキャパシタンス、
ω=ラジアン/秒単位の角周波数、
V0=キャパシタの両端に印加される電圧正弦波の振幅。
理想的なキャパシタを、εrの誘電率を持つ絶縁体で充填することになる場合、キャパシタンスはC=εr×C0に増加することになる。しかしながら、実際の誘電材料は、それに関連する固有抵抗を有する。誘電体の交流(AC)の流れの機構は、材料の永久電気双極子の再配向によるものである。電圧がキャパシタの両端に印加されると、電界が発生する。この電界により、誘電体中のいくつかの不規則に配向された双極子が、電界に沿うことになる。双極子の負端の正電極の方への動き、および双極子の正端の負電極の方への動きは、材料を通る過渡電流のように見える。印加される電圧が正弦波である場合、双極子は正弦波的に行ったり来たり回転することになる。この動きがAC電流を引き起こす。正弦波周波数が高いほど、電荷は速く行ったり来たり回転することになり、電流が高くなる。それゆえに、電流が高いほど、その周波数でのバルク固有抵抗は低くなることになる。材料の固有抵抗は、周波数の増加とともに減少する。双極子の運動が外部から印加された電界に追従し、同じ印加された電界で同じ距離を動くことができる場合、双極子の運動が生成する電流と、材料のバルク導電率とは、周波数とともに直線的に増加することになる。導電率は、ある周波数が達せられるまでDCから一定であり、次に、導電率は増加し始め、周波数に比例して増加し続ける。双極子の動きが重要な役割を果たすこの遷移周波数より上の周波数では、実際のキャパシタを通る非常に高い漏れ電流があることがある。この電流は電圧と同相であることになり、抵抗器のように見えることになる。周波数が高いほど、漏れ抵抗は低下することになり、消費される電力が上昇し、それが誘電体を加熱することになる。低周波では、誘電体材料の漏れ抵抗は一定であり、バルク導電率が、材料の電気的性質を記述するのに使用される。このバルク導電率は、材料中のイオンの密度および移動度に関連する。高い周波数では、導電率は、双極子の動きの増加に起因して周波数とともに増加する。回転できる双極子が材料中に多いほど、材料のバルク導電率は高くなる。さらに、印加される電界によって双極子が動くことができる程度が大きいほど、導電率は高くなる。この性質を記述するのに、材料散逸係数(material dissipation factor)が、
σ=2πεεtan(δ)
として定義され、ここで、
σ=誘電体のバルクAC導電率、
f=Hz単位の正弦波周波数、
ε=自由空間の誘電率、8.89×10−14F/cm、
ε=無次元の比誘電率、
tan(δ)=無次元の材料の散逸。
散逸係数は、損失角の正接tan(δ)として書き表され、さらにDfと略され、材料中の双極子の数、および印加された電界で双極子の各々がどの程度回転できるかの大きさであり、
tan(δ)≒n×p×Θmax
であり、ここで、
tan(δ)=散逸係数、Df、
n=誘電体中の双極子の数密度、
p=双極子モーメント、各双極子の電荷および離隔の大きさ、
Θmax=印加された電界で双極子が回転する程度。
周波数が増加するとき、双極子は同じ距離を動くが、より速く動き、したがって、電流が増加し、導電率が増加する。
印加された正弦波電圧による、実際のキャパシタを通る電流は、2つの成分で記述することができる。電流の一方の成分は、電圧に対して位相がずれており、理想的な無損失キャパシタを通る電流をもたらす。他方の電流成分は、印加電圧波と同相であり、理想的な抵抗器を通過する電流のように見え、損失をもたらす。これらの位相ずれ成分および同相成分を記述するために、複素数に基づいて数学的表現を定めることができる。キャパシタ通る電流は、
Figure 0006253670
として記述される。複素誘電率は、
Figure 0006253670
として定義することができ、ここで、
ε=複素誘電率、
εr’=複素誘電率の実部、
εr”=複素誘電率の虚部。
したがって、損失のあるキャパシタを通る電流は、
Figure 0006253670
になる。損失角の正接は、誘電率の実数成分に対する虚数成分の比であり、
Figure 0006253670
である。その結果として、AC領域で漏れ電流をもたらす抵抗は、
Figure 0006253670
として記述することができる。そして、材料のバルクAC導電率は、
Figure 0006253670
になり、ここで、
σ=誘電体材料のバルクAC導電率、
ε=自由空間の誘電率=8.89×10−14F/cm、
εr’=誘電率の実部、
tan(δ)=誘電体の散逸係数、
δ=誘電体の損失角、
ω=角周波数=2×π×f、ここで、f=正弦波周波数。
上述の導出から、誘電体のコンダクタンスは双極子の移動度に比例し、この移動度の減少が損失に影響を与えることになる。電界強度が増加するにつれて、分極の程度は増加し続ける。誘電体電界のある値で、電気双極子はすべて整列する。そのような状態の誘電体材料は、飽和していると言われる。双極子の運動は、伝送される信号に起因した変化する電界によって支配される。しかしながら、信号によって発生される電界は、一般に、数十V/cmに制限される。追加の外部電界が、双極子を飽和領域に強制的に入れる電界の値で印加される場合、信号変動に起因する双極子運動は、一般的な先行技術のデバイスと比較して、無視できるかまたは著しく減少することになる。それゆえに、誘電体の導電率が増加し、それは、材料の誘電体損失の減少をもたらすことになる。
実施形態によれば、そのような外部電界は、相互接続PCBの上および下に配置された2つの金属プレートの間にDC電圧を印加することにより、2つの金属プレート間に印加される。必要とされる電界を誘起するのに必要な電圧は、双極子分極を飽和させるために十分に高く、しかし、PCB材料の破壊電圧を超えないために十分低くなるように選ばれ、1kVから10kVの範囲にあることが好ましいが、この値は、誘電体として使用されている材料によって決まることになる。実施形態のこの概念は、通常、導体、例えば、PCB上の差動ペア・マイクロストリップもしくはストリップライン、または任意のタイプの誘電体材料の内部に埋め込まれるかもしくは任意のタイプの誘電体材料の上面にあるシールド/非シールド・ツイスト・ペアに適用可能であり、DC電圧が1つまたは複数の信号導体と戻り経路との間にもしくは信号導体間に誘起されうる。
これが、図1A〜1Cに示される。図1Aは、先行技術による導体の典型的なセットアップを示し、誘電体材料中の双極子1は、変化する電界によって動くことになる。図1Aの実施形態では、導体は、PCB4に埋め込まれた2つの信号トレース2と、2つの戻り経路3とを含む。図1Bおよび1Cは、高い電界が、実質的に信号トレース2と戻り経路3との間の少なくとも誘電体の区域に印加されている2つの実施形態を示す。図1Bの実施形態では、双極子1は、力線8で示された高い電界によって飽和領域に強制的に入れられる。高い電界は、PCB4の上側と下側とに配置された電極5と電極6との間に印加される電圧7によって引き起こされ、その結果、双極子1は垂直に配向される。図1Cの実施形態では、双極子1は、PCB4の左側と右側とに配置された電極5と電極6との間の高い電界によって飽和領域に強制的に入れられ、その結果、双極子1は水平に配向される。その目的のために、電圧源7は、電極5、6の両端に適切な電圧を印加する。両方の実施形態において、双極子1は飽和領域に強制的に入れられ、その結果、信号変動に起因する双極子運動は無視できるようになり、それは、セットアップのコストまたは電力消費を著しく増加させることなく誘電体損失の減少をもたらす。
図2は、分極面(polarizing plane)とも呼ばれる電極105、106は、受信器(Rx)109と送信器(Tx)110との間を延びるエッジ結合差動ペア102、103の上および下に配置される構成の本発明の伝送デバイスの第1の実施形態を示す。送信器110は供給電圧121が供給され、受信器は供給電圧120が供給される。接地113を基準にした正電圧108が上部電極105に印加され、負電圧107が接地113を基準にして下部電極106に印加される。図示の実施形態では、上部電極105と導体102、103との間の距離は、下部電極106と導体との間の距離に実質的に等しく、正電圧および負電圧の値をさらに実質的に等しくすることができるが、そうではないこともあることを当業者は理解している。接地基準は、好ましくは、送信器110または受信器チップ109の電源レールのうちの1つへの接地基準であり、一般に、送信器の接地または受信器の入力は、典型的には、AC結合キャパシタ111によりAC結合される。
図3は、分極面とも呼ばれる単一の電極205が、受信器209と送信器210との間を延びるエッジ結合差動ペア202、203の下に配置される構成の本発明の第2の実施形態を示す。送信器210は供給電圧221が供給され、受信器は供給電圧220が供給される。この実施形態では、差動ペアはPCB204の上部に配置されているが、導体202、203をPCB204に埋め込むこともできることを当業者は理解している。電極205はPCB204に埋め込まれる。接地213を基準にした正電圧207が電極205に印加されるが、負電圧を同様に使用できることを当業者は理解している。接地基準213は、ここでは、送信器210への接地基準でもあり、受信器入力は、オプションのAC結合キャパシタ211によりAC結合される。さらなるオプションのキャパシタ212を、戻り経路を回復させるために設けることができる。
図4は、2つの電極305、306が、受信器309と送信器310との間を延びるエッジ結合差動ペア302、303の上および下に配置される構成の本発明の第3の実施形態を示す。送信器310および受信器309は、供給電圧320が供給される。接地313を基準にした正分極電圧308が、差動ペアの第1のトレース302に印加され、負分極電圧307が、接地313を基準にして差動ペアの第2のトレース303に印加される。電極305および306は、それぞれ、送信器/受信器の供給電圧320および接地313に接続される。接地基準313は、送信器310および受信器チップ309への接地基準でもあることが好ましい。この実施形態では、送信器出力および受信器入力の両方は、AC結合キャパシタ311、好ましくは、高絶縁破壊電圧キャパシタによりAC結合される。分極電圧源307および308は、差動トレースのインピーダンス制御に影響を与えることがあるが、これは、高インピーダンス抵抗器314を追加することによって避けることができる。第3の実施形態はシールド/非シールド・ツイスト・ペアにも適用可能であることを当業者は理解するであろう。この第3の実施形態の主な利点は、分極面305および306が、能動構成要素のための電源レールとして使用され、依然として分極面として働くことができることである。送信器および受信器の両方は同じ電源レール電圧によって電力供給される必要がないことを当業者は理解している。
図5は、単一の電極405が、受信器409と送信器410との間を延びるエッジ結合差動ペア402、403の下に配置される構成の本発明の第4の実施形態を示す。この実施形態では、差動ペアはPCB404の上部に配置されるが、導体402、403は、やはり、PCB404に埋め込まれうることを当業者は理解している。同様に、分極面405はPCB404の表面にあってもよいことを当業者は理解している。接地を基準にした負電圧407が信号トレース402、403に印加され、電極405は接地される413。抵抗器414を使用して、差動伝送ライン402、403を互いに短絡させることなく、それらに分極電圧407をかける。さらに、正電圧を407のために使用できることを当業者は理解している。接地基準413は、ここでは、送信器410および受信器409への接地基準でもある。この実施形態では、送信器出力および受信器入力の両方は、AC結合キャパシタ411、好ましくは、高絶縁破壊電圧キャパシタによりAC結合される。分極電圧源407および分極抵抗器414は、差動トレースのインピーダンス制御に影響を与えることがあるが、これは、高インピーダンス抵抗器414を使用することによって避けることができる。
図6は、双極子501を含む誘電体材料504によって中心導体502が囲まれている同軸ケーブルを含む伝送デバイスの第5の実施形態を示す。誘電体材料504は外側電極505によって囲まれる。同軸ケーブルは、送信器510と受信器509との間で使用される。電圧507が中心導体502に印加され、一方、外側電極505は接地513に接続される。やはり、この実施形態において、双極子501は飽和領域に強制的に入れられ、その結果、中心導体502上の信号変動に起因する双極子運動は無視できるようになり、それは、デバイスのコストまたは電力消費を著しく増加させることなく誘電体損失の減少をもたらす。オプションのAC結合キャパシタ511は、送信器510および受信器509との結合のために設けられる。分極電圧は、内部導体502の代わりに外部導体505に印加することができることを当業者は理解している。この場合、オプションのAC結合キャパシタは、一般に、外部導体に配置し直される。
本発明の原理を、特定の実施形態に関連して上述で説明したが、この説明は、単に例としてなされており、添付の特許請求の範囲によって決定される保護の範囲を限定するものとしてなされていないことが理解されるべきである。

Claims (14)

  1. AC信号を伝送するための少なくとも1つの導体と、
    前記少なくとも1つの導体を少なくとも部分的に囲む誘電体材料であって、双極子を含む、誘電体材料と
    を含み、
    前記少なくとも1つの導体がAC信号を伝導するとき、前記双極子の運動を制限するために、前記双極子を配向させ、前記双極子を飽和領域に強制的に入れるように構成された双極子配向システムをさらに含む
    伝送デバイスであって、該伝送デバイスが更にPCBを含み、前記誘電体材料が前記PCBの一部である、
    伝送デバイス。
  2. 前記双極子配向システムが、少なくとも1つの電圧源を使用して電界を印加するための少なくとも1つの電極を含み、前記少なくとも1つの電極は、前記電界が前記誘電体材料中に生成され、その結果、動作時に、前記少なくとも1つの電圧源により、前記電界が前記双極子を前記飽和領域に強制的に入れるように配置される、請求項1に記載の伝送デバイス。
  3. 前記電圧源および前記少なくとも1つの電極の場所は、1kV/cmよりも高い前記誘電体材料中の電界が得られるようなものである、請求項2に記載の伝送デバイス。
  4. 前記少なくとも1つの導体が、前記誘電体材料を通して互いに電気的に結合される2つの導体を含む、請求項1乃至3のいずれか1項に記載の伝送デバイス。
  5. 送信器と受信器とをさらに含み、前記少なくとも1つの導体が、前記送信器と前記受信器との間を延びる、請求項1乃至4のいずれか1項に記載の伝送デバイス。
  6. 前記送信器、前記受信器、および少なくとも1つの電極のうちの電極が電圧基準に接続され、前記少なくとも1つの電圧源が、前記電圧基準と前記少なくとも1つの導体との間に電圧を印加している、請求項5に記載の伝送デバイス。
  7. 前記送信器および前記受信器が電圧基準に接続され、各電圧源が少なくとも1つの電極のうちの電極と前記電圧基準との間に電圧を印加している、請求項5に記載の伝送デバイス。
  8. 前記少なくとも1つの導体が、前記PCBの外側に配置されるか、または前記PCBに埋め込まれる、請求項1乃至7に記載の伝送デバイス。
  9. 前記少なくとも1つの電極が、前記PCBの外側に配置されるか、または前記PCBに埋め込まれる、請求項に記載の伝送デバイス。
  10. 前記少なくとも1つの導体が、差動ペア・マイクロストリップ、ストリップライン、シールドまたは非シールド・ツイスト・ペア、同軸ケーブルのうちのいずれか1つのものの一部である、請求項1乃至のいずれか1項に記載の伝送デバイス。
  11. 前記双極子配向システムが、1つの電極と、電界が前記誘電体材料中に生成されるように前記電極と前記少なくとも1つの導体との間に電圧差を印加するための供給電圧回路であって、前記少なくとも電圧差は、前記電界が前記双極子を前記飽和領域に強制的に入れるようなものである、供給電圧回路とを含む、請求項1乃至10のいずれか1項に記載の伝送デバイス。
  12. 前記双極子配向システムが、前記少なくとも1つの導体の両側に配置された第1の電極および第2の電極と、電界が前記誘電体材料中に生成されるように前記第1の電極と前記第2の電極との間に電圧差を印加するための供給電圧回路であって、前記電圧差は、前記電界が前記双極子を前記飽和領域に強制的に入れるようなものである、供給電圧回路とを含む、請求項1乃至10のいずれか1項に記載の伝送デバイス。
  13. 各電極および各導体が、金属ストリップの形態をとり、各電極が導体の幅よりも大きい幅を有し、前記少なくとも1つの電極および前記少なくとも1つの導体が互いに平行に配列される、請求項11または12に記載の伝送デバイス。
  14. 各導体がストリップの形態をとる、請求項1乃至13のいずれか1項に記載の伝送デバイス。
JP2015553049A 2013-01-16 2014-01-13 伝送デバイス Expired - Fee Related JP6253670B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP13305043.5 2013-01-16
EP13305043.5A EP2757630A1 (en) 2013-01-16 2013-01-16 Transmission device
PCT/EP2014/050433 WO2014111324A1 (en) 2013-01-16 2014-01-13 Transmission device

Publications (2)

Publication Number Publication Date
JP2016503280A JP2016503280A (ja) 2016-02-01
JP6253670B2 true JP6253670B2 (ja) 2017-12-27

Family

ID=47664225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015553049A Expired - Fee Related JP6253670B2 (ja) 2013-01-16 2014-01-13 伝送デバイス

Country Status (5)

Country Link
US (1) US9997818B2 (ja)
EP (1) EP2757630A1 (ja)
JP (1) JP6253670B2 (ja)
TW (1) TWI547007B (ja)
WO (1) WO2014111324A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575493A (en) * 1969-08-05 1971-04-20 Rca Corp Fast self-quenching of dynamic scattering in liquid crystal devices
JP3322861B2 (ja) * 2000-02-21 2002-09-09 スタンレー電気株式会社 位相可変装置
US6980865B1 (en) * 2002-01-22 2005-12-27 Nanoset, Llc Implantable shielded medical device
RU2258279C1 (ru) * 2004-02-16 2005-08-10 Государственное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" Щелевая линия
US7663064B2 (en) * 2004-09-25 2010-02-16 Banpil Photonics, Inc. High-speed flex printed circuit and method of manufacturing
US20070166126A1 (en) 2006-01-13 2007-07-19 Donald Harney Apparatus for securing siding
GB0608055D0 (en) * 2006-04-24 2006-05-31 Univ Cambridge Tech Liquid crystal devices
KR100987191B1 (ko) 2008-04-18 2010-10-11 (주)기가레인 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
EP2500977B1 (en) 2011-03-16 2015-09-16 Alcatel Lucent Phase shifting device

Also Published As

Publication number Publication date
US20150334819A1 (en) 2015-11-19
TW201431173A (zh) 2014-08-01
US9997818B2 (en) 2018-06-12
EP2757630A1 (en) 2014-07-23
TWI547007B (zh) 2016-08-21
JP2016503280A (ja) 2016-02-01
WO2014111324A1 (en) 2014-07-24

Similar Documents

Publication Publication Date Title
CN109217905B (zh) 用于近场通信系统的锥形同轴发射结构
CN102150323B (zh) 毫米波传输装置、毫米波传输方法和毫米波传输系统
US20160088720A1 (en) Transistor thermal and emi management solution for fast edge rate environment
US20130194005A1 (en) Generation of differential signals
US9160046B2 (en) Reduced EMI with quarter wavelength transmission line stubs
US6621373B1 (en) Apparatus and method for utilizing a lossy dielectric substrate in a high speed digital system
CN103875158A (zh) 单线电力系统
Zhao et al. Transparent electromagnetic shielding enclosure with CVD graphene
CN110087390A (zh) 光调制器
JP6253670B2 (ja) 伝送デバイス
CN107017483A (zh) 信号传送通道及信号处理装置
US9147925B2 (en) Antenna coupler
CN109496056A (zh) 具有强信号线干扰抑制功能的pcb板
CN101931856B (zh) 信号传输装置
KR101280590B1 (ko) 저전압 차분신호용 연성 평판 케이블
CN205921814U (zh) 一种电路板装置及电子设备
Choi Ultimate noise isolation in high‐speed digital systems on packages and printed circuit boards
Chu et al. 4H‐SiC photoconductive semiconductor based ultra‐wideband microwave generation with MHz tunable repetition rate
Oh et al. RF loss characteristics of coplanar waveguide employing chemically modified graphene on flexible substrates
JP2009253125A (ja) 印刷配線基板
Jang et al. Segmented Cavity Design for Suppression of Cavity-to-Via Coupling in High-Speed Transmission Lines of Multi-Layer Printed Circuit Boards
Ahaneku et al. Power Capacity of Transmission Lines (Case Study of Coaxial Cable)
Erdin et al. Electromagnetic field coupling to multiconductor transmission lines in multi-layered media
Chiariello et al. High-frequency full-wave analysis of interconnects with inhomogeneous dielectrics through an enhanced transmission line model
Burford et al. Temporal skew and mode conversion management in differential pairs to 15 GHz

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6253670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees