JP6250938B2 - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP6250938B2 JP6250938B2 JP2013042974A JP2013042974A JP6250938B2 JP 6250938 B2 JP6250938 B2 JP 6250938B2 JP 2013042974 A JP2013042974 A JP 2013042974A JP 2013042974 A JP2013042974 A JP 2013042974A JP 6250938 B2 JP6250938 B2 JP 6250938B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- well region
- region
- conductivity type
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 85
- 239000012535 impurity Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 43
- 238000005468 ion implantation Methods 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 289
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 287
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は、低損失かつ高耐圧の半導体装置及びその製造方法に関し、より具体的には、絶縁ゲートバイポーラトランジスタやＭＯＳ電界効果トランジスタに関する。 The present invention relates to a low loss and high breakdown voltage semiconductor device and a method for manufacturing the same, and more specifically to an insulated gate bipolar transistor and a MOS field effect transistor.
近年、次世代半導体材料として、ワイドギャップ材料として知られる炭化珪素（以下、ＳｉＣとも記述する）が脚光を浴びている。ＳｉＣは、珪素（Ｓｉ）と比較してバンドギャップが３倍、破壊電界強度が１０倍、熱伝導率が３倍、と優れた材料物性を有する。この特性を活用することで、超低損失かつ高温動作が可能なパワー半導体デバイスを実現することが可能となる。
このような、ＳｉＣの特性を利用した高耐圧の半導体装置の一つとして、ウェルとソース領域をイオン注入法により形成する、バイポーラ動作の絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｒａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ， ＩＧＢＴ）や、ユニポーラ動作のＤｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳ電界効果トランジスタ（ＤＩＭＯＳＦＥＴ，縦型のＭＯＳ電界効果トランジスタ）が知られている。
図５は、従来の半導体装置に係るｐ型ＩＧＢＴ３００の構成を示す断面図である。このＩＧＢＴ３００は、第１と第２の主面を有するＳｉＣ基板３０２と、ＳｉＣ基板３０２の第１の主面上に配されるＳｉＣバッファー層３０３（ｐ＋層）と、ＳｉＣバッファー層３０３上に配される第１導電型のＳｉＣドリフト層３０４（ｐ−層）と、ＳｉＣドリフト層３０４の一部表面に形成される第２導電型のＳｉＣウェル領域３０５（ｎ−領域）と、ＳｉＣウェル領域３０５の一部表面に形成される第１導電型のＳｉＣソース領域３０６（ｐ＋領域）と、ＳｉＣウェル領域３０５及びＳｉＣソース領域３０６に隣接して配される第２導電型のＳｉＣベース領域３０８（ｎ＋層）と、ＳｉＣドリフト層３０４、ＳｉＣウェル領域３０５及びＳｉＣソース領域３０６の表面上に配されるゲート絶縁膜３０９と、ゲート絶縁膜３０９上に配されるゲート電極３１０と、ゲート電極３１０を被覆する層間絶縁膜３２０と、ＳｉＣソース領域３０６及びＳｉＣベース領域３０８と電気的に接続される第１の電極３２１と、ＳｉＣ基板３０２の第２の主面上に配される第２の電極３２２と、層間絶縁膜３２０及び第１の電極３２１を被覆するように配されるパッド電極３２３とで構成される。ここに示すＩＧＢＴやＤＩＭＯＳＦＥＴは、イオン注入法により精度良くチャネル形成できるプレーナプロセスを用いるため製造が容易である。また、ゲート駆動が電圧制御であるためドライブ回路の電力を小さくでき、並列動作にも適した優れた素子である。
しかしながら、ＳｉＣを用いた素子では、ＳｉＯ２／ＳｉＣ界面の界面準位によりチャネル移動度が低下するため、ＭＯＳＦＥＴのチャネル抵抗（オン抵抗）がＳｉに比較して非常に高いという問題がある。
In recent years, silicon carbide (hereinafter also referred to as SiC), which is known as a wide gap material, has attracted attention as a next-generation semiconductor material. SiC has excellent material properties such as three times the band gap, ten times the breakdown electric field strength, and three times the thermal conductivity compared to silicon (Si). By utilizing this characteristic, it is possible to realize a power semiconductor device capable of operating at a high temperature with a very low loss.
As one of such high breakdown voltage semiconductor devices using the characteristics of SiC, a bipolar operation insulated gate bipolar transistor (IGBT) in which a well and a source region are formed by an ion implantation method, a unipolar A Double Implantation MOS field effect transistor (DIMOSFET, vertical MOS field effect transistor) of operation is known.
FIG. 5 is a cross-sectional view showing a configuration of a p-type IGBT 300 according to a conventional semiconductor device. The IGBT 300 includes an SiC substrate 302 having first and second main surfaces, an SiC buffer layer 303 (p + layer) disposed on the first main surface of the SiC substrate 302, and the SiC buffer layer 303. A first conductivity type SiC drift layer 304 (p − layer), a second conductivity type SiC well region 305 (n − region) formed on a partial surface of the SiC drift layer 304, and an SiC well region A first conductivity type SiC source region 306 (p + region) formed on a part of the surface of 305, and a second conductivity type SiC base region 308 disposed adjacent to the SiC well region 305 and the SiC source region 306. and (n + layer), a gate insulating film 309 that is disposed on the surface of the SiC drift layer 304, SiC-well region 305 and the SiC source regions 306, a gate insulating film 309 on The gate electrode 310 disposed, the interlayer insulating film 320 covering the gate electrode 310, the first electrode 321 electrically connected to the SiC source region 306 and the SiC base region 308, and the second electrode of the SiC substrate 302 a second electrode 322 that is disposed on the main surface, and a pad electrode 323 disposed as to cover the interlayer insulating film 3 20 and the first electrode 3 21. The IGBT and DIMOSFET shown here are easy to manufacture because they use a planar process that can form channels with high accuracy by ion implantation. Further, since the gate drive is voltage control, the power of the drive circuit can be reduced, and it is an excellent element suitable for parallel operation.
However, an element using SiC has a problem that the channel mobility (ON resistance) of the MOSFET is very high compared to Si because the channel mobility is lowered due to the interface state of the SiO 2 / SiC interface.
この問題を解決するため、Ｓｉデバイスと同様にチャネル長を１μｍ以下に短チャネル化してチャネルの低抵抗化（低オン抵抗化）する方法が用いられている（非特許文献１参照）。
しかしながら、チャネル長を短くした場合、高温、特に２５０℃以上の高温になるとソース・ドレイン間のリーク電流が増大し、素子の耐圧が維持できない。そのため、高温動作とチャネルの低抵抗化（低オン抵抗化）の両立が困難となる問題がある。
こうしたことから、チャネル領域の一部に高濃度のチャネルバッファー領域を導入してリーク電流の増大を抑制する方法が提案されている（特許文献１参照）。
しかしながら、この方法によっても、チャネル長を短くして低抵抗化した場合に、高温でのオフ時に高濃度チャネル領域におけるリーク電流の抑制が不十分であり、依然として、安定した高温動作とチャネルの低抵抗化（低オン抵抗化）の両立が困難であった。
また、この方法では、斜めイオン注入という煩雑な工程を用いることから、チャネル領域の一部のみに高濃度チャネル領域を形成することが困難であった。
In order to solve this problem, a method of reducing the channel resistance (lower on-resistance) by reducing the channel length to 1 μm or less as in the case of the Si device is used (see Non-Patent Document 1).
However, when the channel length is shortened, the leakage current between the source and the drain increases at a high temperature, particularly at a high temperature of 250 ° C. or higher, and the breakdown voltage of the element cannot be maintained. Therefore, there is a problem that it is difficult to achieve both high-temperature operation and low channel resistance (low on-resistance).
For this reason, a method has been proposed in which a channel buffer region having a high concentration is introduced into a part of the channel region to suppress an increase in leakage current (see Patent Document 1).
However, even with this method, when the channel length is shortened and the resistance is lowered, the leakage current in the high-concentration channel region is not sufficiently suppressed at the time of turning off at a high temperature. It was difficult to achieve both resistance (lower on-resistance).
Further, in this method, since a complicated process called oblique ion implantation is used, it is difficult to form a high concentration channel region only in a part of the channel region.
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、ＳｉＣを用いた、低オン抵抗で、かつ、高温で安定した耐圧を実現する半導体装置及びその製造方法を提供することを目的とする。 An object of the present invention is to solve the above-described problems and achieve the following objects. That is, an object of the present invention is to provide a semiconductor device using SiC and having a low on-resistance and a stable breakdown voltage at a high temperature, and a method for manufacturing the same.
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞ 第１と第２の主面を有するＳｉＣ基板と、前記ＳｉＣ基板の前記第１の主面上に配される第１導電型のＳｉＣドリフト層と、前記ＳｉＣドリフト層の一部表面に形成される第２導電型のＳｉＣウェル領域と、前記ＳｉＣドリフト層の一部表面に形成され、前記ＳｉＣウェル領域よりも不純物濃度が高く、前記ＳｉＣウェル領域と前記ＳｉＣドリフト層との間に配される第２導電型の第１のＳｉＣ高濃度ウェル領域と、前記ＳｉＣウェル領域の一部表面に形成される第１導電型のＳｉＣソース領域と、前記ＳｉＣウェル領域の一部表面に形成され、前記ＳｉＣウェル領域よりも不純物濃度が高く、前記ＳｉＣソース領域と前記ＳｉＣウェル領域との間に配される第２導電型の第２のＳｉＣ高濃度ウェル領域と、前記第１のＳｉＣ高濃度ウェル領域及び前記第２のＳｉＣ高濃度ウェル領域と電気的に接続されるように、前記ＳｉＣソース領域、前記第１のＳｉＣ高濃度ウェル領域及び前記第２のＳｉＣ高濃度ウェル領域に隣接して配される第２導電型のＳｉＣベース領域と、前記ＳｉＣドリフト層、前記ＳｉＣソース領域、前記ＳｉＣウェル領域、前記第１のＳｉＣ高濃度ウェル領域及び前記第２のＳｉＣ高濃度ウェル領域の表面上に配されるゲート絶縁膜と、前記ゲート絶縁膜上に配されるゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記ＳｉＣソース領域及び前記ＳｉＣベース領域と電気的に接続される第１の電極と、前記ＳｉＣ基板の前記第２の主面上に配される第２の電極と、を有することを特徴とする半導体装置。
＜２＞ ＳｉＣ基板が第２導電型であり、絶縁ゲートバイポーラトランジスタを構成する前記＜１＞に記載の半導体装置。
＜３＞ ＳｉＣ基板が第１導電型であり、縦型のＭＯＳ電界効果トランジスタを構成する前記＜１＞に記載の半導体装置。
＜４＞ 第１と第２の主面を有するＳｉＣ基板と、前記ＳｉＣ基板の前記第１の主面上に配される第１導電型のＳｉＣドリフト層と、前記ＳｉＣドリフト層の一部表面に形成される第２導電型のＳｉＣウェル領域と、
前記ＳｉＣウェル領域の一部表面に形成される第１導電型のＳｉＣソース領域と、前記ＳｉＣウェル領域の一部表面に形成され、前記ＳｉＣウェル領域よりも不純物濃度が高く、前記ＳｉＣソース領域と前記ＳｉＣウェル領域との間に配される第２導電型の第２のＳｉＣ高濃度ウェル領域と、前記第２のＳｉＣ高濃度ウェル領域と電気的に接続されるように、前記ＳｉＣソース領域、前記第２のＳｉＣ高濃度ウェル領域及び前記ＳｉＣウェル領域に隣接して配される第２導電型のＳｉＣベース領域と、前記ＳｉＣドリフト層、前記ＳｉＣソース領域、前記ＳｉＣウェル領域及び前記第２のＳｉＣ高濃度ウェル領域の表面上に配されるゲート絶縁膜と、前記ゲート絶縁膜上に配されるゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記ＳｉＣソース領域及び前記ＳｉＣベース領域と電気的に接続される第１の電極と、前記ＳｉＣ基板の前記第２の主面上に配される第２の電極と、を有する半導体装置の製造方法であって、第２のＳｉＣ高濃度ウェル領域をイオン注入方向に対して側面が斜めに傾斜した形状のマスク材を用いたイオン注入法によりレトログレードで形成することを特徴とする半導体装置の製造方法。
＜５＞ 前記＜１＞に記載の半導体装置の製造方法であって、第１のＳｉＣ高濃度ウェル領域及び第２のＳｉＣ高濃度ウェル領域をイオン注入方向に対して側面が斜めに傾斜した形状のマスク材を用いたイオン注入法によりレトログレードで形成することを特徴とする半導体装置の製造方法。
＜６＞ マスク材側面の傾斜角度が７９°〜８７°である前記＜４＞又は＜５＞のいずれかに記載の半導体装置の製造方法。
Means for solving the problems are as follows. That is,
<1> SiC substrate having first and second main surfaces, a first conductivity type SiC drift layer disposed on the first main surface of the SiC substrate, and a partial surface of the SiC drift layer An SiC well region of the second conductivity type formed on the surface of the SiC drift layer, and an impurity concentration higher than that of the SiC well region, between the SiC well region and the SiC drift layer. A second conductivity type first SiC high-concentration well region, a first conductivity type SiC source region formed on a partial surface of the SiC well region, and a partial surface of the SiC well region; A second conductivity type second SiC high concentration well region having a higher impurity concentration than the SiC well region and disposed between the SiC source region and the SiC well region, and the first SiC high region Concentration Adjacent to the SiC source region, the first SiC high-concentration well region, and the second SiC high-concentration well region so as to be electrically connected to the first region and the second SiC high-concentration well region. A second conductivity type SiC base region disposed on the surfaces of the SiC drift layer, the SiC source region, the SiC well region, the first SiC high-concentration well region, and the second SiC high-concentration well region A gate insulating film disposed on the gate insulating film; a gate electrode disposed on the gate insulating film; an interlayer insulating film covering the gate electrode; and a first electrically connected to the SiC source region and the SiC base region. A semiconductor device comprising: a first electrode; and a second electrode disposed on the second main surface of the SiC substrate.
<2> The semiconductor device according to <1>, wherein the SiC substrate is of a second conductivity type and constitutes an insulated gate bipolar transistor.
<3> The semiconductor device according to <1>, wherein the SiC substrate is of a first conductivity type and constitutes a vertical MOS field effect transistor.
<4> SiC substrate having first and second main surfaces, a first conductivity type SiC drift layer disposed on the first main surface of the SiC substrate, and a partial surface of the SiC drift layer SiC well region of the second conductivity type formed in
A first conductivity type SiC source region formed on a partial surface of the SiC well region; and formed on a partial surface of the SiC well region; having an impurity concentration higher than that of the SiC well region; A second conductivity type second SiC high concentration well region disposed between the SiC well region and the SiC source region so as to be electrically connected to the second SiC high concentration well region; The second SiC high-concentration well region, the second conductivity type SiC base region disposed adjacent to the SiC well region, the SiC drift layer, the SiC source region, the SiC well region, and the second A gate insulating film disposed on the surface of the SiC high concentration well region; a gate electrode disposed on the gate insulating film; an interlayer insulating film covering the gate electrode; A method of manufacturing a semiconductor device, comprising: a first electrode electrically connected to a SiC source region and the SiC base region; and a second electrode disposed on the second main surface of the SiC substrate. A method of manufacturing a semiconductor device, wherein the second SiC high-concentration well region is formed in a retrograde manner by an ion implantation method using a mask material whose side surface is inclined obliquely with respect to the ion implantation direction. .
<5> The method for manufacturing a semiconductor device according to <1>, wherein the first SiC high-concentration well region and the second SiC high-concentration well region are slanted with side surfaces inclined with respect to the ion implantation direction. A method of manufacturing a semiconductor device, characterized in that the semiconductor device is formed in retrograde by an ion implantation method using a mask material.
<6> The method for manufacturing a semiconductor device according to any one of <4> or <5>, wherein the inclination angle of the side surface of the mask material is 79 ° to 87 °.
本発明によれば、従来技術における前記諸問題を解決することができ、ＳｉＣを用いた、低オン抵抗で、かつ、高温で安定した耐圧を実現する半導体装置及びその製造方法を提供することができる。 According to the present invention, it is possible to solve the above-mentioned problems in the prior art, and to provide a semiconductor device using SiC and having a low on-resistance and a stable breakdown voltage at a high temperature and a method for manufacturing the same. it can.
以下、本発明の実施形態を複数例示して詳細に説明する。 Hereinafter, a plurality of embodiments of the present invention will be exemplified and described in detail.
（第１の実施形態）
先ず、本発明の第１の実施形態に係る半導体装置について説明する。図１は、本発明の第１の実施形態に係る半導体装置としてのｐ型ＩＧＢＴの構成を示す断面図である。
(First embodiment)
First, the semiconductor device according to the first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view showing a configuration of a p-type IGBT as a semiconductor device according to the first embodiment of the present invention.
このＩＧＢＴ１は、第１と第２の主面を有するＳｉＣ（炭化珪素）基板２を備えている。図１において、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。このＳｉＣ基板２は、不純物濃度１×１０１８〜３×１０１８ｃｍ−３程度の、例えば、Ｎ（窒素）をｎ型不純物として含むオフ角４°の４Ｈ−ＳｉＣ基板（ｎ＋基板）である。なお、４Ｈの「Ｈ」は、六方晶を表し、「４」は原子積層が４層周期となる結晶構造を表している。 The IGBT 1 includes a SiC (silicon carbide) substrate 2 having first and second main surfaces. In FIG. 1, the first main surface is the upper surface of the drawing, and the second main surface is the lower surface of the drawing. This SiC substrate 2 is a 4H—SiC substrate (n + substrate) having an impurity concentration of about 1 × 10 18 to 3 × 10 18 cm −3 and containing, for example, N (nitrogen) as an n-type impurity and having an off angle of 4 °. is there. Note that “H” in 4H represents a hexagonal crystal, and “4” represents a crystal structure in which the atomic stacking has a four-layer period.
このＳｉＣ基板２の第１の主面上には、ｐ型不純物の不純物濃度１×１０１７程度のｐ型のＳｉＣバッファー層（ｐ＋層）３が厚み１μｍから２μｍ程度で形成され、このＳｉＣバッファー層３は、デバイス動作時にパンチスルー防止のためのフィールドストップ層となる。なお、このＳｉＣバッファー層３は、必要に応じて配される。 A p-type SiC buffer layer (p + layer) 3 having a p-type impurity impurity concentration of about 1 × 10 17 is formed on the first main surface of the SiC substrate 2 to a thickness of about 1 μm to 2 μm. The buffer layer 3 serves as a field stop layer for preventing punch-through during device operation. The SiC buffer layer 3 is disposed as necessary.
このＳｉＣバッファー層３上には、ｐ型不純物の不純物濃度１×１０１４〜１×１０１５ｃｍ−３程度のｐ型のＳｉＣドリフト層（ｐ−層）４が、例えば、厚み１４０μｍ程度で形成される。 On this SiC buffer layer 3, a p-type SiC drift layer (p − layer) 4 having a p-type impurity impurity concentration of about 1 × 10 14 to 1 × 10 15 cm −3 is formed with a thickness of about 140 μm, for example. Is done.
ＳｉＣドリフト層４の表面の一部には、ｎ型不純物の不純物濃度１×１０１６ｃｍ−３程度のｎ型のＳｉＣウェル領域５（ｎ−層）及びｎ型不純物の不純物濃度１×１０１９ｃｍ−３程度のｎ型の第１のＳｉＣ高濃度ウェル領域５ａ（ｎ＋層）が、ＳｉＯ２をマスクとして用いたレトログレードのＮイオン注入により、それぞれ区画形成されており、イオン注入前のＳｉＣドリフト層４表面からのイオン注入深さは、それぞれ０．４μｍ及び０．６μｍ程度である。
ＳｉＣウェル領域５の一部表面には、ｐ型不純物の不純物濃度１×１０２０程度のｐ＋型のＳｉＣソース領域６（ｐ＋層）が形成されている。ＳｉＣソース領域６におけるイオン注入前のＳｉＣドリフト層４表面からのイオン注入深さは、ｎ型のＳｉＣウェル領域５の前記深さよりも浅く、例えば、０．３μｍ程度である。
In part of the surface of the SiC drift layer 4, an n-type SiC well region 5 (n − layer) having an n-type impurity impurity concentration of about 1 × 10 16 cm −3 and an n-type impurity impurity concentration of 1 × 10 19 are provided. The n-type first SiC high-concentration well region 5a (n + layer) of about cm −3 is partitioned by retrograde N ion implantation using SiO 2 as a mask. The ion implantation depths from the surface of the SiC drift layer 4 are about 0.4 μm and 0.6 μm, respectively.
A p + -type SiC source region 6 (p + layer) having an impurity concentration of p-type impurities of about 1 × 10 20 is formed on a partial surface of SiC well region 5. The ion implantation depth from the surface of the SiC drift layer 4 before ion implantation in the SiC source region 6 is shallower than the depth of the n-type SiC well region 5 and is, for example, about 0.3 μm.
ＳｉＣウェル領域５の一部表面には、ｐ型のＳｉＣソース領域６の側方に、ｎ型不純物の不純物濃度１×１０２０〜１×１０２１ｃｍ−３程度のｎ＋型のＳｉＣベース領域８（ｎ＋層）が形成され、ＳｉＣベース領域８は、第１のＳｉＣ高濃度ウェル領域５ａと電気的に接続されるように、ＳｉＣソース領域８、ＳｉＣウェル領域５及び第１のＳｉＣ高濃度ウェル領域５ａに隣接して配される。このＳｉＣベース領域８におけるイオン注入前のＳｉＣドリフト層４表面からのイオン注入深さは、ＳｉＣウェル領域５の前記深さと同程度若しくは浅く、例えば、０．５μｍ程度である。 An n + -type SiC base region having an n-type impurity impurity concentration of about 1 × 10 20 to 1 × 10 21 cm −3 is formed on a part of the surface of the SiC well region 5 on the side of the p-type SiC source region 6 8 (n + layer) is formed, and the SiC base region 8 is electrically connected to the first SiC high-concentration well region 5a so that the SiC source region 8, the SiC well region 5 and the first SiC high region are electrically connected. It is arranged adjacent to the concentration well region 5a. The depth of ion implantation from the surface of the SiC drift layer 4 before ion implantation in the SiC base region 8 is about the same as or shallower than the depth of the SiC well region 5, for example, about 0.5 μm.
ＳｉＣドリフト層４、ＳｉＣウェル領域５、第１のＳｉＣ高濃度ウェル領域５ａ及びＳｉＣソース領域６の表面には、これらの領域及び層を跨ぐように連続的に形成されたゲート絶縁膜９が形成される。このゲート絶縁膜９としては、例えば、Ｓｉ酸化膜（ＳｉＯ２）やＨｆＳｉＯＮなどのｈｉｇｈ−ｋ絶縁膜が適用可能である。 On the surfaces of the SiC drift layer 4, the SiC well region 5, the first SiC high concentration well region 5 a and the SiC source region 6, a gate insulating film 9 continuously formed so as to straddle these regions and layers is formed. Is done. As the gate insulating film 9, for example, a high-k insulating film such as a Si oxide film (SiO 2 ) or HfSiON is applicable.
ゲート絶縁膜９上には、ゲート電極１０が形成される。このゲート電極１０としては、例えば、ｎ型不純物またはｐ型不純物をドープしたポリシリコン等が適用可能である。
ゲート電極１０上には、例えば、シリコン酸化膜で形成される層間絶縁膜２０が形成される。
ゲート電極１０下のＳｉＣソース領域６とＳｉＣドリフト層４とで挟まれるＳｉＣウェル領域５及び第１の高濃度ウェル領域５ａがチャネル領域となる。
A gate electrode 10 is formed on the gate insulating film 9. As the gate electrode 10, for example, polysilicon doped with an n-type impurity or a p-type impurity is applicable.
On the gate electrode 10, an interlayer insulating film 20 made of, for example, a silicon oxide film is formed.
The SiC well region 5 and the first high-concentration well region 5a sandwiched between the SiC source region 6 and the SiC drift layer 4 under the gate electrode 10 serve as channel regions.
そして、ＳｉＣソース領域６と、ＳｉＣベース領域８と電気的に接続される第１の電極（ソース・ベース共通電極）２１が配される。第１の電極（ソース・ベース共通電極）２１は、例えば、ＮｉとＡｌで形成され、また、ＳｉＣ基板２の第２の主面上には、第２の電極（コレクタ電極）２２が配される。第２の電極（コレクタ電極）は、例えば、Ｎｉで形成される。また、層間絶縁膜２０及び第１の電極２１を被覆するようにパッド電極２３が配される。パッド電極２３は、例えば、ＴｉとＡｌで形成される。 Then, a SiC source region 6 and a first electrode (source / base common electrode) 21 electrically connected to the SiC base region 8 are disposed. The first electrode (source / base common electrode) 21 is formed of, for example, Ni and Al, and the second electrode (collector electrode) 22 is disposed on the second main surface of the SiC substrate 2. The The second electrode (collector electrode) is made of Ni, for example. A pad electrode 23 is disposed so as to cover the interlayer insulating film 20 and the first electrode 21. The pad electrode 23 is made of, for example, Ti and Al.
本実施形態に係るＩＧＢＴ１では、ＳｉＣソース領域６の下部（ＳｉＣ基板２側）において第１のＳｉＣ高濃度ウェル領域５ａが形成されているため、オフ動作時に縦方向のパンチスルーが防止される。更に、本実施形態に係るＩＧＢＴ１では、チャネル領域側においても、第１のＳｉＣ高濃度ウェル領域５ａがＳｉＣベース領域８から電気的に接続されて形成され、この第１のＳｉＣ高濃度ウェル領域５ａにより電位が固定される。このため、例えば、ＩＧＢＴ１のＭＯＳ部分のチャネル長Ｌｃｈ１（図１参照）が１．０μｍ以下と小さくなっても、高温でのオフ時のリーク電流が抑制される。したがって、低オン抵抗で、かつ、高温で安定した耐圧を実現することが可能となる。 In the IGBT 1 according to the present embodiment, since the first SiC high-concentration well region 5a is formed below the SiC source region 6 (on the SiC substrate 2 side), vertical punch-through is prevented during the off operation. Furthermore, in the IGBT 1 according to the present embodiment, the first SiC high-concentration well region 5a is formed by being electrically connected to the SiC base region 8 also on the channel region side, and the first SiC high-concentration well region 5a. This fixes the potential. For this reason, for example, even when the channel length L ch1 (see FIG. 1) of the MOS portion of the IGBT 1 is as small as 1.0 μm or less, the leakage current at the time of OFF at high temperature is suppressed. Therefore, it is possible to realize a low on-resistance and a stable breakdown voltage at a high temperature.
なお、本実施形態では、ＳｉＣウェル領域５の不純物濃度が５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下であり、第１のＳｉＣ高濃度ウェル領域５ａの不純物濃度が１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下であることが好ましい。
ＳｉＣウェル領域５の不純物濃度が上記範囲を逸脱すると適切なＭＯＳＦＥＴ部分のしきい値電圧の設定が困難になることがある。また、第１のＳｉＣ高濃度ウェル領域５ａの不純物濃度が上記範囲を逸脱して低くなると、動作時にパンチスルーを引き起こすことやチャネル長Ｌｃｈ１が１．０μｍ以下と小さくなってきた場合に高温にてオフ時のリーク電流が抑制されないことがあり、不純物濃度が上記範囲を逸脱して上回ると、しきい値電圧の設定が困難になることがある。
なお、チャネル長Ｌｃｈ１は、断面視において、ゲート絶縁膜９直下におけるＳｉＣドリフト層４と第１のＳｉＣ高濃度ウェル領域５ａとの境界と、ＳｉＣソース領域６とＳｉＣウェル領域５との境界との距離を示す（図１参照）。
In the present embodiment, the impurity concentration of the SiC well region 5 is 5 × 10 15 cm −3 or more and 1 × 10 17 cm −3 or less, and the impurity concentration of the first SiC high concentration well region 5a is 1 × 10 6. It is preferably 18 cm −3 or more and 1 × 10 19 cm −3 or less.
If the impurity concentration in the SiC well region 5 deviates from the above range, it may be difficult to set an appropriate threshold voltage of the MOSFET portion. Further, if the impurity concentration of the first SiC high-concentration well region 5a falls outside the above range, the punch-through is caused during operation, or the channel length Lch1 becomes as high as 1.0 μm or less. In some cases, the leakage current at the time of OFF may not be suppressed, and if the impurity concentration exceeds the above range, it may be difficult to set the threshold voltage.
Note that the channel length L ch1 is the boundary between the SiC drift layer 4 and the first SiC high-concentration well region 5a immediately below the gate insulating film 9 and the boundary between the SiC source region 6 and the SiC well region 5 in a cross-sectional view. (See FIG. 1).
低オン抵抗と、高温での高耐圧を実現させる観点からは、第１の高濃度ウェル領域５ａの不純物濃度が、ＳｉＣ領域ウェル領域５の不純物濃度より二桁以上高いことが好ましい。 From the viewpoint of realizing a low on-resistance and a high breakdown voltage at a high temperature, it is preferable that the impurity concentration of the first high-concentration well region 5a is two orders of magnitude higher than the impurity concentration of the SiC region well region 5.
チャネル長Ｌｃｈ１の長さとしては、第１のＳｉＣ高濃度ウェル領域５ａの長さＬ１がＬｃｈ１の１０％から２０％程度であることが好ましい。
第１のＳｉＣ高濃度ウェル領域５ａの表面層における長さＬ１が上記範囲を下回ると、高温でのオフ時のリーク電流が抑制できないことがあり、また、上記範囲を上回ると、しきい値電圧の上昇やオン抵抗が高くなることがある。
なお、長さＬ１は、断面視において、ゲート絶縁膜９直下におけるゲート絶縁膜９堆積面の面内方向での第１のＳｉＣ高濃度ウェル領域５ａの厚みを示し、ＳｉＣウェル領域５よりも不純物濃度が一桁以上高い領域として決定される領域の厚みとする（図１参照）。
The length in the channel length L ch1, it is preferred length L 1 of the first SiC high-concentration well region 5a is about 10% to 20% of L ch1.
When the length L 1 in the surface layer of the first SiC high-concentration well region 5a is lower than the above range, the leakage current at the OFF time at a high temperature can not be suppressed, also exceeds the above range, the threshold Voltage rise and on-resistance may increase.
The length L 1 indicates the thickness of the first SiC high-concentration well region 5 a in the in-plane direction of the deposition surface of the gate insulating film 9 immediately below the gate insulating film 9 in a cross-sectional view, and is longer than the SiC well region 5. The thickness of the region determined as a region where the impurity concentration is one digit higher (see FIG. 1).
ここで、チャネル長Ｌｃｈ１や第１のＳｉＣ高濃度ウェル領域５ａの長さＬ１は、例えば、走査型キャパシタンス顕微鏡（ＳＣＭ）分析等で得られる半定量性のキャリア濃度分布や、二次イオン質量分析法（ＳＩＭＳ）による不純物濃度分布により決定される。 Here, the channel length L ch1 and the length L 1 of the first SiC high-concentration well region 5a is, for example, a carrier concentration distribution of the semi-quantitative properties obtained with a scanning capacitance microscope (SCM) analysis and the like, secondary ions It is determined by impurity concentration distribution by mass spectrometry (SIMS).
本実施形態に係るＩＧＢＴ１おいては、チャネル長Ｌｃｈ１は、オン抵抗の低減が期待される０．５μｍ未満であることが好ましい。
従来の半導体装置では、チャネル長が０．５μｍ未満になるとオフ時のリーク電流が増大し、オフせずＩＧＢＴのＭＯＳ領域が動作しない。また、チャネル長が０．３μｍ以下となると、オフ時のリーク電流が極端に増大する。
しかしながら、本実施形態に係るＩＧＢＴ１おいては、チャネル長Ｌｃｈ１＝０．２μｍの場合においても、第１のＳｉＣ高濃度ウェル領域５ａを設けることにより、２５０℃の高温においてもオフ時のリーク電流が低減される。第１のＳｉＣ高濃度ウェル領域５ａの長さＬ１を０．１×Ｌｃｈ１に相当する０．０２μｍ以上とすると耐圧が向上し、０．１５×Ｌｃｈ１に相当する０．０３μｍ以上とすると、２５０℃の高温においても１３，０００Ｖ以上の耐圧を確保でき、０．０３μｍ以上では、耐圧を一定に確保できる。また、０．２×Ｌｃｈ１に相当する０．０４μｍでは、２５０℃の高温において２０ｍΩｃｍ−２以下の低いオン抵抗が実現できる。
In the IGBT 1 according to the present embodiment, the channel length L ch1 is preferably less than 0.5 μm, which is expected to reduce the on-resistance.
In the conventional semiconductor device, when the channel length is less than 0.5 μm, the leakage current at the off time increases, and the MOS region of the IGBT does not operate without being turned off. On the other hand, when the channel length is 0.3 μm or less, the leakage current at the off time is extremely increased.
However, in the IGBT 1 according to the present embodiment, even when the channel length L ch1 = 0.2 μm, by providing the first SiC high-concentration well region 5a, the leakage current at the OFF time even at a high temperature of 250 ° C. Is reduced. When the length L 1 of the first SiC high-concentration well region 5a is 0.02 μm or more corresponding to 0.1 × L ch1 , the breakdown voltage is improved, and when it is 0.03 μm or more corresponding to 0.15 × L ch1. A breakdown voltage of 13,000 V or higher can be secured even at a high temperature of 250 ° C., and a constant breakdown voltage can be secured at 0.03 μm or higher. Moreover, at 0.04 μm corresponding to 0.2 × L ch1 , a low on-resistance of 20 mΩcm −2 or less can be realized at a high temperature of 250 ° C.
次に、本実施形態の半導体装置の製造方法について説明する。図２（ａ）〜（ｆ）は、本発明の第１の本実施形態に係るｐ型ＩＧＢＴの製造工程を説明する断面図（１）〜（６）である。 Next, a method for manufacturing the semiconductor device of this embodiment will be described. 2A to 2F are cross-sectional views (1) to (6) for explaining a manufacturing process of the p-type IGBT according to the first embodiment of the present invention.
先ず、例として、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度２×１０１８ｃｍ−３程度含み、比抵抗０．０２Ωｃｍ程度で、厚さ３５０μｍのｎ型４Ｈ−ＳｉＣ基板２を準備する。次いで、ＳｉＣ基板２の第１の主面（図２（ａ）〜（ｆ）中、上側の面）上、例えば、４°オフの（０００１）面上に、シラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）を主な材料ガスとして用いたエピタキシャル成長法により、ｐ型不純物として、Ａｌを不純物濃度１×１０１７ｃｍ―３程度含み、厚さが１μｍ程度のＳｉＣバッファー層３を成長させる。次いで、同様に、ｐ型不純物として、Ａｌを不純物濃度３×１０１４ｃｍ―３程度含み、厚さが１４０μｍ程度の高抵抗のＳｉＣドリフト層４を成長させる（図２（ａ）参照）。 First, as an example, an n-type 4H—SiC substrate 2 containing P (phosphorus) or N (nitrogen) as an n-type impurity at an impurity concentration of about 2 × 10 18 cm −3 , a specific resistance of about 0.02 Ωcm, and a thickness of 350 μm. Prepare. Next, silane (SiH 4 ) and propane (on the first main surface of SiC substrate 2 (the upper surface in FIGS. 2A to 2F), for example, on the (0001) surface that is 4 ° off) By the epitaxial growth method using C 3 H 8 ) as a main material gas, SiC buffer layer 3 containing Al as an impurity concentration of about 1 × 10 17 cm −3 and having a thickness of about 1 μm is grown as a p-type impurity. Next, similarly, as a p-type impurity, a high-resistance SiC drift layer 4 containing Al with an impurity concentration of about 3 × 10 14 cm −3 and a thickness of about 140 μm is grown (see FIG. 2A).
その後、ＳｉＣドリフト層４の表面に、マスク材となるシリコン酸化膜（ＳｉＯ２）の堆積と、通常のフォトリソグラフィーと、各種領域部分の表面のマスク材のエッチング除去と、イオン注入を繰り返して、ＳｉＣウェル領域５、第１のＳｉＣ高濃度ウェル領域５ａ、ＳｉＣソース領域６、ＳｉＣベース領域８を順次形成する。イオン注入は、全て基板温度６００℃で行う。 Thereafter, deposition of a silicon oxide film (SiO 2 ) serving as a mask material on the surface of the SiC drift layer 4, normal photolithography, etching removal of the mask material on the surface of various regions, and ion implantation are repeated. The SiC well region 5, the first SiC high concentration well region 5a, the SiC source region 6, and the SiC base region 8 are formed sequentially. All ion implantation is performed at a substrate temperature of 600.degree.
具体的には、先ず、プラズマＣＶＤ法によりマスク材となるＳｉＯ２膜を２．０μｍ堆積し、通常のフォトリソグラフィーとＣＦ４ガスやＣＨＦ３ガスなど用いたＩＣＰ（誘導性結合プラズマ）ドライエッチングによるパターニングにより、ＳｉＣドリフト層４上にイオン注入方向に対して側面が斜めに傾斜したＳｉＯ２の第１のマスク材３１を形成する。エッチングによる除去による第１のマスク材３１側面の傾斜角度θは、８２°である。この第１のマスク材３１の傾斜角度θは、マスクフォトリソグラフィーの条件、エッチングのガス種やバイアス条件の設定により、再現よく決定できる。次いで、第１のマスク材３１をイオン注入マスクとして用いて、ｎ型不純物であるＮをＳｉＣドリフト層４の表面に加速エネルギー４００ｋｅＶ、ドーズ量１×１０１４ｃｍ−２のレトログレード（表面のイオン注入濃度を低く、内部のイオン注入濃度を高くするイオン注入方法）でイオン注入する。この一度のイオン注入により、ｎ型のＳｉＣウェル領域５及びｎ＋型の第１のＳｉＣ高濃度ウェル領域５ａを形成する。なお、傾斜角度θは、断面視において、ＳｉＯ２膜の堆積面（底面）と側面とのなす角を示し、電子顕微鏡により確認できる（図２（ｂ）参照）。
ここで、第１のマスク材３１の側面が傾斜しているために、一部のイオンは、ＳｉＯ２マスク材３１を通したスルー注入となり、本来であれば、ＳｉＣドリフト層４の表面からの深さ０．５μｍ付近のみで濃度が最大１×１０１９ｃｍ−３になるところが、ＳｉＣウェル領域５とＳｉＣドリフト領域４の間においても高濃度となった第１のＳｉＣ高濃度ウェル領域５ａが形成できる。
したがって、ウェル領域を形成する際に斜めイオン注入等の複雑な工程を経ることなく、ＳｉＣウェル領域５と、不純物濃度が高い第１のＳｉＣ高濃度ウェル領域５ａを同時に形成することができる。
なお、最終的なＳｉＣウェル領域５の表面濃度を調整するために、ｐ型不純物であるＡｌを追加してイオン注入してもよい。
Specifically, first, a SiO 2 film as a mask material is deposited by a plasma CVD method to 2.0 μm, and then by normal photolithography and ICP (inductively coupled plasma) dry etching using CF 4 gas, CHF 3 gas, or the like. By patterning, a first mask material 31 of SiO 2 whose side surface is inclined obliquely with respect to the ion implantation direction is formed on the SiC drift layer 4. The inclination angle θ of the side surface of the first mask material 31 due to the removal by etching is 82 °. The inclination angle θ of the first mask material 31 can be determined with good reproducibility by setting mask photolithography conditions, etching gas types, and bias conditions. Next, using the first mask material 31 as an ion implantation mask, N, which is an n-type impurity, is applied to the surface of the SiC drift layer 4 with a retrograde (acceleration energy of 400 keV and a dose of 1 × 10 14 cm −2 ). Ion implantation is performed by an ion implantation method in which the implantation concentration is low and the internal ion implantation concentration is high. By this single ion implantation, an n-type SiC well region 5 and an n + -type first SiC high-concentration well region 5a are formed. In addition, the inclination angle θ indicates an angle formed by the deposition surface (bottom surface) and the side surface of the SiO 2 film in a cross-sectional view, and can be confirmed by an electron microscope (see FIG. 2B).
Here, since the side surface of the first mask material 31 is inclined, some ions are through-implanted through the SiO 2 mask material 31, and are originally from the surface of the SiC drift layer 4. Where the concentration reaches a maximum of 1 × 10 19 cm −3 only in the vicinity of a depth of 0.5 μm, the first SiC high concentration well region 5 a that has a high concentration between the SiC well region 5 and the SiC drift region 4 is also present. Can be formed.
Therefore, the SiC well region 5 and the first SiC high-concentration well region 5a having a high impurity concentration can be formed simultaneously without forming a complicated process such as oblique ion implantation when forming the well region.
Incidentally, in order to adjust the final surface concentration of the SiC well region 5, Al which is a p-type impurity may be additionally implanted.
第１のマスク材３１の傾斜角度としては、ＳｉＣウェル領域５と第１のＳｉＣ高濃度ウェル領域５ａ形成のイオン注入条件にもよるが、７９°から８７°の範囲であることが好ましい。７９°よりも小さいと、第１の高濃度ウェル領域５ａの長さＬ１（チャネル領域部分）が長くなりすぎるため、しきい値電圧大きくなり、オン抵抗が増大してしまうことがある。また、８７°よりも大きいと第１のＳｉＣ高濃度ウェル領域５ａのチャネル領域部分が短かくなりすぎるため、高温時のリーク低減効果が不十分となることがある。この範囲にすることで、第１のＳｉＣ高濃度ウェル領域５ａの長さＬ１が０．０２μｍから０．０４μｍ程度に制御でき、好ましい。 The inclination angle of the first mask material 31 is preferably in the range of 79 ° to 87 °, although it depends on the ion implantation conditions for forming the SiC well region 5 and the first SiC high-concentration well region 5a. If it is less than 79 °, the length L 1 (channel region portion) of the first high-concentration well region 5a becomes too long, so that the threshold voltage increases and the on-resistance may increase. On the other hand, if the angle is greater than 87 °, the channel region portion of the first SiC high-concentration well region 5a becomes too short, and the leakage reduction effect at high temperatures may be insufficient. By setting this range, the length L1 of the first SiC high-concentration well region 5a can be controlled from about 0.02 μm to about 0.04 μm, which is preferable.
次いで、第１のマスク材３１を除去し、フォトリソグラフィーとエッチングによるパターニングによりＳｉＯ２の第２のマスク材３２を形成する。この第２のマスク材３２をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをＳｉＣウェル領域５に最大加速エネルギー２００ｋｅＶ、総ドーズ量５×１０１５ｃｍ−２でボックスプロファイルとなるようにイオン注入し、ＳｉＣソース領域６を形成する（図２（ｃ）参照）。 Next, the first mask material 31 is removed, and a second mask material 32 of SiO 2 is formed by patterning by photolithography and etching. Using this second mask material 32 as an ion implantation mask, Al, which is a p-type impurity, is ionized in the SiC well region 5 so as to have a box profile with a maximum acceleration energy of 200 keV and a total dose of 5 × 10 15 cm −2. Implantation is performed to form a SiC source region 6 (see FIG. 2C).
次いで、第２のマスク材３２を除去し、フォトリソグラフィーとエッチングによるパターニングによりＳｉＯ２の第３のマスク材３３を形成する。この第３のマスク材３３をイオン注入マスクとして用いて、第１の高濃度ＳｉＣウェル領域５ａまで届くように、ｎ型不純物であるＮをＳｉＣウェル領域５にイオン注入し、ＳｉＣベース領域８を形成する（図２（ｄ）参照）。
なお、これら第１及び第２のマスク材３２、３３における側面は、イオン注入方向に対して垂直形状である。
Next, the second mask material 32 is removed, and a third mask material 33 of SiO 2 is formed by patterning by photolithography and etching. Using this third mask material 33 as an ion implantation mask, N which is an n-type impurity is ion-implanted into the SiC well region 5 so as to reach the first high-concentration SiC well region 5a, and the SiC base region 8 is formed. It forms (refer FIG.2 (d)).
The side surfaces of the first and second mask materials 32 and 33 are perpendicular to the ion implantation direction.
次いで、同様にマスク材となるシリコン酸化膜（ＳｉＯ２）の堆積と、通常のフォトリソグラフィーと、各種領域部分の表面のマスク材のエッチング除去と、イオン注入により、デバイス外周部における電界強度を緩和するためのＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造をＳｉＣドリフト層４の表面にＮのイオン注入で形成する（図示しない）。 Next, the electric field strength at the outer periphery of the device is alleviated by depositing a silicon oxide film (SiO 2 ) that will be the mask material, normal photolithography, etching removal of the mask material on the surface of various regions, and ion implantation. A JTE (Junction Termination Extension) structure is formed on the surface of the SiC drift layer 4 by N ion implantation (not shown).
次いで、ＳｉＣドリフト層４及び各種ＳｉＣ領域５、５ａ、６、８及びＪＴＥ構造部分のそれぞれの表面を覆うようにグラファイトをスパッタ法で堆積させ、１，６５０℃の温度で１分間の活性化アニールを行う。 Next, graphite is deposited by sputtering so as to cover the surfaces of the SiC drift layer 4 and the various SiC regions 5, 5 a, 6, 8 and the JTE structure portion, and activation annealing is performed at a temperature of 1,650 ° C. for 1 minute. I do.
次いで、公知の半導体プロセスにより、ゲート絶縁膜９、ゲート電極１０、層間絶縁膜２０を形成する（図２（ｅ）参照）。 Next, a gate insulating film 9, a gate electrode 10, and an interlayer insulating film 20 are formed by a known semiconductor process (see FIG. 2E).
次いで、第１の電極（ソース・ベース共通電極）２１、第２の電極（コレクタ電極）２２を形成する。また、パッド電極２３を形成する（図２（ｆ）参照）。 Next, a first electrode (source / base common electrode) 21 and a second electrode (collector electrode) 22 are formed. Further, the pad electrode 23 is formed (see FIG. 2F).
第１の電極（ソース・ベース共通電極）２１は、例えば、ＮｉとＡｌで構成され、また、ＳｉＣ基板２の第２の主面（図２（ａ）〜（ｆ）中、下側の面）上における第２の電極（コレクタ電極）２２は、例えばＮｉで形成されている。これらの電極を形成した後、８５０℃の温度で１分間の急速加熱アニール（ＲＴＡ）をすることで、第１の電極（ソース・ベース共通電極）２１及び第２の電極（コレクタ電極）２２にて、低い接触抵抗が得られる。
なお、本実施形態において、ＳｉＣのｎ型不純物は、例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は、例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）等を適用することも可能である。
The first electrode (source / base common electrode) 21 is made of, for example, Ni and Al, and the second main surface of the SiC substrate 2 (the lower surface in FIGS. 2A to 2F). The second electrode (collector electrode) 22 is formed of, for example, Ni. After these electrodes are formed, rapid heating annealing (RTA) is performed at a temperature of 850 ° C. for 1 minute, whereby the first electrode (source / base common electrode) 21 and the second electrode (collector electrode) 22 are formed. Thus, a low contact resistance can be obtained.
In the present embodiment, the n-type impurity of SiC is preferably N (nitrogen) or P (phosphorus), but As (arsenic) or the like can also be applied. The p-type impurity is preferably, for example, Al (aluminum), but B (boron) or the like can also be applied.
以上の工程により、図１に示すＩＧＢＴ１が製造される。 Through the above steps, the IGBT 1 shown in FIG. 1 is manufactured.
（第２の実施形態）
次いで、本発明の第２の実施形態に係る半導体装置について説明する。図３は、本発明の第２の実施形態に係る半導体装置としてのｐ型ＩＧＢＴ１００の構成を示す断面図である。
このＩＧＢＴ１００は、第１と第２の主面を有するＳｉＣ基板１０２と、ＳｉＣ基板１０２の第１の主面上に配される第１導電型のＳｉＣバッファー層１０３と、ＳｉＣバッファー層１０３上に配される第１導電型のＳｉＣドリフト層１０４と、ＳｉＣドリフト層１０４の一部表面に形成される第２導電型のＳｉＣウェル領域１０５と、ＳｉＣウェル領域１０５の一部表面に形成される第１導電型のＳｉＣソース領域１０６と、ＳｉＣウェル領域１０５の一部表面に形成され、ＳｉＣウェル領域１０５よりも不純物濃度が高く、ＳｉＣソース領域１０６とＳｉＣウェル領域１０５との間に配される第２導電型の第２のＳｉＣ高濃度ウェル領域１０７と、第２のＳｉＣ高濃度ウェル領域１０７と電気的に接続されるように、ＳｉＣソース領域１０６、第２のＳｉＣ高濃度ウェル領域１０５及びＳｉＣウェル領域１０７に隣接して配される第２導電型のＳｉＣベース領域１０８と、ＳｉＣドリフト層１０４、ＳｉＣソース領域１０６、ＳｉＣウェル領域１０５及び第２のＳｉＣ高濃度ウェル領域１０７の表面上に配されるゲート絶縁膜１０９と、ゲート絶縁膜１０９上に配されるゲート電極１１０と、ゲート電極１１０を被覆する層間絶縁膜１２０と、ＳｉＣソース領域１０６及びＳｉＣベース領域１０８と電気的に接続される第１の電極１２１と、ＳｉＣ基板１０２の第２の主面上に配される第２の電極１２２と、層間絶縁膜１２０及び第１の電極１２１を被覆するように配されるパッド電極１２３で構成される。
(Second Embodiment)
Next, a semiconductor device according to the second embodiment of the present invention will be described. FIG. 3 is a cross-sectional view showing a configuration of a p-type IGBT 100 as a semiconductor device according to the second embodiment of the present invention.
The IGBT 100 includes a SiC substrate 102 having first and second main surfaces, a first conductivity type SiC buffer layer 103 disposed on the first main surface of the SiC substrate 102, and the SiC buffer layer 103. The first conductivity type SiC drift layer 104 disposed, the second conductivity type SiC well region 105 formed on a partial surface of the SiC drift layer 104, and the first conductivity type SiC drift region 104 formed on a partial surface of the SiC well region 105. The first conductivity type SiC source region 106 is formed on a part of the surface of the SiC well region 105, has an impurity concentration higher than that of the SiC well region 105, and is disposed between the SiC source region 106 and the SiC well region 105. The SiC source region 1 is electrically connected to the second conductivity type second SiC high concentration well region 107 and the second SiC high concentration well region 107. 6, the second conductivity type SiC base region 108 disposed adjacent to the second SiC high-concentration well region 105 and the SiC well region 107, the SiC drift layer 104, the SiC source region 106, the SiC well region 105, and the first A gate insulating film 109 disposed on the surface of the SiC high-concentration well region 107, a gate electrode 110 disposed on the gate insulating film 109, an interlayer insulating film 120 covering the gate electrode 110, and a SiC source region 106 and SiC base region 108, first electrode 121 electrically connected, second electrode 122 disposed on the second main surface of SiC substrate 102, interlayer insulating film 120 and first electrode The pad electrode 123 is arranged so as to cover 121.
本実施形態に係るＩＧＢＴ１００では、第１の高濃度ＳｉＣウェル領域５ａに代えて、側面が傾斜したマスクを用いたレトログレードでのイオン注入において、不純物をマスク材の傾斜側面を通してスルー注入することにより、不純物濃度を高濃度とした第２のＳｉＣ高濃度ウェル領域１０７を形成する点で第１の実施形態に係るＩＧＢＴ１と異なる。これ以外は、第１の実施形態に係るＩＧＢＴ１と同様であり、重複する説明を省略する。 In the IGBT 100 according to the present embodiment , instead of the first high-concentration SiC well region 5a, by retro-implanting impurities through the inclined side surface of the mask material in the retrograde ion implantation using the mask having the inclined side surface. This is different from the IGBT 1 according to the first embodiment in that the second SiC high concentration well region 107 having a high impurity concentration is formed. Except this, it is the same as that of the IGBT 1 according to the first embodiment, and a duplicate description is omitted.
このＳｉＣウェル領域１０５、ＳｉＣソース領域１０６及び第２のＳｉＣ高濃度ウェル領域１０７の形成方法について説明する。
先ず、フォトリソグラフィーとエッチングによるパターニングにより、ＳｉＯ２の第１のマスク材を形成する際、第１の実施形態のマスク材３２のように側面を垂直に形成する。この第１のマスク材をイオン注入マスクとして用いて、ｎ型不純物であるＮをＳｉＣドリフト層１０４に最大加速エネルギー４００ｋｅＶで表面濃度を１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３とするプロファイルとなるようにイオン注入し、ＳｉＣウェル領域１０５を形成する。
A method of forming the SiC well region 105, the SiC source region 106, and the second SiC high concentration well region 107 will be described.
First, when the first mask material of SiO 2 is formed by patterning by photolithography and etching, the side surfaces are formed vertically like the mask material 32 of the first embodiment. Using this first mask material as an ion implantation mask, n, which is an n-type impurity, is applied to the SiC drift layer 104 with a maximum acceleration energy of 400 keV and a surface concentration of 1 × 10 16 cm −3 to 1 × 10 17 cm −3 . The SiC well region 105 is formed by ion implantation so as to obtain a profile to be achieved.
次に、第１の実施形態と同様にＳｉＯ２の第２のマスク材をイオン注入マスクとしてＳｉＣソース領域１０６及び第２のＳｉＣ高濃度ウェル領域１０７を形成する。この第２のマスク材を形成する際、側面を第１の実施形態の第１のマスク材３１のように傾斜させて形成する。この第２のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをＳｉＣウェル領域１０５に最大加速エネルギー２００ｋｅＶ、総ドーズ量５×１０１５ｃｍ−２でボックスプロファイルとなるようにイオン注入し、ＳｉＣソース領域１０６を形成する。更に、そのまま第２のマスク材をイオン注入マスクとしてｎ型不純物であるＮを加速エネルギー４００ｋｅＶ、ドーズ量１×１０１４ｃｍ−２のレトログレードでイオン注入する。マスク材の側面が傾斜しているため、一部のイオンは、ＳｉＯ２を通したスルー注入となり、本来であれば、ＳｉＣドリフト層１０４の表面からの深さ０．５μｍ付近のみで濃度が最大１×１０１９ｃｍ−３になるところが、ＳｉＣウェル領域１０５とＳｉＣソース領域１０６の間の表面部分においても高濃度となった第２のＳｉＣ高濃度ウェル領域１０７を形成できる。即ち、側面が斜めに傾斜したマスク材を用いてＳｉＣソース領域１０６を形成後、同じマスク材を用いてより高いエネルギーにてレトログレードでイオン注入することにより、チャネル領域の一部に不純物を高濃度に含む第２のＳｉＣ高濃度ウェル領域を形成することができる。 Next, as in the first embodiment, the SiC source region 106 and the second SiC high-concentration well region 107 are formed using the SiO 2 second mask material as an ion implantation mask. When this second mask material is formed, the side surfaces are formed to be inclined like the first mask material 31 of the first embodiment. Using this second mask material as an ion implantation mask, Al, which is a p-type impurity, is ion-implanted into the SiC well region 105 so as to have a box profile with a maximum acceleration energy of 200 keV and a total dose of 5 × 10 15 cm −2. Then, the SiC source region 106 is formed. Further, using the second mask material as an ion implantation mask, N, which is an n-type impurity, is ion-implanted at a retrograde with an acceleration energy of 400 keV and a dose of 1 × 10 14 cm −2 . Since the side surface of the mask material is inclined, some of the ions are through-implanted through SiO 2. Originally, the concentration is maximum only at a depth of about 0.5 μm from the surface of the SiC drift layer 104. Where the density is 1 × 10 19 cm −3 , the second SiC high concentration well region 107 having a high concentration can be formed even in the surface portion between the SiC well region 105 and the SiC source region 106. That is, after forming the SiC source region 106 using a mask material whose side surfaces are inclined obliquely, ion implantation is performed at a higher energy with the same mask material at a higher grade, thereby increasing impurities in a part of the channel region. A second SiC high concentration well region included in the concentration can be formed.
なお、第２のＳｉＣ高濃度ウェル領域１０７は、総ドーズ量を多くしたボックスプロファイルで形成しても同様の形状を作製できるが、その場合、反転層が形成される領域の濃度も高くなり、しきい値電圧が高くなるため望ましくない。また、ｐ型のＳｉＣソース領域１０６と第１の電極１２１のコンタクト抵抗が高くなり易く、望ましくない。 The second SiC high-concentration well region 107 can be formed in the same shape even if it is formed with a box profile with an increased total dose, but in this case, the concentration of the region where the inversion layer is formed also increases. This is not desirable because the threshold voltage increases. Further, the contact resistance between the p-type SiC source region 106 and the first electrode 121 tends to be high, which is not desirable.
本実施形態に係るＩＧＢＴ１００においても、第１の実施形態に係るＩＧＢＴ１と同様に、図３におけるチャネル長Ｌｃｈ２が１．０μｍ以下と小さくなっても、オン電圧が上昇することなく、低オン抵抗で、高温にて安定した耐圧を実現することができる。 In the IGBT 100 according to the present embodiment, as with the IGBT 1 according to the first embodiment, even if the channel length Lch2 in FIG. Thus, a stable breakdown voltage can be realized at a high temperature.
（第３の実施形態）
次いで、本発明の第３の実施形態に係る半導体装置について説明する。
図４は、本発明の第３の実施形態に係る半導体装置としてのｐ型ＩＧＢＴ２００の構成を示す断面図である。
このＩＧＢＴ２００は、第１と第２の主面を有するＳｉＣ基板２０２と、ＳｉＣ基板２０２の第１の主面上に配されるＳｉＣバッファー層２０３と、ＳｉＣバッファー層２０３の表面上に配される第１導電型のＳｉＣドリフト層２０４と、ＳｉＣドリフト層２０４の一部表面に形成される第２導電型のＳｉＣウェル領域２０５と、ＳｉＣドリフト層２０４の一部表面に形成され、ＳｉＣウェル領域２０５よりも不純物濃度が高く、ＳｉＣウェル領域２０５とＳｉＣドリフト層２０４との間に配される第２導電型の第１のＳｉＣ高濃度ウェル領域２０５ａと、ＳｉＣウェル領域２０５の一部表面に形成される第１導電型のＳｉＣソース領域２０６と、ＳｉＣウェル領域２０５の一部表面に形成され、ＳｉＣウェル領域２０５よりも不純物濃度が高く、ＳｉＣソース領域２０６とＳｉＣウェル領域２０５との間に配される第２導電型の第２のＳｉＣ高濃度ウェル領域２０７と、第１のＳｉＣ高濃度ウェル領域２０５ａ及び第２のＳｉＣ高濃度ウェル領域２０７と電気的に接続されるように、ＳｉＣソース領域２０６、第１のＳｉＣ高濃度ウェル領域２０５ａ及び第２のＳｉＣ高濃度ウェル領域２０７に隣接して配される第２導電型のＳｉＣベース領域２０８と、ＳｉＣドリフト層２０４、ＳｉＣソース領域２０６、ＳｉＣウェル領域２０５、第１のＳｉＣ高濃度ウェル領域２０５ａ及び第２のＳｉＣ高濃度ウェル領域２０７の表面上に配されるゲート絶縁膜２０９と、ゲート絶縁膜２０９上に配されるゲート電極２１０と、ゲート電極２１０を被覆する層間絶縁膜２２０と、ＳｉＣソース領域２０６及びＳｉＣベース領域２０８と電気的に接続される第１の電極２２１と、ＳｉＣ基板２０２の第２の主面上に配される第２の電極２２２と、層間絶縁膜２２０及び第１の電極２２１を被覆するように配されるパッド電極２２３で構成される。
(Third embodiment)
Next, a semiconductor device according to the third embodiment of the present invention will be described.
FIG. 4 is a cross-sectional view showing a configuration of a p-type IGBT 200 as a semiconductor device according to the third embodiment of the present invention.
The IGBT 200 is disposed on the surface of the SiC substrate 202 having the first and second main surfaces, the SiC buffer layer 203 disposed on the first main surface of the SiC substrate 202, and the SiC buffer layer 203. A first conductivity type SiC drift layer 204, a second conductivity type SiC well region 205 formed on a partial surface of the SiC drift layer 204, and a partial surface of the SiC drift layer 204, and an SiC well region 205 The first conductivity high concentration well region 205a of the second conductivity type disposed between the SiC well region 205 and the SiC drift layer 204 and a partial surface of the SiC well region 205. The first conductivity type SiC source region 206 and the SiC well region 205 are partially formed on the surface, and the impurity concentration is higher than that of the SiC well region 205. The second conductivity type second SiC high concentration well region 207, the first SiC high concentration well region 205a and the second SiC high concentration are arranged between the SiC source region 206 and the SiC well region 205. The second conductivity type SiC disposed adjacent to the SiC source region 206, the first SiC high concentration well region 205 a, and the second SiC high concentration well region 207 so as to be electrically connected to the well region 207. Gate insulating film 209 disposed on the surface of base region 208, SiC drift layer 204, SiC source region 206, SiC well region 205, first SiC high concentration well region 205 a, and second SiC high concentration well region 207. A gate electrode 210 disposed on the gate insulating film 209, an interlayer insulating film 220 covering the gate electrode 210, a SiC saw First electrode 221 electrically connected to region 206 and SiC base region 208, second electrode 222 disposed on the second main surface of SiC substrate 202, interlayer insulating film 220, and first electrode The pad electrode 223 is arranged so as to cover the electrode 221.
本実施形態に係るＩＧＢＴ２００は、第１の実施形態に係るＩＧＢＴ１における第１のＳｉＣ高濃度ウェル領域５ａと、第２の実施形態に係るＩＧＢＴ１００における第２の高濃度ＳｉＣウェル領域１０７を、それぞれ側面が斜めにエッチングされたマスクを用いてレトログレードでイオン注入することにより、表面の一部を高濃度とした第１のＳｉＣ高濃度ウェル領域２０５ａ及び第２のＳｉＣ高濃度ウェル領域２０７として形成する点で第１の実施形態に係るＩＧＢＴ１及び第２の実施形態に係るＩＧＢＴ１００と異なり、それぞれの形成方法は、第１の実施形態に係るＩＧＢＴ１及び第２の実施形態に係るＩＧＢＴ１００における形成方法に準じる。これ以外は、第１の実施形態に係るＩＧＢＴ１及び第２の実施形態に係るＩＧＢＴ１００と同様であり、重複した説明を省略する。 The IGBT 200 according to the present embodiment has the side surfaces of the first SiC high concentration well region 5a in the IGBT 1 according to the first embodiment and the second high concentration SiC well region 107 in the IGBT 100 according to the second embodiment, respectively. The first SiC high concentration well region 205a and the second SiC high concentration well region 207 having a part of the surface having a high concentration are formed by performing ion implantation in a retrograde manner using an obliquely etched mask. Unlike the IGBT 1 according to the first embodiment and the IGBT 100 according to the second embodiment, the respective formation methods are the same as the IGBT 1 according to the first embodiment and the formation method in the IGBT 100 according to the second embodiment. . Except this, it is the same as the IGBT 1 according to the first embodiment and the IGBT 100 according to the second embodiment, and a duplicate description is omitted.
本実施形態に係るＩＧＢＴ２００においても、第１の実施形態に係るＩＧＢＴ１及び第２の実施形態に係るＩＧＢＴ１００と同様に、図４におけるチャネル長Ｌｃｈ３が１．０μｍ以下と小さくなっても、オン電圧が上昇することなく、低オン抵抗で、高温にて安定した耐圧を実現することができる。
なお、本実施形態に係るＩＧＢＴ２００では、第１の実施形態に係るＩＧＢＴ１及び第２の実施形態に係るＩＧＢＴ１００と同じ条件で製造すると、オン電圧が上がりやすくなるため、第１及び第２のマスク材のエッチング形成条件やイオン注入条件を適宜調整し、長さＬ１と長さＬ２の合計長さを、チャネル長Ｌｃｈ３の１０％から２０％とすることが好ましい。
Also in the IGBT 200 according to the present embodiment, the on-voltage is reduced even when the channel length Lch3 in FIG. 4 is as small as 1.0 μm or less, similarly to the IGBT 1 according to the first embodiment and the IGBT 100 according to the second embodiment. A stable breakdown voltage can be realized at a high temperature with a low on-resistance without increasing.
In the IGBT 200 according to the present embodiment, the on-voltage is likely to increase when manufactured under the same conditions as the IGBT 1 according to the first embodiment and the IGBT 100 according to the second embodiment. It is preferable to appropriately adjust the etching formation conditions and the ion implantation conditions in order to set the total length of the length L 1 and the length L 2 to 10% to 20% of the channel length L ch3 .
以上、具体例を参照しつつ、本発明に係る前記各実施形態について説明したが、これらは、本発明の実施形態を例示したものであり、本発明の技術的思想を限定するものではない。また、前記各実施形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。 As mentioned above, although each said embodiment which concerns on this invention was described referring a specific example, these illustrate embodiment of this invention and do not limit the technical idea of this invention. In the description of each of the embodiments, the description of the semiconductor device, the method for manufacturing the semiconductor device, etc., which is not directly necessary for the description of the present invention is omitted, but the required semiconductor device and semiconductor device are omitted. The elements related to the manufacturing method can be selected and used as appropriate.
例えば、前記各実施形態において、ｎ型不純物としてＮを不純物濃度１×１０１８ｃｍ―３程度含み、厚み８μｍ程度のｎ型ＳｉＣバッファー層をＳｉＣ基板（例えば、図１中のＳｉＣ基板２）とＳｉＣバッファー層（例えば、図１中のＳｉＣバッファー層３）の間に成長させてもよい。この層により、ＳｉＣ特有の順方向特性劣化につながる基底面転移（ＢＰＤ）を、特性劣化に影響のない貫通刃状転移（ＴＥＤ）に転換することができる。 For example, in each of the embodiments described above, an n-type SiC buffer layer that includes N as an n-type impurity at an impurity concentration of about 1 × 10 18 cm −3 and a thickness of about 8 μm is used as an SiC substrate (for example, the SiC substrate 2 in FIG. 1). You may make it grow between SiC buffer layers (for example, SiC buffer layer 3 in FIG. 1). By this layer, the basal plane transition (BPD) that leads to the forward characteristic deterioration characteristic of SiC can be converted into a through-edge transition (TED) that does not affect the characteristic deterioration.
また、前記各実施形態において、ゲート絶縁膜直下のＳｉＣドリフト層（例えば、図１中のＳｉＣドリフト層４）の表面部分のＪＦＥＴ領域の抵抗を低減するため、及び裏面からの少数キャリアとなる電子を蓄積するためのキャリア蓄積層（ＣＳＬ層）をＳｉＣドリフト層（例えば、図１中のＳｉＣドリフト層４）上に不純物としてのＡｌを１×１０１６ｃｍ−３の濃度で厚み２μｍ程度のエピタキシャル成長層として形成させた半導体装置を作製してもよい。 In each of the embodiments described above, in order to reduce the resistance of the JFET region in the surface portion of the SiC drift layer (for example, the SiC drift layer 4 in FIG. 1) immediately below the gate insulating film, and electrons that become minority carriers from the back surface A carrier accumulation layer (CSL layer) for accumulating Al is epitaxially grown on a SiC drift layer (for example, SiC drift layer 4 in FIG. 1) as an impurity with a concentration of 1 × 10 16 cm −3 and a thickness of about 2 μm. A semiconductor device formed as a layer may be manufactured.
また、前記実施形態においては、ホール（正孔）をキャリアとするｐ型のＳｉＣ−ＩＧＢＴについて説明したが、本発明は、同じくホールをキャリアとするｐ型のＳｉＣ−ＤＩＭＯＳＦＥＴにも可能であり、また、電子をキャリアとするｎ型のＳｉＣ−ＤＩＭＯＳＦＥＴ、ｎ型ＳｉＣ−ＩＧＢＴにも適用可能である。
即ち、ｐ型のＳｉＣ−ＤＩＭＯＳＦＥＴの場合、ｐ型ＳｉＣ基板を用い、ＳｉＣの各ＳｉＣ層や各ＳｉＣ領域を、前記各実施形態における導電性と同じ導電性を持つように形成すればよい。また、ｎ型のＳｉＣ−ＤＩＭＯＳＦＥＴの場合、ｎ型ＳｉＣ基板を用い、ｎ型ＩＧＢＴの場合、薄層化したｐ型ＳｉＣ基板を用いたうえで、ＳｉＣの各ＳｉＣ層や各ＳｉＣ領域を、前記各実施形態における導電性と反対の導電性を持つように形成すればよい。
Moreover, in the said embodiment, although p-type SiC-IGBT which uses a hole (hole) as a carrier was demonstrated, this invention is also possible for p-type SiC-DIMOSFET which uses a hole as a carrier, The present invention is also applicable to n-type SiC-DIMOSFETs and n-type SiC-IGBTs that use electrons as carriers.
That is, in the case of a p-type SiC-DIMOSFET, a p-type SiC substrate is used, and each SiC layer and each SiC region of SiC may be formed to have the same conductivity as that in each of the embodiments. In the case of an n-type SiC-DIMOSFET, an n-type SiC substrate is used. In the case of an n-type IGBT, a thinned p-type SiC substrate is used, and then each SiC layer of SiC or each SiC region is What is necessary is just to form so that it may have the electroconductivity opposite to the electroconductivity in each embodiment.
１，１００，２００，３００ ＩＧＢＴ
２，１０２，２０２，３０２ ＳｉＣ基板（ｎ＋炭化珪素基板）
３，１０３，２０３，３０３ ＳｉＣバッファー層（ｐ＋層）
４，１０４，２０４，３０４ ＳｉＣドリフト層（ｐ−層）
５，１０５，２０５，３０５ ＳｉＣウェル領域（ｎ−領域）
５ａ，２０５ａ 第１のＳｉＣ高濃度ウェル領域（ｎ＋領域）
６，１０６，２０６，３０６ ＳｉＣソース領域（ｐ＋領域）
８，１０８，２０８，３０８ ＳｉＣベース領域（ｎ＋領域）
９，１０９，２０９，３０９ ゲート絶縁膜
１０，１１０，２１０，３１０ ゲート電極
２０，１２０，２２０，３２０ 層間絶縁膜
２１，１２１，２２１，３２１ 第１の電極（ソース・ベース共通電極）
２２，１２２，２２２，３２２ 第２の電極（コレクタ電極）
２３，１２３，２２３，３２３ パッド電極
３１ 第１のマスク材
３２ 第２のマスク材
３３ 第３のマスク材
１０７，２０７ 第２のＳｉＣ高濃度ウェル領域（ｎ＋領域）
Ｌｃｈ１，Ｌｃｈ２，Ｌｃｈ３ チャネル長
Ｌ１，Ｌ２ 長さ
θ マスク材の傾斜角度
1,100,200,300 IGBT
2,102,202,302 SiC substrate (n + silicon carbide substrate)
3, 103, 203, 303 SiC buffer layer (p + layer)
4,104,204,304 SiC drift layer (p - layer)
5, 105, 205, 305 SiC well region (n − region)
5a, 205a First SiC high concentration well region (n + region)
6, 106, 206, 306 SiC source region (p + region)
8, 108, 208, 308 SiC base region (n + region)
9, 109, 209, 309 Gate insulating film 10, 110, 210, 310 Gate electrode 20, 120, 220, 320 Interlayer insulating film 21, 121, 221, 321 First electrode (source / base common electrode)
22, 122, 222, 322 Second electrode (collector electrode)
23, 123, 223, 323 Pad electrode 31 First mask material 32 Second mask material 33 Third mask material 107, 207 Second SiC high concentration well region (n + region)
L ch1 , L ch2 , L ch3 Channel length L 1 , L 2 length θ Angle of inclination of mask material
Claims (6)
前記ＳｉＣ基板の前記第１の主面上に配される第１導電型のＳｉＣドリフト層と、 A first conductivity type SiC drift layer disposed on the first main surface of the SiC substrate;
前記ＳｉＣドリフト層の一部表面に形成される第２導電型のＳｉＣウェル領域と、 A SiC well region of a second conductivity type formed on a partial surface of the SiC drift layer;
前記ＳｉＣドリフト層の一部表面に形成され、前記ＳｉＣウェル領域よりも不純物濃度が高く、前記ＳｉＣウェル領域と前記ＳｉＣドリフト層との間に配される第２導電型の第１のＳｉＣ高濃度ウェル領域と、 The first conductivity type first SiC high concentration formed on a partial surface of the SiC drift layer and having a higher impurity concentration than the SiC well region and disposed between the SiC well region and the SiC drift layer A well region;
前記ＳｉＣウェル領域の一部表面に形成される第１導電型のＳｉＣソース領域と、 A first conductivity type SiC source region formed on a partial surface of the SiC well region;
前記ＳｉＣウェル領域の一部表面に形成され、前記ＳｉＣウェル領域よりも不純物濃度が高く、前記ＳｉＣソース領域と前記ＳｉＣウェル領域との間に配される第２導電型の第２のＳｉＣ高濃度ウェル領域と、 Second conductivity type second SiC high concentration formed on a partial surface of the SiC well region, having an impurity concentration higher than that of the SiC well region and disposed between the SiC source region and the SiC well region A well region;
前記第１のＳｉＣ高濃度ウェル領域及び前記第２のＳｉＣ高濃度ウェル領域と電気的に接続されるように、前記ＳｉＣソース領域、前記第１のＳｉＣ高濃度ウェル領域及び前記第２のＳｉＣ高濃度ウェル領域に隣接して配される第２導電型のＳｉＣベース領域と、 The SiC source region, the first SiC high concentration well region, and the second SiC high so as to be electrically connected to the first SiC high concentration well region and the second SiC high concentration well region. A second conductivity type SiC base region disposed adjacent to the concentration well region;
前記ＳｉＣドリフト層、前記ＳｉＣソース領域、前記ＳｉＣウェル領域、前記第１のＳｉＣ高濃度ウェル領域及び前記第２のＳｉＣ高濃度ウェル領域の表面上に配されるゲート絶縁膜と、 A gate insulating film disposed on the surfaces of the SiC drift layer, the SiC source region, the SiC well region, the first SiC high-concentration well region, and the second SiC high-concentration well region;
前記ゲート絶縁膜上に配されるゲート電極と、 A gate electrode disposed on the gate insulating film;
前記ゲート電極を被覆する層間絶縁膜と、 An interlayer insulating film covering the gate electrode;
前記ＳｉＣソース領域及び前記ＳｉＣベース領域と電気的に接続される第１の電極と、 A first electrode electrically connected to the SiC source region and the SiC base region;
前記ＳｉＣ基板の前記第２の主面上に配される第２の電極と、 A second electrode disposed on the second main surface of the SiC substrate;
を有することを特徴とする半導体装置。 A semiconductor device comprising:
前記ＳｉＣウェル領域の一部表面に形成される第１導電型のＳｉＣソース領域と、前記ＳｉＣウェル領域の一部表面に形成され、前記ＳｉＣウェル領域よりも不純物濃度が高く、前記ＳｉＣソース領域と前記ＳｉＣウェル領域との間に配される第２導電型の第２のＳｉＣ高濃度ウェル領域と、前記第２のＳｉＣ高濃度ウェル領域と電気的に接続されるように、前記ＳｉＣソース領域、前記第２のＳｉＣ高濃度ウェル領域及び前記ＳｉＣウェル領域に隣接して配される第２導電型のＳｉＣベース領域と、前記ＳｉＣドリフト層、前記ＳｉＣソース領域、前記ＳｉＣウェル領域及び前記第２のＳｉＣ高濃度ウェル領域の表面上に配されるゲート絶縁膜と、前記ゲート絶縁膜上に配されるゲート電極と、前記ゲート電極を被覆する層間絶縁膜と、前記ＳｉＣソース領域及び前記ＳｉＣベース領域と電気的に接続される第１の電極と、前記ＳｉＣ基板の前記第２の主面上に配される第２の電極と、を有する半導体装置の製造方法であって、第２のＳｉＣ高濃度ウェル領域をイオン注入方向に対して側面が斜めに傾斜した形状のマスク材を用いたイオン注入法によりレトログレードで形成することを特徴とする半導体装置の製造方法。 A first conductivity type SiC source region formed on a partial surface of the SiC well region; and formed on a partial surface of the SiC well region; having an impurity concentration higher than that of the SiC well region; A second conductivity type second SiC high concentration well region disposed between the SiC well region and the SiC source region so as to be electrically connected to the second SiC high concentration well region; The second SiC high-concentration well region, the second conductivity type SiC base region disposed adjacent to the SiC well region, the SiC drift layer, the SiC source region, the SiC well region, and the second A gate insulating film disposed on the surface of the SiC high concentration well region; a gate electrode disposed on the gate insulating film; an interlayer insulating film covering the gate electrode; A method of manufacturing a semiconductor device, comprising: a first electrode electrically connected to a SiC source region and the SiC base region; and a second electrode disposed on the second main surface of the SiC substrate. A method of manufacturing a semiconductor device, wherein the second SiC high-concentration well region is formed in a retrograde manner by an ion implantation method using a mask material whose side surface is inclined obliquely with respect to the ion implantation direction. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013042974A JP6250938B2 (en) | 2013-03-05 | 2013-03-05 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013042974A JP6250938B2 (en) | 2013-03-05 | 2013-03-05 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014170886A JP2014170886A (en) | 2014-09-18 |
| JP6250938B2 true JP6250938B2 (en) | 2017-12-20 |
Family
ID=51693052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013042974A Active JP6250938B2 (en) | 2013-03-05 | 2013-03-05 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6250938B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016054181A (en) * | 2014-09-03 | 2016-04-14 | トヨタ自動車株式会社 | Insulated gate switching element |
| WO2016084141A1 (en) * | 2014-11-26 | 2016-06-02 | 株式会社日立製作所 | Semiconductor switching element and silicon carbide semiconductor device manufacturing method |
| JP6592119B2 (en) * | 2018-01-25 | 2019-10-16 | 株式会社日立製作所 | Semiconductor switching element and method for manufacturing silicon carbide semiconductor device |
| JP7404710B2 (en) | 2019-08-22 | 2023-12-26 | 富士電機株式会社 | Nitride semiconductor device and method for manufacturing nitride semiconductor device |
| JP7421455B2 (en) | 2020-09-18 | 2024-01-24 | 株式会社東芝 | semiconductor equipment |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260659A (en) * | 1996-03-26 | 1997-10-03 | Hitachi Ltd | Semiconductor element and manufacture thereof |
| JPH10125906A (en) * | 1996-10-18 | 1998-05-15 | Rohm Co Ltd | Semiconductor device and manufacture thereof |
| CN1906767B (en) * | 2004-02-27 | 2012-06-13 | 罗姆股份有限公司 | Semiconductor device and method for manufacturing same |
| JP2006237511A (en) * | 2005-02-28 | 2006-09-07 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP5119806B2 (en) * | 2007-08-27 | 2013-01-16 | 三菱電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
| JP2013182905A (en) * | 2012-02-29 | 2013-09-12 | Toshiba Corp | Semiconductor device |
-
2013
- 2013-03-05 JP JP2013042974A patent/JP6250938B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014170886A (en) | 2014-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6759563B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| US8354715B2 (en) | Semiconductor device and method of fabricating the same | |
| JP5002693B2 (en) | Semiconductor device | |
| JP4786621B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6855700B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP6287469B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| WO2013001677A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2016015482A (en) | Semiconductor device | |
| US20150311076A1 (en) | Silicon carbide semiconductor device and method of manufacturing same | |
| JP6802454B2 (en) | Semiconductor devices and their manufacturing methods | |
| US9748343B2 (en) | Semiconductor device | |
| JP2012164707A (en) | Semiconductor device, and method of manufacturing the same | |
| JP6705155B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2012243966A (en) | Semiconductor device | |
| JP6250938B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2015015926A1 (en) | Silicon-carbide semiconductor device and manufacturing method therefor | |
| CN103296089A (en) | Semiconductor device and method for manufacturing the same | |
| JP5802492B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4948784B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2017051616A1 (en) | Silicon carbide semiconductor device and method for producing same | |
| JP6862782B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP5684304B2 (en) | Silicon carbide semiconductor device | |
| JP7290160B2 (en) | semiconductor equipment | |
| JP5059989B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2017092364A (en) | Semiconductor device and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20170629 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171018 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171121 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6250938 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |