JP6245041B2 - 情報処理装置及びフラッシュメモリの制御方法 - Google Patents
情報処理装置及びフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP6245041B2 JP6245041B2 JP2014075950A JP2014075950A JP6245041B2 JP 6245041 B2 JP6245041 B2 JP 6245041B2 JP 2014075950 A JP2014075950 A JP 2014075950A JP 2014075950 A JP2014075950 A JP 2014075950A JP 6245041 B2 JP6245041 B2 JP 6245041B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- amount
- processing apparatus
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
11 CPU
12 メインメモリ
13 フラッシュメモリコントローラ
20 フラッシュメモリ
21 NANDコントローラ
22 RAW NAND
Claims (12)
- 複数のメモリブロックで構成され、各々の前記メモリブロックへのデータの書き込みがウェアレベリングによって制御されるフラッシュメモリを使用する情報処理装置において、
前記フラッシュメモリを制御する制御部は、
予め定めた所定期間内に前記フラッシュメモリに書き込まれる書き込みデータ量を取得する第1の機能と、
前記書き込みデータ量が予め定めた所定量以上となるように、前記フラッシュメモリへのデータの書き込み時のデータ転送サイズを調整する第2の機能と、を備える、
ことを特徴とする情報処理装置。 - 前記制御部は、前記フラッシュメモリの外部バスのデータ量に対する内部バスのデータ量の比率を示すW/A(Write Amplification)係数と前記データ転送サイズとの相関に基づいて、前記所定期間内の前記書き込みデータ量が前記所定量以上となるように、前記データ転送サイズを調整する、
ことを特徴とする請求項1に記載の情報処理装置。 - 前記所定期間は、前記フラッシュメモリの各々の前記メモリブロックのデータ保持期間を特定期間以上とするためのデータ書き込み間隔であり、
前記所定量は、前記ウェアレベリングにより、前記フラッシュメモリ内部の全てのデータが少なくとも1回以上更新されるために必要となるデータ書き込み量であり、
前記制御部は、前記データ転送サイズを調整することにより、前記所定期間内に、前記フラッシュメモリ内の全てのデータに対して少なくとも1回以上の更新を発生させ、リフレッシュ制御を不要とする、
ことを特徴とする請求項1又は2に記載の情報処理装置。 - 前記特定期間は、前記情報処理装置の寿命である、
ことを特徴とする請求項3に記載の情報処理装置。 - 前記制御部は、前記所定期間の前記情報処理装置の使用頻度と、前記情報処理装置の1回の使用につき前記フラッシュメモリに書き込まれるデータ量と、に基づいて、前記所定期間内の前記書き込みデータ量を予測する、
ことを特徴とする請求項1乃至4のいずれか一に記載の情報処理装置。 - 前記制御部は、前記予測した書き込みデータ量と、当該予測した書き込みデータ量に基づいて調整した前記データ転送サイズで前記所定期間に前記フラッシュメモリに実際に書き込まれたデータ量と、を比較し、前記実際に書き込まれたデータ量が前記予測した書き込みデータ量未満の場合は、前記データ転送サイズを調整する、
ことを特徴とする請求項5に記載の情報処理装置。 - 複数のメモリブロックで構成され、各々の前記メモリブロックへのデータの書き込みがウェアレベリングによって制御されるフラッシュメモリを使用する情報処理装置における前記フラッシュメモリの制御方法であって、
前記フラッシュメモリを制御する制御部は、
予め定めた所定期間内に前記フラッシュメモリに書き込まれる書き込みデータ量を取得する第1の処理と、
前記書き込みデータ量が予め定めた所定量以上となるように、前記フラッシュメモリへのデータの書き込み時のデータ転送サイズを調整する第2の処理と、を実行する、
ことを特徴とするフラッシュメモリの制御方法。 - 前記第2の処理では、前記フラッシュメモリの外部バスのデータ量に対する内部バスのデータ量の比率を示すW/A(Write Amplification)係数と前記データ転送サイズとの相関に基づいて、前記所定期間内の前記書き込みデータ量が前記所定量以上となるように、前記データ転送サイズを調整する、
ことを特徴とする請求項7に記載のフラッシュメモリの制御方法。 - 前記所定期間は、前記フラッシュメモリの各々の前記メモリブロックのデータ保持期間を特定期間以上とするためのデータ書き込み間隔であり、
前記所定量は、前記ウェアレベリングにより、前記フラッシュメモリ内部の全てのデータが少なくとも1回以上更新されるために必要となるデータ書き込み量であり、
前記第2の処理で、前記データ転送サイズを調整することにより、前記所定期間内に、前記フラッシュメモリ内の全てのデータに対して少なくとも1回以上の更新を発生させ、リフレッシュ制御を不要とする、
ことを特徴とする請求項7又は8に記載のフラッシュメモリの制御方法。 - 前記特定期間は、前記情報処理装置の寿命である、
ことを特徴とする請求項9に記載のフラッシュメモリの制御方法。 - 前記第1の処理では、前記所定期間の前記情報処理装置の使用頻度と、前記情報処理装置の1回の使用につき前記フラッシュメモリに書き込まれるデータ量と、に基づいて、前記所定期間内の前記書き込みデータ量を予測する、
ことを特徴とする請求項7乃至10のいずれか一に記載のフラッシュメモリの制御方法。 - 前記第2の処理では、前記予測した書き込みデータ量と、当該予測した書き込みデータ量に基づいて調整した前記データ転送サイズで前記所定期間に前記フラッシュメモリに実際に書き込まれたデータ量と、を比較し、前記実際に書き込まれたデータ量が前記予測した書き込みデータ量未満の場合は、前記データ転送サイズを調整する、
ことを特徴とする請求項11に記載のフラッシュメモリの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014075950A JP6245041B2 (ja) | 2014-04-02 | 2014-04-02 | 情報処理装置及びフラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014075950A JP6245041B2 (ja) | 2014-04-02 | 2014-04-02 | 情報処理装置及びフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015197832A JP2015197832A (ja) | 2015-11-09 |
JP6245041B2 true JP6245041B2 (ja) | 2017-12-13 |
Family
ID=54547461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014075950A Active JP6245041B2 (ja) | 2014-04-02 | 2014-04-02 | 情報処理装置及びフラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6245041B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7102166B2 (ja) | 2018-02-23 | 2022-07-19 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
JP7233867B2 (ja) | 2018-07-20 | 2023-03-07 | キヤノン株式会社 | 情報処理装置、情報処理方法及びプログラム |
JP7313840B2 (ja) * | 2018-10-25 | 2023-07-25 | キヤノン株式会社 | 情報処理装置および情報処理装置の制御方法、ならびにプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5343817B2 (ja) * | 2009-11-11 | 2013-11-13 | トヨタ自動車株式会社 | 記憶装置 |
WO2011061724A1 (en) * | 2009-11-23 | 2011-05-26 | Amir Ban | Memory controller and methods for enhancing write performance of a flash device |
IN2014DN05977A (ja) * | 2012-02-08 | 2015-06-26 | Hitachi Ltd |
-
2014
- 2014-04-02 JP JP2014075950A patent/JP6245041B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015197832A (ja) | 2015-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5979512B2 (ja) | 画像形成装置及びフラッシュメモリの制御方法 | |
US8301830B2 (en) | Wear leveling technique for storage devices | |
JP6697410B2 (ja) | メモリシステムおよび制御方法 | |
JP2008152464A (ja) | 記憶装置 | |
KR20080025992A (ko) | 플래시 메모리 장치 및 그것의 리프레쉬 방법 | |
US10775865B2 (en) | Memory system including a nonvolatile memory and a volatile memory, and method | |
JP5867464B2 (ja) | 情報処理装置及びリフレッシュ制御プログラム並びにリフレッシュ制御方法 | |
JP6245041B2 (ja) | 情報処理装置及びフラッシュメモリの制御方法 | |
CN105304127B (zh) | 图像形成装置以及闪速存储器的控制方法 | |
US9898211B2 (en) | Nonvolatile memory control device, nonvolatile memory control method and computer readable storage medium | |
TWI680459B (zh) | 儲存裝置以及資料保存方法 | |
TWI680460B (zh) | 儲存裝置以及資料保存方法 | |
CN112599177A (zh) | 一种阈值电压的管理方法、读取闪存数据的方法 | |
JP6405736B2 (ja) | 画像処理装置及び書き込み制御プログラム並びに書き込み制御方法 | |
US11016705B2 (en) | Electronic apparatus and method of managing read levels of flash memory | |
JP2008276832A (ja) | 半導体記憶装置およびその駆動方法 | |
JP6308433B2 (ja) | 画像形成装置及び制御方法並びに制御プログラム | |
CN111667870A (zh) | 存储系统 | |
JP5858081B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
CN113467713A (zh) | 数据分离方法及固态硬盘 | |
JP2018063624A (ja) | メモリーシステム及び画像形成装置 | |
KR100764748B1 (ko) | 향상된 리프레쉬 기능을 갖는 플래시 메모리 장치 | |
KR101512199B1 (ko) | 불휘발성 메모리 소자의 동작 방법 | |
US10437488B2 (en) | Electronic device and non-transitory computer readable storage medium | |
JP6329185B2 (ja) | メモリ制御回路、メモリ制御システム、メモリ制御方法、及び、メモリ制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6245041 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |