JP6236858B2 - 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム - Google Patents

集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム Download PDF

Info

Publication number
JP6236858B2
JP6236858B2 JP2013098489A JP2013098489A JP6236858B2 JP 6236858 B2 JP6236858 B2 JP 6236858B2 JP 2013098489 A JP2013098489 A JP 2013098489A JP 2013098489 A JP2013098489 A JP 2013098489A JP 6236858 B2 JP6236858 B2 JP 6236858B2
Authority
JP
Japan
Prior art keywords
connection
wiring
wiring data
connection portions
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013098489A
Other languages
English (en)
Other versions
JP2014220374A (ja
Inventor
今　純一
純一 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013098489A priority Critical patent/JP6236858B2/ja
Publication of JP2014220374A publication Critical patent/JP2014220374A/ja
Application granted granted Critical
Publication of JP6236858B2 publication Critical patent/JP6236858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Description

本発明は、集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラムに関する。
近年の携帯情報端末等にみられる電子機器のデジタル化の進展に伴い、半導体チップはさらなる多機能化、高性能化が必要である。
これらを満たすために、半導体チップの作成技術において素子や配線の寸法をより微細化することが行なわれている一方で、実装技術において高集積化を図ることが行なわれている。例えば、複数のベアチップを一つのパッケージ内に収容したＭＣＭ（マルチチップモジュール）やＭＣＰ（マルチチップパッケージ）などがある。
その一例として、例えば半導体チップ、配線基板、機能素子などの複数の部品を、樹脂を介して支持し、これらを接続する配線を形成して、複数の部品を集積化する技術がある。
特開２００１−３３２６７７号公報 特開２００５−２９４６１９号公報 特開２００９−１７０６５７号公報
しかしながら、上述の集積化技術を用いる場合、例えば各部品を配置する際の機械的位置精度や各部品と樹脂との熱膨張係数の差などによって、樹脂を介して支持される各部品に位置ずれが生じてしまう場合がある。
特に、位置ずれが生じて、一の部品に配線によって接続される他の部品が、一の部品に対して傾いてしまうと、一の部品と他の部品とを接続する複数の配線の間隔が狭くなり、配線間容量が増大してしまい、特性が低下してしまう。
そこで、位置ずれが生じて、一の部品に配線によって接続される他の部品が、一の部品に対して傾いてしまった場合であっても、一の部品と他の部品とを接続する複数の配線の間隔が狭くならないようにして、配線間容量の増大を防ぎ、特性が低下しないようにしたい。
本集積装置の製造方法は、第１部品と第２部品とを樹脂を介して支持し、第１部品の複数の第１接続部分と第２部品の複数の第２接続部分とを接続する複数の接続配線として直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成し、複数の接続配線として、長さが互いに等しい複数の接続配線を形成することを要件とする。
本集積装置は、樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品と、複数の第１接続部分と複数の第２接続部分とを接続する複数の接続配線とを備え、複数の接続配線は、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含み、複数の接続配線は、長さが互いに等しいことを要件とする。
本配線データ生成装置は、樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の複数の第１接続部分及び複数の第２接続部分の位置情報を取得する取得部と、取得部で取得された複数の第１接続部分及び複数の第２接続部分の位置情報に基づいて、複数の第１接続部分と複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する配線データ生成部とを備えることを要件とする。
本配線データ生成方法は、コンピュータが、樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の複数の第１接続部分及び複数の第２接続部分の位置情報を取得し、取得された複数の第１接続部分及び複数の第２接続部分の位置情報に基づいて、複数の第１接続部分と複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行することを要件とする。
本配線データ生成プログラムは、コンピュータに、樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の複数の第１接続部分及び複数の第２接続部分の位置情報を取得し、取得された複数の第１接続部分及び複数の第２接続部分の位置情報に基づいて、複数の第１接続部分と複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行させることを要件とする。
したがって、本配線データ生成装置、配線データ生成方法、配線データ生成プログラム並びに集積装置及びその製造方法によれば、位置ずれが生じて、一の部品に配線によって接続される他の部品が、一の部品に対して傾いてしまった場合であっても、一の部品と他の部品とを接続する複数の配線の間隔が狭くならないようにして、配線間容量の増大を防ぎ、特性が低下しないようにすることができるという利点がある。
本実施形態にかかる集積装置（集積チップ）及びその製造方法並びに配線データ生成方法を説明するための模式的平面図である。 本実施形態にかかる配線データ生成装置において用いられる設計データとしての配線データ（予め用意される配線データ）を説明するための模式的平面図である。 （Ａ）〜（Ｅ）は、本実施形態にかかる集積装置の製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｇ）は、本実施形態にかかる集積装置の製造方法を説明するための模式的断面図である。 本実施形態にかかる集積装置の製造方法を説明するための模式的平面図である。 本実施形態にかかる集積装置（集積ウェハ）の構成を示す模式的平面図である。 （Ａ）〜（Ｆ）は、本実施形態の変形例にかかる集積装置の製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｇ）は、本実施形態の変形例にかかる集積装置の製造方法を説明するための模式的断面図である。 （Ａ）〜（Ｃ）は、本実施形態の変形例にかかる集積装置の製造方法を説明するための模式的断面図である。 本実施形態にかかる配線データ生成装置のハードウェア構成を示す図である。 本実施形態にかかる配線データ生成装置の機能構成を示すブロック図である。 本実施形態にかかる配線データ生成装置における処理（配線データ生成方法）を説明するためのフローチャートである。 本実施形態の変形例にかかる集積装置（集積チップ）及びその製造方法並びに配線データ生成方法を説明するための模式的平面図である。
以下、図面により、本発明の実施の形態にかかる集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラムについて、図１〜図１３を参照しながら説明する。
本実施形態にかかる集積装置の製造方法は、例えば半導体チップ、配線基板、機能素子などの複数の部品を、樹脂を介して支持し、これらを接続する配線を形成し、複数の部品を集積化した集積装置を製造する方法である。このような集積装置の製造方法としては、例えば、異種デバイスを樹脂によって支持することでウェハを再構築し、ウェハプロセスによって再配線層を形成する擬似ＳｏＣ（System on Chip）技術を適用したものがある。この擬似ＳｏＣ技術は、異種デバイスの混載が困難であったＳｏＣと微細配線形成による高集積化が困難であったＳｉＰ（System in Package）のそれぞれの課題を解決する新たな集積化手法である。
ここで、半導体チップは、例えばＬＳＩ（Large Scale Integration）チップやベアチップなどである。また、配線基板は、例えばインターポーザなどである。また、機能素子は、チップ部品であり、例えばコンデンサなどである。なお、集積装置は、複数の部品を集積化したものであれば良く、ここでは、集積チップだけでなく、集積チップとして切り出す前の集積ウェハも含まれるものとする。また、半導体チップを半導体素子又は半導体デバイスともいう。また、集積装置を半導体装置又は半導体集積装置ともいう。また、部品を電子部品ともいう。また、集積ウェハを半導体装置形成用基板ともいう。また、集積チップを半導体装置ともいう。
ここでは、複数の部品として第１半導体チップ（第１部品）と第２半導体チップ（第２部品）を集積化した集積装置の製造方法を例に挙げて説明する。
まず、図３（Ａ）〜図３（Ｅ）に示すように、第１半導体チップ１０と第２半導体チップ２０とを樹脂３０を介して支持する。
次に、図４（Ａ）〜図４（Ｇ）に示すように、第１半導体チップ１０の複数の第１接続部分１１と第２半導体チップ２０の複数の第２接続部分２１とを接続する複数の接続配線４０として直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成する。
ここで、図１に示すように、第１半導体チップ１０は、複数の第１電極１２と、複数の第１電極１２から一の側面（第１側面）まで延びる複数の第１引き出し配線４１とを備える。そして、複数の第１引き出し配線４１の端部は、第１半導体チップ１０の一の側面（図１中、右側の側面）に沿って等間隔で並ぶように配置されており、これらの端部が第２半導体チップ２０との接続部分として用いられる。このため、第１接続部分１１は、第１引き出し配線４１の端部であり、これを第１接続パッド又は第１接続端子ともいう。同様に、第２半導体チップ２０は、複数の第２電極２２と、複数の第２電極２２から一の側面（第２側面）まで延びる複数の第２引き出し配線４２とを備える。そして、複数の第２引き出し配線４２の端部は、第２半導体チップ２０の一の側面（図１中、左側の側面）に沿って等間隔で並ぶように配置されており、これらの端部が第１半導体チップ１０との接続部分として用いられる。このため、第２接続部分２１は、第２引き出し配線４２の端部であり、これを第２接続パッド又は第２接続端子ともいう。
ここでは、複数の第１接続部分１１と複数の第２接続部分２１とを接続する複数の接続配線４０の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する（配線データ生成工程）。そして、この接続配線データを含む配線データに基づいて配線４３を形成する。これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線相互間の間隔が狭くならないようにすることができ、配線間容量の増大を防ぎ、特性が低下しないようにすることが可能となる。
特に、接続配線データとして、複数の接続配線４０の長さが互いに等しくなる接続配線データを生成することによって、複数の接続配線４０の長さを互いに等しくするのが好ましい。これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線４０の長さを互いに等しくすることができ、各接続配線４０の抵抗を均一にし、特性が低下しないようにすることが可能となる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。
このようにして、第１半導体チップ１０と第２半導体チップ２０とを備え、第１半導体チップ１０と第２半導体チップ２０とが配線（再配線）４３によって接続された集積装置５０を製造する。
この場合、集積装置５０は、樹脂３０を介して支持された、複数の第１接続部分１１を有する第１半導体チップ（第１部品）１０及び複数の第２接続部分２１を有する第２半導体チップ（第２部品）２０と、複数の第１接続部分１１と複数の第２接続部分２１とを接続する複数の接続配線４０とを備え、複数の接続配線４０は、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含むものとなる。
これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線相互間の間隔が狭くならないようにすることができ、配線間容量の増大を防ぎ、特性が低下しないようにすることが可能となる。つまり、予め用意されている配線データ（設計データ）に対して、複数の接続配線相互間の間隔が狭くならないようにして、配線間容量の増大を防ぎ、特性が低下しないようにすることができる。これに対し、例えば、露光装置に搭載される補正機能を用いて予め用意されている配線データを補正して複数の接続配線を形成すると直線配線となる。このため、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合などに、複数の接続配線相互間の間隔が狭くなってしまい、配線間容量が増大し、特性が低下してしまう。
特に、複数の接続配線４０は、長さが互いに等しいのが好ましい。
これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線４０の長さを互いに等しくすることができ、各接続配線４０の抵抗を均一にし、特性が低下しないようにすることが可能となる。つまり、予め用意されている配線データに対して、各接続配線４０の抵抗が異なってしまうのを防止し、特性が低下しないようにすることができる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。これに対し、例えば、露光装置に搭載される補正機能を用いて予め用意されている配線データを補正して複数の接続配線を形成すると、複数の接続配線の長さは互いに異なるものとなる。このため、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合などに、各接続配線の抵抗が異なるものとなり、特性が低下してしまう。また、チップ間で同期が必要な場合には動作に支障をきたすことになる。
なお、ここでは、第１半導体チップ１０の第１電極１２と第２半導体チップ２０の第２電極２２とを接続する配線４３の全体を配線と言い、この配線４３のうち、第１半導体チップ１０の第１電極１２から第１側面まで延びる部分を第１引き出し配線４１（引き出し配線部分）と言い、第２半導体チップ２０の第２電極２２から第２側面まで延びる部分を第２引き出し配線４２（引き出し配線部分）と言い、第１引き出し配線４１の端部（第１接続部分１１）と第２引き出し配線４２の端部（第２接続部分２１）とを接続する部分を接続配線４０（接続配線部分）と言う。また、配線４３を形成するためのデータを配線データと言い、引き出し配線４１、４２を形成するためのデータを引き出し配線データと言い、接続配線４０を形成するためのデータを接続配線データと言う。また、配線データを、パターンデータ、配線パターンデータ、配線パターン又は配線用パターンとも言う。
以下、本実施形態の集積装置の製造方法について、具体的に説明する。
まず、図３（Ａ）〜図３（Ｅ）に示すように、第１半導体チップ１０と第２半導体チップ２０とを樹脂３０を介して支持する。
つまり、まず、図３（Ａ）、図３（Ｂ）に示すように、仮接着剤６１を塗布した支持基板６０上に、第１及び第２半導体チップ１０、２０を、それぞれ、電極１２、２２が設けられている面（デバイス面）を下に向けた状態で配置する。つまり、第１及び第２半導体チップ１０、２０を、同一面上（同一基板上）に配置（再配置）し、仮接着剤６１で接着する。なお、支持基板６０を支持体ともいう。また、電極１２、２２を、パッド、電極パッド又は端子ともいう。
ここでは、半導体チップを製造するウェハプロセスで使用される製造装置と同一の製造装置を用いて集積チップを製造する。このため、支持基板６０は、半導体チップを製造するときに用いるウェハ（例えばＳｉウェハ）と同一形状であり、例えば直径約８インチ、厚さ約１ｍｍのガラス基板を用いる。また、仮接着剤６１としては、例えば熱可塑性樹脂からなる接着剤や熱感応性接着剤などを用いる。また、第１及び第２半導体チップ１０、２０として、横約３ｍｍ、縦約５ｍｍ、厚さ約０．６ｍｍのサイズを持つ２個のベアチップを一組として、これらの間隔が約０．５ｍｍになるように配置する。ここでは、支持基板６０上に、第１及び第２半導体チップ１０、２０として、複数組のベアチップを配置する。つまり、複数の第１及び第２半導体チップ１０、２０を支持基板６０上に配置する。
次いで、図３（Ｃ）に示すように、支持基板６０上に仮接着剤６１で接着された第１及び第２半導体チップ１０、２０を、樹脂３０（埋め込み用樹脂）で埋め込む。つまり、支持基板６０上に仮接着剤６１で接着された第１半導体チップ１０と第２半導体チップ２０との間を樹脂３０（樹脂材料；封止樹脂）で封止する。ここでは、樹脂３０はエポキシ系樹脂である。なお、樹脂３０は、これに限られるものではなく、例えば、フェノール樹脂、メラミン樹脂、ポリウレタン樹脂、ポリイミド樹脂などの他の樹脂を用いても良い。また、樹脂３０としては熱硬化性樹脂を用いるのが好ましいが、光硬化性樹脂などを用いることもできる。
ここでは、支持基板６０の周りを枠（図示せず）で囲い、上方から樹脂３０を第１及び第２半導体チップ１０、２０の高さを少し超える程度に流し込む。なお、樹脂３０の流し込みは、空気中で行なっても良いし、例えばボイドの発生を防止するために真空中で行なっても良い。
次いで、樹脂３０の流し込みが終わった後に、枠の高さよりも上側にある樹脂３０を除去する。ここでは、スキージ（図示せず）を、枠の高さに合わせ、水平移動させて、枠の高さよりも上側にある樹脂３０を除去する。つまり、スキージの水平移動によって、枠の高さよりも上側にある樹脂３０は外側へ押し出されて除去される。なお、ここでは、スキージで余分な樹脂３０を除去しているが、ディスペンサを用いて予め枠から溢れない量の樹脂３０を注入するようにしても良く、この場合、スキージによる樹脂３０の除去は不要となる。
次いで、熱処理によって樹脂３０を硬化させる。ここでは、硬化温度は約１８０℃である。
次いで、枠を外した後、図３（Ｄ）に示すように、バックグラインディングによって、第１及び第２半導体チップ１０、２０の上面（基板表面）及び樹脂３０の上面を平坦化して平坦面にする。ここでは、バックグラインディング量は、約１００μｍとし、約５００μｍの厚さが残るようにする。なお、枠の高さを第１及び第２半導体チップ１０、２０の高さに揃えることで、第１及び第２半導体チップ１０、２０の高さと樹脂３０の高さが揃っている場合には、バックグラインディングを省略しても良い。
その後、図３（Ｅ）に示すように、支持基板６０を分離（デボンド）する。例えば、仮接着剤６１として熱可塑性樹脂からなる接着剤を用いる場合には、その熱可塑性樹脂の軟化温度以上に加熱し（例えば約１６０℃〜約１７０℃に加熱し）、スライドオフすることで、支持基板６０を分離する。
このようにして、第１及び第２半導体チップ１０、２０が樹脂３０を介して支持された樹脂モールド基板６２が作製される。つまり、第１半導体チップ１０と第２半導体チップ２０とを樹脂３０を介して支持する。ここでは、複数の第１及び第２半導体チップ１０、２０（ここでは複数組のベアチップ）が樹脂３０を介して同一面上に支持された樹脂モールド基板６２が作製される。なお、樹脂モールド基板６２を、チップ埋め込み基板、部品埋め込み基板、部品埋め込み樹脂基板、擬似ウェハ又は擬似ＳｏＣ基板ともいう。
上述のようにして実際に作製された樹脂モールド基板６２において、第１半導体チップ１０と第２半導体チップ２０との間の相対位置ずれ量、即ち、接続対象チップ間の相対位置ずれ量は、最大で約２０μｍであった。また、仮想格子（ＸＹ座標）に対する角度ずれは最大で約０．８°であった。
なお、ここでは、第１及び第２半導体チップ１０、２０の高さと樹脂３０の高さとが揃うように第１及び第２半導体チップ１０、２０を樹脂３０で埋め込んで樹脂モールド基板６２を作製しているが、これに限られるものではなく、第１及び第２半導体チップ１０、２０の裏面（基板側の表面）が覆われるように第１及び第２半導体チップ１０、２０を樹脂３０で埋め込んで樹脂モールド基板６２を作製しても良い。
次に、図４（Ａ）〜図４（Ｇ）に示すように、樹脂３０を介して支持された第１半導体チップ１０と第２半導体チップ２０とを接続する配線４３（再配線；配線層）を形成する。
ここでは、まず、図４（Ａ）に示すように、樹脂モールド基板６２上に、即ち、第１及び第２半導体チップ１０、２０の電極１２、２２が露出している側の表面上に、シードメタル（シード層）６３を形成する。例えば、スパッタ法に代表されるＰＶＤ法、ＣＶＤ法、ＭＯＣＶＤ法等によって金属膜を成膜することで、シードメタル６３を形成すれば良い。また、金属膜を構成する元素としては、例えば、Ｔｉ、Ａｌ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｕ、Ｔａ、Ｗのいずれかを少なくとも含んでいることが好ましく、必要に応じて適宜選択することが可能である。また、シードメタル６３の厚さは例えば約１００ｎｍである。なお、ここでは、後述するように、配線４３を電界めっきによって形成するようにしているため、ここでシードメタル６３を形成しているが、例えば配線４３を無電界めっきによって形成する場合には、ここでシードメタル６３を形成しなくても良い。
次いで、図４（Ｂ）に示すように、表面全体にレジスト６４を塗布する。ここで、レジスト塗布方法については、特に限定されず、例えば、ディップコート法、スピンコート法、スプレーコート法、蒸気コート法等を用いることができるが、たとえ大きな段差があってもレジスト６４を薄膜で均一に塗布できるという点でスプレーコート法を用いるのが好ましい。ここで、レジスト６４の厚さは、例えば上述のディメンジョンの場合約５μｍである。
次いで、図４（Ｃ）に示すように、例えば投影露光装置や直描露光装置（例えば電子線直描装置）などの露光装置を利用して、第１半導体チップ１０と第２半導体チップとを接続する配線４３を形成するための配線データを露光データとして用いてレジスト６４を露光（直描；パターン転写）する。例えば、電子線直描装置を利用して露光処理を行なった場合、配線４３を形成するためのレジスト開口幅は例えば約２μｍである。
ここでは、まず、第１及び第２半導体チップ１０、２０のアライメントマークを検出する。なお、シードメタル６３及びレジスト６４は薄膜であるため、その下側にあるアライメントマークを光学的に検出することが可能である。
次に、図５に示すように、配線形成領域（パターン形成領域）を、第１半導体チップ１０上の第１領域（図５中、丸で囲んだ符号１で示す）、第２半導体チップ２０上の第２領域（図５中、丸で囲んだ符号２で示す）、及び、第１半導体チップ１０と第２半導体チップ２０との間の第３領域（図５中、丸で囲んだ符号３で示す）の３つの領域に分割し、第１及び第２半導体チップ１０、２０のアライメントマーク７０を用いて領域毎にアライメントして露光する。これにより、微細かつ多点接続のパターンを精度良く形成することが可能となる。
ここでは、第１及び第２領域については、予め用意された配線データ（ここでは引き出し配線データ）を露光データとして用い、露光装置に搭載されている補正機能（例えば横シフト、回転、倍率、台形歪み、ディストーション等）を利用して露光する。一方、第３領域については、後述するようにして生成された配線データ（ここでは接続配線データ）を露光データとして用いて露光する。
例えば、第１及び第２半導体チップ１０、２０が位置ずれしないで配置された場合に、第１半導体チップ１０と第２半導体チップ２０とを接続する配線４３を形成するための配線データ（設計データ）として、図２に示すような配線を形成するための配線データが予め用意される。
この場合、図１に示すように、第１及び第２半導体チップ１０、２０が位置ずれして配置された場合、配線データをチップ上の部分（引き出し配線データ）とチップ間の部分（接続配線データ）とで分割する。
そして、配線データのチップ上の部分はそのまま露光データとして用い、露光装置に搭載されている補正機能を利用してアライメントを行なって露光する。
一方、配線データのチップ間の部分は露光データとして用いずに、図１に示すような接続配線４０を形成するための接続配線データを生成し、生成された接続配線データを露光データとして用いて露光する。つまり、第１半導体チップ１０と第２半導体チップ２０とを接続する接続配線４０を形成するための接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成し、これを露光データとして用いて露光する。なお、配線データのチップ間の部分を修正して、図１に示すような接続配線４０を形成するための接続配線データを生成しても良い。また、配線データのチップ間の部分を露光装置に搭載されている補正機能を利用して補正したデータをさらに修正して、図１に示すような接続配線４０を形成するための接続配線データを生成してもよい。また、図１に示すような接続配線４０を形成するための接続配線データの生成方法については後述する。特に、接続配線データとして、複数の接続配線４０の長さが互いに等しくなる接続配線データを生成するのが好ましい。
このように、第１半導体チップ１０と第２半導体チップ２０とを接続する配線４３を形成するために、図２に示すような引き出し配線４１、４２を形成するために予め用意された引き出し配線データと、図１に示すような接続配線４０を形成するために生成された接続配線データを組み合わせたものを露光データとして用いて露光する。
なお、アライメントマークの検出、配線データ（露光データ）の補正・生成（修正）、露光処理までの一連の処理を同一装置内で連続して行なうことができるレーザ直描装置や電子線直描装置を用いるのが好ましい。このため、上述のように、シードメタル６３を形成し、レジスト６４を塗布した後に、アライメントマークの検出、配線データの生成（修正）を行なうようにしているが、これに限られるものではなく、シードメタル６３を形成する前に、アライメントマークの検出、配線データの生成（修正）を行なうようにしても良い。
次いで、現像処理を行なった後、図４（Ｄ）に示すように、露光、現像処理によって形成されたレジストパターンを用いて、例えば電界めっきによって、配線（配線パターン）４３を構成するめっき膜（金属めっき膜）６７を形成する。例えば、第１及び第２半導体チップ１０、２０において電極１２、２２が高密度に配置されている場合には、高アスペクト比のめっき膜６７を形成することが可能なフレームめっき法を用いるのが好ましい。ここでは、めっき膜６７の高さは、例えば約２μｍである。
次に、図４（Ｅ）に示すように、レジスト６４を、例えばドライエッチング処理又はウエットエッチング処理によって剥離し、次いで、図４（Ｆ）に示すように、基板表面に存在する余分なシードメタル６３を、例えばエッチング又はミリング処理によって除去する。ここで、配線パターンが過剰に削られてしまうのを防止すべく、例えばドライエッチングやイオンミリング等の異方性処理を用いるのが好ましい。
このようにして、シードメタル６３とめっき膜６７とからなる配線４３（金属配線）が形成される。
例えば、図１に示すように、第１及び第２半導体チップ１０、２０が位置ずれして配置された場合、配線４３として、第１及び第２半導体チップ１０、２０上には、予め用意された引き出し配線データに基づいて引き出し配線４１、４２が形成され、第１半導体チップ１０と第２半導体チップ２０との間には、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含む接続配線データに基づいて接続配線４０が形成される。特に、複数の接続配線４０の長さを互いに等しくするのが好ましい。
最後に、図４（Ｇ）に示すように、表面全体に絶縁膜６５を形成する。ここで、絶縁膜６５の材料としては、例えばエポキシ樹脂、ポリイミド樹脂、フェノール樹脂などの有機材料、又は、酸化シリコンや窒化シリコンなどの無機材料を用いるのが好ましい。
このようにして、図４（Ｇ）、図６に示すように、複数組の第１及び第２半導体チップ１０、２０を備え、各組において第１半導体チップ１０と第２半導体チップ２０とが配線４３で接続された集積ウェハ（集積装置）６６を製造する。
その後、集積ウェハ６６をダイシングして、図１に示すように、第１半導体チップ１０及び第２半導体チップ２０を１つずつ備え、第１半導体チップ１０と第２半導体チップ２０とが配線４３で接続された集積チップ５０（集積装置）を製造する。
このような集積装置及びその製造方法によれば、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線相互間の間隔が狭くならないため、配線間容量の増大を防ぐことができ、特性が低下しないようにすることができる。特に、複数の接続配線４０の長さを互いに等しくした場合、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、各接続配線４０の抵抗を均一にし、特性が低下しないようにすることができる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。このように、集積装置の信頼性を高めることができる。例えば、従来はチップの位置ずれや傾きによって困難であった約２μｍ以下の微細配線の形成（即ち、電極数の多いチップ間の相互配線の形成）を実現することができる。また、チップ間（例えばＣＭＯＳ−ＣＭＯＳ間）配線に屈曲点（変曲点）を設け、チップ間の接続配線の長さを一定にすることで、設計通りに、約２μｍ以下の微細配線でのチップ間同期を実現することができる。なお、集積装置（集積チップ５０）を、マルチチップパッケージともいう。
なお、上述の実施形態では、フォトリソグラフィ技術を利用して配線４３を形成するため、配線データを露光データとして用いているが、これに限られるものではない。例えば、インクジェットなどのプリンタを用いて配線を形成する場合には、配線データをビットマップデータとして用いればよい。つまり、配線データは、適宜変換して利用することが可能である。
また、上述の実施形態では、第１及び第２半導体チップ１０、２０の電極１２、２２に直接配線を接続しているが、これに限られるものではなく、第１及び第２半導体チップ１０、２０の電極１２、２２にプラグ８０（ビア；引き出し端子；端子引出部）を介して配線４３を接続するようにしても良い。つまり、上述の実施形態では、第１及び第２半導体チップ１０、２０の電極１２、２２に接続される配線４３の一部が引き出し端子となるようにし、これらを同時に形成しているが、これに限られるものではなく、第１及び第２半導体チップ１０、２０の電極１２、２２に接続される引き出し端子８０と配線４３の形成を別々に行なっても良い。このように、配線層（再配線層）を多層構造にすることで、より微細な配線パターンを形成することも可能である。
例えば、以下に説明するようにして、第１及び第２半導体チップ１０、２０の電極１２、２２にプラグ８０を介して配線４３を接続することができる。
つまり、図７（Ａ）、図７（Ｂ）に示すように、まず、樹脂モールド基板６２上に、即ち、第１及び第２半導体チップ１０、２０の電極１２、２２が露出している側の表面上に、シードメタル８１を形成する。ここで、シードメタル８１の厚さは約１００ｎｍとする。
次いで、図７（Ｃ）に示すように、表面全体にレジスト８２を塗布し、図７（Ｄ）に示すように、プラグ８０（導電プラグ）を形成する領域が開口するように、露光、現像を行なう。ここでは、プラグ８０を形成するためのレジスト開口幅は例えば約１μｍである。なお、上述のようにして作製された樹脂モールド基板６２は表面が平滑であるため、微細なパターンを容易に形成することが可能である。
その後、図７（Ｅ）に示すように、レジストパターンを用いて、例えば電界めっきによって、プラグ８０を構成するめっき膜（金属めっき膜）８３を形成する。ここでは、めっき膜８３の高さ（厚さ）は、例えば約１．５μｍである。
次に、図７（Ｆ）に示すように、レジスト８２を、例えばドライエッチング処理又はウエットエッチング処理によって剥離し、次いで、図８（Ａ）に示すように、基板表面に存在する余分なシードメタル８１を、例えばエッチング又はミリング処理によって除去する。ここで、シードメタル８１やめっき膜８３が過剰に削られてしまうのを防止すべく、例えばドライエッチングやイオンミリング等の異方性処理を用いるのが好ましい。
このようにして、シードメタル８１とめっき膜８３とからなるプラグ８０（金属プラグ）が形成される。
次に、図８（Ｂ）に示すように、表面全体に絶縁膜（層間絶縁膜）８４を形成する。
このようにして、１層目の配線層が形成される。
次に、図８（Ｃ）に示すように、例えば化学機械研磨（ＣＭＰ）等によって全てのプラグ８０が露出するまで研磨を行なった後、図８（Ｄ）に示すように、その表面上にシードメタル６３を形成し、以降、上述の実施形態の場合と同様に、レジスト６４の塗布（図８（Ｅ）参照）、露光、現像（図８（Ｆ）参照）、めっき膜６７の形成（図８（Ｇ）参照）、レジスト剥離（図９（Ａ）参照）、シードメタル除去（図９（Ｂ）参照）、絶縁膜６５の形成（図９（Ｃ）参照）等の各工程を行なって、第１引き出し配線４１、第２引き出し配線４２及び接続配線４０を含む配線４３（２層目の配線層）を形成すれば良い。この場合、第１及び第２半導体チップ１０、２０の電極１２、２２にはプラグ８０を介して配線４３が接続されることになる。
なお、ここでは、２層構造の配線層を形成する場合を例に挙げて説明しているが、層数はこれに限られるものではない。また、ここでは、樹脂モールド基板６２に備えられる各半導体チップ１０、２０上に、プラグ８０を備える１層目の配線層を形成しているが、これに限られるものではなく、例えば、各半導体チップ１０、２０上にプラグ８０を備える１層目の配線層を形成しておき、これを樹脂で埋め込んで樹脂モールド基板６２を作製し、上述の実施形態の場合と同様に、配線４３（２層目の配線層）を形成するようにしても良い。
ところで、上述の配線データ生成工程は、本実施形態にかかる配線データ生成装置を用いて行なわれる。
まず、本配線データ生成装置のハードウェア構成について、図１０を参照しながら説明する。
本配線データ生成装置は、コンピュータを用いて実現することができ、そのハードウェア構成は、例えば図１０に示すように、ＣＰＵ（Central Processing Unit）１０２、メモリ１０１、通信制御部１０９、入力装置１０６、表示制御部１０３、表示装置１０４、記憶装置１０５、可搬型記録媒体１０８のドライブ装置１０７を備え、これらがバス１１０によって相互に接続された構成になっている。なお、本装置のハードウェア構成はこれに限られるものではない。
ここで、ＣＰＵ１０２は、コンピュータ全体を制御するものであり、プログラムをメモリ１０１に読み出して実行し、配線データ生成装置に必要な処理を行なうものである。
メモリ１０１は、例えばＲＡＭなどの主記憶装置であり、プログラムの実行、データの書き換え等を行なう際に、プログラム又はデータを一時的に格納するものである。
通信制御部１０９（通信インターフェース）は、例えばＬＡＮやインターネットなどのネットワークを介して、他の装置と通信するために用いられるものである。この通信制御部１０９は、コンピュータに元から組み込まれていても良いし、後からコンピュータに取り付けられたＮＩＣ（Network Interface Card）でも良い。
入力装置１０６は、例えば、タッチパネル、マウスなどのポインティングデバイス、キーボードなどである。
表示装置１０４は、例えば液晶ディスプレイなどの表示装置である。
表示制御部１０３は、例えば配線データなどを表示装置１０４に表示させるための制御を行なうものである。
記憶装置１０５は、例えばハードディスクドライブ（ＨＤＤ）やＳＳＤなどの補助記憶装置であり、各種のプログラム及び各種のデータが格納されている。本実施形態では、記憶装置１０５には、後述の配線データ生成プログラムが格納されている。なお、メモリ１０１として、例えばＲＯＭ（Read Only Memory）を備えるものとし、これに各種のプログラムや各種のデータを格納しておいても良い。
ドライブ装置１０７は、例えばフラッシュメモリ等の半導体メモリ、光ディスク、光磁気ディスク等の可搬型記録媒体１０８の記憶内容にアクセスするためのものである。
このようなハードウェア構成を備えるコンピュータにおいて、ＣＰＵ１０２が、例えば記憶装置１０５に格納されている配線データ生成プログラムをメモリ１０１に読み出して実行することで、後述の本配線データ生成装置の各機能が実現される。
つまり、図１１に示すように、本配線データ生成装置９０は、取得部９１と、配線データ生成部９２とを備える。
ここで、取得部９１は、樹脂３０を介して支持された、複数の第１接続部分１１を有する第１部品（ここでは第１半導体チップ１０）及び複数の第２接続部分２１を有する第２部品（ここでは第２半導体チップ２０）の複数の第１接続部分１１及び複数の第２接続部分２１の位置情報を取得する。
ここでは、取得部９１は、複数の第１接続部分１１及び複数の第２接続部分２１の位置情報として、複数の第１引き出し配線４１の端部及び複数の第２引き出し配線４２の端部の位置情報を取得する。
配線データ生成部９２は、取得部９１で取得された複数の第１接続部分１１及び複数の第２接続部分２１の位置情報に基づいて、複数の第１接続部分１１と複数の第２接続部分２１とを接続する複数の接続配線４０の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する。特に、配線データ生成部９２は、接続配線データとして、複数の接続配線４０の長さが互いに等しくなる接続配線データを生成するのが好ましい。
ここでは、配線データ生成部９２は、取得部９１で取得された複数の第１引き出し配線４１の端部の位置情報及び複数の第２引き出し配線４２の端部の位置情報に基づいて、複数の第１引き出し配線４１の端部と複数の第２引き出し配線４２の端部との間の直線距離をそれぞれ算出する算出部９３を備える。また、配線データ生成部９２は、算出部９３で算出された直線距離の中の最長直線距離を特定する特定部９４を備える。
次に、本実施形態の配線データ生成装置９０においてＣＰＵ１０２がメモリ１０１に読み込まれた配線データ生成プログラムに従って実行する処理（配線データ生成方法）について、図１２を参照しながら説明する。
まず、配線データ生成装置９０は、取得部９１によって、樹脂３０を介して支持された、複数の第１接続部分１１を有する第１部品（ここでは第１半導体チップ１０）及び複数の第２接続部分２１を有する第２部品（ここでは第２半導体チップ２０）の複数の第１接続部分１１及び複数の第２接続部分２１の位置情報を取得する（ステップＳ１０、Ｓ２０）。
ここでは、以下のようにして、配線データ生成装置９０は、取得部９１によって、複数の第１接続部分１１及び複数の第２接続部分２１の位置情報を取得する。
なお、予め樹脂モールド基板６２の樹脂上に、例えばエッチングやレーザマーキング等によって、アライメントマークを形成しておく。
まず、配線データ生成装置９０は、取得部９１によって、樹脂モールド基板６２上に形成されたアライメントマーク及び各半導体チップ１０、２０の各電極１２、２２の検出結果から、このアライメントマークに対する第１半導体チップ１０の各第１電極１２の位置情報（相対位置情報；座標情報）、及び、このアライメントマークに対する第２半導体チップ２０の各第２電極２２の位置情報を取得する（ステップＳ１０）。
次に、配線データ生成装置９０は、取得部９１によって、第１半導体チップ１０の複数の第１電極１２のそれぞれの相対位置情報、及び、予め用意された配線データに含まれる第１半導体チップ１０の複数の第１電極１２と複数の第１引き出し配線４１との位置関係に関する情報に基づいて、第１半導体チップ１０上に形成される複数の第１引き出し配線４１の端部の位置情報（即ち、複数の第１接続部分１１の位置情報）を取得する（ステップＳ２０）。なお、複数の第１引き出し配線４１の端部の位置情報は、樹脂モールド基板６２上に形成されたアライメントマークに対する複数の第１引き出し配線４１の端部のそれぞれの位置情報（相対位置情報）である。
同様に、配線データ生成装置９０は、取得部９１によって、第２半導体チップ２０の複数の第２電極２２のそれぞれの相対位置情報、及び、予め用意された配線データに含まれる第２半導体チップ２０の複数の第２電極２２と複数の第２引き出し配線４２との位置関係に関する情報に基づいて、第２半導体チップ２０上に形成される複数の第２引き出し配線４２の端部の位置情報（即ち、複数の第２接続部分２１の位置情報）を取得する（ステップＳ２０）。なお、複数の第２引き出し配線４２の端部の位置情報は、樹脂モールド基板６２上に形成されたアライメントマークに対する複数の第２引き出し配線４２の端部のそれぞれの位置情報（相対位置情報）である。
このようにして、配線データ生成装置９０は、取得部９１によって、複数の第１接続部分１１の位置情報及び複数の第２接続部分２１の位置情報として、第１半導体チップ１０上に形成される複数の第１引き出し配線４１の端部の位置情報及び第２半導体チップ２０上に形成される複数の第２引き出し配線４２の端部の位置情報を取得する（ステップＳ２０）。
次に、配線データ生成装置９０は、配線データ生成部９２によって、取得部９１で取得された複数の第１接続部分１１及び複数の第２接続部分２１の位置情報に基づいて、複数の第１接続部分１１と複数の第２接続部分２１とを接続する複数の接続配線４０の接続配線データとして直線で接続するよりも複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する（ステップＳ３０〜Ｓ５０）。
ここでは、まず、配線データ生成装置９０は、算出部９３によって、取得部９１で取得された複数の第１引き出し配線４１の端部の位置情報及び複数の第２引き出し配線４２の端部の位置情報に基づいて、複数の第１引き出し配線４１の端部と複数の第２引き出し配線４２の端部との間の直線距離をそれぞれ算出する（ステップＳ３０）。
次に、配線データ生成装置９０は、特定部９４によって、算出部９３で算出された直線距離の中の最長直線距離を特定する（ステップＳ４０）。
次に、配線データ生成装置９０は、配線データ生成部９２によって、特定部９４によって特定された最長直線距離の第１引き出し配線４１の端部と第２引き出し配線４２の端部とを接続する直線配線４０Ａ（図１参照）を形成するための直線配線データと、直線で接続するよりも複数の接続配線相互間の間隔が大きくなり、最長直線距離以外の第１引き出し配線４１の端部と第２引き出し配線４２の端部とを接続する、屈曲点で屈曲した屈曲配線４０Ｂ（図１参照）を形成するための屈曲配線データとを含む接続配線データを生成する（ステップＳ５０）。
これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線相互間の間隔が狭くならないようにすることができ、配線間容量の増大を防ぎ、特性が低下しないようにすることが可能となる。つまり、予め用意されている配線データ（設計データ）に対して、複数の接続配線相互間の間隔が狭くならないようにして、配線間容量の増大を防ぎ、特性が低下しないようにすることができる。これに対し、例えば、露光装置に搭載される補正機能を用いて予め用意されている配線データを補正して複数の接続配線を形成すると直線配線となる（図１中、点線参照）。このため、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合などに、複数の接続配線相互間の間隔が狭くなってしまい、配線間容量が増大し、特性が低下してしまう。
特に、接続配線データとして、複数の接続配線４０の長さが互いに等しくなる接続配線データを生成するのが好ましい。
これにより、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合であっても、複数の接続配線４０の長さを互いに等しくすることができ、各接続配線４０の抵抗を均一にし、特性が低下しないようにすることが可能となる。つまり、予め用意されている配線データに対して、各接続配線４０の抵抗が異なってしまうのを防止し、特性が低下しないようにすることができる。また、チップ間で同期が必要な場合に動作に支障をきたすことがないようにすることができる。これに対し、例えば、露光装置に搭載される補正機能を用いて予め用意されている配線データを補正して複数の接続配線を形成すると、複数の接続配線の長さは互いに異なるものとなる。このため、例えば回転ずれなどによってチップ間に相対的な傾きが生じた場合などに、各接続配線の抵抗が異なるものとなり、特性が低下してしまう。また、チップ間で同期が必要な場合には動作に支障をきたすことになる。
ここでは、配線データ生成装置９０は、配線データ生成部９２によって、以下のようにして、屈曲配線データを生成する。
つまり、複数の第１引き出し配線４１の端部の全てを通る直線（図１中、符号Ａで示す）と複数の第２引き出し配線の端部の全てを通る直線（図１中、符号Ｂで示す）との交点（図１中、符号Ｃで示す）を求める。また、特定部９４によって特定された最長直線距離の第１引き出し配線４１の端部と第２引き出し配線４２の端部との間の中点（図１中、符号Ｄで示す）を求める。また、上記交点及び上記中点を通る中線（仮想ライン；図１中、符号Ｅで示す）を求める。そして、最長直線距離以外の第１引き出し配線４１の端部と第２引き出し配線４２の端部とを接続する複数の接続配線４０を形成するための接続配線データとして、複数の接続配線４０が、仮想ライン（図１中、符号Ｅで示す）上に屈曲点を有する屈曲配線４０Ｂとなり、直線で接続するよりも複数の接続配線相互間の間隔が大きくなる、屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを生成する。この場合、複数の接続配線４０の屈曲点における角度（屈曲角度）は、互いに異なるものとなる（図１参照）。また、複数の接続配線４０の屈曲点は、同一線上に位置することになる（図１参照）。特に、最長直線距離の第１引き出し配線４１の端部と第２引き出し配線４２の端部とを接続する直線配線４０Ａと長さが等しくなるように、各屈曲配線４０Ｂを形成するための屈曲配線データを生成するのが好ましい（図１参照）。この場合、最長直線距離の第１引き出し配線４１の端部と第２引き出し配線４２の端部とを接続する直線配線４０Ａと長さが等しくなるように、屈曲点における角度計算を行なって、各屈曲配線４０Ｂを形成するための屈曲配線データを生成すれば良い（図１参照）。つまり、屈曲点における配線角度を調節して、接続配線４０の長さを調節することで、例えば回転ずれが生じた場合であっても、複数の接続配線４０の長さを一定に保つことが可能である。なお、ここでは仮想ライン（図１中、符号Ｅで示す）を上記交点及び上記中点を通る中線としているが、これに限られるものではなく、仮想ライン（図１中、符号Ｅで示す）は、第１半導体チップ１０と第２半導体チップ２０との間の領域を通る直線であれば良い。但し、仮想ライン（図１中、符号Ｅで示す）を中線とすることで屈曲点における配線角度をより鈍角にすることができるという点で好ましい。
なお、上述の実施形態では、配線データ生成装置９０で接続配線データを生成し、生成された接続配線データと予め用意された引き出し配線データと組み合わせた配線データを露光装置に入力し、露光データとして用いるようにしているが、これに限られるものではない。例えば、配線データ生成装置９０で、接続配線データを生成し、また、予め用意された引き出し配線データを補正し、これらを組み合わせた配線データを露光装置に入力し、露光データとして用いるようにしても良い。また、例えば、配線データ生成装置９０を露光装置（例えば直描露光装置）に組み込んで、露光装置で予め用意された配線データをその補正機能によって補正して生成される露光データの中の接続配線データに代えて、配線データ生成装置９０で生成された接続配線データを用いるようにしても良い。なお、この場合、「配線データ」とは露光データも含むものとする。この場合、予め用意された配線データは、露光装置に搭載されている補正機能で補正されている。このため、配線データ生成装置９０は、取得部９１によって、この露光装置に搭載されている補正機能で補正されたデータから、複数の第１及び第２接続部分１１、２１の位置情報として、複数の第１引き出し配線４１及び第２引き出し配線４２の端部の位置情報を取得し、上述の実施形態と同様の処理を行なえば良い。なお、露光装置で予め用意された配線データをその補正機能によって補正して生成される露光データの中の接続配線データを修正して、配線データ生成装置９０で接続配線データを生成するようにしても良い。
また、上述の実施形態では、第１半導体チップ１０と第２半導体チップ２０とを接続する配線４３を、第１半導体チップ１０上の部分、第２半導体チップ２０上の部分、第１半導体チップ１０と第２半導体チップ２０の間の部分とに分け、第１半導体チップ１０と第２半導体チップ２０との間の部分を「接続配線」と呼び、この「接続配線」を形成するための接続配線データを生成するようにしているが、これに限られるものではない。例えば、第１半導体チップ１０と第２半導体チップ２０とを接続する配線４３の全体を「接続配線」とし、この「接続配線」を形成するための接続配線データを生成するようにしても良い（図１３参照）。これは、第１半導体チップ１０の第１電極１２及び第２半導体チップ２０の第２電極２２にプラグ８０を介して配線４３を接続するような場合に適用するのが好ましい。この場合、接続配線データは、例えば回転ずれが生じた場合であっても、予め用意された配線データ（設計データ）に対して、配線間隔が狭くならず、各配線の長さが異ならないようにするのが好ましい。また、この場合、第１半導体チップ１０の第１接続部分１１は、第１半導体チップ１０の第１電極１２となり、第２半導体チップ２０の第２接続部分２１は、第２半導体チップ２０の第２電極２２となる（図１３参照）。なお、第１半導体チップ１０の第１電極１２及び第２半導体チップ２０の第２電極２２にプラグ８０を介して配線４３を接続する場合、例えば、半導体チップ１０、２０上での電極１２、２２の位置に応じて異なる層に配線４３を形成しても良い。例えば、第１半導体チップ１０の複数の第１電極１２のうち、第２半導体チップ２０に近い側の１列の第１電極１２に接続される配線４３を、１層目の配線層に形成し、真ん中の１列の第１電極１２に接続される配線４３を、２層目の配線層に形成し、第２半導体チップ２０から遠い側の１列の第１電極１２に接続される配線４３を、３層目の配線層に形成しても良い。
したがって、本実施形態にかかる集積装置及びその製造方法並びに配線データ生成装置及び配線データ生成方法によれば、位置ずれが生じて、第１半導体チップ１０（一の部品）に配線によって接続される第２半導体チップ２０（他の部品）が、第１半導体チップ１０に対して傾いてしまった場合であっても、第１半導体チップ１０と第２半導体チップ２０とを接続する複数の配線４３（ここでは接続配線４０）の間隔が狭くならないようにして、配線間容量の増大を防ぎ、特性が低下しないようにすることができるという利点がある。
例えば、第１半導体チップ１０と第２半導体チップ２０とを樹脂３０を介して支持した樹脂モールド基板６２を作製する場合、上述のように、各半導体チップ１０、２０を、仮接着剤６１を塗布した支持基板６０上に配置するが、この際に、機械的精度による各半導体チップ１０、２０の位置ずれや傾きが生じる。また、封止剤である樹脂３０を流し込み、充填した樹脂３０を硬化させた後に、配線層を形成するために樹脂モールド基板６２を支持基板６０から剥すが、このとき、硬化収縮によって生じた応力によって各半導体チップ１０、２０や樹脂モールド基板６２に反りや収縮が発生し、これも各半導体チップ１０、２０の位置ずれや傾きの要因となる。また、樹脂３０に埋め込まれた各半導体チップ１０、２０が応力の影響によって傾くこともある。このような機械的精度や熱膨張係数の差などによって各半導体チップ１０、２０に位置ずれが生じ、一方の半導体チップ１０に対して他方の半導体チップ２０が傾いてしまうと、これらを接続する複数の接続配線４３の間隔が狭くなったり、複数の接続配線相互間で長さが異なるものとなったりして、特性が低下してしまう。特に、複数の接続配線相互間の長さが異なってしまうと、チップ間で同期が必要な場合には動作に支障をきたすことになる。この場合、各半導体チップ１０、２０の接続部分（例えば電極やパッド）を大きくし、位置ずれや傾き等に対してマージンを設けることが考えられる。しかしながら、各半導体チップ１０、２０の接続部分を大きくすると、チップ間の接続配線の本数や配線サイズが制限されてしまうことになるため、例えば端子数が多いチップは配線で接続できないことになる。
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
例えば、上述の実施形態では、配線データ生成装置９０を、コンピュータに配線データ生成プログラムをインストールしたものとして構成しているが、上述の実施形態における処理をコンピュータに実行させる配線データ生成プログラム（上述のような機能をコンピュータに実現させるための配線データ生成プログラム）は、コンピュータ読取可能な記録媒体に格納した状態で提供される場合もある。
ここで、記録媒体には、例えば半導体メモリなどのメモリ，磁気ディスク，光ディスク［例えばＣＤ（Compact Disc）−ＲＯＭ，ＤＶＤ（Digital Versatile Disk），ブルーレイディスク等］，光磁気ディスク（ＭＯ：Magneto optical Disc）等のプログラムを記録することができるものが含まれる。なお、磁気ディスク，光ディスク，光磁気ディスク等を可搬型記録媒体ともいう。
この場合、ドライブ装置を介して、可搬型記録媒体から配線データ生成プログラムを読み出し、読み出された配線データ生成プログラムを記憶装置にインストールすることになる。これにより、上述の実施形態で説明した配線データ生成装置及び配線データ生成方法が実現され、上述の実施形態の場合と同様に、記憶装置にインストールされた配線データ生成プログラムを、ＣＰＵがメインメモリ上に読み出して実行することで、上述の実施形態の各処理が行なわれることになる。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。
また、上述の実施形態における処理をコンピュータに実行させる配線データ生成プログラムは、例えば伝送媒体としてのネットワーク（例えばインターネット，公衆回線や専用回線等の通信回線等）を介して提供される場合もある。
例えば、プログラム提供者が例えばサーバなどの他のコンピュータ上で提供している配線データ生成プログラムを、例えばインターネットやＬＡＮ等のネットワーク及び通信インタフェースを介して、記憶装置にインストールしても良い。これにより、上述の実施形態で説明した配線データ生成装置及び配線データ生成方法が実現され、上述の実施形態の場合と同様に、記憶装置にインストールされた配線データ生成プログラムを、ＣＰＵがメインメモリ上に読み出して実行することで、上述の実施形態の各処理が行なわれることになる。なお、コンピュータは、例えばサーバなどの他のコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
また、上述の実施形態では、コンピュータにおいてＣＰＵがメモリ上に読み出したプログラムを実行することによって、上述の実施形態の配線データ生成装置の各機能及び配線データ生成方法の各処理が実現される場合を例に挙げて説明したが、これに限られるものではなく、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが実際の処理の一部又は全部を行なって、上述の実施形態の配線データ生成装置の各機能及び配線データ生成方法の各処理が実現されるようになっていても良い。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
（付記１）
第１部品と第２部品とを樹脂を介して支持し、
前記第１部品の複数の第１接続部分と前記第２部品の複数の第２接続部分とを接続する複数の接続配線として直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成することを特徴とする集積装置の製造方法。
（付記２）
前記複数の接続配線として、長さが互いに等しい複数の接続配線を形成することを特徴とする、付記１に記載の集積装置の製造方法。
（付記３）
樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品と、
前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線とを備え、
前記複数の接続配線は、直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含むことを特徴とする集積装置。
（付記４）
前記複数の接続配線は、長さが互いに等しいことを特徴とする、付記３に記載の集積装置。
（付記５）
樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の前記複数の第１接続部分及び前記複数の第２接続部分の位置情報を取得する取得部と、
前記取得部で取得された前記複数の第１接続部分及び前記複数の第２接続部分の位置情報に基づいて、前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する配線データ生成部とを備えることを特徴とする配線データ生成装置。
（付記６）
前記配線データ生成部は、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成することを特徴とする、付記５に記載の配線データ生成装置。
（付記７）
コンピュータが、
樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の前記複数の第１接続部分及び前記複数の第２接続部分の位置情報を取得し、
取得された前記複数の第１接続部分及び前記複数の第２接続部分の位置情報に基づいて、前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行することを特徴とする配線データ生成方法。
（付記８）
前記接続配線データを生成する処理において、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成する処理を前記コンピュータが実行することを特徴とする、付記７に記載の配線データ生成方法。
（付記９）
コンピュータに、
樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の前記複数の第１接続部分及び前記複数の第２接続部分の位置情報を取得し、
取得された前記複数の第１接続部分及び前記複数の第２接続部分の位置情報に基づいて、前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行させることを特徴とする配線データ生成プログラム。
（付記１０）
前記接続配線データを生成する処理において、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成する処理を前記コンピュータに実行させることを特徴とする、付記９に記載の配線データ生成プログラム。
１０ 第１半導体チップ（第１部品）
１１ 第１接続部分
１２ 第１電極
２０ 第２半導体チップ（第２部品）
２１ 第２接続部分
２２ 第２電極
３０ 樹脂
４０ 接続配線
４０Ａ 直線配線
４０Ｂ 屈曲配線
４１ 第１引き出し配線
４２ 第２引き出し配線
４３ 配線
５０ 集積チップ（集積装置）
６０ 支持基板
６１ 仮接着剤
６２ 樹脂モールド基板
６３ シードメタル
６４ レジスト
６５ 絶縁膜
６６ 集積ウェハ（集積装置）
６７ めっき膜
８０ プラグ
８１ シードメタル
８２ レジスト
８３ めっき膜
８４ 絶縁膜
９０ 配線データ生成装置
９１ 取得部
９２ 配線データ生成部
９３ 算出部
９４ 特定部
１０１ メモリ
１０２ ＣＰＵ
１０３ 表示制御部
１０４ 表示装置
１０５ 記憶装置
１０６ 入力装置
１０７ ドライブ装置
１０８ 可搬型記録媒体
１０９ 通信制御部
１１０ バス

Claims (6)

  1. 第１部品と第２部品とを樹脂を介して支持し、
    前記第１部品の複数の第１接続部分と前記第２部品の複数の第２接続部分とを接続する複数の接続配線として直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成し、
    前記複数の接続配線として、長さが互いに等しい複数の接続配線を形成することを特徴とする集積装置の製造方法。
  2. 樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品と、
    前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線とを備え、
    前記複数の接続配線は、直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を含み、
    前記複数の接続配線は、長さが互いに等しいことを特徴とする集積装置。
  3. 樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の前記複数の第１接続部分及び前記複数の第２接続部分の位置情報を取得する取得部と、
    前記取得部で取得された前記複数の第１接続部分及び前記複数の第２接続部分の位置情報に基づいて、前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する配線データ生成部とを備えることを特徴とする配線データ生成装置。
  4. 前記配線データ生成部は、前記接続配線データとして前記複数の接続配線の長さが互いに等しくなる接続配線データを生成することを特徴とする、請求項３に記載の配線データ生成装置。
  5. コンピュータが、
    樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の前記複数の第１接続部分及び前記複数の第２接続部分の位置情報を取得し、
    取得された前記複数の第１接続部分及び前記複数の第２接続部分の位置情報に基づいて、前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行することを特徴とする配線データ生成方法。
  6. コンピュータに、
    樹脂を介して支持された、複数の第１接続部分を有する第１部品及び複数の第２接続部分を有する第２部品の前記複数の第１接続部分及び前記複数の第２接続部分の位置情報を取得し、
    取得された前記複数の第１接続部分及び前記複数の第２接続部分の位置情報に基づいて、前記複数の第１接続部分と前記複数の第２接続部分とを接続する複数の接続配線の接続配線データとして直線で接続するよりも前記複数の接続配線相互間の間隔が大きくなる屈曲点で屈曲した屈曲配線を形成するための屈曲配線データを含む接続配線データを生成する、処理を実行させることを特徴とする配線データ生成プログラム。
JP2013098489A 2013-05-08 2013-05-08 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム Active JP6236858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013098489A JP6236858B2 (ja) 2013-05-08 2013-05-08 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013098489A JP6236858B2 (ja) 2013-05-08 2013-05-08 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム

Publications (2)

Publication Number Publication Date
JP2014220374A JP2014220374A (ja) 2014-11-20
JP6236858B2 true JP6236858B2 (ja) 2017-11-29

Family

ID=51938571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013098489A Active JP6236858B2 (ja) 2013-05-08 2013-05-08 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム

Country Status (1)

Country Link
JP (1) JP6236858B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717610B (zh) 2013-08-16 2021-02-01 美商應用材料股份有限公司 用於高溫低壓環境中的延長的電容性耦合的電漿源

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170243845A1 (en) * 2016-02-19 2017-08-24 Qualcomm Incorporated Fan-out wafer-level packages with improved topology

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828270B2 (ja) * 2006-03-17 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI717610B (zh) 2013-08-16 2021-02-01 美商應用材料股份有限公司 用於高溫低壓環境中的延長的電容性耦合的電漿源

Also Published As

Publication number Publication date
JP2014220374A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
JP5635247B2 (ja) マルチチップモジュール
CN101584033B (zh) 具有柔顺性的微电子组件及其方法
US6836025B2 (en) Semiconductor device configured to be surface mountable
TWI692842B (zh) 半導體、封裝件、晶圓級封裝件以及其製造方法
US8334174B2 (en) Chip scale package and fabrication method thereof
US8975092B2 (en) Method and system for controlling chip warpage during bonding
TW200832653A (en) Package substrate, method of fabricating the same and chip package
JP4379102B2 (ja) 半導体装置の製造方法
JP5154611B2 (ja) 電子素子内蔵型印刷回路基板
JP6466252B2 (ja) 半導体パッケージ及びその製造方法
TW200921821A (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
US20190109092A1 (en) Positioning structure having positioning unit
CN104465473A (zh) 具有散热件的集成电路封装系统及其制造方法
US20080223612A1 (en) Wiring substrate and manufacturing method thereof
JP6236858B2 (ja) 集積装置及びその製造方法並びに配線データ生成装置、配線データ生成方法及び配線データ生成プログラム
TW200929476A (en) Interposer and method for manufacturing interposer
TWI818429B (zh) 半導體封裝結構、方法、器件和電子產品
JP2006210566A (ja) 半導体装置
JP2008288481A (ja) 半導体装置およびその製造方法
US20220157680A1 (en) Flexible Package Architecture Concept in Fanout
JP5509851B2 (ja) 半導体素子及びその製造方法
JP5008886B2 (ja) 配線基板の製造方法
US20120208325A1 (en) Semiconductor package and method for manufacturing the same
JP6171583B2 (ja) 電子装置及びその製造方法
JP2018163919A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171016

R150 Certificate of patent or registration of utility model

Ref document number: 6236858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150