JP6236720B2 - 記憶デバイスに対する書き込み方法および書き込み装置 - Google Patents
記憶デバイスに対する書き込み方法および書き込み装置 Download PDFInfo
- Publication number
- JP6236720B2 JP6236720B2 JP2016533651A JP2016533651A JP6236720B2 JP 6236720 B2 JP6236720 B2 JP 6236720B2 JP 2016533651 A JP2016533651 A JP 2016533651A JP 2016533651 A JP2016533651 A JP 2016533651A JP 6236720 B2 JP6236720 B2 JP 6236720B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- stuck
- bits
- fault
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 54
- 101100049754 Archaeoglobus fulgidus (strain ATCC 49558 / DSM 4304 / JCM 9628 / NBRC 100126 / VC-16) wtpB gene Proteins 0.000 claims description 8
- 101100457845 Azotobacter vinelandii modA gene Proteins 0.000 claims description 8
- 101150033385 modB gene Proteins 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010224 classification analysis Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012067 mathematical method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Optical Recording Or Reproduction (AREA)
- Detection And Correction Of Errors (AREA)
Description
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすように、n個のビットをB個のグループのビットに分類するステップと、B個のグループのビットが分類条件を満たすように、kの値を調整するステップとを含み、ここで、pi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの列番号であり、qi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を調整するステップは、kの値を1増やすステップを含み、ここで、Bは
n個のビットがB行A列の2次元配列を表すとき、B行A列の2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの位置が、
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすように、n個のビットをB個のグループのビットに分類し、B個のグループのビットが分類条件を満たすように、kの値を調整するように構成され、ここで、pi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの列番号であり、qi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を調整することは、kの値を1増やすことを含み、ここで、Bは
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすべきであるように、n個のビットはB個のグループのビットに分類されることが理解されてよい。加えて、B個のグループのビットが分類条件を満たすように、kの値が調整されてよく、ここで、
pi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの列番号であり、qi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を調整することは、kの値を1増やすことを含み、ここで、Bは
pi,j+1=pi,j+1、qi,j+1=(qi,j+k)modB (1)
を満たし、ここで、k=0且つB=7であり、qi,jは2次元配列における、7個のグループにおけるi番目のグループのj番目の位置番号の行番号であり、pi,jは2次元配列における、7個のグループにおけるi番目のグループのj番目の位置番号の列番号である。
ここで、n、AおよびBは正の整数であり、且つ、n≦A×Bである。
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすように、n個のビットをB個のグループのビットに分類し、B個のグループのビットが分類条件を満たすように、kの値を調整するように構成され、ここで、
pi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの列番号であり、qi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を調整することは、kの値を1増やすことを含み、ここで、Bは
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすように、n個のビットをB個のグループのビットに分類し、B個のグループのビットが分類条件を満たすように、kの値を調整するように構成され、ここで、
pi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの列番号であり、qi,jは、2次元配列における、B個のグループのビットにおけるi番目のグループのビット内のj番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を調整することは、kの値を1増やすことを含み、ここで、Bは
n個のビットに、B個のグループのビットとB個のグループのビットにおける各グループのビットに含まれるstuck-at faultのタイプとに従って、書き込まれる必要があるn個の数値を対応して書き込むように構成される。
502 第1決定ユニット
503 分類ユニット
504 書き込みユニット
505 第2決定ユニット
506 第1書き込みユニット
507 割り当てユニット
601 プロセッサ
602 メモリ
603 送受信回路
Claims (18)
- 記憶デバイスに対する書き込み方法であって、前記書き込み方法は、
書き込まれる必要があるn個の数値を取得するステップと、
書き込まれる必要がある前記n個の数値に対応する、前記記憶デバイス内のn個のビットと、前記n個のビットに含まれるstuck-at faultについての情報とを決定するステップであって、前記stuck-at faultについての前記情報は、前記n個のビットにおける前記stuck-at faultの位置と、前記stuck-at faultが位置するビットの数値とを含む、ステップと、
B個のグループのビットが分類条件を満たし、且つ、前記n個のビットがB行A列の2次元配列を表すとき、前記n個のビットにおける、同じグループに属する任意の2個のビットは異なる行および列内にあるか、または、前記n個のビットにおける、同じグループに属する任意の2個のビットは同じ行内にあるようにする分類方式で、前記n個のビットを前記B個のグループに分類するステップであって、前記分類条件は、前記B個のグループの各グループに含まれるstuck-at faultのタイプまたは前記B個のグループの各グループに含まれるstuck-at faultの数を制限するために使用される、ステップと、
前記n個のビットに、前記分類方式に従って、且つ、前記B個のグループの各グループに含まれる前記stuck-at faultについての情報と、前記B個のグループにおける各グループ内のstuck-at faultが位置するビットに対応する、書き込まれる必要がある数値とに従って、書き込まれる必要がある前記n個の数値を対応して書き込むステップと
を含み、n、AおよびBは正の整数であり、且つ、n≦A×Bである、方法。 - 前記分類条件は、前記B個のグループの各グループに含まれるstuck-at faultの前記数が1を超えないことを含む、請求項1に記載の書き込み方法。
- 前記分類条件は、グループに含まれるstuck-at faultの前記数が1を超えるとき、前記B個のグループの前記グループに含まれる前記stuck-at faultの前記タイプが同じであることを含み、前記stuck-at faultの前記タイプはstuck-at right faultとstuck-at wrong faultとを含み、前記stuck-at right faultは、前記stuck-at faultが位置する第1のビットの数値が前記第1のビットに書き込まれる必要がある数値と等しいことを指し、前記stuck-at wrong faultは、前記stuck-at faultが位置する第2のビットの数値が前記第2のビットに書き込まれる必要がある数値と反対であることを指す、請求項1に記載の書き込み方法。
- 前記分類条件を満たすように、前記n個のビットをB個のグループに分類する前記ステップは、
前記n個のビットがB行A列の2次元配列を表すとき、B行A列の前記2次元配列における、前記B個のグループのi番目のグループ内のj番目のビットの位置が、
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすように、前記n個のビットを前記B個のグループに分類するステップと、
前記B個のグループが前記分類条件を満たすように、kの値を調整するステップとを含み、
pi,jは、前記2次元配列における、前記B個のグループの前記i番目のグループ内の前記j番目のビットの列番号であり、qi,jは、前記2次元配列における、前記B個のグループの前記i番目のグループ内の前記j番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を調整する前記ステップは、kの前記値を1増やすステップを含み、Bは
- 前記n個のビットに、前記分類方式に従って、且つ、前記B個のグループの各グループに含まれる前記stuck-at faultについての情報と前記B個のグループの各グループ内の前記stuck-at faultが位置するビットに対応する、書き込まれる必要がある数値とに従って、書き込まれる必要がある前記n個の数値を対応して書き込む前記ステップは、
前記B個のグループの各グループに含まれる前記stuck-at faultについての前記情報と、前記stuck-at faultが位置する前記ビットに対応する、書き込まれる必要がある前記数値とに従って、前記B個のグループの各グループに含まれる前記stuck-at faultの前記タイプを決定するステップと、
前記n個のビットに、前記B個のグループと前記B個のグループの各グループに含まれる前記stuck-at faultの前記タイプとに従って、書き込まれる必要がある前記n個の数値を対応して書き込むステップと
を含む、請求項1乃至4のいずれか1項に記載の書き込み方法。 - 前記n個のビットに、前記B個のグループと前記B個のグループの各グループに含まれる前記stuck-at faultの前記タイプとに従って、書き込まれる必要がある前記n個の数値を対応して書き込む前記ステップは、
前記B個のグループのi番目のグループに含まれるstuck-at faultのタイプがstuck-at wrong faultであるとき、前記i番目のグループのビットに対応する、書き込まれる必要がある数値を反転し、前記反転の後に得られた前記数値を前記i番目のグループに書き込むステップであって、iはB以下の正の整数である、ステップ
を含む、請求項5に記載の書き込み方法。 - 前記n個のビットに、前記B個のグループと前記B個のグループの各グループに含まれる前記stuck-at faultの前記タイプとに従って、書き込まれる必要がある前記n個の数値を対応して書き込む前記ステップは、
フラグビットmiを前記B個のグループのi番目のグループに割り当てるステップであって、miは、前記B個のグループの前記i番目のグループに含まれるstuck-at faultのタイプを示すために使用される、ステップと、
前記i番目のグループに、前記フラグビットmiに従って、前記i番目のグループに対応する、書き込まれる必要がある数値を対応して書き込むステップであって、iはB以下の正の整数である、ステップと
を含む、請求項5に記載の書き込み方法。 - 前記i番目のグループのビットに、前記フラグビットmiに従って、前記i番目のグループのビットに対応する、書き込まれる必要がある数値を対応して書き込む前記ステップは、
前記フラグビットmi=1のとき、前記i番目のグループに対応する、書き込まれる必要がある前記数値を反転して、前記反転の後に得られた前記数値を前記i番目のグループに書き込むステップであって、前記フラグビットmi=1は、前記B個のグループのビットの前記i番目のグループに含まれる前記stuck-at faultの前記タイプがstuck-at wrong faultであることを示す、ステップ
を含む、請求項7に記載の書き込み方法。 - 記憶デバイスに対する書き込み装置であって、前記書き込み装置は、
書き込まれる必要があるn個の数値を取得するように構成された取得ユニットと、
書き込まれる必要がある前記n個の数値に対応するn個のビットと、前記n個のビットに含まれるstuck-at faultについての情報とを決定するように構成された第1決定ユニットであって、前記stuck-at faultについての前記情報は、前記n個のビットにおける前記stuck-at faultの位置と、前記stuck-at faultが位置するビットの数値とを含む、第1決定ユニットと、
分類条件を満たすための分類方式で、前記n個のビットをB個のグループに分類するように構成された分類ユニットであって、前記n個のビットがB行A列の2次元配列を表すとき、前記n個のビットにおける、同じグループに属する任意の2個のビットは異なる行および列内にあるか、または、前記n個のビットにおける、同じグループに属する任意の2個のビットは同じ行内にあり、前記分類条件は、前記B個のグループの各グループに含まれるstuck-at faultの数を制限するために使用される、分類ユニットと、
前記n個のビットに、前記分類方式に従って、且つ、前記B個のグループの各グループに含まれる前記stuck-at faultについての情報と、前記B個のグループの各グループ内の前記stuck-at faultが位置するビットに対応する、書き込まれる必要がある数値とに従って、書き込まれる必要がある前記n個の数値を対応して書き込むように構成された書き込みユニットと
を含み、n、AおよびBは正の整数であり、且つ、n≦A×Bである、書き込み装置。 - 前記分類条件は、前記B個のグループの各グループに含まれるstuck-at faultの前記数が1を超えないことを含む、請求項9に記載の書き込み装置。
- 前記分類条件は、グループに含まれるstuck-at faultの前記数が1を超えるとき、前記B個のグループの前記グループに含まれる前記stuck-at faultのタイプが同じであることを含み、前記stuck-at faultの前記タイプはstuck-at right faultとstuck-at wrong faultとを含み、前記stuck-at right faultは、前記stuck-at faultが位置する第1のビットの数値が前記第1のビットに書き込まれる必要がある数値と等しいことを指し、且つ、前記stuck-at wrong faultは、前記stuck-at faultが位置する第2のビットの数値が前記第2のビットに書き込まれる必要がある数値と反対であることを指す、請求項9に記載の書き込み装置。
- 前記分類ユニットは、具体的には、
前記n個のビットがB行A列の前記2次元配列を表すとき、B行A列の前記2次元配列における、前記B個のグループのi番目のグループ内のj番目のビットの位置が、
pi,j+1=pi,j+1およびqi,j+1=(qi,j+k)modB
を満たすように、前記n個のビットを前記B個のグループに分類し、
前記B個のグループのビットが前記分類条件を満たすように、kの値を調整するように構成され、
pi,jは、前記2次元配列における、前記B個のグループのビットにおける前記i番目のグループのビット内の前記j番目のビットの列番号であり、qi,jは、前記2次元配列における、前記B個のグループのビットにおける前記i番目のグループのビット内の前記j番目のビットの行番号であり、iおよびqi,jは、B以下の正の整数であり、jおよびpi,jは、A以下の正の整数であり、kはBよりも小さい非負整数であり、kの値を前記調整することは、kの前記値を1増やすことを含み、Bは
- 前記書き込みユニットは、
前記B個のグループの各グループに含まれる前記stuck-at faultについての前記情報と、前記stuck-at faultが位置する前記ビットに対応する、書き込まれる必要がある前記数値とに従って、前記B個のグループの各グループに含まれる前記stuck-at faultのタイプを決定するように構成された第2決定ユニットと、
前記n個のビットに、前記B個のグループと前記B個のグループの各グループに含まれる前記stuck-at faultの前記タイプとに従って、書き込まれる必要がある前記n個の数値を対応して書き込むように構成された第1書き込みユニットと
を含む、請求項9乃至12のいずれか1項に記載の書き込み装置。 - 前記第1書き込みユニットは、具体的には、
前記B個のグループのi番目のグループに含まれるstuck-at faultのタイプがstuck-at wrong faultであるとき、前記i番目のグループに対応する、書き込まれる必要がある数値を、対応して反転し、前記反転の後に得られた前記数値を前記i番目のグループに書き込むように構成され、iはB以下の正の整数である、
請求項13に記載の書き込み装置。 - 前記書き込みユニットは割り当てユニットをさらに含み、
前記割り当てユニットは、フラグビットmiを前記B個のグループのi番目のグループに割り当てるように構成され、miは、前記B個のグループの前記i番目のグループに含まれるstuck-at faultのタイプを示すために使用され、
前記第1書き込みユニットは、具体的には、前記i番目のグループに、前記フラグビットmiに従って、前記i番目のグループに対応する、書き込まれる必要がある数値を対応して書き込むように構成され、iはB以下の正の整数である、
請求項13に記載の書き込み装置。 - 前記第1書き込みユニットは、具体的には、
前記フラグビットmi=1のとき、前記i番目のグループに対応する、書き込まれる必要がある前記数値を反転して、前記反転の後に得られた前記数値を前記i番目のグループに書き込むように構成され、前記フラグビットmi=1は、前記B個のグループのビットの前記i番目のグループに含まれる前記stuck-at faultの前記タイプがstuck-at wrong faultであることを示す、
請求項15に記載の書き込み装置。 - コンピュータに請求項1乃至8のいずれか1項に記載の記憶デバイスに対する書き込み方法を実行させるように構成されたコンピュータプログラム。
- 請求項17に記載の前記コンピュータプログラムを記憶するコンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310597968.2A CN104658608B (zh) | 2013-11-22 | 2013-11-22 | 存储设备的写入方法及写入装置 |
CN201310597968.2 | 2013-11-22 | ||
PCT/CN2014/091069 WO2015074514A1 (zh) | 2013-11-22 | 2014-11-14 | 存储设备的写入方法及写入装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017501483A JP2017501483A (ja) | 2017-01-12 |
JP6236720B2 true JP6236720B2 (ja) | 2017-11-29 |
Family
ID=53178926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016533651A Active JP6236720B2 (ja) | 2013-11-22 | 2014-11-14 | 記憶デバイスに対する書き込み方法および書き込み装置 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9898228B2 (ja) |
EP (2) | EP3428922B1 (ja) |
JP (1) | JP6236720B2 (ja) |
KR (1) | KR101810029B1 (ja) |
CN (2) | CN104658608B (ja) |
RU (1) | RU2640294C1 (ja) |
WO (1) | WO2015074514A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018126051A1 (de) * | 2018-01-12 | 2019-07-18 | Taiwan Semiconductor Manufacturing Co. Ltd. | Neuartige Speichervorrichtung |
CN111176561B (zh) * | 2019-12-20 | 2024-02-06 | 北京新忆科技有限公司 | 存储器的写入方法和装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604751A (en) * | 1984-06-29 | 1986-08-05 | International Business Machines Corporation | Error logging memory system for avoiding miscorrection of triple errors |
US5533194A (en) * | 1994-12-28 | 1996-07-02 | International Business Machines Corporation | Hardware-assisted high speed memory test apparatus and method |
US6216241B1 (en) * | 1998-10-08 | 2001-04-10 | Agere Systems Guardian Corp. | Method and system for testing multiport memories |
WO2000052684A1 (fr) * | 1999-03-03 | 2000-09-08 | Sony Corporation | Dispositif d'enregistrement, procede d'enregistrement, dispositif de reproduction et procede de reproduction |
US6671837B1 (en) * | 2000-06-06 | 2003-12-30 | Intel Corporation | Device and method to test on-chip memory in a production environment |
US7073106B2 (en) * | 2003-03-19 | 2006-07-04 | International Business Machines Corporation | Test method for guaranteeing full stuck-at-fault coverage of a memory array |
US7320100B2 (en) * | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US7281114B2 (en) * | 2003-12-26 | 2007-10-09 | Tdk Corporation | Memory controller, flash memory system, and method of controlling operation for data exchange between host system and flash memory |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
CN101217349A (zh) * | 2007-01-05 | 2008-07-09 | 中兴通讯股份有限公司 | 一种混合自动重传请求中比特收集的装置与方法 |
US8176395B2 (en) * | 2007-11-27 | 2012-05-08 | Macronix International Co., Ltd. | Memory module and writing and reading method thereof |
CN101251580A (zh) * | 2008-04-17 | 2008-08-27 | 中国科学院计算技术研究所 | 一种可诊断扫描链故障的电路装置及其诊断方法 |
US8037775B2 (en) | 2008-10-17 | 2011-10-18 | Raytheon Company | Passive hit locator system comprising carbon nanotube arrays |
KR101529880B1 (ko) * | 2008-10-31 | 2015-06-19 | 삼성전자주식회사 | 에러 추정 방법 및 정정 방법 |
US8543863B2 (en) | 2009-11-18 | 2013-09-24 | Microsoft Corporation | Efficiency of hardware memory access using dynamically replicated memory |
US8612828B2 (en) | 2009-12-22 | 2013-12-17 | Intel Corporation | Error correction mechanisms for 8-bit memory devices |
RU2455712C2 (ru) * | 2009-12-24 | 2012-07-10 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Способ тестирования оперативных запоминающих устройств |
US8839053B2 (en) | 2010-05-27 | 2014-09-16 | Microsoft Corporation | Error correcting pointers for non-volatile storage |
US8516315B2 (en) | 2010-09-03 | 2013-08-20 | Stmicroelectronics International N.V. | Testing of non stuck-at faults in memory |
WO2012106358A1 (en) | 2011-01-31 | 2012-08-09 | Everspin Technologies, Inc. | Method of reading and writing to a spin torque magnetic random access memory with error correcting code |
US8589762B2 (en) | 2011-07-05 | 2013-11-19 | International Business Machines Corporation | Adaptive multi-bit error correction in endurance limited memories |
US8996955B2 (en) * | 2011-11-16 | 2015-03-31 | HGST Netherlands B.V. | Techniques for storing data in stuck and unstable memory cells |
US9235465B2 (en) * | 2012-06-06 | 2016-01-12 | University of Pittsburgh—of the Commonwealth System of Higher Education | Recursively determined invertible set approach to correct multiple stuck-at faults in rewritable memory |
US9274884B2 (en) * | 2012-10-10 | 2016-03-01 | HGST Netherlands B.V. | Encoding and decoding data to accommodate memory cells having stuck-at faults |
US9070483B2 (en) | 2012-10-10 | 2015-06-30 | HGST Netherlands B.V. | Encoding and decoding redundant bits to accommodate memory cells having stuck-at faults |
US8812934B2 (en) | 2012-12-12 | 2014-08-19 | HGST Netherlands B.V. | Techniques for storing bits in memory cells having stuck-at faults |
-
2013
- 2013-11-22 CN CN201310597968.2A patent/CN104658608B/zh active Active
- 2013-11-22 CN CN201810109412.7A patent/CN108196799B/zh active Active
-
2014
- 2014-11-14 EP EP18161384.5A patent/EP3428922B1/en active Active
- 2014-11-14 RU RU2016124766A patent/RU2640294C1/ru active
- 2014-11-14 WO PCT/CN2014/091069 patent/WO2015074514A1/zh active Application Filing
- 2014-11-14 KR KR1020167015471A patent/KR101810029B1/ko active IP Right Grant
- 2014-11-14 JP JP2016533651A patent/JP6236720B2/ja active Active
- 2014-11-14 EP EP14864332.3A patent/EP3073492B1/en active Active
-
2016
- 2016-05-19 US US15/159,613 patent/US9898228B2/en active Active
-
2018
- 2018-01-17 US US15/873,634 patent/US10789012B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015074514A1 (zh) | 2015-05-28 |
US20160266847A1 (en) | 2016-09-15 |
CN108196799A (zh) | 2018-06-22 |
US20180143787A1 (en) | 2018-05-24 |
EP3428922B1 (en) | 2020-06-03 |
KR101810029B1 (ko) | 2017-12-18 |
US10789012B2 (en) | 2020-09-29 |
JP2017501483A (ja) | 2017-01-12 |
EP3073492A1 (en) | 2016-09-28 |
CN108196799B (zh) | 2021-03-30 |
EP3428922A1 (en) | 2019-01-16 |
WO2015074514A4 (zh) | 2015-11-05 |
CN104658608B (zh) | 2018-03-06 |
US9898228B2 (en) | 2018-02-20 |
EP3073492B1 (en) | 2018-05-30 |
KR20160085320A (ko) | 2016-07-15 |
CN104658608A (zh) | 2015-05-27 |
EP3073492A4 (en) | 2016-12-21 |
RU2640294C1 (ru) | 2017-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11150989B2 (en) | Method, device and computer program product for managing a storage system | |
EP3605331A1 (en) | Memory allocation method and server | |
US20200125115A1 (en) | Methods and systems of distributing task regions for a plurality of cleaning devices | |
JP6236720B2 (ja) | 記憶デバイスに対する書き込み方法および書き込み装置 | |
EP3553738B1 (en) | Histogram statistic circuit and multimedia processing system | |
Hitz et al. | Discrete extremes | |
CN109189336A (zh) | 一种存储系统线程调整方法、系统及电子设备和存储介质 | |
EP2829988B1 (en) | Storage apparatus, and system and method for executing access operations | |
CN104516823A (zh) | 一种数据存储方法和装置 | |
CN111178529A (zh) | 数据处理方法、装置、电子设备及可读存储介质 | |
US20180088866A1 (en) | Link management method and physical device | |
CN111158886A (zh) | 用于优化操作系统任务调度的方法、装置和智能设备 | |
AU2019200112A1 (en) | Reciprocal distribution calculating method and reciprocal distribution calculating system for cost accounting | |
US9218445B2 (en) | Implementing enhanced physical design quality using historical placement analytics | |
CN110210131B (zh) | 输电线路监控设备的选址方法及系统 | |
JP6191401B2 (ja) | 並列計算機システム、制御装置、並列計算機システムの制御方法及び制御装置の制御プログラム | |
CN110763197B (zh) | 一种姿态时间序列数据的异常值处理方法及系统 | |
US20160070849A1 (en) | Critical region identification | |
CN104965795B (zh) | 嵌入式系统静态内存池的分配方法 | |
US20220215237A1 (en) | Operation device and operation allocation method | |
CN111078957A (zh) | 基于图存储结构的存储方法 | |
WO2024097056A1 (en) | Systems, methods, and media for prioritizing read accesses to storage devices | |
CN117273102A (zh) | 用于池化加速器的装置及方法和芯片电路及计算设备 | |
CN117909637A (zh) | 数据处理装置、方法、电子设备和存储介质 | |
CN111277962A (zh) | 一种编队方法及相关设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6236720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |