JP6213187B2 - Data storage device and communication device including the same - Google Patents
Data storage device and communication device including the same Download PDFInfo
- Publication number
- JP6213187B2 JP6213187B2 JP2013244094A JP2013244094A JP6213187B2 JP 6213187 B2 JP6213187 B2 JP 6213187B2 JP 2013244094 A JP2013244094 A JP 2013244094A JP 2013244094 A JP2013244094 A JP 2013244094A JP 6213187 B2 JP6213187 B2 JP 6213187B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- microcomputer
- power
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、データ記憶装置およびそれを備える通信装置に関し、特に、パワーコンディショナから送信される情報を記憶するためのデータ記憶装置およびそれを備える通信装置に関する。 The present invention relates to a data storage device and a communication device including the data storage device, and more particularly to a data storage device for storing information transmitted from a power conditioner and a communication device including the data storage device.
近年の家庭内負荷および電力系統へ交流電力を供給する発電システムにおいては、自家発電量や商用電力系統からの購入電力量をユーザに表示するために、モニタ装置を設置したものが採用されている。 In a power generation system that supplies AC power to a domestic load and power system in recent years, a system in which a monitor device is installed is used to display to the user the amount of private power generation or the amount of power purchased from a commercial power system. .
このような発電システムでは、パワーコンディショナからの２芯通信線を送信ユニットに接続して、パワーコンディショナから自家発電量や購入電力量に関するデータを送信ユニットに送信する。その際、パワーコンディショナは、送信ユニットに対して電源を供給しつつ通信信号を送受信する電源重畳方式で通信を行なうことにより、送信ユニットに電力を供給できるようにしている。送信ユニットは、受信したデータを格納するための不揮発性メモリを備えており、パワーコンディショナから電源の供給を受けてデータの書込み動作を実行する。そして、送信ユニットは、モニタ装置と通信を行なうことにより、不揮発性メモリに格納したデータをモニタ装置に表示させることができる。 In such a power generation system, the two-core communication line from the power conditioner is connected to the transmission unit, and data relating to the private power generation amount and the purchased power amount is transmitted from the power conditioner to the transmission unit. At that time, the power conditioner can supply power to the transmission unit by performing communication by a power supply superposition method of transmitting and receiving communication signals while supplying power to the transmission unit. The transmission unit includes a non-volatile memory for storing received data, and receives a power supply from the power conditioner to execute a data write operation. The transmission unit can display data stored in the nonvolatile memory on the monitor device by communicating with the monitor device.
しかしながら、上記のような発電システムにおいて、電力系統の停電が発生した場合には、パワーコンディショナから送信ユニットに対する電源供給が途絶えてしまう。これにより、送信ユニットは、不揮発性メモリへのデータの書込み動作を正常に行なうことができず、誤ったデータを書き込んでしまう可能性がある。 However, in the power generation system as described above, when a power failure occurs in the power system, power supply from the power conditioner to the transmission unit is interrupted. As a result, the transmission unit may not normally perform the data write operation to the nonvolatile memory, and may write incorrect data.
このような不揮発性メモリに対するデータ書込み動作の途中で停電状態に陥った場合の対策として、特開２０００−４００３７号公報（特許文献１）には、商用電源を直流電源に変換する安定化電源と当該直流電源を電子装置内で使用する電圧に変換する電圧レギュレータとを接続する電源線に対して並列に、電源電圧保持用のコンデンサを接続したデータ保護装置が開示される。停電状態に陥る場合には、まず安定化電源の出力電圧が降下し始め、続いて電圧レギュレータの出力電圧が降下し始める。このとき電源電圧保持用コンデンサは、安定化電源の出力電圧が緩やかに降下するように作用する。 As a countermeasure when a power failure occurs during the data write operation to such a nonvolatile memory, Japanese Patent Application Laid-Open No. 2000-40037 (Patent Document 1) describes a stabilized power source that converts commercial power into a DC power source. A data protection device is disclosed in which a power supply voltage holding capacitor is connected in parallel to a power supply line that connects a DC regulator to a voltage regulator that converts the DC power into a voltage used in the electronic device. When a power failure occurs, the output voltage of the stabilized power supply starts to drop first, and then the output voltage of the voltage regulator starts to drop. At this time, the power supply voltage holding capacitor acts so that the output voltage of the stabilized power supply gradually drops.
上記の特許文献１に記載されるデータ保護装置によれば、安定化電源から供給される電圧の電圧降下が緩やかになったことにより、電子装置の構成要素である中央演算装置、不揮発性メモリおよびスタティックメモリ等が動作不能となる電圧まで降下するまでに要する時間を稼ぐことができる。 According to the data protection device described in Patent Document 1 described above, since the voltage drop of the voltage supplied from the stabilized power supply has become gradual, a central processing unit, a nonvolatile memory, and It is possible to earn time required for the static memory or the like to drop to a voltage at which it cannot operate.
しかしながら、停電状態においても電圧レギュレータが中央演算装置や不揮発性メモリ等の構成要素に対して動作電圧を供給し続けるためには、電源電圧保持用のコンデンサを容量の大きいもので構成する必要があり、装置の大型化や高コスト化が問題となっていた。 However, in order for the voltage regulator to continue to supply the operating voltage to the components such as the central processing unit and the nonvolatile memory even in a power failure state, it is necessary to configure the capacitor for holding the power supply voltage with a large capacity. The increase in size and cost of the apparatus has been a problem.
この発明は、このような問題点を解決するためになされたものであって、その目的は、不揮発性メモリに対するデータの書込み動作中にデータ記憶装置への電源供給が停止した場合においても、書込み動作を正常に行なうことが可能なデータ記憶装置およびそれを備える通信装置を提供することである。 The present invention has been made to solve such a problem, and the object of the present invention is to write data even when the power supply to the data storage device is stopped during the data write operation to the nonvolatile memory. It is an object to provide a data storage device capable of normally performing an operation and a communication device including the same.
本発明によるデータ記憶装置は、不揮発性メモリと、不揮発性メモリに対するデータの書込みを行なうマイコンと、外部電源電圧をマイコンの動作電圧に変換する第１の電源回路と、マイコンから送信されるイネーブル信号を受ける入力端子を有し、所定電圧以上に活性化されたイネーブル信号に応答して活性化され、外部電源電圧を不揮発性メモリの動作電圧に変換する第２の電源回路とを備える。マイコンは、第１の電源回路から動作電圧の供給を受けてイネーブル信号を活性化する。データ記憶装置は、マイコンと入力端子とを結ぶイネーブル信号の信号線上に設けられ、第１および第２の電源回路への電圧供給が停止したときに、少なくとも不揮発性メモリにデータを書き込むのに要する所定時間、イネーブル信号を所定電圧以上に維持するための遅延回路をさらに備える。 A data storage device according to the present invention includes a nonvolatile memory, a microcomputer that writes data to the nonvolatile memory, a first power supply circuit that converts an external power supply voltage into an operating voltage of the microcomputer, and an enable signal transmitted from the microcomputer And a second power supply circuit that is activated in response to an enable signal activated to a predetermined voltage or higher and converts an external power supply voltage to an operating voltage of the nonvolatile memory. The microcomputer receives the operation voltage supplied from the first power supply circuit and activates the enable signal. The data storage device is provided on the signal line of the enable signal connecting the microcomputer and the input terminal, and is required to write data to at least the nonvolatile memory when the voltage supply to the first and second power supply circuits is stopped. A delay circuit is further provided for maintaining the enable signal at a predetermined voltage or higher for a predetermined time.
上記データ記憶装置において、不揮発性メモリ用の電源回路は、マイコン用の電源回路と別体にされた上で、マイコンから与えられる活性状態のイネーブル信号に応答して不揮発性メモリの動作電圧を生成する。そして、上記構成において、不揮発性メモリ用の電源回路には、遅延回路で遅延させたイネーブル信号が入力される。これにより、系統の停電等の発生によってデータ記憶装置への電源供給が遮断したときには、マイコンがリセットするタイミングから遅れてイネーブル信号が非活性化される。イネーブル信号が活性状態を保っている時間が、不揮発性メモリへのデータの書込みに要する所定時間以上となるようにイネーブル信号を遅延させることにより、不揮発性メモリ用の電源回路は少なくとも所定時間、不揮発性メモリに動作電圧を供給することができるため、不揮発性メモリに対するデータの書込みを正常に行なうことができる。 In the above data storage device, the power supply circuit for the nonvolatile memory is separated from the power supply circuit for the microcomputer, and generates an operating voltage for the nonvolatile memory in response to an active enable signal given from the microcomputer. To do. In the above configuration, the enable signal delayed by the delay circuit is input to the power supply circuit for the nonvolatile memory. Thus, when the power supply to the data storage device is interrupted due to the occurrence of a power failure or the like of the system, the enable signal is deactivated with a delay from the timing when the microcomputer is reset. By delaying the enable signal so that the time for which the enable signal remains active is longer than the predetermined time required for writing data to the non-volatile memory, the power supply circuit for the non-volatile memory is nonvolatile for at least the predetermined time. Since the operating voltage can be supplied to the non-volatile memory, data can be normally written to the non-volatile memory.
好ましくは、第１および第２の電源回路への電圧供給が停止した時刻から少なくとも所定時間が経過するまで、第２の電源回路の出力電圧は不揮発性メモリの動作電圧範囲内に維持される。 Preferably, the output voltage of the second power supply circuit is maintained within the operating voltage range of the nonvolatile memory until at least a predetermined time elapses from the time when the voltage supply to the first and second power supply circuits is stopped.
これによれば、不揮発性メモリは、不揮発性メモリ用の電源回路から動作電圧の供給を受けてデータの書込み動作を確実に行なうことができる。 According to this, the nonvolatile memory can reliably perform the data write operation by receiving the operation voltage supplied from the power supply circuit for the nonvolatile memory.
好ましくは、遅延回路は、信号線に接続された積分回路を含む。
このようにすれば、簡易な回路構成で本発明によるデータ記憶装置を実現できる。
Preferably, the delay circuit includes an integration circuit connected to the signal line.
In this way, the data storage device according to the present invention can be realized with a simple circuit configuration.
好ましくは、第１および第２の電源回路は、外部電源電圧が供給される電源線に対して並列に接続される。 Preferably, the first and second power supply circuits are connected in parallel to a power supply line to which an external power supply voltage is supplied.
このように不揮発性メモリ用の電源回路をマイコン用の電源回路と別体にしたことにより、データ記憶装置への電源供給が停止した後、不揮発性メモリ用の電源回路から供給される不揮発性メモリの動作電圧を徐々に低下させることができる。 As described above, the power supply circuit for the nonvolatile memory is separated from the power supply circuit for the microcomputer so that the power supply to the data storage device is stopped and then the nonvolatile memory supplied from the power supply circuit for the nonvolatile memory. The operating voltage can be gradually reduced.
好ましくは、通信装置は、パワーコンディショナと、パワーコンディショナから送信される情報を記憶する上記データ記憶装置と、上記データ記憶装置から読み出した情報を表示するモニタ装置とを備える。 Preferably, the communication device includes a power conditioner, the data storage device that stores information transmitted from the power conditioner, and a monitor device that displays information read from the data storage device.
上記通信装置において、データ記憶装置は書込み動作を正常に行なうことができるため、正確なデータをモニタ装置に表示させることができる。 In the above communication device, the data storage device can perform the writing operation normally, so that accurate data can be displayed on the monitor device.
本発明によれば、不揮発性メモリに対するデータの書込み動作中にデータ記憶装置への電源供給が停止した場合においても、書込み動作を正常に行なうことができる。 According to the present invention, even when the power supply to the data storage device is stopped during the data write operation to the nonvolatile memory, the write operation can be normally performed.
本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当する部分については、同一符号を付してその説明は繰り返さない。 Embodiments of the present invention will be described in detail with reference to the drawings. Note that the same or corresponding parts in the drawings are denoted by the same reference numerals and description thereof will not be repeated.
［通信装置の構成］
図１は、この発明の実施の形態に従う通信装置が適用される発電システムの全体構成図である。
[Configuration of communication device]
FIG. 1 is an overall configuration diagram of a power generation system to which a communication device according to an embodiment of the present invention is applied.
図１を参照して、発電システムは、パワーコンディショナ１０と、太陽電池パネルにより主構成される発電部１２と、分電盤５０と、負荷設備５５と、電気メータ６０と、ガスメータ６２と、水道メータ６４と、送信ユニット２０と、モニタ装置４０とを備える。
Referring to FIG. 1, the power generation system includes a
パワーコンディショナ１０は、発電部１２で発電される直流電力を交流電力に変換して商用電源などの系統１に連系させる。パワーコンディショナ１０はさらに、家庭内負荷または構内負荷などの負荷設備５５に交流電力を供給するとともに、余剰電力を系統１へ逆潮流するように構成される。パワーコンディショナ１０は、図示は省略するが、発電部１２から供給される直流電力を昇圧するコンバータと、該コンバータで昇圧された直流電力を系統１に連系可能な交流電力に変換するインバータと、該インバータから出力される交流電力を系統１に連系させるための系統連系リレーとを含んでいる。
The
系統１は、電力会社などから供給される商用の交流電源である。系統１の引き込み線は、電気メータ６０を介して分電盤５０に接続されている。パワーコンディショナ１０には分電盤５０を介して系統電力が供給されている。電気メータ６０は、系統１からの受電電力（買電電力）を計測する買電用メータと、系統１へ逆潮流される電力（売電電力）を計測する売電用メータとを含む。
System 1 is a commercial AC power source supplied from an electric power company or the like. The lead-in wire of the system 1 is connected to the
分電盤５０は系統電力を負荷設備５５に供給する。分電盤５０には、系統電力の供給を受ける電力測定ユニット５２が設けられている。電力測定ユニット５２は、系統電力の系統電圧を検出する電圧センサと、系統１を流れる電流を検出する電流センサ（カレントトランス）とを含む。電力測定ユニット５２は、これらのセンサの検出値に基づいて、所定の単位時間あたりの系統１からの受電電力量を周期的に演算する。そして、電力測定ユニット５２は、演算により求められた受電電力量に関するデータを通信線５４を介してパワーコンディショナ１０へシリアル通信により送信する。演算により求められる受電電力量は、系統１から電力を購入（買電）している場合は正の値となり、系統１へ逆潮流（売電）している場合は負の値となる。なお、電力量に代えて単位時間あたりの平均電力を示すデータをパワーコンディショナ１０へ送信することもできる。
The
パワーコンディショナ１０には、家庭内で消費されるガス量を計測するガスメータ６２および家庭内で消費される水道水量を計測する水道メータ６４が接続されている。パワーコンディショナ１０は、これらのメータから消費ガス量および消費水道水量に関するデータを受信する。
Connected to the
パワーコンディショナ１０は、発電部１２の発電電力量を演算するために、系統１の電圧を検出する電圧センサと、インバータの出力電流を検出する電流センサとを含む。パワーコンディショナ１０は、これらのセンサの検出値に基づいて、所定の単位時間あたりの発電電力量を周期的に演算する。パワーコンディショナ１０は、演算により求められた発電電力量に関するデータを、上述した受電電力量、消費ガス量および消費水道水量に関するデータとともに送信ユニット２０へ送信する。なお、送信ユニット２０に送信するデータには、上記のデータの他、発電システムの状態などの各種データを含ませることができる。また、図示は省略するが、送信ユニット２０と給湯器とを通信線で結ぶ構成とすれば、給湯器の運転状態を示すデータを送信ユニット２０に送信することができる。
The
具体的には、送信ユニット２０は、パワーコンディショナ１０と２芯通信線１４で接続されており、パワーコンディショナ１０との間で有線通信を行なう。パワーコンディショナ１０は、系統１または発電部１２から供給される電力を利用して、送信ユニット２０に対して電源を供給しつつ通信信号を送受信する電源重畳方式で通信を行なう。
Specifically, the
送信ユニット２０は、内部に不揮発性メモリを備えており、パワーコンディショナ１０から送信される各種データを記憶する。この不揮発性メモリとしては、代表的には、シリアルフラッシュメモリ等の半導体メモリが適用される。すなわち、送信ユニット２０は「データ記憶装置」を構成する。
The
送信ユニット２０とモニタ装置４０とは、特定小電力無線を利用して通信を行なう。通信には、無線ＬＡＮ（Local Area Network）やＺｉｇＢｅｅ（登録商標）などを利用してもよい。送信ユニット２０は、不揮発性メモリに格納している各種データを読み出し、その読み出した各種データをモニタ装置４０に向けて送信する。モニタ装置４０は、送信ユニット２０から受信した各種データを表示部に表示させる。このようにして、家庭内での電力、ガスおよび水道水などエネルギーの使用状況などの情報をユーザに提供することができる。なお、モニタ装置４０としては、専用のモニタ装置を設けてもよく、または給湯器等のリモコンを用いてもよい。
The
以上に述べたように、送信ユニット２０は、パワーコンディショナ１０から送信される発電システムの各種データを受信して内蔵する不揮発性メモリに格納するとともに、その格納した各種データをモニタ装置４０に送信して表示させることができる。パワーコンディショナ１０、送信ユニット２０およびモニタ装置４０は「通信装置」を構成する。
As described above, the
この通信装置において、送信ユニット２０は、パワーコンディショナ１０から電源の供給を受けてデータの書込み動作を行なう。そのため、系統１に停電が発生したとき、または発電部１２が発電不能となったときには、送信ユニット２０に対する電源供給が途絶えてしまうため、不揮発性メモリへのデータの書込み動作を正常に行なうことができず、誤ったデータを書き込んでしまう可能性がある。
In this communication apparatus, the
この実施の形態では、停電等によって送信ユニット２０に対する電源供給が停止した場合には、不揮発性メモリに対する電源供給を少なくともデータの書込みに要する所定時間継続させる。これにより、電源供給が停止したときに不揮発性メモリに誤ったデータが書き込まれるのを防止する。
In this embodiment, when the power supply to the
［送信ユニットの構成］
以下、この発明の実施の形態による送信ユニット２０の構成を説明する。図２は、図１に示した送信ユニット２０の構成を詳細に示す機能ブロック図である。
[Configuration of transmission unit]
The configuration of the
図２を参照して、送信ユニット２０は、入力端子２２と、ＤＣ／ＤＣコンバータ２４と、内部回路２６と、マイコン（マイクロコンピュータ）３０と、通信線３４と、シリアルフラッシュメモリ３２と、電圧レギュレータ３６，３８とを含む。
Referring to FIG. 2, the
入力端子２２は、２芯通信線１４を介してパワーコンディショナ１０（図１）に接続される。入力端子２２は、２芯通信線１４から電源の供給を受けるとともに、各種データを受け付ける。以下の説明では、パワーコンディショナ１０から送信ユニット２０の入力端子２２に供給される電源電圧を「外部電源電圧ＶＤＤ」とも称し、外部電源電圧ＶＤＤを電圧変換することによって生成される送信ユニット２０の動作電圧を「内部電源電圧ＶＣＣ」とも称する。
The
ＤＣ／ＤＣコンバータ２４は、入力端子２２に接続され、外部電源電圧ＶＤＤとマイコン３０および内部回路２６の間で電圧変換動作を行なう。具体的には、ＤＣ／ＤＣコンバータ２４は、外部電源電圧ＶＤＤを降圧して内部電源電圧ＶＣＣ＿ＭＣを生成する。マイコン３０は内部電源電圧ＶＣＣ＿ＭＣの供給を受けて動作する。すなわち、ＤＣ／ＤＣコンバータ２４は、外部電源電圧ＶＤＤをマイコン３０の動作電圧ＶＣＣ＿ＭＣに変換する電源回路を構成する。たとえばＤＣ／ＤＣコンバータ２４は、外部電源電圧ＶＤＤである１２Ｖを内部電源電圧ＶＣＣ＿ＭＣである３．３Ｖに変換する。
The DC /
マイコン３０は、送信ユニット２０の各部を制御する制御中枢であり、予め搭載される制御プログラムに従って各種制御を実行する。マイコン３０は、通信線３４を介して不揮発性メモリであるシリアルフラッシュメモリ３２に接続されている。マイコン３０は、内部電源電圧ＶＣＣ＿ＭＣを動作電圧として、入力端子２２から送信される各種データをシリアルフラッシュメモリ３２に書き込む。
The
電圧レギュレータ３６および電圧レギュレータ３８は、入力端子２２およびシリアルフラッシュメモリ３２の間に直列に接続されている。電圧レギュレータ３６は、入力端子２２に接続され、入力端子２２と電圧レギュレータ３８との間で電圧変換動作を行なう。具体的には、電圧レギュレータ３６は、外部電源電圧ＶＤＤを降圧して内部電源電圧ＶＣＣを生成する。電圧レギュレータ３８は、電圧レギュレータ３６とシリアルフラッシュメモリ３２との間で電圧変換動作を行なう。具体的には、電圧レギュレータ３８は、内部電源電圧ＶＣＣを降圧して内部電源電圧ＶＣＣ＿ＳＦを生成する。シリアルフラッシュメモリ３２は内部電源電圧ＶＣＣ＿ＳＦの供給を受けて動作する。具体的には、シリアルフラッシュメモリ３２は、内部電源電圧ＶＣＣ＿ＳＦを動作電圧として、マイコン３０から送信される各種データを格納する。すなわち、電圧レギュレータ３６および電圧レギュレータ３８は、外部電源電圧ＶＤＤをシリアルフラッシュメモリ３２の動作電圧ＶＣＣ＿ＳＦに変換する電源回路を構成する。たとえば電圧レギュレータ３６は外部電源電圧ＶＤＤである１２Ｖを内部電源電圧ＶＣＣである５Ｖに変換し、電圧レギュレータ３８は内部電源電圧ＶＣＣである５Ｖを内部電源電圧ＶＣＣ＿ＳＦである３．３Ｖに変換する。
The
このシリアルフラッシュメモリ３２の電源回路において、電圧レギュレータ３８には、マイコン３０からオンオフ信号が与えられる。電圧レギュレータ３８は、オンオフ信号が活性状態（Ｈレベル）であるときに活性化されて電圧変換動作を実行し、内部電源電圧ＶＣＣ＿ＳＦを生成する。一方、電圧レギュレータ３８は、オンオフ信号が非活性状態（Ｌレベル）であるときに非活性化されて電圧変換動作を停止する。
In the power supply circuit of the
［シリアルフラッシュメモリの電源回路の具体的構成］
図３は、図２に示したシリアルフラッシュメモリ３２の電源回路の構成を具体的に示した回路図である。
[Specific configuration of power supply circuit of serial flash memory]
FIG. 3 is a circuit diagram specifically showing the configuration of the power supply circuit of the
図３を参照して、シリアルフラッシュメモリ３２の電源回路は、電圧レギュレータ３６および電圧レギュレータ３８から構成される。電圧レギュレータ３６は、レギュレータＩＣ３５およびダイオードＤ１を含む。レギュレータＩＣ３５は、入力端子ＩＮが外部電源電圧ＶＤＤの電源線７０に接続され、出力端子ＯＵＴが内部電源電圧ＶＣＣの電源線７２に接続される。レギュレータＩＣ３５は、外部電源電圧ＶＤＤ（１２Ｖ）を内部電源電圧ＶＣＣ（５Ｖ）に変換する。電源線７０および電源線７２の間には逆流防止用のダイオードＤ１が接続されている。
Referring to FIG. 3, the power supply circuit of
電圧レギュレータ３８は、レギュレータＩＣ３７と、ダイオードＤ２と、イネーブル信号生成回路８０と、遅延回路８２とを含む。レギュレータＩＣ３７は、入力端子ＩＮが電源線７２に接続され、出力端子ＯＵＴが内部電源電圧ＶＣＣ＿ＳＦの電源線７５に接続される。レギュレータＩＣ３７は、内部電源電圧ＶＣＣ（５Ｖ）を内部電源電圧ＶＣＣ＿ＳＦ（３．３Ｖ）に変換する。電源線７２および電源線７５の間には逆流防止用のダイオードＤ２が接続されている。
The
電源線７５はシリアルフラッシュメモリ３２の電源端子ＶＣＣに接続される。シリアルフラッシュメモリ３２は、電源端子ＶＣＣに内部電源電圧ＶＣＣ＿ＳＦ（３．３Ｖ）の供給を受けて、マイコン３０から送信されるデータの書込み動作を実行する。
The
シリアルフラッシュメモリ３２とマイコン３０とは通信線３４を介してデータおよび指示などの各種信号をやり取りする。具体的には、マイコン３０は、電源端子ＶＣＣにＤＣ／ＤＣコンバータ２４（図２）から供給される内部電源電圧ＶＣＣ＿ＭＣ（３．３Ｖ）を受けて動作する。マイコン３０は、通信線３４を介して、シリアルフラッシュメモリ３２へのアクセスを有効とするためのチップセレクト信号ＣＳを送信する。チップセレクト信号ＣＳがＨレベルに活性化されているとき、シリアルフラッシュメモリ３２へのアクセスが有効になる。
The
マイコン３０は、チップセレクト信号ＣＳをＨレベルに活性化した状態で、出力端子ＯＵＴからパワーコンディショナ１０（図１）から送信された各種データを送信する。シリアルフラッシュメモリ３２は、通信線３４を介してデータ入力端子ＤＩに各種データを受けると、各種データを受け付けたことを示す応答信号を生成してデータ出力端子ＤＯから送信する。マイコン３０は、この応答信号を通信線３４を介して入力端子ＩＮに受ける。マイコン３０およびシリアルフラッシュメモリ３２は、これらの通信をマイコン３０内部で生成されるクロック信号ＣＬＫに同期したタイミングで行なう。
The
マイコン３０はさらに、オンオフ信号を生成して信号線７８へ出力する。オンオフ信号は上述のように、電圧レギュレータ３８の活性化および非活性化を制御するための信号である。オンオフ信号は高電圧状態を活性状態（Ｈレベル）とし、低電圧状態を非活性状態（Ｌレベル）とする。電圧レギュレータ３８は、Ｈレベルのオンオフ信号に応答して活性化されて電圧変換動作を実行し、Ｌレベルのオンオフ信号に応答して非活性化されて電圧変換動作を停止する。
The
具体的には、電圧レギュレータ３８において、レギュレータＩＣ３７は、外部から入力されるチップイネーブル信号ＣＥを受け付ける信号入力端子ＣＥと、接地線７４を介して接地電圧を受ける接地端子ＧＮＤとを含む。信号入力端子ＣＥは、チップイネーブル信号ＣＥの信号線７３に接続されている。信号線７８および信号線７３の間には、オンオフ信号をチップイネーブル信号ＣＥに変換するイネーブル信号生成回路８０が設けられている。
Specifically, in the
イネーブル信号生成回路８０は、ＰＮＰトランジスタＴｒ１と、ＮＰＮトランジスタＴｒ２と、抵抗素子Ｒ３〜Ｒ６と、コンデンサＣ２とを含む。ＮＰＮトランジスタＴｒ２は、ベース電極が抵抗素子Ｒ４を介して信号線７８に接続され、エミッタ電極が接地電圧に接続される。ＮＰＮトランジスタＴｒ２のベース電極およびエミッタ電極の間には抵抗素子Ｒ３が接続される。ＮＰＮトランジスタＴｒ２は、コレクタ電極が容量素子Ｃ２を介して内部電源電圧ＶＣＣの電源線７１に接続される。ＰＮＰトランジスタＴｒ１は、ベース電極が抵抗素子Ｒ６を介してＮＰＮトランジスタＴｒ２のコレクタ電極に接続され、エミッタ電極が電源線７１に接続され、コレクタ電極が抵抗素子Ｒ２を介して信号線７３に接続される。ＰＮＰトランジスタＴｒ１のベース電極およびエミッタ電極の間には抵抗素子Ｒ５が接続される。
The enable
マイコン３０からイネーブル信号生成回路８０に与えられるオンオフ信号がＨレベルのとき、ＮＰＮトランジスタＴｒ２は導通（オン）状態になる。そして、ＮＰＮトランジスタＴｒ２がオン状態になると、ベース−エミッタ間に順方向電圧が印加されることによってＰＮＰトランジスタＴｒ１はオン状態になる。これにより、電源線７１と信号線７３とが電気的に接続されるため、内部電源電圧ＶＣＣに応じて高電圧状態（Ｈレベル）に活性化されたチップイネーブル信号ＣＥが信号線７３を通じてレギュレータＩＣ３７の信号入力端子ＣＥに入力される。なお、信号線７３上には、チップイネーブル信号ＣＥがＬレベルからＨレベルに切換わるときに生じる突入電流を防止するために、抵抗素子Ｒ２が介挿されている。レギュレータＩＣ３７は、Ｈレベルのチップイネーブル信号ＣＥを受けて活性化されることにより電圧変換動作を実行し、内部電源電圧ＶＣＣ＿ＳＦを生成する。シリアルフラッシュメモリ３２は、電源端子ＶＣＣに内部電源電圧ＶＣＣ＿ＳＦの供給を受けてデータの書込み動作を実行する。
When the on / off signal supplied from the
これに対して、停電の発生等に起因して送信ユニット２０への電源供給が停止した場合には、ＤＣ／ＤＣコンバータ２４および電圧レギュレータ３６に対する外部電源電圧ＶＤＤの供給が遮断される。このとき、ＤＣ／ＤＣコンバータ２４から電源供給を受ける電源線は内部回路２６およびマイコン３０が接続されて負荷が大きいため、電源供給の停止後に内部電源電圧ＶＣＣ＿ＭＣの電圧レベルは急速に低下する。そして、内部電源電圧ＶＣＣ＿ＭＣの電圧レベルがマイコン３０の動作電圧範囲の下限値（たとえば２．８Ｖ）を下回ったとき、マイコン３０はリセットされてしまう。
On the other hand, when the power supply to the
マイコン３０がリセットされると、マイコン３０から出力されるオンオフ信号もＨレベルからＬレベルに変化するため、イネーブル信号生成回路８０では、ＮＰＮトランジスタＴｒ２およびＰＮＰトランジスタＴｒ１がともに、オン状態から非導通（オフ）状態に変化する。これにより、チップイネーブル信号ＣＥは低電圧状態（Ｌレベル）に非活性化される。そして、Ｌレベルのチップイネーブル信号ＣＥに応答して電圧レギュレータ３８（レギュレータＩＣ３７）が非活性化されて電圧変換動作を停止する。この結果、シリアルフラッシュメモリ３２への内部電源電圧ＶＣＣ＿ＳＦの供給が停止されてしまうため、シリアルフラッシュメモリ３２は正常なデータ書込み動作を行なうことが困難となる。
When the
この実施の形態では、シリアルフラッシュメモリ３２の電源回路を、マイコン３０の電源回路とは別体としている。このようにシリアルフラッシュメモリ３２専用の電源回路を設けることによって、外部電源電圧ＶＤＤの供給が停止したときの内部電源電圧ＶＣＣ＿ＳＦの電圧レベルの急速な低下を抑えている。
In this embodiment, the power supply circuit of the
さらに、この実施の形態では、マイコン３０からレギュレータＩＣ３７に入力されるチップイネーブル信号ＣＥを遅延させる。上述のように、チップイネーブル信号ＣＥは、マイコン３０のリセットによってＬレベルに非活性化される。このチップイネーブル信号ＣＥの非活性化のタイミングを遅らせることで、シリアルフラッシュメモリ３２の電源回路の電圧変換動作を確保する。
Furthermore, in this embodiment, the chip enable signal CE input from the
具体的には、チップイネーブル信号ＣＥの信号線７３上には遅延回路８２が設けられる。この遅延回路８２は、たとえば信号線７３と接地電圧との間に並列に接続されるコンデンサＣ１および抵抗素子Ｒ１を含む積分回路により構成される。オンオフ信号がＨレベルのとき、Ｈレベルに活性化されたチップイネーブル信号ＣＥを受けて信号線７３は高電圧状態に駆動される。このとき遅延回路８２のコンデンサＣ１は信号線７３の電圧に充電される。
Specifically, a
これに対して、オンオフ信号がＨレベルからＬレベルに非活性化されたときには、ＮＰＮトランジスタＴｒ２およびＰＮＰトランジスタＴｒ１がともにオフ状態にされるため、コンデンサＣ１の充電が停止される。コンデンサＣ１に蓄積された電荷が抵抗素子Ｒ１を経由して放電されることによって、チップイネーブル信号ＣＥは、オンオフ信号がＨレベルからＬレベルに変化したタイミングから遅延回路８２による遅延時間経過後に、ＨレベルからＬレベルに変化する。この遅延回路８２における遅延時間を、少なくともシリアルフラッシュメモリ３２が１回のデータ書込み動作に要する所定時間を含むように設定する。これにより、遅延回路８２の遅延時間内において、Ｈレベルのチップイネーブル信号ＣＥを受けてレギュレータＩＣ３７は内部電源電圧ＶＣＣ＿ＳＦを生成する。この結果、シリアルフラッシュメモリ３２は、内部電源電圧ＶＣＣ＿ＳＦの供給を受けてデータ書込み動作を行なうことができる。
On the other hand, when the on / off signal is deactivated from the H level to the L level, the NPN transistor Tr2 and the PNP transistor Tr1 are both turned off, and charging of the capacitor C1 is stopped. When the electric charge accumulated in the capacitor C1 is discharged through the resistance element R1, the chip enable signal CE becomes H level after the delay time by the
なお、遅延回路８２の構成は本発明に係る「遅延回路」の構成の一例である。上述のように、チップイネーブル信号ＣＥを遅延する遅延回路を設けること、およびその遅延回路によって遅延時間を制御できることが重要であって、遅延回路の構成は上記の構成に限定されるものではない。
The configuration of the
ここで、外部電源電圧ＶＤＤの供給停止によってレギュレータＩＣ３７が生成する内部電源電圧ＶＣＣ＿ＳＦは徐々に低下する。そして、内部電源電圧ＶＣＣ＿ＳＦの電圧レベルがシリアルフラッシュメモリ３２の動作電圧範囲の下限値（たとえば２．７Ｖ）を下回ったとき、シリアルフラッシュメモリ３２はデータ書込み動作が不能となる。ただし、この実施の形態では、上記のようにシリアルフラッシュメモリ３２専用の電源回路を設けたことにより、外部電源電圧ＶＤＤの供給が停止した後においても、Ｈレベルのチップイネーブル信号ＣＥを受けてレギュレータＩＣ３７が生成する内部電源電圧ＶＣＣ＿ＳＦの電圧レベルを、少なくともシリアルフラッシュメモリ３２が１回のデータ書込み動作に要する所定時間、シリアルフラッシュメモリ３２の動作電圧範囲内に維持することが可能である。
Here, the internal power supply voltage VCC_SF generated by the
図４は、この発明の実施の形態に係る送信ユニットへの電源供給が停止したときの内部電源回路の動作を説明するためのタイミングチャートである。 FIG. 4 is a timing chart for explaining the operation of the internal power supply circuit when the power supply to the transmission unit according to the embodiment of the present invention is stopped.
図４を参照して、送信ユニット２０において、ＤＣ／ＤＣコンバータ２４は、パワーコンディショナ１０から外部電源電圧ＶＤＤ（たとえば１２Ｖ）の供給を受けて所定電圧Ｖ１（たとえば３．３Ｖ）の内部電源電圧ＶＣＣ＿ＭＣを生成してマイコン３０へ供給する。
Referring to FIG. 4, in
電圧レギュレータ３６は、外部電源電圧ＶＤＤ（１２Ｖ）の供給を受けて所定電圧（たとえば５Ｖ）の内部電源電圧ＶＣＣを生成して電圧レギュレータ３８へ供給する。電圧レギュレータ３８は、内部電源電圧ＶＣＣを所定電圧Ｖ３（たとえば３．３Ｖ）の内部電源電圧ＶＣＣ＿ＳＦに変換してシリアルフラッシュメモリ３２へ供給する。
The
停電の発生等によって外部電源電圧ＶＤＤの供給が停止されたとき（時刻ｔ１）、ＤＣ／ＤＣコンバータ２４から供給される内部電源電圧ＶＣＣ＿ＭＣは所定電圧Ｖ１（３．３Ｖ）から急速に低下する。そして、内部電源電圧ＶＣＣ＿ＭＣがマイコンの動作電圧範囲の下限値Ｖｔｈ＿ＭＣ（たとえば２．８Ｖ）を下回ると（時刻ｔ２）、マイコン３０はリセットされる。このため、マイコン３０から電圧レギュレータ３８に向けて出力されるオンオフ信号はＨレベルからＬレベルに変化する。
When the supply of the external power supply voltage VDD is stopped due to the occurrence of a power failure or the like (time t1), the internal power supply voltage VCC_MC supplied from the DC /
電圧レギュレータ３８において、マイコン３０から与えられるオンオフ信号は、イネーブル信号生成回路８０によってチップイネーブル信号ＣＥに変換されてレギュレータＩＣ３７の信号入力端子ＣＥに入力される。チップイネーブル信号ＣＥは、信号線７３上に設けられた遅延回路８２により遅延されることにより、時刻ｔ２以降、所定電圧Ｖ２（Ｈレベル）から徐々に低下する。そして、チップイネーブル信号ＣＥは所定の閾値電圧Ｖｔｈ＿ＣＥに達したとき（時刻ｔ５）、ＨレベルからＬレベルに変化する。このようにして、オンオフ信号がＬレベルに非活性化した時点（時刻ｔ２）から遅延回路８２における遅延時間ΔＴ３経過後（時刻ｔ５）において、チップイネーブル信号ＣＥはＬレベルに非活性化される。
In the
このとき、電圧レギュレータ３８においては、外部電源電圧ＶＤＤの供給が停止された時点（時刻ｔ１）以降、電圧レギュレータ３６から供給される内部電源電圧ＶＣＣが所定電圧（５Ｖ）から緩やかに低下する。レギュレータＩＣ３７は、信号入力端子ＣＥにＨレベルのチップイネーブル信号ＣＥを受けると、内部電源電圧ＶＣＣを電圧変換して内部電源電圧ＶＣＣ＿ＳＦを生成する。内部電源電圧ＶＣＣ＿ＳＦは、マイコン３０がリセットされた時点（時刻ｔ２）から暫くの間所定電圧Ｖ３（３．３Ｖ）を維持するが（時刻ｔ３）、その後内部電源電圧ＶＣＣの低下に追従して徐々に低下する。そして、内部電源電圧ＶＣＣ＿ＳＦがシリアルフラッシュメモリ３２の動作電圧範囲の下限値Ｖｔｈ＿ＳＦ（たとえば２．７Ｖ）を下回ると（時刻ｔ４）、シリアルフラッシュメモリ３２はデータ書込み動作が不能となる。
At this time, in the
マイコン３０がリセットされた時点（時刻ｔ２）からシリアルフラッシュメモリ３２が動作不能となる時点（時刻ｔ４）までの時間ΔＴ２は、シリアルフラッシュメモリ３２が１回のデータ書込み動作に要する所定時間に比べて十分に長い時間である。なお、内部電源電圧ＶＣＣ＿ＳＦが所定電圧Ｖ３を維持する時間ΔＴ１を所定時間よりも長くすることで、シリアルフラッシュメモリ３２へのデータの書込み動作を確実に行なうことができる。
The time ΔT2 from the time when the
図５は、比較例として、電圧レギュレータ３８に遅延回路８２を設けない構成とした場合における、送信ユニットへの電源供給が停止したときの内部電源回路の動作を示すタイミングチャートである。
FIG. 5 is a timing chart showing the operation of the internal power supply circuit when the power supply to the transmission unit is stopped when the
図５を参照して、外部電源電圧ＶＤＤの供給が停止されたとき（時刻ｔ１）、ＤＣ／ＤＣコンバータ２４から供給される内部電源電圧ＶＣＣ＿ＭＣは所定電圧Ｖ１（３．３Ｖ）から急速に低下する。内部電源電圧ＶＣＣ＿ＭＣがマイコンの動作電圧範囲の下限値Ｖｔｈ＿ＭＣ（２．８Ｖ）を下回ると（時刻ｔ２）、マイコン３０がリセットされるため、マイコン３０から電圧レギュレータ３８に向けて出力されるオンオフ信号はＨレベルからＬレベルに変化する。
Referring to FIG. 5, when supply of external power supply voltage VDD is stopped (time t1), internal power supply voltage VCC_MC supplied from DC /
電圧レギュレータ３８において、マイコン３０から与えられるオンオフ信号は、イネーブル信号生成回路８０によってチップイネーブル信号ＣＥに変換されてレギュレータＩＣ３７の信号入力端子ＣＥに入力される。イネーブル信号生成回路８０は、Ｌレベルのオンオフ信号を受けてＬレベルのチップイネーブル信号ＣＥを生成して出力する（時刻ｔ２）。レギュレータＩＣ３７は、Ｌレベルのチップイネーブル信号ＣＥに応答して電圧変換動作を停止する。これにより、電圧レギュレータ３８から供給される内部電源電圧ＶＣＣ＿ＳＦは、時刻ｔ２以降、所定電圧Ｖ３（３．３Ｖ）から低下する。内部電源電圧ＶＣＣ＿ＳＦがシリアルフラッシュメモリ３２の動作電圧範囲の下限値Ｖｔｈ＿ＳＦ（２．７Ｖ）を下回ると（時刻ｔ６）、シリアルフラッシュメモリ３２はデータ書込み動作が不能となる。
In the
本比較例では、マイコン３０がリセットされた時点（時刻ｔ２）以降、電圧レギュレータ３８における電圧変換動作が停止するため、時刻ｔ２からシリアルフラッシュメモリ３２が動作不能となる時点（ｔ６）までの時間ΔＴ４は、図４に示した時間ΔＴ２よりも短くなる。この時間ΔＴ４はシリアルフラッシュメモリ３２が１回のデータ書込み動作に要する所定時間に比べて短いため、シリアルフラッシュメモリ３２へのデータの書込み動作を完了することが困難となる。
In this comparative example, since the voltage conversion operation in the
このように本発明の実施の形態によるデータ記憶装置および通信装置によれば、不揮発性メモリ用の電源回路を、マイコン用の電源回路と別体とした上で、マイコンから与えられるイネーブル信号を遅延回路で遅延させて不揮発性メモリ用の電源回路に入力する構成としたことにより、停電等によってデータ記憶装置への電源供給が遮断したときに、マイコンがリセットするタイミングから遅れてイネーブル信号が非活性化される。イネーブル信号が活性状態を保っている時間が、不揮発性メモリへのデータの書込みに要する所定時間以上となるようにイネーブル信号を遅延させることにより、不揮発性メモリ用の電源回路は少なくとも所定時間、不揮発性メモリに動作電圧を供給できるため、不揮発性メモリに対するデータの書込みを正常に行なうことができる。 As described above, according to the data storage device and the communication device according to the embodiment of the present invention, the power supply circuit for the nonvolatile memory is separated from the power supply circuit for the microcomputer, and the enable signal given from the microcomputer is delayed. Because the circuit is delayed and input to the power supply circuit for nonvolatile memory, when the power supply to the data storage device is interrupted due to a power failure or the like, the enable signal is deactivated with a delay from the reset timing of the microcomputer It becomes. By delaying the enable signal so that the time for which the enable signal remains active is longer than the predetermined time required for writing data to the non-volatile memory, the power supply circuit for the non-volatile memory is nonvolatile for at least the predetermined time. Since the operating voltage can be supplied to the non-volatile memory, data can be normally written to the non-volatile memory.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１０ パワーコンディショナ、１２ 発電部、１４ ２芯通信線、２０ 送信ユニット、２２ 入力端子、２４ ＤＣ／ＤＣコンバータ、２６ 内部回路、３０ マイコン、３２ シリアルフラッシュメモリ、３４，５４ 通信線、３５，３７ レギュレータＩＣ、３６，３８ 電圧レギュレータ、４０ モニタ装置、５０ 分電盤、５２ 電力測定ユニット、６０ 電気メータ、６２ ガスメータ、６４ 水道メータ、７０，７１，７２，７５ 電源線、７３，７８ 信号線、７４ 接地線、８０ イネーブル信号生成回路、８２ 遅延回路。
DESCRIPTION OF
Claims (5)
前記不揮発性メモリに対するデータの書込みを行なうマイコンと、
外部電源電圧を前記マイコンの動作電圧に変換する第１の電源回路と、
前記マイコンから送信されるイネーブル信号を受ける入力端子を有し、所定電圧以上に活性化された前記イネーブル信号に応答して活性化され、前記外部電源電圧を前記不揮発性メモリの動作電圧に変換する第２の電源回路とを備え、
前記マイコンは、前記第１の電源回路から動作電圧の供給を受けて前記イネーブル信号を活性化し、
前記マイコンと前記入力端子とを結ぶ前記イネーブル信号の信号線上に設けられ、前記第１および第２の電源回路への電圧供給が停止したときに、少なくとも前記不揮発性メモリに前記データを書き込むのに要する所定時間、前記イネーブル信号を前記所定電圧以上に維持するための遅延回路をさらに備える、データ記憶装置。 Non-volatile memory;
A microcomputer for writing data to the nonvolatile memory;
A first power supply circuit for converting an external power supply voltage into an operating voltage of the microcomputer;
An input terminal for receiving an enable signal transmitted from the microcomputer is activated in response to the enable signal activated above a predetermined voltage, and converts the external power supply voltage to an operating voltage of the nonvolatile memory. A second power supply circuit,
The microcomputer receives the operation voltage supplied from the first power supply circuit and activates the enable signal,
Provided on the signal line of the enable signal connecting the microcomputer and the input terminal, and when writing the data to at least the nonvolatile memory when the voltage supply to the first and second power supply circuits is stopped A data storage device further comprising a delay circuit for maintaining the enable signal at the predetermined voltage or higher for a predetermined time required.
前記パワーコンディショナから送信される情報を記憶する、請求項１から請求項４のいずれか１項に記載のデータ記憶装置と、
前記データ記憶装置から読み出した前記情報を表示するモニタ装置とを備える、通信装置。 With the inverter,
The data storage device according to any one of claims 1 to 4, which stores information transmitted from the inverter.
And a monitoring device that displays the information read from the data storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013244094A JP6213187B2 (en) | 2013-11-26 | 2013-11-26 | Data storage device and communication device including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013244094A JP6213187B2 (en) | 2013-11-26 | 2013-11-26 | Data storage device and communication device including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015103084A JP2015103084A (en) | 2015-06-04 |
| JP6213187B2 true JP6213187B2 (en) | 2017-10-18 |
Family
ID=53378724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013244094A Active JP6213187B2 (en) | 2013-11-26 | 2013-11-26 | Data storage device and communication device including the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6213187B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7213939B2 (en) * | 2021-05-26 | 2023-01-27 | 三菱電機株式会社 | Non-volatile memory writing device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152696U (en) * | 1981-03-20 | 1982-09-25 | ||
| JPH08249244A (en) * | 1995-03-13 | 1996-09-27 | Oki Electric Ind Co Ltd | Data holding circuit |
-
2013
- 2013-11-26 JP JP2013244094A patent/JP6213187B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015103084A (en) | 2015-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6018980B2 (en) | Free standing power system | |
| WO2016181656A1 (en) | Control apparatus, electronic device, contactless power transmission system | |
| JP2009037456A (en) | Micro-controller and its control method | |
| WO2015122196A1 (en) | Occupancy state determination device, delivery system, occupancy state determination method, occupancy state determination program, and delivery terminal | |
| CN111463842A (en) | Electronic equipment and communication method thereof | |
| TW201440366A (en) | Power delivery including out-of-band communication | |
| JP6547402B2 (en) | Control device, electronic device and contactless power transmission system | |
| WO2019174415A1 (en) | Charging circuit and electronic cigarette | |
| JP6386084B2 (en) | Electronic apparatus and method | |
| JP6108269B2 (en) | Measuring device | |
| WO2012026002A1 (en) | Data processing device and data processing system | |
| JP6213187B2 (en) | Data storage device and communication device including the same | |
| US10459014B2 (en) | Electronic device | |
| KR20140088951A (en) | Smart Home Control Apparatus of Power Measuring Control System Using Bluetooth Module | |
| TWI475375B (en) | Power saving device | |
| JP6023486B2 (en) | Power management circuit, electronic device and wireless sensor | |
| JP2011114953A (en) | Voltage application time period measuring circuit and power supply apparatus | |
| JP6482801B2 (en) | Advice generating device, advice generating method, and control program | |
| JP5065697B2 (en) | Optical sensor wireless tag and optical sensor system provided with the optical sensor wireless tag | |
| TWM484235U (en) | Apparatus and system for power monitoring | |
| JP2018078713A (en) | Apparatus control device, apparatus control method, and program | |
| JP6424565B2 (en) | Power conditioner | |
| CN219856823U (en) | Fault awakening circuit and vehicle control system | |
| JP2014230451A (en) | Dc power source device | |
| US11789509B2 (en) | Power-on sequence for a power supply system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6213187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |