JP2015103084A - Data storage device and communication device having the same - Google Patents
Data storage device and communication device having the same Download PDFInfo
- Publication number
- JP2015103084A JP2015103084A JP2013244094A JP2013244094A JP2015103084A JP 2015103084 A JP2015103084 A JP 2015103084A JP 2013244094 A JP2013244094 A JP 2013244094A JP 2013244094 A JP2013244094 A JP 2013244094A JP 2015103084 A JP2015103084 A JP 2015103084A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- microcomputer
- enable signal
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 27
- 238000004891 communication Methods 0.000 title description 34
- 230000004044 response Effects 0.000 claims abstract description 13
- 230000010354 integration Effects 0.000 claims description 2
- 238000012806 monitoring device Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 39
- 238000010248 power generation Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 239000008399 tap water Substances 0.000 description 4
- 235000020679 tap water Nutrition 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
本発明は、データ記憶装置およびそれを備える通信装置に関し、特に、パワーコンディショナから送信される情報を記憶するためのデータ記憶装置およびそれを備える通信装置に関する。 The present invention relates to a data storage device and a communication device including the data storage device, and more particularly to a data storage device for storing information transmitted from a power conditioner and a communication device including the data storage device.
近年の家庭内負荷および電力系統へ交流電力を供給する発電システムにおいては、自家発電量や商用電力系統からの購入電力量をユーザに表示するために、モニタ装置を設置したものが採用されている。 In a power generation system that supplies AC power to a domestic load and power system in recent years, a system in which a monitor device is installed is used to display to the user the amount of private power generation or the amount of power purchased from a commercial power system. .
このような発電システムでは、パワーコンディショナからの2芯通信線を送信ユニットに接続して、パワーコンディショナから自家発電量や購入電力量に関するデータを送信ユニットに送信する。その際、パワーコンディショナは、送信ユニットに対して電源を供給しつつ通信信号を送受信する電源重畳方式で通信を行なうことにより、送信ユニットに電力を供給できるようにしている。送信ユニットは、受信したデータを格納するための不揮発性メモリを備えており、パワーコンディショナから電源の供給を受けてデータの書込み動作を実行する。そして、送信ユニットは、モニタ装置と通信を行なうことにより、不揮発性メモリに格納したデータをモニタ装置に表示させることができる。 In such a power generation system, the two-core communication line from the power conditioner is connected to the transmission unit, and data relating to the private power generation amount and the purchased power amount is transmitted from the power conditioner to the transmission unit. At that time, the power conditioner can supply power to the transmission unit by performing communication by a power supply superposition method of transmitting and receiving communication signals while supplying power to the transmission unit. The transmission unit includes a non-volatile memory for storing received data, and receives a power supply from the power conditioner to execute a data write operation. The transmission unit can display data stored in the nonvolatile memory on the monitor device by communicating with the monitor device.
しかしながら、上記のような発電システムにおいて、電力系統の停電が発生した場合には、パワーコンディショナから送信ユニットに対する電源供給が途絶えてしまう。これにより、送信ユニットは、不揮発性メモリへのデータの書込み動作を正常に行なうことができず、誤ったデータを書き込んでしまう可能性がある。 However, in the power generation system as described above, when a power failure occurs in the power system, power supply from the power conditioner to the transmission unit is interrupted. As a result, the transmission unit may not normally perform the data write operation to the nonvolatile memory, and may write incorrect data.
このような不揮発性メモリに対するデータ書込み動作の途中で停電状態に陥った場合の対策として、特開2000−40037号公報(特許文献1)には、商用電源を直流電源に変換する安定化電源と当該直流電源を電子装置内で使用する電圧に変換する電圧レギュレータとを接続する電源線に対して並列に、電源電圧保持用のコンデンサを接続したデータ保護装置が開示される。停電状態に陥る場合には、まず安定化電源の出力電圧が降下し始め、続いて電圧レギュレータの出力電圧が降下し始める。このとき電源電圧保持用コンデンサは、安定化電源の出力電圧が緩やかに降下するように作用する。 As a countermeasure when a power failure occurs during the data write operation to such a nonvolatile memory, Japanese Patent Application Laid-Open No. 2000-40037 (Patent Document 1) describes a stabilized power source that converts commercial power into a DC power source. A data protection device is disclosed in which a power supply voltage holding capacitor is connected in parallel to a power supply line that connects a DC regulator to a voltage regulator that converts the DC power into a voltage used in the electronic device. When a power failure occurs, the output voltage of the stabilized power supply starts to drop first, and then the output voltage of the voltage regulator starts to drop. At this time, the power supply voltage holding capacitor acts so that the output voltage of the stabilized power supply gradually drops.
上記の特許文献1に記載されるデータ保護装置によれば、安定化電源から供給される電圧の電圧降下が緩やかになったことにより、電子装置の構成要素である中央演算装置、不揮発性メモリおよびスタティックメモリ等が動作不能となる電圧まで降下するまでに要する時間を稼ぐことができる。 According to the data protection device described in Patent Document 1 described above, since the voltage drop of the voltage supplied from the stabilized power supply has become gradual, a central processing unit, a nonvolatile memory, and It is possible to earn time required for the static memory or the like to drop to a voltage at which it cannot operate.
しかしながら、停電状態においても電圧レギュレータが中央演算装置や不揮発性メモリ等の構成要素に対して動作電圧を供給し続けるためには、電源電圧保持用のコンデンサを容量の大きいもので構成する必要があり、装置の大型化や高コスト化が問題となっていた。 However, in order for the voltage regulator to continue to supply the operating voltage to the components such as the central processing unit and the nonvolatile memory even in a power failure state, it is necessary to configure the capacitor for holding the power supply voltage with a large capacity. The increase in size and cost of the apparatus has been a problem.
この発明は、このような問題点を解決するためになされたものであって、その目的は、不揮発性メモリに対するデータの書込み動作中にデータ記憶装置への電源供給が停止した場合においても、書込み動作を正常に行なうことが可能なデータ記憶装置およびそれを備える通信装置を提供することである。 The present invention has been made to solve such a problem, and the object of the present invention is to write data even when the power supply to the data storage device is stopped during the data write operation to the nonvolatile memory. It is an object to provide a data storage device capable of normally performing an operation and a communication device including the same.
本発明によるデータ記憶装置は、不揮発性メモリと、不揮発性メモリに対するデータの書込みを行なうマイコンと、外部電源電圧をマイコンの動作電圧に変換する第1の電源回路と、マイコンから送信されるイネーブル信号を受ける入力端子を有し、所定電圧以上に活性化されたイネーブル信号に応答して活性化され、外部電源電圧を不揮発性メモリの動作電圧に変換する第2の電源回路とを備える。マイコンは、第1の電源回路から動作電圧の供給を受けてイネーブル信号を活性化する。データ記憶装置は、マイコンと入力端子とを結ぶイネーブル信号の信号線上に設けられ、第1および第2の電源回路への電圧供給が停止したときに、少なくとも不揮発性メモリにデータを書き込むのに要する所定時間、イネーブル信号を所定電圧以上に維持するための遅延回路をさらに備える。 A data storage device according to the present invention includes a nonvolatile memory, a microcomputer that writes data to the nonvolatile memory, a first power supply circuit that converts an external power supply voltage into an operating voltage of the microcomputer, and an enable signal transmitted from the microcomputer And a second power supply circuit that is activated in response to an enable signal activated to a predetermined voltage or higher and converts an external power supply voltage to an operating voltage of the nonvolatile memory. The microcomputer receives the operation voltage supplied from the first power supply circuit and activates the enable signal. The data storage device is provided on the signal line of the enable signal connecting the microcomputer and the input terminal, and is required to write data to at least the nonvolatile memory when the voltage supply to the first and second power supply circuits is stopped. A delay circuit is further provided for maintaining the enable signal at a predetermined voltage or higher for a predetermined time.
上記データ記憶装置において、不揮発性メモリ用の電源回路は、マイコン用の電源回路と別体にされた上で、マイコンから与えられる活性状態のイネーブル信号に応答して不揮発性メモリの動作電圧を生成する。そして、上記構成において、不揮発性メモリ用の電源回路には、遅延回路で遅延させたイネーブル信号が入力される。これにより、系統の停電等の発生によってデータ記憶装置への電源供給が遮断したときには、マイコンがリセットするタイミングから遅れてイネーブル信号が非活性化される。イネーブル信号が活性状態を保っている時間が、不揮発性メモリへのデータの書込みに要する所定時間以上となるようにイネーブル信号を遅延させることにより、不揮発性メモリ用の電源回路は少なくとも所定時間、不揮発性メモリに動作電圧を供給することができるため、不揮発性メモリに対するデータの書込みを正常に行なうことができる。 In the above data storage device, the power supply circuit for the nonvolatile memory is separated from the power supply circuit for the microcomputer, and generates an operating voltage for the nonvolatile memory in response to an active enable signal given from the microcomputer. To do. In the above configuration, the enable signal delayed by the delay circuit is input to the power supply circuit for the nonvolatile memory. Thus, when the power supply to the data storage device is interrupted due to the occurrence of a power failure or the like of the system, the enable signal is deactivated with a delay from the timing when the microcomputer is reset. By delaying the enable signal so that the time for which the enable signal remains active is longer than the predetermined time required for writing data to the non-volatile memory, the power supply circuit for the non-volatile memory is nonvolatile for at least the predetermined time. Since the operating voltage can be supplied to the non-volatile memory, data can be normally written to the non-volatile memory.
好ましくは、第1および第2の電源回路への電圧供給が停止した時刻から少なくとも所定時間が経過するまで、第2の電源回路の出力電圧は不揮発性メモリの動作電圧範囲内に維持される。 Preferably, the output voltage of the second power supply circuit is maintained within the operating voltage range of the nonvolatile memory until at least a predetermined time elapses from the time when the voltage supply to the first and second power supply circuits is stopped.
これによれば、不揮発性メモリは、不揮発性メモリ用の電源回路から動作電圧の供給を受けてデータの書込み動作を確実に行なうことができる。 According to this, the nonvolatile memory can reliably perform the data write operation by receiving the operation voltage supplied from the power supply circuit for the nonvolatile memory.
好ましくは、遅延回路は、信号線に接続された積分回路を含む。
このようにすれば、簡易な回路構成で本発明によるデータ記憶装置を実現できる。
Preferably, the delay circuit includes an integration circuit connected to the signal line.
In this way, the data storage device according to the present invention can be realized with a simple circuit configuration.
好ましくは、第1および第2の電源回路は、外部電源電圧が供給される電源線に対して並列に接続される。 Preferably, the first and second power supply circuits are connected in parallel to a power supply line to which an external power supply voltage is supplied.
このように不揮発性メモリ用の電源回路をマイコン用の電源回路と別体にしたことにより、データ記憶装置への電源供給が停止した後、不揮発性メモリ用の電源回路から供給される不揮発性メモリの動作電圧を徐々に低下させることができる。 As described above, the power supply circuit for the nonvolatile memory is separated from the power supply circuit for the microcomputer so that the power supply to the data storage device is stopped and then the nonvolatile memory supplied from the power supply circuit for the nonvolatile memory. The operating voltage can be gradually reduced.
好ましくは、通信装置は、パワーコンディショナと、パワーコンディショナから送信される情報を記憶する上記データ記憶装置と、上記データ記憶装置から読み出した情報を表示するモニタ装置とを備える。 Preferably, the communication device includes a power conditioner, the data storage device that stores information transmitted from the power conditioner, and a monitor device that displays information read from the data storage device.
上記通信装置において、データ記憶装置は書込み動作を正常に行なうことができるため、正確なデータをモニタ装置に表示させることができる。 In the above communication device, the data storage device can perform the writing operation normally, so that accurate data can be displayed on the monitor device.
本発明によれば、不揮発性メモリに対するデータの書込み動作中にデータ記憶装置への電源供給が停止した場合においても、書込み動作を正常に行なうことができる。 According to the present invention, even when the power supply to the data storage device is stopped during the data write operation to the nonvolatile memory, the write operation can be normally performed.
本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当する部分については、同一符号を付してその説明は繰り返さない。 Embodiments of the present invention will be described in detail with reference to the drawings. Note that the same or corresponding parts in the drawings are denoted by the same reference numerals and description thereof will not be repeated.
[通信装置の構成]
図1は、この発明の実施の形態に従う通信装置が適用される発電システムの全体構成図である。
[Configuration of communication device]
FIG. 1 is an overall configuration diagram of a power generation system to which a communication device according to an embodiment of the present invention is applied.
図1を参照して、発電システムは、パワーコンディショナ10と、太陽電池パネルにより主構成される発電部12と、分電盤50と、負荷設備55と、電気メータ60と、ガスメータ62と、水道メータ64と、送信ユニット20と、モニタ装置40とを備える。
Referring to FIG. 1, the power generation system includes a
パワーコンディショナ10は、発電部12で発電される直流電力を交流電力に変換して商用電源などの系統1に連系させる。パワーコンディショナ10はさらに、家庭内負荷または構内負荷などの負荷設備55に交流電力を供給するとともに、余剰電力を系統1へ逆潮流するように構成される。パワーコンディショナ10は、図示は省略するが、発電部12から供給される直流電力を昇圧するコンバータと、該コンバータで昇圧された直流電力を系統1に連系可能な交流電力に変換するインバータと、該インバータから出力される交流電力を系統1に連系させるための系統連系リレーとを含んでいる。
The
系統1は、電力会社などから供給される商用の交流電源である。系統1の引き込み線は、電気メータ60を介して分電盤50に接続されている。パワーコンディショナ10には分電盤50を介して系統電力が供給されている。電気メータ60は、系統1からの受電電力(買電電力)を計測する買電用メータと、系統1へ逆潮流される電力(売電電力)を計測する売電用メータとを含む。
System 1 is a commercial AC power source supplied from an electric power company or the like. The lead-in wire of the system 1 is connected to the
分電盤50は系統電力を負荷設備55に供給する。分電盤50には、系統電力の供給を受ける電力測定ユニット52が設けられている。電力測定ユニット52は、系統電力の系統電圧を検出する電圧センサと、系統1を流れる電流を検出する電流センサ(カレントトランス)とを含む。電力測定ユニット52は、これらのセンサの検出値に基づいて、所定の単位時間あたりの系統1からの受電電力量を周期的に演算する。そして、電力測定ユニット52は、演算により求められた受電電力量に関するデータを通信線54を介してパワーコンディショナ10へシリアル通信により送信する。演算により求められる受電電力量は、系統1から電力を購入(買電)している場合は正の値となり、系統1へ逆潮流(売電)している場合は負の値となる。なお、電力量に代えて単位時間あたりの平均電力を示すデータをパワーコンディショナ10へ送信することもできる。
The
パワーコンディショナ10には、家庭内で消費されるガス量を計測するガスメータ62および家庭内で消費される水道水量を計測する水道メータ64が接続されている。パワーコンディショナ10は、これらのメータから消費ガス量および消費水道水量に関するデータを受信する。
Connected to the
パワーコンディショナ10は、発電部12の発電電力量を演算するために、系統1の電圧を検出する電圧センサと、インバータの出力電流を検出する電流センサとを含む。パワーコンディショナ10は、これらのセンサの検出値に基づいて、所定の単位時間あたりの発電電力量を周期的に演算する。パワーコンディショナ10は、演算により求められた発電電力量に関するデータを、上述した受電電力量、消費ガス量および消費水道水量に関するデータとともに送信ユニット20へ送信する。なお、送信ユニット20に送信するデータには、上記のデータの他、発電システムの状態などの各種データを含ませることができる。また、図示は省略するが、送信ユニット20と給湯器とを通信線で結ぶ構成とすれば、給湯器の運転状態を示すデータを送信ユニット20に送信することができる。
The
具体的には、送信ユニット20は、パワーコンディショナ10と2芯通信線14で接続されており、パワーコンディショナ10との間で有線通信を行なう。パワーコンディショナ10は、系統1または発電部12から供給される電力を利用して、送信ユニット20に対して電源を供給しつつ通信信号を送受信する電源重畳方式で通信を行なう。
Specifically, the
送信ユニット20は、内部に不揮発性メモリを備えており、パワーコンディショナ10から送信される各種データを記憶する。この不揮発性メモリとしては、代表的には、シリアルフラッシュメモリ等の半導体メモリが適用される。すなわち、送信ユニット20は「データ記憶装置」を構成する。
The
送信ユニット20とモニタ装置40とは、特定小電力無線を利用して通信を行なう。通信には、無線LAN(Local Area Network)やZigBee(登録商標)などを利用してもよい。送信ユニット20は、不揮発性メモリに格納している各種データを読み出し、その読み出した各種データをモニタ装置40に向けて送信する。モニタ装置40は、送信ユニット20から受信した各種データを表示部に表示させる。このようにして、家庭内での電力、ガスおよび水道水などエネルギーの使用状況などの情報をユーザに提供することができる。なお、モニタ装置40としては、専用のモニタ装置を設けてもよく、または給湯器等のリモコンを用いてもよい。
The
以上に述べたように、送信ユニット20は、パワーコンディショナ10から送信される発電システムの各種データを受信して内蔵する不揮発性メモリに格納するとともに、その格納した各種データをモニタ装置40に送信して表示させることができる。パワーコンディショナ10、送信ユニット20およびモニタ装置40は「通信装置」を構成する。
As described above, the
この通信装置において、送信ユニット20は、パワーコンディショナ10から電源の供給を受けてデータの書込み動作を行なう。そのため、系統1に停電が発生したとき、または発電部12が発電不能となったときには、送信ユニット20に対する電源供給が途絶えてしまうため、不揮発性メモリへのデータの書込み動作を正常に行なうことができず、誤ったデータを書き込んでしまう可能性がある。
In this communication apparatus, the
この実施の形態では、停電等によって送信ユニット20に対する電源供給が停止した場合には、不揮発性メモリに対する電源供給を少なくともデータの書込みに要する所定時間継続させる。これにより、電源供給が停止したときに不揮発性メモリに誤ったデータが書き込まれるのを防止する。
In this embodiment, when the power supply to the
[送信ユニットの構成]
以下、この発明の実施の形態による送信ユニット20の構成を説明する。図2は、図1に示した送信ユニット20の構成を詳細に示す機能ブロック図である。
[Configuration of transmission unit]
The configuration of the
図2を参照して、送信ユニット20は、入力端子22と、DC/DCコンバータ24と、内部回路26と、マイコン(マイクロコンピュータ)30と、通信線34と、シリアルフラッシュメモリ32と、電圧レギュレータ36,38とを含む。
Referring to FIG. 2, the
入力端子22は、2芯通信線14を介してパワーコンディショナ10(図1)に接続される。入力端子22は、2芯通信線14から電源の供給を受けるとともに、各種データを受け付ける。以下の説明では、パワーコンディショナ10から送信ユニット20の入力端子22に供給される電源電圧を「外部電源電圧VDD」とも称し、外部電源電圧VDDを電圧変換することによって生成される送信ユニット20の動作電圧を「内部電源電圧VCC」とも称する。
The
DC/DCコンバータ24は、入力端子22に接続され、外部電源電圧VDDとマイコン30および内部回路26の間で電圧変換動作を行なう。具体的には、DC/DCコンバータ24は、外部電源電圧VDDを降圧して内部電源電圧VCC_MCを生成する。マイコン30は内部電源電圧VCC_MCの供給を受けて動作する。すなわち、DC/DCコンバータ24は、外部電源電圧VDDをマイコン30の動作電圧VCC_MCに変換する電源回路を構成する。たとえばDC/DCコンバータ24は、外部電源電圧VDDである12Vを内部電源電圧VCC_MCである3.3Vに変換する。
The DC /
マイコン30は、送信ユニット20の各部を制御する制御中枢であり、予め搭載される制御プログラムに従って各種制御を実行する。マイコン30は、通信線34を介して不揮発性メモリであるシリアルフラッシュメモリ32に接続されている。マイコン30は、内部電源電圧VCC_MCを動作電圧として、入力端子22から送信される各種データをシリアルフラッシュメモリ32に書き込む。
The
電圧レギュレータ36および電圧レギュレータ38は、入力端子22およびシリアルフラッシュメモリ32の間に直列に接続されている。電圧レギュレータ36は、入力端子22に接続され、入力端子22と電圧レギュレータ38との間で電圧変換動作を行なう。具体的には、電圧レギュレータ36は、外部電源電圧VDDを降圧して内部電源電圧VCCを生成する。電圧レギュレータ38は、電圧レギュレータ36とシリアルフラッシュメモリ32との間で電圧変換動作を行なう。具体的には、電圧レギュレータ38は、内部電源電圧VCCを降圧して内部電源電圧VCC_SFを生成する。シリアルフラッシュメモリ32は内部電源電圧VCC_SFの供給を受けて動作する。具体的には、シリアルフラッシュメモリ32は、内部電源電圧VCC_SFを動作電圧として、マイコン30から送信される各種データを格納する。すなわち、電圧レギュレータ36および電圧レギュレータ38は、外部電源電圧VDDをシリアルフラッシュメモリ32の動作電圧VCC_SFに変換する電源回路を構成する。たとえば電圧レギュレータ36は外部電源電圧VDDである12Vを内部電源電圧VCCである5Vに変換し、電圧レギュレータ38は内部電源電圧VCCである5Vを内部電源電圧VCC_SFである3.3Vに変換する。
The
このシリアルフラッシュメモリ32の電源回路において、電圧レギュレータ38には、マイコン30からオンオフ信号が与えられる。電圧レギュレータ38は、オンオフ信号が活性状態(Hレベル)であるときに活性化されて電圧変換動作を実行し、内部電源電圧VCC_SFを生成する。一方、電圧レギュレータ38は、オンオフ信号が非活性状態(Lレベル)であるときに非活性化されて電圧変換動作を停止する。
In the power supply circuit of the
[シリアルフラッシュメモリの電源回路の具体的構成]
図3は、図2に示したシリアルフラッシュメモリ32の電源回路の構成を具体的に示した回路図である。
[Specific configuration of power supply circuit of serial flash memory]
FIG. 3 is a circuit diagram specifically showing the configuration of the power supply circuit of the
図3を参照して、シリアルフラッシュメモリ32の電源回路は、電圧レギュレータ36および電圧レギュレータ38から構成される。電圧レギュレータ36は、レギュレータIC35およびダイオードD1を含む。レギュレータIC35は、入力端子INが外部電源電圧VDDの電源線70に接続され、出力端子OUTが内部電源電圧VCCの電源線72に接続される。レギュレータIC35は、外部電源電圧VDD(12V)を内部電源電圧VCC(5V)に変換する。電源線70および電源線72の間には逆流防止用のダイオードD1が接続されている。
Referring to FIG. 3, the power supply circuit of
電圧レギュレータ38は、レギュレータIC37と、ダイオードD2と、イネーブル信号生成回路80と、遅延回路82とを含む。レギュレータIC37は、入力端子INが電源線72に接続され、出力端子OUTが内部電源電圧VCC_SFの電源線75に接続される。レギュレータIC37は、内部電源電圧VCC(5V)を内部電源電圧VCC_SF(3.3V)に変換する。電源線72および電源線75の間には逆流防止用のダイオードD2が接続されている。
The
電源線75はシリアルフラッシュメモリ32の電源端子VCCに接続される。シリアルフラッシュメモリ32は、電源端子VCCに内部電源電圧VCC_SF(3.3V)の供給を受けて、マイコン30から送信されるデータの書込み動作を実行する。
The
シリアルフラッシュメモリ32とマイコン30とは通信線34を介してデータおよび指示などの各種信号をやり取りする。具体的には、マイコン30は、電源端子VCCにDC/DCコンバータ24(図2)から供給される内部電源電圧VCC_MC(3.3V)を受けて動作する。マイコン30は、通信線34を介して、シリアルフラッシュメモリ32へのアクセスを有効とするためのチップセレクト信号CSを送信する。チップセレクト信号CSがHレベルに活性化されているとき、シリアルフラッシュメモリ32へのアクセスが有効になる。
The
マイコン30は、チップセレクト信号CSをHレベルに活性化した状態で、出力端子OUTからパワーコンディショナ10(図1)から送信された各種データを送信する。シリアルフラッシュメモリ32は、通信線34を介してデータ入力端子DIに各種データを受けると、各種データを受け付けたことを示す応答信号を生成してデータ出力端子DOから送信する。マイコン30は、この応答信号を通信線34を介して入力端子INに受ける。マイコン30およびシリアルフラッシュメモリ32は、これらの通信をマイコン30内部で生成されるクロック信号CLKに同期したタイミングで行なう。
The
マイコン30はさらに、オンオフ信号を生成して信号線78へ出力する。オンオフ信号は上述のように、電圧レギュレータ38の活性化および非活性化を制御するための信号である。オンオフ信号は高電圧状態を活性状態(Hレベル)とし、低電圧状態を非活性状態(Lレベル)とする。電圧レギュレータ38は、Hレベルのオンオフ信号に応答して活性化されて電圧変換動作を実行し、Lレベルのオンオフ信号に応答して非活性化されて電圧変換動作を停止する。
The
具体的には、電圧レギュレータ38において、レギュレータIC37は、外部から入力されるチップイネーブル信号CEを受け付ける信号入力端子CEと、接地線74を介して接地電圧を受ける接地端子GNDとを含む。信号入力端子CEは、チップイネーブル信号CEの信号線73に接続されている。信号線78および信号線73の間には、オンオフ信号をチップイネーブル信号CEに変換するイネーブル信号生成回路80が設けられている。
Specifically, in the
イネーブル信号生成回路80は、PNPトランジスタTr1と、NPNトランジスタTr2と、抵抗素子R3〜R6と、コンデンサC2とを含む。NPNトランジスタTr2は、ベース電極が抵抗素子R4を介して信号線78に接続され、エミッタ電極が接地電圧に接続される。NPNトランジスタTr2のベース電極およびエミッタ電極の間には抵抗素子R3が接続される。NPNトランジスタTr2は、コレクタ電極が容量素子C2を介して内部電源電圧VCCの電源線71に接続される。PNPトランジスタTr1は、ベース電極が抵抗素子R6を介してNPNトランジスタTr2のコレクタ電極に接続され、エミッタ電極が電源線71に接続され、コレクタ電極が抵抗素子R2を介して信号線73に接続される。PNPトランジスタTr1のベース電極およびエミッタ電極の間には抵抗素子R5が接続される。
The enable
マイコン30からイネーブル信号生成回路80に与えられるオンオフ信号がHレベルのとき、NPNトランジスタTr2は導通(オン)状態になる。そして、NPNトランジスタTr2がオン状態になると、ベース−エミッタ間に順方向電圧が印加されることによってPNPトランジスタTr1はオン状態になる。これにより、電源線71と信号線73とが電気的に接続されるため、内部電源電圧VCCに応じて高電圧状態(Hレベル)に活性化されたチップイネーブル信号CEが信号線73を通じてレギュレータIC37の信号入力端子CEに入力される。なお、信号線73上には、チップイネーブル信号CEがLレベルからHレベルに切換わるときに生じる突入電流を防止するために、抵抗素子R2が介挿されている。レギュレータIC37は、Hレベルのチップイネーブル信号CEを受けて活性化されることにより電圧変換動作を実行し、内部電源電圧VCC_SFを生成する。シリアルフラッシュメモリ32は、電源端子VCCに内部電源電圧VCC_SFの供給を受けてデータの書込み動作を実行する。
When the on / off signal supplied from the
これに対して、停電の発生等に起因して送信ユニット20への電源供給が停止した場合には、DC/DCコンバータ24および電圧レギュレータ36に対する外部電源電圧VDDの供給が遮断される。このとき、DC/DCコンバータ24から電源供給を受ける電源線は内部回路26およびマイコン30が接続されて負荷が大きいため、電源供給の停止後に内部電源電圧VCC_MCの電圧レベルは急速に低下する。そして、内部電源電圧VCC_MCの電圧レベルがマイコン30の動作電圧範囲の下限値(たとえば2.8V)を下回ったとき、マイコン30はリセットされてしまう。
On the other hand, when the power supply to the
マイコン30がリセットされると、マイコン30から出力されるオンオフ信号もHレベルからLレベルに変化するため、イネーブル信号生成回路80では、NPNトランジスタTr2およびPNPトランジスタTr1がともに、オン状態から非導通(オフ)状態に変化する。これにより、チップイネーブル信号CEは低電圧状態(Lレベル)に非活性化される。そして、Lレベルのチップイネーブル信号CEに応答して電圧レギュレータ38(レギュレータIC37)が非活性化されて電圧変換動作を停止する。この結果、シリアルフラッシュメモリ32への内部電源電圧VCC_SFの供給が停止されてしまうため、シリアルフラッシュメモリ32は正常なデータ書込み動作を行なうことが困難となる。
When the
この実施の形態では、シリアルフラッシュメモリ32の電源回路を、マイコン30の電源回路とは別体としている。このようにシリアルフラッシュメモリ32専用の電源回路を設けることによって、外部電源電圧VDDの供給が停止したときの内部電源電圧VCC_SFの電圧レベルの急速な低下を抑えている。
In this embodiment, the power supply circuit of the
さらに、この実施の形態では、マイコン30からレギュレータIC37に入力されるチップイネーブル信号CEを遅延させる。上述のように、チップイネーブル信号CEは、マイコン30のリセットによってLレベルに非活性化される。このチップイネーブル信号CEの非活性化のタイミングを遅らせることで、シリアルフラッシュメモリ32の電源回路の電圧変換動作を確保する。
Furthermore, in this embodiment, the chip enable signal CE input from the
具体的には、チップイネーブル信号CEの信号線73上には遅延回路82が設けられる。この遅延回路82は、たとえば信号線73と接地電圧との間に並列に接続されるコンデンサC1および抵抗素子R1を含む積分回路により構成される。オンオフ信号がHレベルのとき、Hレベルに活性化されたチップイネーブル信号CEを受けて信号線73は高電圧状態に駆動される。このとき遅延回路82のコンデンサC1は信号線73の電圧に充電される。
Specifically, a
これに対して、オンオフ信号がHレベルからLレベルに非活性化されたときには、NPNトランジスタTr2およびPNPトランジスタTr1がともにオフ状態にされるため、コンデンサC1の充電が停止される。コンデンサC1に蓄積された電荷が抵抗素子R1を経由して放電されることによって、チップイネーブル信号CEは、オンオフ信号がHレベルからLレベルに変化したタイミングから遅延回路82による遅延時間経過後に、HレベルからLレベルに変化する。この遅延回路82における遅延時間を、少なくともシリアルフラッシュメモリ32が1回のデータ書込み動作に要する所定時間を含むように設定する。これにより、遅延回路82の遅延時間内において、Hレベルのチップイネーブル信号CEを受けてレギュレータIC37は内部電源電圧VCC_SFを生成する。この結果、シリアルフラッシュメモリ32は、内部電源電圧VCC_SFの供給を受けてデータ書込み動作を行なうことができる。
On the other hand, when the on / off signal is deactivated from the H level to the L level, the NPN transistor Tr2 and the PNP transistor Tr1 are both turned off, and charging of the capacitor C1 is stopped. When the electric charge accumulated in the capacitor C1 is discharged through the resistance element R1, the chip enable signal CE becomes H level after the delay time by the
なお、遅延回路82の構成は本発明に係る「遅延回路」の構成の一例である。上述のように、チップイネーブル信号CEを遅延する遅延回路を設けること、およびその遅延回路によって遅延時間を制御できることが重要であって、遅延回路の構成は上記の構成に限定されるものではない。
The configuration of the
ここで、外部電源電圧VDDの供給停止によってレギュレータIC37が生成する内部電源電圧VCC_SFは徐々に低下する。そして、内部電源電圧VCC_SFの電圧レベルがシリアルフラッシュメモリ32の動作電圧範囲の下限値(たとえば2.7V)を下回ったとき、シリアルフラッシュメモリ32はデータ書込み動作が不能となる。ただし、この実施の形態では、上記のようにシリアルフラッシュメモリ32専用の電源回路を設けたことにより、外部電源電圧VDDの供給が停止した後においても、Hレベルのチップイネーブル信号CEを受けてレギュレータIC37が生成する内部電源電圧VCC_SFの電圧レベルを、少なくともシリアルフラッシュメモリ32が1回のデータ書込み動作に要する所定時間、シリアルフラッシュメモリ32の動作電圧範囲内に維持することが可能である。
Here, the internal power supply voltage VCC_SF generated by the
図4は、この発明の実施の形態に係る送信ユニットへの電源供給が停止したときの内部電源回路の動作を説明するためのタイミングチャートである。 FIG. 4 is a timing chart for explaining the operation of the internal power supply circuit when the power supply to the transmission unit according to the embodiment of the present invention is stopped.
図4を参照して、送信ユニット20において、DC/DCコンバータ24は、パワーコンディショナ10から外部電源電圧VDD(たとえば12V)の供給を受けて所定電圧V1(たとえば3.3V)の内部電源電圧VCC_MCを生成してマイコン30へ供給する。
Referring to FIG. 4, in
電圧レギュレータ36は、外部電源電圧VDD(12V)の供給を受けて所定電圧(たとえば5V)の内部電源電圧VCCを生成して電圧レギュレータ38へ供給する。電圧レギュレータ38は、内部電源電圧VCCを所定電圧V3(たとえば3.3V)の内部電源電圧VCC_SFに変換してシリアルフラッシュメモリ32へ供給する。
The
停電の発生等によって外部電源電圧VDDの供給が停止されたとき(時刻t1)、DC/DCコンバータ24から供給される内部電源電圧VCC_MCは所定電圧V1(3.3V)から急速に低下する。そして、内部電源電圧VCC_MCがマイコンの動作電圧範囲の下限値Vth_MC(たとえば2.8V)を下回ると(時刻t2)、マイコン30はリセットされる。このため、マイコン30から電圧レギュレータ38に向けて出力されるオンオフ信号はHレベルからLレベルに変化する。
When the supply of the external power supply voltage VDD is stopped due to the occurrence of a power failure or the like (time t1), the internal power supply voltage VCC_MC supplied from the DC /
電圧レギュレータ38において、マイコン30から与えられるオンオフ信号は、イネーブル信号生成回路80によってチップイネーブル信号CEに変換されてレギュレータIC37の信号入力端子CEに入力される。チップイネーブル信号CEは、信号線73上に設けられた遅延回路82により遅延されることにより、時刻t2以降、所定電圧V2(Hレベル)から徐々に低下する。そして、チップイネーブル信号CEは所定の閾値電圧Vth_CEに達したとき(時刻t5)、HレベルからLレベルに変化する。このようにして、オンオフ信号がLレベルに非活性化した時点(時刻t2)から遅延回路82における遅延時間ΔT3経過後(時刻t5)において、チップイネーブル信号CEはLレベルに非活性化される。
In the
このとき、電圧レギュレータ38においては、外部電源電圧VDDの供給が停止された時点(時刻t1)以降、電圧レギュレータ36から供給される内部電源電圧VCCが所定電圧(5V)から緩やかに低下する。レギュレータIC37は、信号入力端子CEにHレベルのチップイネーブル信号CEを受けると、内部電源電圧VCCを電圧変換して内部電源電圧VCC_SFを生成する。内部電源電圧VCC_SFは、マイコン30がリセットされた時点(時刻t2)から暫くの間所定電圧V3(3.3V)を維持するが(時刻t3)、その後内部電源電圧VCCの低下に追従して徐々に低下する。そして、内部電源電圧VCC_SFがシリアルフラッシュメモリ32の動作電圧範囲の下限値Vth_SF(たとえば2.7V)を下回ると(時刻t4)、シリアルフラッシュメモリ32はデータ書込み動作が不能となる。
At this time, in the
マイコン30がリセットされた時点(時刻t2)からシリアルフラッシュメモリ32が動作不能となる時点(時刻t4)までの時間ΔT2は、シリアルフラッシュメモリ32が1回のデータ書込み動作に要する所定時間に比べて十分に長い時間である。なお、内部電源電圧VCC_SFが所定電圧V3を維持する時間ΔT1を所定時間よりも長くすることで、シリアルフラッシュメモリ32へのデータの書込み動作を確実に行なうことができる。
The time ΔT2 from the time when the
図5は、比較例として、電圧レギュレータ38に遅延回路82を設けない構成とした場合における、送信ユニットへの電源供給が停止したときの内部電源回路の動作を示すタイミングチャートである。
FIG. 5 is a timing chart showing the operation of the internal power supply circuit when the power supply to the transmission unit is stopped when the
図5を参照して、外部電源電圧VDDの供給が停止されたとき(時刻t1)、DC/DCコンバータ24から供給される内部電源電圧VCC_MCは所定電圧V1(3.3V)から急速に低下する。内部電源電圧VCC_MCがマイコンの動作電圧範囲の下限値Vth_MC(2.8V)を下回ると(時刻t2)、マイコン30がリセットされるため、マイコン30から電圧レギュレータ38に向けて出力されるオンオフ信号はHレベルからLレベルに変化する。
Referring to FIG. 5, when supply of external power supply voltage VDD is stopped (time t1), internal power supply voltage VCC_MC supplied from DC /
電圧レギュレータ38において、マイコン30から与えられるオンオフ信号は、イネーブル信号生成回路80によってチップイネーブル信号CEに変換されてレギュレータIC37の信号入力端子CEに入力される。イネーブル信号生成回路80は、Lレベルのオンオフ信号を受けてLレベルのチップイネーブル信号CEを生成して出力する(時刻t2)。レギュレータIC37は、Lレベルのチップイネーブル信号CEに応答して電圧変換動作を停止する。これにより、電圧レギュレータ38から供給される内部電源電圧VCC_SFは、時刻t2以降、所定電圧V3(3.3V)から低下する。内部電源電圧VCC_SFがシリアルフラッシュメモリ32の動作電圧範囲の下限値Vth_SF(2.7V)を下回ると(時刻t6)、シリアルフラッシュメモリ32はデータ書込み動作が不能となる。
In the
本比較例では、マイコン30がリセットされた時点(時刻t2)以降、電圧レギュレータ38における電圧変換動作が停止するため、時刻t2からシリアルフラッシュメモリ32が動作不能となる時点(t6)までの時間ΔT4は、図4に示した時間ΔT2よりも短くなる。この時間ΔT4はシリアルフラッシュメモリ32が1回のデータ書込み動作に要する所定時間に比べて短いため、シリアルフラッシュメモリ32へのデータの書込み動作を完了することが困難となる。
In this comparative example, since the voltage conversion operation in the
このように本発明の実施の形態によるデータ記憶装置および通信装置によれば、不揮発性メモリ用の電源回路を、マイコン用の電源回路と別体とした上で、マイコンから与えられるイネーブル信号を遅延回路で遅延させて不揮発性メモリ用の電源回路に入力する構成としたことにより、停電等によってデータ記憶装置への電源供給が遮断したときに、マイコンがリセットするタイミングから遅れてイネーブル信号が非活性化される。イネーブル信号が活性状態を保っている時間が、不揮発性メモリへのデータの書込みに要する所定時間以上となるようにイネーブル信号を遅延させることにより、不揮発性メモリ用の電源回路は少なくとも所定時間、不揮発性メモリに動作電圧を供給できるため、不揮発性メモリに対するデータの書込みを正常に行なうことができる。 As described above, according to the data storage device and the communication device according to the embodiment of the present invention, the power supply circuit for the nonvolatile memory is separated from the power supply circuit for the microcomputer, and the enable signal given from the microcomputer is delayed. Because the circuit is delayed and input to the power supply circuit for nonvolatile memory, when the power supply to the data storage device is interrupted due to a power failure or the like, the enable signal is deactivated with a delay from the reset timing of the microcomputer It becomes. By delaying the enable signal so that the time for which the enable signal remains active is longer than the predetermined time required for writing data to the non-volatile memory, the power supply circuit for the non-volatile memory is nonvolatile for at least the predetermined time. Since the operating voltage can be supplied to the non-volatile memory, data can be normally written to the non-volatile memory.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
10 パワーコンディショナ、12 発電部、14 2芯通信線、20 送信ユニット、22 入力端子、24 DC/DCコンバータ、26 内部回路、30 マイコン、32 シリアルフラッシュメモリ、34,54 通信線、35,37 レギュレータIC、36,38 電圧レギュレータ、40 モニタ装置、50 分電盤、52 電力測定ユニット、60 電気メータ、62 ガスメータ、64 水道メータ、70,71,72,75 電源線、73,78 信号線、74 接地線、80 イネーブル信号生成回路、82 遅延回路。
DESCRIPTION OF
Claims (5)
前記不揮発性メモリに対するデータの書込みを行なうマイコンと、
外部電源電圧を前記マイコンの動作電圧に変換する第1の電源回路と、
前記マイコンから送信されるイネーブル信号を受ける入力端子を有し、所定電圧以上に活性化された前記イネーブル信号に応答して活性化され、前記外部電源電圧を前記不揮発性メモリの動作電圧に変換する第2の電源回路とを備え、
前記マイコンは、前記第1の電源回路から動作電圧の供給を受けて前記イネーブル信号を活性化し、
前記マイコンと前記入力端子とを結ぶ前記イネーブル信号の信号線上に設けられ、前記第1および第2の電源回路への電圧供給が停止したときに、少なくとも前記不揮発性メモリに前記データを書き込むのに要する所定時間、前記イネーブル信号を前記所定電圧以上に維持するための遅延回路をさらに備える、データ記憶装置。 Non-volatile memory;
A microcomputer for writing data to the nonvolatile memory;
A first power supply circuit for converting an external power supply voltage into an operating voltage of the microcomputer;
An input terminal for receiving an enable signal transmitted from the microcomputer is activated in response to the enable signal activated above a predetermined voltage, and converts the external power supply voltage to an operating voltage of the nonvolatile memory. A second power supply circuit,
The microcomputer receives the operation voltage supplied from the first power supply circuit and activates the enable signal,
Provided on the signal line of the enable signal connecting the microcomputer and the input terminal, and when writing the data to at least the nonvolatile memory when the voltage supply to the first and second power supply circuits is stopped A data storage device further comprising a delay circuit for maintaining the enable signal at the predetermined voltage or higher for a predetermined time required.
前記パワーコンディショナから送信される情報を記憶する、請求項1から請求項4のいずれか1項に記載のデータ記憶装置と、
前記データ記憶装置から読み出した前記情報を表示するモニタ装置とを備える、通信装置。 With the inverter,
The data storage device according to any one of claims 1 to 4, which stores information transmitted from the inverter.
And a monitoring device that displays the information read from the data storage device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013244094A JP6213187B2 (en) | 2013-11-26 | 2013-11-26 | Data storage device and communication device including the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013244094A JP6213187B2 (en) | 2013-11-26 | 2013-11-26 | Data storage device and communication device including the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015103084A true JP2015103084A (en) | 2015-06-04 |
JP6213187B2 JP6213187B2 (en) | 2017-10-18 |
Family
ID=53378724
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013244094A Expired - Fee Related JP6213187B2 (en) | 2013-11-26 | 2013-11-26 | Data storage device and communication device including the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6213187B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022182955A (en) * | 2021-05-26 | 2022-12-08 | 三菱電機株式会社 | Nonvolatile memory writing device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57152696U (en) * | 1981-03-20 | 1982-09-25 | ||
JPH08249244A (en) * | 1995-03-13 | 1996-09-27 | Oki Electric Ind Co Ltd | Data holding circuit |
-
2013
- 2013-11-26 JP JP2013244094A patent/JP6213187B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57152696U (en) * | 1981-03-20 | 1982-09-25 | ||
JPH08249244A (en) * | 1995-03-13 | 1996-09-27 | Oki Electric Ind Co Ltd | Data holding circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022182955A (en) * | 2021-05-26 | 2022-12-08 | 三菱電機株式会社 | Nonvolatile memory writing device |
JP7213939B2 (en) | 2021-05-26 | 2023-01-27 | 三菱電機株式会社 | Non-volatile memory writing device |
Also Published As
Publication number | Publication date |
---|---|
JP6213187B2 (en) | 2017-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI514713B (en) | Device and method for power delivery including out-of-band communication,and machine-readable storage | |
WO2015122196A1 (en) | Occupancy state determination device, delivery system, occupancy state determination method, occupancy state determination program, and delivery terminal | |
JP2009037456A (en) | Micro-controller and its control method | |
JP2016214025A (en) | Control device, electronic apparatus and contactless power transmission system | |
JP6547402B2 (en) | Control device, electronic device and contactless power transmission system | |
WO2019174415A1 (en) | Charging circuit and electronic cigarette | |
US10459014B2 (en) | Electronic device | |
JP6386084B2 (en) | Electronic apparatus and method | |
CN104426507A (en) | Semiconductor Device And Current Amount Control Method | |
JP6108269B2 (en) | Measuring device | |
JP5475889B2 (en) | Data processing apparatus and data processing system | |
KR101717800B1 (en) | Smart Home Control Apparatus of Power Measuring Control System Using Bluetooth Module | |
JP6213187B2 (en) | Data storage device and communication device including the same | |
TWI475375B (en) | Power saving device | |
JP6023486B2 (en) | Power management circuit, electronic device and wireless sensor | |
JP2011114953A (en) | Voltage application time period measuring circuit and power supply apparatus | |
JP6482801B2 (en) | Advice generating device, advice generating method, and control program | |
JP5065697B2 (en) | Optical sensor wireless tag and optical sensor system provided with the optical sensor wireless tag | |
TWM484235U (en) | Apparatus and system for power monitoring | |
JP6783630B2 (en) | Equipment control devices, equipment control methods, and programs | |
JP6424565B2 (en) | Power conditioner | |
CN219856823U (en) | Fault awakening circuit and vehicle control system | |
JP2014230451A (en) | Dc power source device | |
CN213092296U (en) | Electronic equipment abnormity recovery device and electronic equipment | |
KR101406303B1 (en) | Remote Meter Reading Node for Measuring Time of Power Failure and Power Recovery |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170904 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6213187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |