JP6208615B2 - Transimpedance amplifier - Google Patents

Transimpedance amplifier Download PDF

Info

Publication number
JP6208615B2
JP6208615B2 JP2014087955A JP2014087955A JP6208615B2 JP 6208615 B2 JP6208615 B2 JP 6208615B2 JP 2014087955 A JP2014087955 A JP 2014087955A JP 2014087955 A JP2014087955 A JP 2014087955A JP 6208615 B2 JP6208615 B2 JP 6208615B2
Authority
JP
Japan
Prior art keywords
voltage
terminal
amplifier
transimpedance
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014087955A
Other languages
Japanese (ja)
Other versions
JP2015207923A (en
Inventor
裕之 福山
裕之 福山
秀之 野坂
秀之 野坂
十林 正俊
正俊 十林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2014087955A priority Critical patent/JP6208615B2/en
Publication of JP2015207923A publication Critical patent/JP2015207923A/en
Application granted granted Critical
Publication of JP6208615B2 publication Critical patent/JP6208615B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

本発明は、光通信システムの受信器において広く用いられているトランスインピーダンス増幅器に関し、特に直流入力耐性の大きなトランスインピーダンス増幅器の構成方法に関するものである。   The present invention relates to a transimpedance amplifier widely used in a receiver of an optical communication system, and more particularly to a method of constructing a transimpedance amplifier having high DC input tolerance.

光通信システムの受信器は、受信した光信号を電圧信号に変換する。この機能を実現するための構成として、受信した光信号をフォトダイオードによって電流信号に変換し、更に得られた電流信号をトランスインピーダンス増幅器によって電圧信号に変換する構成が広く採用されている。トランスインピーダンス増幅器の回路構成としては、例えば、非特許文献1に記載されている図14のような回路構成、あるいは、非特許文献2に記載されている図15のような回路構成が知られている。   The receiver of the optical communication system converts the received optical signal into a voltage signal. As a configuration for realizing this function, a configuration is widely adopted in which a received optical signal is converted into a current signal by a photodiode, and the obtained current signal is converted into a voltage signal by a transimpedance amplifier. As a circuit configuration of the transimpedance amplifier, for example, a circuit configuration as shown in FIG. 14 described in Non-Patent Document 1 or a circuit configuration as shown in FIG. 15 described in Non-Patent Document 2 is known. Yes.

図14の回路構成のトランスインピーダンス増幅器は、トランジスタQ1Eと抵抗R1Eとからなるエミッタ接地増幅器による構成である。図14の回路構成のトランスインピーダンス増幅器によれば、入力端子に入力された電流信号Iinは抵抗RF1Eを流れる。トランジスタQ1Eは、入力された電流信号Iinが抵抗RF1Eを流れることによって入力端子に発生した電圧を増幅し、トランジスタQ21Eのベースに出力する。トランジスタQ21Eは、電流源I21Eとの組み合わせによりバッファ増幅器として機能しており、トランジスタQ1Eと抵抗R1Eとからなるエミッタ接地増幅器が増幅した電圧信号Voutを出力端子に出力する。   The transimpedance amplifier having the circuit configuration of FIG. 14 is configured by a grounded emitter amplifier including a transistor Q1E and a resistor R1E. According to the transimpedance amplifier having the circuit configuration of FIG. 14, the current signal Iin input to the input terminal flows through the resistor RF1E. The transistor Q1E amplifies the voltage generated at the input terminal when the input current signal Iin flows through the resistor RF1E, and outputs the amplified voltage to the base of the transistor Q21E. The transistor Q21E functions as a buffer amplifier in combination with the current source I21E, and outputs the voltage signal Vout amplified by the grounded-emitter amplifier including the transistor Q1E and the resistor R1E to the output terminal.

図15の回路構成のトランスインピーダンス増幅器は、トランジスタQ1と抵抗R1とからなるベース接地増幅器による構成である。図15の回路構成のトランスインピーダンス増幅器によれば、入力端子に入力された電流信号IinはトランジスタQ1のエミッタに入力され、その大部分は負荷抵抗R1を流れる。このため、トランジスタQ21のベースには、入力された電流信号IinをR1倍した電圧が出力される。トランジスタQ21は、電流源I21との組み合わせによりバッファ増幅器として機能しており、トランジスタQ1と抵抗R1とからなるベース接地増幅器が増幅した電圧信号Voutを出力端子に出力する。トランジスタQ1のベース電圧は、一定の電圧値VBBに固定されている。また、トランジスタQ1を流れる直流電流値は、必要な電圧利得値と帯域が得られるよう、電流源I1によってある一定値に固定されている。   The transimpedance amplifier having the circuit configuration of FIG. 15 is configured by a grounded base amplifier including a transistor Q1 and a resistor R1. According to the transimpedance amplifier having the circuit configuration of FIG. 15, the current signal Iin input to the input terminal is input to the emitter of the transistor Q1, and most of it flows through the load resistor R1. Therefore, a voltage obtained by multiplying the input current signal Iin by R1 is output to the base of the transistor Q21. The transistor Q21 functions as a buffer amplifier in combination with the current source I21, and outputs the voltage signal Vout amplified by the grounded base amplifier including the transistor Q1 and the resistor R1 to the output terminal. The base voltage of the transistor Q1 is fixed to a constant voltage value VBB. The value of the direct current flowing through the transistor Q1 is fixed to a certain value by the current source I1 so that a necessary voltage gain value and band can be obtained.

また、光通信システムによっては、光の位相変調信号を利用して送受信を行っている場合がある。その場合、受信器内部の光復調器により、受信した光信号を2つの相補的な光の強度変調信号に変換したのち、更に、フォトダイオードとトランスインピーダンス増幅器によって、光の強度変調信号を相補的な電圧信号に変換している。このとき、図14や図15のようなトランスインピーダンス増幅器を2並列用意し、その出力を差動増幅器で増幅して差動電圧信号を得ることもできるが、非特許文献3に記載されている図16のよな差動トランスインピーダンス増幅器を用いて差動出力電圧信号VoutP,VoutNを得ることもできる。この回路構成は、図14のエミッタ接地増幅器を差動化したものである。   Also, depending on the optical communication system, transmission / reception may be performed using an optical phase modulation signal. In this case, the received optical signal is converted into two complementary light intensity modulation signals by an optical demodulator inside the receiver, and then the light intensity modulation signal is complementarily converted by a photodiode and a transimpedance amplifier. Is converted into a correct voltage signal. At this time, two transimpedance amplifiers as shown in FIG. 14 and FIG. 15 can be prepared in parallel, and the output of the transimpedance amplifiers can be amplified by a differential amplifier to obtain a differential voltage signal. Differential output voltage signals VoutP and VoutN can also be obtained using a differential transimpedance amplifier as shown in FIG. This circuit configuration is a differential version of the grounded emitter amplifier of FIG.

H.Fukuyama,et al.,“InPhGaAs DHBT PARALLEL FEEDBACK AMPLIFIER WITH 14-dB GAJN AND 91-GHz BANDWIDTH”,2004 International Conference on Indium Phosphide and Related Materials,pp.659-662,2004H. Fukuyama, et al., “InPhGaAs DHBT PARALLEL FEEDBACK AMPLIFIER WITH 14-dB GAJN AND 91-GHz BANDWIDTH”, 2004 International Conference on Indium Phosphide and Related Materials, pp.659-662, 2004 J.Martinez-Castillo,et al.,“Transimpedance Amplifiers for Optical Fiber Systems Based on Common-Base Transistors”,Proceedings of the 1999 IEEE International Symposium on Circuits and Systems,Volume 6,pp.85-88,1999J. Martinez-Castillo, et al., “Transimpedance Amplifiers for Optical Fiber Systems Based on Common-Base Transistors”, Proceedings of the 1999 IEEE International Symposium on Circuits and Systems, Volume 6, pp. 85-88, 1999 H.Fukuyama,et al.,“Two-channel InP HBT Differential Automaticgain-controlled Transimpedance Amplifier IC for 43-Gbit/s DQPSK photoreceiver”,Compound Semiconductor IC Symposium 2008,H.2,pp.145-148,Oct.2008H. Fukuyama, et al., “Two-channel InP HBT Differential Automatic gain-controlled Transimpedance Amplifier IC for 43-Gbit / s DQPSK photoreceiver”, Compound Semiconductor IC Symposium 2008, H.2, pp.145-148, Oct.2008

通信システムの仕様により、入力電流振幅に大きなダイナミックレンジが要求される場合がある。エミッタ接地増幅器によるトランスインピーダンス増幅器の場合には、一般に、高感度化のために大きな利得を有するよう設計されているため、大きな電流振幅を持つ信号が入力されると出力が飽和する。出力が飽和しないように利得を下げて設計すると、今度は小さい電流振幅を持つ信号に対する感度が悪化するという問題がある。また、直流電流を吸収するためには、入力に電流引き抜き回路を設ける必要が生じ、雑音特性が悪化して更に感度が悪化する。   Depending on the specifications of the communication system, a large dynamic range may be required for the input current amplitude. In the case of a transimpedance amplifier using a grounded-emitter amplifier, generally, the output is saturated when a signal having a large current amplitude is input because it is designed to have a large gain for high sensitivity. If the gain is reduced so that the output does not saturate, the sensitivity to a signal having a small current amplitude is deteriorated. Further, in order to absorb the direct current, it is necessary to provide a current drawing circuit at the input, noise characteristics are deteriorated, and sensitivity is further deteriorated.

ベース接地増幅器によるトランスインピーダンス増幅器の場合にも、電流源I1によるバイアス電流値を上回る電流信号が入力された場合、出力が飽和する。この出力飽和を防止するためには、バイアス電流値を、入力されうる最大の電流入力値以上に設定する必要があるが、この場合は消費電力の増大を招く。バイアス電流値を入力されうる最大の電流入力値以上に設定し、入力信号が小さい条件で動作させ続けると、無駄な電力を消費していることになる。更に、ベース接地増幅器の出力信号Voutの電圧値は入力信号Iinの直流値に依存して変化する。これにより、トランスインピーダンス増幅器に接続される次段増幅器の入力端子の直流電圧も変動してしまい、次段増幅器を最適なバイアス点で動作させることができなくなる。   Also in the case of a transimpedance amplifier using a grounded base amplifier, when a current signal exceeding the bias current value by the current source I1 is input, the output is saturated. In order to prevent this output saturation, it is necessary to set the bias current value to be equal to or greater than the maximum current input value that can be input. In this case, power consumption increases. If the bias current value is set to be greater than or equal to the maximum input current value that can be input and the operation is continued under the condition that the input signal is small, useless power is consumed. Further, the voltage value of the output signal Vout of the common base amplifier varies depending on the DC value of the input signal Iin. As a result, the DC voltage at the input terminal of the next-stage amplifier connected to the transimpedance amplifier also fluctuates, making it impossible to operate the next-stage amplifier at an optimum bias point.

本発明は、上記課題を解決するためになされたもので、消費電力増大させることなく広い線形動作領域を得ることができるトランスインピーダンス増幅器を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a transimpedance amplifier capable of obtaining a wide linear operation region without increasing power consumption.

本発明のトランスインピーダンス増幅器は、入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の出力端子に出力するトランスインピーダンスコア回路と、トランスインピーダンス増幅器の出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、トランスインピーダンス増幅器の出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、前記トランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、コレクタ端子が正側電源電圧に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、一端が正側電源電圧に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された負荷抵抗と、第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするものである。   The transimpedance amplifier according to the present invention includes a transimpedance core circuit that amplifies an input current signal and simultaneously converts the current signal into a voltage signal and outputs the voltage signal to an output terminal of the transimpedance amplifier, and a voltage signal output to the output terminal of the transimpedance amplifier An average voltage detection circuit for detecting the average DC voltage of the voltage, an amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal output to the output terminal of the transimpedance amplifier, the average DC voltage detected by the average voltage detection circuit and the transformer A first feedback amplifier that amplifies a difference voltage from a DC voltage reference voltage indicating a desired DC potential at an output terminal of the impedance amplifier and applies negative feedback so as to adjust an amount of current flowing through the transistor of the transimpedance core circuit; Amplitude detected by the amplitude voltage detection circuit A second feedback amplifier that amplifies a voltage difference between the voltage and an amplitude voltage reference voltage indicating a desired signal amplitude at the output terminal of the transimpedance amplifier, and applies negative feedback to adjust the base voltage of the transistor of the transimpedance core circuit The transimpedance core circuit has a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal input to the transimpedance amplifier. A first transistor connected to the base, a base terminal connected to the non-inverting output terminal of the second feedback amplifier, a collector terminal connected to the positive power supply voltage, and an emitter terminal connected to the input terminal of the transimpedance amplifier Second transistor with one end at the positive power supply A load resistor having the other end connected to the collector terminal of the first transistor, a first terminal connected to the emitter terminals of the first and second transistors, and a second terminal being negative. And a variable current source connected to the non-inverting output terminal of the first feedback amplifier.

また、本発明のトランスインピーダンス増幅器は、入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の出力端子に出力するトランスインピーダンスコア回路と、トランスインピーダンス増幅器の出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、トランスインピーダンス増幅器の出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、前記トランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、一端が前記第2のトランジスタのコレクタ端子に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された第1の負荷抵抗と、一端が正側電源電圧に接続され、他端が前記第2のトランジスタのコレクタ端子に接続された第2の負荷抵抗と、第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするものである。   The transimpedance amplifier of the present invention amplifies the input current signal and simultaneously converts it into a voltage signal and outputs it to the output terminal of the transimpedance amplifier, and outputs it to the output terminal of the transimpedance amplifier. An average voltage detection circuit that detects an average DC voltage of the voltage signal, an amplitude voltage detection circuit that detects an amplitude voltage of the voltage signal output to the output terminal of the transimpedance amplifier, and an average DC voltage detected by the average voltage detection circuit A first feedback amplifier that amplifies a difference voltage between the DC impedance and a DC voltage reference voltage indicating a desired DC potential at the output terminal of the transimpedance amplifier, and applies negative feedback so as to adjust the amount of current flowing through the transistor of the transimpedance core circuit The amplitude voltage detection circuit detects A second feedback that amplifies a difference voltage between the amplitude voltage and an amplitude voltage reference voltage indicating a desired signal amplitude at the output terminal of the transimpedance amplifier, and applies negative feedback to adjust the base voltage of the transistor of the transimpedance core circuit. The transimpedance core circuit has a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal input to the transimpedance amplifier. A first transistor connected to the terminal; a base terminal connected to the non-inverting output terminal of the second feedback amplifier; an emitter terminal connected to the input terminal of the transimpedance amplifier; Connected to the collector terminal of the second transistor A first load resistor whose other end is connected to the collector terminal of the first transistor, one end connected to the positive power supply voltage, and the other end connected to the collector terminal of the second transistor. 2 load resistors, a first terminal is connected to the emitter terminals of the first and second transistors, a second terminal is connected to the negative power supply voltage, and a current control terminal is connected to the first feedback amplifier. And a variable current source connected to the non-inverting output terminal.

また、本発明のトランスインピーダンス増幅器は、非反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の非反転出力端子に出力する第1のトランスインピーダンスコア回路と、反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の反転出力端子に出力する第2のトランスインピーダンスコア回路と、トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の差動非反転出力端子および反転出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の非反転出力端子および反転出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、コレクタ端子が正側電源電圧に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、一端が正側電源電圧に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された負荷抵抗と、第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするものである。   The transimpedance amplifier of the present invention includes a first transimpedance core circuit that amplifies the current signal input to the non-inverting input terminal and simultaneously converts the current signal to a voltage signal and outputs the voltage signal to the non-inverting output terminal of the transimpedance amplifier; A second transimpedance core circuit that amplifies the current signal input to the inverting input terminal and simultaneously converts it to a voltage signal and outputs it to the inverting output terminal of the transimpedance amplifier, and the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier An average voltage detection circuit for detecting an average DC voltage of the voltage signal output to the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier, an amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal, The average DC voltage detected by the average voltage detection circuit and the A first transimpedance core circuit and a second transimpedance core circuit that amplify a difference voltage between a differential non-inverting output terminal and a inverting output terminal of the impedance amplifier with a DC voltage reference voltage indicating a desired DC potential; A first feedback amplifier that applies negative feedback so as to adjust the amount of current flowing through the transistor, an amplitude voltage detected by the amplitude voltage detection circuit, and a desired signal amplitude at the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier. A second feedback amplifier that amplifies a difference voltage from the amplitude voltage reference voltage shown and applies negative feedback so as to adjust base voltages of transistors of the first transimpedance core circuit and the second transimpedance core circuit; Comprising the first transimpedance core circuit and The second transimpedance core circuit has a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal connected to the input terminal of the transimpedance amplifier. The connected first transistor and the base terminal are connected to the non-inverting output terminal of the second feedback amplifier, the collector terminal is connected to the positive power supply voltage, and the emitter terminal is connected to the input terminal of the transimpedance amplifier. The second transistor, a load resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the first transistor, and a first terminal connected to the first and second transistors. The emitter terminal is connected, the second terminal is connected to the negative power supply voltage, and the current control terminal is the first feedback amplifier. And a variable current source connected to the non-inverting output terminal.

また、本発明のトランスインピーダンス増幅器は、非反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の非反転出力端子に出力する第1のトランスインピーダンスコア回路と、反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の反転出力端子に出力する第2のトランスインピーダンスコア回路と、トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の差動非反転出力端子および反転出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の非反転出力端子および反転出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、一端が前記第2のトランジスタのコレクタ端子に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された第1の負荷抵抗と、一端が正側電源電圧に接続され、他端が前記第2のトランジスタのコレクタ端子に接続された第2の負荷抵抗と、第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするものである。   The transimpedance amplifier of the present invention includes a first transimpedance core circuit that amplifies the current signal input to the non-inverting input terminal and simultaneously converts the current signal to a voltage signal and outputs the voltage signal to the non-inverting output terminal of the transimpedance amplifier; A second transimpedance core circuit that amplifies the current signal input to the inverting input terminal and simultaneously converts it to a voltage signal and outputs it to the inverting output terminal of the transimpedance amplifier, and the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier An average voltage detection circuit for detecting an average DC voltage of the voltage signal output to the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier, an amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal, The average DC voltage detected by the average voltage detection circuit and the A first transimpedance core circuit and a second transimpedance core circuit that amplify a difference voltage between a differential non-inverting output terminal and a inverting output terminal of the impedance amplifier with a DC voltage reference voltage indicating a desired DC potential; A first feedback amplifier that applies negative feedback so as to adjust the amount of current flowing through the transistor, an amplitude voltage detected by the amplitude voltage detection circuit, and a desired signal amplitude at the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier. A second feedback amplifier that amplifies a difference voltage from the amplitude voltage reference voltage shown and applies negative feedback so as to adjust base voltages of transistors of the first transimpedance core circuit and the second transimpedance core circuit; Comprising the first transimpedance core circuit and The second transimpedance core circuit has a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal connected to the input terminal of the transimpedance amplifier. A first transistor connected, a base terminal connected to a non-inverting output terminal of the second feedback amplifier, an emitter terminal connected to an input terminal of the transimpedance amplifier, and one end of the second transistor 2 is connected to the collector terminal of the first transistor, the other end is connected to the collector terminal of the first transistor, one end is connected to the positive power supply voltage, and the other end is connected to the second transistor. A second load resistor connected to the collector terminal of the first and second terminals of the first and second transistors. A variable current source connected to the emitter terminal; a second terminal connected to the negative power supply voltage; and a current control terminal connected to the non-inverting output terminal of the first feedback amplifier. It is.

また、本発明のトランスインピーダンス増幅器の1構成例は、さらに、前記第1のトランジスタのコレクタ端子とトランスインピーダンス増幅器の出力端子との間に設けられた第1のバッファ増幅器を備えることを特徴とするものである。
また、本発明のトランスインピーダンス増幅器の1構成例は、さらに、前記直流電圧参照電圧を発生する直流電圧参照電圧発生回路を備え、前記直流電圧参照電圧発生回路は、ベース端子が前記第1のトランジスタのベース端子に接続され、コレクタ端子が直流電圧参照電圧発生回路の出力端子に接続された第3のトランジスタと、一端が正側電源電圧に接続され、他端が前記第3のトランジスタのコレクタ端子に接続された抵抗と、第1の端子が前記第3のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続された定電流源とからなり、前記直流電圧参照電圧発生回路の出力端子が前記第1の帰還増幅器の反転入力端子に接続されることを特徴とするものである。
In addition, a configuration example of the transimpedance amplifier according to the present invention further includes a first buffer amplifier provided between a collector terminal of the first transistor and an output terminal of the transimpedance amplifier. Is.
In addition, a configuration example of the transimpedance amplifier of the present invention further includes a DC voltage reference voltage generation circuit that generates the DC voltage reference voltage, and the DC voltage reference voltage generation circuit has a base terminal that is the first transistor. A third transistor having a collector terminal connected to the output terminal of the DC voltage reference voltage generation circuit, one end connected to the positive power supply voltage, and the other end connected to the collector terminal of the third transistor. And a constant current source having a first terminal connected to the emitter terminal of the third transistor and a second terminal connected to the negative power supply voltage, and generating the DC voltage reference voltage The output terminal of the circuit is connected to the inverting input terminal of the first feedback amplifier.

また、本発明のトランスインピーダンス増幅器の1構成例は、さらに、前記直流電圧参照電圧を発生する直流電圧参照電圧発生回路を備え、前記直流電圧参照電圧発生回路は、ベース端子が前記第1のトランジスタのベース端子に接続された第3のトランジスタと、一端が正側電源電圧に接続され、他端が前記第3のトランジスタのコレクタ端子に接続された抵抗と、第1の端子が前記第3のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続された定電流源と、前記第3のトランジスタのコレクタ端子と直流電圧参照電圧発生回路の出力端子との間に設けられた第2のバッファ増幅器とからなり、前記直流電圧参照電圧発生回路の出力端子が前記第1の帰還増幅器の反転入力端子に接続されることを特徴とするものである。
また、本発明のトランスインピーダンス増幅器の1構成例は、前記トランスインピーダンスコア回路の前記第2のトランジスタのサイズが前記第1のトランジスタのサイズよりも大きいことを特徴とするものである。
また、本発明のトランスインピーダンス増幅器の1構成例は、さらに、前記トランスインピーダンスコア回路の出力端子および前記平均電圧検出回路の入力端子と、前記トランスインピーダンス増幅器の出力端子および前記振幅電圧検出回路の入力端子との間に設けられた線形増幅器を備えることを特徴とするものである。
また、本発明のトランスインピーダンス増幅器の1構成例は、さらに、前記振幅電圧検出回路が検出した振幅電圧と前記振幅電圧参照電圧とが一致するように前記線形増幅器の利得を制御する制御電圧バッファを備えることを特徴とするものである。
また、本発明のトランスインピーダンス増幅器の1構成例において、前記第1の帰還増幅器の時定数は、前記第2の帰還増幅器の時定数よりも短いことを特徴とするものである。
In addition, a configuration example of the transimpedance amplifier of the present invention further includes a DC voltage reference voltage generation circuit that generates the DC voltage reference voltage, and the DC voltage reference voltage generation circuit has a base terminal that is the first transistor. A third transistor connected to the base terminal of the first transistor, a resistor having one end connected to the positive power supply voltage, the other end connected to the collector terminal of the third transistor, and a first terminal connected to the third transistor. A constant current source connected to the emitter terminal of the transistor and having the second terminal connected to the negative power supply voltage, and provided between the collector terminal of the third transistor and the output terminal of the DC voltage reference voltage generating circuit. And an output terminal of the DC voltage reference voltage generating circuit is connected to an inverting input terminal of the first feedback amplifier. A.
Also, one configuration example of the transimpedance amplifier according to the present invention is characterized in that the size of the second transistor of the transimpedance core circuit is larger than the size of the first transistor.
The transimpedance amplifier according to the present invention may further include an output terminal of the transimpedance core circuit and an input terminal of the average voltage detection circuit, an output terminal of the transimpedance amplifier, and an input of the amplitude voltage detection circuit. A linear amplifier provided between the terminal and the terminal is provided.
The transimpedance amplifier of the present invention further includes a control voltage buffer for controlling the gain of the linear amplifier so that the amplitude voltage detected by the amplitude voltage detection circuit matches the amplitude voltage reference voltage. It is characterized by comprising.
In one configuration example of the transimpedance amplifier of the present invention, the time constant of the first feedback amplifier is shorter than the time constant of the second feedback amplifier.

本発明によれば、トランスインピーダンスコア回路と平均電圧検出回路と振幅電圧検出回路と第1、第2の帰還増幅器とを設け、トランスインピーダンスコア回路を第1、第2のトランジスタと負荷抵抗と可変電流源とから構成することにより、トランスインピーダンスコア回路の出力振幅が歪むことなく線形性を保つことができ、トランスインピーダンス増幅器に接続される次段増幅器の入力端子の直流電圧を最適な一定値に保つことができる。それに加え、本発明では、トランスインピーダンス増幅器の入力端子に入力される電流信号が小さい場合には、トランスインピーダンスコア回路の可変電流源による引き抜き電流量も電流信号に応じた小さい値に制御されるため、トランスインピーダンス増幅器の消費電力を削減することができる。   According to the present invention, the transimpedance core circuit, the average voltage detection circuit, the amplitude voltage detection circuit, the first and second feedback amplifiers are provided, and the transimpedance core circuit is variable with the first and second transistors and the load resistance. By configuring with a current source, linearity can be maintained without distortion of the output amplitude of the transimpedance core circuit, and the DC voltage at the input terminal of the next stage amplifier connected to the transimpedance amplifier is set to an optimal constant value. Can keep. In addition, in the present invention, when the current signal input to the input terminal of the transimpedance amplifier is small, the amount of current drawn by the variable current source of the transimpedance core circuit is also controlled to a small value according to the current signal. The power consumption of the transimpedance amplifier can be reduced.

また、本発明では、トランスインピーダンスコア回路の第1のトランジスタの負荷抵抗を2つに分割することにより、トランスインピーダンスコア回路の最小利得時の歪特性を良好な特性にすることができる。   Further, in the present invention, by dividing the load resistance of the first transistor of the transimpedance core circuit into two, the distortion characteristic at the minimum gain of the transimpedance core circuit can be improved.

また、本発明では、第1のトランジスタのコレクタ端子とトランスインピーダンス増幅器の出力端子との間に設けられた第1のバッファ増幅器を設けることにより、トランスインピーダンス増幅器の出力端子に接続される後段回路に対する駆動力を増加させることができると共に、後段回路からの影響がトランスインピーダンスコア回路の出力に及ぶことを防止することができる。   Further, in the present invention, the first buffer amplifier provided between the collector terminal of the first transistor and the output terminal of the transimpedance amplifier is provided, whereby the subsequent circuit connected to the output terminal of the transimpedance amplifier is provided. The driving force can be increased, and the influence from the subsequent circuit can be prevented from reaching the output of the transimpedance core circuit.

また、本発明では、直流電圧参照電圧発生回路を、第3のトランジスタと抵抗と定電流源とから構成することにより、直流電圧参照電圧発生回路から出力する直流電圧参照電圧を、トランスインピーダンス増幅器の入力電流値に依存せず一定の値に保つことができる。   In the present invention, the DC voltage reference voltage generation circuit is constituted by the third transistor, the resistor, and the constant current source, so that the DC voltage reference voltage output from the DC voltage reference voltage generation circuit can be converted into that of the transimpedance amplifier. A constant value can be maintained without depending on the input current value.

また、本発明では、トランスインピーダンスコア回路の第2のトランジスタのサイズを第1のトランジスタのサイズよりも大きくすることにより、トランスインピーダンス増幅器の許容する最大入力電流振幅を大きくすることができ、トランスインピーダンス増幅器のダイナミックレンジを拡大することができる。   In the present invention, the maximum input current amplitude allowed by the transimpedance amplifier can be increased by increasing the size of the second transistor of the transimpedance core circuit to be larger than the size of the first transistor. The dynamic range of the amplifier can be expanded.

また、本発明では、トランスインピーダンスコア回路の出力端子および平均電圧検出回路の入力端子と、トランスインピーダンス増幅器の出力端子および振幅電圧検出回路の入力端子との間に線形増幅器を設けることにより、トランスインピーダンス増幅器のダイナミックレンジを拡大することができる。   Further, in the present invention, by providing a linear amplifier between the output terminal of the transimpedance core circuit and the input terminal of the average voltage detection circuit and the output terminal of the transimpedance amplifier and the input terminal of the amplitude voltage detection circuit, the transimpedance The dynamic range of the amplifier can be expanded.

また、本発明では、線形増幅器を可変利得の増幅器とすることにより、トランスインピーダンス増幅器のダイナミックレンジを更に拡大することができる。   In the present invention, the dynamic range of the transimpedance amplifier can be further expanded by using the linear amplifier as a variable gain amplifier.

また、本発明では、第1の帰還増幅器の時定数を、第2の帰還増幅器の時定数よりも短くすることにより、第1のトランジスタの負荷抵抗を流れる電流成分が変更される過程において、この負荷抵抗を流れる直流電流成分の変化分が可変電流源によって速やかに補償されるようにすることができる。   In the present invention, in the process in which the current component flowing through the load resistance of the first transistor is changed by making the time constant of the first feedback amplifier shorter than the time constant of the second feedback amplifier. The change in the direct current component flowing through the load resistance can be quickly compensated by the variable current source.

本発明の第1の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。1 is a circuit diagram showing a configuration of a transimpedance amplifier according to a first embodiment of the present invention. 本発明の第2の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 2nd Embodiment of this invention. 本発明の第1、第2の実施の形態に係るトランスインピーダンス増幅器の効果を説明する図である。It is a figure explaining the effect of the transimpedance amplifier which concerns on the 1st, 2nd embodiment of this invention. 本発明の第3の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 4th Embodiment of this invention. 本発明の第5の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 5th Embodiment of this invention. 本発明の第6の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 6th Embodiment of this invention. 本発明の第7の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 7th Embodiment of this invention. 本発明の第7の実施の形態に係るトランスインピーダンス増幅器の別の構成を示す回路図である。It is a circuit diagram which shows another structure of the transimpedance amplifier which concerns on the 7th Embodiment of this invention. 本発明の第8の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 8th Embodiment of this invention. 本発明の第9の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 9th Embodiment of this invention. 本発明の第10の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 10th Embodiment of this invention. 本発明の第11の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier which concerns on the 11th Embodiment of this invention. 従来のトランスインピーダンス増幅器の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional transimpedance amplifier. 従来のトランスインピーダンス増幅器の別の構成を示す回路図である。It is a circuit diagram which shows another structure of the conventional transimpedance amplifier. 従来のトランスインピーダンス増幅器の別の構成を示す回路図である。It is a circuit diagram which shows another structure of the conventional transimpedance amplifier.

[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図である。本実施の形態のトランスインピーダンス増幅器は、入力端子に入力された電流信号Iinを増幅すると同時に電圧信号Voutに変換するトランスインピーダンスコア回路1と、トランスインピーダンス増幅器の出力端子に出力される電圧信号Voutの平均直流電圧を検出する平均電圧検出回路2と、トランスインピーダンス増幅器の出力端子に出力される電圧信号Voutの振幅電圧を検出する振幅電圧検出回路3と、平均電圧検出回路2が検出した平均直流電圧とトランスインピーダンス増幅器の出力端子における所望の直流電位を示す直流電圧参照電圧Vref1との差電圧を増幅し、トランスインピーダンスコア回路1のトランジスタに流れる電流量を調整するよう負帰還をかける帰還増幅器4と、振幅電圧検出回路3が検出した振幅電圧とトランスインピーダンス増幅器の出力端子における所望の信号振幅を示す振幅電圧参照電圧Vref2との差電圧を増幅し、トランスインピーダンスコア回路1のトランジスタのベース電圧を調整するよう負帰還をかける帰還増幅器5とから構成される。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a configuration of a transimpedance amplifier according to a first embodiment of the present invention. The transimpedance amplifier according to the present embodiment includes a transimpedance core circuit 1 that amplifies a current signal Iin input to an input terminal and simultaneously converts the current signal Iin to a voltage signal Vout, and a voltage signal Vout output to an output terminal of the transimpedance amplifier. An average voltage detection circuit 2 that detects the average DC voltage, an amplitude voltage detection circuit 3 that detects the amplitude voltage of the voltage signal Vout output to the output terminal of the transimpedance amplifier, and the average DC voltage detected by the average voltage detection circuit 2 And a feedback amplifier 4 that amplifies a difference voltage between a DC voltage reference voltage Vref1 indicating a desired DC potential at the output terminal of the transimpedance amplifier and applies negative feedback so as to adjust the amount of current flowing through the transistor of the transimpedance core circuit 1. Detected by the amplitude voltage detection circuit 3 A feedback amplifier 5 that amplifies a difference voltage between the width voltage and an amplitude voltage reference voltage Vref2 indicating a desired signal amplitude at the output terminal of the transimpedance amplifier and applies negative feedback to adjust the base voltage of the transistor of the transimpedance core circuit 1 It consists of.

トランスインピーダンスコア回路1は、ベース端子が帰還増幅器5の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続されたトランジスタQ1と、ベース端子が帰還増幅器5の非反転出力端子に接続され、コレクタ端子が正側電源電圧VCCに接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続されたトランジスタQ2と、一端が正側電源電圧VCCに接続され、他端がトランジスタQ1のコレクタ端子に接続された負荷抵抗R1と、第1の端子がトランジスタQ1,Q2のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続され、電流制御端子が帰還増幅器4の非反転出力端子に接続された可変電流源I1とから構成される。   The transimpedance core circuit 1 includes a transistor Q1 having a base terminal connected to the inverting output terminal of the feedback amplifier 5, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal connected to the input terminal of the transimpedance amplifier. The transistor Q2 has a base terminal connected to the non-inverting output terminal of the feedback amplifier 5, a collector terminal connected to the positive power supply voltage VCC, an emitter terminal connected to the input terminal of the transimpedance amplifier, and one end connected to the positive power supply. The load resistor R1 is connected to the voltage VCC, the other end is connected to the collector terminal of the transistor Q1, the first terminal is connected to the emitter terminals of the transistors Q1 and Q2, and the second terminal is connected to the negative power supply voltage VEE. Connected, and the current control terminal is connected to the non-inverting output terminal of the feedback amplifier 4. Composed of the variable current source I1 Metropolitan was.

本実施の形態のトランスインピーダンス増幅器では、トランスインピーダンスコア回路1のトランジスタQ1,Q2の回路構成により、入力端子に入力された電流信号Iinは、トランジスタQ1,Q2のベース端子に入力される制御電圧の差電圧(帰還増幅器5の非反転出力電圧と反転出力電圧との差電圧)に依存して、トランジスタQ1を流れる電流とトランジスタQ2を流れる電流に分離される。このうち、負荷抵抗R1によって電圧信号Voutに変換される電流成分は、トランジスタQ1を流れる電流信号のみとなる。   In the transimpedance amplifier of the present embodiment, due to the circuit configuration of the transistors Q1 and Q2 of the transimpedance core circuit 1, the current signal Iin input to the input terminal is the control voltage input to the base terminals of the transistors Q1 and Q2. Depending on the difference voltage (the difference voltage between the non-inverted output voltage and the inverted output voltage of the feedback amplifier 5), the current flowing through the transistor Q1 and the current flowing through the transistor Q2 are separated. Among these, the current component converted into the voltage signal Vout by the load resistor R1 is only the current signal flowing through the transistor Q1.

負荷抵抗R1によって得られた電圧信号Voutの振幅電圧は、振幅電圧検出回路3によって検出される。帰還増幅器5は、振幅電圧検出回路3によって検出された振幅電圧と所定の振幅電圧参照電圧Vref2との差電圧を増幅して、トランジスタQ1,Q2のベース端子に負帰還をかける。これにより、振幅電圧検出回路3が検出した振幅電圧と振幅電圧参照電圧Vref2とが一致するように、トランジスタQ1を流れる電流とトランジスタQ2を流れる電流との分流比が調整される。こうして、電圧信号Voutのピーク値が正側電源電圧VCCと電圧信号Voutの平均値との間に来るように、電圧信号Voutの振幅をある一定の値に保つことができる。   The amplitude voltage of the voltage signal Vout obtained by the load resistor R1 is detected by the amplitude voltage detection circuit 3. The feedback amplifier 5 amplifies a difference voltage between the amplitude voltage detected by the amplitude voltage detection circuit 3 and a predetermined amplitude voltage reference voltage Vref2, and applies negative feedback to the base terminals of the transistors Q1 and Q2. Thereby, the shunt ratio between the current flowing through the transistor Q1 and the current flowing through the transistor Q2 is adjusted so that the amplitude voltage detected by the amplitude voltage detection circuit 3 matches the amplitude voltage reference voltage Vref2. Thus, the amplitude of the voltage signal Vout can be maintained at a certain value so that the peak value of the voltage signal Vout is between the positive power supply voltage VCC and the average value of the voltage signal Vout.

また、電圧信号Voutの平均電圧、すなわち直流電圧は、平均電圧検出回路2によって検出される。帰還増幅器4は、平均電圧検出回路2によって検出された直流電圧と所定の直流電圧参照電圧Vref1との差電圧を増幅して、可変電流源1の電流値を調整するよう負帰還をかける。これにより、トランスインピーダンスコア回路1におけるトランジスタQ1を流れる電流とトランジスタQ2を流れる電流との分流比の変化を加味した上で、負荷抵抗R1を流れる直流電流値が一定に保たれる。その結果、トランスインピーダンス増幅器の出力端子の直流電位は一定に保たれる。つまり、トランジスタQ1,Q2のベース端子に入力される制御電圧の調整過程において、トランスインピーダンス増幅器の入力端子に入力された電流信号Iinの直流成分のうち、負荷抵抗R1を流れる電流成分は変化するが、変化分は可変電流源I1によって補償され、負荷抵抗R1を流れる直流電流成分は一定値に保たれ続ける。こうして、平均電圧検出回路2が検出した平均直流電圧と直流電圧参照電圧Vref1とが一致するように制御される。逆に、帰還増幅器4による負帰還がなく、可変電流源I1の電流値が一定の場合には、帰還増幅器5による負帰還により、トランスインピーダンスコア回路1におけるトランジスタQ1を流れる電流とトランジスタQ2を流れる電流との分流比の変化により、トランスインピーダンス増幅器の出力端子の直流電位は一定に保てなくなる。   Further, the average voltage of the voltage signal Vout, that is, the DC voltage is detected by the average voltage detection circuit 2. The feedback amplifier 4 amplifies a difference voltage between the DC voltage detected by the average voltage detection circuit 2 and a predetermined DC voltage reference voltage Vref1, and applies negative feedback so as to adjust the current value of the variable current source 1. As a result, the DC current value flowing through the load resistor R1 is kept constant in consideration of the change in the shunt ratio between the current flowing through the transistor Q1 and the current flowing through the transistor Q2 in the transimpedance core circuit 1. As a result, the DC potential at the output terminal of the transimpedance amplifier is kept constant. That is, in the process of adjusting the control voltage input to the base terminals of the transistors Q1 and Q2, the current component flowing through the load resistor R1 among the DC component of the current signal Iin input to the input terminal of the transimpedance amplifier changes. The change is compensated by the variable current source I1, and the direct current component flowing through the load resistor R1 is kept at a constant value. In this way, control is performed so that the average DC voltage detected by the average voltage detection circuit 2 matches the DC voltage reference voltage Vref1. Conversely, when there is no negative feedback by the feedback amplifier 4 and the current value of the variable current source I1 is constant, the current flowing through the transistor Q1 and the transistor Q2 in the transimpedance core circuit 1 flow by the negative feedback by the feedback amplifier 5. Due to the change in the shunt ratio with the current, the DC potential at the output terminal of the transimpedance amplifier cannot be kept constant.

以上のように、本実施の形態のトランスインピーダンス増幅器によれば、トランスインピーダンスコア回路1の出力振幅が歪むことなく線形性を保つことができ、トランスインピーダンス増幅器に接続される次段増幅器の入力端子の直流電圧を最適な一定値に保つことができる。それに加え、トランスインピーダンス増幅器の入力端子に入力される電流信号Iinが小さい場合には、可変電流源I1による引き抜き電流量も電流信号Iinに応じた小さい値に制御されるため、トランスインピーダンス増幅器の消費電力も削減される。   As described above, according to the transimpedance amplifier of the present embodiment, linearity can be maintained without distortion of the output amplitude of the transimpedance core circuit 1, and the input terminal of the next-stage amplifier connected to the transimpedance amplifier. Can be maintained at an optimal constant value. In addition, when the current signal Iin input to the input terminal of the transimpedance amplifier is small, the amount of current drawn by the variable current source I1 is also controlled to a small value according to the current signal Iin. Electricity is also reduced.

[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図2は本発明の第2の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1と同様の構成には同一の符号を付してある。本実施の形態のトランスインピーダンス増幅器は、第1の実施の形態のトランスインピーダンス増幅器において、トランスインピーダンスコア回路1の出力端子(トランジスタQ1のコレクタ端子と負荷抵抗R1との接続点)と、トランスインピーダンス増幅器の出力端子並びに平均電圧検出回路2および振幅電圧検出回路3の入力端子との間にバッファ増幅器6を設けたものである。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 2 is a circuit diagram showing a configuration of a transimpedance amplifier according to the second embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIG. The transimpedance amplifier according to the present embodiment is the same as the transimpedance amplifier according to the first embodiment except that the output terminal of the transimpedance core circuit 1 (the connection point between the collector terminal of the transistor Q1 and the load resistor R1) and the transimpedance amplifier. The buffer amplifier 6 is provided between the output terminal of the first and second input terminals of the average voltage detection circuit 2 and the amplitude voltage detection circuit 3.

本実施の形態では、第1の実施の形態と同様の効果を得ることができ、さらにバッファ増幅器6を設けることにより、トランスインピーダンス増幅器の出力端子に接続される後段回路に対する駆動力を増加させることができると共に、後段回路からの影響がトランスインピーダンスコア回路1の出力に及ぶことを防止することができる。   In the present embodiment, the same effect as that of the first embodiment can be obtained, and the driving power for the subsequent circuit connected to the output terminal of the transimpedance amplifier can be increased by providing the buffer amplifier 6. In addition, it is possible to prevent the influence from the subsequent circuit from reaching the output of the transimpedance core circuit 1.

図3は、第1、第2の実施の形態の効果を確認するために、図2の回路構成を差動化した場合にトランスインピーダンス増幅器の出力端子に出力される電圧信号Voutの全高調波歪と、図15に示した従来の回路構成を差動化した場合にトランスインピーダンス増幅器の出力端子に出力される電圧信号Voutの全高調波歪とを比較した図である。図3における30は図15の従来の回路構成を差動化したトランスインピーダンス増幅器の全高調波歪を示し、31は本実施の形態の回路構成を差動化したトランスインピーダンス増幅器の全高調波歪を示している。   FIG. 3 shows all harmonics of the voltage signal Vout output to the output terminal of the transimpedance amplifier when the circuit configuration of FIG. 2 is differentiated in order to confirm the effects of the first and second embodiments. FIG. 16 is a diagram comparing distortion and total harmonic distortion of a voltage signal Vout output to an output terminal of a transimpedance amplifier when the conventional circuit configuration illustrated in FIG. 15 is differentiated. 3 in FIG. 3 indicates the total harmonic distortion of the transimpedance amplifier obtained by differentiating the conventional circuit configuration of FIG. 15, and 31 indicates the total harmonic distortion of the transimpedance amplifier obtained by differentiating the circuit configuration of the present embodiment. Is shown.

従来例の回路構成によれば、差動入力電流振幅が0.5mAppdを超えると、5%程度以上の全高調波歪が出力波形に現れるのに対して、本実施の形態の回路構成によれば、差動入力電流振幅が0.5mAppdを超えても、全高調波歪の顕著な悪化は発生せず、なおかつ3mAppdを超える差動入力電流振幅であっても、全高調波歪が0.2%程度に抑圧されている。   According to the circuit configuration of the conventional example, when the differential input current amplitude exceeds 0.5 mAppd, a total harmonic distortion of about 5% or more appears in the output waveform. For example, even if the differential input current amplitude exceeds 0.5 mAppd, the total harmonic distortion does not significantly deteriorate, and even if the differential input current amplitude exceeds 3 mAppd, the total harmonic distortion is 0. It is suppressed to about 2%.

[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図4は本発明の第3の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1と同様の構成には同一の符号を付してある。本実施の形態のトランスインピーダンス増幅器は、第1の実施の形態のトランスインピーダンス増幅器において、トランスインピーダンスコア回路1の出力端子(トランジスタQ1のコレクタ端子と負荷抵抗R1との接続点)および平均電圧検出回路2の入力端子と、トランスインピーダンス増幅器の出力端子および振幅電圧検出回路3の入力端子との間に線形増幅器7を設けたものである。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 4 is a circuit diagram showing a configuration of a transimpedance amplifier according to the third embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIG. The transimpedance amplifier according to the present embodiment is the same as the transimpedance amplifier according to the first embodiment except that the output terminal of the transimpedance core circuit 1 (the connection point between the collector terminal of the transistor Q1 and the load resistor R1) and the average voltage detection circuit. The linear amplifier 7 is provided between the input terminal 2 and the output terminal of the transimpedance amplifier and the input terminal of the amplitude voltage detection circuit 3.

本実施の形態では、第1の実施の形態と同様の効果を得ることができ、さらに線形増幅器7を設けることにより、線形増幅器7が無い場合と比較してトランスインピーダンスコア回路1の利得を下げることができるので、トランスインピーダンス増幅器のダイナミックレンジを拡大することができる。   In the present embodiment, the same effect as that of the first embodiment can be obtained, and the gain of the transimpedance core circuit 1 is lowered by providing the linear amplifier 7 as compared with the case where the linear amplifier 7 is not provided. Therefore, the dynamic range of the transimpedance amplifier can be expanded.

なお、本実施の形態では、1つの線形増幅器7を設けているが、トランスインピーダンスコア回路1の出力端子および平均電圧検出回路2の入力端子と、トランスインピーダンス増幅器の出力端子および振幅電圧検出回路3の入力端子との間に、縦続接続した複数の線形増幅器7を設けるようにしてもよい。
また、本実施の形態では、線形増幅器7を第1の実施の形態に適用した例を示しているが、これに限るものではなく、第2、第3の実施の形態および後述する第4の実施の形態に適用してもよい。
In this embodiment, one linear amplifier 7 is provided, but the output terminal of the transimpedance core circuit 1 and the input terminal of the average voltage detection circuit 2, the output terminal of the transimpedance amplifier, and the amplitude voltage detection circuit 3 A plurality of linear amplifiers 7 connected in cascade may be provided between these input terminals.
In this embodiment, an example in which the linear amplifier 7 is applied to the first embodiment is shown. However, the present invention is not limited to this, and the second and third embodiments and a later-described fourth embodiment. You may apply to embodiment.

[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図5は本発明の第4の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1と同様の構成には同一の符号を付してある。本実施の形態のトランスインピーダンス増幅器は、第1の実施の形態のトランスインピーダンス増幅器において、トランスインピーダンスコア回路1の代わりにトランスインピーダンスコア回路1aを設けたものである。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 5 is a circuit diagram showing a configuration of a transimpedance amplifier according to a fourth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIG. The transimpedance amplifier according to the present embodiment is obtained by providing a transimpedance core circuit 1a instead of the transimpedance core circuit 1 in the transimpedance amplifier according to the first embodiment.

トランスインピーダンスコア回路1aは、トランジスタQ1,Q2と、可変電流源I1と、一端がトランジスタQ2のコレクタ端子に接続され、他端がトランジスタQ1のコレクタ端子に接続された負荷抵抗R1Aと、一端が正側電源電圧VCCに接続され、他端がトランジスタQ2のコレクタ端子に接続された負荷抵抗R1Bとから構成される。このように、本実施の形態では、トランジスタQ1の負荷抵抗をR1A,R1Bの2つに分割し、R1A,R1Bの接続点にトランジスタQ2のコレクタ端子を接続するようにしている。   The transimpedance core circuit 1a includes transistors Q1 and Q2, a variable current source I1, a load resistor R1A having one end connected to the collector terminal of the transistor Q2, and the other end connected to the collector terminal of the transistor Q1, and one end being positive. The load resistor R1B is connected to the side power supply voltage VCC and the other end is connected to the collector terminal of the transistor Q2. Thus, in this embodiment, the load resistance of the transistor Q1 is divided into two, R1A and R1B, and the collector terminal of the transistor Q2 is connected to the connection point of R1A and R1B.

第1の実施の形態では、トランスインピーダンスコア回路1の単体トランスインピーダンス利得を0〜R1の範囲で変化させることができる。これに対して、本実施の形態のトランスインピーダンスコア回路1aでは、単体トランスインピーダンス利得をR1B〜(R1A+R1B)の範囲でしか変化できなくなり、最小利得値に制約が生じる。しかし、本実施の形態のトランスインピーダンスコア回路1aの最小利得時の歪特性は、第1の実施の形態のトランスインピーダンスコア回路1の同じトランスインピーダンス利得時の歪特性に比べて、良好な特性を示すという利点がある。   In the first embodiment, the single transimpedance gain of the transimpedance core circuit 1 can be changed in the range of 0 to R1. On the other hand, in the transimpedance core circuit 1a of the present embodiment, the single unit transimpedance gain can be changed only in the range of R1B to (R1A + R1B), and the minimum gain value is restricted. However, the distortion characteristic at the minimum gain of the transimpedance core circuit 1a of the present embodiment is better than the distortion characteristic at the same transimpedance gain of the transimpedance core circuit 1 of the first embodiment. There is an advantage of showing.

なお、本実施の形態では、トランスインピーダンスコア回路1aを第1の実施の形態に適用した例を示しているが、これに限るものではなく、第2、第3の実施の形態に適用してもよい。   In this embodiment, an example in which the transimpedance core circuit 1a is applied to the first embodiment is shown. However, the present invention is not limited to this, and is applied to the second and third embodiments. Also good.

また、第1〜第4の実施の形態では、振幅電圧検出回路3の出力端子を帰還増幅器5の非反転入力端子に接続し、振幅電圧参照電圧Vref2を帰還増幅器5の反転入力端子に入力しているが、このような接続の仕方は1例であって、これに限るものではなく、トランスインピーダンス増幅器の出力端子における電圧信号Voutの振幅電圧と振幅電圧参照電圧Vref2とが一致するように負帰還をかけることができれば、別の接続の仕方であってもよい。例えば振幅電圧検出回路でトランスインピーダンス増幅器の出力端子におけるピーク電圧と出力端子における平均電圧とを別々に検出して帰還増幅器5に別々に入力し、帰還増幅器5の内部でトランスインピーダンス増幅器の出力端子における振幅電圧が算出されるようにしてもよい。別の接続の仕方については以下の実施の形態で説明する。   In the first to fourth embodiments, the output terminal of the amplitude voltage detection circuit 3 is connected to the non-inverting input terminal of the feedback amplifier 5, and the amplitude voltage reference voltage Vref 2 is input to the inverting input terminal of the feedback amplifier 5. However, such a connection method is an example, and is not limited to this, and is negative so that the amplitude voltage of the voltage signal Vout at the output terminal of the transimpedance amplifier matches the amplitude voltage reference voltage Vref2. Other connection methods may be used as long as feedback can be applied. For example, the peak voltage at the output terminal of the transimpedance amplifier and the average voltage at the output terminal are separately detected by the amplitude voltage detection circuit and are separately input to the feedback amplifier 5, and at the output terminal of the transimpedance amplifier inside the feedback amplifier 5. The amplitude voltage may be calculated. Another way of connection will be described in the following embodiment.

[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。図6は本発明の第5の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1と同様の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の回路構成を具体化した例を示すものである。本実施の形態のトランスインピーダンス増幅器は、トランスインピーダンスコア回路1と、平均電圧検出回路2と、振幅電圧検出回路3と、帰還増幅器4,5と、直流電圧参照電圧発生回路8と、振幅電圧参照電圧発生回路9とから構成される。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. FIG. 6 is a circuit diagram showing a configuration of a transimpedance amplifier according to a fifth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIG. The present embodiment shows an example in which the circuit configuration of the first embodiment is embodied. The transimpedance amplifier according to the present embodiment includes a transimpedance core circuit 1, an average voltage detection circuit 2, an amplitude voltage detection circuit 3, feedback amplifiers 4 and 5, a DC voltage reference voltage generation circuit 8, and an amplitude voltage reference. And a voltage generation circuit 9.

トランスインピーダンスコア回路1の構成は第1の実施の形態で説明したとおりであるが、本実施の形態では、可変電流源I1として、ベース端子(可変電流源I1の電流制御端子)が帰還増幅器4の非反転出力端子に接続され、コレクタ端子がトランジスタQ1,Q2のエミッタ端子に接続されたトランジスタQ10と、一端がトランジスタQ10のエミッタ端子に接続され、他端が負側電源電圧VEEに接続された抵抗R10とからなるものを使用している。なお、可変電流源I1として、他の既知の電圧制御電流源を利用してもよい。   The configuration of the transimpedance core circuit 1 is as described in the first embodiment. In this embodiment, the base terminal (current control terminal of the variable current source I1) is the feedback amplifier 4 as the variable current source I1. Transistor Q10 having a collector terminal connected to the emitter terminals of transistors Q1 and Q2, one end connected to the emitter terminal of transistor Q10, and the other end connected to negative power supply voltage VEE. What consists of resistance R10 is used. Note that another known voltage-controlled current source may be used as the variable current source I1.

平均電圧検出回路2は、一端(平均電圧検出回路2の入力端子)がトランスインピーダンス増幅器の出力端子に接続された抵抗R31と、一端が抵抗R31の他端に接続され、他端が負側電源電圧VEEに接続されたコンデンサC30とから構成される。平均電圧検出回路2の出力端子(抵抗R31とコンデンサC30との接続点)は、帰還増幅器4の非反転入力端子に接続される。ここでは、平均電圧検出回路2をRCフィルタにより構成しているが、他の既知の低域フィルタ回路を利用してもよい。   The average voltage detection circuit 2 has one end (the input terminal of the average voltage detection circuit 2) connected to the output terminal of the transimpedance amplifier, one end connected to the other end of the resistor R31, and the other end connected to the negative power source. And a capacitor C30 connected to the voltage VEE. An output terminal of the average voltage detection circuit 2 (a connection point between the resistor R31 and the capacitor C30) is connected to a non-inverting input terminal of the feedback amplifier 4. Here, the average voltage detection circuit 2 is configured by an RC filter, but other known low-pass filter circuits may be used.

直流電圧参照電圧発生回路8は、ベース端子が帰還増幅器5の反転出力端子に接続されたトランジスタQ51と、一端が正側電源電圧VCCに接続され、他端がトランジスタQ51のコレクタ端子に接続された負荷抵抗R51と、第1の端子がトランジスタQ51のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I51とから構成される。直流電圧参照電圧発生回路8の出力端子(トランジスタQ51のコレクタ端子と負荷抵抗R51との接続点)は、帰還増幅器4の反転入力端子に接続される。   The DC voltage reference voltage generation circuit 8 has a transistor Q51 whose base terminal is connected to the inverting output terminal of the feedback amplifier 5, one end connected to the positive power supply voltage VCC, and the other end connected to the collector terminal of the transistor Q51. The load resistor R51, and a constant current source I51 having a first terminal connected to the emitter terminal of the transistor Q51 and a second terminal connected to the negative power supply voltage VEE. The output terminal of the DC voltage reference voltage generation circuit 8 (the connection point between the collector terminal of the transistor Q51 and the load resistor R51) is connected to the inverting input terminal of the feedback amplifier 4.

直流電圧参照電圧Vref1は既知の定電圧発生回路を利用して発生させてもよいが、本実施の形態では、直流電圧参照電圧発生回路8として、トランジスタQ1と同一の回路定数を有するトランジスタQ51と、負荷抵抗R1と同一の回路定数を有する負荷抵抗R51と、定電流源I51とからなるベース接地回路を用いる。このベース接地回路は、トランジスタQ1と負荷抵抗R1とからなるベース接地増幅器の複製回路となる。定電流源I51の電流値は、例えばトランスインピーダンス増幅器の入力端子への信号入力が無入力状態のときの可変電流源I1の電流値に合わせておく。直流電圧参照電圧発生回路8としてベース接地増幅器の複製回路を利用すると、直流電圧参照電圧発生回路8の出力端子の電圧、すなわち直流電圧参照電圧Vref1を、トランスインピーダンス増幅器の入力電流値に依存せず一定の値に保つことができるという利点がある。   The DC voltage reference voltage Vref1 may be generated using a known constant voltage generation circuit. In the present embodiment, the DC voltage reference voltage generation circuit 8 includes a transistor Q51 having the same circuit constant as the transistor Q1. A base ground circuit comprising a load resistor R51 having the same circuit constant as the load resistor R1 and a constant current source I51 is used. This grounded base circuit is a replica circuit of the grounded base amplifier composed of the transistor Q1 and the load resistor R1. The current value of the constant current source I51 is matched with the current value of the variable current source I1 when the signal input to the input terminal of the transimpedance amplifier is in the no-input state, for example. If a replica circuit of a grounded base amplifier is used as the DC voltage reference voltage generation circuit 8, the voltage at the output terminal of the DC voltage reference voltage generation circuit 8, that is, the DC voltage reference voltage Vref1, does not depend on the input current value of the transimpedance amplifier. There is an advantage that a constant value can be maintained.

振幅電圧検出回路3は、ベース端子(振幅電圧検出回路3の第1の入力端子)がトランスインピーダンス増幅器の出力端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ41と、ベース端子がトランジスタQ41のエミッタ端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ43と、ベース端子(振幅電圧検出回路3の第2の入力端子)が平均電圧検出回路2の出力端子(抵抗R31とコンデンサC30との接続点)に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ44と、ベース端子がトランジスタQ44のエミッタ端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ45と、一端がトランジスタQ41のエミッタ端子に接続され、他端が負側電源電圧VEEに接続されたコンデンサC41と、第1の端子がトランジスタQ45のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I42とから構成される。振幅電圧検出回路3の出力端子(トランジスタQ45のエミッタ端子と定電流源I42との接続点)は、帰還増幅器5の反転入力端子に接続される。   The amplitude voltage detection circuit 3 includes a transistor Q41 whose base terminal (first input terminal of the amplitude voltage detection circuit 3) is connected to the output terminal of the transimpedance amplifier, and whose collector terminal is connected to the positive power supply voltage VCC. A transistor Q43 having a terminal connected to the emitter terminal of the transistor Q41, a collector terminal connected to the positive power supply voltage VCC, and a base terminal (second input terminal of the amplitude voltage detection circuit 3) is an output of the average voltage detection circuit 2. The transistor Q44 is connected to the terminal (the connection point between the resistor R31 and the capacitor C30), the collector terminal is connected to the positive power supply voltage VCC, the base terminal is connected to the emitter terminal of the transistor Q44, and the collector terminal is the positive power supply. The transistor Q45 connected to the voltage VCC and one end of the emitter of the transistor Q41 A capacitor C41 having the other end connected to the negative power supply voltage VEE, a first terminal connected to the emitter terminal of the transistor Q45, and a second terminal connected to the negative power supply voltage VEE. Source I42. The output terminal of the amplitude voltage detection circuit 3 (the connection point between the emitter terminal of the transistor Q45 and the constant current source I42) is connected to the inverting input terminal of the feedback amplifier 5.

振幅電圧参照電圧発生回路9は、一端がトランジスタQ43のエミッタ端子に接続された抵抗R41と、第1の端子が抵抗R41の他端に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I41とから構成される。振幅電圧参照電圧発生回路9の出力端子(抵抗R41と定電流源I41との接続点)は、帰還増幅器5の非反転入力端子に接続される。   The amplitude voltage reference voltage generation circuit 9 has a resistor R41 having one end connected to the emitter terminal of the transistor Q43, a first terminal connected to the other end of the resistor R41, and a second terminal connected to the negative power supply voltage VEE. Constant current source I41. An output terminal of the amplitude voltage reference voltage generation circuit 9 (a connection point between the resistor R41 and the constant current source I41) is connected to a non-inverting input terminal of the feedback amplifier 5.

トランジスタQ41とコンデンサC41とは、トランスインピーダンス増幅器の出力端子における電圧信号Voutのピーク電圧を検出するピーク検出回路を構成している。本実施の形態では、振幅電圧検出回路3においても電圧信号Voutの平均電圧を必要とするため、平均電圧検出回路2の出力を振幅電圧検出回路3の第2の入力としている。トランジスタQ41とコンデンサC41とからなるピーク検出回路はトランジスタQ41のベース−エミッタ間ダイオード特性を利用する動作原理のため、トランジスタQ41のエミッタ端子の直流電位は、抵抗R31とコンデンサC30とからなる平均電圧検出回路2の出力端子の直流電位よりもトランジスタQ41のベース−エミッタ間電圧分低い値となっている。このため、トランジスタQ44を平均電圧検出回路2の出力に付加して、電圧信号Voutの平均電圧よりもベース−エミッタ間電圧分低い電圧を生成することにより、ピーク検出回路の出力の直流電位と平均電圧検出回路2の出力の直流電位とを揃えている。   Transistor Q41 and capacitor C41 form a peak detection circuit that detects the peak voltage of voltage signal Vout at the output terminal of the transimpedance amplifier. In the present embodiment, since the average voltage of the voltage signal Vout is also required in the amplitude voltage detection circuit 3, the output of the average voltage detection circuit 2 is used as the second input of the amplitude voltage detection circuit 3. Since the peak detection circuit comprising the transistor Q41 and the capacitor C41 is based on the principle of operation utilizing the base-emitter diode characteristics of the transistor Q41, the DC potential at the emitter terminal of the transistor Q41 is detected by the average voltage comprising the resistor R31 and the capacitor C30. The value is lower than the DC potential of the output terminal of the circuit 2 by the base-emitter voltage of the transistor Q41. For this reason, the transistor Q44 is added to the output of the average voltage detection circuit 2 to generate a voltage lower than the average voltage of the voltage signal Vout by the base-emitter voltage. The DC potential of the output of the voltage detection circuit 2 is aligned.

トランジスタQ43と定電流源I41とは、エミッタフォロアを利用したバッファとなっており、同様にトランジスタQ45と定電流源I42とは、エミッタフォロアを利用したバッファとなっている。トランジスタQ43のエミッタ端子と定電流源I41との間には抵抗R41が挿入されており、トランジスタQ43のエミッタ端子電圧よりも(R41の抵抗値×定電流源I41の電流値)だけ低い電圧が帰還増幅器5の非反転入力端子に入力される。このため、帰還増幅器5は、(電圧信号Voutのピーク電圧)−(電圧信号Voutの平均電圧)−(R41の抵抗値×定電流源I41の電流値)の電圧を増幅することになる。   The transistor Q43 and the constant current source I41 are buffers using an emitter follower. Similarly, the transistor Q45 and the constant current source I42 are buffers using an emitter follower. A resistor R41 is inserted between the emitter terminal of the transistor Q43 and the constant current source I41, and a voltage lower than the emitter terminal voltage of the transistor Q43 by (resistance value of R41 × current value of the constant current source I41) is fed back. The signal is input to the non-inverting input terminal of the amplifier 5. Therefore, the feedback amplifier 5 amplifies a voltage of (peak voltage of voltage signal Vout) − (average voltage of voltage signal Vout) − (resistance value of R41 × current value of constant current source I41).

電圧信号Voutのピーク電圧から電圧信号Voutの平均電圧を引いた値は電圧信号Voutの振幅であるから、(R41の抵抗値×定電流源I41の電流値)の値が電圧信号Voutの所望の振幅を示す振幅電圧参照電圧Vref2になるように、抵抗R41と定電流源I41を設定すると、帰還増幅器5は電圧信号Voutの振幅と振幅電圧参照電圧Vref2との差を増幅することになる。
帰還増幅器4,5としては、既知の差動増幅器を利用すればよい。
Since the value obtained by subtracting the average voltage of the voltage signal Vout from the peak voltage of the voltage signal Vout is the amplitude of the voltage signal Vout, the value of (resistance value of R41 × current value of the constant current source I41) is a desired value of the voltage signal Vout. When the resistor R41 and the constant current source I41 are set so that the amplitude voltage reference voltage Vref2 indicating the amplitude is set, the feedback amplifier 5 amplifies the difference between the amplitude of the voltage signal Vout and the amplitude voltage reference voltage Vref2.
As the feedback amplifiers 4 and 5, a known differential amplifier may be used.

こうして、本実施の形態では、第1の実施の形態のトランスインピーダンス増幅器の具体的な回路構成を実現することができ、第1の実施の形態で説明した効果を得ることができる。   Thus, in this embodiment, a specific circuit configuration of the transimpedance amplifier of the first embodiment can be realized, and the effects described in the first embodiment can be obtained.

[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図7は本発明の第6の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1、図6と同様の構成には同一の符号を付してある。本実施の形態は、第2の実施の形態の回路構成を具体化した例を示すものである。本実施の形態のトランスインピーダンス増幅器は、トランスインピーダンスコア回路1と、平均電圧検出回路2と、振幅電圧検出回路3と、帰還増幅器4,5と、バッファ増幅器6と、直流電圧参照電圧発生回路8aと、振幅電圧参照電圧発生回路9とから構成される。
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described. FIG. 7 is a circuit diagram showing a configuration of a transimpedance amplifier according to the sixth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIGS. The present embodiment shows an example in which the circuit configuration of the second embodiment is embodied. The transimpedance amplifier according to the present embodiment includes a transimpedance core circuit 1, an average voltage detection circuit 2, an amplitude voltage detection circuit 3, feedback amplifiers 4 and 5, a buffer amplifier 6, and a DC voltage reference voltage generation circuit 8a. And an amplitude voltage reference voltage generation circuit 9.

バッファ増幅器6は、ベース端子(バッファ増幅器6の入力端子)がトランスインピーダンスコア回路1の出力端子(トランジスタQ1のコレクタ端子と負荷抵抗R1との接続点)に接続され、コレクタ端子が正側電源電圧VCCに接続され、エミッタ端子(バッファ増幅器6の出力端子)がトランスインピーダンス増幅器の出力端子に接続されたトランジスタQ21と、第1の端子がトランジスタQ21のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I21とから構成される。このように、本実施の形態では、バッファ増幅器6としてエミッタフォロア回路を用いている。   The buffer amplifier 6 has a base terminal (input terminal of the buffer amplifier 6) connected to an output terminal of the transimpedance core circuit 1 (a connection point between the collector terminal of the transistor Q1 and the load resistor R1), and a collector terminal connected to the positive power supply voltage. The transistor Q21 is connected to VCC, the emitter terminal (the output terminal of the buffer amplifier 6) is connected to the output terminal of the transimpedance amplifier, the first terminal is connected to the emitter terminal of the transistor Q21, and the second terminal is negative. And a constant current source I21 connected to the side power supply voltage VEE. Thus, in the present embodiment, an emitter follower circuit is used as the buffer amplifier 6.

こうして、本実施の形態では、第2の実施の形態のトランスインピーダンス増幅器の具体的な回路構成を実現することができ、第2の実施の形態で説明した効果を得ることができる。   Thus, in the present embodiment, a specific circuit configuration of the transimpedance amplifier of the second embodiment can be realized, and the effects described in the second embodiment can be obtained.

なお、トランスインピーダンス増幅器の出力端子の直流電位は、第1の実施の形態と比較してトランジスタQ21のベース−エミッタ間電圧分低い値となる。そこで、本実施の形態では、直流電圧参照電圧発生回路8aにバッファ増幅器6と同様のバッファ増幅器(エミッタフォロア回路)を設けている。具体的には、このバッファ増幅器は、ベース端子がトランジスタQ51のコレクタ端子と負荷抵抗R51との接続点(直流電圧参照電圧発生回路8の出力端子)に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ52と、第1の端子がトランジスタQ52のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I52とから構成される。直流電圧参照電圧発生回路8aの出力端子(トランジスタQ52のエミッタ端子と定電流源I52との接続点)は、帰還増幅器4の反転入力端子に接続される。   Note that the direct current potential at the output terminal of the transimpedance amplifier is lower than the base-emitter voltage of the transistor Q21 as compared with the first embodiment. Therefore, in the present embodiment, a buffer amplifier (emitter follower circuit) similar to the buffer amplifier 6 is provided in the DC voltage reference voltage generation circuit 8a. Specifically, this buffer amplifier has a base terminal connected to a connection point between the collector terminal of the transistor Q51 and the load resistor R51 (an output terminal of the DC voltage reference voltage generation circuit 8), and a collector terminal connected to the positive power supply voltage VCC. And a constant current source I52 having a first terminal connected to the emitter terminal of the transistor Q52 and a second terminal connected to the negative power supply voltage VEE. The output terminal of DC voltage reference voltage generation circuit 8a (the connection point between the emitter terminal of transistor Q52 and constant current source I52) is connected to the inverting input terminal of feedback amplifier 4.

[第7の実施の形態]
第5、第6の実施の形態の構成では、トランスインピーダンスコア回路1のトランジスタQ1,Q2のベース電圧を、帰還増幅器5の差動出力により制御しているが、本発明で意図した作用は、トランジスタQ1,Q2のベース電圧の差電圧に負帰還がかかりさえすれば得ることができる。このため、図8に示すように、トランジスタQ1,Q51のベース端子に一定の制御基準電圧Vref3を与えるようにしてもよい。この場合、帰還増幅器5は、制御基準電圧Vref3に対して、必要な差電圧が生じるよう、非反転出力端子に単相出力電圧を発生する。
[Seventh Embodiment]
In the configurations of the fifth and sixth embodiments, the base voltages of the transistors Q1 and Q2 of the transimpedance core circuit 1 are controlled by the differential output of the feedback amplifier 5, but the operation intended by the present invention is as follows. This can be obtained as long as negative feedback is applied to the voltage difference between the base voltages of the transistors Q1 and Q2. Therefore, as shown in FIG. 8, a constant control reference voltage Vref3 may be applied to the base terminals of the transistors Q1 and Q51. In this case, the feedback amplifier 5 generates a single-phase output voltage at the non-inverting output terminal so that a necessary difference voltage is generated with respect to the control reference voltage Vref3.

また、図9に示すように、トランジスタQ2のベース端子に一定の制御基準電圧Vref3を与えるようにしてもよい。図9に示した構成の場合、帰還増幅器5は、制御基準電圧Vref3に対して、必要な差電圧が生じるよう、反転出力端子に単相出力電圧を発生する。   Further, as shown in FIG. 9, a constant control reference voltage Vref3 may be applied to the base terminal of the transistor Q2. In the case of the configuration shown in FIG. 9, the feedback amplifier 5 generates a single-phase output voltage at the inverting output terminal so that a necessary difference voltage is generated with respect to the control reference voltage Vref3.

制御基準電圧Vref3は、トランスインピーダンス増幅器の出力端子の直流電位が所望の値であるときに、トランジスタQ1,Q2のうち制御基準電圧Vref3が入力されない方のトランジスタのベース端子に帰還増幅器5から入力される直流電位と等しくなるように設定すればよい。制御基準電圧Vref3を発生する回路(不図示)としては、既知の定電圧発生回路を利用すればよい。   The control reference voltage Vref3 is input from the feedback amplifier 5 to the base terminal of the transistor to which the control reference voltage Vref3 is not input, of the transistors Q1 and Q2, when the DC potential of the output terminal of the transimpedance amplifier is a desired value. It may be set to be equal to the direct current potential. As a circuit (not shown) for generating the control reference voltage Vref3, a known constant voltage generation circuit may be used.

なお、本実施の形態では、第6の実施の形態の構成においてトランジスタQ1またはQ2に制御基準電圧Vref3を与えているが、図6に示した第5の実施の形態の構成においてトランジスタQ1またはQ2に制御基準電圧Vref3を与えてもよいことは言うまでもない。   In this embodiment, the control reference voltage Vref3 is applied to the transistor Q1 or Q2 in the configuration of the sixth embodiment. However, in the configuration of the fifth embodiment shown in FIG. 6, the transistor Q1 or Q2 It goes without saying that the control reference voltage Vref3 may be applied to the power supply.

[第8の実施の形態]
次に、本発明の第8の実施の形態について説明する。図10は本発明の第8の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1、図6、図7と同様の構成には同一の符号を付してある。本実施の形態は、第2の実施の形態に第4の実施の形態を適用した回路構成を具体化した例を示すものである。本実施の形態のトランスインピーダンス増幅器は、トランスインピーダンスコア回路1aと、平均電圧検出回路2と、振幅電圧検出回路3と、帰還増幅器4,5と、バッファ増幅器6と、直流電圧参照電圧発生回路8aと、振幅電圧参照電圧発生回路9とから構成される。
トランスインピーダンスコア回路1aの特徴は第4の実施の形態で説明したとおりである。その他の回路構成は第6の実施の形態で説明したとおりである。
[Eighth Embodiment]
Next, an eighth embodiment of the present invention will be described. FIG. 10 is a circuit diagram showing a configuration of a transimpedance amplifier according to the eighth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIGS. This embodiment shows an example in which a circuit configuration obtained by applying the fourth embodiment to the second embodiment is embodied. The transimpedance amplifier of the present embodiment includes a transimpedance core circuit 1a, an average voltage detection circuit 2, an amplitude voltage detection circuit 3, feedback amplifiers 4 and 5, a buffer amplifier 6, and a DC voltage reference voltage generation circuit 8a. And an amplitude voltage reference voltage generation circuit 9.
The characteristics of the transimpedance core circuit 1a are as described in the fourth embodiment. Other circuit configurations are as described in the sixth embodiment.

[第9の実施の形態]
次に、本発明の第9の実施の形態について説明する。図11は本発明の第9の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1、図6、図7と同様の構成には同一の符号を付してある。本実施の形態は、差動電流入力が可能となるように、第6の実施の形態の回路構成を変更したものである。本実施の形態のトランスインピーダンス増幅器は、トランスインピーダンスコア回路1bと、平均電圧検出回路2bと、振幅電圧検出回路3bと、帰還増幅器4,5と、バッファ増幅器6bと、直流電圧参照電圧発生回路8aと、振幅電圧参照電圧発生回路9とから構成される。
[Ninth Embodiment]
Next, a ninth embodiment of the present invention will be described. FIG. 11 is a circuit diagram showing a configuration of a transimpedance amplifier according to the ninth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIGS. In the present embodiment, the circuit configuration of the sixth embodiment is changed so that differential current input is possible. The transimpedance amplifier of the present embodiment includes a transimpedance core circuit 1b, an average voltage detection circuit 2b, an amplitude voltage detection circuit 3b, feedback amplifiers 4 and 5, a buffer amplifier 6b, and a DC voltage reference voltage generation circuit 8a. And an amplitude voltage reference voltage generation circuit 9.

トランスインピーダンスコア回路1bは、ベース端子が帰還増幅器5の反転出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の非反転入力端子に接続されたトランジスタQ1と、ベース端子が帰還増幅器5の非反転出力端子に接続され、コレクタ端子が正側電源電圧VCCに接続され、エミッタ端子がトランスインピーダンス増幅器の非反転入力端子に接続されたトランジスタQ2と、ベース端子が帰還増幅器5の反転出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の反転入力端子に接続されたトランジスタQ3と、ベース端子が帰還増幅器5の非反転出力端子に接続され、コレクタ端子が正側電源電圧VCCに接続され、エミッタ端子がトランスインピーダンス増幅器の反転入力端子に接続されたトランジスタQ4と、一端が正側電源電圧VCCに接続され、他端がトランジスタQ1のコレクタ端子に接続された負荷抵抗R1と、一端が正側電源電圧VCCに接続され、他端がトランジスタQ3のコレクタ端子に接続された負荷抵抗R2と、第1の端子がトランジスタQ1,Q2のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続され、電流制御端子が帰還増幅器4の非反転出力端子に接続された可変電流源I1と、第1の端子がトランジスタQ3,Q4のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続され、電流制御端子が帰還増幅器4の非反転出力端子に接続された可変電流源I2とから構成される。トランスインピーダンス増幅器の入力端子には、差動入力電流信号IinP,IinNが入力される。   The transimpedance core circuit 1b has a base terminal connected to the inverting output terminal of the feedback amplifier 5, an emitter terminal connected to the non-inverting input terminal of the transimpedance amplifier, and a base terminal connected to the non-inverting output of the feedback amplifier 5. A transistor Q2, a collector terminal connected to the positive power supply voltage VCC, an emitter terminal connected to the non-inverting input terminal of the transimpedance amplifier, and a base terminal connected to the inverting output terminal of the feedback amplifier 5. The transistor Q3 whose emitter terminal is connected to the inverting input terminal of the transimpedance amplifier, the base terminal is connected to the non-inverting output terminal of the feedback amplifier 5, the collector terminal is connected to the positive power supply voltage VCC, and the emitter terminal is transimpedance Connected to the inverting input terminal of the amplifier The transistor Q4, one end connected to the positive power supply voltage VCC, the other end connected to the collector terminal of the transistor Q1, the other end connected to the positive power supply voltage VCC, and the other end to the collector of the transistor Q3. The load resistor R2 connected to the terminal, the first terminal is connected to the emitter terminals of the transistors Q1 and Q2, the second terminal is connected to the negative power supply voltage VEE, and the current control terminal is the non-inversion of the feedback amplifier 4. The variable current source I1 connected to the output terminal, the first terminal is connected to the emitter terminals of the transistors Q3 and Q4, the second terminal is connected to the negative power supply voltage VEE, and the current control terminal is the feedback amplifier 4 And a variable current source I2 connected to a non-inverting output terminal. Differential input current signals IinP and IinN are input to the input terminals of the transimpedance amplifier.

第5の実施の形態で説明したとおり、可変電流源I1はトランジスタQ10と抵抗R10とから構成される。
可変電流源I2は、ベース端子(可変電流源I2の電流制御端子)が帰還増幅器4の非反転出力端子に接続され、コレクタ端子がトランジスタQ3,Q4のエミッタ端子に接続されたトランジスタQ11と、一端がトランジスタQ11のエミッタ端子に接続され、他端が負側電源電圧VEEに接続された抵抗R11とから構成される。
As described in the fifth embodiment, the variable current source I1 includes the transistor Q10 and the resistor R10.
The variable current source I2 includes a transistor Q11 having a base terminal (current control terminal of the variable current source I2) connected to the non-inverting output terminal of the feedback amplifier 4 and a collector terminal connected to the emitter terminals of the transistors Q3 and Q4. Is connected to the emitter terminal of the transistor Q11 and the other end is connected to the negative power supply voltage VEE.

バッファ増幅器6bは、ベース端子(バッファ増幅器6bの非反転入力端子)がトランスインピーダンスコア回路1bの非反転出力端子(トランジスタQ1のコレクタ端子と負荷抵抗R1との接続点)に接続され、コレクタ端子が正側電源電圧VCCに接続され、エミッタ端子(バッファ増幅器6bの非反転出力端子)がトランスインピーダンス増幅器の非反転出力端子に接続されたトランジスタQ21と、第1の端子がトランジスタQ21のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I21と、ベース端子(バッファ増幅器6bの反転入力端子)がトランスインピーダンスコア回路1bの反転出力端子(トランジスタQ3のコレクタ端子と負荷抵抗R2との接続点)に接続され、コレクタ端子が正側電源電圧VCCに接続され、エミッタ端子(バッファ増幅器6bの反転出力端子)がトランスインピーダンス増幅器の反転出力端子に接続されたトランジスタQ22と、第1の端子がトランジスタQ22のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I22とから構成される。このように、バッファ増幅器6bは、トランジスタQ21と定電流源I21とからなるエミッタフォロア回路と、トランジスタQ22と定電流源I22とからなるエミッタフォロア回路を有する。   The buffer amplifier 6b has a base terminal (a non-inverting input terminal of the buffer amplifier 6b) connected to a non-inverting output terminal (a connection point between the collector terminal of the transistor Q1 and the load resistor R1) of the transimpedance core circuit 1b. The transistor Q21 is connected to the positive power supply voltage VCC, the emitter terminal (the non-inverting output terminal of the buffer amplifier 6b) is connected to the non-inverting output terminal of the transimpedance amplifier, and the first terminal is connected to the emitter terminal of the transistor Q21. The constant current source I21 whose second terminal is connected to the negative power supply voltage VEE, and the base terminal (the inverting input terminal of the buffer amplifier 6b) are the inverting output terminal of the transimpedance core circuit 1b (the collector terminal of the transistor Q3) Connected to load resistor R2), collector terminal is positive The transistor Q22 is connected to the source voltage VCC, the emitter terminal (the inverting output terminal of the buffer amplifier 6b) is connected to the inverting output terminal of the transimpedance amplifier, the first terminal is connected to the emitter terminal of the transistor Q22, and the second Of the constant current source I22 connected to the negative power supply voltage VEE. Thus, the buffer amplifier 6b has an emitter follower circuit composed of the transistor Q21 and the constant current source I21, and an emitter follower circuit composed of the transistor Q22 and the constant current source I22.

平均電圧検出回路2bは、一端(平均電圧検出回路2bの第1の入力端子)がトランスインピーダンス増幅器の非反転出力端子に接続された抵抗R31と、一端(平均電圧検出回路2bの第2の入力端子)がトランスインピーダンス増幅器の反転出力端子に接続された抵抗R32と、一端が抵抗R31,R32の他端に接続され、他端が負側電源電圧VEEに接続されたコンデンサC30とから構成される。平均電圧検出回路2bの出力端子(抵抗R31,R32とコンデンサC30との接続点)は、帰還増幅器4の非反転入力端子に接続される。
直流電圧参照電圧発生回路8aの構成は第5、第6の実施の形態で説明したとおりである。
The average voltage detection circuit 2b includes a resistor R31 having one end (first input terminal of the average voltage detection circuit 2b) connected to the non-inverting output terminal of the transimpedance amplifier and one end (second input of the average voltage detection circuit 2b). Terminal R) is connected to the inverting output terminal of the transimpedance amplifier, and a capacitor C30 having one end connected to the other end of the resistors R31 and R32 and the other end connected to the negative power supply voltage VEE. . An output terminal of the average voltage detection circuit 2b (a connection point between the resistors R31 and R32 and the capacitor C30) is connected to a non-inverting input terminal of the feedback amplifier 4.
The configuration of the DC voltage reference voltage generation circuit 8a is as described in the fifth and sixth embodiments.

振幅電圧検出回路3bは、ベース端子(振幅電圧検出回路3bの第1の入力端子)がトランスインピーダンス増幅器の非反転出力端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ41と、ベース端子(振幅電圧検出回路3bの第2の入力端子)がトランスインピーダンス増幅器の反転出力端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ42と、ベース端子がトランジスタQ41,Q42のエミッタ端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ43と、ベース端子(振幅電圧検出回路3bの第3の入力端子)が平均電圧検出回路2bの出力端子(抵抗R31,R32とコンデンサC30との接続点)に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ44と、ベース端子がトランジスタQ44のエミッタ端子に接続され、コレクタ端子が正側電源電圧VCCに接続されたトランジスタQ45と、一端がトランジスタQ41,Q42のエミッタ端子に接続され、他端が負側電源電圧VEEに接続されたコンデンサC41と、第1の端子がトランジスタQ45のエミッタ端子に接続され、第2の端子が負側電源電圧VEEに接続された定電流源I42とから構成される。振幅電圧検出回路3bの出力端子(トランジスタQ45のエミッタ端子と定電流源I42との接続点)は、帰還増幅器5の反転入力端子に接続される。振幅電圧検出回路3bのうちトランジスタQ41,Q42とコンデンサC41とは、差動出力電圧信号VoutP,VoutNのピーク電圧を検出するピーク検出回路を構成している。   The amplitude voltage detection circuit 3b includes a transistor Q41 having a base terminal (first input terminal of the amplitude voltage detection circuit 3b) connected to the non-inverting output terminal of the transimpedance amplifier and a collector terminal connected to the positive power supply voltage VCC. , The base terminal (second input terminal of the amplitude voltage detection circuit 3b) is connected to the inverting output terminal of the transimpedance amplifier, the collector terminal is connected to the positive power supply voltage VCC, the base terminal is the transistor Q41, The transistor Q43 is connected to the emitter terminal of Q42, the collector terminal is connected to the positive power supply voltage VCC, and the base terminal (the third input terminal of the amplitude voltage detection circuit 3b) is the output terminal (resistance) of the average voltage detection circuit 2b. R31, R32 and capacitor C30), and the collector terminal is the positive power supply The transistor Q44 connected to the voltage VCC, the base terminal connected to the emitter terminal of the transistor Q44, the collector terminal connected to the positive power supply voltage VCC, and one end connected to the emitter terminals of the transistors Q41 and Q42. A capacitor C41 whose other end is connected to the negative power supply voltage VEE, a constant current source I42 whose first terminal is connected to the emitter terminal of the transistor Q45, and whose second terminal is connected to the negative power supply voltage VEE; Consists of The output terminal of the amplitude voltage detection circuit 3b (the connection point between the emitter terminal of the transistor Q45 and the constant current source I42) is connected to the inverting input terminal of the feedback amplifier 5. Of the amplitude voltage detection circuit 3b, the transistors Q41 and Q42 and the capacitor C41 constitute a peak detection circuit that detects the peak voltages of the differential output voltage signals VoutP and VoutN.

振幅電圧参照電圧発生回路9の構成は第5の実施の形態で説明したとおりである。こうして、本実施の形態では、第6の実施の形態の回路構成を差動化したトランスインピーダンス増幅器を実現することができる。本実施の形態では、平均電圧検出回路2bと振幅電圧検出回路3bとが、相補的な差動出力電圧信号VoutP,VoutNを同時にモニタし、非反転入力信号と反転入力信号に対して同一の制御電圧を発生しているので、非反転入力信号に対する増幅作用と反転入力信号に対する増幅作用の対称性が良好に保てるという利点がある。また、本実施の形態では、平均電圧検出回路2bと振幅電圧検出回路3b内のピーク検出回路とが相補的な差動出力電圧信号VoutP,VoutNを入力としているので、平均電圧検出回路2bとピーク検出回路の出力電圧の収束が早いという利点がある。   The configuration of the amplitude voltage reference voltage generation circuit 9 is as described in the fifth embodiment. Thus, in this embodiment, a transimpedance amplifier in which the circuit configuration of the sixth embodiment is differentiated can be realized. In the present embodiment, the average voltage detection circuit 2b and the amplitude voltage detection circuit 3b simultaneously monitor complementary differential output voltage signals VoutP and VoutN, and perform the same control on the non-inverted input signal and the inverted input signal. Since the voltage is generated, there is an advantage that the symmetry between the amplification effect for the non-inverted input signal and the amplification effect for the inverted input signal can be kept good. In this embodiment, since the average voltage detection circuit 2b and the peak detection circuit in the amplitude voltage detection circuit 3b receive complementary differential output voltage signals VoutP and VoutN, the average voltage detection circuit 2b and the peak There is an advantage that the output voltage of the detection circuit converges quickly.

[第10の実施の形態]
次に、本発明の第10の実施の形態について説明する。図12は本発明の第10の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1、図6、図7、図10と同様の構成には同一の符号を付してある。本実施の形態は、差動電流入力が可能となるように、第8の実施の形態の回路構成を変更したものである。本実施の形態のトランスインピーダンス増幅器は、トランスインピーダンスコア回路1cと、平均電圧検出回路2bと、振幅電圧検出回路3bと、帰還増幅器4,5と、バッファ増幅器6bと、直流電圧参照電圧発生回路8aと、振幅電圧参照電圧発生回路9とから構成される。
[Tenth embodiment]
Next, a tenth embodiment of the present invention will be described. FIG. 12 is a circuit diagram showing the configuration of the transimpedance amplifier according to the tenth embodiment of the present invention. Components similar to those in FIGS. 1, 6, 7, and 10 are given the same reference numerals. is there. In the present embodiment, the circuit configuration of the eighth embodiment is changed so that differential current input is possible. The transimpedance amplifier according to the present embodiment includes a transimpedance core circuit 1c, an average voltage detection circuit 2b, an amplitude voltage detection circuit 3b, feedback amplifiers 4 and 5, a buffer amplifier 6b, and a DC voltage reference voltage generation circuit 8a. And an amplitude voltage reference voltage generation circuit 9.

トランスインピーダンスコア回路1cは、トランジスタQ1〜Q4と、可変電流源I1,I2と、一端がトランジスタQ2のコレクタ端子に接続され、他端がトランジスタQ1のコレクタ端子に接続された負荷抵抗R1Aと、一端が正側電源電圧VCCに接続され、他端がトランジスタQ2のコレクタ端子に接続された負荷抵抗R1Bと、一端がトランジスタQ4のコレクタ端子に接続され、他端がトランジスタQ3のコレクタ端子に接続された負荷抵抗R2Aと、一端が正側電源電圧VCCに接続され、他端がトランジスタQ4のコレクタ端子に接続された負荷抵抗R2Bとから構成される。   The transimpedance core circuit 1c includes transistors Q1 to Q4, variable current sources I1 and I2, a load resistor R1A having one end connected to the collector terminal of the transistor Q2 and the other end connected to the collector terminal of the transistor Q1, and one end Is connected to the positive power supply voltage VCC, the other end is connected to the collector terminal of the transistor Q2, the one end is connected to the collector terminal of the transistor Q4, and the other end is connected to the collector terminal of the transistor Q3. The load resistor R2A is composed of a load resistor R2B having one end connected to the positive power supply voltage VCC and the other end connected to the collector terminal of the transistor Q4.

その他の構成は第9の実施の形態で説明したとおりである。こうして、本実施の形態では、第8の実施の形態の回路構成を差動化したトランスインピーダンス増幅器を実現することができる。   Other configurations are the same as those described in the ninth embodiment. Thus, in this embodiment, a transimpedance amplifier in which the circuit configuration of the eighth embodiment is differentiated can be realized.

[第11の実施の形態]
次に、本発明の第11の実施の形態について説明する。図13は本発明の第11の実施の形態に係るトランスインピーダンス増幅器の構成を示す回路図であり、図1、図6、図7、図10、図11と同様の構成には同一の符号を付してある。本実施の形態は、第9の実施の形態の回路構成において、バッファ増幅器6bの出力端子とトランスインピーダンス増幅器の出力端子との間に線形増幅器7を設けたものである。本実施の形態のトランスインピーダンス増幅器は、トランスインピーダンスコア回路1bと、平均電圧検出回路2bと、振幅電圧検出回路3cと、帰還増幅器4,5と、バッファ増幅器6bと、直流電圧参照電圧発生回路8aと、振幅電圧参照電圧発生回路9と、制御電圧バッファ10,11とから構成される。
[Eleventh embodiment]
Next, an eleventh embodiment of the present invention will be described. FIG. 13 is a circuit diagram showing the configuration of the transimpedance amplifier according to the eleventh embodiment of the present invention. Components similar to those in FIGS. 1, 6, 7, 10, and 11 are designated by the same reference numerals. It is attached. In this embodiment, a linear amplifier 7 is provided between the output terminal of the buffer amplifier 6b and the output terminal of the transimpedance amplifier in the circuit configuration of the ninth embodiment. The transimpedance amplifier according to the present embodiment includes a transimpedance core circuit 1b, an average voltage detection circuit 2b, an amplitude voltage detection circuit 3c, feedback amplifiers 4 and 5, a buffer amplifier 6b, and a DC voltage reference voltage generation circuit 8a. And an amplitude voltage reference voltage generation circuit 9 and control voltage buffers 10 and 11.

トランスインピーダンスコア回路1b、平均電圧検出回路2b、帰還増幅器4,5、バッファ増幅器6b、直流電圧参照電圧発生回路8a、振幅電圧参照電圧発生回路9については第9の実施の形態で説明したとおりである。   The transimpedance core circuit 1b, the average voltage detection circuit 2b, the feedback amplifiers 4 and 5, the buffer amplifier 6b, the DC voltage reference voltage generation circuit 8a, and the amplitude voltage reference voltage generation circuit 9 are as described in the ninth embodiment. is there.

線形増幅器7の非反転入力端子はバッファ増幅器6bの非反転出力端子(トランジスタQ21のエミッタ端子)に接続され、反転入力端子はバッファ増幅器6bの反転出力端子(トランジスタQ22のエミッタ端子)に接続されている。線形増幅器7の非反転出力端子はトランスインピーダンス増幅器の非反転出力端子に接続され、反転出力端子はトランスインピーダンス増幅器の反転出力端子に接続されている。   The non-inverting input terminal of the linear amplifier 7 is connected to the non-inverting output terminal (emitter terminal of the transistor Q21) of the buffer amplifier 6b, and the inverting input terminal is connected to the inverting output terminal (emitter terminal of the transistor Q22) of the buffer amplifier 6b. Yes. The non-inverting output terminal of the linear amplifier 7 is connected to the non-inverting output terminal of the transimpedance amplifier, and the inverting output terminal is connected to the inverting output terminal of the transimpedance amplifier.

本実施の形態では、線形増幅器7として可変利得の線形増幅器を用いており、制御電圧バッファ10から出力される制御電圧により線形増幅器7の利得が制御される。制御電圧バッファ10の非反転入力端子は帰還増幅器5の非反転出力端子に接続され、反転入力端子は帰還増幅器5の反転出力端子に接続されている。制御電圧バッファ10は、差動出力電圧信号VoutP,VoutNの振幅電圧が(R41の抵抗値×定電流源I41の電流値)で決定される振幅電圧参照電圧Vref2よりも大きくなると、線形増幅器7の利得を下げるように制御電圧を出力し、差動出力電圧信号VoutP,VoutNの振幅電圧が振幅電圧参照電圧Vref2よりも小さくなると、線形増幅器7の利得を上げるように制御電圧を出力する。これにより、差動出力電圧信号VoutP,VoutNの振幅電圧が振幅電圧参照電圧Vref2と一致するよう制御される。こうして、トランジスタQ1を流れる電流とトランジスタQ2を流れる電流との分流比の調整およびトランジスタQ3を流れる電流とトランジスタQ4を流れる電流との分流比の調整と相俟って、差動出力電圧信号VoutP,VoutNの振幅を一定の値に保つことができる。   In the present embodiment, a variable gain linear amplifier is used as the linear amplifier 7, and the gain of the linear amplifier 7 is controlled by the control voltage output from the control voltage buffer 10. The non-inverting input terminal of the control voltage buffer 10 is connected to the non-inverting output terminal of the feedback amplifier 5, and the inverting input terminal is connected to the inverting output terminal of the feedback amplifier 5. When the amplitude voltage of the differential output voltage signals VoutP and VoutN becomes larger than the amplitude voltage reference voltage Vref2 determined by (resistance value of R41 × current value of the constant current source I41), the control voltage buffer 10 A control voltage is outputted so as to lower the gain, and when the amplitude voltage of the differential output voltage signals VoutP and VoutN becomes smaller than the amplitude voltage reference voltage Vref2, the control voltage is outputted so as to increase the gain of the linear amplifier 7. As a result, the amplitude voltages of the differential output voltage signals VoutP and VoutN are controlled to coincide with the amplitude voltage reference voltage Vref2. Thus, in combination with the adjustment of the shunt ratio between the current flowing through the transistor Q1 and the current flowing through the transistor Q2 and the adjustment of the shunt ratio between the current flowing through the transistor Q3 and the current flowing through the transistor Q4, the differential output voltage signal VoutP, The amplitude of VoutN can be kept constant.

制御電圧バッファ11の非反転入力端子は帰還増幅器5の非反転出力端子に接続され、反転入力端子は帰還増幅器5の反転出力端子に接続されている。制御電圧バッファ11の非反転出力端子はトランジスタQ2,Q4のベース端子に接続され、反転出力端子はトランジスタQ1,Q3のベース端子に接続されている。   The non-inverting input terminal of the control voltage buffer 11 is connected to the non-inverting output terminal of the feedback amplifier 5, and the inverting input terminal is connected to the inverting output terminal of the feedback amplifier 5. The non-inverting output terminal of the control voltage buffer 11 is connected to the base terminals of the transistors Q2 and Q4, and the inverting output terminal is connected to the base terminals of the transistors Q1 and Q3.

振幅電圧検出回路3cは、トランジスタQ41〜Q45と、コンデンサC41と、定電流源I42と、一端がバッファ増幅器6bの非反転出力端子(トランジスタQ21のエミッタ端子)に接続された抵抗R42と、一端がバッファ増幅器6bの反転出力端子(トランジスタQ22のエミッタ端子)に接続された抵抗R43と、一端が抵抗R42,R43の他端に接続され、他端が負側電源電圧VEEに接続されたコンデンサC42とから構成される。   The amplitude voltage detection circuit 3c includes transistors Q41 to Q45, a capacitor C41, a constant current source I42, a resistor R42 having one end connected to the non-inverting output terminal of the buffer amplifier 6b (emitter terminal of the transistor Q21), and one end A resistor R43 connected to the inverting output terminal of the buffer amplifier 6b (emitter terminal of the transistor Q22), a capacitor C42 having one end connected to the other ends of the resistors R42 and R43, and the other end connected to the negative power supply voltage VEE Consists of

本実施の形態では、平均電圧検出回路2bがバッファ増幅器6bの出力で平均電圧を検出しているのに対し、振幅電圧検出回路3cはトランスインピーダンス増幅器の出力の振幅電圧を検出しているため、平均電圧検出回路2bの検出結果を振幅電圧検出回路3cで利用することができない。そこで、振幅電圧検出回路3c内に抵抗R42,R43とコンデンサC42とからなる平均電圧検出回路を新設している。この平均電圧検出回路の出力端子(抵抗R42,R43とコンデンサC42との接続点)をトランジスタQ44のベース端子に接続している。   In the present embodiment, the average voltage detection circuit 2b detects the average voltage at the output of the buffer amplifier 6b, whereas the amplitude voltage detection circuit 3c detects the amplitude voltage at the output of the transimpedance amplifier. The detection result of the average voltage detection circuit 2b cannot be used by the amplitude voltage detection circuit 3c. Therefore, an average voltage detection circuit comprising resistors R42 and R43 and a capacitor C42 is newly provided in the amplitude voltage detection circuit 3c. The output terminal of the average voltage detection circuit (the connection point between the resistors R42 and R43 and the capacitor C42) is connected to the base terminal of the transistor Q44.

なお、線形増幅器7は本実施の形態のみではなく、他の実施の形態においても設けることができる。線形増幅器7は、固定利得のものでも、本実施の形態のように可変利得のものでもよい。特に、線形増幅器が利得可変であると、トランスインピーダンス増幅器の入力端子における入力電流振幅のダイナミックレンジを、トランスインピーダンスコア回路と線形増幅器の2つの増幅器で吸収することができるようになるので、トランスインピーダンス増幅器のダイナミックレンジを更に拡大できるという利点がある。   The linear amplifier 7 can be provided not only in this embodiment but also in other embodiments. The linear amplifier 7 may have a fixed gain or a variable gain as in the present embodiment. In particular, when the gain of the linear amplifier is variable, the dynamic range of the input current amplitude at the input terminal of the transimpedance amplifier can be absorbed by the two amplifiers of the transimpedance core circuit and the linear amplifier. There is an advantage that the dynamic range of the amplifier can be further expanded.

なお、第1〜第11の実施の形態において、トランジスタQ2のサイズは、トランジスタQ1のサイズと同一である必要はない。むしろ、トランジスタQ2のサイズを、トランジスタQ1より大きく設定すると、より大きなダイナミックレンジが得られるという利点が生じる。すなわち、トランジスタQ2のサイズが、トランジスタQ1のサイズのN倍である場合、トランジスタQ2が許容できる最大直流電流値も、トランジスタQ1の許容できる最大電流値のN倍となる。このため、トランジスタQ2のサイズがトランジスタQ1のサイズのN倍である場合と、トランジスタQ2のサイズがトランジスタQ1のサイズに等しい場合とで、トランスインピーダンス増幅器の許容する最大入力電流振幅を比較すると、トランジスタQ2のサイズがトランジスタQ1のサイズのN倍の場合、トランジスタQ2のサイズがトランジスタQ1のサイズに等しい場合と比較して概ね(N+1)/2倍の大きさの入力電流振幅が許容できるようになる。同様に、トランジスタQ4のサイズを、トランジスタQ3より大きく設定すると、より大きなダイナミックレンジが得られるという利点が生じる。トランジスタのサイズを変更する方法としては、文字通りエミッタサイズの異なるトランジスタを使用することでも実現できるが、トランジスタを並列に接続することによっても実効的なトランジスタサイズを変更することができる。   In the first to eleventh embodiments, the size of the transistor Q2 is not necessarily the same as the size of the transistor Q1. Rather, when the size of the transistor Q2 is set larger than that of the transistor Q1, there is an advantage that a larger dynamic range can be obtained. That is, when the size of the transistor Q2 is N times the size of the transistor Q1, the maximum DC current value allowable by the transistor Q2 is also N times the maximum current value allowable by the transistor Q1. Therefore, when the maximum input current amplitude allowed by the transimpedance amplifier is compared between the case where the size of the transistor Q2 is N times the size of the transistor Q1 and the case where the size of the transistor Q2 is equal to the size of the transistor Q1, the transistor When the size of Q2 is N times the size of the transistor Q1, an input current amplitude that is approximately (N + 1) / 2 times larger than when the size of the transistor Q2 is equal to the size of the transistor Q1 can be tolerated. . Similarly, when the size of the transistor Q4 is set larger than that of the transistor Q3, there is an advantage that a larger dynamic range can be obtained. As a method of changing the size of the transistor, it can be realized by using transistors having literally different emitter sizes, but the effective transistor size can also be changed by connecting the transistors in parallel.

また、第1〜第11の実施の形態において、帰還増幅器4の時定数は、帰還増幅器5の時定数よりも短く設定する必要がある。その理由は、振幅電圧検出回路3,3b,3cの出力を受けて、トランジスタQ1〜Q4のベース端子に入力される制御電圧が調整され、トランスインピーダンス増幅器の入力端子に入力された電流信号のうち、抵抗R1,R3を流れる電流成分が変更される過程において、抵抗R1,R3を流れる直流電流成分の変化分が可変電流源I1,I2によって速やかに補償されるようにするためである。   In the first to eleventh embodiments, the time constant of the feedback amplifier 4 needs to be set shorter than the time constant of the feedback amplifier 5. This is because the control voltage input to the base terminals of the transistors Q1 to Q4 is adjusted by receiving the output of the amplitude voltage detection circuits 3, 3b, 3c, and the current signal input to the input terminal of the transimpedance amplifier This is because, in the process in which the current components flowing through the resistors R1 and R3 are changed, the change in the DC current components flowing through the resistors R1 and R3 is quickly compensated by the variable current sources I1 and I2.

本発明は、トランスインピーダンス増幅器に適用することができる。   The present invention can be applied to a transimpedance amplifier.

1,1a,1b,1c…トランスインピーダンスコア回路、2,2b…平均電圧検出回路、3,3b,3c…振幅電圧検出回路、4,5…帰還増幅器、6,6b…バッファ増幅器、7…線形増幅器、8,8a…直流電圧参照電圧発生回路、9…振幅電圧参照電圧発生回路、10,11…制御電圧バッファ、Q1〜Q4,Q10,Q11,Q21,Q22,Q41,Q42,Q43〜Q45,Q51,Q52…トランジスタ、R1,R1A,R1B,R2,R2A,R2B,R10,R11,R31,R32,R41,R42,R43,R51…抵抗、C30,C41,C42…コンデンサ、I1,I2…可変電流源、I21,I22,I41,I42,I51,I52…定電流源。   DESCRIPTION OF SYMBOLS 1,1a, 1b, 1c ... Transimpedance core circuit, 2, 2b ... Average voltage detection circuit, 3, 3b, 3c ... Amplitude voltage detection circuit, 4, 5 ... Feedback amplifier, 6, 6b ... Buffer amplifier, 7 ... Linear Amplifier, 8, 8a ... DC voltage reference voltage generation circuit, 9 ... Amplitude voltage reference voltage generation circuit, 10, 11 ... Control voltage buffer, Q1-Q4, Q10, Q11, Q21, Q22, Q41, Q42, Q43-Q45, Q51, Q52 ... transistors, R1, R1A, R1B, R2, R2A, R2B, R10, R11, R31, R32, R41, R42, R43, R51 ... resistors, C30, C41, C42 ... capacitors, I1, I2 ... variable current Source, I21, I22, I41, I42, I51, I52 ... constant current source.

Claims (11)

入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の出力端子に出力するトランスインピーダンスコア回路と、
トランスインピーダンス増幅器の出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、
トランスインピーダンス増幅器の出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、
前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、
前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、
前記トランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、
ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、コレクタ端子が正側電源電圧に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、
一端が正側電源電圧に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された負荷抵抗と、
第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするトランスインピーダンス増幅器。
A transimpedance core circuit that amplifies the input current signal and simultaneously converts it into a voltage signal and outputs it to the output terminal of the transimpedance amplifier;
An average voltage detection circuit for detecting the average DC voltage of the voltage signal output to the output terminal of the transimpedance amplifier;
An amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal output to the output terminal of the transimpedance amplifier;
Amplifies the difference voltage between the average DC voltage detected by the average voltage detection circuit and the DC voltage reference voltage indicating the desired DC potential at the output terminal of the transimpedance amplifier, and adjusts the amount of current flowing through the transistor of the transimpedance core circuit A first feedback amplifier that applies negative feedback to
Amplifying a difference voltage between an amplitude voltage detected by the amplitude voltage detection circuit and an amplitude voltage reference voltage indicating a desired signal amplitude at an output terminal of the transimpedance amplifier, and adjusting a base voltage of a transistor of the transimpedance core circuit A second feedback amplifier for applying negative feedback,
The transimpedance core circuit has a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal connected to the input terminal of the transimpedance amplifier. A first transistor;
A second transistor having a base terminal connected to the non-inverting output terminal of the second feedback amplifier, a collector terminal connected to the positive power supply voltage, and an emitter terminal connected to the input terminal of the transimpedance amplifier;
A load resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the first transistor;
The first terminal is connected to the emitter terminals of the first and second transistors, the second terminal is connected to the negative power supply voltage, and the current control terminal is connected to the non-inverting output terminal of the first feedback amplifier. A transimpedance amplifier, characterized by comprising a variable current source.
入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の出力端子に出力するトランスインピーダンスコア回路と、
トランスインピーダンス増幅器の出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、
トランスインピーダンス増幅器の出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、
前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、
前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記トランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、
前記トランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、
ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、
一端が前記第2のトランジスタのコレクタ端子に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された第1の負荷抵抗と、
一端が正側電源電圧に接続され、他端が前記第2のトランジスタのコレクタ端子に接続された第2の負荷抵抗と、
第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするトランスインピーダンス増幅器。
A transimpedance core circuit that amplifies the input current signal and simultaneously converts it into a voltage signal and outputs it to the output terminal of the transimpedance amplifier;
An average voltage detection circuit for detecting the average DC voltage of the voltage signal output to the output terminal of the transimpedance amplifier;
An amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal output to the output terminal of the transimpedance amplifier;
Amplifies the difference voltage between the average DC voltage detected by the average voltage detection circuit and the DC voltage reference voltage indicating the desired DC potential at the output terminal of the transimpedance amplifier, and adjusts the amount of current flowing through the transistor of the transimpedance core circuit A first feedback amplifier that applies negative feedback to
Amplifying a difference voltage between an amplitude voltage detected by the amplitude voltage detection circuit and an amplitude voltage reference voltage indicating a desired signal amplitude at an output terminal of the transimpedance amplifier, and adjusting a base voltage of a transistor of the transimpedance core circuit A second feedback amplifier for applying negative feedback,
The transimpedance core circuit has a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter terminal connected to the input terminal of the transimpedance amplifier. A first transistor;
A second transistor having a base terminal connected to the non-inverting output terminal of the second feedback amplifier and an emitter terminal connected to the input terminal of the transimpedance amplifier;
A first load resistor having one end connected to the collector terminal of the second transistor and the other end connected to the collector terminal of the first transistor;
A second load resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the second transistor;
The first terminal is connected to the emitter terminals of the first and second transistors, the second terminal is connected to the negative power supply voltage, and the current control terminal is connected to the non-inverting output terminal of the first feedback amplifier. A transimpedance amplifier, characterized by comprising a variable current source.
非反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の非反転出力端子に出力する第1のトランスインピーダンスコア回路と、
反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の反転出力端子に出力する第2のトランスインピーダンスコア回路と、
トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、
トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、
前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の差動非反転出力端子および反転出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、
前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の非反転出力端子および反転出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、
前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、
ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、コレクタ端子が正側電源電圧に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、
一端が正側電源電圧に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された負荷抵抗と、
第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするトランスインピーダンス増幅器。
A first transimpedance core circuit that amplifies the current signal input to the non-inverting input terminal and simultaneously converts the current signal to a voltage signal and outputs the voltage signal to the non-inverting output terminal of the transimpedance amplifier;
A second transimpedance core circuit that amplifies the current signal input to the inverting input terminal and simultaneously converts it to a voltage signal and outputs it to the inverting output terminal of the transimpedance amplifier;
An average voltage detection circuit for detecting an average DC voltage of the voltage signal output to the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier;
An amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal output to the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier;
Amplifying a difference voltage between the average DC voltage detected by the average voltage detection circuit and a DC voltage reference voltage indicating a desired DC potential at the differential non-inverting output terminal and the inverting output terminal of the transimpedance amplifier, and the first transformer A first feedback amplifier that applies negative feedback to adjust the amount of current flowing through the transistors of the impedance core circuit and the second transimpedance core circuit;
Amplifying a difference voltage between the amplitude voltage detected by the amplitude voltage detection circuit and an amplitude voltage reference voltage indicating a desired signal amplitude at a non-inverted output terminal and an inverted output terminal of the transimpedance amplifier, and the first transimpedance core circuit And a second feedback amplifier that applies negative feedback to adjust a base voltage of a transistor of the second transimpedance core circuit,
The first transimpedance core circuit and the second transimpedance core circuit have a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter A first transistor having a terminal connected to the input terminal of the transimpedance amplifier;
A second transistor having a base terminal connected to the non-inverting output terminal of the second feedback amplifier, a collector terminal connected to the positive power supply voltage, and an emitter terminal connected to the input terminal of the transimpedance amplifier;
A load resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the first transistor;
The first terminal is connected to the emitter terminals of the first and second transistors, the second terminal is connected to the negative power supply voltage, and the current control terminal is connected to the non-inverting output terminal of the first feedback amplifier. A transimpedance amplifier, characterized by comprising a variable current source.
非反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の非反転出力端子に出力する第1のトランスインピーダンスコア回路と、
反転入力端子に入力された電流信号を増幅すると同時に電圧信号に変換してトランスインピーダンス増幅器の反転出力端子に出力する第2のトランスインピーダンスコア回路と、
トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の平均直流電圧を検出する平均電圧検出回路と、
トランスインピーダンス増幅器の非反転出力端子および反転出力端子に出力される電圧信号の振幅電圧を検出する振幅電圧検出回路と、
前記平均電圧検出回路が検出した平均直流電圧とトランスインピーダンス増幅器の差動非反転出力端子および反転出力端子における所望の直流電位を示す直流電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタに流れる電流量を調整するよう負帰還をかける第1の帰還増幅器と、
前記振幅電圧検出回路が検出した振幅電圧とトランスインピーダンス増幅器の非反転出力端子および反転出力端子における所望の信号振幅を示す振幅電圧参照電圧との差電圧を増幅し、前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路のトランジスタのベース電圧を調整するよう負帰還をかける第2の帰還増幅器とを備え、
前記第1のトランスインピーダンスコア回路および前記第2のトランスインピーダンスコア回路は、ベース端子が前記第2の帰還増幅器の反転出力端子に接続され、コレクタ端子がトランスインピーダンス増幅器の出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第1のトランジスタと、
ベース端子が前記第2の帰還増幅器の非反転出力端子に接続され、エミッタ端子がトランスインピーダンス増幅器の入力端子に接続された第2のトランジスタと、
一端が前記第2のトランジスタのコレクタ端子に接続され、他端が前記第1のトランジスタのコレクタ端子に接続された第1の負荷抵抗と、
一端が正側電源電圧に接続され、他端が前記第2のトランジスタのコレクタ端子に接続された第2の負荷抵抗と、
第1の端子が前記第1、第2のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続され、電流制御端子が前記第1の帰還増幅器の非反転出力端子に接続された可変電流源とからなることを特徴とするトランスインピーダンス増幅器。
A first transimpedance core circuit that amplifies the current signal input to the non-inverting input terminal and simultaneously converts the current signal to a voltage signal and outputs the voltage signal to the non-inverting output terminal of the transimpedance amplifier;
A second transimpedance core circuit that amplifies the current signal input to the inverting input terminal and simultaneously converts it to a voltage signal and outputs it to the inverting output terminal of the transimpedance amplifier;
An average voltage detection circuit for detecting an average DC voltage of the voltage signal output to the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier;
An amplitude voltage detection circuit for detecting the amplitude voltage of the voltage signal output to the non-inverting output terminal and the inverting output terminal of the transimpedance amplifier;
Amplifying a difference voltage between the average DC voltage detected by the average voltage detection circuit and a DC voltage reference voltage indicating a desired DC potential at the differential non-inverting output terminal and the inverting output terminal of the transimpedance amplifier, and the first transformer A first feedback amplifier that applies negative feedback to adjust the amount of current flowing through the transistors of the impedance core circuit and the second transimpedance core circuit;
Amplifying a difference voltage between the amplitude voltage detected by the amplitude voltage detection circuit and an amplitude voltage reference voltage indicating a desired signal amplitude at a non-inverted output terminal and an inverted output terminal of the transimpedance amplifier, and the first transimpedance core circuit And a second feedback amplifier that applies negative feedback to adjust a base voltage of a transistor of the second transimpedance core circuit,
The first transimpedance core circuit and the second transimpedance core circuit have a base terminal connected to the inverting output terminal of the second feedback amplifier, a collector terminal connected to the output terminal of the transimpedance amplifier, and an emitter A first transistor having a terminal connected to the input terminal of the transimpedance amplifier;
A second transistor having a base terminal connected to the non-inverting output terminal of the second feedback amplifier and an emitter terminal connected to the input terminal of the transimpedance amplifier;
A first load resistor having one end connected to the collector terminal of the second transistor and the other end connected to the collector terminal of the first transistor;
A second load resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the second transistor;
The first terminal is connected to the emitter terminals of the first and second transistors, the second terminal is connected to the negative power supply voltage, and the current control terminal is connected to the non-inverting output terminal of the first feedback amplifier. A transimpedance amplifier, characterized by comprising a variable current source.
請求項1乃至4のいずれか1項に記載のトランスインピーダンス増幅器において、
さらに、前記第1のトランジスタのコレクタ端子とトランスインピーダンス増幅器の出力端子との間に設けられた第1のバッファ増幅器を備えることを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier according to any one of claims 1 to 4,
The transimpedance amplifier further comprises a first buffer amplifier provided between the collector terminal of the first transistor and the output terminal of the transimpedance amplifier.
請求項1乃至4のいずれか1項に記載のトランスインピーダンス増幅器において、
さらに、前記直流電圧参照電圧を発生する直流電圧参照電圧発生回路を備え、
前記直流電圧参照電圧発生回路は、
ベース端子が前記第1のトランジスタのベース端子に接続され、コレクタ端子が直流電圧参照電圧発生回路の出力端子に接続された第3のトランジスタと、
一端が正側電源電圧に接続され、他端が前記第3のトランジスタのコレクタ端子に接続された抵抗と、
第1の端子が前記第3のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続された定電流源とからなり、
前記直流電圧参照電圧発生回路の出力端子が前記第1の帰還増幅器の反転入力端子に接続されることを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier according to any one of claims 1 to 4,
Furthermore, a DC voltage reference voltage generating circuit for generating the DC voltage reference voltage is provided,
The DC voltage reference voltage generating circuit is:
A third transistor having a base terminal connected to the base terminal of the first transistor and a collector terminal connected to the output terminal of the DC voltage reference voltage generation circuit;
A resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the third transistor;
A constant current source having a first terminal connected to the emitter terminal of the third transistor and a second terminal connected to a negative power supply voltage;
An output terminal of the DC voltage reference voltage generation circuit is connected to an inverting input terminal of the first feedback amplifier.
請求項5記載のトランスインピーダンス増幅器において、
さらに、前記直流電圧参照電圧を発生する直流電圧参照電圧発生回路を備え、
前記直流電圧参照電圧発生回路は、
ベース端子が前記第1のトランジスタのベース端子に接続された第3のトランジスタと、
一端が正側電源電圧に接続され、他端が前記第3のトランジスタのコレクタ端子に接続された抵抗と、
第1の端子が前記第3のトランジスタのエミッタ端子に接続され、第2の端子が負側電源電圧に接続された定電流源と、
前記第3のトランジスタのコレクタ端子と直流電圧参照電圧発生回路の出力端子との間に設けられた第2のバッファ増幅器とからなり、
前記直流電圧参照電圧発生回路の出力端子が前記第1の帰還増幅器の反転入力端子に接続されることを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier according to claim 5.
Furthermore, a DC voltage reference voltage generating circuit for generating the DC voltage reference voltage is provided,
The DC voltage reference voltage generating circuit is:
A third transistor having a base terminal connected to the base terminal of the first transistor;
A resistor having one end connected to the positive power supply voltage and the other end connected to the collector terminal of the third transistor;
A constant current source having a first terminal connected to the emitter terminal of the third transistor and a second terminal connected to a negative power supply voltage;
A second buffer amplifier provided between the collector terminal of the third transistor and the output terminal of the DC voltage reference voltage generation circuit;
An output terminal of the DC voltage reference voltage generation circuit is connected to an inverting input terminal of the first feedback amplifier.
請求項1乃至7のいずれか1項に記載のトランスインピーダンス増幅器において、
前記トランスインピーダンスコア回路の前記第2のトランジスタのサイズが前記第1のトランジスタのサイズよりも大きいことを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier according to any one of claims 1 to 7,
The transimpedance amplifier, wherein a size of the second transistor of the transimpedance core circuit is larger than a size of the first transistor.
請求項1乃至8のいずれか1項に記載のトランスインピーダンス増幅器において、
さらに、前記トランスインピーダンスコア回路の出力端子および前記平均電圧検出回路の入力端子と、前記トランスインピーダンス増幅器の出力端子および前記振幅電圧検出回路の入力端子との間に設けられた線形増幅器を備えることを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier according to any one of claims 1 to 8,
And a linear amplifier provided between the output terminal of the transimpedance core circuit and the input terminal of the average voltage detection circuit, and the output terminal of the transimpedance amplifier and the input terminal of the amplitude voltage detection circuit. A characteristic transimpedance amplifier.
請求項9記載のトランスインピーダンス増幅器において、
前記線形増幅器は、可変利得の増幅器であり、
さらに、前記振幅電圧検出回路が検出した振幅電圧と前記振幅電圧参照電圧とが一致するように前記線形増幅器の利得を制御する制御電圧バッファを備えることを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier of claim 9.
The linear amplifier is a variable gain amplifier;
The transimpedance amplifier further includes a control voltage buffer that controls the gain of the linear amplifier so that the amplitude voltage detected by the amplitude voltage detection circuit matches the amplitude voltage reference voltage.
請求項1乃至10のいずれか1項に記載のトランスインピーダンス増幅器において、
前記第1の帰還増幅器の時定数は、前記第2の帰還増幅器の時定数よりも短いことを特徴とするトランスインピーダンス増幅器。
The transimpedance amplifier according to any one of claims 1 to 10,
The transimpedance amplifier, wherein a time constant of the first feedback amplifier is shorter than a time constant of the second feedback amplifier.
JP2014087955A 2014-04-22 2014-04-22 Transimpedance amplifier Active JP6208615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014087955A JP6208615B2 (en) 2014-04-22 2014-04-22 Transimpedance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014087955A JP6208615B2 (en) 2014-04-22 2014-04-22 Transimpedance amplifier

Publications (2)

Publication Number Publication Date
JP2015207923A JP2015207923A (en) 2015-11-19
JP6208615B2 true JP6208615B2 (en) 2017-10-04

Family

ID=54604423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014087955A Active JP6208615B2 (en) 2014-04-22 2014-04-22 Transimpedance amplifier

Country Status (1)

Country Link
JP (1) JP6208615B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6582867B2 (en) 2015-10-22 2019-10-02 株式会社ジェイテクト Optical tweezers
JP6611185B2 (en) * 2016-07-19 2019-11-27 日本電信電話株式会社 Amplifier circuit
JP2019216346A (en) * 2018-06-12 2019-12-19 住友電気工業株式会社 Transimpedance amplifier circuit and variable gain amplifier
US20240195374A1 (en) * 2022-12-12 2024-06-13 Nokia Solutions And Networks Oy Method for varying amplifier gain

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310961A (en) * 1993-04-26 1994-11-04 Hitachi Denshi Ltd Signal gain control circuit
JPH08223228A (en) * 1994-03-17 1996-08-30 Fujitsu Ltd Equalization amplifier and receiver and preamplifier using same
JP2655130B2 (en) * 1995-04-14 1997-09-17 日本電気株式会社 Digital receiver circuit
JP4405113B2 (en) * 2001-08-16 2010-01-27 パナソニック株式会社 Variable gain amplifier circuit
US7525391B2 (en) * 2007-05-17 2009-04-28 Finisar Corporation Linear transimpedance amplifier with multiplexed gain stage
JP5459103B2 (en) * 2010-06-25 2014-04-02 住友電気工業株式会社 Amplifier circuit
JP5633327B2 (en) * 2010-11-17 2014-12-03 住友電気工業株式会社 Signal amplification circuit, current-voltage conversion circuit, and optical receiver
JP6011273B2 (en) * 2012-11-26 2016-10-19 住友電気工業株式会社 amplifier

Also Published As

Publication number Publication date
JP2015207923A (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP4032720B2 (en) Automatic gain control circuit
US9035696B2 (en) Amplifier
US20130135054A1 (en) Trans-impedance amplifier with enhanced dynamic range but invariable input impedance
JP5861363B2 (en) Amplifier
US7525391B2 (en) Linear transimpedance amplifier with multiplexed gain stage
US10931381B2 (en) Optical receivers with DC cancellation bias circuit and embedded offset cancellation
US10944486B2 (en) DC current cancellation scheme for an optical receiver
JP6208615B2 (en) Transimpedance amplifier
US6359517B1 (en) Photodiode transimpedance circuit
US11394349B2 (en) Transimpedance amplifier
JP5633327B2 (en) Signal amplification circuit, current-voltage conversion circuit, and optical receiver
US7477109B2 (en) Process and temperature-compensated transimpedance amplifier
JP5459424B2 (en) Signal amplifier for optical receiver circuit
JP6107103B2 (en) Amplifier and optical receiver
JP5658297B2 (en) Amplifier circuit for reception
JP6706105B2 (en) Transimpedance amplifier and optical signal receiver
KR20120058400A (en) Image signal output circuit
JP2010041158A (en) Optical receiver
US20210159858A1 (en) Transimpedance amplifier circuit
JP2015185971A (en) amplifier
WO2015146247A1 (en) Variable gain transimpedance amplifier
JP2016171409A (en) Transimpedance amplifier circuit
KR20130076061A (en) Single output amplifier and infrared rays remote control receiver including the same
JP2014217003A (en) Optical receiver
US20210167738A1 (en) Amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170907

R150 Certificate of patent or registration of utility model

Ref document number: 6208615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250