JP6611185B2 - Amplifier circuit - Google Patents

Amplifier circuit Download PDF

Info

Publication number
JP6611185B2
JP6611185B2 JP2016141189A JP2016141189A JP6611185B2 JP 6611185 B2 JP6611185 B2 JP 6611185B2 JP 2016141189 A JP2016141189 A JP 2016141189A JP 2016141189 A JP2016141189 A JP 2016141189A JP 6611185 B2 JP6611185 B2 JP 6611185B2
Authority
JP
Japan
Prior art keywords
amplifier
amplifier circuit
circuit
grounded
transimpedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016141189A
Other languages
Japanese (ja)
Other versions
JP2018014547A (en
Inventor
勉 竹谷
裕之 福山
秀之 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2016141189A priority Critical patent/JP6611185B2/en
Publication of JP2018014547A publication Critical patent/JP2018014547A/en
Application granted granted Critical
Publication of JP6611185B2 publication Critical patent/JP6611185B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、微小な電流信号を電圧信号に変換すると同時に増幅する増幅回路に関するものである。   The present invention relates to an amplifier circuit that converts a minute current signal into a voltage signal and amplifies it at the same time.

光通信などにおいては、フォトダイオードにより生じた電流を受信して増幅し、後段の回路が受信可能な振幅の電圧信号に変換する増幅回路が必要となる。受信する波形によっては、高い線形性が必要となるため、増幅回路を高線形化する必要がある。   In optical communication or the like, an amplifier circuit that receives and amplifies a current generated by a photodiode and converts it into a voltage signal having an amplitude that can be received by a subsequent circuit is required. Depending on the waveform to be received, high linearity is required, so the amplifier circuit needs to be highly linear.

単相の電流信号iinを受信して、電圧信号の増幅を行う増幅回路の構成を図12(A)に示す。図12(A)に示す回路は、トランスインピーダンスアンプ(Transimpedance Amplifier:TIA)として動作する(特許文献1参照)。図12(A)におけるAはトランスインピーダンスアンプの増幅率、ZTはトランスインピーダンスゲインである。入力された電流は、帰還抵抗R100を介したフィードバックにより、引き抜くことができるため、低い入力インピーダンスを実現できる。実際の増幅回路としては、例えば図12(B)に示される回路が広く用いられている。この増幅回路は、トランジスタQ100〜Q102と、抵抗R100〜R103と、コンデンサC100とから構成される。 FIG. 12A shows the configuration of an amplifier circuit that receives a single-phase current signal i in and amplifies a voltage signal. The circuit illustrated in FIG. 12A operates as a transimpedance amplifier (TIA) (see Patent Document 1). In FIG. 12A, A is the amplification factor of the transimpedance amplifier, and Z T is the transimpedance gain. Since the input current can be extracted by feedback through the feedback resistor R100, a low input impedance can be realized. As an actual amplifier circuit, for example, the circuit shown in FIG. 12B is widely used. This amplifier circuit includes transistors Q100 to Q102, resistors R100 to R103, and a capacitor C100.

差動信号を出力する場合には、図13(A)、図13(B)に示す回路により、単相差動変換が行われている。図13(A)の回路は、出力バッファ回路202に供給する基準電圧として、TIA200のレプリカ回路201の出力電圧を用いることで、単相の電流信号iinを差動の電圧信号に変換している(特許文献1)。図13(B)の回路は、TIA200の出力から直流成分を抽出する低域通過フィルタ(Low pass filter:LPF)203を用い、この直流成分を出力バッファ回路202の基準電圧として供給することにより、単相の電流信号iinを差動の電圧信号に変換している(非特許文献1参照)。 In the case of outputting a differential signal, single-phase differential conversion is performed by the circuits shown in FIGS. 13 (A) and 13 (B). The circuit in FIG. 13A converts the single-phase current signal i in to a differential voltage signal by using the output voltage of the replica circuit 201 of the TIA 200 as the reference voltage supplied to the output buffer circuit 202. (Patent Document 1). The circuit in FIG. 13B uses a low pass filter (LPF) 203 that extracts a DC component from the output of the TIA 200 and supplies this DC component as a reference voltage for the output buffer circuit 202. The single-phase current signal i in is converted into a differential voltage signal (see Non-Patent Document 1).

増幅回路のその他の構成として、図14に示すようにベース接地増幅回路300とエミッタ接地増幅回路301とを組み合わせた構成もある(非特許文献2参照)。   As another configuration of the amplifier circuit, there is also a configuration in which a grounded base amplifier circuit 300 and a grounded emitter amplifier circuit 301 are combined as shown in FIG. 14 (see Non-Patent Document 2).

特開2002−76793号公報Japanese Patent Laid-Open No. 2002-76793

T.Takemoto et al.,“A 4x 25-to-28Gb/s 4.9mW/Gb/s -9.7dBm High-Sensitivity Optical Receiver Based on 65nm CMOS for Board-to-Board Interconnects”,IEEE ISSCC,Feb.2013T. Takemoto et al., “A 4x 25-to-28Gb / s 4.9mW / Gb / s -9.7dBm High-Sensitivity Optical Receiver Based on 65nm CMOS for Board-to-Board Interconnects”, IEEE ISSCC, Feb.2013 G.Kalogerakis et al.,“A Quad 25Gb/s 270mW TIA in 0.13μm BiCMOS with < 0.15dB Crosstalk Penalty”,IEEE ISSCC,Feb.2013G. Kalogerakis et al., “A Quad 25Gb / s 270mW TIA in 0.13μm BiCMOS with <0.15dB Crosstalk Penalty”, IEEE ISSCC, Feb. 2013

光通信の分野においては、高速な信号を扱う必要がある。高速信号の増幅においては、電源電圧の揺れが問題となる。電源電圧の揺れにより、信号の品質に影響を与える。揺れの影響を抑える方法として、非特許文献2に開示されているように、初段の増幅回路で差動化を行う手法が知られている。初段の増幅回路で差動化を行うことで、二段目以降の増幅回路を差動信号で動作させることができ、電源電圧の揺れによる影響を抑制できる。しかし、非特許文献2に開示された技術では、ベース接地増幅回路による雑音が信号を大きく悪化させるという問題があった。
なお、以上の問題は、ベース接地増幅回路の代わりに、ゲート接地増幅回路を用いる場合においても同様に発生する。
In the field of optical communications, it is necessary to handle high-speed signals. In high-speed signal amplification, fluctuations in power supply voltage become a problem. The quality of the signal is affected by fluctuations in the power supply voltage. As a method for suppressing the influence of shaking, as disclosed in Non-Patent Document 2, there is known a method of performing differentiation using a first-stage amplifier circuit. By performing differentiation with the first-stage amplifier circuit, the second-stage and subsequent amplifier circuits can be operated with a differential signal, and the influence of fluctuations in the power supply voltage can be suppressed. However, the technique disclosed in Non-Patent Document 2 has a problem that the noise caused by the grounded base amplification circuit greatly deteriorates the signal.
The above problem occurs similarly when a grounded gate amplifier circuit is used instead of the grounded base amplifier circuit.

本発明は、上記課題を解決するためになされたもので、単相差動変換を実現する増幅回路において、ベース接地増幅回路またはゲート接地増幅回路のトランジスタによる雑音を抑制することを目的とする。   The present invention has been made to solve the above-described problem, and an object of the present invention is to suppress noise caused by a transistor of a common base amplifier circuit or a common gate amplifier circuit in an amplifier circuit that realizes single-phase differential conversion.

本発明の増幅回路は、単相の電流信号を入力とする、正の増幅率を持つ第1のトランスインピーダンスアンプと、前記電流信号を入力とする、負の増幅率を持つ第2のトランスインピーダンスアンプと、前記第1のトランスインピーダンスアンプの出力と前記第2のトランスインピーダンスアンプの出力とを入力とする差動増幅器とを備え、前記第1のトランスインピーダンスアンプは、ベース接地増幅回路またはゲート接地増幅回路からなり、前記ベース接地増幅回路または前記ゲート接地増幅回路と前記第2のトランスインピーダンスアンプと前記差動増幅器とからなる増幅回路の入力換算雑音電流をi eq 、前記ベース接地増幅回路または前記ゲート接地増幅回路の雑音電流をi nb 、前記ベース接地増幅回路または前記ゲート接地増幅回路の負荷抵抗をR B 、前記ベース接地増幅回路または前記ゲート接地増幅回路のトランスインピーダンスゲインをZ TP 、前記第2のトランスインピーダンスアンプのトランスインピーダンスゲインを−Z TN 、前記ベース接地増幅回路または前記ゲート接地増幅回路の入力インピーダンスをZ inb 、前記第2のトランスインピーダンスアンプの入力インピーダンスをZ intia としたとき、これらのパラメータが、前記ベース接地増幅回路または前記ゲート接地増幅回路のトランジスタによる雑音の影響を抑制するための条件式を満たすことを特徴とするものである。 An amplifier circuit according to the present invention includes a first transimpedance amplifier having a positive gain that receives a single-phase current signal and a second transimpedance having a negative gain that receives the current signal. An amplifier, and a differential amplifier that receives the output of the first transimpedance amplifier and the output of the second transimpedance amplifier, and the first transimpedance amplifier is a base ground amplifier circuit or a gate ground. Do from the amplifier Ri, the base grounded amplifier circuit or the input conversion noise current i eq amplifier circuit composed of said gate grounded amplifier circuit and the second transimpedance amplifier and the differential amplifier, the base grounded amplifier circuit or noise current i nb of the grounded-gate amplifier circuit, the base-grounded amplifier circuit or the grounded-gate amplifier The load resistance of the road R B, the base grounded amplifier circuit or transimpedance gain of the grounded-gate amplifier circuit Z TP, the second transimpedance amplifier transimpedance gain -Z TN, the base grounded amplifier circuit or the When the input impedance of the grounded-gate amplifier circuit is Z inb and the input impedance of the second transimpedance amplifier is Z intia , these parameters are influenced by the noise caused by the transistors of the base-grounded amplifier circuit or the gate-grounded amplifier circuit. It is characterized by satisfying a conditional expression for suppressing the above.

また、本発明の増幅回路の1構成例は、さらに、前記第1のトランスインピーダンスアンプがベース接地増幅回路である場合に、このベース接地増幅回路の出力端子と前記差動増幅器の一方の入力端子との間に設けられたエミッタフォロワを備えることを特徴とするものである。
また、本発明の増幅回路の1構成例は、さらに、前記第1のトランスインピーダンスアンプがベース接地増幅回路である場合に、このベース接地増幅回路の出力電圧を、ベース接地増幅回路のトランジスタのベースにフィードバックする帰還回路を備えることを特徴とするものである。
また、本発明の増幅回路の1構成例において、前記第2のトランスインピーダンスアンプは、前記電流信号を入力とするエミッタ接地増幅回路またはソース接地増幅回路と、第2のトランスインピーダンスアンプの入力端子と出力端子間に挿入された帰還抵抗とを少なくとも含むことを特徴とするものである。
Further, according to one configuration example of the amplifier circuit of the present invention, when the first transimpedance amplifier is a grounded base amplifier circuit, an output terminal of the grounded base amplifier circuit and one input terminal of the differential amplifier And an emitter follower provided between the two.
Further, according to one configuration example of the amplifier circuit of the present invention, when the first transimpedance amplifier is a grounded base amplifier circuit, the output voltage of the grounded base amplifier circuit is used as the base of the transistor of the grounded base amplifier circuit. And a feedback circuit that feeds back the signal.
In one configuration example of the amplifier circuit of the present invention, the second transimpedance amplifier includes a grounded-emitter amplifier circuit or a grounded-source amplifier circuit that receives the current signal, an input terminal of the second transimpedance amplifier, And at least a feedback resistor inserted between the output terminals.

また、本発明の増幅回路の1構成例は、さらに、前記電流信号が入力される増幅回路の信号入力端子と前記第1のトランスインピーダンスアンプの入力端子との間、および前記増幅回路の信号入力端子と前記第2のトランスインピーダンスアンプの入力端子との間のうち少なくとも一方に挿入された入力インピーダンス調整用の素子を備えることを特徴とするものである。
また、本発明の増幅回路の1構成例において、前記入力インピーダンス調整用の素子は、抵抗のみからなる素子、伝送線路と抵抗との直列回路からなる素子、またはインダクタと抵抗とを直列に接続した回路に対して、これらインダクタと抵抗の接続点と接地との間に容量を加えた素子のいずれかである。
また、本発明の増幅回路の1構成例は、さらに、前記第1のトランスインピーダンスアンプの出力端子と前記差動増幅器の一方の入力端子との間に設けられた第1の増幅器と、前記第2のトランスインピーダンスアンプの出力端子と前記差動増幅器の他方の入力端子との間に設けられた、前記第1の増幅器と増幅率が異なる第2の増幅器とを備えることを特徴とするものである。
また、本発明の増幅回路の1構成例において、前記差動増幅器は、正の入力端子側の増幅率と負の入力端子側の増幅率とが異なることを特徴とするものである。
In addition, one configuration example of the amplifier circuit according to the present invention further includes a signal input terminal of the amplifier circuit to which the current signal is input and an input terminal of the first transimpedance amplifier, and a signal input of the amplifier circuit. And an input impedance adjusting element inserted into at least one of the terminal and the input terminal of the second transimpedance amplifier.
In one configuration example of the amplifier circuit according to the present invention, the input impedance adjusting element is an element composed of only a resistor, an element composed of a series circuit of a transmission line and a resistor, or an inductor and a resistor connected in series. In the circuit, any one of elements obtained by adding capacitance between the connection point of the inductor and the resistor and the ground.
In addition, one configuration example of the amplifier circuit according to the present invention further includes a first amplifier provided between an output terminal of the first transimpedance amplifier and one input terminal of the differential amplifier, and the first amplifier. And a second amplifier having an amplification factor different from that of the first amplifier, which is provided between an output terminal of the transimpedance amplifier of No. 2 and the other input terminal of the differential amplifier. is there.
In one configuration example of the amplifier circuit of the present invention, the differential amplifier is characterized in that the amplification factor on the positive input terminal side is different from the amplification factor on the negative input terminal side.

本発明によれば、ベース接地増幅回路またはゲート接地増幅回路からなる、正の増幅率を持つ第1のトランスインピーダンスアンプと、負の増幅率を持つ第2のトランスインピーダンスアンプとを用いることで、単相差動変換を実現することができる。これにより、本発明では、電源電圧の揺れによる信号品質の劣化を抑制することができる。また、本発明では、従来の単相差動変換を実現する増幅回路に比べて、ベース接地増幅回路またはゲート接地増幅回路のトランジスタによる雑音を抑制することができる。また、本発明では、各トランスインピーダンスアンプに入力される信号強度が分流によって減少するため、増幅回路のダイナミックレンジを向上させることができる。   According to the present invention, by using a first transimpedance amplifier having a positive amplification factor and a second transimpedance amplifier having a negative amplification factor, each consisting of a grounded base amplification circuit or a grounded gate amplification circuit, Single-phase differential conversion can be realized. Thereby, in this invention, the degradation of the signal quality by the fluctuation | variation of a power supply voltage can be suppressed. Further, according to the present invention, it is possible to suppress noise caused by the transistors of the grounded base amplifier circuit or the grounded gate amplifier circuit, as compared with a conventional amplifier circuit that realizes single-phase differential conversion. Further, in the present invention, since the signal intensity input to each transimpedance amplifier is reduced by shunting, the dynamic range of the amplifier circuit can be improved.

また、本発明では、電流信号が入力される増幅回路の信号入力端子と第1のトランスインピーダンスアンプの入力端子との間、および増幅回路の信号入力端子と第2のトランスインピーダンスアンプの入力端子との間のうち少なくとも一方に入力インピーダンス調整用の素子を挿入することにより、増幅回路の入力インピーダンスを所望の値に設定することができる。   In the present invention, the signal input terminal of the amplifier circuit to which the current signal is input and the input terminal of the first transimpedance amplifier, and the signal input terminal of the amplifier circuit and the input terminal of the second transimpedance amplifier are provided. By inserting an element for adjusting the input impedance into at least one of the gaps, the input impedance of the amplifier circuit can be set to a desired value.

また、本発明では、第1のトランスインピーダンスアンプの出力端子と差動増幅器の一方の入力端子との間に第1の増幅器を設け、第2のトランスインピーダンスアンプの出力端子と差動増幅器の他方の入力端子との間に、第1の増幅器と増幅率が異なる第2の増幅器を設けることにより、有限のインピーダンスを持つ信号源に応じて第2のトランスインピーダンスアンプのトランスインピーダンスゲインを調整した場合に生じる、第1のトランスインピーダンスアンプの出力と第2のトランスインピーダンスアンプの出力の振幅差を吸収することができる。   In the present invention, the first amplifier is provided between the output terminal of the first transimpedance amplifier and one input terminal of the differential amplifier, and the other of the output terminal of the second transimpedance amplifier and the other of the differential amplifier. When the transimpedance gain of the second transimpedance amplifier is adjusted according to a signal source having a finite impedance by providing a second amplifier having an amplification factor different from that of the first amplifier It is possible to absorb the amplitude difference between the output of the first transimpedance amplifier and the output of the second transimpedance amplifier.

また、本発明では、差動増幅器の、正の入力端子側の増幅率と負の入力端子側の増幅率とを異なる値に設定することにより、有限のインピーダンスを持つ信号源に応じて第2のトランスインピーダンスアンプのトランスインピーダンスゲインを調整した場合に生じる、第1のトランスインピーダンスアンプの出力と第2のトランスインピーダンスアンプの出力の振幅差を吸収することができる。   Further, according to the present invention, by setting the amplification factor on the positive input terminal side and the amplification factor on the negative input terminal side of the differential amplifier to different values, the second difference is obtained according to the signal source having a finite impedance. It is possible to absorb the amplitude difference between the output of the first transimpedance amplifier and the output of the second transimpedance amplifier that occurs when the transimpedance gain of the transimpedance amplifier is adjusted.

本発明の第1の実施の形態に係る増幅回路の構成を示すブロック図である。1 is a block diagram showing a configuration of an amplifier circuit according to a first embodiment of the present invention. 本発明の第1の実施の形態においてベース接地増幅回路により生じる雑音の解析用の回路図である。FIG. 3 is a circuit diagram for analyzing noise generated by the grounded base amplifier circuit in the first embodiment of the present invention. 従来の増幅回路と本発明の第1の実施の形態に係る増幅回路の入力換算電流雑音密度を示す図である。It is a figure which shows the input conversion current noise density of the conventional amplifier circuit and the amplifier circuit which concerns on the 1st Embodiment of this invention. 本発明の第2の実施の形態に係る増幅回路の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier circuit which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施の形態に係る増幅回路の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier circuit which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る増幅回路の他の構成を示すブロック図である。It is a block diagram which shows the other structure of the amplifier circuit which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施の形態に係る増幅回路の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier circuit which concerns on the 4th Embodiment of this invention. 本発明の第5の実施の形態に係る増幅回路の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier circuit which concerns on the 5th Embodiment of this invention. 本発明の第6の実施の形態に係る増幅回路の構成を示すブロック図である。It is a block diagram which shows the structure of the amplifier circuit which concerns on the 6th Embodiment of this invention. 本発明の第6の実施の形態に係る増幅回路の他の構成を示すブロック図である。It is a block diagram which shows the other structure of the amplifier circuit which concerns on the 6th Embodiment of this invention. 本発明の第7の実施の形態に係る入力インピーダンス調整用の素子の構成を示す回路図である。It is a circuit diagram which shows the structure of the element for input impedance adjustment which concerns on the 7th Embodiment of this invention. 従来の増幅回路の構成を示すブロック図および回路図である。It is the block diagram and circuit diagram which show the structure of the conventional amplifier circuit. 従来の増幅回路の他の構成を示すブロック図である。It is a block diagram which shows the other structure of the conventional amplifier circuit. 従来の増幅回路の他の構成を示すブロック図である。It is a block diagram which shows the other structure of the conventional amplifier circuit.

[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係る増幅回路の構成を示すブロック図である。本実施の形態の増幅回路1は、単相の電流信号iinを入力とする、負の増幅率を持つトランスインピーダンスアンプ(TIA)2と、電流信号iinを入力とするベース接地増幅回路3と、ベース接地増幅回路3の出力を入力とするエミッタフォロワ4と、TIA2の出力とエミッタフォロワ4の出力とを入力とする差動増幅器5とから構成される。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an amplifier circuit according to the first embodiment of the present invention. Amplifier circuit 1 of this embodiment has an input current signal i in single-phase, a transimpedance amplifier (TIA) 2 having a negative gain, common-base amplifier circuit 3 for receiving the current signal i in And an emitter follower 4 that receives the output of the grounded base amplifier circuit 3 and a differential amplifier 5 that receives the output of the TIA 2 and the output of the emitter follower 4.

TIA2の構成は例えば図12(B)と同様である。このTIA2の詳細な構成については後述の実施の形態で改めて説明する。
ベース接地増幅回路3は、ベースに一定の直流電圧が供給されて交流的に接地され、エミッタに電流信号iinが入力され、コレクタがベース接地増幅回路3の出力端子に接続されたトランジスタB1と、一端が電源電圧に接続され、他端がベース接地増幅回路3の出力端子に接続された負荷抵抗RBとから構成される。ここで、ベース接地増幅回路3は、正の増幅率を持つTIAとして動作する。実際の光通信においては、信号源DAはフォトダイオードとなる。
The configuration of TIA2 is the same as that shown in FIG. The detailed configuration of the TIA 2 will be described again in an embodiment described later.
The grounded base amplifying circuit 3 is supplied with a constant DC voltage to the base and is grounded in an alternating manner, a current signal i in is input to the emitter, and a transistor B 1 whose collector is connected to the output terminal of the grounded base amplifying circuit 3. one end connected to a power supply voltage and the other end is composed of the load resistance R B connected to the output terminal of the common base amplifier circuit 3. Here, the grounded base amplifier circuit 3 operates as a TIA having a positive amplification factor. In actual optical communication, the signal source DA is a photodiode.

エミッタフォロワ4は、ベースにベース接地増幅回路3の出力信号が入力され、エミッタがエミッタフォロワ4の出力端子に接続され、コレクタが電源電圧に接続されたトランジスタB2と、一端がエミッタフォロワ4の出力端子に接続され、他端が接地されたエミッタ抵抗REとから構成される。 The emitter follower 4 has a base to which an output signal of the grounded base amplification circuit 3 is input, an emitter is connected to the output terminal of the emitter follower 4, a collector is connected to the power supply voltage, and one end is an output of the emitter follower 4. It is connected to the terminal, and a emitter resistor R E other end of which is grounded.

エミッタフォロワ4の出力端子(ノードX)は差動増幅器5の負の入力端子(反転入力端子)と接続され、TIA2の出力端子(ノードY)は差動増幅器5の正の入力端子(非反転入力端子)と接続される。   The output terminal (node X) of the emitter follower 4 is connected to the negative input terminal (inverting input terminal) of the differential amplifier 5, and the output terminal (node Y) of the TIA 2 is connected to the positive input terminal (non-inverting) of the differential amplifier 5. Input terminal).

電流信号iinは、ベース接地増幅回路3に入力される電流ibとTIA2に入力される電流itiaとに分かれる。電流ibとitiaは、以下の関係を満たす。
in=ib+itia ・・・(1)
tia=iin×Zinb/(Zintia+Zinb) ・・・(2)
b=iin×Zintia/(Zintia+Zinb) ・・・(3)
The current signal i in is divided into a current i b input to the grounded base amplification circuit 3 and a current itia input to the TIA 2 . The currents i b and itia satisfy the following relationship.
i in = i b + i tia (1)
i tia = i in × Z inb / (Z intia + Z inb ) (2)
i b = i in × Z intia / (Z intia + Z inb ) (3)

ここで、ZintiaはTIA2の入力インピーダンス、Zinbはベース接地増幅回路3の入力インピーダンスである。ベース接地増幅回路3のトランスインピーダンスゲインをZTP、TIA2のトランスインピーダンスゲインを−ZTNとすると、ベース接地増幅回路3の出力電圧Voutp、TIA2の出力電圧Voutnはそれぞれ次式のようになる。
outp=ZTPb=RBb ・・・(4)
outn=−ZTNtia ・・・(5)
Here, Z intia is the input impedance of the TIA 2, and Z inb is the input impedance of the grounded base amplification circuit 3. When the transimpedance gain of the common-base amplifier circuit 3 to the transimpedance gain of the Z TP, TIA 2 and -Z TN, respectively the output voltage V outn of the output voltage V outp, TIA 2 base grounded amplifier circuit 3 is given by the following equation .
V outp = Z TP i b = R B i b (4)
V outn = −Z TN i tia (5)

続く差動増幅器5の増幅率をAとすると、最終的な差動信号出力の電圧Voutは以下のようになる。すなわち、図1の回路により単相の電流信号iinを差動の電圧信号に変換することができる。 Assuming that the amplification factor of the subsequent differential amplifier 5 is A, the final differential signal output voltage Vout is as follows. That is, the circuit of FIG. 1 can convert the single-phase current signal i in into a differential voltage signal.

Figure 0006611185
Figure 0006611185

図2に、本実施の形態の増幅回路1の等価回路図、具体的にはベース接地増幅回路3により生じる雑音の解析用の回路図を示す。本実施の形態では、ベース接地増幅回路3のトランジスタB1による雑音電流inbを除去することができる。抵抗RBにinbの雑音電流が流れるため、この雑音電流inbに応じてノードX(エミッタフォロワ4の出力端子)に現れる小信号電圧VnXは次式で表すことができる。
nX=−RBnb ・・・(7)
FIG. 2 shows an equivalent circuit diagram of the amplifier circuit 1 of the present embodiment, specifically, a circuit diagram for analyzing noise generated by the grounded base amplifier circuit 3. In the present embodiment, the noise current inb due to the transistor B1 of the grounded base amplification circuit 3 can be removed. Since a noise current of i nb flows through the resistor R B , the small signal voltage V nX that appears at the node X (the output terminal of the emitter follower 4) according to the noise current i nb can be expressed by the following equation.
V nX = −R B i nb (7)

式(7)の例では、ベース接地増幅回路3に続く増幅回路が、増幅率が約1のエミッタフォロワ4である場合について記述している。
信号源DAの出力抵抗がTIA2の入力抵抗に比べて十分大きい時、トランジスタB1で生じた雑音電流inbは、TIA2に流れ込む。TIA2に流れた雑音電流inbは、電圧に変換され、ノードY(TIA2の出力端子)に出力される。雑音電流inbに応じてノードYに現れる電圧VnYは次式のようになる。
nY=−ZTNnb ・・・(8)
In the example of Expression (7), the case where the amplifier circuit subsequent to the grounded base amplifier circuit 3 is an emitter follower 4 having an amplification factor of about 1 is described.
When the output resistance of the signal source DA is sufficiently larger than the input resistance of TIA2, the noise current i nb generated in the transistor B1 flows into TIA2. The noise current i nb flowing through the TIA2 is converted into a voltage and output to the node Y (the output terminal of the TIA2). The voltage V nY that appears at the node Y according to the noise current i nb is given by the following equation.
V nY = −Z TN i nb (8)

上記のように差動増幅器5の増幅率をAとすると、雑音電流inbに応じて差動増幅器5から出力される電圧Vout,noiseは次式のようになる。
out,noise=A(−ZTNnb−(−RBnb))=A(RB−ZTN)inb ・・(9)
Assuming that the amplification factor of the differential amplifier 5 is A as described above, the voltage V out, noise output from the differential amplifier 5 in accordance with the noise current i nb is expressed by the following equation.
V out, noise = A (-Z TN i nb - (- R B i nb)) = A (R B -Z TN) i nb ·· (9)

次に入力換算雑音電流ieqの計算を行う。雑音電流inbにより生じるノードXとYの電圧差をトランスインピーダンスゲインで割ることにより、入力換算雑音電流を計算することができる。トランスインピーダンスゲインは、式(6)の電圧Voutを電流iinで割ったものである。 Next, the input conversion noise current i eq is calculated. By dividing the voltage difference between the nodes X and Y caused by the noise current i nb by the transimpedance gain, the input equivalent noise current can be calculated. Transimpedance gain is obtained by dividing the voltage V out of the equation (6) by the current i in.

Figure 0006611185
Figure 0006611185

したがって、入力換算雑音電流ieqは次式のようになる。 Therefore, the input equivalent noise current i eq is as follows.

Figure 0006611185
Figure 0006611185

本実施の形態では、ベース接地増幅回路3の雑音電流inbによる信号への影響を抑制することができるが、このような効果を得るためには、条件ieq<inbを満たす必要がある。この条件に式(11)を代入して解くと、次式が得られる。 In the present embodiment, it is possible to suppress the influence of the noise current i nb of the grounded base amplifier circuit 3 on the signal. However, in order to obtain such an effect, it is necessary to satisfy the condition i eq <i nb . Substituting equation (11) for this condition, the following equation is obtained.

Figure 0006611185
Figure 0006611185

特に、RB=ZTNであるとき、雑音の抑制効果は必ず得られる。なお、周波数依存性がある場合においては、取り扱う信号の帯域を考え、その帯域の中で上記の式(12)を満たすようにすることで、雑音の抑制効果を得ることができる。また、対象となる信号の帯域全体で式(12)を満たすことができない場合であっても、本実施の形態の構成を用いることで、積分した雑音電流を削減することができる。 In particular, when R B = Z TN , a noise suppression effect is always obtained. If there is frequency dependence, the noise suppression effect can be obtained by considering the band of the signal to be handled and satisfying the above equation (12) in the band. Moreover, even if it is a case where Formula (12) cannot be satisfy | filled in the whole band of the signal used as object, the integrated noise current can be reduced by using the structure of this Embodiment.

なお、増幅回路1の信号入力端子ITと、ベース接地増幅回路3の入力端子(トランジスタB1のエミッタ)およびTIA2の入力端子とを直接接続してもよいが、デバイスの制限から、増幅回路1の入力インピーダンスを必ずしも所望の値に設計できるとは限らない。このような場合、図1に示したように、信号入力端子ITとベース接地増幅回路3の入力端子との間に入力インピーダンス調整用の素子Zincomp1を挿入し、信号入力端子ITとTIA2の入力端子との間に入力インピーダンス調整用の素子Zincomp2を挿入すればよい。入力インピーダンス調整用の素子Zincomp1,Zincomp2としては例えば抵抗を用いればよい。この入力インピーダンス調整用の素子Zincomp1,Zincomp2の詳細な構成については後述の実施の形態で改めて説明する。 The signal input terminal IT of the amplifier circuit 1 and the input terminal of the grounded base amplifier circuit 3 (emitter of the transistor B1) and the input terminal of the TIA2 may be directly connected. It is not always possible to design the input impedance to a desired value. In such a case, as shown in FIG. 1, an input impedance adjusting element Z incomp1 is inserted between the signal input terminal IT and the input terminal of the grounded base amplifier circuit 3, and the signal input terminals IT and TIA2 are input. An input impedance adjusting element Z incomp2 may be inserted between the terminals. For example, resistors may be used as the input impedance adjusting elements Z incomp1 and Z incomp2 . The detailed configuration of the input impedance adjusting elements Z incomp1 and Z incomp2 will be described again in an embodiment described later.

入力インピーダンス調整用の素子Zincomp1,Zincomp2を用いた場合であっても、上記と同様の議論によりZincomp1およびZincomp2による雑音は抑制されることが分かる。また、信号源DAが有限のインピーダンスを持つ場合であっても、本実施の形態の増幅回路1の信号入力端子ITから見た信号源DAのインピーダンスと、負の増幅率を持つTIA2の入力インピーダンスとの比に応じて、RBとZTNの比を設定することにより、同様の雑音抑制効果を得ることができる。 Even when the input impedance adjusting elements Z incomp1 and Z incomp2 are used, it can be seen that noise due to Z incomp1 and Z incomp2 is suppressed by the same discussion as above. Even when the signal source DA has a finite impedance, the impedance of the signal source DA viewed from the signal input terminal IT of the amplifier circuit 1 of the present embodiment and the input impedance of the TIA 2 having a negative amplification factor. By setting the ratio of R B and Z TN according to the ratio, the same noise suppression effect can be obtained.

図3に、図14に示した従来の増幅回路と本実施の形態の増幅回路1の入力換算電流雑音密度を示す。図3の30は従来の増幅回路の入力換算電流雑音密度を示し、31は本実施の形態の増幅回路1の入力換算電流雑音密度を示している。図3によれば、本実施の形態の増幅回路の構成を用いることで、従来の増幅回路よりも雑音を抑制できることが分かる。   FIG. 3 shows the input equivalent current noise density of the conventional amplifier circuit shown in FIG. 14 and the amplifier circuit 1 of the present embodiment. In FIG. 3, 30 indicates the input converted current noise density of the conventional amplifier circuit, and 31 indicates the input converted current noise density of the amplifier circuit 1 of the present embodiment. According to FIG. 3, it can be seen that noise can be suppressed as compared with the conventional amplifier circuit by using the configuration of the amplifier circuit of the present embodiment.

以上のように、本実施の形態では、負の増幅率を持つTIA2とベース接地増幅回路3とを用いることで、単相差動変換を実現する。これにより、本実施の形態では、電源電圧の揺れによる信号品質の劣化を抑制することができる。加えて、本実施の形態では、従来の単相差動変換を実現する増幅回路に比べて、雑音を抑制することができる。また、本実施の形態では、各TIA(TIA2とベース接地増幅回路3)に入力される信号強度が分流によって減少するため、ダイナミックレンジの向上にも寄与することができる。   As described above, in the present embodiment, single-phase differential conversion is realized by using the TIA 2 having a negative amplification factor and the grounded base amplifier circuit 3. Thereby, in this Embodiment, the degradation of the signal quality by the fluctuation | variation of a power supply voltage can be suppressed. In addition, in this embodiment, noise can be suppressed as compared with a conventional amplifier circuit that realizes single-phase differential conversion. In the present embodiment, the signal intensity input to each TIA (TIA2 and grounded base amplification circuit 3) is reduced by shunting, which can contribute to the improvement of the dynamic range.

[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態に係る増幅回路の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態では、第1の実施の形態の具体例を説明する。電流信号iinを出力する信号源(不図示)は、第1の実施の形態で説明したとおり、ベース接地増幅回路3の入力インピーダンスとTIA2の入力インピーダンスとの合成抵抗よりも十分高いインピーダンスを持つ、フォトダイオードなどの電流源である。
[Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 4 is a block diagram showing a configuration of an amplifier circuit according to the second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals. In this embodiment, a specific example of the first embodiment will be described. The signal source (not shown) that outputs the current signal i in has an impedance sufficiently higher than the combined resistance of the input impedance of the grounded base amplifier circuit 3 and the input impedance of the TIA 2 as described in the first embodiment. A current source such as a photodiode.

ベース接地増幅回路3のゲインを決める負荷抵抗RBは純抵抗でなくてもよい。例えば、増幅回路の周波数特性にピーキング特性を持たせるために、純抵抗と並列にインダクタを設けてもよいし、帯域を制限するために、純抵抗と並列に容量を設けてもよい。 Load resistor R B to determine the gain of the grounded base amplifier circuit 3 may not be pure resistive. For example, an inductor may be provided in parallel with the pure resistor in order to give the peaking characteristic to the frequency characteristic of the amplifier circuit, and a capacitor may be provided in parallel with the pure resistor in order to limit the band.

第1の実施の形態では、ベース接地増幅回路3とエミッタフォロワ4をバイポーラトランジスタで構成したが、MOSトランジスタで構成してもよい。
第1の実施の形態で説明したとおり、増幅回路1の信号入力端子ITとベース接地増幅回路3の入力端子との間に入力インピーダンス調整用の素子Zincomp1を挿入し、信号入力端子ITとTIA2の入力端子との間に入力インピーダンス調整用の素子Zincomp2を挿入してもよい。入力インピーダンス調整用の素子Zincomp1,Zincomp2は、純抵抗に限らず、キャパシタやインダクタのネットワークにより構成してよい。
In the first embodiment, the grounded base amplifier circuit 3 and the emitter follower 4 are configured by bipolar transistors, but may be configured by MOS transistors.
As described in the first embodiment, the input impedance adjusting element Z incomp1 is inserted between the signal input terminal IT of the amplifier circuit 1 and the input terminal of the grounded base amplifier circuit 3, and the signal input terminals IT and TIA2 are inserted. The input impedance adjusting element Z incomp2 may be inserted between the input terminal and the input terminal. The input impedance adjusting elements Z incomp1 and Z incomp2 are not limited to pure resistance, and may be configured by a network of capacitors and inductors.

また、本実施の形態では、増幅回路1の信号入力端子ITと接地との間にバイアス用の電流源ISを設けているが、電流源ISは本発明の必須の構成要素ではない。電流源ISを設ける場合、電流源ISを構成するデバイスはMOSトランジスタでもよいし、バイポーラトランジスタでもよい。また、電流源ISを構成するトランジスタに流れる電流を、外部から制御可能としてもよい。   In the present embodiment, the bias current source IS is provided between the signal input terminal IT of the amplifier circuit 1 and the ground, but the current source IS is not an essential component of the present invention. When the current source IS is provided, a device constituting the current source IS may be a MOS transistor or a bipolar transistor. Further, the current flowing through the transistor constituting the current source IS may be controlled from the outside.

また、本実施の形態では、増幅回路1の信号入力端子ITと接地との間にバイアス用の抵抗R1を設けているが、抵抗R1は本発明の必須の構成要素ではない。抵抗R1を設ける場合、その抵抗値を外部から制御可能としてもよい。ただし、抵抗R1の値が小さいと、増幅回路1に電流が流れなくなるため、ベース接地増幅回路3の入力インピーダンスとTIA2の入力インピーダンスとの合成抵抗よりも大きい抵抗値を持つ抵抗R1を用いる必要がある。
以上の本実施の形態の構成は、以下の実施の形態にも適用可能である。
In this embodiment, the bias resistor R1 is provided between the signal input terminal IT of the amplifier circuit 1 and the ground, but the resistor R1 is not an essential component of the present invention. When the resistor R1 is provided, the resistance value may be externally controllable. However, if the value of the resistor R1 is small, no current flows through the amplifier circuit 1. Therefore, it is necessary to use the resistor R1 having a resistance value larger than the combined resistance of the input impedance of the base-grounded amplifier circuit 3 and the input impedance of the TIA2. is there.
The configuration of the present embodiment described above can also be applied to the following embodiments.

[第3の実施の形態]
次に、本発明の第3の実施の形態について説明する。図5は本発明の第3の実施の形態に係る増幅回路の構成を示すブロック図であり、図1、図4と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の別の具体例を説明するものであり、負の増幅率を持つTIA2の構成を説明するものである。
[Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 5 is a block diagram showing a configuration of an amplifier circuit according to the third embodiment of the present invention. The same components as those in FIGS. 1 and 4 are denoted by the same reference numerals. This embodiment describes another specific example of the first embodiment, and describes the configuration of the TIA 2 having a negative amplification factor.

本実施の形態のTIA2は、電流信号iinを入力とするエミッタ接地増幅回路と、このエミッタ接地増幅回路の出力を入力とするエミッタフォロワと、一端がTIA2の入力端子に接続され、他端がTIA2の出力端子に接続された帰還抵抗R5とから構成される。 The TIA2 of the present embodiment includes a grounded emitter amplifier circuit that receives the current signal i in , an emitter follower that receives the output of the grounded emitter amplifier circuit, one end connected to the input terminal of the TIA2, and the other end. The feedback resistor R5 is connected to the output terminal of the TIA2.

エミッタ接地増幅回路は、ベースがTIA2の入力端子に接続されたトランジスタM1と、ベースに一定のバイアス電圧Vbが供給され、エミッタがトランジスタM1のコレクタに接続されたトランジスタM2と、一端が電源電圧に接続され、他端がトランジスタM2のコレクタに接続された抵抗R2と、一端がトランジスタM1のエミッタに接続され、他端が接地された抵抗R3とから構成される。 The grounded-emitter amplifier circuit includes a transistor M1 whose base is connected to the input terminal of TIA2, a transistor M2 whose base is supplied with a constant bias voltage Vb , an emitter connected to the collector of the transistor M1, and a power supply voltage at one end. And a resistor R2 having the other end connected to the collector of the transistor M2 and a resistor R3 having one end connected to the emitter of the transistor M1 and the other end grounded.

TIA2のエミッタフォロワは、ベースがトランジスタM2のコレクタに接続され、エミッタがTIA2の出力端子に接続され、コレクタが電源電圧に接続されたトランジスタM3と、一端がTIA2の出力端子に接続され、他端が接地された抵抗R4とから構成される。   The emitter follower of TIA2 has a base connected to the collector of transistor M2, an emitter connected to the output terminal of TIA2, a collector connected to the power supply voltage, one end connected to the output terminal of TIA2, and the other end Is composed of a grounded resistor R4.

また、TIA2の構成として、図6に示すような回路構成を用いてもよい。図6に示すTIA2は、ベースがTIA2の入力端子に接続されたトランジスタM4と、ベースがトランジスタM4のコレクタに接続され、エミッタがTIA2の出力端子に接続されたトランジスタM5と、一端が電源電圧に接続され、他端がトランジスタM4のコレクタおよびトランジスタM5のベースに接続された抵抗R6と、一端がトランジスタM4のエミッタに接続され、他端が接地された抵抗R7と、一端がTIA2の出力端子に接続され、他端が接地された抵抗R8と、一端がTIA2の入力端子に接続され、他端がトランジスタM4のコレクタおよびトランジスタM5のベースに接続された帰還抵抗R9とから構成される。   Further, a circuit configuration as shown in FIG. 6 may be used as the configuration of TIA2. 6 includes a transistor M4 having a base connected to the input terminal of the TIA2, a transistor M5 having a base connected to the collector of the transistor M4, an emitter connected to the output terminal of the TIA2, and one end at the power supply voltage. A resistor R6 connected to the collector of the transistor M4 and the base of the transistor M5, one end connected to the emitter of the transistor M4, the other end grounded, and one end to the output terminal of the TIA2. The resistor R8 is connected, the other end is grounded, and the feedback resistor R9 is connected to the input terminal of the TIA2 at one end and the collector of the transistor M4 and the base of the transistor M5 at the other end.

図5の場合と同様に、トランジスタM4と抵抗R6,R7とはエミッタ接地増幅回路を構成し、トランジスタM5と抵抗R8とはエミッタフォロワを構成している。
図6に示したTIA2の構成では、図5の場合と帰還抵抗の位置が異なるが、図6に示した構成のTIA2を用いた場合でも、第1の実施の形態で説明した効果を得ることができる。
Similarly to the case of FIG. 5, the transistor M4 and the resistors R6 and R7 constitute a grounded emitter amplifier circuit, and the transistor M5 and the resistor R8 constitute an emitter follower.
In the configuration of TIA2 shown in FIG. 6, the position of the feedback resistor is different from that in FIG. 5, but even when the TIA2 having the configuration shown in FIG. 6 is used, the effect described in the first embodiment can be obtained. Can do.

[第4の実施の形態]
次に、本発明の第4の実施の形態について説明する。図7は本発明の第4の実施の形態に係る増幅回路の構成を示すブロック図であり、図1、図4〜図6と同一の構成には同一の符号を付してある。本実施の形態は、第1の実施の形態の別の具体例を説明するものであり、バイポーラトランジスタの代わりにMOSトランジスタを用いたものである。
[Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 7 is a block diagram showing the configuration of an amplifier circuit according to the fourth embodiment of the present invention. The same components as those in FIGS. 1 and 4 to 6 are denoted by the same reference numerals. In this embodiment, another specific example of the first embodiment will be described. A MOS transistor is used instead of a bipolar transistor.

本実施の形態の増幅回路1は、電流信号iinを入力とする、負の増幅率を持つTIA2aと、電流信号iinを入力とするゲート接地増幅回路3aと、TIA2aの出力とゲート接地増幅回路3aの出力とを入力とする差動増幅器5とから構成される。 Amplifier circuit 1 of this embodiment has an input current signal i in, negative and TIA2a having an amplification factor, and grounded-gate amplifier circuit 3a for receiving the current signal i in, the output of TIA2a and grounded-gate amplifier It comprises a differential amplifier 5 that receives the output of the circuit 3a.

TIA2aは、電流信号iinを入力とするソース接地増幅回路と、入力部への電流帰還回路とから構成される。ソース接地増幅回路は、ゲートがTIA2aの入力端子に接続され、ソースが接地されたMOSトランジスタM6と、ゲートにバイアス電圧Vb3が供給され、ドレインがTIA2aの出力端子に接続され、ソースがトランジスタM6のドレインに接続されたMOSトランジスタM7と、一端が電源電圧に接続され、他端がTIA2aの出力端子に接続された抵抗R10とから構成される。 The TIA 2a includes a grounded source amplifier circuit that receives the current signal i in and a current feedback circuit to the input unit. Source amplifier circuit has a gate connected to an input terminal of TIA2a, the MOS transistor M6 whose source is grounded, the bias voltage V b3 is supplied to the gate, a drain connected to the output terminal of TIA2a, source transistor M6 And a resistor R10 having one end connected to the power supply voltage and the other end connected to the output terminal of the TIA 2a.

電流帰還回路は、ゲートがTIA2aの出力端子に接続されたMOSトランジスタM8と、ゲートにバイアス電圧Vb2が供給され、ソースがトランジスタM8のドレインに接続されたMOSトランジスタM9と、一端が電源電圧に接続され、他端がトランジスタM9のドレインに接続された抵抗R11と、一端がTIA2aの入力端子に接続され、他端がトランジスタM8のソースに接続された入力インピーダンス調整用の素子Zincomp2と、一端がTIA2aの入力端子に接続され、他端が接地された電流源IS1とから構成される。なお、図7のZincomp2は、入力インピーダンス調整用の素子であると同時に、帰還抵抗として機能する。 Current feedback circuit includes a MOS transistor M8 having a gate connected to the output terminal of TIA2a, bias voltage V b2 is supplied to the gate, the source of the MOS transistor M9 which are connected to the drain of the transistor M8, one end to the supply voltage A resistor R11 having the other end connected to the drain of the transistor M9, one end connected to the input terminal of the TIA2a, and the other end connected to the source of the transistor M8, an input impedance adjusting element Z incomp2 , and one end Is connected to the input terminal of the TIA 2a and the other end of the current source IS1 is grounded. Note that Z incomp2 in FIG. 7 is an element for adjusting the input impedance, and also functions as a feedback resistor.

ベース接地増幅回路の代わりに設けられるゲート接地増幅回路3aは、ゲートにバイアス電圧Vb1が供給されて交流的に接地され、ソースに電流信号iinが入力され、ドレインがゲート接地増幅回路3aの出力端子に接続されたトランジスタB3と、一端が電源電圧に接続され、他端がゲート接地増幅回路3aの出力端子に接続された負荷抵抗RBとから構成される。ゲート接地増幅回路3aは、正の増幅率を持つTIAとして動作する。 Grounded-gate amplifier circuit 3a provided in place of the grounded base amplifier circuit, the gate bias voltage V b1 is AC grounded is supplied to the source current signal i in is input, a drain of the grounded-gate amplifier circuit 3a composed of the transistors B3 connected to the output terminal, one terminal connected to the power supply voltage, the other end connected to the output terminal of the grounded-gate amplifier circuit 3a and the load resistor R B. The common-gate amplifier circuit 3a operates as a TIA having a positive amplification factor.

増幅回路1の信号入力端子ITとゲート接地増幅回路3aの入力端子(トランジスタB3のソース)との間には入力インピーダンス調整用の素子Zincomp1が挿入されているが、入力インピーダンス調整用の素子Zincomp1を省き、信号入力端子ITとゲート接地増幅回路3aの入力端子とを直接繋いでもよい。 An input impedance adjusting element Z incomp1 is inserted between the signal input terminal IT of the amplifier circuit 1 and the input terminal of the common- gate amplifier circuit 3a (source of the transistor B3). Incomp1 may be omitted, and the signal input terminal IT may be directly connected to the input terminal of the common- gate amplifier circuit 3a.

ゲート接地増幅回路3aの出力端子は差動増幅器5の正の入力端子(非反転入力端子)と接続され、TIA2aの出力端子は差動増幅器5の負の入力端子(反転入力端子)と接続される。   The output terminal of the grounded gate amplification circuit 3a is connected to the positive input terminal (non-inverting input terminal) of the differential amplifier 5, and the output terminal of the TIA 2a is connected to the negative input terminal (inverting input terminal) of the differential amplifier 5. The

こうして、バイポーラトランジスタの代わりにMOSトランジスタを用いる本実施の形態においても、ゲート接地増幅回路3aのトランジスタB3による雑音を抑制することができ、第1の実施の形態と同様の効果を得ることができる。   Thus, also in this embodiment using a MOS transistor instead of a bipolar transistor, noise due to the transistor B3 of the common-gate amplifier circuit 3a can be suppressed, and the same effect as in the first embodiment can be obtained. .

[第5の実施の形態]
次に、本発明の第5の実施の形態について説明する。図8は本発明の第5の実施の形態に係る増幅回路の構成を示すブロック図であり、図1、図4〜図6と同一の構成には同一の符号を付してある。本実施の形態は、ベース接地増幅回路の別の構成例を説明するものである。
[Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described. FIG. 8 is a block diagram showing a configuration of an amplifier circuit according to the fifth embodiment of the present invention. The same reference numerals are given to the same configurations as those in FIGS. 1 and 4 to 6. In the present embodiment, another configuration example of the grounded base amplifier circuit will be described.

本実施の形態の増幅回路1は、電流信号iinを入力とする、負の増幅率を持つTIA2bと、電流信号iinを入力とするベース接地増幅回路3bと、ベース接地増幅回路3bの出力を入力とするエミッタフォロワ4と、TIA2bの出力とエミッタフォロワ4の出力とを入力とする差動増幅器5とから構成される。 Amplifier circuit 1 of this embodiment has an input current signal i in a TIA2b having a negative gain, and grounded base amplifier circuit 3b for receiving the current signal i in, the base-grounded amplifier circuit 3b outputs of And the differential amplifier 5 having the output of the TIA 2b and the output of the emitter follower 4 as inputs.

TIA2bは、電流信号iinを入力とするエミッタ接地増幅回路と、このエミッタ接地増幅回路の出力を入力とするエミッタフォロワと、一端がTIA2bの入力端子に接続され、他端がTIA2bの出力端子に接続された帰還抵抗R5とから構成される。エミッタ接地増幅回路は、トランジスタM1と、抵抗R2,R3とから構成される。TIA2bのエミッタフォロワは、トランジスタM3と、抵抗R4とから構成される。 TIA2b has its emitter grounded amplifier circuit which receives the current signal i in an emitter follower which receives the output of the emitter amplifier circuit, one end connected to an input terminal of TIA2b, the other end to the output terminal of TIA2b The feedback resistor R5 is connected. The grounded emitter amplifier circuit includes a transistor M1 and resistors R2 and R3. The emitter follower of the TIA 2b includes a transistor M3 and a resistor R4.

ベース接地増幅回路3bは、エミッタに電流信号iinが入力され、コレクタがベース接地増幅回路3bの出力端子に接続されたトランジスタB1と、一端が電源電圧に接続され、他端がベース接地増幅回路3bの出力端子に接続された負荷抵抗RBと、ベース接地増幅回路3bの出力電圧を増幅率βでトランジスタB1のベースにフィードバックする帰還回路6とから構成される。この場合の帰還回路6の増幅率βは、通常、負の値をとる(β<0)。 In the grounded base amplifier circuit 3b, a current signal i in is input to the emitter, the collector is connected to the output terminal of the grounded base amplifier circuit 3b, one end is connected to the power supply voltage, and the other end is connected to the base grounded amplifier circuit. 3b and the load resistance R B connected to the output terminal of, and a feedback circuit 6 for the feedback to the base of transistor B1 the output voltage of the base-grounded amplifier circuit 3b in amplification factor beta. In this case, the amplification factor β of the feedback circuit 6 normally takes a negative value (β <0).

こうして、ベース接地増幅回路3bに帰還回路を設けた本実施の形態においても、ベース接地増幅回路3bのトランジスタB1による雑音を抑制することができ、第1の実施の形態と同様の効果を得ることができる。   Thus, also in the present embodiment in which the feedback circuit is provided in the grounded base amplifier circuit 3b, noise due to the transistor B1 of the grounded base amplifier circuit 3b can be suppressed, and the same effect as in the first embodiment can be obtained. Can do.

[第6の実施の形態]
次に、本発明の第6の実施の形態について説明する。図9は本発明の第6の実施の形態に係る増幅回路の構成を示すブロック図であり、図1、図4〜図6、図8と同一の構成には同一の符号を付してある。本実施の形態では、信号源が有限のインピーダンスを持つ場合について説明する。
[Sixth Embodiment]
Next, a sixth embodiment of the present invention will be described. FIG. 9 is a block diagram showing the configuration of an amplifier circuit according to the sixth embodiment of the present invention. The same components as those in FIGS. 1, 4 to 6 and 8 are denoted by the same reference numerals. . In this embodiment, a case where the signal source has a finite impedance will be described.

信号源DAが有限のインピーダンスを持つ場合、ベース接地増幅回路3のトランジスタB1で生じる雑音電流inbは、信号源DAに流れ込む電流insとTIA2に流れ込む電流intに分流される。このときの分流比は、信号源DAのインピーダンスRSと負の増幅率を持つTIA2の入力インピーダンスZintに依存する。したがって、TIA2に流れ込む電流intは、次式のように表すことができる。
nt=inb(Rs)/(Zint+Rs) ・・・(13)
If the signal source DA has a finite impedance, noise current i nb generated by transistor B1 grounded base amplifier circuit 3 is shunted to the current i nt flowing current i ns and TIA2 flowing into the source DA. The shunt ratio at this time depends on the impedance R S of the signal source DA and the input impedance Z int of the TIA 2 having a negative amplification factor. Therefore, the current i nt flowing into the TIA 2 can be expressed as the following equation.
i nt = i nb (R s ) / (Z int + R s ) (13)

すなわち、負の増幅率を持つTIA2のトランスインピーダンスゲインを調整することで、ベース接地増幅回路3のトランジスタB1で生じる雑音を適切に抑制することができ、第1の実施の形態と同様の効果を得ることができる。   That is, by adjusting the transimpedance gain of the TIA 2 having a negative amplification factor, noise generated in the transistor B1 of the base-grounded amplifier circuit 3 can be appropriately suppressed, and the same effect as that of the first embodiment can be obtained. Can be obtained.

このとき、ノードX(エミッタフォロワ4の出力端子)とノードY(TIA2の出力端子)において振幅の差が生じうるが、その振幅差を吸収するために、互いに増幅率の異なる単相の増幅器7,8を挿入してもよい。増幅器7,8の増幅率は、例えば図9の増幅回路1の全体の同相除去比が最大となるように設定すればよい。本実施の形態は、第1〜第5の実施の形態の各実施の形態に適用可能である。   At this time, an amplitude difference may occur between the node X (the output terminal of the emitter follower 4) and the node Y (the output terminal of the TIA2), but in order to absorb the amplitude difference, the single-phase amplifier 7 having different amplification factors from each other. , 8 may be inserted. The amplification factors of the amplifiers 7 and 8 may be set so that, for example, the overall common-mode rejection ratio of the amplifier circuit 1 of FIG. 9 is maximized. The present embodiment is applicable to each of the first to fifth embodiments.

また、TIA2のトランスインピーダンスゲインの調整によるノードXとノードYの振幅差を吸収するために、図10に示した増幅回路の構成において、差動増幅器5の正の入力端子と負の入力端子との間に増幅率の差を設けてもよい。そのために、差動増幅器5の入力トランジスタの大きさもしくは個数を、正の入力端子側と負の入力端子側で変えることにより駆動力を変化させる手法を用いることができる。差動増幅器5の正の入力端子側と負の入力端子側のそれぞれの増幅率は、例えば図10の増幅回路1の全体の同相除去比が最大となるように設定すればよい。   Further, in order to absorb the amplitude difference between the node X and the node Y due to the adjustment of the transimpedance gain of the TIA 2, the positive input terminal and the negative input terminal of the differential amplifier 5 in the configuration of the amplifier circuit shown in FIG. A difference in amplification factor may be provided between the two. Therefore, it is possible to use a method of changing the driving force by changing the size or number of input transistors of the differential amplifier 5 between the positive input terminal side and the negative input terminal side. The amplification factors on the positive input terminal side and the negative input terminal side of the differential amplifier 5 may be set so that, for example, the overall common-mode rejection ratio of the amplifier circuit 1 in FIG. 10 is maximized.

[第7の実施の形態]
次に、本発明の第7の実施の形態について説明する。本実施の形態では、第1〜第6の実施の形態で示してきた入力インピーダンス調整用の素子Zincomp1,Zincomp2の具体例を説明する。図11(A)は入力インピーダンス調整用の素子Zincomp1を抵抗Rのみで構成した形態を示している。
[Seventh Embodiment]
Next, a seventh embodiment of the present invention will be described. In the present embodiment, specific examples of the input impedance adjusting elements Z incomp1 and Z incomp2 described in the first to sixth embodiments will be described. FIG. 11A shows a configuration in which the input impedance adjusting element Z incomp1 is configured by only the resistor R. FIG.

図11(B)の例では、入力インピーダンス調整用の素子Zincomp1は、入力端子と出力端子間に直列に挿入された伝送線路TLと抵抗Rとから構成される。この図11(B)の構成は、信号が高速であり、増幅回路の信号入力端子ITからTIAまでの距離が遠い場合に有効である。 In the example of FIG. 11B, the input impedance adjusting element Z incomp1 is composed of a transmission line TL and a resistor R inserted in series between the input terminal and the output terminal. The configuration of FIG. 11B is effective when the signal is high speed and the distance from the signal input terminal IT to the TIA of the amplifier circuit is long.

図11(C)の例では、入力インピーダンス調整用の素子Zincomp1は、入力端子と出力端子間に直列に挿入されたインダクタLと抵抗Rと、インダクタLと抵抗Rの接続点と接地との間に挿入された容量Cとから構成される。この構成では、インダクタLにより、寄生容量を見え辛くし、容量Cにより特性の調整を行うことができる。 In the example of FIG. 11C, the input impedance adjusting element Z incomp1 includes an inductor L and a resistor R inserted in series between the input terminal and the output terminal, a connection point between the inductor L and the resistor R, and the ground. And a capacitor C inserted therebetween. In this configuration, it is difficult to see the parasitic capacitance by the inductor L, and the characteristics can be adjusted by the capacitance C.

図11(A)〜図11(C)では、素子Zincomp1の構成を示しているが、素子Zincomp2の構成も素子Zincomp1と同じである。
素子Zincomp1,Zincomp2を挿入する箇所については第1〜第6の実施の形態で説明したとおりである。また、素子Zincomp1のみを設けてもよいし、素子Zincomp2のみを設けてもよい。
In FIG. 11 (A) ~ FIG 11 (C), but shows the configuration of the element Z InComp1, configuration of the element Z InComp2 is the same as element Z InComp1.
The locations where the elements Z incomp1 and Z incomp2 are inserted are as described in the first to sixth embodiments. Further, only the element Z incomp1 may be provided, or only the element Z incomp2 may be provided.

本発明は、トランスインピーダンスアンプに適用することができる。   The present invention can be applied to a transimpedance amplifier.

1…増幅回路、2,2a,2b…トランスインピーダンスアンプ、3,3b…ベース接地増幅回路、3a…ゲート接地増幅回路、4…エミッタフォロワ、5…差動増幅器、6…帰還回路、7,8…増幅器、DA…信号源、IS,IS1…電流源、B1〜B3,M1〜M9…トランジスタ、R,RB,RE,R1〜R11…抵抗、Zincomp1,Zincomp2…入力インピーダンス調整用の素子,TL…伝送線路、L…インダクタ、C…容量。 DESCRIPTION OF SYMBOLS 1 ... Amplification circuit 2, 2a, 2b ... Transimpedance amplifier, 3, 3b ... Grounded base amplification circuit, 3a ... Grounded gate amplification circuit, 4 ... Emitter follower, 5 ... Differential amplifier, 6 ... Feedback circuit, 7, 8 ... amplifier, DA ... signal source, IS, IS1 ... current source, B1 to B3, M1 to M9 ... transistors, R, R B, R E , R1~R11 ... resistors, Z incomp1, Z incomp2 ... for input impedance adjustment Element, TL ... transmission line, L ... inductor, C ... capacitance.

Claims (8)

単相の電流信号を入力とする、正の増幅率を持つ第1のトランスインピーダンスアンプと、
前記電流信号を入力とする、負の増幅率を持つ第2のトランスインピーダンスアンプと、
前記第1のトランスインピーダンスアンプの出力と前記第2のトランスインピーダンスアンプの出力とを入力とする差動増幅器とを備え、
前記第1のトランスインピーダンスアンプは、ベース接地増幅回路またはゲート接地増幅回路からなり、
前記ベース接地増幅回路または前記ゲート接地増幅回路と前記第2のトランスインピーダンスアンプと前記差動増幅器とからなる増幅回路の入力換算雑音電流をi eq 、前記ベース接地増幅回路または前記ゲート接地増幅回路の雑音電流をi nb 、前記ベース接地増幅回路または前記ゲート接地増幅回路の負荷抵抗をR B 、前記ベース接地増幅回路または前記ゲート接地増幅回路のトランスインピーダンスゲインをZ TP 、前記第2のトランスインピーダンスアンプのトランスインピーダンスゲインを−Z TN 、前記ベース接地増幅回路または前記ゲート接地増幅回路の入力インピーダンスをZ inb 、前記第2のトランスインピーダンスアンプの入力インピーダンスをZ intia としたとき、
Figure 0006611185
を満たすことを特徴とする増幅回路。
A first transimpedance amplifier having a positive gain and having a single-phase current signal as input;
A second transimpedance amplifier having a negative amplification factor that receives the current signal;
A differential amplifier having the output of the first transimpedance amplifier and the output of the second transimpedance amplifier as inputs;
The first transimpedance amplifier, Ri Do from the base-grounded amplifier circuit or grounded-gate amplifier circuit,
The input equivalent noise current of the amplifier circuit composed of the grounded base amplifier circuit or the grounded gate amplifier circuit, the second transimpedance amplifier, and the differential amplifier is i eq , and the grounded base amplifier circuit or the grounded gate amplifier circuit The noise current is i nb , the load resistance of the grounded base amplifier circuit or the grounded gate amplifier circuit is R B , the transimpedance gain of the grounded base amplifier circuit or the grounded gate amplifier circuit is Z TP , and the second transimpedance amplifier When the transimpedance gain of −Z TN , the input impedance of the grounded base amplifier circuit or the grounded gate amplifier circuit is Z inb , and the input impedance of the second transimpedance amplifier is Z intia ,
Figure 0006611185
An amplifier circuit characterized by satisfying
請求項1記載の増幅回路において、
さらに、前記第1のトランスインピーダンスアンプがベース接地増幅回路である場合に、このベース接地増幅回路の出力端子と前記差動増幅器の一方の入力端子との間に設けられたエミッタフォロワを備えることを特徴とする増幅回路。
The amplifier circuit according to claim 1,
Further, when the first transimpedance amplifier is a grounded base amplifier circuit, an emitter follower provided between the output terminal of the grounded base amplifier circuit and one input terminal of the differential amplifier is provided. A characteristic amplification circuit.
請求項1または2記載の増幅回路において、
さらに、前記第1のトランスインピーダンスアンプがベース接地増幅回路である場合に、このベース接地増幅回路の出力電圧を、ベース接地増幅回路のトランジスタのベースにフィードバックする帰還回路を備えることを特徴とする増幅回路。
The amplifier circuit according to claim 1 or 2,
And a feedback circuit that feeds back an output voltage of the grounded base amplifier circuit to a base of a transistor of the grounded base amplifier circuit when the first transimpedance amplifier is a grounded base amplifier circuit. circuit.
請求項1乃至3のいずれか1項に記載の増幅回路において、
前記第2のトランスインピーダンスアンプは、
前記電流信号を入力とするエミッタ接地増幅回路またはソース接地増幅回路と、
第2のトランスインピーダンスアンプの入力端子と出力端子間に挿入された帰還抵抗とを少なくとも含むことを特徴とする増幅回路。
The amplifier circuit according to any one of claims 1 to 3,
The second transimpedance amplifier is:
A grounded-emitter amplifier circuit or a grounded-source amplifier circuit that receives the current signal; and
An amplifier circuit comprising at least a feedback resistor inserted between an input terminal and an output terminal of the second transimpedance amplifier.
請求項1乃至4のいずれか1項に記載の増幅回路において、
さらに、前記電流信号が入力される増幅回路の信号入力端子と前記第1のトランスインピーダンスアンプの入力端子との間、および前記増幅回路の信号入力端子と前記第2のトランスインピーダンスアンプの入力端子との間のうち少なくとも一方に挿入された入力インピーダンス調整用の素子を備えることを特徴とする増幅回路。
The amplifier circuit according to any one of claims 1 to 4,
Further, between the signal input terminal of the amplifier circuit to which the current signal is input and the input terminal of the first transimpedance amplifier, and the signal input terminal of the amplifier circuit and the input terminal of the second transimpedance amplifier; An amplifier circuit comprising an input impedance adjusting element inserted into at least one of the terminals.
請求項5記載の増幅回路において、
前記入力インピーダンス調整用の素子は、抵抗のみからなる素子、伝送線路と抵抗との直列回路からなる素子、またはインダクタと抵抗とを直列に接続した回路に対して、これらインダクタと抵抗の接続点と接地との間に容量を加えた素子のいずれかであることを特徴とする増幅回路。
The amplifier circuit according to claim 5, wherein
The element for adjusting the input impedance is an element consisting of only a resistor, an element consisting of a series circuit of a transmission line and a resistor, or a circuit where an inductor and a resistor are connected in series. An amplifying circuit, wherein the amplifying circuit is any one of elements added with a ground.
請求項1乃至6のいずれか1項に記載の増幅回路において、
さらに、前記第1のトランスインピーダンスアンプの出力端子と前記差動増幅器の一方の入力端子との間に設けられた第1の増幅器と、
前記第2のトランスインピーダンスアンプの出力端子と前記差動増幅器の他方の入力端子との間に設けられた、前記第1の増幅器と増幅率が異なる第2の増幅器とを備えることを特徴とする増幅回路。
The amplifier circuit according to any one of claims 1 to 6,
A first amplifier provided between an output terminal of the first transimpedance amplifier and one input terminal of the differential amplifier;
And a second amplifier having an amplification factor different from that of the first amplifier, which is provided between an output terminal of the second transimpedance amplifier and the other input terminal of the differential amplifier. Amplification circuit.
請求項1乃至6のいずれか1項に記載の増幅回路において、
前記差動増幅器は、正の入力端子側の増幅率と負の入力端子側の増幅率とが異なることを特徴とする増幅回路。
The amplifier circuit according to any one of claims 1 to 6,
In the differential amplifier, an amplification factor on the positive input terminal side and an amplification factor on the negative input terminal side are different.
JP2016141189A 2016-07-19 2016-07-19 Amplifier circuit Active JP6611185B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016141189A JP6611185B2 (en) 2016-07-19 2016-07-19 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016141189A JP6611185B2 (en) 2016-07-19 2016-07-19 Amplifier circuit

Publications (2)

Publication Number Publication Date
JP2018014547A JP2018014547A (en) 2018-01-25
JP6611185B2 true JP6611185B2 (en) 2019-11-27

Family

ID=61020350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016141189A Active JP6611185B2 (en) 2016-07-19 2016-07-19 Amplifier circuit

Country Status (1)

Country Link
JP (1) JP6611185B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7017941B2 (en) 2018-01-31 2022-02-09 株式会社アルファ Inside handle device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326644A (en) * 1996-06-05 1997-12-16 Sony Corp Amplifier circuit
JP3599274B2 (en) * 2000-08-28 2004-12-08 日本電信電話株式会社 Transimpedance amplifier
JP5375680B2 (en) * 2010-03-09 2013-12-25 富士通株式会社 Single phase differential converter
JP6099465B2 (en) * 2013-04-11 2017-03-22 三菱電機株式会社 Active balun
JP6208615B2 (en) * 2014-04-22 2017-10-04 日本電信電話株式会社 Transimpedance amplifier

Also Published As

Publication number Publication date
JP2018014547A (en) 2018-01-25

Similar Documents

Publication Publication Date Title
US7560969B2 (en) Receiver of high speed digital interface
KR102073367B1 (en) Buffer amplifier and trans impedance amplifier including buffer amplifier
US7132860B2 (en) Differential-mode current feedback amplifiers
JP2013115562A (en) Transimpedance amplifier
EP1394933A2 (en) A transimpedance amplifier and offset correction mechanism and method for lowering noise
JP5459424B2 (en) Signal amplifier for optical receiver circuit
JP4544683B2 (en) Physical random number generator
US8907729B2 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
TW200840208A (en) Differential current conveyor input stage
US20110140782A1 (en) Differential Gm-Boosting Circuit and Applications
JP6611185B2 (en) Amplifier circuit
JP7344506B2 (en) transimpedance amplifier
JP6556574B2 (en) Waveform shaping filter and radiation detection apparatus
JP2019036839A (en) Transimpedance amplifier
US20130293301A1 (en) Trans-impedance amplifier for high speed optical-electrical interfaces
CN103023442B (en) Limiting amplifier and method thereof
JP2008306614A (en) Transimpedance amplifier
LaFevre Design of a modified Cherry-Hooper transimpedance amplifier with DC offset cancellation
US9680420B2 (en) Apparatus for compensation of electronic circuitry and associated methods
Hermans et al. A gigabit optical receiver with monolithically integrated photodiode in 0.18 μm CMOS
JP6647627B2 (en) Transimpedance amplifier
Babar et al. A 83-GHz and 68-dBΩ TIA with 2.3 pA/√ Hz: Towards High Speed and Low Noise Optical Receivers
JP6397374B2 (en) amplifier
JP7251388B2 (en) Transimpedance amplifier circuit
JP2013055401A (en) Δς modulator and a/d converter using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191024

R150 Certificate of patent or registration of utility model

Ref document number: 6611185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150