JP6206497B2 - データ転送装置およびデータ転送方法 - Google Patents
データ転送装置およびデータ転送方法 Download PDFInfo
- Publication number
- JP6206497B2 JP6206497B2 JP2015529289A JP2015529289A JP6206497B2 JP 6206497 B2 JP6206497 B2 JP 6206497B2 JP 2015529289 A JP2015529289 A JP 2015529289A JP 2015529289 A JP2015529289 A JP 2015529289A JP 6206497 B2 JP6206497 B2 JP 6206497B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame
- transmission
- transmission rate
- gbps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/4013—Management of data rate on the bus
- H04L12/40136—Nodes adapting their rate to the physical link properties
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
例えば、イーサネット(登録商標)では、近年100Gbpsの伝送速度を持つ製品が発売されている。これにより、イーサネットスイッチ等のデータ転送装置では、1Gbps,10Gbps,40Gbps及び100Gbps等の複数のデータ伝送速度をサポートすることが期待される。以下、データ転送装置がイーサネットスイッチ(単にスイッチという)の例について示す。
この図20に示すネットワークシステムにおいて、例えば、サーバ#00からサーバ#10にデータを送信する場合に、データ(フレーム)は、サーバ#00→SW#1→SW#2→SW#4→サーバ#10のルートで伝送される。この伝送ルートにおいては、サーバ#00からサーバ#10までを接続する各伝送路のスループット(データ伝送性能)はいずれも10Gbpsであり、各SW#1,#2,#4においては、それぞれ単純なデータ転送が行なわれる。
図21は従来のデータ中継装置におけるデータ転送を模式的に示す図、図22はその転送手法を示す図である。
図21中において、斜線を付した矩形はそれぞれデータを示しており、一つの矩形が1単位のデータを示している。一つの矩形(データ)は、例えば、8バイトのデータサイズを有する。データを複数集めたものをフレームという。
図21中においては、スイッチチップにおける入出力のフレーム速度の組み合わせによる内部動作を点線矢印で示している。
具体的には、同一速度と速い速度から遅い速度に転送する場合は、CT方式でデータ転送を行ない、遅い速度から速い速度で転送する場合は、そのフレームデータに連続して送信できるようにS&F方式で転送する。すなわち、図22に示すように、10Gbpsで入力されたフレームを100Gbpsで出力する場合にはS&F方式を用い、それ以外の組み合わせにはCT方式を用いる。
一方、S&F方式は、受信したフレームのすべてのデータを、一度スイッチチップ内部のバッファに格納した後に転送する方式である。10Gbpsで入力されたフレームを100Gbpsで出力する場合は、出力データの伝送速度が入力データに対して速いので、CT方式で出力すると出力するデータがスイッチ内部で枯渇してしまう。すなわち、データを連続して送出できない。
例えば、データサイズが9KByte程度の大きなフレームを10Gbpsの伝送路で受信して転送する場合には、フレームをスイッチチップ内のバッファに溜めるために、最低でも7200nsもかかると試算される。一方で、CT方式を採用した場合にスイッチチップを通過するレイテンシィは数百ns程度である。
また、出力側において100Gbpsの伝送路を10Gbpsのデータしか流さないようにすることによりCT方式で送信することも考えられる。しかしながら、この場合には、100Gbpsの伝送性能を有する出力側の伝送路において帯域の10%しか使用しないことになり、高速なインタフェースの性能を有効に用いることができない。
1つの側面では、本発明は、データ転送効率を向上できるようにすることを目的とする。
図1は実施形態の一例としてのスイッチ(データ転送装置,データ出力装置)2に備えられるスイッチチップ(データ転送回路)100の構成を模式的に示す図、図2はそのスイッチ2を備えたスイッチを有するネットワークシステム1の構成を例示する図である。
図2に例示するネットワークシステム1は、複数のサーバ(Server)3と、複数のスイッチ(SW)2とを備えている。なお、図2に示す例では、サーバ#00,#01,#10〜#14の7つのサーバ3と、スイッチ#01〜#05の5つのスイッチ2とを備えている。
以下、本実施形態においては、便宜上、10Gbpsの伝送速度(第1の伝送速度)で伝送されるフレーム(第1のフレーム)と100Gbpsの伝送速度(第2の伝送速度)で伝送されるフレーム(第2のフレーム)との2種類の伝送速度のフレームが混在する例について示す。又、100Gbpsを混在する速度の最高速度(最高伝送速度)として考える。つまり、ネットワークシステム1におけるデータ転送速度の最高値が100Gbpsであるものとする。
以下、10Gbpsの伝送速度で伝送されるデータを単に10Gbpsのデータもしくは10Gのフレームといいう。同様に、100Gbpsの伝送速度で伝送されるデータを単に100Gbpsのデータもしくは100Gのフレームという。
サーバ#00とスイッチ#01との間、スイッチ#01とスイッチ#02との間、スイッチ#04とサーバ#10との間、スイッチ#05とサーバ#12との間、及びスイッチ#05とサーバ#13との間の各伝送路のスループットは10Gbpsである。
なお、各スイッチ2は同様の構成を備えており、それぞれ図1に示すスイッチチップ100を備える。すなわち、スイッチチップ100の種々の設定により、各スイッチ2としての機能がそれぞれ実現される。
具体的には、スイッチ#01,#04,#05においては、エッジ向け、すなわち、サーバ3に接続される側(サーバ側,上流側)のポートは、接続されたサーバ3のインタフェースがサポートしている速度に合わせて設定される。又、スイッチ#01,#04,#05における他のスイッチ2と接続される側の各ポート(スイッチチップ側,下流側)は、本ネットワークシステム1の仕様上の上限である100Gbps固定となるよう設定される。
図3及び図4はそれぞれ実施形態の一例としてのスイッチ2を備えるネットワークシステム1において転送されるフレームの構成を例示する図であり、図3は10Gモードのフレームを例示する図、図4は100Gモードのフレームを例示する図である。
10Gモードのフレーム(10Gモードフレーム)は、10Gbpsの伝送路を通過させるべく作成されたフレームである。又、100Gモードのフレーム(100Gモードフレーム)は、100Gbpsの伝送路を通過させるべく作成されたフレームである。
10Gモードフレーム及び100Gモードフレームは、図3及び図4に示すように、それぞれPR,DA,SA,TP,IPパケット(IP Packet)及びFCSのフィールドを備える。
更に、このフィールド“PR”には、当該フレームの伝送速度を示す1バイトの識別情報(データ伝送速度情報)が格納される。すなわち、このデータ伝送速度情報は、当該フレームが10Gモードフレームであるか100Gモードフレームであるかを示す。
なお、これらの10Gモードフレーム及び100Gモードフレームにおけるフィールド“PR”のデータ伝送速度情報は、例えば、ネットワークシステム1におけるデータ送信元であるサーバ3に接続されたスイッチ2のMAC33によって付加される。
インタフェースの速度はリンクアップのプロセスにおいて決定され、例えば、オートネゴシエーションの機能により実現される。なお、インタフェースの速度の決定は既知の種々の手法を用いて実現することができ、その詳細な説明は省略する。
スイッチチップ100は10Gbps及び100Gbpsの各フレームが入力可能に構成されるとともに、10Gbps及び100Gbpsの各フレームを出力可能に構成されている。すなわち、10Gbps及び100Gbpsの入力と、10Gbps及び100Gbpsの出力との全組み合わせでフレームの転送を行なうことができる。
入力ポート20は、図1に示すように、PMA(Physical Medium Attachment)/PMD(Physical Medium Dependent)21,PCS(Physical Coding Sublayer)22,MAC(Media Access Control)23,フレームパーサ(Frame Parser)24及び入力バッファ(IBuf)25を備える。
MAC23は、例えば100Gモードフレームの場合は、そのデータのまま転送し、10Gモードフレームの場合は、1/10にデータを間引いてスイッチチップ100内を転送させる。この際、データは図示しない内部バスの幅分に蓄えて転送する。つまり、100Gモードフレームの転送時の1/10の内部バスの使用率で転送する。
このフレームパーサ24が、入力ポート20が接続された第1通信路から入力された受信データに含まれるデータ伝送速度情報を読み出す読出部として機能する。
入力バッファ25に格納されたデータは、順次、制御部10の共有メモリ11に書き込まれる。
制御部10は、図2に示すように、共有メモリ11,フレーム/メモリコントローラ12及びテーブル(TBL)13を備える。
共有メモリ11は、各入力ポート20に入力されたデータが格納される記憶装置である。フレーム/メモリコントローラ12は、入力ポート20による共有メモリ11へのデータの書き込みや、後述する出力ポート30からの共有メモリ11からのデータの読み出しを制御する。フレーム/メモリコントローラ12は、共有メモリ11にデータを格納すると同時にリクエストを出力バッファ30に通知する。
また、フレーム/メモリコントローラ12は、決定した出力ポート30に対して、フレーム転送のリクエスト(以下、単にリクエストという)を通知する。
リクエストセレクタ352においては、フレーム/メモリコントローラ12から通知が行なわれると、順次、共有メモリ11から転送するフレームを読み出させ、データバッファ354に格納させる。すなわち、本スイッチ2においては、受信したフレームのデータを、当該フレームの全データが揃うまで出力待機することなく、順次、出力するCT方式(データ非滞留転送方式)でデータ転送が行なわれる。
スイッチチップ100においては、入力ポート20からの各々の入力データが転送されるため、出力のためのリクエストが多数出力ポート30に蓄積される場合がある。
出力ポート30は、図1に示すように、PMA(Physical Medium Attachment)/PMD(Physical Medium Dependent)31,PCS(Physical Coding Sublayer)32,MAC(Media Access Control)33及び出力バッファ(OBuf)35を備える。
出力バッファ35は、図5に示すように、タイマ351,リクエストセレクタ352,リクエストバッファ353,データバッファ354,AND回路355及びモードレジスタ356を備える。
モードレジスタ356は、モード設定値を格納する記憶装置である。モード設定値は、後述するモ―ド(mode)1〜3の転送モードの内、選択されている転送モードを示す。すなわち、モードレジスタ356には、予めモード1〜3のいずれかが設定される。
モードレジスタ356のモード設定値はシステム管理者等が任意に設定できるようにすることが望ましい。
データバッファ354には、共有メモリ11から読み出されたデータが格納される。又、このデータバッファ354においては、共有メモリ11から読み出されるデータの格納位置もリクエストセレクタ352及びリクエストバッファ353により指定される。
リクエストセレクタ352は、リクエストバッファ353に格納されたリクエストの中から実行するリクエストを選択する。リクエストセレクタ352は、フレーム/メモリコントローラ12からの指示に従い、リクエストバッファ353に格納されたリクエストの中から実行するリクエストを選択することにより、共有メモリ11から転送するフレームを読み出しデータバッファ354に格納させる。
また、10Gモードフレームを100Gbpsの速度で出力する場合には、リクエストセレクタ352は、転送する10Gモードフレームを、共有メモリ11から、100Gモードフレームの読み出しに対して10倍の周期で読み出させ、データバッファ354に格納させる。
このようにして、リクエストセレクタ352は、データバッファ354において複数の10Gモードフレームを混合した混合フレームを作成する。
図6は実施形態の一例としてのスイッチ2における混合フレームの作成手法を例示する図、図7はその転送手法を示す図である。
図6においては、スイッチ2の入力ポート#1〜#3にそれぞれ10Gbpsの伝送速度で10Gモードフレームが入力され、これらの10Gモードフレームが100Gbps固定の伝送速度の共通の出力ポート#4から出力される例を示している。具体的には、入力ポート#1に10GモードフレームF1,F4が順次入力されている。同様に、入力ポート#2に10GモードフレームF2,F5が、入力ポート#3に10GモードフレームF3,F6が、それぞれ順次入力されている。
出力ポート30においては、100Gbpsのフレーム転送の仕組みを用い、3つの入力ポート20からそれぞれ入力された3つの10Gbpsのフレーム(例えば、F1〜F3)を、100Gbpsのフレーム(例えば、F01)に挿入する。これにより、3つの入力ポート20からそれぞれ入力された3つの10Gbpsのフレームが、100Gbpsのフレーム(例えば、F01)において重合(混合)される。このように作成した100Gbpsのフレームを出力することにより、出力ポート30は、100Gbpsのフレーム転送の仕組みにおける30%の帯域を用いてデータを転送する。
また、図6中において、入力側のフレームにつけられた符号F1〜F6が出力側のデータフレームにつけられた符号F1〜F6と同じデータを指している。これらの各フレームF1〜F6は上述の如く一定サイズ(例えば、8バイト)である。
また、各入力ポート20から入力されるフレームは一定間隔で転送される。例えば、10Gbpsの入力ポート#1のデータF1,F4は、100Gbpsの出力ポート#4から一定間隔(例えば、6.4ns)で転送される。
リクエストセレクタ352は、入力ポート20においてフレームを受信したら、すぐに共有メモリ11を介して出力ポート30に転送させる。
すなわち、スイッチチップ100は、最高伝送速度よりも遅い伝送速度のフレームを、最大多重化数=(最高伝送速度/送信する転送速度)以下の数で多重化して送信する。
これらにより、10Gbpsで入力されるフレームを100Gbpsで出力する場合においても、図7に示すようにCT方式を用いたフレーム転送を実現する。
図9においては、100Gbpsの伝送路において100Gのフレームを転送する状態(100Gモード)を示している。100Gのフレームはそれぞれ10Gのフレーム10個分のデータサイズを有する。この100Gモードにおいては、データは100Gbpsの伝送路の伝送能力の100%を使用してデータを送る。
伝送路においては、10Gモードのデータと100Gモードのデータとを混合させて送信することはできない。そこで、図10に示すように、一方のモードのフレーム送信が完了した後に他方のモードのフレームを送信することで、100Gモードフレームと10Gモードフレームとを切り替えて転送する。
図11は実施形態の一例としてのスイッチ2におけるモード1(100G優先)でのフレーム選択アルゴリズムを説明する図、図12はそのモード2(10G優先)でのフレーム選択アルゴリズムを説明する図である。
モード1においては、100Gモードフレームを10Gモードフレームよりも優先して転送する。すなわち、図11に示すように、原則として100Gモードフレームが第1所定数(例えば1つ)以上あれば、10Gモードフレームを転送待ち状態にして、その転送を抑止し、100Gモードフレームを転送させる。
モード2においては、10Gモードフレームを100Gモードフレームよりも優先して転送する。すなわち、図12に示すように、原則として10Gモードフレームが第2所定数(例えば1つ)以上あれば、100Gモードフレームを転送待ち状態にして、その転送を抑止し、10Gモードフレームを転送させる。
モード3においては、一定の周期でモード1とモード2とを切り替える。モード1もしくはモード2を継続することにより、スイッチ2において100Gモードフレームもしくは10Gモードフレームのいずれかが過剰に滞留するおそれがある。そこで、一定の周期でモード1とモード2とを周期的に切り替えることにより、スイッチ2において100Gモードフレームもしくは10Gモードフレームのいずれかが滞留することを阻止することができる。
図6に示した例においては、スイッチ#01において、10Gbpsの伝送速度で10Gモードフレームが入力され、これらの10Gモードフレームが100Gbps固定の伝送速度の共通の出力ポート#4から出力される例について示したが、スイッチチップ100はこれら以外のデータ転送も実現する。
一方で、スイッチ#03において、一つの入力ポート20から100Gbpsの伝送速度で入力された10GモードフレームF1〜F6を、3系統の出力ポート30から100Gbpsの伝送速度でそれぞれ出力する場合には、スイッチチップ100は、図14に示すように、各出力ポート30において10Gモードフレームに戻して転送する。
このスイッチ#05は、入力ポート20が100Gbpsのインタフェースとして動作し、複数の出力ポート30がそれぞれ10Gbpsのインタフェースとして動作する。又、図15においては、便宜上、複数備えられた入力ポート20及び出力ポート30のうち一部だけを図示している。
(B)動作
図1を参照しながら、上述の如く構成された実施形態の一例としてのネットワークシステム1におけるスイッチチップ100の処理を説明する。
受信したこれら6つのフレームは、出力先の出力ポート30において、送信順を決めたのち多重化などの処理を行なった後、送出される。
入力ポート20において、フレームパーサ24は、100Gbpsの速度で受け取ったフレームについて、そのフレームが100Gモードフレームであるか10Gモードフレームであるかを確認する。
なお、受信したフレームのPRにデータ伝送速度情報が含まれている場合には、フレームパーサ24は、このデータ伝送速度情報に基づいて当該フレームが100Gモードフレームであるか10Gモードフレームであるかを判断してもよい。
また、共有メモリ11にデータを格納すると同時に、そのデータの転送に必要な送信宛先等の情報は、フレーム/メモリコントローラ12に送られる。フレーム/メモリコントローラ12は、データを確認し、テーブル13を参照して、その宛先情報のデータをどの出力ポート30から送信するかを決定する。
出力ポート30は、モード1〜3のいずれかのフレーム選択アルゴリズムに従って、10Gモードフレームと100Gモードフレームとのいずれを送信するかを決定し、この決定に従いフレームの送出を行なう。
リクエストセレクタ352は、モードレジスタ356の設定値に応じてモード1〜3のいずれかを選択し、選択されたモードに対応するフレーム選択アルゴリズムに従い、送出するリクエストを決定する。
10Gモードフレームを送信する場合は、リクエストセレクタ352とリクエストバッファ353とが、該当するデータを選択し共有メモリ11からそれぞれのデータを所定単位毎に順番に抜き出し、多重化させるようにデータバッファ354に格納する。これにより、データバッファ354に混合フレーム(図8参照)が作成される。
次に、100Gモードフレームを送信する場合には、リクエストセレクタ352及びリクエストバッファ353は、3つの100Gモードフレームを1つずつ順につなげて(図9参照)、MAC33に送信する。
また、出力ポート30において、フレームのPRにデータ伝送速度情報が格納されていない場合には、MAC33においてフレームのPRにデータ伝送速度情報を挿入する。例えば、MAC33は、どの入力ポート20から当該フレームを受信したかという情報に基づき、データ伝送速度情報を決定しPRに設定する。
次に、スイッチチップ100における処理を説明する。
一方で、10Gbpsのフレームデータの場合は、入力バッファ25に入力する時点で、1/10にデータを間引いてスイッチチップ100内を転送する。このとき、データは内部バスの幅分に蓄えられて転送される。つまり、通常のスイッチチップ100の内部バスの使用率を1/10にして転送する。
フレーム/メモリコントローラ12は、共有メモリ11にデータを格納すると、リクエストを出力バッファ30に通知する。通知されたリクエストはリクエストバッファ353に格納され、リクエストセレクタ352及びタイマ351により、上述したフレーム選択アルゴリズムに従って送信すべきリクエストが決定される。
すなわち、出力ポート30は、データを読み出す。この際、出力ポート30では、各々の入力データが、出力ポート30に転送されるため、場合によっては、出力のためのリクエストが多数、出力ポート30に蓄積される。
出力ポート30では、100Gモードフレームを出力する場合には、1つのフレームが全ての帯域を占有することとなる。一方、10Gモードフレームを送出する場合は、最大で10フレームを多重化して送信する。すなわち、10Gモードフレームについては、100Gモードフレームの読み出しと比べて10倍周期で読み出し、データバッファに354に格納する。
データバッファ354に格納されたデータは、図示しない送信ポートの準備ができ次第、MAC33に送信される。この際、例えばフレームのPRにデータ伝達速度情報を設定する等、フレームを編集する場合には、例えばフレームエディタ等を用いて処理を行なう。
まず、ステップS1において、リクエストセレクタ352は、例えばリクエストバッファ353を参照して、送信すべきリクエストがあるか否かを判定する。リクエストが一つもない場合は(ステップS1のNOルート参照)、ステップS1を繰り返し行ない、リクエストが来るのを待つ。
100Gモードフレームのリクエストがない場合には(ステップS2のYESルート参照)、ステップS3において、10Gモードフレームの転送リクエスト(10Gリクエスト:10Gbps Request)の中で最も古いデータをMAC33に送信し、処理を終了する。
一方、100Gリクエストが、送信すべきデータとして存在する場合には(ステップS2のNOルート参照)、次に、ステップS4において、リクエストセレクタ352は、10Gモードフレームの転送リクエスト(10Gリクエスト:10G Request)の有無を判別する。すなわち、10G Request=0であるか否かを確認する。
一方、10Gリクエストが、送信すべきデータとして存在する場合には(ステップS4のNOルート参照)、次に、ステップS6において、1つ以上、9個以下の10Gリクエストが存在し、且つ、1つ以上の100Gリクエストが存在するか否かを確認する。すなわち、10リクエスト及び100Gリクエストの個数によって動作を変える。
また、タイマオーバーが検出された場合には(ステップS9のYESルート参照)、ステップS10において、10Gリクエストの中で最も古いデータから順にMAC33に送信する。
タイマオーバーしている場合は、10Gリクエストを滞留させている時間が長いので10Gモードフレームを優先的に送信する。又、タイマ351の値は、ハードウェア設計後に設定変更できるスイッチチップ内のレジスタに設定できるようにしておくことが望ましい。その後、処理を終了する。
そこで、ステップS14において、リクエストセレクタ352は、スイッチチップ100内の図示しないレジスタ領域に設置されたエラーフラグにエラーが発生した旨のフラグを記録し、処理を終了する。
この図17に示すフローチャートは、図16に示すフローチャートにおけるS10及びS11に代えて、S101及びS111を備える。なお、既述の符号と同一の符号を付したステップは同様の処理を示しているので、その説明は省略する。
このように、実施形態の一例としてのスイッチ2においては、入力ポート20に入力されたデータを受信したら、すぐに出力ポート30に転送する。そして、この出力ポート30において、入力された10Gbpsのデータを混合(多重化)させた混合フレームを作成して100Gbpsの伝送速度で出力ポート30から出力する。
これにより、レイテンシ増加の要因となるデータストアを行なう必要がなく、低レイテンシ且つ高スループットを実現することができる。
そして、この際、複数の入力ポート20から入力された遅い速度の受信データを混合(多重化)させることにより、上述した隙間に複数の入力ポート20からの遅い速度の受信データが挿入されることとなり、データを隙間なく連続して送信することができる。
また、ネットワークシステム1のコアである最高速度伝送領域においては、スイッチチップ100の最高速度で転送されるためネットワークシステム1の設定が簡単になる。又、使用するケーブルもその領域で同一のものを使用する事が可能となり、ネットワークシステム1を構築するためのコストを低減させることができる。
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
例えば、上述した実施形態においては、10Gモードフレーム及び100Gモードフレームにおけるフィールド“PR”のデータ伝送速度情報を、ネットワークシステム1におけるデータ送信元であるサーバ3に接続されたスイッチ2のMAC33によって付加している。すなわち、スイッチ2のスイッチチップ100での速度混在を説明してきたが、これに限定されるものではない。
この図18に示すネットワークシステム1においては、各サーバ3において、10Gモードフレーム及び100Gモードフレームにおけるフィールド“PR”のデータ伝送速度情報を設定している。すなわち、サーバ3からも100Gbps、10Gbpsの速度を混在させる。
サーバ(データ出力装置)3の図示しない出力ポートにおいて、上述したスイッチチップ100の出力ポート30と同様の機能を備える。これにより、サーバ3において、第1の伝送速度(例えば、10Gbps)のフレームを多重化して多重化フレームを生成し、この多重化フレームを、この第1の伝送速度よりも速い第2の伝送速度(例えば100Gbps)で伝送可能な通信路から出力することができる。
上述した実施形態においては、全ポート20,30が100Gの速度である場合で説明したが、入力ポートと出力ポートの速度が違う場合、その構成・設定に合うように制御すれば良い。
このように、ネットワークシステム1中において、低速な伝送速度である10Gbpsのみをサポートするスイッチ2を混在させることもできる。このようなネットワークシステム1においては、図19に示すように、最高速度伝送領域aからはスイッチ_0が除外され、最高速度伝送領域aとの境界は、SW_OとSW群の間にある。
また、上述した実施形態及び変形例においては、10Gモードフレームと100Gモードフレームとの2種類の伝送速度のフレームについて例示したが、これに限定されるものではない。すなわち、10Gや100G以外の伝送速度のフレームであってもよく、又、3種類以上の伝送速度のフレームを混在させてもよい。
また、上述した実施形態及び変形例においては、プロセッサ及び記憶装置を備え、このプロセッサが記憶装置に格納されたプログラムを実行することにより、前述したリクエストセレクタ352やタイマ351等としての機能を実現してもよい。
(E)付記
(付記1)
複数の第1通信路と、1つ以上の第2通信路との間でデータの転送を行なうデータ転送装置において、
前記複数の第1通信路のそれぞれから入力された受信データのデータ伝送速度が前記第2通信路のデータ伝送性能値よりも低い場合に、前記複数の第1通信路のそれぞれから入力される受信データを混合して混合データを作成する混合データ作成部と、
前記混合データ作成部により作成された前記混合データを前記第2通信路に出力する出力部とを備えることを特徴とする、データ転送装置。
(付記2)
前記混合データ作成部が、前記第1通信路のデータ伝送性能値に対する前記第2通信路のデータ伝送性能値の比率に基づいて、当該比率以内の数の前記受信データを混合して1つの混合データとして作成する
ことを特徴とする、付記1記載のデータ転送装置。
(付記3)
前記複数の第1通信路のそれぞれから入力された受信データに含まれるデータ伝送速度情報を読み出す読出部をそなえ、
前記混合データ作成部が、前記データ伝送速度情報の値が前記第2通信路のデータ伝送性能値よりも低い場合に、前記複数の第1通信路のそれぞれから入力される受信データを混合して混合データを作成する
ことを特徴とする、付記1又は2記載のデータ転送装置。
(付記4)
異なるデータ伝送速度で送信される複数の受信データをそれぞれ受信し、
前記受信データの受信数に応じて、いずれかの受信データを優先して処理することを特徴とする、付記1〜3のいずれか1項に記載のデータ転送装置。
(付記5)
前記受信データの各処理待ち時間に応じて、いずれかの受信データを優先して処理することを特徴とする、付記1〜4のいずれか1項に記載のデータ転送装置。
(付記6)
前記出力部が、前記第1通信路から受信したデータを順次、出力させるデータ非滞留出力方式でデータ転送を行なうことを特徴とする、付記1〜5のいずれか1項に記載のデータ転送装置。
(付記7)
第1の伝送速度の第1のフレームと、前記第1の伝送速度よりも速い第2の伝送速度の第2のフレームとを伝送可能な通信路にデータ出力を行なうデータ出力装置であって、
前記第2の伝送速度を前記第1の伝送速度で除算して求められる数の前記第1のフレームを多重化して多重化フレームを作成する多重化処理部と、
前記多重化処理部により作成された前記多重化フレームを前記通信路に出力する出力部とを備えることを特徴とする、データ出力装置。
(付記8)
前記多重化処理部は、
出力するフレームを所定のデータ単位に分割し、分割した各々データを一定の周期で順番に多重化させる事を特徴とする、付記7記載のデータ出力装置。
(付記9)
前記出力部は、前記第1のフレームを出力する際は前記多重化フレームとして前記通信路に出力し、前記第2のフレームを出力する際は多重化せずに出力することを特徴とする、付記7又は8記載のデータ出力装置。
(付記10)
出力される前記データが、当該データの伝送速度を表すデータ伝送速度情報を備える事を特徴とする、付記7〜9のいずれか1項に記載のデータ出力装置。
(付記11)
複数の第1通信路と、1つ以上の第2通信路との間でデータの転送を行なうデータ転送装置におけるデータ転送方法であって、
前記複数の第1通信路のそれぞれから入力された受信データのデータ伝送速度が前記第2通信路のデータ伝送性能値よりも低い場合に、前記複数の第1通信路のそれぞれから入力される受信データを混合して混合データを作成し、
作成された前記混合データを前記第2通信路に出力する
ことを特徴とする、データ転送方法。
(付記12)
前記第1通信路のデータ伝送性能値に対する前記第2通信路のデータ伝送性能値の比率に基づいて、当該比率以内の数の前記受信データを混合して1つの混合データとして作成する
ことを特徴とする、付記11記載のデータ転送方法。
(付記13)
前記複数の第1通信路のそれぞれから入力された受信データに含まれるデータ伝送速度情報を読み出し、
前記データ伝送速度情報の値が前記第2通信路のデータ伝送性能値よりも低い場合に、前記複数の第1通信路のそれぞれから入力される受信データを混合して混合データを作成する
ことを特徴とする、付記11又12は記載のデータ転送方法。
(付記14)
異なるデータ伝送速度で送信される複数の受信データをそれぞれ受信し、
前記受信データの受信数に応じて、いずれかの受信データを優先して処理することを特徴とする、付記11〜13のいずれか1項に記載のデータ転送方法。
(付記15)
前記受信データの各処理待ち時間に応じて、いずれかの受信データを優先して処理することを特徴とする、付記11〜14のいずれか1項に記載のデータ転送方法。
(付記16)
前記第1通信路から受信したデータを順次、出力させるデータ非滞留出力方式でデータ転送を行なうことを特徴とする、付記11〜15のいずれか1項に記載のデータ転送方法。
(付記17)
第1の伝送速度の第1のフレームと、前記第1の伝送速度よりも速い第2の伝送速度の第2のフレームとを伝送可能な通信路にデータ出力を行なうデータ出力方法であって、
前記第2の伝送速度を前記第1の伝送速度で除算して求められる数の前記第1のフレームを多重化して多重化フレームを作成し、
前記多重化処理部により作成された前記多重化フレームを前記通信路に出力する
ことを特徴とする、データ出力方法。
(付記18)
出力するフレームを所定のデータ単位に分割し、分割した各々データを一定の周期で順番に多重化させる事を特徴とする、付記17記載のデータ出力方法。
(付記19)
前記第1のフレームを出力する際は前記多重化フレームとして前記通信路に出力し、前記第2のフレームを出力する際は多重化せずに出力することを特徴とする、付記17又は18記載のデータ出力方法。
(付記20)
出力される前記データが、当該データの伝送速度を表すデータ伝送速度情報を備える事を特徴とする、付記17〜19のいずれか1項に記載のデータ出力方法。
2 スイッチ(データ転送装置,データ出力装置)
3 サーバ(データ出力装置)
10 制御部
11 共有メモリ
12 フレーム/メモリコントローラ
13 テーブル
20 入力ポート
21,31 PMA/PMD
22,32 PCS
23,33 MAC
24 フレームパーサ
25 入力バッファ
30 出力ポート
35 出力バッファ
351 タイマ
352 リクエストセレクタ
353 リクエストバッファ
354 データバッファ
355 AND回路
356 モードレジスタ
a 最高速度伝送領域
Claims (6)
- 複数の第1通信路と、1つ以上の第2通信路との間でデータの転送を行なうデータ転送装置において、
前記複数の第1通信路のそれぞれから入力された受信データのデータ伝送速度が前記第2通信路のデータ伝送性能値よりも低い場合、前記複数の第1通信路のそれぞれから入力される受信データを、前記第1通信路のデータ伝送性能値に対する前記第2通信路のデータ伝送性能値の比率に基づき、当該比率以内の数の前記受信データが混合されるとともに、前記第2通信路のデータ伝送性能値に応じた伝送速度情報が設定された1つの送信対象データとして記憶装置に格納し、前記複数の第1通信路のそれぞれから入力された受信データが、第1の伝送速度の受信データと第2の伝送速度の受信データとを含む場合、各受信データを、前記複数の第1通信路に接続する各入力ポートのインタフェースの速度に応じた伝送速度情報が設定された送信対象データとして前記記憶装置にそれぞれ格納する制御部と、
前記制御部が前記記憶装置に格納した各送信対象データを、各送信対象データに設定された伝送速度情報に対応する伝送速度で前記第2通信路に出力する出力部とを備え、
混合された前記1つの送信対象データを送信する場合、前記複数の第1通信路のそれぞれから入力された複数の前記受信データは、前記1つの送信対象データに含まれて、前記出力部により前記第2通信路に対して一定間隔で送出される
ことを特徴とする、データ転送装置。 - 前記複数の第1通信路のそれぞれから入力された受信データに含まれるデータ伝送速度情報を読み出す読出部をそなえ、
前記制御部が、前記データ伝送速度情報の値が前記第2通信路のデータ伝送性能値よりも低い場合に、前記複数の第1通信路のそれぞれから入力される受信データを混合して混合データを作成する
ことを特徴とする、請求項1記載のデータ転送装置。 - 異なるデータ伝送速度で送信される複数の受信データをそれぞれ受信し、
前記受信データの受信数に応じて、いずれかの受信データを優先して処理することを特徴とする、請求項1または2記載のデータ転送装置。 - 前記受信データの各処理待ち時間に応じて、いずれかの受信データを優先して処理することを特徴とする、請求項1〜3のいずれか1項に記載のデータ転送装置。
- 前記出力部が、前記第1通信路から受信したデータを順次、出力させるデータ非滞留出力方式でデータ転送を行なうことを特徴とする、請求項1〜4のいずれか1項に記載のデータ転送装置。
- 複数の第1通信路と、1つ以上の第2通信路との間でデータの転送を行なうデータ転送装置におけるデータ転送方法であって、
前記複数の第1通信路のそれぞれから入力された受信データのデータ伝送速度が前記第2通信路のデータ伝送性能値よりも低い場合、前記複数の第1通信路のそれぞれから入力される受信データを、前記第1通信路のデータ伝送性能値に対する前記第2通信路のデータ伝送性能値の比率に基づき、当該比率以内の数の前記受信データが混合されるとともに、前記第2通信路のデータ伝送性能値に応じた伝送速度情報が設定された1つの送信対象データとして記憶装置に格納し、前記複数の第1通信路のそれぞれから入力された受信データが、第1の伝送速度の受信データと第2の伝送速度の受信データとを含む場合、各受信データを、前記複数の第1通信路に接続する各入力ポートのインタフェースの速度に応じた伝送速度情報が設定された送信対象データとして前記記憶装置にそれぞれ格納し、
前記記憶装置に格納した各送信対象データを、各送信対象データに設定された伝送速度情報に対応する伝送速度で前記第2通信路に出力し、
混合された前記1つの送信対象データを送信する場合、前記複数の第1通信路のそれぞれから入力された複数の前記受信データは、前記1つの送信対象データに含まれて、前記第2通信路に対して一定間隔で送出される
ことを特徴とする、データ転送方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/070922 WO2015015620A1 (ja) | 2013-08-01 | 2013-08-01 | データ転送装置,データ出力装置,データ転送方法及びデータ出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015015620A1 JPWO2015015620A1 (ja) | 2017-03-02 |
JP6206497B2 true JP6206497B2 (ja) | 2017-10-04 |
Family
ID=52431192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015529289A Active JP6206497B2 (ja) | 2013-08-01 | 2013-08-01 | データ転送装置およびデータ転送方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6206497B2 (ja) |
WO (1) | WO2015015620A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116418647A (zh) * | 2017-03-21 | 2023-07-11 | 中兴通讯股份有限公司 | 网络管理信息的收发方法、装置和设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3435652A1 (de) * | 1984-09-28 | 1986-04-10 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum erzeugen eines zeitmultiplexsignals |
JPH05110537A (ja) * | 1991-10-15 | 1993-04-30 | Fujitsu Ltd | インテリジエント多重装置 |
JPH0697904A (ja) * | 1992-09-14 | 1994-04-08 | Fujitsu Ltd | 通信回線多重使用方式 |
JP2001057527A (ja) * | 1999-08-18 | 2001-02-27 | Toshiba Corp | 通信方法および通信装置 |
JP4558463B2 (ja) * | 2004-11-30 | 2010-10-06 | 日本放送協会 | ストリーム多重化送出装置 |
JP2013009089A (ja) * | 2011-06-23 | 2013-01-10 | Nec Corp | 送信側装置、受信側装置、中継装置、通信システム、送信方法、受信方法、送信および受信プログラム |
-
2013
- 2013-08-01 JP JP2015529289A patent/JP6206497B2/ja active Active
- 2013-08-01 WO PCT/JP2013/070922 patent/WO2015015620A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2015015620A1 (ja) | 2017-03-02 |
WO2015015620A1 (ja) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2898651B1 (en) | Scalable low latency multi-protocol networking device | |
JP5335892B2 (ja) | パケット交換オンチップ相互接続ネットワークの高速仮想チャネル | |
US8837492B2 (en) | Multiplexed data stream circuit architecture | |
US7697529B2 (en) | Fabric channel control apparatus and method | |
JP6192803B2 (ja) | データのスケジューリングおよび交換の方法、装置、システム | |
US20040100944A1 (en) | Serial ATA frame structure routing circuitry and protocols | |
US20130163419A1 (en) | Flexible and scalable data link layer flow control for network fabrics | |
JPH0732398B2 (ja) | バス・アクセス制御方法 | |
US9571292B2 (en) | Multicast packet routing via crossbar bypass paths | |
US8976796B2 (en) | Bandwidth reuse in multiplexed data stream | |
EP1471699B1 (en) | Frame processing | |
CN114679415B (zh) | 一种满足AXI5-Lite协议标准的无阻塞banyan网络 | |
JP2017204857A (ja) | ネットワークにおいてストリームの通信経路設定方法 | |
JP2005228245A (ja) | ディスク制御装置 | |
US9608935B2 (en) | Tunneling within a network-on-chip topology | |
US20100272123A1 (en) | Efficient switch fabric bandwidth distribution | |
JP5332430B2 (ja) | 共有メモリシステム | |
US10635610B1 (en) | System and method for serial interface memory using switched architecture | |
JP6206497B2 (ja) | データ転送装置およびデータ転送方法 | |
CN108431790B (zh) | 用于高速迁移(EXTRA)NoC的路由器的专用SSR管线级 | |
US20120163398A1 (en) | Communication apparatus, relay apparatus, and network system | |
CN106649161B (zh) | 一种电脑与电脑之间的数据传输装置 | |
US8995455B1 (en) | Memory devices for network devices and associated methods | |
US9154454B1 (en) | Fabric link physical coding sublayer packing scheme | |
CN114531399A (zh) | 一种内存阻塞平衡方法、装置、电子设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170516 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20170523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6206497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |