JP6205970B2 - Circuit design electrical check system - Google Patents
Circuit design electrical check system Download PDFInfo
- Publication number
- JP6205970B2 JP6205970B2 JP2013170077A JP2013170077A JP6205970B2 JP 6205970 B2 JP6205970 B2 JP 6205970B2 JP 2013170077 A JP2013170077 A JP 2013170077A JP 2013170077 A JP2013170077 A JP 2013170077A JP 6205970 B2 JP6205970 B2 JP 6205970B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- component
- pin
- output pin
- circuit design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、PCB(Printed Circuit Board)、PWB(Printed Wiring Board)の回路設計等において用いられる回路デザイン電気的チェックシステムに関する。 The present invention relates to a circuit design electrical check system used in circuit design of a PCB (Printed Circuit Board) and a PWB (Printed Wiring Board).
PCB、PWBの回路設計にあっては、回路図情報を入力し、部品(シンボル)情報に基づいて回路図として問題がないかどうかのデザインルールチェックが行われ、ここで問題がない場合に部品の配置および部品間の配線を行うレイアウト設計に進む。 In PCB and PWB circuit design, circuit diagram information is input, and a design rule check is performed to determine whether there is a problem as a circuit diagram based on the component (symbol) information. Proceed to layout design for wiring and wiring between parts.
なお、昨今では上記のデザインルールチェックに際して、予め回路図の部品に電気的な情報を付加することで、部品のピン毎に接続に問題がないかどうかをチェックすることができるようになってきている。具体的には、例えば、ある部品のあるピンの電圧が「3.3V」と設定されている場合、そのピンに接続される他の部品のピンの電圧が「5.0V」と設定されている場合は接続違反となり、違反している旨がチェック結果として出力される。なお、ピンへの設定電圧としては、ピンに接続される内部セルの電源電圧が用いられる。また、内部セルの特性に応じたトレラント値(許容値)が別に設定される場合もある。 Recently, when checking the above design rules, it is possible to check whether there is a problem in connection for each pin of the component by adding electrical information to the component in the circuit diagram in advance. Yes. Specifically, for example, when the voltage of a certain pin of a certain part is set to “3.3V”, the voltage of the pin of another part connected to that pin is set to “5.0V”. If there is, the connection is violated, and the fact that it is violated is output as a check result. Note that the power supply voltage of the internal cell connected to the pin is used as the set voltage for the pin. In addition, a tolerant value (allowable value) according to the characteristics of the internal cell may be set separately.
一方、特許文献1〜4にはプリント基板等の設計に際して電気的なチェックを行う技術が開示されている。 On the other hand, Patent Documents 1 to 4 disclose techniques for performing an electrical check when designing a printed circuit board or the like.
また、出願人は、
・部品のピンの電気的な情報として、定数でなく、電源ピンからの供給電圧を使ったチェック
・部品のピンの電気的な情報として、定数でなく、トレラントに式を使ったチェック
・省エネモードを想定した、パーシャルパワーダウン非対応部品の誤使用のチェック
・多機種向け共通回路図内の非実装情報を使ったチェック
を可能とした技術を提案している(特許文献5)。
In addition, the applicant
・ Check the component pin electrical information using the supply voltage from the power supply pin, not a constant. ・ Check the component pin electrical information using a tolerant formula instead of a constant. ・ Energy saving mode A technology that enables checking of misuse of parts not supporting partial power down and checking using non-mounting information in a common circuit diagram for multiple models is proposed (Patent Document 5).
上述した特許文献5の技術によれば、定数の変更の手間をなくせる等の利点があるが、I/F電圧(インタフェース電圧)のチェックや、I/F電圧に基づく電流回り込みのチェックにおいて、特定の事象について、本来はエラーでないものを誤ってエラーとして検出してしまい、エラー検出精度を高められないという問題があった。 According to the technique of Patent Document 5 described above, there is an advantage that the labor of changing the constant can be eliminated. For a specific event, a problem that is not originally an error is erroneously detected as an error, and the error detection accuracy cannot be increased.
第1に、部品の出力ピン側の内部回路にOD/OC(Open Drain/Open Collector)特性がある場合、当該部品の電源電圧をI/F電圧としてしまうことで、当該出力ピンのI/F電圧が後段に接続される部品の許容電圧を超えることとなる場合、エラーを検出してしまう。OD/OC特性がある場合、当該部品からその部品の電源電圧そのものの出力はないため、本来はエラーではない。 First, when the internal circuit on the output pin side of a component has an OD / OC (Open Drain / Open Collector) characteristic, the power supply voltage of the component is set to the I / F voltage, so that the I / F of the output pin is set. If the voltage exceeds the allowable voltage of the component connected to the subsequent stage, an error is detected. When there is an OD / OC characteristic, there is no output of the power supply voltage of the part from the part, so it is not an error.
第2に、省エネモードにより特定の部品の全電源がOFFとなる場合、当該部品の出力ピンに直接に設定された供給電圧や当該出力ピンの依存する電源ピンの電源電圧をI/F電圧としてしまうことで、当該出力ピンのI/F電圧が後段に接続される部品の許容電圧を超えることとなる場合、エラーを検出してしまう。当該部品の全電源がOFFとなる場合、当該部品の出力ピンの電圧は不定となり、有効な電圧の出力はないため、本来はエラーではない。 Second, when all the power supplies of a specific part are turned off by the energy saving mode, the supply voltage set directly to the output pin of the part or the power supply voltage of the power supply pin depending on the output pin is used as the I / F voltage. As a result, an error is detected when the I / F voltage of the output pin exceeds the allowable voltage of the component connected to the subsequent stage. When all the power supplies of the part are turned off, the voltage of the output pin of the part becomes indefinite, and there is no effective voltage output.
第3に、RAM(Random Access Memory)の一種であるDDR(Double Data Rate)の部品について、DDRから出力を得るための終端抵抗回路(終端抵抗を介して供給電圧の半分の電圧を供給)が回路上はプルアップ抵抗と区別することができず、I/F電圧が整合しないことから電流回り込みのエラーを検出してしまう。終端抵抗回路はDDRから正常にデータを出力するために不可欠のものであり、本来はエラーではない。 Third, for a DDR (Double Data Rate) component that is a kind of RAM (Random Access Memory), there is a termination resistor circuit (a voltage half the supply voltage is supplied via the termination resistor) to obtain an output from the DDR. On the circuit, it cannot be distinguished from a pull-up resistor, and the current wraparound error is detected because the I / F voltage does not match. The termination resistor circuit is indispensable for normally outputting data from the DDR, and is not an error in nature.
本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、I/F電圧にかかわる電気的なチェックのエラー検出精度を高めることにある。 The present invention has been proposed in view of the above-described conventional problems, and an object of the present invention is to increase the error detection accuracy of an electrical check related to the I / F voltage.
上記の課題を解決するため、本発明にあっては、PCBもしくはPWBに配置される部品の電気的ルールのチェックを行う回路デザイン電気的チェックシステムであって、部品の接続を示すネット情報から部品の出力ピンを特定し、部品のピン毎の電気的情報を参照して、当該出力ピンに出力される電圧を示すインタフェース電圧を取得もしくは算出するインタフェース電圧取得・算出手段を備え、前記インタフェース電圧取得・算出手段は、部品の特性もしくは状態に応じてインタフェース電圧の算出もしくは取得に変更を加えるようにしている。 In order to solve the above problems, in the present invention, there is provided a circuit design electrical check system for checking electrical rules of components arranged on a PCB or PWB, wherein the components are obtained from net information indicating connection of components. Interface voltage acquisition / calculation means for acquiring or calculating an interface voltage indicating a voltage output to the output pin by referring to electrical information for each pin of the component, and obtaining the interface voltage The calculation means changes the calculation or acquisition of the interface voltage according to the component characteristics or state.
本発明にあっては、I/F電圧にかかわる電気的なチェックのエラー検出精度を高めることができる。 In the present invention, it is possible to improve the error detection accuracy of the electrical check related to the I / F voltage.
以下、本発明の好適な実施形態につき説明する。 Hereinafter, preferred embodiments of the present invention will be described.
<構成>
図1は本発明の一実施形態にかかる回路デザイン電気的チェックシステムの構成例を示す図である。
<Configuration>
FIG. 1 is a diagram showing a configuration example of a circuit design electrical check system according to an embodiment of the present invention.
図1において、ネットワーク2上には、PCB、PWBの回路設計に必要な各種のデータが格納されるデータ格納サーバ1と、設計者により操作されるPC(Personal Computer)等のクライアント3とが接続されている。クライアント3には回路デザイン電気的チェック装置4がソフトウェア的に構成される。 In FIG. 1, a data storage server 1 for storing various data necessary for PCB and PWB circuit design and a client 3 such as a PC (Personal Computer) operated by a designer are connected on a network 2. Has been. The client 3 includes a circuit design electrical check device 4 configured by software.
データ格納サーバ1には、回路を構成する部品間の接続関係を示すネット情報11と、回路を構成する部品の各ピンについての電気的な情報を示す電気的情報12と、回路に供給される電源や接地の情報を示す電源リスト13とが保持されている。個々の情報の詳細については後述する。 The data storage server 1 is supplied to the circuit with net information 11 indicating a connection relationship between components constituting the circuit, electrical information 12 indicating electrical information about each pin of the components constituting the circuit, and the circuit. A power supply list 13 indicating power supply and grounding information is held. Details of the individual information will be described later.
図2はクライアント3上にソフトウェア的に構成される回路デザイン電気的チェック装置4の構成例を示す図である。 FIG. 2 is a diagram showing a configuration example of the circuit design electrical check device 4 configured on the client 3 as software.
図2において、回路デザイン電気的チェック装置4には、電源電圧値チェック部41とI/F電圧チェック部42と電流回り込みチェック部43と接続整合チェック部44とHi−Z状態対応チェック部45と入力オープンチェック部46と耐性・向きチェック部47と省エネチェック部48とが含まれている。 In FIG. 2, the circuit design electrical check device 4 includes a power supply voltage value check unit 41, an I / F voltage check unit 42, a current wraparound check unit 43, a connection matching check unit 44, and a Hi-Z state correspondence check unit 45. An input open check unit 46, a tolerance / orientation check unit 47, and an energy saving check unit 48 are included.
電源電圧値チェック部41は、図3(a)に示すような電源電圧値チェックを行う。図示の例では、部品(IC)の電源ピンが定格1.8Vであるのに対し、回路上で接続された電源が3.3Vであるため、電源電圧値が不整合であるとしてエラーを検出する。 The power supply voltage value check unit 41 performs a power supply voltage value check as shown in FIG. In the example shown in the figure, the power supply pin of the component (IC) is rated 1.8V, whereas the power supply connected on the circuit is 3.3V, so an error is detected as the power supply voltage value is mismatched. To do.
I/F電圧チェック部42は、図3(b)に示すようなI/F電圧チェックを行う。図示の例では、左側の部品の出力ピンのI/F電圧が3.3Vで、右側の部品の入力ピンのI/F電圧が5Vであるため、I/F電圧が不整合であるとしてエラーを検出する。 The I / F voltage check unit 42 performs an I / F voltage check as shown in FIG. In the illustrated example, the I / F voltage of the output pin of the left part is 3.3V, and the I / F voltage of the input pin of the right part is 5V. Is detected.
電流回り込みチェック部43は、図3(c)に示すような電流回り込みチェックを行う。図示の例では、部品(IC)のI/F電圧が5Vで、そこに抵抗を介して3.3Vの電源が接続されているため、電源への電流回り込みが発生するとしてエラーを検出する。 The current sneak check unit 43 performs a current sneak check as shown in FIG. In the illustrated example, the I / F voltage of the component (IC) is 5V, and a 3.3V power source is connected to the component (IC) via a resistor. Therefore, an error is detected as a current sneaking to the power source occurs.
接続整合チェック部44は、図4(a)に示すような接続整合チェックを行う。図示の例では、上段については、左側の部品の出力ピンと右側の部品の出力ピンが接続されているため(正しくは出力ピンに入力ピンが接続)、接続の整合性がないとしてエラーを検出する。下段については、左側の部品の出力ピンがHi−Z状態なしであるにもかかわらずプルアップ抵抗が接続されているため、接続の整合性がないとしてエラーを検出する。 The connection consistency check unit 44 performs a connection consistency check as shown in FIG. In the example shown in the figure, the output pin of the left part and the output pin of the right part are connected to the upper part (correctly, the input pin is connected to the output pin), so an error is detected as the connection is not consistent. . In the lower stage, since the pull-up resistor is connected despite the fact that the output pin of the left part is not in the Hi-Z state, an error is detected because the connection is not consistent.
Hi−Z状態対応チェック部45は、図4(b)に示すようなHi−Z状態対応チェックを行う。図示の例では、左側の部品の出力ピンがHi−Z状態であるにもかかわらずプルアップ抵抗が接続されていないため、Hi−Z状態への対応がされていないとしてエラーを検出する。 The Hi-Z state correspondence check unit 45 performs a Hi-Z state correspondence check as shown in FIG. In the illustrated example, since the pull-up resistor is not connected even though the output pin of the left part is in the Hi-Z state, an error is detected as not corresponding to the Hi-Z state.
入力オープンチェック部46は、図4(c)に示すような入力オープンチェックを行う。図示の例では、部品の入力ピンもしくは入出力ピンがどこにも接続されずにオープンとなっているため、エラーを検出する。 The input open check unit 46 performs an input open check as shown in FIG. In the illustrated example, an error is detected because the input pin or input / output pin of the component is open without being connected anywhere.
耐性・向きチェック部47は、図5(a)に示すような耐性・向きチェックを行う。図示の例では、左のコンデンサについて、当該コンデンサの定格電圧が10Vで、回路上で印加されている電圧が5Vであるため、正常と判断する。中央のダイオードについては、直流逆電圧が30Vであるのに対し、印加されている逆電圧が36V(=24+12)であるため、エラーを検出する。右のコンデンサについては、+極と−極と電源の正負が逆であるため、エラーを検出する。また、耐性・向きチェックでは、その他に、トランジスタの電位差のチェックも行う。 The resistance / orientation checking unit 47 performs resistance / orientation checking as shown in FIG. In the illustrated example, the left capacitor is determined to be normal because the rated voltage of the capacitor is 10 V and the voltage applied on the circuit is 5 V. For the center diode, the DC reverse voltage is 30V, while the applied reverse voltage is 36V (= 24 + 12), so an error is detected. The right capacitor detects an error because the positive and negative poles and the power source are opposite in polarity. In addition, in the tolerance / orientation check, the transistor potential difference is also checked.
省エネチェック部48は、図5(b)に示すような省エネチェックを行う。図示の例では、点線で示した左側のブロックの電源が省エネのためのPPD(Partial Power Down)によりOFFとなり、右側のブロックの電源がONであり、左側のブロックに属する部品がPPDに対応した部品(電源OFF時にピンが高インピーダンス状態になる部品)でないため、エラーを検出する。 The energy saving check unit 48 performs an energy saving check as shown in FIG. In the illustrated example, the power supply of the left block indicated by the dotted line is turned off by PPD (Partial Power Down) for energy saving, the power supply of the right block is turned on, and the parts belonging to the left block correspond to the PPD. Since it is not a component (a component in which the pin is in a high impedance state when the power is turned off), an error is detected.
<動作>
図6はI/F電圧チェック部42(図2)によるI/F電圧チェックの処理例を示すフローチャートであり、以下、具体例に沿って処理内容を説明する。
<Operation>
FIG. 6 is a flowchart showing an example of the I / F voltage check process performed by the I / F voltage check unit 42 (FIG. 2). Hereinafter, the processing contents will be described according to a specific example.
図7は内部回路にOD/OC特性がある場合のI/F電圧チェックの例を示す図である。ネット情報11は理解のし易さから回路図として示しているが、データ上は部品のピン・信号名の相互間や電源・接地等との接続を示すものとなり、表現形式は問わない。 FIG. 7 is a diagram illustrating an example of an I / F voltage check when the internal circuit has an OD / OC characteristic. Although the net information 11 is shown as a circuit diagram for ease of understanding, the data shows the connection between component pins and signal names, and the connection with the power source, ground, etc., and the expression format is not limited.
図6および図7において、先ず、ネット情報11からネットに接続された部品のOピン(Output Pin)を特定する(ステップS101)。ここでは、部品「IC1」のピン番号「10」を特定したとする。 6 and 7, first, an O pin (Output Pin) of a component connected to the net is specified from the net information 11 (step S101). Here, it is assumed that the pin number “10” of the component “IC1” is specified.
次いで、そのOピンのOC/ODを電気的情報12から取得する(ステップS102)。部品「IC1」のピン番号「10」に対応するOC/ODとしては「有」が取得される。 Next, the OC / OD of the O pin is acquired from the electrical information 12 (step S102). “Yes” is acquired as the OC / OD corresponding to the pin number “10” of the component “IC1”.
次いで、OC/ODが「有」であるかどうか判断する(ステップS103)。今の例では、「有」と判断する。 Next, it is determined whether OC / OD is “present” (step S103). In this example, it is determined as “present”.
OC/ODが「有」と判断された場合(ステップS103のYes)、ネット情報11からそのOピンに接続されたプルアップ電源の電圧値を取得する(ステップS104)。今の例では、「3.3V」が取得される。 When it is determined that OC / OD is “present” (Yes in step S103), the voltage value of the pull-up power supply connected to the O pin is acquired from the net information 11 (step S104). In this example, “3.3V” is acquired.
次いで、取得した電圧値をI/F電圧値に決定する(ステップS105)。上記の例では、「3.3V」が部品「IC1」のピン番号「10」のI/F電圧値になる。 Next, the acquired voltage value is determined as an I / F voltage value (step S105). In the above example, “3.3 V” is the I / F voltage value of the pin number “10” of the component “IC1”.
次いで、ネット情報11からそのOピンに接続された部品のIピン(Input Pin)を特定する(ステップS109)。今の例では、部品「IC1」のピン番号「10」のOピンに接続されるIピンとして部品「IC2」のピン番号「6」と部品「IC3」のピン番号「6」を特定する。 Next, the I pin (Input Pin) of the component connected to the O pin is specified from the net information 11 (step S109). In this example, the pin number “6” of the component “IC2” and the pin number “6” of the component “IC3” are specified as the I pins connected to the O pin of the pin number “10” of the component “IC1”.
次いで、そのIピンのトレラント値を電気的情報12から取得/算出する(ステップS110)。部品「IC2」のピン番号「6」については、供給電圧ピン番号が「4」で、その電源電圧に「0.7V」を加えたものがトレラント値とされているため、トレラント値「4V」を得る。部品「IC3」のピン番号「6」については、供給電圧ピン番号が「4」で、その電源電圧に「0.7V」を加えたものがトレラント値とされているため、トレラント値「5.7V」を得る。 Next, the tolerant value of the I pin is acquired / calculated from the electrical information 12 (step S110). For the pin number “6” of the component “IC2”, the supply voltage pin number is “4”, and the power supply voltage plus “0.7 V” is the tolerant value, so the tolerant value “4 V”. Get. For the pin number “6” of the component “IC3”, the supply voltage pin number is “4”, and the power supply voltage plus “0.7 V” is the tolerant value, so the tolerant value “5. 7V "is obtained.
次いで、I/F電圧値とトレラント値を比較する(ステップS111)。I/F電圧値「3.3V」に対して、トレラント値「4V」「5.7V」はいずれも高いため(ステップS111の=<)、チェックは問題ない旨(OK)を出力する(ステップS113)。 Next, the I / F voltage value and the tolerant value are compared (step S111). Since the tolerant values “4V” and “5.7V” are both higher than the I / F voltage value “3.3V” (step S111 = <), a check (OK) is output indicating that there is no problem (step). S113).
以上の処理により、部品の出力ピン側の内部回路にOD/OC特性がある場合にも誤ったエラーを検出することはない。 By the above processing, an erroneous error is not detected even when the internal circuit on the output pin side of the component has an OD / OC characteristic.
図8は省エネモードの場合のI/F電圧チェックの例を示す図である。 FIG. 8 is a diagram illustrating an example of the I / F voltage check in the energy saving mode.
図6および図8において、先ず、ネット情報11からネットに接続された部品のOピン(Output Pin)を特定する(ステップS101)。ここでは、部品「IC1」のピン番号「10」を特定したとする。 6 and 8, first, an O pin (Output Pin) of a component connected to the net is specified from the net information 11 (step S101). Here, it is assumed that the pin number “10” of the component “IC1” is specified.
次いで、そのOピンのOC/ODを電気的情報12から取得する(ステップS102)。部品「IC1」のピン番号「10」にOC/ODは設定されていないので、取得は行わない(行えない)。 Next, the OC / OD of the O pin is acquired from the electrical information 12 (step S102). Since OC / OD is not set to the pin number “10” of the component “IC1”, acquisition is not performed (cannot be performed).
次いで、OC/ODが「有」であるかどうか判断する(ステップS103)。今の例では、「なし」と判断する。 Next, it is determined whether OC / OD is “present” (step S103). In this example, it is determined that “None”.
OC/ODが「なし」と判断された場合(ステップS103のNo)、電源リスト13からそのOピンの部品の全ての電源の状態を取得する(ステップS106)。部品「IC1」のPピン(Power Pin)は2つあるが、2つとも電源VDDに接続され、状態は「OFF」が取得される。 When it is determined that the OC / OD is “none” (No in step S103), the state of all the power supplies of the component of the O pin is acquired from the power supply list 13 (step S106). Although there are two P pins (Power Pin) of the component “IC1”, both are connected to the power supply VDD, and the state is acquired as “OFF”.
次いで、全ての電源がOFFであるか否か判断する(ステップS107)。今の例では、全ての電源がOFFであると判断される。 Next, it is determined whether or not all power supplies are OFF (step S107). In the present example, it is determined that all the power supplies are OFF.
全ての電源がOFFであると判断された場合(ステップS107のYes)、そのOピンはLレベル、Hレベル、NC(Non Connection)のいずれでもない不定のものとして、ネット情報11からそのOピンに接続されたプルアップ電源の電圧値を取得する(ステップS104)。今の例では、「3.3V」が取得される。 If it is determined that all power supplies are OFF (Yes in step S107), the O pin is determined to be indefinite that is not at any of L level, H level, or NC (Non Connection), and the O pin is retrieved from the net information 11. The voltage value of the pull-up power supply connected to is acquired (step S104). In this example, “3.3V” is acquired.
次いで、取得した電圧値をI/F電圧値に決定する(ステップS105)。上記の例では、「3.3V」が部品「IC1」のピン番号「10」のI/F電圧値になる。 Next, the acquired voltage value is determined as an I / F voltage value (step S105). In the above example, “3.3 V” is the I / F voltage value of the pin number “10” of the component “IC1”.
次いで、ネット情報11からそのOピンに接続された部品のIピン(Input Pin)を特定する(ステップS109)。今の例では、部品「IC1」のピン番号「10」のOピンに接続されるIピンとして部品「IC2」のピン番号「40」を特定する。 Next, the I pin (Input Pin) of the component connected to the O pin is specified from the net information 11 (step S109). In this example, the pin number “40” of the component “IC2” is specified as the I pin connected to the O pin of the pin number “10” of the component “IC1”.
次いで、そのIピンのトレラント値を電気的情報12から取得/算出する(ステップS110)。部品「IC2」のピン番号「40」については、供給電圧ピン番号が「22」で、その電源電圧に「0.7V」を加えたものがトレラント値とされているため、トレラント値「4V」を得る。 Next, the tolerant value of the I pin is acquired / calculated from the electrical information 12 (step S110). For the pin number “40” of the component “IC2”, the supply voltage pin number is “22”, and the power supply voltage plus “0.7 V” is the tolerant value, so the tolerant value “4 V”. Get.
次いで、I/F電圧値とトレラント値を比較する(ステップS111)。I/F電圧値「3.3V」に対して、トレラント値「4V」は高いため(ステップS111の=<)、チェックは問題ない旨(OK)を出力する(ステップS113)。 Next, the I / F voltage value and the tolerant value are compared (step S111). Since the tolerant value “4V” is higher than the I / F voltage value “3.3V” (= <in step S111), the fact that there is no problem in checking (OK) is output (step S113).
以上の処理により、省エネモードにより特定の部品の全電源がOFFとなる場合にも誤ったエラーを検出することはない。 With the above processing, an erroneous error is not detected even when all power supplies of a specific part are turned off by the energy saving mode.
図9は電流回り込みチェック部43(図2)による電流回り込みチェックの処理例を示すフローチャートであり、以下、具体例に沿って処理内容を説明する。 FIG. 9 is a flowchart showing a processing example of current sneak check by the current sneak check unit 43 (FIG. 2). Hereinafter, the processing content will be described along a specific example.
図10はDDRの終端抵抗回路がある場合の電流回り込みチェックの例を示す図である。 FIG. 10 is a diagram illustrating an example of a current wraparound check when there is a DDR termination resistor circuit.
図9および図10において、先ず、ネット情報11からネットに接続された部品のOピン(Output Pin)を特定する(ステップS201)。ここでは、部品「IC1」のピン番号「10」を特定したとする。 9 and 10, first, the O pin (Output Pin) of the component connected to the net is specified from the net information 11 (step S201). Here, it is assumed that the pin number “10” of the component “IC1” is specified.
次いで、そのOピンのOC/ODを電気的情報12から取得する(ステップS202)。部品「IC1」のピン番号「10」にOC/ODは設定されていないので、取得は行わない(行えない)。 Next, the OC / OD of the O pin is acquired from the electrical information 12 (step S202). Since OC / OD is not set to the pin number “10” of the component “IC1”, acquisition is not performed (cannot be performed).
次いで、OC/ODが「有」であるかどうか判断する(ステップS203)。今の例では、「なし」と判断する。 Next, it is determined whether OC / OD is “present” (step S203). In this example, it is determined that “None”.
OC/ODが「なし」と判断された場合(ステップS203のNo)、電源リスト13からそのOピンの部品の全ての電源の状態を取得する(ステップS206)。部品「IC1」のPピン(Power Pin)は電源VCCに接続され、状態は「ON」が取得される。 If it is determined that the OC / OD is “none” (No in step S203), the status of all power supplies of the component of the O pin is acquired from the power supply list 13 (step S206). The P pin (Power Pin) of the component “IC1” is connected to the power supply VCC, and the status is “ON”.
次いで、全ての電源がOFFであるか否か判断する(ステップS207)。今の例では、全ての電源がOFFではないと判断される。 Next, it is determined whether or not all power supplies are OFF (step S207). In the present example, it is determined that all the power supplies are not OFF.
全ての電源がOFFでないと判断された場合(ステップS207のNo)、そのOピンの電圧値を直接もしくは供給電圧ピンを介して取得する(ステップS208)。今の例では、直接に「2.5V」が取得される。 When it is determined that all the power supplies are not OFF (No in step S207), the voltage value of the O pin is acquired directly or via the supply voltage pin (step S208). In the present example, “2.5 V” is directly acquired.
次いで、取得した電圧値をI/F電圧値に決定する(ステップS205)。上記の例では、「2.5V」が部品「IC1」のピン番号「10」のI/F電圧値になる。 Next, the acquired voltage value is determined as an I / F voltage value (step S205). In the above example, “2.5 V” is the I / F voltage value of the pin number “10” of the component “IC1”.
次いで、そのOピンおよびそれに接続される他のピンの動作モードを電気的情報12から取得する(ステップS209)。今の例では、部品「IC2」「IC3」のOピンから「DDR/DDR2」が取得される。 Next, the operation mode of the O pin and other pins connected to the O pin is acquired from the electrical information 12 (step S209). In this example, “DDR / DDR2” is acquired from the O pins of the components “IC2” and “IC3”.
次いで、ネット情報11からそのOピンに接続されたプルアップ電源の電圧値を取得する(ステップS210)。今の例では、電源VTTの「1.25V」が取得される。 Next, the voltage value of the pull-up power supply connected to the O pin is acquired from the net information 11 (step S210). In this example, “1.25V” of the power supply VTT is acquired.
次いで、動作モードが「DDR・・」であるか否か判断する(ステップS211)。今の例では、「DDR・・」であと判断される。 Next, it is determined whether or not the operation mode is “DDR...” (Step S211). In the present example, it is determined that “DDR.
動作モードが「DDR・・」であると判断された場合(ステップS211のYes)、I/F電圧値を2で割った値とプルアップ電圧値とを比較する(ステップS212)。I/F電圧値を2で割るのに代え、プルアップ電圧値を2倍して比較してもよい。今の例では、I/F電圧値「2.5V」を2で割った「1.25V」とプルアップ電圧値「1.25V」が等しいため、チェックは問題ない旨(OK)を出力する(ステップS215)。 When it is determined that the operation mode is “DDR...” (Yes in step S211), the value obtained by dividing the I / F voltage value by 2 is compared with the pull-up voltage value (step S212). Instead of dividing the I / F voltage value by 2, the pull-up voltage value may be doubled for comparison. In this example, since “1.25V” obtained by dividing the I / F voltage value “2.5V” by 2 is equal to the pull-up voltage value “1.25V”, the check outputs that there is no problem (OK). (Step S215).
以上の処理により、DDRの終端抵抗回路がある場合にも誤ったエラーを検出することはない。 By the above processing, an erroneous error is not detected even when there is a DDR termination resistor circuit.
<総括>
以上説明したように、本実施形態によれば、I/F電圧にかかわる電気的なチェックのエラー検出精度を高めることができる。
<Summary>
As described above, according to the present embodiment, it is possible to improve the error detection accuracy of the electrical check related to the I / F voltage.
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。 The present invention has been described above by the preferred embodiments of the present invention. While the invention has been described with reference to specific embodiments, various modifications and changes may be made to these embodiments without departing from the broad spirit and scope of the invention as defined in the claims. Obviously you can. In other words, the present invention should not be construed as being limited by the details of the specific examples and the accompanying drawings.
1 データ格納サーバ
11 ネット情報
12 電気的情報
13 電源リスト
2 ネットワーク
3 クライアント
4 回路デザイン電気的チェック装置
41 電源電圧値チェック部
42 I/F電圧チェック部
43 電流回り込みチェック部
44 接続整合チェック部
45 Hi−Z状態対応チェック部
46 入力オープンチェック部
47 耐性・向きチェック部
48 省エネチェック部
DESCRIPTION OF SYMBOLS 1 Data storage server 11 Net information 12 Electrical information 13 Power supply list 2 Network 3 Client 4 Circuit design electrical check apparatus 41 Power supply voltage value check part 42 I / F voltage check part 43 Current wraparound check part 44 Connection matching check part 45 Hi -Z state check section 46 Input open check section 47 Resistance / orientation check section 48 Energy saving check section
Claims (4)
部品の接続を示すネット情報から部品の出力ピンを特定し、部品のピン毎の電気的情報を参照して、当該出力ピンに出力される電圧を示すインタフェース電圧を取得もしくは算出するインタフェース電圧取得・算出手段を備え、
前記インタフェース電圧取得・算出手段は、部品の特性もしくは状態に応じてインタフェース電圧の算出もしくは取得に変更を加える
ことを特徴とする回路デザイン電気的チェックシステム。 A circuit design electrical check system for checking electrical rules of components arranged on a PCB or PWB,
Identify the component output pin from the net information indicating the connection of the component, and refer to the electrical information for each component pin to acquire or calculate the interface voltage indicating the voltage output to the output pin. A calculation means,
The circuit design electrical check system, wherein the interface voltage acquisition / calculation means changes the calculation or acquisition of the interface voltage in accordance with a characteristic or state of a component.
前記インタフェース電圧取得・算出手段は、部品の出力ピンにOC/OD特性がある場合に、当該出力ピンの供給電圧に代えて、当該出力ピンに接続されるプルアップ電源の電圧をインタフェース電圧として取得・算出する
ことを特徴とする回路デザイン電気的チェックシステム。 The circuit design electrical check system according to claim 1,
The interface voltage acquisition / calculation means acquires the voltage of the pull-up power source connected to the output pin as the interface voltage instead of the supply voltage of the output pin when the component output pin has OC / OD characteristics. -Circuit design electrical check system characterized by calculating.
前記インタフェース電圧取得・算出手段は、出力ピンの属する部品に供給される電源の全てがOFFである場合に、当該出力ピンの供給電圧に代えて、当該出力ピンに接続されるプルアップ電源の電圧をインタフェース電圧として取得・算出する
ことを特徴とする回路デザイン電気的チェックシステム。 The circuit design electrical check system according to claim 1,
The interface voltage acquisition / calculation means replaces the supply voltage of the output pin with the voltage of the pull-up power supply connected to the output pin when all of the power supplied to the component to which the output pin belongs is OFF. A circuit design electrical check system characterized by acquiring and calculating as an interface voltage.
部品の出力ピンのインタフェース電圧と他の電源の電圧とを比較することで、部品の出力ピンと他の電源との間での電流の回り込みの発生をチェックする電流回り込みチェック手段を備え、
前記電流回り込みチェック手段は、部品の出力ピンに接続される他の部品がDDRである場合に、出力ピンのインタフェース電圧を2で割った値と他の電源の電圧とを比較するか、インタフェース電圧と他の電源の電圧を2倍した値を比較する
ことを特徴とする回路デザイン電気的チェックシステム。 The circuit design electrical check system according to claim 1,
Comparing the interface voltage of the component output pin with the voltage of the other power supply, the current wraparound check means for checking the occurrence of current wraparound between the component output pin and the other power supply,
The current sneak check means compares the value obtained by dividing the interface voltage of the output pin by 2 with the voltage of another power source when the other component connected to the output pin of the component is a DDR, or the interface voltage A circuit design electrical check system characterized by comparing the value obtained by doubling the voltage of the other power supply.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013170077A JP6205970B2 (en) | 2013-08-20 | 2013-08-20 | Circuit design electrical check system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013170077A JP6205970B2 (en) | 2013-08-20 | 2013-08-20 | Circuit design electrical check system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015041112A JP2015041112A (en) | 2015-03-02 |
JP6205970B2 true JP6205970B2 (en) | 2017-10-04 |
Family
ID=52695267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013170077A Expired - Fee Related JP6205970B2 (en) | 2013-08-20 | 2013-08-20 | Circuit design electrical check system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6205970B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106707142A (en) * | 2017-03-07 | 2017-05-24 | 济南浪潮高新科技投资发展有限公司 | Method for inspecting electrical connection information of PIN devices in PCB (Printed Circuit Board) |
CN109787186B (en) * | 2017-11-15 | 2022-08-09 | 中国电力科学研究院有限公司 | Cloud platform based multi-stage power grid wide area fixed value checking method and system |
CN110532578A (en) * | 2018-05-24 | 2019-12-03 | 珠海格力电器股份有限公司 | Intelligent integrated design method and platform |
JP7147537B2 (en) * | 2018-12-14 | 2022-10-05 | 富士通株式会社 | Pull-up/pull-down resistance verification program, pull-up/pull-down resistance verification method, and information processing device |
CN110941942B (en) * | 2019-11-29 | 2023-06-13 | 紫光展讯通信(惠州)有限公司 | Circuit schematic diagram inspection method, device and system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006301944A (en) * | 2005-04-20 | 2006-11-02 | Ricoh Co Ltd | Multi-power supply circuit verification device, multi-power supply circuit verification method, and multi-power supply circuit manufacturing method |
JP4589207B2 (en) * | 2005-09-08 | 2010-12-01 | 株式会社リコー | Circuit design electrical check system |
JP4544118B2 (en) * | 2005-09-27 | 2010-09-15 | 日本電気株式会社 | Circuit verification system and method, and program |
JP4653711B2 (en) * | 2006-09-11 | 2011-03-16 | 株式会社リコー | Circuit design electrical check system |
JP5020048B2 (en) * | 2007-12-11 | 2012-09-05 | 株式会社リコー | System for checking electrical connection between printed circuit boards |
-
2013
- 2013-08-20 JP JP2013170077A patent/JP6205970B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015041112A (en) | 2015-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6205970B2 (en) | Circuit design electrical check system | |
CN108398977B (en) | Electrical device, integrated circuit and method for monitoring voltage | |
US20130179603A1 (en) | Apparatus and method of identifying a usb or an mhl device | |
CN101174827A (en) | Reset device | |
CN107688521A (en) | A kind of server power supply detects circuit and detection method in place | |
CN104112031A (en) | Method and device for detecting pin wiring of chip power sources on circuit boards | |
CN102915076B (en) | Computer motherboard and voltage regulator circuit thereof | |
CN103455078A (en) | Current-limiting circuit and current-limiting device | |
JP6322928B2 (en) | Circuit design electrical check system and program | |
US7996175B2 (en) | PCI load card | |
JP4682873B2 (en) | Bypass capacitor check method and check device | |
JP4589207B2 (en) | Circuit design electrical check system | |
TWI503684B (en) | Device and method for checking printed circuitry | |
CN104637523A (en) | Half bit line high level voltage genertor, memory device and driving method | |
US9703906B2 (en) | Circuit simulation device, circuit simulation method, and circuit simulation program | |
CN104217042B (en) | The System and method for of the multiple pull-up resistor of automation inspection | |
US10720770B2 (en) | Power supply circuit, method, and portable device | |
CN105528049A (en) | Configuration method for driving current of CMD pin of SD card, and terminal | |
CN105160082A (en) | Electronic circuit recycling and verifying method | |
JP2010009475A (en) | Electronic circuit analysis apparatus | |
TW201437834A (en) | Direct current transfer design testing method and apparatus | |
CN105426557B (en) | The system and method for automation inspection pull-up resistor | |
US8468472B1 (en) | Computing device and method of checking wiring diagrams | |
CN219224997U (en) | Sub-card in-position detection circuit, electronic equipment and sub-card in-position detection system | |
US11010521B2 (en) | Method of detecting relations between pins of circuit and computer program product thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170821 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6205970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |