JP4682873B2 - Bypass capacitor check method and check device - Google Patents
Bypass capacitor check method and check device Download PDFInfo
- Publication number
- JP4682873B2 JP4682873B2 JP2006054535A JP2006054535A JP4682873B2 JP 4682873 B2 JP4682873 B2 JP 4682873B2 JP 2006054535 A JP2006054535 A JP 2006054535A JP 2006054535 A JP2006054535 A JP 2006054535A JP 4682873 B2 JP4682873 B2 JP 4682873B2
- Authority
- JP
- Japan
- Prior art keywords
- bypass capacitor
- inductance
- impedance
- pin
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、プリント基板におけるICの電源とグランドの設計の際に設けられるバイパスコンデンサの有効性をチェックする方法およびそのチェック装置に関するものである。 The present invention relates to a method for checking the effectiveness of a bypass capacitor provided in designing a power supply and a ground of an IC on a printed circuit board, and a check apparatus therefor .
ICは、論理値0から1へ、または、論理値1から0へスイッチング動作する時に、ICの電源ピンからグランドピンへスイッチング電流が流れる。近年、回路の高周波化が進み、短いスイッチング時間で、スイッチング電流が流れるようになってきている。この時、急激な電流の変化は、電源やグランドにノイズ、さらにICの誤動作を引き起こすため、その電流をバイパスするコンデンサ(バイパスコンデンサ)をICの電源ピンとグランドピンの間に設けて、その定数(静電容量)を最適化することが望まれている。
When the IC performs switching operation from the
バイパスコンデンサの最適化とは、ICの動作周波数に対して、ICの電源ピンとグランドピン間でスイッチング電流を流れ易くすることであり、つまり、バイパスコンデンサによりICの電源ピンとグランドピンでのインピーダンスを低減することを意味する。 Bypass capacitor optimization means that the switching current can easily flow between the IC power supply pin and the ground pin with respect to the IC operating frequency. In other words, the bypass capacitor reduces the impedance at the IC power supply pin and the ground pin. It means to do.
従来のバイパスコンデンサの有効性チェック方法としては、ICの電源ピンとバイパスコンデンサ間の配線長(配線のインダクタンス)と、ICのグランドピンとバイパスコンデンサ間の配線長(配線のインダクタンス)と、バイパスコンデンサの静電容量とからバイパスコンデンサの有効性をチェックするものがあった(例えば、特許文献1参照)。図9は、前記特許文献1に記載された従来のバイパスコンデンサの有効性チェック方法で扱うICの電源回路とグランド回路を示すものである。
Conventional bypass capacitor effectiveness check methods include the wiring length between the IC power supply pin and the bypass capacitor (wiring inductance), the wiring length between the IC ground pin and the bypass capacitor (wiring inductance), and the bypass capacitor static Some have checked the effectiveness of the bypass capacitor based on the capacitance (see, for example, Patent Document 1). FIG. 9 shows a power supply circuit and a ground circuit of an IC handled by the conventional bypass capacitor effectiveness check method described in
図9において、バイパスコンデンサ1102の静電容量と、IC1101の電源ピン1103、グランドピン1104からバイパスコンデンサ1102までの電源配線1105、グランド配線1106の長さとから共振周波数とインピーダンスの最小値を求め、IC1101の動作周波数が共振周波数になる配線長になっているかどうかをチェックしていた。つまり、バイパスコンデンサ1102を流れるスイッチング電流1113が流れ易いかをチェックしていた。この他に、バイパスコンデンサ1102から電源ビア1109、グランドビア1110までの電源配線1107、グランド配線1108の長さを、閾値以下になっているかもチェックしていた。
しかしながら、前記従来の構成では、電源ビアとグランドビアを通じて電源プレーン層とグランドプレーン層間を流れるスイッチング電流(以降、プレーン層間を流れるスイッチング電流と呼ぶ)を考慮せずに、バイパスコンデンサを流れるスイッチング電流しか考慮していないため、ICの電源ピンとグランドピン間を流れるスイッチング電流が実際と異なっていた。言い換えると、図10の周波数とインピーダンスの関係を示すグラフにおいて、バイパスコンデンサを流れるスイッチング電流の流れ易さと、プレーン層間を流れるスイッチング電流の流れ易さがあるため、インピーダンスの極小値が2つできるが、従来の構成では、バイパスコンデンサを流れるスイッチング電流の流れ易さのみのインピーダンスの極小値(つまり最小値)が1つしかできず、バイパスコンデンサが挿入されたICの電源回路とグランド回路のインピーダンスが実測結果と異なるという課題を有していた。 However, in the conventional configuration, only the switching current flowing through the bypass capacitor is considered without considering the switching current flowing between the power plane layer and the ground plane layer through the power via and the ground via (hereinafter referred to as switching current flowing between the plane layers). Since this is not taken into consideration, the switching current flowing between the power supply pin and the ground pin of the IC is different from the actual one. In other words, in the graph showing the relationship between the frequency and the impedance in FIG. 10, there are two impedance minimum values because the switching current flowing through the bypass capacitor and the switching current flowing between the plane layers are easy to flow. In the conventional configuration, only one minimum value (that is, the minimum value) of the impedance of the switching current flowing through the bypass capacitor can be obtained, and the impedance of the power supply circuit and the ground circuit of the IC in which the bypass capacitor is inserted is reduced. It had a problem that it was different from the actual measurement result.
本発明は、前記従来の課題を解決するもので、ICの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮し、バイパスコンデンサが挿入されたICの電源とグランドのインピーダンスが実測結果に一致するよう計算できるようにしたバイパスコンデンサの有効性チェック方法およびそのチェック装置を提供することを目的とする。 The present invention solves the above-mentioned conventional problems, and considering the switching current flowing between the plane layers as the switching current flowing between the power supply pin and the ground pin of the IC, the impedance of the power supply and ground of the IC in which the bypass capacitor is inserted It is an object of the present invention to provide a method of checking the effectiveness of a bypass capacitor and a device for checking the same , which can be calculated so as to match the actual measurement result.
上記目的を達成するために、本発明のバイパスコンデンサのチェック方法は、少なくともバイパスコンデンサの静電容量を含むプリント基板の設計データ及びICの情報データを記憶する記憶ステップと、記憶された前記設計データに基づいて、前記ICの電源ピンからバイパスコンデンサまでの配線のインダクタンスH1、前記バイパスコンデンサから電源ビアまでの配線のインダクタンスH2、前記ICのグランドピンから前記バイパスコンデンサまでの配線のインダクタンスH3及び前記
バイパスコンデンサからグランドビアまでの配線のインダクタンスH4を計算するととも
に、電源プレーン層とグランドプレーン層間の静電容量を計算する計算ステップと、前記インダクタンスH1、前記インダクタンスH2、前記インダクタンスH3、前記インダクタ
ンスH4と前記静電容量及び前記ICの情報データに基づいて、前記ICの電源ピンと前
記ICのグランドピンとの間のインピーダンスと前記インピーダンスの周波数との関係を計算する計算ステップと、前記ICの情報データに基づいて、前記ICの動作周波数における要求インピーダンスを計算する計算ステップと、前記ICの動作周波数に対して、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスと前記要求インピーダンスとを比較し、前記バイパスコンデンサの有効無効を判定する判定ステップとを含むことを特徴とする。
また、本発明のバイパスコンデンサのチェック装置は、少なくともバイパスコンデンサの静電容量を含むプリント基板の設計データ及びICの情報データを記憶する記憶手段と、記憶された設計データに基づいて、ICの電源ピンからバイパスコンデンサまでの配線のインダクタンスH 1 、バイパスコンデンサから電源ビアまでの配線のインダクタンスH 2 、ICのグランドピンからバイパスコンデンサまでの配線のインダクタンスH 3 及びバイパスコンデンサからグランドビアまでの配線のインダクタンスH 4 を計算するインダクタンスの計算手段と、電源プレーン層とグランドプレーン層間の静電容量を計算する静電容量の計算手段と、インダクタンスH 1 、インダクタンスH 2 、インダクタンスH 3 、インダクタンスH 4 と静電容量及びICの情報データに基づいて、ICの電源ピンとICのグランドピンとの間のインピーダンスとインピーダンスの周波数との関係を計算する計算手段と、ICの情報データに基づいて、ICの動作周波数における要求インピーダンスを計算する要求インピーダンスの計算手段と、ICの動作周波数に対して、ICの電源ピンとICのグランドピンとの間のインピーダンスと要求インピーダンスとを比較し、バイパスコンデンサの有効無効を判定する判定手段とを含むことを特徴とする。
To achieve the above object, a method for checking a bypass capacitor according to the present invention includes a storage step of storing design data of a printed circuit board and IC information data including at least a capacitance of the bypass capacitor, and the stored design data Inductance H 1 of the wiring from the power supply pin to the bypass capacitor of the IC, inductance H 2 of the wiring from the bypass capacitor to the power supply via, and inductance H 3 of the wiring from the ground pin of the IC to the bypass capacitor And calculating the inductance H 4 of the wiring from the bypass capacitor to the ground via and calculating the capacitance between the power plane layer and the ground plane layer, the inductance H 1 , the inductance H 2 , and the inductance A calculation step for calculating the relationship between the impedance between the power pin of the IC and the ground pin of the IC and the frequency of the impedance based on the inductance H 3 , the inductance H 4 , the capacitance, and the information data of the IC A calculation step of calculating a required impedance at the operating frequency of the IC based on the information data of the IC; and an impedance between the power supply pin of the IC and the ground pin of the IC with respect to the operating frequency of the IC; A determination step of comparing the required impedance and determining whether the bypass capacitor is valid or invalid.
The bypass capacitor check device according to the present invention also includes a storage means for storing printed circuit board design data and IC information data including at least the capacitance of the bypass capacitor, and an IC power supply based on the stored design data. Wiring inductance H 1 from the pin to the bypass capacitor, wiring inductance H 2 from the bypass capacitor to the power supply via , wiring inductance H 3 from the IC ground pin to the bypass capacitor, and wiring inductance from the bypass capacitor to the ground via Inductance calculation means for calculating H 4 , capacitance calculation means for calculating the capacitance between the power plane layer and the ground plane layer, inductance H 1 , inductance H 2 , inductance H 3 , inductance H 4 and static Calculation means for calculating the relationship between the impedance and the frequency of the impedance between the IC power supply pin and the IC ground pin based on the capacitance and the IC information data, and the IC operating frequency based on the IC information data. A means for calculating the required impedance for calculating the required impedance, and a determination means for comparing the impedance between the IC power supply pin and the IC ground pin with the required impedance with respect to the operating frequency of the IC, and determining the effectiveness of the bypass capacitor. It is characterized by including.
本構成によって、ICの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサが挿入されたICの電源ピンとグランドピンとの間のインピーダンスが、実測結果に一致するよう計算できるようになり、バイパスコンデンサの有効無効を判定する事ができる。 With this configuration, the switching current flowing between the power supply pin and the ground pin of the IC can also be considered as the switching current flowing between the plane layers, and the impedance between the power supply pin and the ground pin of the IC in which the bypass capacitor is inserted matches the actual measurement result. It is possible to determine whether the bypass capacitor is valid or invalid.
以上のように、本発明のバイパスコンデンサのチェック方法およびそのチェック装置によれば、ICの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサが挿入されたICの電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようになる。しかも、複雑な電源プレーン層やグランドプレーン層間の静電容量を決定する形状を各層の微小区間ごとに等価回路として表現するモデリングしていないものであっても、バイパスコンデンサの有効無効を判定でき、電源やグランドのノイズやICの誤動作を抑制するプリント基板の設計が行える。 As described above, according to the bypass capacitor check method and the check device of the present invention, the switching current flowing between the power supply pin and the ground pin of the IC can also be considered as the switching current flowing between the plane layers, and the bypass capacitor is inserted. The impedance between the power supply pin and the ground pin of the IC can be calculated so as to match the actual measurement result. Moreover, even if the shape that determines the capacitance between the complicated power plane layer and ground plane layer is not modeled as an equivalent circuit for each minute section of each layer, the effectiveness of the bypass capacitor can be determined, It is possible to design a printed circuit board that suppresses power and ground noise and IC malfunction.
以下本発明の実施の形態について、図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1におけるバイパスコンデンサのチェック方法で扱うICの電源回路とグランド回路を示した図である。図1(a)は、基板1を上側から見た図であり、図1(b)は、基板1のAA断面矢視図である。IC2の電源ピン3、グランドピン4から電源配線5、グランド配線6を通じて、バイパスコンデンサ7を流れるスイッチング電流8があるが、本発明ではさらに、電源配線9、グランド配線10、電源ビア11、グランドビア12を通じて、図1(b)の電源プレーン層13とグランドプレーン層14のプレーン層間を流れるスイッチング電流15も扱う。
(Embodiment 1)
FIG. 1 is a diagram showing a power supply circuit and a ground circuit of an IC handled by the bypass capacitor check method according to the first embodiment of the present invention. 1A is a view of the
次に本発明の実施の形態1におけるバイパスコンデンサのチェック方法について説明する。図2は、バイパスコンデンサのチェック方法に使用する装置の構成を示した図である。図2において、記憶手段101は、IC情報データ102とプリント基板設計データ103を有している。配線のインダクタンスの計算手段104は、プリント基板設計データ103から配線のインダクタンスを計算する。電源プレーン層とグランドプレーン層間の静電容量の計算手段105は、プリント基板設計データ103から電源プレーン層13とグランドプレーン層14間の静電容量を計算する。IC2の電源ピン3とグランドピン4との間のインピーダンスとそのインピーダンスの周波数との関係の計算手段106は、IC情報データ102におけるバイパスコンデンサ7の特性、例えば、静電容量、抵抗値、インダクタンスと、IC2の電源回路とグランド回路における各配線のインダクタンス計算手段104の結果と、IC2の電源プレーン層とグランドプレーン層間の静電容量の計算手段105の結果から、IC2の電源ピン3とグランドピン4との間のインピーダンスとそのインピーダンスの周波数との関係を計算する。
Next, a method for checking the bypass capacitor in the first embodiment of the present invention will be described. FIG. 2 is a diagram showing a configuration of an apparatus used for the bypass capacitor check method. In FIG. 2, the storage means 101 has IC information data 102 and printed circuit board design data 103. The wiring
一方、IC2が動作をする中で、周波数ごとに要求される電気の通り易さである要求インピーダンスの計算手段107は、IC情報データ102からIC2の電圧許容変動範囲、最大電流量から、IC2の動作周波数における要求インピーダンスを計算する。バイパスコンデンサ7の有効無効を判定する判定手段108は、IC2の動作周波数に対して、IC2の電源ピン3とグランドピン4との間のインピーダンスが、要求インピーダンス以下になっているか、要求インピーダンスより大きな値であるかをチェックして、以下であれば有効、より大きな値であれば無効としている。バイパスコンデンサのチェック結果の出力手段109は、バイパスコンデンサの有効無効を判定する判定手段108でバイパスコンデンサ7のチェックした結果を表示する。
On the other hand, during the operation of IC2, the required impedance calculation means 107, which is the ease of electricity required for each frequency, is calculated from the IC information data 102, the allowable voltage fluctuation range of IC2, and the maximum current amount. Calculate the required impedance at the operating frequency. The judging means 108 for judging the validity / invalidity of the
次に、バイパスコンデンサをチェックする方法について説明する。図3は、本発明の実施の形態1におけるバイパスコンデンサのチェック方法のフローチャートである。図3のステップ毎に計算式を用いながら、図2の本発明の実施の形態1における装置が、図1のICの電源回路とグランド回路をどのように処理するかを説明する。 Next, a method for checking the bypass capacitor will be described. FIG. 3 is a flowchart of the bypass capacitor check method according to the first embodiment of the present invention. A description will be given of how the apparatus according to the first embodiment of the present invention shown in FIG. 2 processes the power supply circuit and the ground circuit of the IC shown in FIG.
ステップ201は、基板表面の配線の断面形状(幅W〔m〕と厚みt〔m〕)、配線とプレーン層との距離h〔m〕、誘電体層の比透磁率μ〔H/m〕から、単位配線長のインダクタンス〔H/m〕を数1で計算する。
In
ここで、本発明の実施の形態1におけるバイパスコンデンサのチェック方法のチェック内容と計算精度について説明する。図4は、周波数とインピーダンスとの関係を実測した実測結果401と、本発明の実施の形態1におけるバイパスコンデンサのチェック方法にて計算した計算結果402を示す。また前述した図10は、周波数とインピーダンスとの関係を実測した実測結果1201と、従来の方法にて計算した計算結果1202である。図4において用いているバイパスコンデンサ7と、図10において用いているバイパスコンデンサ1102は、同じバイパスコンデンサを用いているが、図4と図10を比較してもわかるように、本発明の図4では、周波数が3GHzまで実測結果401と計算結果402が一致していることが分かる。
Here, the check contents and calculation accuracy of the bypass capacitor check method according to the first embodiment of the present invention will be described. FIG. 4 shows an actual measurement result 401 obtained by actually measuring the relationship between the frequency and the impedance, and a
つまり、インピーダンスの計算に、各配線のインダクタンスとバイパスコンデンサ7の静電容量だけでなく、電源ビア11が接続する電源プレーン層13と、グランドビア12が接続するグランドプレーン層14との間の静電容量を、プリント基板設計データから計算して、バイパスコンデンサ7の有効無効の判定に用いる。バイパスコンデンサ7を流れるスイッチング電流8、プレーン層間を流れるスイッチング電流15を扱うことで計算結果402は、IC2の電源ピン3とグランドピン4間を流れるスイッチング電流の実測結果401に一致する。言い換えると、周波数とインピーダンスとの関係を示す図4のグラフにおいて、バイパスコンデンサ7を流れるスイッチング電流8の流れ易さと、プレーン層間を流れるスイッチング電流15の流れ易さがあるため、インピーダンスの極小値が2つでき、それが実測結果に一致することになる。
That is, in calculating the impedance, not only the inductance of each wiring and the capacitance of the
例えば、IC2の動作周波数300MHzに対して、インピーダンスを1以下に抑える必要がある場合に、本発明の方法では、このバイパスコンデンサ2は有効であると正しく判断できるが、従来の方法では計算結果1202がインピーダンスが1より大きな値を示していることよりバイパスコンデンサ7は「無効」と判断され、バイパスコンデンサ7の静電容量を変更するなどして、不適切なバイパスコンデンサ7が選択されることになる。
For example, when the impedance needs to be suppressed to 1 or less with respect to the operating frequency of 300 MHz of the
かかる構成によれば電源ビア11とグランドビア12間の特性として、電源プレーン層13とグランドプレーン層14間の静電容量を用いることにより、IC2の電源ピン3とグランドピン4間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサ7が挿入されたIC2の電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようになる。しかも、複雑な電源プレーン層13やグランドプレーン層14の形状をモデリングしていないものであっても、バイパスコンデンサ7の有効無効を判定する事ができる。
According to such a configuration, the switching current flowing between the
なお、本実施の形態の方法に用いる装置において、配線のインダクタンス、電源プレーン層13とグランドプレーン層14間の静電容量、要求インピーダンスを、IC情報データやプリント基板設計データから計算する手段を設けたが、具体的な数値を直接入力する手段を設けても良い。
The apparatus used in the method of the present embodiment is provided with means for calculating the wiring inductance, the capacitance between the power plane layer 13 and the
なお、バイパスコンデンサ7は、1個だけでなく複数個を並列に接続したり、配線はインダクタンスだけでなく、その静電容量や抵抗値を加味したり、電源プレーン層13とグランドプレーン層14間も静電容量だけでなく、その抵抗値やインダクタンスを加味したりしても良い。
Note that the
なお、電源ビア11、グランドビア12として、その静電容量、抵抗値、インダクタンスを計算したり、具体的な数値を直接入力したりしても良い。 As the power supply via 11 and the ground via 12, their capacitance, resistance value, and inductance may be calculated, or specific numerical values may be directly input.
(実施の形態2)
図5は、本発明の実施の形態2におけるバイパスコンデンサのチェック方法のフローチャートである。図5において、図3と同じ構成要素については同じ符号を用い、説明を省略する。図5のステップ201〜ステップ205のステップは、図3と同じであり、その後のステップ506は、ICの動作周波数に対して、ICの電源ピンとグランドピンとの間のインピーダンスが、要求インピーダンスより大きな値であれば「バイパスコンデンサ無効」であるとして、プリント基板CAD上でICの電源ピン、グランドピンを図面において強調表示する。
(Embodiment 2)
FIG. 5 is a flowchart of the bypass capacitor check method according to the second embodiment of the present invention. In FIG. 5, the same components as those in FIG. The steps from
次にステップ507は、ICの全ての電源ピンとグランドピンに対するバイパスコンデンサがチェックされたかを確認し、終わっていない場合、ステップ201からチェックを繰り返す。
Step 507 then checks to see if bypass capacitors for all power and ground pins of the IC have been checked, and if not, repeats the check from
図6は、本発明の実施の形態2におけるチェック結果の表示を示した図である。図6において、図1と同じ構成要素については同じ符号を用い、説明を省略する。バイパスコンデンサ7が無効と判定された時に、IC2の電源ピン3やグランドピン4を例えば二重線にて強調表示する。
FIG. 6 is a diagram showing a display of check results in the second embodiment of the present invention. In FIG. 6, the same components as those in FIG. When it is determined that the
なお、電源ピン3やグランドピン4だけでなく、バイパスコンデンサ7、電源配線5、グランド配線6、電源配線9、グランド配線10、電源ビア11及びグランドビア12を強調表示する事も可能である。
Note that not only the
(実施の形態3)
図7は、本発明の実施の形態3におけるバイパスコンデンサのチェック方法のフローチャートである。図7において、図3と同じ構成要素については同じ符号を用い、説明を省略する。図7にステップ201〜205のステップは、図3と同じであり、その後ステップ706は、ICの動作周波数に対して、ICの電源ピンとグランドピンとの間のインピーダンスが要求インピーダンスより大きな値であれば「バイパスコンデンサ無効」であるとして、次のステップ707を行なう。ステップ707は、配線長、電源プレーン層とグランドプレーン層との間の静電容量、バイパスコンデンサの静電容量のいずれかのプリント基板設計を見直し、「バイパスコンデンサ有効」となるまでステップ202からチェックを繰り返す。
(Embodiment 3)
FIG. 7 is a flowchart of the bypass capacitor check method according to the third embodiment of the present invention. In FIG. 7, the same components as those in FIG.
図8は、本発明の実施の形態3におけるプリント基板設計のインピーダンスと要求インピーダンスの比較を示した図である。周波数とインピーダンスとの関係の計算結果のグラフ802が、要求インピーダンス803以上の場合、つまりはステップ706でNoと判定した場合、プリント基板設計を見直す必要がある。図8の例の場合では、共振周波数とインピーダンスの最小値が、要求インピーダンスのICの動作周波数より高いため、ステップ707の内容である「配線長を短くするか、プレーン層の重なり面積を増やしてプレーン層間の静電容量を増やすか、バイパスコンデンサの静電容量を増やす」ことで、共振周波数とICの動作周波数を一致させ、インピーダンスを低減することができる。
FIG. 8 is a diagram showing a comparison between the impedance of the printed circuit board design and the required impedance in the third embodiment of the present invention. If the
本発明のバイパスコンデンサのチェック方法およびそのチェック装置は、電源プレーン層とグランドプレーン層間の静電容量を用いることにより、ICの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサが挿入されたICの電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようになる。しかも、複雑な電源プレーン層やグランドプレーン層の形状をモデリングしていないものであっても、バイパスコンデンサの有効無効を判定でき、デジタルAV商品等のほとんど全ての電気機器のプリント基板設計に適用できる。 The bypass capacitor check method and the check device according to the present invention use the capacitance between the power plane layer and the ground plane layer, so that the switching current flowing between the power supply pin and the ground pin of the IC can also be switched between the plane layer and the switching current. Therefore, the impedance between the power supply pin and the ground pin of the IC in which the bypass capacitor is inserted can be calculated so as to match the actual measurement result. Moreover, even if the shape of the complicated power plane layer and ground plane layer is not modeled, the effectiveness of the bypass capacitor can be determined, and it can be applied to the printed circuit board design of almost all electric devices such as digital AV products. .
1 基板
2 IC
3 電源ピン
4 グランドピン
5 電源配線
6 グランド配線
7 バイパスコンデンサ
8 スイッチング電流
9 電源配線
10 グランド配線
11 電源ビア
12 グランドビア
13 電源プレーン層
14 グランドプレーン層
101 記憶手段
102 IC情報データ
103 プリント基板設計データ
104 配線のインダクタンスの計算手段
105 電源プレーン層とグランドプレーン層間の静電容量の計算手段
106 ICの電源ピンとグランドピンとの間のインピーダンスと周波数との関係を計算する計算手段
107 要求インピーダンスの計算手段
108 バイパスコンデンサの有効無効を判定する判定手段
109 バイパスコンデンサのチェック結果の出力手段
1
DESCRIPTION OF
Claims (6)
少なくとも前記バイパスコンデンサの静電容量を含む前記プリント基板の設計データ及び前記ICの情報データを記憶する記憶ステップと、
記憶された前記設計データに基づいて、前記電源ピンから前記バイパスコンデンサまでの配線のインダクタンスH1、前記バイパスコンデンサから電源ビアまでの配線のインダクタンスH2、前記グランドピンから前記バイパスコンデンサまでの配線のインダクタンスH3及び前記バイパスコンデンサからグランドビアまでの配線のインダクタンスH4を計算するとともに、
電源プレーン層とグランドプレーン層間の静電容量を計算する計算ステップと、
前記インダクタンスH1、前記インダクタンスH2、前記インダクタンスH3、前記インダクタンスH4と前記静電容量及び前記ICの情報データに基づいて、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスと前記インピーダンスの周波数との関係を計算する計算ステップと、
前記ICの情報データに基づいて、前記ICの動作周波数における要求インピーダンスを計算する計算ステップと、
前記ICの動作周波数に対して、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスと前記要求インピーダンスとを比較し、前記バイパスコンデンサの有効無効を判定する判定ステップとを含むことを特徴とするバイパスコンデンサのチェック方法。 A method for checking a bypass capacitor provided between a power pin of the IC and a ground pin of the IC when mounting the IC on a printed circuit board,
A storage step of storing the design data and the information data of the IC of the PCB including the capacitance of at least said bypass capacitor,
Stored on the basis of the design data, the inductance H 1 of the wiring from the previous Symbol supply pins to said bypass capacitor, inductance of H 2 wiring from the bypass capacitor to the power supply via, before Kigu Randopin to said bypass capacitor And calculating the wiring inductance H 3 and the wiring inductance H 4 from the bypass capacitor to the ground via,
A calculation step for calculating the capacitance between the power plane layer and the ground plane layer;
Based on the inductance H 1 , the inductance H 2 , the inductance H 3 , the inductance H 4 , the capacitance and the information data of the IC, the impedance between the power pin of the IC and the ground pin of the IC and the A calculation step for calculating the relationship of impedance to frequency;
A calculation step of calculating a required impedance at an operating frequency of the IC based on the information data of the IC;
A step of comparing the required impedance with the impedance between the power supply pin of the IC and the ground pin of the IC with respect to the operating frequency of the IC, and determining whether the bypass capacitor is valid or invalid. How to check the bypass capacitor.
前記ICの動作周波数に対して、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスが前記要求インピーダンス以下の場合をバイパスコンデンサ有効とし、前記インピーダンスが前記要求インピーダンスより大きい場合はバイパスコンデンサ無効と判定することを特徴とする請求項1記載のバイパスコンデンサのチェック方法。 The judgment step is
When the impedance between the power supply pin of the IC and the ground pin of the IC is equal to or lower than the required impedance with respect to the operating frequency of the IC, the bypass capacitor is valid, and when the impedance is larger than the required impedance, the bypass capacitor is invalid. The method of checking a bypass capacitor according to claim 1, wherein the determination is made.
前記出力ステップは、
前記プリント基板CAD上での前記ICの電源ピンや前記ICのグランドピンを強調表示することを特徴とする請求項1または2に記載のバイパスコンデンサのチェック方法。 Further, an output step for outputting the determined result is included,
The output step includes
3. The method of checking a bypass capacitor according to claim 1, wherein a power supply pin of the IC and a ground pin of the IC on the printed circuit board CAD are highlighted.
前記判定ステップによる前記バイパスコンデンサ無効の判定結果に基づいて、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスが有効になる対策内容を表示することを特徴とする請求項3記載のバイパスコンデンサのチェック方法。 The output step is
4. The bypass capacitor according to claim 3, wherein a countermeasure content for enabling an impedance between a power supply pin of the IC and a ground pin of the IC is displayed based on a determination result of invalidity of the bypass capacitor in the determination step. How to check.
少なくとも前記バイパスコンデンサの静電容量を含む前記プリント基板の設計データ及び前記ICの情報データを記憶する記憶手段と、
記憶された前記設計データに基づいて、前記電源ピンから前記バイパスコンデンサまでの配線のインダクタンスH1、前記バイパスコンデンサから電源ビアまでの配線のインダクタンスH2、前記グランドピンから前記バイパスコンデンサまでの配線のインダクタンスH3及び前記バイパスコンデンサからグランドビアまでの配線のインダクタンスH4を計算するインダクタンスの計算手段と、
電源プレーン層とグランドプレーン層間の静電容量を計算する静電容量の計算手段と、
前記インダクタンスH1、前記インダクタンスH2、前記インダクタンスH3、前記インダクタンスH4と前記静電容量及び前記ICの情報データに基づいて、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスと前記インピーダンスの周波数との関係を計算する計算手段と、
前記ICの情報データに基づいて、前記ICの動作周波数における要求インピーダンスを計算する要求インピーダンスの計算手段と、
前記ICの動作周波数に対して、前記ICの電源ピンと前記ICのグランドピンとの間のインピーダンスと前記要求インピーダンスとを比較し、前記バイパスコンデンサの有効無効を判定する判定手段とを含むことを特徴とするバイパスコンデンサのチェック装置。 A bypass capacitor check device provided between a power supply pin of the IC and a ground pin of the IC when mounting the IC on a printed circuit board,
Storage means for storing design data of the printed circuit board including at least the capacitance of the bypass capacitor and information data of the IC;
Based on the stored design data, the inductance H 1 of the wiring from the power supply pin to the bypass capacitor, the inductance H 2 of the wiring from the bypass capacitor to the power supply via, and the wiring from the ground pin to the bypass capacitor calculation means of the inductance of calculating the inductance H 4 wiring inductance H 3 and the bypass capacitor to ground via,
A capacitance calculating means for calculating the capacitance between the power plane layer and the ground plane layer;
Based on the inductance H 1 , the inductance H 2 , the inductance H 3 , the inductance H 4 , the capacitance and the information data of the IC, the impedance between the power pin of the IC and the ground pin of the IC and the A calculation means for calculating the relationship between the impedance and the frequency;
A required impedance calculating means for calculating a required impedance at an operating frequency of the IC based on the information data of the IC;
Determining means for comparing the impedance between the power supply pin of the IC and the ground pin of the IC with the required impedance with respect to the operating frequency of the IC, and determining whether the bypass capacitor is valid or invalid. Bypass capacitor check device.
前記出力手段は、
前記プリント基板CAD上での前記ICの電源ピンや前記ICのグランドピンを強調表示することを特徴とする請求項5に記載のバイパスコンデンサのチェック装置。 Furthermore, an output means for outputting the determined result is included,
The output means includes
6. The bypass capacitor checking device according to claim 5, wherein a power supply pin of the IC and a ground pin of the IC are highlighted on the printed circuit board CAD.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054535A JP4682873B2 (en) | 2006-03-01 | 2006-03-01 | Bypass capacitor check method and check device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054535A JP4682873B2 (en) | 2006-03-01 | 2006-03-01 | Bypass capacitor check method and check device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007234853A JP2007234853A (en) | 2007-09-13 |
JP4682873B2 true JP4682873B2 (en) | 2011-05-11 |
Family
ID=38555134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054535A Expired - Fee Related JP4682873B2 (en) | 2006-03-01 | 2006-03-01 | Bypass capacitor check method and check device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4682873B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4807673B2 (en) | 2008-12-01 | 2011-11-02 | 日本電気株式会社 | Printed circuit board design system and printed circuit board design method |
WO2011151992A1 (en) * | 2010-06-03 | 2011-12-08 | 株式会社村田製作所 | Method of supporting arrangement of capacitor and capacitor arrangement supporting device |
US8990761B2 (en) | 2011-03-29 | 2015-03-24 | Nec Corporation | Decoupling method, appratus for designing power feeding line, and circuit board |
WO2023188051A1 (en) * | 2022-03-30 | 2023-10-05 | 三菱電機株式会社 | Printed substrate design assistance system, design assistance method, program, and recording medium |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175702A (en) * | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | Method for designing circuit |
JP2002016337A (en) * | 2000-06-29 | 2002-01-18 | Sony Corp | Wiring structure check system for printed board |
JP2004192618A (en) * | 2002-11-26 | 2004-07-08 | Matsushita Electric Ind Co Ltd | Layout check system |
JP2005031850A (en) * | 2003-07-09 | 2005-02-03 | Fujitsu Ltd | Power supply noise analysis method |
JP2005157801A (en) * | 2003-11-26 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Method for analyzing power noise of semiconductor integrated circuit |
-
2006
- 2006-03-01 JP JP2006054535A patent/JP4682873B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001175702A (en) * | 1999-12-22 | 2001-06-29 | Sanyo Electric Co Ltd | Method for designing circuit |
JP2002016337A (en) * | 2000-06-29 | 2002-01-18 | Sony Corp | Wiring structure check system for printed board |
JP2004192618A (en) * | 2002-11-26 | 2004-07-08 | Matsushita Electric Ind Co Ltd | Layout check system |
JP2005031850A (en) * | 2003-07-09 | 2005-02-03 | Fujitsu Ltd | Power supply noise analysis method |
JP2005157801A (en) * | 2003-11-26 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Method for analyzing power noise of semiconductor integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2007234853A (en) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4612543B2 (en) | Printed circuit wiring board design support apparatus, printed circuit board design method and program thereof | |
JP4389224B2 (en) | Semiconductor device design method, design support system and program, and semiconductor package | |
US8166447B1 (en) | Power delivery network calculator tool for printed circuit board capacitors | |
JPWO2005081142A1 (en) | Device layout check device and printed circuit board design device | |
WO2005076163A1 (en) | Printed circuit board design method, program thereof, recording medium containing the program, printed circuit board design device using them, and cad system | |
JP4682873B2 (en) | Bypass capacitor check method and check device | |
US20070245274A1 (en) | Integrated circuit design apparatus and method thereof | |
WO2005076164A1 (en) | Printed circuit board return route check method and printed circuit board pattern design cad device | |
JP2001175702A (en) | Method for designing circuit | |
JP2009199338A (en) | Design support device and method for power supply circuit | |
JP5304460B2 (en) | Printed wiring board power circuit design apparatus, printed wiring board power circuit design method and program | |
JP5664649B2 (en) | Capacitor placement support method and capacitor placement support device | |
US20090019405A1 (en) | Integrated circuit device evaluation device, evaluation method, and evaluation program | |
JP2008251571A (en) | Method and program for designing semiconductor integrated circuit | |
JP4283647B2 (en) | Layout check system | |
JPH1097560A (en) | Computer aided design system | |
JP4303576B2 (en) | Design check system, design check method, and design check program | |
JP2002064279A (en) | Method for verifying and designing multilayered circuit board, device for inspecting the same and designing multilayered circuit board and recording medium | |
JP2007299268A (en) | Board layout check system and method | |
JP4540861B2 (en) | Bypass capacitor placement and wiring design support system and program on printed circuit board | |
US20090112558A1 (en) | Method for simultaneous circuit board and integrated circuit switching noise analysis and mitigation | |
JP5708166B2 (en) | Bypass capacitor aggregate replacement method, bypass capacitor aggregate replacement device, and bypass capacitor aggregate replacement program | |
WO2012049988A1 (en) | Power supply circuit design system and power supply circuit design method | |
JP2008225962A (en) | Electromagnetic failure noise analysis method and semiconductor integrated circuit | |
JP2009099047A (en) | Printed circuit board design system, and printed circuit board design method and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081010 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |