JP6198522B2 - Fabrication techniques to increase pressure uniformity in an anodic bonded vapor cell. - Google Patents
Fabrication techniques to increase pressure uniformity in an anodic bonded vapor cell. Download PDFInfo
- Publication number
- JP6198522B2 JP6198522B2 JP2013175327A JP2013175327A JP6198522B2 JP 6198522 B2 JP6198522 B2 JP 6198522B2 JP 2013175327 A JP2013175327 A JP 2013175327A JP 2013175327 A JP2013175327 A JP 2013175327A JP 6198522 B2 JP6198522 B2 JP 6198522B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- vapor cell
- diameter
- sacrificial
- die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
- G04F5/14—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks
- G04F5/145—Apparatus for producing preselected time intervals for use as timing standards using atomic clocks using Coherent Population Trapping
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Ecology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Micromachines (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Ceramic Products (AREA)
- Measuring Fluid Pressure (AREA)
Description
関連出願の相互参照
[0001]本出願は、2010年9月10日出願の米国特許出願第12/879,394号の一部継続出願であり、同出願は、2010年2月4日出願の米国特許仮出願第61/301,497号の利益を主張している。両出願は、参照により本明細書に組み込まれている。
政府の実施権
[0002]米国政府は、米国空軍との政府の契約番号FA8650−07−C−1125の条項に規定される本発明の特定の権利を有するものとする。
Cross-reference of related applications
[0001] This application is a continuation-in-part of US patent application Ser. No. 12 / 879,394, filed Sep. 10, 2010, which is a provisional patent application filed on Feb. 4, 2010. Claims the benefit of 61 / 301,497. Both applications are hereby incorporated by reference.
Government license
[0002] The US Government shall have certain rights in this invention as set forth in the provisions of the Government Contract Number FA8650-07-C-1125 with the US Air Force.
[0003]チップスケール原子時計(CSAC)は、ルビジウム(Rb)などのアルカリ金属の蒸気を含有する蒸気セルを含む。通常、蒸気セルはまた、アルゴン窒素混合バッファガスなどのバッファガスを含有する。蒸気セルを製作する標準的な技法は、空胴を画定する複数のセル構造を有するシリコンウェーハの両側で2つのガラスウェーハを陽極接合することを伴う。アルカリ金属蒸気およびバッファガスは、2つのガラスウェーハ間でセル構造の空胴内に閉じ込められる。 [0003] A chip-scale atomic clock (CSAC) includes a vapor cell containing an alkali metal vapor such as rubidium (Rb). Typically, the vapor cell also contains a buffer gas, such as an argon nitrogen mixed buffer gas. A standard technique for fabricating a vapor cell involves anodic bonding of two glass wafers on either side of a silicon wafer having a plurality of cell structures defining a cavity. Alkali metal vapor and buffer gas are confined in the cavity of the cell structure between two glass wafers.
[0004]陽極接合継手は、ウェーハ間で最初は接触している位置で始まり、表面が静電電位で互いに近づくにつれて広がっていく。このように領域ごとに接合の前面に遅れが出ると、蒸気セル内に圧力差が生じる可能性がある。さらに、Rbのように沸騰温度が低い材料を用いるには、可能な限り低い温度で接合を行う必要があり、そうでない場合、生成される蒸気により接合表面が汚染される可能性がある。したがって、可能な限り速やかに接合の形成を可能にするには、ウェーハが熱くなるにつれて高い電圧を印加する必要がある。この結果、異なる時点で、したがって異なる温度で、蒸気セルが封止される可能性があり、それによって、蒸気セル内に、さらには同じウェーハ上で並列に製作されたセル上に、圧力差が生じる可能性がある。 [0004] Anodically bonded joints begin at a position where they are initially in contact between wafers and spread as the surfaces approach each other with electrostatic potential. Thus, if there is a delay in the front surface of the junction for each region, a pressure difference may occur in the steam cell. Furthermore, in order to use a material having a low boiling temperature such as Rb, it is necessary to perform bonding at the lowest possible temperature. Otherwise, the generated surface may contaminate the bonding surface. Therefore, in order to be able to form a bond as quickly as possible, it is necessary to apply a higher voltage as the wafer gets hot. As a result, the vapor cell can be sealed at different times and therefore at different temperatures, which creates a pressure differential within the vapor cell and also over cells fabricated in parallel on the same wafer. It can happen.
[0005]さらに、2つのガラスウェーハの全体的な厚さ変動により、蒸気セルの一部は、同じ1組のウェーハ上の他の蒸気セルより先に気密封止されることになる。温度が接合機器内で徐々に上昇すると、閉じ込められた気体の一部が遅れて接合される蒸気セルから押し出されるため、この問題はさらに悪化する。さらに、遅れて接合された領域内に閉じ込められたバッファガスを容易に逃す経路がないため、蒸気セル内に圧力差が生じる可能性がある。 [0005] Furthermore, due to the overall thickness variation of the two glass wafers, some of the vapor cells will be hermetically sealed before other vapor cells on the same set of wafers. This problem is exacerbated as the temperature gradually increases in the bonding equipment, as some of the trapped gas is pushed out of the vapor cell to be bonded late. Furthermore, there is no path for easily escaping the buffer gas confined in the delayed bonded area, which can cause a pressure differential in the vapor cell.
[0006]最後に、バッファガスが存在するため、陽極接合を実現するために印加される電圧によりガスの破壊が生じる可能性があり、ガスを通じて接地まで放電またはアークが発生し、接合処理を本質的に短絡させる可能性がある。 [0006] Finally, due to the presence of the buffer gas, the voltage applied to achieve anodic bonding can cause gas breakdown, and a discharge or arc is generated through the gas to ground, essentially joining the process. May be short-circuited.
[0007]1つまたは複数の蒸気セルを製作する方法は、第1の直径を有する第1のウェーハ内に1つまたは複数の蒸気セルダイを形成するステップと、蒸気セルダイの上で第1のウェーハの第1の面に第2のウェーハを陽極接合するステップとを含み、第2のウェーハは第2の直径を有する。蒸気セルダイの上で、第1のウェーハのうち第2のウェーハとは反対側の第2の面上に第3のウェーハが位置決めされ、第3のウェーハは第3の直径を有する。第3のウェーハの上に犠牲ウェーハが配置され、犠牲ウェーハは第1、第2、および第3の直径より大きい直径を有する。犠牲ウェーハの上に、金属化接合板が配置される。第3のウェーハは、犠牲ウェーハが定位置にある間に金属化接合板に電圧が印加されるときに、第1のウェーハの第2の面に陽極接合される。 [0007] A method of fabricating one or more vapor cells includes forming one or more vapor cell dies in a first wafer having a first diameter, and a first wafer over the vapor cell dies. Anodically bonding a second wafer to the first side of the second wafer, the second wafer having a second diameter. On the vapor cell die, a third wafer is positioned on a second surface of the first wafer opposite to the second wafer, the third wafer having a third diameter. A sacrificial wafer is disposed on the third wafer, the sacrificial wafer having a diameter greater than the first, second, and third diameters. A metallized bonding plate is placed on the sacrificial wafer. The third wafer is anodically bonded to the second surface of the first wafer when a voltage is applied to the metallized bonding plate while the sacrificial wafer is in place.
[0008]本発明の特徴は、図面を参照して以下の説明から当業者には明らかになるであろう。図面が典型的な実施形態のみを示し、したがって範囲を限定すると見なされるべきでないと理解した上で、本発明について、添付の図面を使用することによって、さらなる特定性および詳細で記載することとする。 [0008] The features of the present invention will become apparent to those skilled in the art from the following description with reference to the drawings. With the understanding that the drawings depict only typical embodiments and therefore should not be considered as limiting the scope, the invention will be described with additional specificity and detail by using the accompanying drawings. .
[0016]以下の詳細な説明では、当業者であれば本発明を実行できるように、実施形態について十分に詳細に説明する。本発明の範囲から逸脱することなく、他の実施形態も利用できることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではない。 [0016] In the following detailed description, embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that other embodiments may be utilized without departing from the scope of the present invention. The following detailed description is, therefore, not to be construed in a limiting sense.
[0017]チップスケール原子時計(CSAC)内で使用される陽極接合された蒸気セル内で気体圧力の均一性を高める製作技法が提供される。通常、蒸気セルは、複数のセル構造を有するシリコンウェーハなどの基板の両側に1対の光学的に透明なガラスウェーハを陽極接合することによって製作される。これらの蒸気セルは、製作された後、CSAC向けの物理パッケージ内で組み立てられる。 [0017] Fabrication techniques are provided to increase gas pressure uniformity in an anodically bonded vapor cell used in a chip scale atomic clock (CSAC). Typically, a vapor cell is fabricated by anodic bonding a pair of optically clear glass wafers on both sides of a substrate such as a silicon wafer having a plurality of cell structures. After these vapor cells are fabricated, they are assembled in a physical package for CSAC.
[0018]蒸気セルの製作中に気体圧力の均一性を高める1つの手法では、相互接続された通気チャネルを形成する設計特徴をウェーハ表面内に組み込み、それによってウェーハ内の各蒸気セルダイからウェーハの外周への経路が提供される。これらの通気チャネルにより、陽極接合中にウェーハの内部付近の気体とウェーハの外側の気体とを実質上連続する圧力平衡状態にすることが可能になる。気体圧力の均一性を高める別の手法では、陽極接合処理は、温度が上昇するにつれて圧力を絶えず上昇させるように修正される。 [0018] One approach to increasing gas pressure uniformity during the fabrication of a vapor cell incorporates design features in the wafer surface that form interconnected vent channels, thereby allowing each vapor cell die in the wafer to move from the wafer to the wafer. A route to the perimeter is provided. These vent channels allow a gas near the inside of the wafer and a gas outside the wafer to be in a substantially continuous pressure equilibrium during anodic bonding. In another approach to increasing gas pressure uniformity, the anodic bonding process is modified to constantly increase the pressure as the temperature increases.
[0019]上記の手法を組み合わせることもでき、したがって、シリコンウェーハ表面内の通気チャネルを圧力上昇とともに利用することで、処理中に遅れて封止され、したがってより高い温度になる蒸気セルが、より高い気体圧力も有することが可能になる。室温まで冷却されたとき、より高い温度で封止されている蒸気セルでは、より低い温度で封止されている蒸気セルより圧力が低下することになる。気体圧力がより高い場合、すべての蒸気セルの最終圧力が室温でほぼ同じになるように、遅れて封止される蒸気セルを補償することができる。 [0019] The above approaches can also be combined, and therefore, by utilizing a vent channel in the silicon wafer surface with increased pressure, a vapor cell that is later sealed during processing and thus at a higher temperature is more It is also possible to have a high gas pressure. When cooled to room temperature, the vapor cell sealed at a higher temperature will have a lower pressure than the vapor cell sealed at a lower temperature. If the gas pressure is higher, the late sealed steam cell can be compensated so that the final pressure of all the steam cells is approximately the same at room temperature.
[0020]本製作技法のさらなる詳細について、図面を参照して以下に説明する。
[0021]図1は、一実施形態によるCSAC物理パッケージ100を示し、物理パッケージ100は、本手法によって製作された蒸気セルを用いることができる。物理パッケージ100は筐体102を含み、筐体102は、物理パッケージ100の様々な機械および電子構成要素を収容する。これらの構成要素は、ウェーハレベルの微小電子機械システム(MEMS)デバイスとして製作してから、筐体102内で組み立てることができる。通常、物理パッケージ100内のCSAC構成要素には、垂直共振器表面発光レーザ(VCSEL)などのレーザダイ110と、レーザダイ110と光通信する4分の1波長板120と、4分の1波長板120と光通信する蒸気セル130と、蒸気セル130と光通信する光学検出器140とが含まれる。
[0020] Further details of the fabrication technique are described below with reference to the drawings.
[0021] FIG. 1 illustrates a CSAC
[0022]レーザダイ110から放出されるレーザビーム112は、物理パッケージ100の動作中に4分の1波長板120および蒸気セル130を通って光学検出器140まで進むように誘導される。図1に示すように、4分の1波長板120、蒸気セル130、および光学検出器140は、パッケージ102内で、レーザビーム112の光路に対して様々な傾斜角度で取り付けることができる。これらの構成要素を傾斜させることで、再びVCSEL内へ反射結合するのを低減させ、それによってCSACの安定性を高める。
[0022] The
[0023]物理パッケージ100内の様々な構成要素は、1組の足場構造によって筐体102内の異なるレベルで位置決めされる。図1に示すように、筐体102内の底面104に下部足場150が取り付けられる。下部足場150は、レーザダイ110を支持する下部層152と、レーザダイ110より上で4分の1波長板120を支持する中間層154と、4分の1波長板120より上で蒸気セル130を支持する上部層156とを含む。筐体102内の上面106には、上部足場構造160が取り付けられる。光学検出器140は、蒸気セル130より上で上部足場構造160に取り付けられる。
[0023] Various components within the
[0024]蒸気セル130は、ガラスウェーハなどの1対の光学的に透明なウェーハ132および134を含み、ウェーハ132および134は、シリコンウェーハなどの基板136の両側に陽極接合される。例示的なガラスウェーハは、パイレックス(登録商標)ガラスまたは類似のガラスを含む。蒸気セル130内に画定される少なくとも1つのチャンバ138により、レーザダイ110と光学検出器140との間にレーザビーム112の光路が提供される。
[0024] The
[0025]蒸気セル130を製作してから物理パッケージ100内で組み立てる1つの手法では、最初に基板136の底側にウェーハ132を陽極接合し、その後、ルビジウムまたは他のアルカリ金属(液体または固体状)をチャンバ138内へ堆積させる。次いで、基板136の反対側にウェーハ134を陽極接合して、蒸気セル130を形成する。通常、そのような接合は、約250℃〜約400℃の温度で実現される。接合処理は、ウェーハ132、134および基板136が高真空下にある状態、またはアルゴン窒素混合気体などのバッファガスで埋め戻された状態で実行される。バッファガスが使用されるときは、蒸気セル130向けの成分を含有する製造機器が排気された後、バッファガスがチャンバ138内へ埋め戻される。したがって、接合が完了して蒸気セル130が封止されたとき、アルカリ金属および任意選択のバッファガスはチャンバ138内に閉じ込められている。
[0025] In one approach to fabricating the
[0026]陽極接合処理中、ナトリウムなどの可動イオンを含有するガラスウェーハはシリコンウェーハに接触し、ガラスウェーハとシリコンウェーハの両方に対する電気接点が得られる。ガラスウェーハとシリコンウェーハはどちらも少なくとも約200℃まで加熱され、ガラスウェーハ電極は、シリコンウェーハに対して少なくとも約200V負になる。これにより、ガラス中のナトリウムが負の電極の方へ動き、ガラスとシリコンとの間の間隙の両端でさらなる電圧の降下が可能になり、より密接な接点が得られる。同時に、酸素イオンがガラスから解放されてシリコンの方へ流れ、ガラス中のシリコンとシリコンウェーハ中のシリコンとの間でブリッジの形成を促し、それによって非常に強い接合が形成される。陽極接合処理は、大気を優に上回って高真空まで多種多様な背景ガスおよび圧力で操作することができる。気体圧力が高くなればなるほど、熱伝達が改善されて処理が速くなる。Rb蒸気セルの場合、バッファガスの存在下で、可能な限り低い温度で接合を形成することが望ましい。 [0026] During the anodic bonding process, a glass wafer containing mobile ions such as sodium contacts the silicon wafer and electrical contacts to both the glass wafer and the silicon wafer are obtained. Both glass and silicon wafers are heated to at least about 200 ° C., and the glass wafer electrode is at least about 200V negative with respect to the silicon wafer. This moves the sodium in the glass towards the negative electrode, allowing further voltage drops across the gap between the glass and silicon, resulting in a closer contact. At the same time, oxygen ions are released from the glass and flow towards the silicon, facilitating the formation of a bridge between the silicon in the glass and the silicon in the silicon wafer, thereby forming a very strong bond. The anodic bonding process can be operated with a wide variety of background gases and pressures well above the atmosphere to high vacuum. The higher the gas pressure, the better the heat transfer and the faster the process. In the case of an Rb vapor cell, it is desirable to form a junction at the lowest possible temperature in the presence of a buffer gas.
[0027]陽極接合処理は、接合処理中により高い電圧を印加することによって向上させることができるが、気体の存在下で電圧を高くするとアークが発生する可能性がある。アークは、気体のタイプ、圧力、および電極間の距離に応じて発生する。アークの発生は、接地への経路をより大きくし、したがってアークの発生に必要な電位を増大させることによって軽減することができる。 [0027] Although the anodic bonding process can be improved by applying a higher voltage during the bonding process, increasing the voltage in the presence of gas can cause an arc. The arc is generated depending on the type of gas, the pressure, and the distance between the electrodes. Arcing can be mitigated by making the path to ground larger and thus increasing the potential required for arcing.
[0028]気体のタイプおよび圧力を変更できない場合、電極間の距離を増大させることで、より高い電圧を印加する方法を提供することができる。これは、蒸気セルの上部ガラスウェーハと高電圧源との間に挿入された犠牲ガラスウェーハを使用することによって行うことができる。犠牲ガラスウェーハは、蒸気セルウェーハより大きい直径を有する。これにより、処理の開始時に印加電圧をはるかに高くすることが可能になり、はるかに改善された接合環境が提供される。たとえば、より高い印加電圧は、約800ボルト〜約1200ボルトとすることができる。 [0028] If the gas type and pressure cannot be changed, increasing the distance between the electrodes can provide a way to apply a higher voltage. This can be done by using a sacrificial glass wafer inserted between the upper glass wafer of the vapor cell and the high voltage source. The sacrificial glass wafer has a larger diameter than the vapor cell wafer. This allows a much higher applied voltage at the start of the process and provides a much improved bonding environment. For example, the higher applied voltage can be about 800 volts to about 1200 volts.
[0029]犠牲ガラスウェーハは、シリコンへの接合に使用される蒸気セルガラスウェーハと同じタイプのものであり、したがって可動イオンに電流を流すことが可能になる。犠牲ウェーハに対してより大きい直径を使用することによって、高電圧電極と接地電位に近いシリコンウェーハの上面との距離が増大する。これにより、アークを発生させることなく、より高い電圧で接合をもたらすことが可能になる。さらに、ナトリウムイオンが犠牲ガラスウェーハに入ることができるため、普通なら蒸気セルの上部ガラスウェーハの上にたまるはずの余分なナトリウムが最小になる。これにより、普通ならガラスウェーハ上で見られる孔食がほとんどなくなり、ガラスを通る光路がよりはっきりする。犠牲ガラスウェーハに対するさらなる詳細は、図5に関して以下で説明する。 [0029] The sacrificial glass wafer is of the same type as the vapor cell glass wafer used for bonding to silicon, thus allowing current to flow through the mobile ions. By using a larger diameter for the sacrificial wafer, the distance between the high voltage electrode and the top surface of the silicon wafer close to ground potential is increased. This makes it possible to bring the junction at a higher voltage without generating an arc. Further, since sodium ions can enter the sacrificial glass wafer, there is minimal excess sodium that would otherwise accumulate on the upper glass wafer of the vapor cell. This eliminates the pitting corrosion that would otherwise be seen on a glass wafer and makes the optical path through the glass clearer. Further details on the sacrificial glass wafer are described below with respect to FIG.
[0030]図2は、ウェーハ層上に形成されたCSAC物理パッケージ向けの蒸気セルダイ200の一実施形態を示す。蒸気セルダイ200はシリコン基板205を含み、シリコン基板205内には、第1のチャンバ210、第2のチャンバ220、および少なくとも1つの接続経路215が形成されている。チャンバ210、220および経路215は、上記の陽極接合を使用してガラスウェーハ(ガラスウェーハ132、134など)間で蒸気セルダイ200内に封止されている。
[0030] FIG. 2 illustrates one embodiment of a vapor cell die 200 for a CSAC physical package formed on a wafer layer. The vapor cell die 200 includes a
[0031]図2に示す実施形態の場合、チャンバ210は、物理パッケージ向けの光路の一部を構成しており、汚染物質および沈澱物がない状態で維持する必要がある。ルビジウムまたは他のアルカリ金属(全体として235で示す)は、液体または固体としてチャンバ220内に堆積する。接続経路215により、アルカリ金属蒸気分子が第2のチャンバ220から第1のチャンバ210へ進むための「曲がりくねった経路」(全体として230で示す)が確立される。気体分子の力学のため、アルカリ金属蒸気分子は経路215を平滑に流れるのではなく、経路215の壁に当たって跳ね返り、壁から動けなくなることが多い。一実施形態では、第2のチャンバ220は、アルカリ金属蒸気が第2のチャンバ220から移動するのをさらに遅くするために、浅いトレンチ245を除いて経路215から分離されている。
[0031] For the embodiment shown in FIG. 2,
[0032]CSAC物理パッケージでの使用に適した蒸気セルの製作に関するさらなる詳細は、2010年9月1日出願の米国特許出願第12/873,441号に記載されている。同出願は、米国特許出願公開第2011/0187464号として公開されており、その開示は、参照により本明細書に組み込まれている。 [0032] Further details regarding the fabrication of vapor cells suitable for use in CSAC physics packages are described in US patent application Ser. No. 12 / 873,441, filed Sep. 1, 2010. This application is published as US Patent Application Publication No. 2011/0187464, the disclosure of which is incorporated herein by reference.
[0033]すでに論じたように、陽極接合継手は、ウェーハ間で最初は接触している位置で始まり、表面が静電電位で互いに近づくにつれて広がっていく。このように領域ごとに接合の前面に遅れが出ると、接合の前面がともに動いて気体がウェーハ間から出るための経路がなくなった場合、圧力差が生じる可能性がある。この結果、製作された蒸気セルにおいてバッファガスの均一性が不十分になる可能性がある。 [0033] As previously discussed, anodic bonding joints begin at a position where they are initially in contact between wafers and spread as the surfaces approach each other at electrostatic potential. Thus, if there is a delay in the front surface of the bonding for each region, a pressure difference may occur when the front surface of the bonding moves together and there is no path for gas to exit between the wafers. As a result, the uniformity of the buffer gas may be insufficient in the manufactured vapor cell.
[0034]さらに、Rbのように融解温度が低い材料を使用するには、可能な限り低い温度で接合を行う必要があり、そうでない場合、生成される蒸気により接合表面が汚染される可能性がある。したがって、可能な限り速やかに接合の形成を可能にするには、ウェーハが熱くなるにつれて高い電圧を印加する必要がある。この結果、異なる時点で、したがって異なる温度で、蒸気セルが封止される可能性があり、またそれによって、製作された蒸気セル内に圧力差が生じる可能性がある。製作された蒸気セル内でバッファガスの均一性が不十分になるという問題は、以下に論じる技法を使用して解決することができる。 [0034] Furthermore, the use of materials with low melting temperatures, such as Rb, requires that bonding be performed at the lowest possible temperature, otherwise the bonding surface can be contaminated by the generated steam. There is. Therefore, in order to be able to form a bond as quickly as possible, it is necessary to apply a higher voltage as the wafer gets hot. As a result, the steam cell can be sealed at different times and therefore at different temperatures, which can cause pressure differences within the fabricated steam cell. The problem of insufficient buffer gas uniformity within the fabricated vapor cell can be solved using the techniques discussed below.
[0035]1つの手法では、シリコンウェーハの表面内に通気チャネルを形成して、陽極接合中に気体がウェーハの外周へ逃げるための経路を提供する。この手法を図3に示す。図3は、CSAC内で使用される蒸気セルを製作するウェーハ300を示す。ウェーハ300は、複数の蒸気セルダイ302と、蒸気セルダイ302を取り囲んで相互接続された通気チャネル304とを含む。蒸気セルダイ302および通気チャネル304は、ウェーハ300の内部表面領域306内に位置する。通気チャネル304は、蒸気セルダイ302を形成するために使用されるのと同じ処理で形成することができる。
[0035] In one approach, vent channels are formed in the surface of the silicon wafer to provide a path for gas to escape to the periphery of the wafer during anodic bonding. This technique is shown in FIG. FIG. 3 shows a
[0036]通気チャネル304により、各蒸気セルダイからの気体がウェーハ300の外周308の外側へ進むための少なくとも1つの経路が提供される。通気チャネル304により、ガラスウェーハをウェーハ300の両側に陽極接合する間、内部表面領域306への気体を外周308の外側の気体と実質上連続する圧力平衡状態にすることが可能になる。
[0036] The
[0037]気体圧力の均一性を高める別の手法では、陽極接合処理は、温度(ケルビン度または絶対度で測定される)が上昇するにつれて圧力を絶えず上昇させるように修正される。この手法では、シリコンウェーハなどの第1のウェーハの陽極接合は、第1のウェーハをガラスウェーハなどの第2のウェーハに陽極接合する間に第1のウェーハの温度を所定の速度で増大させることによって実施される。シリコンウェーハは複数のダイを有し、各ダイは少なくとも1つのチャンバを有する。陽極接合中に温度が増大するにつれて、第1のウェーハと第2のウェーハとの間の気体圧力も所定の速度で増大する。 [0037] In another approach to increasing gas pressure uniformity, the anodic bonding process is modified to constantly increase the pressure as the temperature (measured in Kelvin or absolute) increases. In this approach, anodic bonding of a first wafer, such as a silicon wafer, increases the temperature of the first wafer at a predetermined rate while anodically bonding the first wafer to a second wafer, such as a glass wafer. Implemented by: A silicon wafer has a plurality of dies, each die having at least one chamber. As the temperature increases during anodic bonding, the gas pressure between the first wafer and the second wafer also increases at a predetermined rate.
[0038]たとえば、一実装形態では、温度が陽極接合中に約150℃(423°K)から約250℃(523°K)に増大すると、圧力は約100トルから約600トルに増大する。別の例では、圧力の開始値を約100〜300トルとし、終了値を約500〜600トルとすることができる。 [0038] For example, in one implementation, as the temperature increases from about 150 ° C. (423 ° K) to about 250 ° C. (523 ° K) during anodic bonding, the pressure increases from about 100 Torr to about 600 Torr. In another example, the pressure start value can be about 100-300 torr and the end value can be about 500-600 torr.
[0039]上記の手法を組み合わせることもでき、したがって、ウェーハ表面内の通気チャネルを圧力上昇とともに利用することで、処理中に遅れて封止され、したがってより高い温度になる蒸気セルが、より高い気体圧力も有することが可能になる。室温まで冷却されたとき、より高い温度で封止されている蒸気セルでは、より低い温度で封止されている蒸気セルより圧力が低下することになる。気体圧力がより高い場合、すべての蒸気セルの最終圧力が室温でほぼ同じになるように、遅れて封止される蒸気セルを補償することができる。圧力と温度の比を一定に保つことによって、理想気体の法則により、n(セル内の気体のモル密度)がウェーハ全体で一定のまま維持されることになる。 [0039] The above approaches can also be combined, thus utilizing a vent channel in the wafer surface with increased pressure will result in a higher vapor cell that is lately sealed during processing and therefore at a higher temperature. It is also possible to have gas pressure. When cooled to room temperature, the vapor cell sealed at a higher temperature will have a lower pressure than the vapor cell sealed at a lower temperature. If the gas pressure is higher, the late sealed steam cell can be compensated so that the final pressure of all the steam cells is approximately the same at room temperature. By keeping the pressure to temperature ratio constant, n (molar density of gas in the cell) is maintained constant throughout the wafer according to the ideal gas law.
[0040]図4は、別の実施形態によるCSAC物理パッケージ400を示す。物理パッケージ400は筐体402を含み、筐体402は、CSACの様々な機械および電子構成要素を収容する。これらの構成要素は、ウェーハレベルの微小電子機械システム(MEMS)デバイスとして製作してから、物理パッケージ400内で組み立てることができる。通常、物理パッケージ400内のCSAC構成要素には、垂直共振器表面発光レーザ(VCSEL)などのレーザダイ410と、レーザダイ410と光通信する4分の1波長板420と、4分の1波長板420と光通信する蒸気セル430と、蒸気セル430と光通信する第1の光学検出器440とが含まれる。レーザダイ410から放出されるレーザビーム412は、CSACの動作中に4分の1波長板420および蒸気セル430を通って光学検出器440まで進むように誘導される。
[0040] FIG. 4 shows a CSAC
[0041]筐体402は本体403を含み、本体403は、物理パッケージ400の構成要素を保持する空胴404を画定する。筐体402はまた、空胴404内の構成要素を密閉するために空胴404の上に嵌合するように構成された蓋405を含む。蓋405を本体403に封止するには、はんだ406を使用することができる。空胴404は、本体403内で側面407および底面411によって画定される。側面407は、下部ステップ408および上部ステップ409を有し、以下でさらに説明するように、これらのステップは底面411とともに、CSACの様々な構成要素を高くした位置で支持する。筐体402は、たとえば高温コファイヤセラミック(HTCC)材料などのセラミック材料から作ることができる。
The
[0042]物理パッケージ400の様々な構成要素は、1組の足場構造によって筐体402内で異なるレベルに位置決めされる。これらの足場構造は通常、枠の間につるされたテザーなどの膜と、膜に取り付けられたダイなどの補強部材とを含む。たとえば、枠および補強部材はシリコンから構成することができ、膜はポリイミドから構成することができる。
[0042] The various components of the
[0043]図4に示すように、本体403内では底面411に下部足場構造450が取り付けられる。下部足場構造450は、枠455に取り付けられているテザー454に結合された足場ダイ452を含む。レーザダイ410は、第2の光学検出器442および表面実装技術(SMT)による抵抗器などの抵抗器444を含む他の電子構成要素とともに、ダイ452の上面に取り付けられる。下部足場構造450およびその上の構成要素は、下部ステップ408上のそれぞれのパッドに接続された複数のワイアボンド456によって本体403に電気的に接続される。
[0043] As shown in FIG. 4, the
[0044]中間足場構造460は、枠465に取り付けられているテザー464に結合された足場ダイ462を含む。足場ダイ462は、レーザビーム412の通過を可能にする開口を有する。中間足場構造460は傾斜特徴466を有し、傾斜特徴466上には、接着剤などによって4分の1波長板420が取り付けられる。図4に示すように、4分の1波長板420は傾斜特徴466上に、レーザビーム412の光路に対して事前に選択された傾斜角度で取り付けることができる。中間足場構造460は上面467を有し、上面467上には、接着剤などによって蒸気セル430が取り付けられる。中間足場構造460は、エポキシなどの接着剤または他の適した取付け方法によって、スペーサ470の下面472に取り付けられる。
[0044] The
[0045]上部足場構造480は、スペーサ470の上に位置決めされており、枠485に取り付けられているテザー484に結合された足場ダイ482を含む。光学検出器440は、蒸気セル430より上でダイ482に取り付けられる。蒸気セル430はまた、複数のはんだボール484によってダイ482に取り付けられており、はんだボール484は、光学検出器440と蒸気セル430を互いから隔置された状態で維持する。上部足場構造480は、エポキシなどの接着剤または他の適した取付け方法によって、スペーサ470の上面474に取り付けられる。
[0045] The
[0046]スペーサ470は、開口476を画定するワッシャの形状とすることができ、開口476内に蒸気セル430が位置する。スペーサ470は、上部足場構造480および中間足場構造460に対する電気接点を提供する相互接続配線477を含む。スペーサ470はまた、蒸気セル430にバイアス磁場を提供する磁気コイル巻線478を含む。スペーサ470は、エポキシなどの接着剤によって筐体402の上部ステップ409に取り付けられる。金のスタッドバンプなどの複数の金属スタッドバンプ479により、スペーサ470から筐体402および足場構造460、480への電気的接続が提供される。スペーサ470は、低温コファイヤセラミック(LTCC)材料などのセラミック材料から作ることができる。
[0046] The
[0047]蒸気セル430は、下部ガラスウェーハ432および上部ガラスウェーハ434を含む1対の光学的に透明なガラスウェーハを含み、下部ガラスウェーハ432および上部ガラスウェーハ434は、シリコンウェーハ436などの基板の両側に陽極接合される。蒸気セル430内の少なくとも1つのチャンバ438により、レーザダイ410と光学検出器440との間にレーザビーム412の光路が提供される。
[0047] The
[0048]蒸気セル430を製作してから筐体402内で組み立てるには、最初に基板436の底側に下部ガラスウェーハ432を陽極接合し、その後、ルビジウムまたは他のアルカリ金属をチャンバ438内へ堆積させる。次いで、基板436の反対側に上部ガラスウェーハ434を陽極接合して、蒸気セル430を形成する。接合処理は、ウェーハガラス432、434およびシリコンウェーハ436が高真空下にある状態、または任意選択でバッファガスで埋め戻された状態で実行される。接合が完了して蒸気セル430が封止されたとき、アルカリ金属および任意選択のバッファガスはチャンバ438内に閉じ込められている。
[0048] To make the
[0049]上記で論じたように、ガラスウェーハの陽極接合は、蒸気セルの上部ガラスウェーハと高電圧源との間に挿入された犠牲ガラスウェーハを使用することによって向上させることができる。図5は、向上させた陽極接合手法で使用されるウェーハ構成500を示す。蒸気セル502が部分的に形成されており、シリコンウェーハなどの第1のウェーハ504と、第1のウェーハ504の片側に陽極接合されたガラスウェーハなどの第2のウェーハ506とを含む。第1のウェーハ504の反対側には、ガラスウェーハなどの第3のウェーハ508が位置決めされる。図5に示すように、第1のウェーハ504、第2のウェーハ506、および第3のウェーハ508はすべて、実質上同じ直径D−1を有する。
[0049] As discussed above, anodic bonding of glass wafers can be enhanced by using a sacrificial glass wafer inserted between the upper glass wafer of the vapor cell and the high voltage source. FIG. 5 shows a
[0050]第3のウェーハ508と高電圧源に接続された金属化接合板512との間には、犠牲ガラスウェーハなどの犠牲ウェーハ510が挿入される。犠牲ウェーハ510は、直径D−1より大きい直径D−2を有する。犠牲ウェーハに対してより大きい直径を使用することによって、金属化接合板512の露出部分514から接地電位付近のシリコンウェーハの接合表面までの距離が増大する。犠牲ウェーハ510の直径D−2は、第3のウェーハ508が第1のウェーハ504に陽極接合されるときにアークの発生を防止するのに十分なほど大きい。
[0050] A
[0051]図6は、ウェーハ層上に形成されたCSAC物理パッケージ向けの蒸気セルダイ600の一実施形態を示す。蒸気セルダイ600は、シリコン基板などの基板605を含み、基板605内には、第1のチャンバ610、第2のチャンバ615、および少なくとも1つの接続経路620が形成されている。チャンバ610、615および経路620は、上記の陽極接合を使用してガラスウェーハ間で蒸気セルダイ600内に封止することができる。第1のチャンバ610は、CSAC向けの光路の一部を構成する。接続経路620により、アルカリ金属蒸気分子が第2のチャンバ615から第1のチャンバ610へ進むための「曲がりくねった経路」が確立される。
[0051] FIG. 6 illustrates one embodiment of a vapor cell die 600 for a CSAC physics package formed on a wafer layer. The vapor cell die 600 includes a
[0052]前述のように、シリコンウェーハの表面内に通気チャネルを形成して、陽極接合中に気体がウェーハの外周へ逃げるための経路を提供することができる。図7は、この手法の別の実施形態を示す。この実施形態では、蒸気セルを製作するためにシリコンウェーハ700が使用される。ウェーハ700は、複数の蒸気セルダイ702と、蒸気セルダイ702を取り囲んで相互接続された通気チャネル704とを含む。蒸気セルダイ702および通気チャネル704は、ウェーハ700の内部表面領域706内に位置する。通気チャネル704は、蒸気セルダイ702を形成するために使用されるのと同じ処理で形成することができる。
[0052] As described above, vent channels can be formed in the surface of the silicon wafer to provide a path for gas to escape to the outer periphery of the wafer during anodic bonding. FIG. 7 shows another embodiment of this approach. In this embodiment, a
[0053]通気チャネル704により、各蒸気セルダイからの気体がウェーハ700の外周708の外側へ進むための複数の経路が提供される。通気チャネル704により、ガラスウェーハをウェーハ700の両側に陽極接合する間、内部表面領域706の気体と外周708の外側の気体とを実質上連続する圧力平衡状態にすることが可能になる。
[0053] The
例示的実施形態
[0054]実施例1は、1つまたは複数の蒸気セルを製作する方法を含み、この方法は、内部表面領域および外周を有し、第1の直径を有する第1のウェーハ内に、1つまたは複数の蒸気セルダイを形成するステップと、蒸気セルダイの上で第1のウェーハの第1の面に、第2の直径を有する第2のウェーハを陽極接合するステップと、蒸気セルダイの上で、第1のウェーハのうち第2のウェーハとは反対側の第2の面上に、第3の直径を有する第3のウェーハを位置決めするステップと、第3のウェーハの上に、第1、第2、および第3の直径より大きい直径を有する犠牲ウェーハを配置するステップと、犠牲ウェーハの上に金属化接合板を配置するステップと、犠牲ウェーハが定位置にある間に金属化接合板に電圧が印加されるときに、第1のウェーハの第2の面に第3のウェーハを陽極接合するステップとを含む。
Exemplary Embodiment
[0054] Example 1 includes a method of fabricating one or more vapor cells, wherein the method includes one in a first wafer having an inner surface region and an outer periphery and having a first diameter. Or forming a plurality of vapor cell dies, anodically bonding a second wafer having a second diameter to the first surface of the first wafer on the vapor cell dies, and on the vapor cell die, Positioning a third wafer having a third diameter on a second surface of the first wafer opposite to the second wafer; and on the third wafer, the first, Placing a sacrificial wafer having a diameter greater than the second and third diameters, placing a metallized bond plate on the sacrificial wafer, and applying a voltage to the metallized bond plate while the sacrificial wafer is in place. Is applied, the first A third wafer to the second surface of Eha and a step of anodic bonding.
[0055]実施例2は、実施例1に記載の方法を含み、第1のウェーハはシリコンウェーハを構成し、第2および第3のウェーハはそれぞれガラスウェーハを構成する。
[0056]実施例3は、実施例1および2のいずれかに記載の方法を含み、犠牲ウェーハはガラスウェーハを構成する。
[0055] Example 2 includes the method described in Example 1, wherein the first wafer constitutes a silicon wafer and the second and third wafers each constitute a glass wafer.
[0056] Example 3 includes the method of any of Examples 1 and 2, wherein the sacrificial wafer comprises a glass wafer.
[0057]実施例4は、実施例1〜3のいずれかに記載の方法を含み、犠牲ウェーハの直径は、金属化接合板に電圧が印加されるときにアークの発生を防止するのに十分なほど大きい。 [0057] Example 4 includes the method of any of Examples 1-3, wherein the sacrificial wafer diameter is sufficient to prevent arcing when a voltage is applied to the metallized bonded plate. It ’s so big.
[0058]実施例5は、実施例1〜4のいずれかに記載の方法を含み、第1のウェーハ内に1つまたは複数の相互接続された通気チャネルを形成するステップをさらに含み、これらの通気チャネルにより、1つまたは複数の蒸気セルダイからの気体が第1のウェーハの外周の外側へ進むための少なくとも1つの経路が提供される。 [0058] Example 5 includes the method of any of Examples 1-4, further comprising forming one or more interconnected vent channels in the first wafer, and The vent channel provides at least one path for gas from one or more vapor cell dies to travel outside the outer circumference of the first wafer.
[0059]実施例6は、実施例5に記載の方法を含み、通気チャネルにより、第2および第3のウェーハを第1のウェーハに陽極接合する間、第1のウェーハの内部表面領域の気体と第1のウェーハの外周の外側の気体とを実質上連続する圧力平衡状態にすることが可能になる。 [0059] Example 6 includes the method of Example 5, wherein the gas in the inner surface area of the first wafer is anodic bonded by the vent channel to the first and second wafers. And a gas outside the outer periphery of the first wafer can be brought into a substantially continuous pressure equilibrium state.
[0060]実施例7は、実施例1〜6のいずれかに記載の方法を含み、1つまたは複数の蒸気セルは、チップスケール原子時計の物理パッケージ向けに構成される。
[0061]実施例8は、実施例1〜7のいずれかに記載の方法を含み、1つまたは複数の蒸気セルダイはそれぞれ基板を備え、この基板は、第1のチャンバと、第2のチャンバと、第1のチャンバと第2のチャンバの間の少なくとも1つの接続経路とを有する。
[0060] Example 7 includes the method described in any of Examples 1-6, wherein the one or more vapor cells are configured for a physical package of a chip scale atomic clock.
[0061] Example 8 includes the method of any of Examples 1-7, wherein the one or more vapor cell dies each comprise a substrate, the substrate comprising a first chamber and a second chamber. And at least one connection path between the first chamber and the second chamber.
[0062]実施例9は、実施例1〜8のいずれかに記載の方法を含み、陽極接合中、第1のウェーハの温度は所定の速度で上昇する。
[0063]実施例10は、実施例9に記載の方法を含み、温度が上昇するにつれて気体圧力が所定の速度で上昇する。
[0062] Example 9 includes the method of any of Examples 1-8, wherein the temperature of the first wafer increases at a predetermined rate during anodic bonding.
[0063] Example 10 includes the method described in Example 9, wherein the gas pressure increases at a predetermined rate as the temperature increases.
[0064]実施例11は、実施例10に記載の方法を含み、気体圧力は、陽極接合中に約100トルから約600トルまで上昇する。
[0065]実施例12は、複数の蒸気セルダイを備え、内部表面領域および外周を有し、第1の直径を有する第1のウェーハを備える蒸気セルを製作するウェーハ構成を含む。蒸気セルダイの上で第1のウェーハの第1の面に、第1の直径と実質上同じ第2の直径を有する第2のウェーハが陽極接合される。蒸気セルダイの上で、第1のウェーハのうち第2のウェーハとは反対側の第2の面上に、第1および第2の直径と実質上同じ第3の直径を有する第3のウェーハが配置される。第3のウェーハの上に、第1、第2、および第3の直径より大きい直径を有する犠牲ウェーハが配置される。犠牲ウェーハの直径は、第1のウェーハに第3のウェーハが陽極接合されるときにアークの発生を防止するのに十分なほど大きい。
[0064] Example 11 includes the method described in Example 10, wherein the gas pressure is increased from about 100 torr to about 600 torr during anodic bonding.
[0065] Example 12 includes a wafer configuration that produces a vapor cell comprising a plurality of vapor cell dies, a first wafer having an inner surface region and an outer periphery, and having a first diameter. A second wafer having a second diameter substantially the same as the first diameter is anodically bonded onto the first surface of the first wafer on the vapor cell die. On the vapor cell die, a third wafer having a third diameter substantially the same as the first and second diameters on a second surface of the first wafer opposite the second wafer. Be placed. A sacrificial wafer having a diameter greater than the first, second, and third diameters is disposed on the third wafer. The diameter of the sacrificial wafer is large enough to prevent arcing when the third wafer is anodically bonded to the first wafer.
[0066]実施例13は、実施例12に記載のウェーハ構成を含み、第1のウェーハはシリコンウェーハを構成し、第2および第3のウェーハはそれぞれガラスウェーハを構成する。 [0066] Example 13 includes the wafer configuration described in Example 12, wherein the first wafer constitutes a silicon wafer and the second and third wafers each constitute a glass wafer.
[0067]実施例14は、実施例12および13のいずれかに記載のウェーハ構成を含み、犠牲ウェーハはガラスウェーハを構成する。
[0068]実施例15は、実施例12〜14のいずれかに記載のウェーハ構成を含み、第1のウェーハ内に複数の相互接続された通気チャネルをさらに備え、これらの通気チャネルにより、蒸気セルダイからの気体が第1のウェーハの外周の外側へ進むための少なくとも1つの経路が提供される。
[0067] Example 14 includes the wafer configuration described in any of Examples 12 and 13, wherein the sacrificial wafer comprises a glass wafer.
[0068] Example 15 includes the wafer configuration of any of Examples 12-14, further comprising a plurality of interconnected vent channels in the first wafer, the vent channels providing a vapor cell die. At least one path is provided for the gas from to travel outside the outer circumference of the first wafer.
[0069]実施例16は、実施例15に記載のウェーハ構成を含み、通気チャネルにより、第2および第3のウェーハが第1のウェーハに陽極接合されるとき、第1のウェーハの内部表面領域の気体と第1のウェーハの外周の外側の気体とを実質上連続する圧力平衡状態にすることが可能になる。 [0069] Example 16 includes the wafer configuration described in Example 15, wherein the inner surface area of the first wafer when the second and third wafers are anodically bonded to the first wafer by the vent channel. And the gas outside the outer periphery of the first wafer can be brought into a substantially continuous pressure equilibrium state.
[0070]実施例17は、実施例12〜16のいずれかに記載のウェーハ構成を含み、第3のウェーハと金属化接合板との間に犠牲ウェーハが配置される。
[0071]実施例18は、実施例12〜17のいずれかに記載のウェーハ構成を含み、蒸気セルダイは、チップスケール原子時計の物理パッケージ向けに構成される。
[0070] Example 17 includes the wafer configuration of any of Examples 12-16, wherein a sacrificial wafer is disposed between the third wafer and the metallized bonding plate.
[0071] Example 18 includes the wafer configuration described in any of Examples 12-17, and the vapor cell die is configured for a physical package of a chip scale atomic clock.
[0072]実施例19は、実施例12〜18のいずれかに記載のウェーハ構成を含み、蒸気セルダイはそれぞれ基板を備え、この基板は、第1のチャンバと、第2のチャンバと、第1のチャンバと第2のチャンバの間の少なくとも1つの接続経路とを有する。 [0072] Example 19 includes a wafer configuration as described in any of Examples 12-18, each of the vapor cell dies comprising a substrate, the substrate comprising a first chamber, a second chamber, and a first chamber At least one connection path between the first chamber and the second chamber.
[0073]実施例20は、複数の蒸気セルを製作する方法を含み、この方法は、第1の直径を有するシリコンウェーハ内に複数の蒸気セルダイを形成するステップと、蒸気セルダイの上でシリコンウェーハの第1の面に、第1の直径と実質上同じ第2の直径を有する第1のガラスウェーハを陽極接合するステップと、蒸気セルダイの上で、シリコンウェーハのうち第1のガラスウェーハとは反対側の第2の面上に、第1および第2の直径と実質上同じ第3の直径を有する第2のガラスウェーハを位置決めするステップと、第2のガラスウェーハの上に、第1、第2、および第3の直径より大きい直径を有する犠牲ガラスウェーハを配置するステップと、犠牲ガラスウェーハの上に金属化接合板を配置するステップと、犠牲ガラスウェーハが定位置にある間に金属化接合板に電圧が印加されるときに、シリコンウェーハの第2の面に第2のガラスウェーハを陽極接合するステップとを含み、犠牲ガラスウェーハの直径は、金属化接合板に電圧が印加されるときにアークの発生を防止するのに十分なほど大きい。 [0073] Example 20 includes a method of fabricating a plurality of vapor cells, the method comprising forming a plurality of vapor cell dies in a silicon wafer having a first diameter, and a silicon wafer on the vapor cell dies. Anodic bonding a first glass wafer having a second diameter substantially the same as the first diameter to the first surface of the silicon wafer, and on the vapor cell die, the first glass wafer of the silicon wafer is Positioning a second glass wafer having a third diameter substantially the same as the first and second diameters on an opposite second surface; and on the second glass wafer, Placing a sacrificial glass wafer having a diameter greater than the second and third diameters, placing a metallized bonding plate on the sacrificial glass wafer, and placing the sacrificial glass wafer in place Anodic bonding a second glass wafer to the second surface of the silicon wafer when a voltage is applied to the metallized bonding plate during the process, wherein the diameter of the sacrificial glass wafer is Large enough to prevent arcing when voltage is applied.
[0074]本発明は、本発明の本質的な特性から逸脱することなく、他の特有の形態で実施することができる。記載の実施形態は、あらゆる点で限定ではなく例示のみを目的とすると見なされるものとする。したがって、本発明の範囲は、上記の説明ではなく添付の特許請求の範囲によって示される。特許請求の範囲の均等の意味および範囲内に入るあらゆる変更は、特許請求の範囲内に包含されるものとする。
[形態1]
1つまたは複数の蒸気セルを製作する方法であって、
内部表面領域および外周を有する第1のウェーハ内に、1つまたは複数の蒸気セルダイを形成するステップであって、前記第1のウェーハが第1の直径を有するステップと、
前記蒸気セルダイの上で前記第1のウェーハの第1の面に第2のウェーハを陽極接合するステップであって、前記第2のウェーハが第2の直径を有するステップと、
前記蒸気セルダイの上で、前記第2のウェーハとは反対側の前記第1のウェーハの第2の面上に第3のウェーハを位置決めするステップであって、前記第3のウェーハが第3の直径を有するステップと、
前記第3のウェーハの上に犠牲ウェーハを配置するステップであって、前記犠牲ウェーハが前記第1、第2、および第3の直径より大きい直径を有するステップと、
前記犠牲ウェーハの上に金属化接合板を配置するステップと、
前記犠牲ウェーハが定位置にある間に前記金属化接合板に電圧が印加されるときに、前記第1のウェーハの前記第2の面に前記第3のウェーハを陽極接合するステップと
を含む方法。
[形態2]
形態1に記載の方法において、前記第1のウェーハ内に1つまたは複数の相互接続された通気チャネルを形成するステップをさらに含み、前記通気チャネルにより、前記1つまたは複数の蒸気セルダイからの気体が前記第1のウェーハの前記外周の外側へ進むための少なくとも1つの経路が提供され、前記通気チャネルにより、前記第2および第3のウェーハを前記第1のウェーハに陽極接合する間、前記第1のウェーハの前記内部表面領域への気体を前記第1のウェーハの前記外周の外側の気体と実質上連続する圧力平衡状態にすることが可能になる、方法。
[形態3]
蒸気セルを製作するウェーハ構成であって、
複数の蒸気セルダイを備える第1のウェーハであって、内部表面領域および外周を有し、第1の直径を有する第1のウェーハと、
前記蒸気セルダイの上で前記第1のウェーハの第1の面に陽極接合される第2のウェーハであって、前記第1の直径と実質上同じ第2の直径を有する第2のウェーハと、
前記蒸気セルダイの上で、前記第2のウェーハとは反対側の前記第1のウェーハの第2の面上に配置される第3のウェーハであって、前記第1および第2の直径と実質上同じ第3の直径を有する第3のウェーハと、
前記第3のウェーハの上に配置される犠牲ウェーハであって、前記第1、第2、および第3の直径より大きい直径を有する犠牲ウェーハと、
前記犠牲ウェーハの上の金属化接合板と
を備え、
前記第3のウェーハが前記第1のウェーハに陽極接合されるときにアークの発生を防止するのに十分なほど前記犠牲ウェーハの前記直径が大きい、ウェーハ構成。
[0074] The present invention may be embodied in other specific forms without departing from the essential characteristics thereof. The described embodiments are to be considered in all respects only as illustrative and not restrictive. The scope of the invention is, therefore, indicated by the appended claims rather than by the foregoing description. All changes that come within the meaning and range of equivalency of the claims are to be embraced within their scope.
[Form 1]
A method of making one or more steam cells, comprising:
Forming one or more vapor cell dies in a first wafer having an inner surface area and an outer periphery, wherein the first wafer has a first diameter;
Anodically bonding a second wafer to a first surface of the first wafer over the vapor cell die, the second wafer having a second diameter;
Positioning a third wafer on the vapor cell die on a second surface of the first wafer opposite the second wafer, wherein the third wafer is a third wafer; A step having a diameter;
Disposing a sacrificial wafer on the third wafer, the sacrificial wafer having a diameter greater than the first, second, and third diameters;
Placing a metallized bonding plate on the sacrificial wafer;
Anodic bonding the third wafer to the second surface of the first wafer when a voltage is applied to the metallized bonding plate while the sacrificial wafer is in place. .
[Form 2]
The method of embodiment 1, further comprising the step of forming one or more interconnected vent channels in the first wafer, wherein the vent channels cause gas from the one or more vapor cell dies. At least one path is provided to travel outside the outer circumference of the first wafer, and the second and third wafers are anodically bonded to the first wafer by the vent channel. A method that allows gas to the inner surface region of one wafer to be in a pressure equilibrium that is substantially continuous with gas outside the outer periphery of the first wafer.
[Form 3]
A wafer configuration for producing a vapor cell,
A first wafer comprising a plurality of vapor cell dies, wherein the first wafer has an inner surface region and an outer periphery and has a first diameter;
A second wafer anodically bonded to the first surface of the first wafer on the vapor cell die, the second wafer having a second diameter substantially the same as the first diameter;
A third wafer disposed on a second surface of the first wafer opposite to the second wafer on the vapor cell die, wherein the third wafer is substantially the same as the first and second diameters; A third wafer having the same third diameter above;
A sacrificial wafer disposed on the third wafer, the sacrificial wafer having a diameter greater than the first, second, and third diameters;
A metallized bonding plate on the sacrificial wafer,
A wafer configuration wherein the diameter of the sacrificial wafer is large enough to prevent arcing when the third wafer is anodically bonded to the first wafer.
100 CSAC物理パッケージ
102 筐体
104 底面
106 上面
110 レーザダイ
112 レーザビーム
120 4分の1波長板
130 蒸気セル
132 ウェーハ
134 ウェーハ
136 基板
138 チャンバ
140 光学検出器
150 下部足場
152 下部層
154 中間層
156 上部層
160 上部足場構造
200 蒸気セルダイ
205 シリコン基板
210 第1のチャンバ
215 接続経路
220 第2のチャンバ
230 曲がりくねった経路
235 ルビジウムまたは他のアルカリ金属
245 浅いトレンチ
300 ウェーハ
302 蒸気セルダイ
304 通気チャネル
306 内部表面領域
308 外周
400 CSAC物理パッケージ
402 筐体
403 本体
404 空胴
405 蓋
406 はんだ
407 側面
408 下部ステップ
409 上部ステップ
410 レーザダイ
411 底面
412 レーザビーム
420 4分の1波長板
430 蒸気セル
432 下部ガラスウェーハ
434 上部ガラスウェーハ
436 シリコンウェーハ
438 チャンバ
440 第1の光学検出器
442 第2の光学検出器
444 抵抗器
450 下部足場構造
452 足場ダイ
454 テザー
455 枠
456 ワイアボンド
460 中間足場構造
462 足場ダイ
464 テザー
465 枠
466 傾斜特徴
467 上面
470 スペーサ
472 下面
474 上面
476 開口
477 相互接続配線
478 磁気コイル巻線
479 金属スタッドバンプ
480 上部足場構造
482 足場ダイ
484 テザー
485 枠
500 ウェーハ構成
502 蒸気セル
504 第1のウェーハ
506 第2のウェーハ
508 第3のウェーハ
510 犠牲ウェーハ
512 金属化接合板
514 露出部分
600 蒸気セルダイ
605 基板
610 第1のチャンバ
615 第2のチャンバ
620 接続経路
700 シリコンウェーハ
702 蒸気セルダイ
704 通気チャネル
706 内部表面領域
708 外周
100 CSAC physical package 102 housing 104 bottom surface 106 top surface 110 laser die 112 laser beam 120 quarter wave plate 130 vapor cell 132 wafer 134 wafer 136 substrate 138 chamber 140 optical detector 150 lower scaffold 152 lower layer 154 intermediate layer 156 upper layer 160 upper scaffold structure 200 vapor cell die 205 silicon substrate 210 first chamber 215 connection path 220 second chamber 230 tortuous path 235 rubidium or other alkali metal 245 shallow trench 300 wafer 302 vapor cell die 304 vent channel 306 internal surface region 308 Peripheral 400 CSAC physical package 402 Case 403 Main body 404 Cavity 405 Lid 406 Solder 407 Side 408 Lower step 409 Upper step 410 Laser die 411 Bottom surface 412 Laser beam 420 Quarter wave plate 430 Vapor cell 432 Lower glass wafer 434 Upper glass wafer 436 Silicon wafer 438 Chamber 440 First optical detector 442 Second optical detector 444 Resistor 450 Lower scaffolding structure 452 Scaffolding die 454 Tether 455 Frame 456 Wire bond 460 Intermediate scaffolding structure 462 Scaffolding die 464 Tether 465 Frame 466 Inclined feature 467 Upper surface 470 Spacer 472 Lower surface 474 Upper surface 476 Opening 479 Magnetic wiring 479 Interconnection wiring 479 480 Upper scaffold structure 482 Scaffolding die 484 Tether 485 Frame 500 Wafer configuration 502 Vapor cell 504 First wafer 506 Second wafer 08 third wafer 510 sacrificial wafer 512 metallization bonding plate 514 exposed portion of the 600 steam cell dies 605 substrate 610 first chamber 615 second chamber 620 connection path 700 silicon wafer 702 vapor cell die 704 venting channels 706 inside surface region 708 periphery
Claims (3)
内部表面領域および外周を有する第1のウェーハ内に、1つまたは複数の蒸気セルダイを形成するステップであって、前記第1のウェーハが第1の直径を有するステップと、
前記蒸気セルダイの上で前記第1のウェーハの第1の面に第2のウェーハを陽極接合するステップであって、前記第2のウェーハが第2の直径を有するステップと、
前記蒸気セルダイの上で、前記第2のウェーハとは反対側の前記第1のウェーハの第2の面上に第3のウェーハを位置決めするステップであって、前記第3のウェーハが第3の直径を有するステップと、
前記第3のウェーハの上に犠牲ウェーハを配置するステップであって、前記犠牲ウェーハが前記第1、第2、および第3の直径より大きい直径を有するステップと、
前記犠牲ウェーハの上に金属化接合板を配置するステップと、
前記犠牲ウェーハが定位置にある間に前記金属化接合板に電圧が印加されるときに、前記第1のウェーハの前記第2の面に前記第3のウェーハを陽極接合するステップと
を含む方法。 A method of making one or more steam cells, comprising:
Forming one or more vapor cell dies in a first wafer having an inner surface area and an outer periphery, wherein the first wafer has a first diameter;
Anodically bonding a second wafer to a first surface of the first wafer over the vapor cell die, the second wafer having a second diameter;
Positioning a third wafer on the vapor cell die on a second surface of the first wafer opposite the second wafer, wherein the third wafer is a third wafer; A step having a diameter;
Disposing a sacrificial wafer on the third wafer, the sacrificial wafer having a diameter greater than the first, second, and third diameters;
Placing a metallized bonding plate on the sacrificial wafer;
Anodic bonding the third wafer to the second surface of the first wafer when a voltage is applied to the metallized bonding plate while the sacrificial wafer is in place. .
複数の蒸気セルダイを備える前記第1のウェーハであって、内部表面領域および外周を有し、第1の直径を有する前記第1のウェーハと、
前記蒸気セルダイの上で前記第1のウェーハの前記第1の面に陽極接合された前記第2のウェーハであって、前記第1の直径と実質上同じ第2の直径を有する前記第2のウェーハと、
前記蒸気セルダイの上で、前記第1のウェーハの前記第2の面上に配置される前記第3のウェーハであって、前記第1および第2の直径と実質上同じ第3の直径を有する前記第3のウェーハと、
前記第3のウェーハの上に配置される犠牲ウェーハであって、前記第1、第2、および第3の直径より大きい直径を有する犠牲ウェーハと、
前記犠牲ウェーハの上の金属化接合板と
を備え、
前記第3のウェーハが前記第1のウェーハに陽極接合されるときにアークの発生を防止するのに十分なほど前記犠牲ウェーハの前記直径が大きい、ウェーハ構成。 A first wafer, a second wafer anodically bonded to the first surface of the first wafer, and an anodically bonded to the second surface of the first wafer opposite the second wafer A wafer configuration used to fabricate a vapor cell having a third wafer ,
A first wafer comprising a plurality of vapor cell dies, have an inner surface area and the outer circumference, said first wafer having a first diameter,
A second wafer that is anodically bonded to the first surface of the first wafer on the vapor cell dies, the second having the first diameter substantially the same second diameter Wafers,
On the vapor cell dies, a third wafer, which is disposed in front SL on the second surface of the first wafer, said first and second diameter substantially the same third diameter Said third wafer comprising:
A sacrificial wafer disposed on the third wafer, the sacrificial wafer having a diameter greater than the first, second, and third diameters;
A metallized bonding plate on the sacrificial wafer,
A wafer configuration wherein the diameter of the sacrificial wafer is large enough to prevent arcing when the third wafer is anodically bonded to the first wafer.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/662,850 US8941442B2 (en) | 2010-02-04 | 2012-10-29 | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells |
US13/662,850 | 2012-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014088308A JP2014088308A (en) | 2014-05-15 |
JP6198522B2 true JP6198522B2 (en) | 2017-09-20 |
Family
ID=49028964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013175327A Active JP6198522B2 (en) | 2012-10-29 | 2013-08-27 | Fabrication techniques to increase pressure uniformity in an anodic bonded vapor cell. |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2746876B1 (en) |
JP (1) | JP6198522B2 (en) |
CN (1) | CN103792838B (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6488599B2 (en) | 2014-09-08 | 2019-03-27 | セイコーエプソン株式会社 | Quantum interferometer, atomic cell manufacturing method, and electronic apparatus |
JP6852377B2 (en) * | 2016-12-12 | 2021-03-31 | 株式会社村田製作所 | Atomic oscillators and electronics |
CN107128871B (en) * | 2017-05-10 | 2019-04-05 | 中国电子科技集团公司第四十九研究所 | A kind of physical package part and its packaging method based on MEMS Atom Chip |
US10544039B2 (en) * | 2017-09-08 | 2020-01-28 | Texas Instruments Incorporated | Methods for depositing a measured amount of a species in a sealed cavity |
JP2019165332A (en) * | 2018-03-19 | 2019-09-26 | 株式会社リコー | Electronic device and atomic oscillator |
JP7232510B2 (en) * | 2019-01-31 | 2023-03-03 | 国立研究開発法人情報通信研究機構 | quantum optics |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005016965A (en) * | 2003-06-23 | 2005-01-20 | Sumitomo Precision Prod Co Ltd | Package and manufacturing method thereof, vibrating gyroscope and manufacturing method thereof |
US7400207B2 (en) * | 2004-01-06 | 2008-07-15 | Sarnoff Corporation | Anodically bonded cell, method for making same and systems incorporating same |
US7292111B2 (en) * | 2004-04-26 | 2007-11-06 | Northrop Grumman Corporation | Middle layer of die structure that comprises a cavity that holds an alkali metal |
US20060022761A1 (en) * | 2004-07-16 | 2006-02-02 | Abeles Joseph H | Chip-scale atomic clock (CSAC) and method for making same |
JP5121493B2 (en) * | 2008-02-21 | 2013-01-16 | セイコーインスツル株式会社 | Method for manufacturing piezoelectric vibrator |
JP2009212416A (en) * | 2008-03-06 | 2009-09-17 | Epson Toyocom Corp | Method of manufacturing gas cell, and gas cell |
JP2009215099A (en) * | 2008-03-10 | 2009-09-24 | Konica Minolta Holdings Inc | Anode bonding method and method for manufacturing droplet delivery head |
CN101407372B (en) * | 2008-11-07 | 2011-01-12 | 清华大学 | Method for manufacturing atomic vapour bubble |
CN101598772B (en) * | 2009-06-26 | 2011-12-07 | 中北大学 | Micro atom steam bubble making method |
JP5421690B2 (en) * | 2009-08-12 | 2014-02-19 | セイコーインスツル株式会社 | Package manufacturing method |
US20110187464A1 (en) * | 2010-02-04 | 2011-08-04 | Honeywell International Inc. | Apparatus and methods for alkali vapor cells |
US8299860B2 (en) * | 2010-02-04 | 2012-10-30 | Honeywell International Inc. | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells |
US8242851B2 (en) * | 2010-02-04 | 2012-08-14 | Honeywell International Inc. | Processes for stabilizing a VCSEL in a chip-scale atomic clock |
JP2012191138A (en) * | 2011-03-14 | 2012-10-04 | Seiko Epson Corp | Gas cell unit, atomic oscillator and electronic apparatus |
-
2013
- 2013-08-22 EP EP13181421.2A patent/EP2746876B1/en active Active
- 2013-08-27 JP JP2013175327A patent/JP6198522B2/en active Active
- 2013-08-29 CN CN201310383281.9A patent/CN103792838B/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2746876A3 (en) | 2018-01-10 |
JP2014088308A (en) | 2014-05-15 |
EP2746876A2 (en) | 2014-06-25 |
EP2746876B1 (en) | 2019-04-10 |
CN103792838B (en) | 2017-08-11 |
CN103792838A (en) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8299860B2 (en) | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells | |
JP6198522B2 (en) | Fabrication techniques to increase pressure uniformity in an anodic bonded vapor cell. | |
US8941442B2 (en) | Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells | |
JP7113891B2 (en) | Method and apparatus for manufacturing articles | |
JP6021398B2 (en) | Steam cell atomic clock physics package | |
CN101261977B (en) | Electronic device packages and methods of formation | |
US7485956B2 (en) | Microelectronic package optionally having differing cover and device thermal expansivities | |
EP2355272B1 (en) | Chip-scale atomic clock with two thermal zones | |
JP2005528782A (en) | Method of connecting board and composite elements | |
JP2007215177A (en) | Capacitive micromachined ultrasound transducer and methods of making the same | |
US6939778B2 (en) | Method of joining an insulator element to a substrate | |
JP2007528605A (en) | Micro device package with vacuum seal and getter | |
US9156679B1 (en) | Method and device using silicon substrate to glass substrate anodic bonding | |
JP2009289953A (en) | Wafer-level package, wafer-level package manufacturing method, and mems device manufacturing method | |
JP2010243365A (en) | Manufacturing method of infrared sensor apparatus | |
KR101529543B1 (en) | VACUUM PACKAGING METHOD FOR Micro Electro-Mechanical System Devices | |
JPH11326366A (en) | Semiconductor electronic component device and its manufacture | |
US20240166499A1 (en) | Method for bonding a microelectromechanical device | |
Yufeng et al. | MEMS vacuum packaging technology and applications | |
US20160304335A1 (en) | Anodic Bonding of Dielectric Substrates | |
Topart et al. | Hybrid micropackaging technology for uncooled FPAs | |
US9388037B2 (en) | Device using glass substrate anodic bonding | |
US9935077B2 (en) | Apparatus for eutectic bonding | |
CN110891775A (en) | Method for producing a lens element and a packaged radiation-sensitive device at wafer level | |
JP2006186358A (en) | Sensor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170512 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6198522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |