JP6197586B2 - 通信装置及び通信方法 - Google Patents

Description

通信装置及び通信方法に関し、例えば、ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）網とＭＰＬＳ（Ｍｕｌｔｉ−Ｐｒｏｔｏｃｏｌ Ｌａｂｅｌ Ｓｗｉｔｃｈｉｎｇ）網との間の通信を中継するための、インターワーク装置に適用し得る。

ＡＴＭセルについて、イーサネット（登録商標）を用いたＭＰＬＳ網（以下、「ＭＰＬＳ／イーサネット網」とも呼ぶ）で中継するためのインターワーク装置（ゲートウェイ）は、ＩＴＵ−ＴＹ．１４１１／ＲＦＣ４７１７で標準化されている。上述のインターワーク装置では、具体的には、ＡＴＭコネクション（ＶＰＣ （Ｖｉｒｔｕａｌ Ｐａｔｈ Ｃｏｎｎｅｃｔｉｏｎ）／ＶＣＣ （Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｃｏｎｎｅｃｔｉｏｎ））をＭＰＬＳのＬＳＰ（Ｌａｂｅｌ Ｓｗｉｔｃｈｅｄ Ｐａｔｈ）に収容させ、ＡＴＭセルをＭＰＬＳフレームにカプセル化／デカプセル化し、ＭＰＬＳ／イーサネット網に接続する。

ＡＴＭインタフェースと、イーサネットインタフェースとの間でメディア変換を行う従来技術としては、例えば、特許文献１の記載技術がある。

特開２００７−１８４６８１号公報

ところで、特許文献１の記載技術を用いて、ＡＴＭセルをイーサネットフレーム（ＭＰＬＳのフレーム）に変換するインターワーク装置を実現する場合、図１０に示すように、１個のイーサネットフレームには、複数個（Ｎ個）のＡＴＭセルをマッピング（ＡＴＭセル多重）することが出来る。この場合、Ｎが大きいほど、主情報（ＡＴＭセル）に対するイーサネットヘッダの占める割合が低くなるため、伝送効率は良くなるが、Ｎセル到着毎にカプセル化するため、遅延時間が大きくなる。

そのため、従来技術を用いて、上述のインターワーク装置を実現したとき、例えば、図１０に示すように、１個のイーサネットフレームに複数個（Ｎ個）のＡＴＭセルをマッピング（ＡＴＭセル多重）する際に以下のような課題があった。

従来技術を用いて上述のインターワーク装置を実現した場合の第１の課題としては、カプセル化バッファのオーバフロー対策がある。１個のイーサネットフレームに複数個（Ｎ個）のＡＴＭセルをマッピングする場合、カプセル化バッファには、最低Ｎ個のＡＴＭセルを一時保存する必要がある。一方、ＡＴＭコネクションの速度は、低速（例えば６４ｋｂｉｔ／ｓ）から高速（例えば１３５Ｍｂｉｔ／ｓ）まで様々ある。そのため、従来技術を用いて上述のインターワーク装置を実現する場合、各種速度のコネクションを多数インターワークするためには、多数のコネクションで順次カプセル化し、イーサネットフレームを送信する間に、高速コネクションでカプセル化バッファがオーバフローしないように、カプセル化バッファに一定以上セルが蓄積した場合は即時カプセル化（イーサネットフレーム送信）、もしくはオーバフローしないだけの十分な容量のカプセル化バッファを実装する必要があった。

また、従来技術を用いて上述のインターワーク装置を実現した場合の第２の課題としては、ＡＴＭセルの装置内滞留がある。上述のインターワーク装置において、ＡＴＭセルは非同期に送受信されるため、１個のイーサネットフレームに複数個（Ｎ個）のＡＴＭセルをマッピングする場合、端末側からＡＴＭセルをＮ個未満受信し、その後、しばらくＡＴＭセルを受信しない場合が考えられる。この場合、上述のインターワーク装置では、Ｎ個そろうまでカプセリングしないのでは、エンドエンド端末間で考えると、ＡＴＭセルの大幅な遅延や、セル損失が発生したのと同様にみえ、端末の上位プロトコルにおける通信タイムアウト検出等が危惧される問題があった。

さらに、従来技術を用いて上述のインターワーク装置を実現した場合の第３の課題としては、無瞬断でのＡＴＭセル多重数変更が困難であるという問題がある。従来技術を用いて上述のインターワーク装置を実現した場合、サービス提供中、イーサ網の使用効率状況により、１個のイーサネットフレームにマッピングするＡＴＭセル数を変更する際、エンドユーザの通信に影響なく、無瞬断で変更できることが望ましい。しかしながら、従来、上述のインターワーク装置を実現する際に、無瞬断でこのような変更を行う技術は確立されていない。

以上のような問題点に鑑みて、第１のプロトコルに従った第１のフレーム（例えば、ＡＴＭセル）を受信し、第２のプロトコルに従った第２のフレーム（例えば、ＭＰＬＳ／イーサネットフレーム）に、受信した複数の第１のフレームを挿入して送出する際に、通信品質劣化を抑制する通信装置及び通信方法が望まれている。

第１の本発明の通信装置は、（１）第１のプロトコルに従った第１のフレームを受信し、第２のプロトコルに従った第２のフレームに、受信した複数の第１のフレームを挿入して送出する通信装置において、（２）第１のプロトコルに基づく１つのコネクションに対応する第１のフレームを保留するバッファを、コネクションごとに備えるバッファ手段と、（３）上記バッファ手段が備えるそれぞれのバッファに保留された第１のフレームを管理するためのポインタ情報を、上記バッファごとに管理するポインタ情報管理手段と、
コネクションごとに、第２のフレームに挿入する第１のフレーム数を示す多重数を管理する多重数管理手段と、（４）第１のフレームを受信時に、当該第１のフレームに対応するコネクションのポインタ情報に基づいて、当該コネクションのバッファに保留されている第１のフレーム数を確認し、当該バッファに保留されている第１のフレーム数が、当該コネクションに対応する多重数以上の場合、当該バッファに保留されている第１のフレームを、当該コネクションに対応する多重数読出して、読出した第１のフレームを第２のフレームに挿入して送出させることを指示するためのフレーム送信指示情報を生成するフレーム送信指示情報生成手段と、（５）上記フレーム送信指示情報生成手段が生成したフレーム送信指示情報の待ち行列を管理する待ち行列管理手段と、（６）上記待ち行列管理手段で管理しているフレーム送信指示情報を取得し、取得したフレーム送信指示情報に基づいたバッファから、取得したフレーム送信指示情報に基づいた多重数の第１のフレームを取得して、取得した第１のフレームを挿入した第２のフレームを生成して送出するフレーム送出手段とを有することを特徴とする。

第２の本発明は、第１のプロトコルに従った第１のフレームを受信し、第２のプロトコルに従った第２のフレームに、受信した複数の第１のフレームを挿入して送出する通信装置が行う通信方法において、（１）バッファ手段、ポインタ情報管理手段、多重数管理手段、フレーム送信指示情報生成手段、待ち行列管理手段、及びフレーム送出手段を有し、（２）上記バッファ手段は、第１のプロトコルに基づく１つのコネクションに対応する第１のフレームを保留するバッファをコネクションごとに備え、それらのバッファを用いてコネクションごとの第１のフレームを保留し、（３）上記ポインタ情報管理手段は、上記バッファ手段が備えるそれぞれのバッファに保留された第１のフレームを管理するためのポインタ情報を、上記バッファごとに管理し、（４）上記多重数管理手段は、コネクションごとに、第２のフレームに挿入する第１のフレーム数を示す多重数を管理し、（５）上記フレーム送信指示情報生成手段は、第１のフレームを受信時に、当該第１のフレームに対応するコネクションのポインタ情報に基づいて、当該コネクションのバッファに保留されている第１のフレーム数を確認し、当該バッファに保留されている第１のフレーム数が、当該コネクションに対応する多重数以上の場合、当該バッファに保留されている第１のフレームを、当該コネクションに対応する多重数読出して、読出した第１のフレームを第２のフレームに挿入して送出させることを指示するためのフレーム送信指示情報を生成し、（６）上記待ち行列管理手段は、上記フレーム送信指示情報生成手段が生成したフレーム送信指示情報の待ち行列を管理し、（７）上記フレーム送出手段は、上記待ち行列管理手段で管理しているフレーム送信指示情報を取得し、取得したフレーム送信指示情報に基づいたバッファから、取得したフレーム送信指示情報に基づいた多重数の第１のフレームを取得して、取得した第１のフレームを挿入した第２のフレームを生成して送出することを特徴とする。

第１のプロトコルに従った第１のフレームを受信し、第２のプロトコルに従った第２のフレームに、受信した複数の第１のフレームを挿入して送出する際に、通信品質劣化を抑制する通信装置を提供することができる。

実施形態に係るインターワーク装置を構成するカプセル化部及びデカプセル化部の機能的構成について示したブロック図である。 実施機体に係るインターワーク装置を備えた通信システムの全体構成について示したブロック図である。 実施形態に係るインターワーク装置で管理されるコネクションのポインタ情報の構成例について示したブロック図である。 実施形態に係るインターワーク装置のカプセル化部のライト制御の動作について示したブロック図である。 実施形態に係るインターワーク装置のカプセル化部のタイムアウト制御の動作について示したブロック図である。 実施形態に係るインターワーク装置のカプセル化部の動作例について示したイミングチャート図である。 実施形態のインターワーク装置のカプセル化部の動作について示した説明図である。 実施形態に係るインターワーク装置のデカプセル化部のライト制御の動作について示したブロック図である。 実施形態に係るインターワーク装置のデカプセル化部のリード制御の動作について示したブロック図である。 実施形態に係るインターワーク装置でＡＴＭセルをＭＰＬＳ／イーサネットフレームにカプセル化する際のフレーム構成について示した説明図である。

（Ａ）主たる実施形態
以下、本発明による通信装置及び通信方法の実施形態を、図面を参照しながら詳述する。以下では、本発明の通信装置及び通信方法について、インターワーク装置に適用した場合の例について説明する。

（Ａ−１）実施形態の構成
図２は、この実施形態のインターワーク装置１を用いて構成された通信システムの全体構成を示すブロック図である。

図２に示す通信システムには、２台のインターワーク装置１（１−１、１−２）が配置されている。インターワーク装置１−１、１−２の間は、ＭＰＬＳ／イーサネット中継網Ｎにより中継されている。そして、インターワーク装置１−１、１−２には、それぞれ複数のＡＴＭ通信装置２が接続されている。各インターワーク装置１は、ＡＴＭ網（ＡＴＭ通信装置２）と、ＭＰＬＳ／イーサネット中継網Ｎとの間のメディア変換を行う機能を担っている。なお、各インターワーク装置１の配下に接続されるＡＴＭ通信装置２の数や、各ＡＴＭ通信装置２のＡＴＭレイヤ以上のレイヤの構成については限定されないものである。

図２に示す通信システムでは、ＡＴＭ網の区間（各ＡＴＭ通信装置２から、インターワーク装置１までの区間）はＡＴＭのＶＰＣ／ＶＣＣ上でＡＴＭセルによるデータ搬送が行われる。また、図２に示す通信システムでは、ＭＰＬＳ／イーサネット網の区間（インターワーク装置１−１、１−２の間の区間）では、ＭＰＬＳのＬＳＰ上でイーサネットフレーム（ＭＰＬＳ／イーサネットのヘッダが付与されたイーサネットフレーム、以下、「ＭＰＬＳ／イーサネットフレーム」とも呼ぶ）によるデータ搬送が行われる。そして、このＭＰＬＳ／イーサネットフレームには、１又は複数のＡＴＭセルがカプセリングされることになる。

次に、図１、図２を用いて、インターワーク装置１（１−１、１−２）の内部構成について説明する。なお、ここでは、インターワーク装置１−１、１−２は、いずれも図１のブロック図を用いて示すことができる構成となっているものとして説明する。
図２に示すように、インターワーク装置１は、ＡＴＭ網（ＡＴＭ通信装置２）から受信した１又は複数のＡＴＭセル（入力セルＩｎＣ）をＭＰＬＳ／イーサネットフレーム（出力フレームＯｕｔＦ）にカプセル化する処理を行いＭＰＬＳ／イーサネット中継網Ｎに送出する処理を行うカプセル化部１０と、ＭＰＬＳ／イーサネット中継網Ｎから受信したＭＰＬＳ／イーサネットフレーム（ＡＴＭセルがカプセル化された入力フレームＩｎＦ）から抽出（デカプセル化）したＡＴＭセル（出力セルＯｕｔＣ）を対応するＡＴＭ通信装置２（対応するＶＰＣ／ＶＣＣ）に送出する処理を行うデカプセル化部２０を有している。

図１（ａ）は、カプセル化部１０の機能的構成について示したブロック図であり、図１（ｂ）はデカプセル化部２０の機能的構成について示したブロック図である。

まず、図１（ａ）を用いて、カプセル化部１０の内部構成について説明する。

図１（ａ）に示すように、カプセル化部１０は、セルバッファ部１０１、ポインタ格納メモリ１０２、読出しコネクションキュー１０３、多重数レジスタ１０４、タイマレジスタ１０５、セル未到着タイマ１０６、ライト制御部１０７、及びリード制御部１０８を有している。

セルバッファ部１０１は、コネクション毎に論理分割されたセルバッファを有するものである。セルバッファ部１０１の待ち行列制御(キュー)の方式については限定されないものであるが、ここでは、各コネクションに対応するセルバッファでＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）が採用されるものとする。セルバッファ部１０１は、コネクションごとに、複数の入力セルＩｎＣをバッファリング（保留）して、１つの出力フレームＯｕｔＦにカプセル化して送出する処理を行うものである。セルバッファ部１０１は、ライト制御部１０７及びリード制御部１０８の制御に基づいて、入力セルＩｎＣのセルバッファへの書込み（ライト制御処理）及び、セルバッファの入力セルＩｎＣを複数読出して出力フレームＯｕｔＦとして送出する処理（リード制御処理）を行う。

なおインターワーク装置１では、ＶＰＩ（ＶＰ Ｉｄｅｎｔｉｆｉｒｅ）及びＶＣＩ（ＶＣ Ｉｄｅｎｔｉｆｉｒｅ）の組み合わせごとに１つのコネクションが認識されるものとする。また、インターワーク装置１では、各コネクションについてコネクション識別子として、コネクション番号が付与されているものとして説明する。以下では、各コネクションのコネクション番号をＣＮ＿０、ＣＮ＿１、ＣＮ＿２…ＣＮ＿ｎと表すものとして説明する。なお、ＣＮ＿ｍ＋１＝（ＣＮ＿ｍ）＋１（ｍは０〜ｎのいずれか）であるものとする。例えばＣＮ＿１＝（ＣＮ＿０）＋１となる。仮にＣＮ＿０＝０とすれば、ＣＮ＿１＝１、ＣＮ＿２、…、ＣＮ＿ｎ＝ｎとなる。

ポインタ格納メモリ１０２は、セルバッファ部１０１の各コネクションに係るポインタ情報ＰＤを格納するポインタ格納メモリである。図１では、コネクション番号ＣＮ＿０〜ＣＮ＿ｎのそれぞれのコネクションに、それぞれポインタ情報ＰＤ−０〜ＰＤ−ｎが対応するものとして説明している。

ポインタ情報ＰＤは、対応するコネクションに係るセルバッファに係る各ポインタ（セルバッファ上のメモリアドレス）を示している。セルバッファ部１０１では、コネクションごとに所定数のセルが蓄積可能な巡回的な構造（リングバッファ構造）のセルバッファが確保されているものとする。また、ポインタ情報ＰＤを構成する各ポインタアドレスでは、１単位（１メモリアドレスごと）で１つの入力セルＩｎＣのデータが格納できるものとして説明する。なお、この実施形態において、セルバッファの構造及びポインタ情報の構成は限定されないものである。

ポインタ情報ＰＤの内部構成は、例えば、図３のようにライトポインタＷＰ、リードポインタＲＰ、及び出力セルポインタＯＰを有する構成となっている。

ライトポインタＷＰは、当該セルバッファのライトポインタ（次に供給される入力セルＩｎＣのデータを書込むアドレスを示すポインタ）として機能するものである。当該セルバッファに新たな入力セルＩｎＣが書き込まれる度にライトポインタＷＰのアドレスがインクリメント（１加算）される。

リードポインタＲＰは、当該セルバッファのリードポインタ（最後に読みだされた入力セルＩｎＣのデータが格納されているアドレスを示すポインタ）として機能するものである。なお、当該セルバッファについて１つも入力セルＩｎＣの読み出しがおこなわれていない場合には、ＲＰには、初期値（例えば「０」）が設定されるものとする。そして、この実施形態では、ＲＰ＝ＷＰ＋１である場合、当該セルバッファはフル状態で、これ以上新たな入力セルＩｎＣを追加できない状態を示すことになるものとする。

出力セルポインタＯＰは、当該セルバッファ部１０１に書き込まれた入力セルＩｎＣのうち、読出しコネクションキュー１０３でカプセル化出力を指示伝達したセルを識別するためのポインタである。例えば、ＲＰ＝０、ＷＰ＝３の状態で、ＯＰ＝３が設定された場合、当該コネクションに係るセルバッファの１〜３のアドレスに対応する計３つのセルについてカプセル化が指示されたことを示すことになる。

読出しコネクションキュー１０３は、ライト制御部１０７からリード制御部１０８へリード制御処理の対象となるコネクションの情報（以下、「送信指示コネクション情報」と呼ぶ）を伝達する際の待ち行列を管理するものである。読出しコネクションキュー１０３には、優先度に応じて、高優先キュー１０３ａと低優先キュー１０３ｂの二段階のキューが配置されているものとして説明する。

多重数レジスタ１０４はコネクション毎にカプセル化するセル数（以下、「多重数Ｎ」とも呼ぶものとする）を設定するレジスタである。

セル未到着タイマ１０６は、コネクション毎に入力セルＩｎＣが未到着となっている期間を監視するセル未到着タイマとして機能するものである。

タイマレジスタ１０５は、コネクション毎にカプセル化のタイムアウト時間の設定値（コネクションごとのセル未到着タイマ１０６によるタイマ値に対応するタイムアウト時間）を保持するためのレジスタである。なおコネクションごとに設定するタイマレジスタ１０５の値は任意の値とすることができる。

ライト制御部１０７は、主としてセルバッファのライト制御処理を行うものである。ライト制御部１０７の詳細動作については後述する動作説明において説明する。

リード制御部１０８は、主としてセルバッファのリード制御処理を行うものである。リード制御部１０８の詳細動作については、後述する動作説明において説明する。

次に、図１（ｂ）を用いて、デカプセル化部２０の内部構成について説明する。

デカプセル化部２０は、セルバッファ２０１、ライト制御部２０２、及びリード制御部２０３を有している。なお、デカプセル化部２０については、種々のインターワーク装置と同様の構成を適用することができるため、図１（ｂ）の構成に限定されるものではない。

セルバッファ２０１は、入力フレームＩｎＦが供給される度に、当該入力フレームＩｎＦからＡＴＭセルを抽出して、出力セルＯｕｔＣを保留（バッファリング）し、対応するＶＰＣ／ＶＣＣから、出力セルＯｕｔＣとして送出する。

セルバッファ２０１は、ライト制御部２０２及びリード制御部２０３の制御に基づいて、入力セルＩｎＦ及び出力セルＯｕｔＣの処理を行う。

ライト制御部２０２は、セルバッファ２０１のライト制御処理を行うものである。

リード制御部２０３は、セルバッファ２０１リード制御処理を行うものである。

（Ａ−２）実施形態の動作
次に、以上のような構成を有するこの実施形態の各インターワーク装置１の動作を説明する。

まず、インターワーク装置１のカプセル化部１０の動作について、図４〜図６のフローチャートを用いて説明する。図４〜図６は、それぞれ、タイムアウトに伴うライト制御、及び出力フレームＯｕｔＦの出力に伴うリード制御について説明している。

まず、カプセル化部１０で、入力セルＩｎＣが入力された場合にライト制御部１０７の制御に基づいて実行されるライト制御について図４のフローチャートを用いて説明する。図４のフローチャートの処理は、インターワーク装置１（カプセル化部１０）に入力セルＩｎＣ入力が供給される毎に実施される。

まず、カプセル化部１０で、入力セルＩｎＣが供給されたものとする（Ｓ１０１）。

そして、ライト制御部１０７により、その入力セルＩｎＣのヘッダを構成する入力セル情報（少なくとも、セルヘッダのＶＰＩ／ＶＣＩを含む情報）が取得され、ライト制御部１０７で入力セルＩｎＣに係るコネクションが識別処理（ＶＰＩ及びＶＣＩの組み合わせに対応するコネクション番号の検出処理）が行われる。ここでは、ライト制御部１０７には、予め、コネクション番号ごとのＶＰＩ及びＶＣＩの組み合わせが登録されているものとして説明する。そして、ライト制御部１０７は、ポインタ格納メモリ１０２から、当該コネクション番号のポインタ情報（ＲＰ／ＷＰ／ＯＰ）を読出す（Ｓ１０２）。

そして、ライト制御部１０７は、当該コネクションに割当てられたセルバッファ部１０１上の領域がフル（満杯）であるか否かを確認（例えば、ＲＰ＝ＷＰ＋１であるか否かにより確認）する（Ｓ１０３）。

上述のステップＳ１０３で当該コネクションに係るセルバッファがフル状態と判断された場合、ライト制御部１０７は、今回供給された入力セルＩｎＣをセルバッファ部１０１に書き込まずに廃棄するようにセルバッファ部１０１を制御して（Ｓ１０４）、当該入力セルＩｎＣの処理を終了し、次の入力セルＩｎＣの到来まで待機する。

上述のステップＳ１０３で当該コネクションに係るセルバッファがフル状態でないと判断された場合（例えば、ＲＰ≠ＷＰ＋１の場合）、ライト制御部１０７は、セルバッファ部２０１を制御して、当該入力セルＩｎＣを当該コネクションのセルバッファに書込ませる。さらに、ライト制御部１０７は、セル未到着タイマ１０６に、当該コネクションのタイマ値のリセット（例えば、タイマ値を０に設定）を実行させる。またこのとき、ライト制御部１０７は、ポインタ格納メモリ１０２を制御して、当該コネクションのポインタ情報ＰＤを構成するＷＰ更新（例えば、ＷＰ＝ＷＰ＋１とするインクメント処理）を実行させる。さらにこのとき、ライト制御部１０７は、多重数レジスタ１０４から当該コネクションの多重数Ｎをリードする（Ｓ１０５）。

そして、ライト制御部１０７は、読み込んだ、当該コネクションの多重数Ｎと、当該コネクションについてセルバッファで蓄積された入力セルＩｎＣの数Ｘと比較し、蓄積された入力セルＩｎＣの数が、多重数Ｎ未満であるか否かを判定する（Ｓ１０６）。

ライト制御部１０７は、例えば、ＷＰ＋１＜ＯＰ＋Ｎを満たす場合、ＸがＮ未満であると判断できる。なおこの場合、Ｘ＝ＷＰ＋１−ＯＰで表すことができる。ここでＷＰ＋１はＳ１０５におけるＷＰ更新後のＷＰを意味する。

そして、蓄積された入力セルＩｎＣの数Ｘが、当該コネクションの多重数Ｎ未満の場合、ライト制御部１０７は、当該入力セルＩｎＣの処理を終了して、次の入力セルＩｎＣの到来まで待機する。

一方、蓄積された入力セルＩｎＣの数Ｘが、当該コネクションの多重数Ｎ以上の場合、（例えば、ＷＰ＋１≧ＯＰ＋Ｎの場合、ここでＷＰ＋１はＳ１０５におけるＷＰ更新後のＷＰを意味する）、ライト制御部１０７は、当該コネクションで蓄積している入力セルＩｎＣについて、優先度の高い高優先キュー１０３ａ又は、高優先キュー１０３ａよりも優先度の低い低優先キュー１０３ｂのいずれに所属させるかを判定する。さらに、ライト制御部１０７は、読出しコネクションキュー１０３（判定結果に応じた優先度のキュー）に、当該コネクションを加えるための送信指示コネクション情報を書込むための制御処理を行う。また、ライト制御部１０７は、ポインタ格納メモリ１０２に、当該コネクションに係るポインタ情報ＰＤのＯＰ更新（例えば、ＯＰ＝ＯＰ＋Ｎと更新）をするための制御を行い（Ｓ１０７）、当該入力セルＩｎＣの入力に伴う処理を終了する。

次に、上述のステップＳ１０７で、ライト制御部１０７が、当該コネクションで、蓄積している入力セルＩｎＣについて、高優先キュー又は低優先キューのいずれに所属させるかを判定する処理の具体例について説明する。例えば、以下に示すように、当該コネクションに係るＷＰとＲＰを用いた閾値判定処理を適用するようにしてもよい。具体的には、例えば、当該コネクションに係るＷＰ、ＲＰ、及び多重数Ｎを用いて、ＷＰ＋１−ＲＰ≧２Ｎが成立する場合に当該コネクションについて高優先キューと判定し、２Ｎ＞ＷＰ＋１−ＲＰ≧Ｎが成立する場合に当該コネクションについて低優先キューと判定するようにしてもよい。

次に、セル未到着タイマ１０６でタイムアウトが発生した場合にカプセル化部１０で実行される処理について図５のフローチャートを用いて説明する。なお、図５のフローチャートの処理は、入力セルＩｎＣの入力（到来）タイミングとは無関係に実行される。

ライト制御部１０７は、起動すると、管理中の各コネクションについて巡回的に、監視処理（確認処理を行う）。具体的には、ライト制御部１０７は、タイムアウト監視用のコネクション番号（コネクション番号ＣＮ＿ｍのコネクション）を選択し、当該コネクション番号に対応するタイマレジスタ１０５の設定値、およびセル未到着タイマ１０６のカウンタ値を読込む処理を行う（Ｓ２０１）。

そして、ライト制御部１０７は、読込んだセル未到着タイマ１０６のカウンタ値と、タイマレジスタ１０５の設定値とを比較し（Ｓ２０２）、「セル未到着タイマ１０６のカウンタ値≧タイマレジスタ１０５の設定値」が成立する場合後述するステップＳ２０４から動作し、そうでない場合は、後述するステップＳ２０３から動作する。

上述のステップＳ２０２で、「セル未到着タイマ１０６のカウンタ値≧タイマレジスタ１０５の設定値」が成立しない場合、ライト制御部１０７は、当該コネクション番号に対応するセル未到着タイマ１０６のカウンタ値を更新（例えば、セル未到着タイマ１０６のカウンタ値をインクリメント（１加算）する更新）を実行する（Ｓ２０３）。

一方上述のステップＳ３０２で、「セル未到着タイマ１０６のカウンタ値≧タイマレジスタ１０５の設定値」が成立する場合、ライト制御部１０７は、当該コネクション番号に対応するセル未到着タイマ１０６のカウンタ値をクリアする処理（例えば「０」に更新する処理）を行う。また、ライト制御部１０７は、ポインタ格納メモリ１０２から、当該コネクション番号に対応するポインタ情報ＰＤ（ＲＰ／ＷＰ／ＯＰ）を読み出し、蓄積された入力セルＩｎＣ（当該コネクション番号の入力セルＩｎＣ）について、高優先キュー又は低優先キューのいずれに所属するかを判定する処理を行う。なお、ライト制御部１０７が行うこの判定処理は、上述のステップＳ１０７と同様の処理を適用することができるため詳しい説明を省略する。ただし、セルバッファへの書込みがないため、ＷＰ＋１をＷＰに読替えて処理を行う。さらに、ライト制御部１０７は、読出しコネクションキュー１０３（判定結果に応じた優先度のキュー）に、当該コネクションを加えるための送信指示コネクション情報（例えば、コネクション番号及び多重数を含む情報）を書込むための制御を行う。このとき、送信指示コネクション情報に書込まれる多重数をＮ’とした場合、例えば、Ｎ’＝ＷＰ−ＯＰとする必要がある。ここでＮ’はタイムアウトにより送出されるセル数を示し、通常当初の多重数Ｎ（多重数レジスタ１０４に設定された多重数Ｎ）より小さい値（Ｎ＞Ｎ’）となる。

また、ライト制御部１０７は、ポインタ格納メモリ１０２に、当該コネクションに係るポインタ情報ＰＤのＯＰ更新（例えば、ＯＰ＝ＯＰ＋Ｎ’と更新）をするための制御を行う（Ｓ２０４）。

上述のステップＳ２０３又はＳ２０４の処理が完了すると、ライト制御部２０２は、タイムアウト監視用のコネクション番号を更新（例えば、ＣＮ＿ｍ＝（ＣＮ＿ｍ）＋１とするインクリメント）して（Ｓ２０５）、上述のステップＳ２０１の処理に戻って動作する。

次に、カプセル化部１０で、リード制御部１０８等により行われるリード制御処理（出力フレームＯｕｔＦの送出処理）について図６のフローチャートを用いて説明する。

リード制御部１０８は、読出しコネクションキュー１０３（高優先キュー１０３ａ、低優先キュー１０３ｂ）の状態監視を行う（Ｓ３０１、Ｓ３０２）
リード制御部１０８は、高優先キュー１０３ａが空でない場合、高優先キュー１０３ａの待ち行列に所属する送信指示コネクション情報の処理を行うために後述するステップＳ３０３の処理に移行する。また、リード制御部１０８は、高優先キュー１０３ａが空で、かつ低優先キュー１０３ｂが空でない場合は、低優先キュー１０３ｂの待ち行列に所属する送信指示コネクション情報の処理を行うために後述するステップＳ３０３の処理に移行する。さらに、リード制御部１０８は、高優先キュー１０３ａ及び低優先キュー１０３ｂのいずれもが空の場合には、上述のステップＳ３０１の処理に戻って、読出しコネクションキュー１０３（高優先キュー１０３ａ、低優先キュー１０３ｂ）の状態監視を継続する。

そして、リード制御部１０８は、高優先キュー１０３ａ又は低優先キュー１０３ｂのいずれかの所属する送信指示コネクション情報の処理を実行すると決定した場合、その送信指示コネクション情報（コネクション番号、及び多重数Ｎを）を、高優先キュー１０３ａ又は低優先キュー１０３ｂから取得する。また、リード制御部１０８は、読み出した送信指示コネクション情報に含まれるコネクション番号をもとにポインタ格納メモリ１０２から、当該コネクション番号のポインタ情報ＰＤ（ライトポインタＷＰ、リードポインタＲＰ）を読み出して、当該コネクション番号のセルバッファの状態を確認する。さらに、リード制御部１０８は、当該コネクション番号のセルバッファが空の場合（例えば、ＲＰ＝ＷＰの場合）、特にリード制御処理（出力フレームＯｕｔＦを読み出して送出する処理）は行わずに、ステップＳ３０３の処理を終了して、上述のステップＳ３０１に戻って動作する。さらにまた、リード制御部１０８は、当該コネクション番号のセルバッファが空でない場合（例えば、ＲＰ≠ＷＰの場合）、セルバッファ部１０１に、当該コネクション番号に対応するセルバッファから１つの入力セルＩｎＣを読み出させ（ＦＩＦＯの順序に基づいて読み出させ）、当該コネクション番号のリードポインタＲＰの更新処理（例えば、ＲＰ＝ＲＰ＋１とするインクリメントの処理）を行うように制御処理を行う。このように、リード制御部１０８は、セルバッファ部１０１を制御して、当該コネクション番号の入力セルＩｎＣを多重数Ｎ分読み出させて、１つの出力フレームＯｕｔＦに挿入させる処理を行い、出力フレームＯｕｔＦの生成後に、当該出力フレームＯｕｔＦを送出（ＭＰＬＳ／イーサネット中継網Ｎ）させる処理を行う（Ｓ３０３）。１つの出力フレームＯｕｔＦの送出処理を行った後、リード制御部１０８は、上述のステップＳ３０１の処理に戻って、動作する。

次に、カプセル化部１０が、図４〜図６のフローチャートに従って動作した場合の具体的な動作例について、図７のタイミングチャートを用いて説明する。

図７では、任意のコネクション番号のコネクションについて、入力セルＩｎＣが到来したタイミングと出力フレームＯｕｔＦが生成・送出するタイミング、及びポインタ情報（ライトポインタＷＰ、リードポインタＲＰ、出力セルポインタＯＰ）の遷移について示している。また、ここでは、当該コネクションの多重数Ｎとして３が設定されているものとする。

図７では、タイミングＴ１０１の時点で、３つの入力セルＩｎＣが当該コネクションのセルバッファに格納され、多重数Ｎに達するため、１つの出力フレームＯｕｔＦが生成・送出されている。その後、タイミングＴ１０２までの間に、当該コネクションについて２つの入力セルＩｎＣが到着している。そして、タイミングＴ１０２からタイミングＴ１０３までの間当該コネクションについて入力セルＩｎＣが到着せず、タイミングＴ１０３の時点で、セル未到着タイマ１０６がタイマレジスタ１０５の設定値（タイムアウト時間）に達したものとする。この時点で、多重数Ｎ（＝３）未満の２つの入力セルＩｎＣしか、当該コネクションのセルバッファに蓄積されていないが、カプセル化部１０は当該コネクションについてタイムアウトを検出し、２つの入力セルＩｎＣだけを挿入した出力フレームＯｕｔＦを生成・送出する処理を行うことになる。

次に、インターワーク装置１を構成するデカプセル化部２０の動作について、図８、図９のフローチャートを用いて説明する。図８、図９は、それぞれ、デカプセル化部２０によるライト処理（入力フレームＩｎＦの入力に伴う処理）、及び、ライト処理（出力セルＯｕｔＣの出力処理）について示している。

まず、デカプセル化部２０で、入力フレームＩｎＦが入力された場合にライト制御部２０２の制御に基づいて実行されるライト制御について図８のフローチャートを用いて説明する。図８のフローチャートの処理は、インターワーク装置１（デカプセル化部２０）に入力フレームＩｎＦが供給される毎に実行される。

まず、デカプセル化部２０では、セルバッファ部２０１に、１つの入力フレームＩｎＦが供給されたものとする（Ｓ４０１）。

そして、ライト制御部２０２により、当該入力フレームＩｎＦに含まれるセル数が取得されたものとする（Ｓ４０２）。ライト制御部２０２で、入力フレームＩｎＦに含まれるセル数を取得する方法については限定されないものであるが、例えば、入力フレームＩｎＦのイーサネットフレーム長さを取得することにより、当該入力フレームＩｎＦに含まれるセル数が把握できる。ＡＴＭのセルは固定長であるため、入力フレームＩｎＦのフレーム長さに基づいて、当該入力フレームＩｎＦに含まれるセルの数（多重数）を取得することができる。

次に、ライト制御部２０２は、セルバッファ部２０１がフル状態であるか否か（空き領域の有無）を確認する（Ｓ４０３）。

セルバッファ部２０１がフル状態の場合、ライト制御部２０２は、当該入力フレームＩｎＦからのセルの読み出しを中止して廃棄（Ｓ４０４）し、後述するステップＳ４０６の処理に移行する。

一方、セルバッファ部２０１がフル状態でない場合、ライト制御部２０２は、当該入力フレームＩｎに挿入されている未書込のセル（未だセルバッファ部２０１でバッファリングしていないセル）を１つ書き込んで、バッファリング（保持）するようにセルバッファ部２０１を制御する（Ｓ４０５）。

そして、ライト制御部２０２は、当該入力フレームＩｎに挿入された全てのセルについてセルバッファ部２０１にバッファリングしたか（ステップＳ４０２で取得した多重数の回数ステップＳ４０３の処理を実行したか）を確認する（Ｓ４０６）。ライト制御部２０２は、当該入力フレームＩｎに挿入された全ての入力フレームＩｎＦについてセルバッファ部２０１にバッファリングしたと確認した場合、当該入力フレームＩｎＦの処理を終了し、そうでない場合には、上述のステップＳ４０３に戻ってセルバッファ部２０１がフル状態であるか否か（空き領域の有無）を確認する。

次に、デカプセル化部２０で、リード制御部２０３等により行われライト処理（入力フレームＩｎＦから抽出された出力セルＯｕｔＣの出力処理）について図９のフローチャートを用いて説明する。

リード制御部２０３は、起動するとセルバッファ部２０１の空き状態を監視し（Ｓ５０１）、空き状態でない場合のみ、セルバッファ部２０１からセルを読み出して出力セルＯｕｔＣ（対応するコネクションのセル）として送出する（Ｓ５０２、Ｓ５０３）という処理を繰り返す。

（Ａ−３）実施形態の効果
この実施形態によれば、以下のような効果を奏することができる。

インターワーク装置１のカプセル化部１０では、読出しコネクションキュー１０３を搭載し、ポインタ格納メモリ１０２でコネクション毎にポインタ情報（ＲＰ／ＷＰ／ＯＰ）を管理している。また、ライト制御部１０７では、セルバッファ（セルバッファ部１０１）での入力セルＩｎＣ蓄積状態を識別している。さらに、ライト制御部１０７は、カプセル化する入力セルＩｎＣに係る送信指示コネクション情報（コネクション番号及び多重数Ｎを含む情報）を読み出し、読出しコネクションキュー１０３を介して、リード制御部１０８に伝達している。これにより、インターワーク装置１では、例えば、リード制御部１０８が、コネクション毎にポインタ格納メモリ１０２を順次スキャンして、カプセル化可能なセルを検出する方法に比べ、カプセル化処理（出力フレームＯｕｔＦ生成）の低遅延化、およびレイテンシ低下によるセルバッファの容量削減といった効果を奏することができる。

インターワーク装置１のカプセル化部１０では、読出しコネクションキュー１０３、タイマレジスタ１０５及びセル未到着タイマ１０６を搭載している。そして、カプセル化部１０では、ポインタ格納メモリ１０２でコネクション毎にポインタ情報ＰＤ（ＲＰ／ＷＰ／ＯＰ）を管理している。また、ライト制御部１０７が、コネクション毎に順次タイマレジスタ１０５とセル未到着タイマ１０６を比較し、タイムアウト検出時にタイムアウトした当該コネクションの入力セルＩｎＣ数を識別している。さらに、ライト制御部１０７が、カプセル化する送信指示コネクション情報（コネクション番号及び多重数Ｎ）を読出しコネクションキュー１０３でリード制御部１０８に伝達することで、ＡＴＭセルが多重数Ｎ未満で滞留した場合にもセル出力が可能となり、装置内のセル滞留を防ぐという効果を奏する。

インターワーク装置１のカプセル化部１０では、ライト制御部１０７及び読出しコネクションキュー１０３を実装している。そして、ライト制御部１０７では、カプセル化する入力セルＩｎＣに係る送信指示コネクション情報（コネクション番号及び多重数Ｎ）を読出しコネクションキュー１０３を介してリード制御部１０８に伝達している。これにより、カプセル化部１０では、多重数Ｎおよびタイムアウト値の設定値変更をセル入力時もしくはタイムアウト検出時に正規化可能となり、また、デカプセル化部２０において、コネクション毎の多重数Ｎ設定値とは無関係に、受信した入力フレームＩｎＦから多重数Ｎを抽出し、１セル毎にセルバッファに書き込んでいる。これにより、インターワーク装置１では、サービス提供中でも無瞬断に多重数Ｎおよびタイムアウト値の設定値変更できるという効果を奏する。

（Ｂ）他の実施形態
本発明は、上記の実施形態に限定されるものではなく、以下に例示するような変形実施形態も挙げることができる。

（Ｂ−１）上記の実施形態では、セルバッファ部１０１はコネクション毎に論理分割されたセルＦＩＦＯとして説明したが、セル入出力時に単位セルバッファをハント／リリースする共通セルバッファを用いてもよい。

（Ｂ−２）上記の実施形態では、入力セルＩｎＣのコネクション識別のため、セルヘッダのＶＰＩ／ＶＣＩを使用すると説明したが、これに限定するものではない。

（Ｂ−３）ポインタ格納メモリ１０２の管理情報の一部をＯＰ（出力セルポインタ）として説明したが、セルバッファ内の未出力セル数を管理可能な情報であれば良い。

（Ｂ−４）上記の実施形態において、読出しコネクションキュー１０３は高優先キューと低優先キューの２クラスで説明したが、優先度のクラス数を限定するものではない。

また、上記の実施形態のカプセル化部１０では、コネクション毎にタイムアウトを検出するように説明したが、コネクション毎ではなく、複数コネクション毎、もしくはコネクション全体に対してまとめてタイムアウトを検出しても良い。

さらに、上記の実施形態のカプセル化部１０では、コネクション毎に順次タイムアウト判定（セル未到着タイマ１０６のクリア／更新を含む）するように説明したが、コネクション毎の順次処理ではなく、複数コネクション同時にタイムアウト判定しても良い。

（Ｂ−５）上記の実施形態のカプセル化部１０では、タイムアウト検出時に、閾値判定による高優先キュー１０３ａ／低優先キュー１０３ｂの選択処理をするよう説明したが、タイムアウト検出時はセル滞留していないものと判断して優先度の判定処理を省略し、低優先キュー１０３ｂを固定的に選択しても良い。このように、上記の実施形態のカプセル化部１０では、タイムアウト検出時に、どの優先度のキューを適用するかを限定するものでもない。

また、上記の実施形態のカプセル化部１０では、高優先キュー１０３ａ又は低優先キュー１０３ｂを選択する閾値判定論理を説明したが、特に限定するものではない。

（Ｂ−６）上記の実施形態のカプセル化部１０では、タイマレジスタ１０５、およびセル未到着タイマ１０６の最小設定値、最大設定値、設定値の詳細については説明していないが、各値にどのような値を設定するかは限定されないものである。

（Ｂ−７）上記の実施形態のデカプセル化部２０を構成するライト制御部２０２で、入力フレームＩｎＦのイーサネットフレーム長をカウントして得た多重ＡＴＭセル数から入力セルの多重数Ｎを識別するように説明したが、入力フレームＩｎＦのヘッダオプションフィールドを構成するｌｅｎｇｔｈを用いるようにしてもよい。

（Ｂ−８）上記の実施形態では本発明の通信装置をインターワーク装置に適用する例について説明したが、入力されたＡＴＭセルをイーサネットフレームに変換して送出する処理を行う他の装置（例えば、ルータやＬ３スイッチ等）に適用するようにしてもよい。

また、上記の実施形態では、本発明のインターワーク装置（通信装置）は、入力されたＡＴＭセルを、ＭＰＬＳ／イーサネットフレームに変換して送出する装置として説明したが、ＭＰＬＳ／イーサネットフレームではなく単なるイーサネットフレーム（特にＭＰＬＳに対応していないイーサネットのフレーム）として送出するようにしてもよい。

１、１−１、１−２…インターワーク装置、Ｎ…ＭＰＬＳ／イーサネット中継網、１０…カプセル化部、１０１…セルバッファ部、１０２…ポインタ格納メモリ、１０３…読出しコネクションキュー、１０３ａ…高優先キュー、１０３ｂ…低優先キュー、１０４…多重数レジスタ、１０５…タイマレジスタ、１０６…セル未到着タイマ、１０７…ライト制御部、１０８…リード制御部、ＩｎＣ…入力セル、ＯｕｔＦ…出力フレーム、ＰＤ…ポインタ情報、ＷＰ…ライトポインタ、ＲＰ…リードポインタ、ＯＰ…出力セルポインタ、ＩｎＦ…入力フレーム、ＯｕｔＣ…出力セル、２０…デカプセル化部、２０１…セルバッファ部、２０２…ライト制御部、２０３…リード制御部。

Claims (4)

1. 第１のプロトコルに従った第１のフレームを受信し、第２のプロトコルに従った第２のフレームに、受信した複数の第１のフレームを挿入して送出する通信装置において、
   第１のプロトコルに基づく１つのコネクションに対応する第１のフレームを保留するバッファを、コネクションごとに備えるバッファ手段と、
   上記バッファ手段が備えるそれぞれのバッファに保留された第１のフレームを管理するためのポインタ情報を、上記バッファごとに管理するポインタ情報管理手段と、
   コネクションごとに、第２のフレームに挿入する第１のフレーム数を示す多重数を管理する多重数管理手段と、
   第１のフレームを受信時に、当該第１のフレームに対応するコネクションのポインタ情報に基づいて、当該コネクションのバッファに保留されている第１のフレーム数を確認し、当該バッファに保留されている第１のフレーム数が、当該コネクションに対応する多重数以上の場合、当該バッファに保留されている第１のフレームを、当該コネクションに対応する多重数読出して、読出した第１のフレームを第２のフレームに挿入して送出させることを指示するためのフレーム送信指示情報を生成するフレーム送信指示情報生成手段と、
   上記フレーム送信指示情報生成手段が生成したフレーム送信指示情報の待ち行列を管理する待ち行列管理手段と、
   上記待ち行列管理手段で管理しているフレーム送信指示情報を取得し、取得したフレーム送信指示情報に基づいたバッファから、取得したフレーム送信指示情報に基づいた多重数の第１のフレームを取得して、取得した第１のフレームを挿入した第２のフレームを生成して送出するフレーム送出手段と
   を有することを特徴とする通信装置。
2. 上記待ち行列管理手段は、優先度に応じた複数段階の待ち行列を備え、
   上記フレーム送信指示情報生成手段は、コネクションごとにバッファに保留されてる第１のフレーム数に応じた優先度を決定して、当該コネクションに係るフレーム送信指示情報を決定した優先度に応じた待ち行列に供給し、
   上記フレーム送出手段は、優先度の高い待ち行列のフレーム送信指示情報を優先的に処理する
   ことを特徴とする請求項１に記載の通信装置。
3. コネクションごとに、第１のフレームが未到着の期間を計時する未到着計時手段をさらに備え、
   上記フレーム送信指示情報生成手段は、上記未到着計時手段で、所定期間以上第１のフレームが未到着となっているコネクションに対応するバッファに保留されている第１のフレームを読出し、読出した第１のフレームを第２のフレームに挿入して送出させることを指示するためのフレーム送信指示情報を生成する
   ことを特徴とする請求項１又は２に記載の通信装置。
4. 第１のプロトコルに従った第１のフレームを受信し、第２のプロトコルに従った第２のフレームに、受信した複数の第１のフレームを挿入して送出する通信装置が行う通信方法において、
   バッファ手段、ポインタ情報管理手段、多重数管理手段、フレーム送信指示情報生成手段、待ち行列管理手段、及びフレーム送出手段を有し、
   上記バッファ手段は、第１のプロトコルに基づく１つのコネクションに対応する第１のフレームを保留するバッファをコネクションごとに備え、それらのバッファを用いてコネクションごとの第１のフレームを保留し、
   上記ポインタ情報管理手段は、上記バッファ手段が備えるそれぞれのバッファに保留された第１のフレームを管理するためのポインタ情報を、上記バッファごとに管理し、
   上記多重数管理手段は、コネクションごとに、第２のフレームに挿入する第１のフレーム数を示す多重数を管理し、
   上記フレーム送信指示情報生成手段は、第１のフレームを受信時に、当該第１のフレームに対応するコネクションのポインタ情報に基づいて、当該コネクションのバッファに保留されている第１のフレーム数を確認し、当該バッファに保留されている第１のフレーム数が、当該コネクションに対応する多重数以上の場合、当該バッファに保留されている第１のフレームを、当該コネクションに対応する多重数読出して、読出した第１のフレームを第２のフレームに挿入して送出させることを指示するためのフレーム送信指示情報を生成し、
   上記待ち行列管理手段は、上記フレーム送信指示情報生成手段が生成したフレーム送信指示情報の待ち行列を管理し、
   上記フレーム送出手段は、上記待ち行列管理手段で管理しているフレーム送信指示情報を取得し、取得したフレーム送信指示情報に基づいたバッファから、取得したフレーム送信指示情報に基づいた多重数の第１のフレームを取得して、取得した第１のフレームを挿入した第２のフレームを生成して送出する
   ことを特徴とする通信方法。

Images