JP6195483B2 - Laminated wafer processing method - Google Patents
Laminated wafer processing method Download PDFInfo
- Publication number
- JP6195483B2 JP6195483B2 JP2013148772A JP2013148772A JP6195483B2 JP 6195483 B2 JP6195483 B2 JP 6195483B2 JP 2013148772 A JP2013148772 A JP 2013148772A JP 2013148772 A JP2013148772 A JP 2013148772A JP 6195483 B2 JP6195483 B2 JP 6195483B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laminated
- processing
- truncated cone
- laminated wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、複数のウェーハを積層した積層ウェーハの加工方法に関する。 The present invention relates to a method for processing a laminated wafer in which a plurality of wafers are laminated.
近年、シリコンウェーハを貫くように形成された貫通電極(TSV:Through Silicon Via)を用いて電気的な接続を実現するTSVプロセスと呼ばれる配線技術が実用化されている(例えば、特許文献1、特許文献2参照)。 In recent years, a wiring technique called a TSV process that realizes electrical connection using a through silicon via (TSV: Through Silicon Via) formed so as to penetrate a silicon wafer has been put into practical use (for example, Patent Document 1, Patent Reference 2).
TSVプロセスでは、例えば、IC等のデバイスと共に貫通電極が形成されたデバイスウェーハを、支持部材となるサポートウェーハに接着した後、デバイスウェーハを研削して貫通電極を表出させる。表出された貫通電極は、デバイスの接続等に用いられる。 In the TSV process, for example, a device wafer on which a through electrode is formed together with a device such as an IC is bonded to a support wafer serving as a support member, and then the device wafer is ground to expose the through electrode. The exposed through electrode is used for device connection and the like.
このように、TSVプロセスは、デバイスウェーハと一体に形成された貫通電極を電気的な接続に利用するので、配線を外部に形成するワイヤーボンディング等の方法と比較して装置の小型化に有利である。 As described above, the TSV process uses the through electrode formed integrally with the device wafer for electrical connection, so it is advantageous for downsizing the apparatus as compared with a method such as wire bonding in which wiring is formed outside. is there.
ところで、上述したTSVプロセスにおいては、研削されたデバイスウェーハの被研削面にスピンコートで膜を形成することがある。しかしながら、スピンコートは、デバイスウェーハの回転によって生じる遠心力で薬液(例えば、レジスト材料)を拡散させるので、デバイスウェーハの外周縁に薬液が溜まり、局所的に厚い膜が形成され易いという問題があった。 By the way, in the above-mentioned TSV process, a film may be formed by spin coating on the ground surface of a ground device wafer. However, since spin coating diffuses a chemical (for example, resist material) by the centrifugal force generated by the rotation of the device wafer, there is a problem that the chemical accumulates on the outer peripheral edge of the device wafer and a thick film tends to be formed locally. It was.
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、スピンコートによって形成される膜が、外周縁において厚くなるのを防止できる積層ウェーハの加工方法を提供することである。 The present invention has been made in view of such problems, and an object of the present invention is to provide a method for processing a laminated wafer that can prevent a film formed by spin coating from becoming thicker at the outer periphery. is there.
本発明によれば、第二ウェーハ上に第一ウェーハが積層された積層ウェーハの加工方法であって、積層ウェーハの第二ウェーハ側を保持し、研削手段で第一ウェーハを研削して所定の厚みへと薄化する薄化ステップと、該薄化ステップを実施した後、該第一ウェーハの被研削面に処理を施す処理ステップと、該薄化ステップを実施する前または後で、該処理ステップを実施する前に、積層ウェーハの外周側面に該第一ウェーハから該第二ウェーハに向かって径が大きくなるような拡径傾斜部を有する円錐台を形成する円錐台形成ステップと、を備え、該処理ステップでは、該第一ウェーハの被研削面にスピンコートによるレジスト塗布が実施され、該円錐台形成ステップでは、該第一ウェーハの外周部に回転する切削ブレードを切り込ませつつ該切削ブレードを該第一ウェーハの半径方向外側に移動させるとともに該積層ウェーハを回転させることで該拡径傾斜部を形成することを特徴とする積層ウェーハの加工方法が提供される。 According to the present invention, there is provided a method for processing a laminated wafer in which a first wafer is laminated on a second wafer, wherein the second wafer side of the laminated wafer is held, and the first wafer is ground by a grinding means. A thinning step for thinning to a thickness, a processing step for performing processing on the ground surface of the first wafer after performing the thinning step, and before or after performing the thinning step A step of forming a truncated cone on the outer peripheral side surface of the laminated wafer before the step is formed with a truncated cone having a diameter-increasing inclined portion that increases in diameter from the first wafer toward the second wafer; in the processing step, the resist coating is performed by spin-coating onto the ground surface of the first wafer, the said truncated cone forming step, One was cut with a cutting blade which rotates on the outer periphery of said first wafer Processing method of a multilayer wafer, comprising forming a increased in diameter inclined portion by rotating the laminated wafer moves the said cutting blade radially outwardly of the first wafer is provided.
本発明の積層ウェーハの加工方法では、積層ウェーハに切削ブレードを切り込ませ、外周側面に拡径傾斜部を備える円錐台を形成するので、スピンコートで膜を形成する際の余分な薬液を、拡径傾斜部を通じて積極的に除去できる。 In the method for processing a laminated wafer according to the present invention, a cutting blade is cut into the laminated wafer, and a truncated cone having an enlarged diameter inclined portion is formed on the outer peripheral side surface. It can be actively removed through the enlarged diameter inclined part.
つまり、ウェーハの外周縁に薬液が溜まり難くなるので、形成される膜が外周縁において厚くならずに済む。このように、本発明によれば、スピンコートによって形成される膜が、外周縁において厚くなるのを防止できる。 That is, since it is difficult for the chemical solution to accumulate on the outer peripheral edge of the wafer, the formed film does not have to be thick at the outer peripheral edge. Thus, according to the present invention, the film formed by spin coating can be prevented from becoming thick at the outer peripheral edge.
以下、添付図面を参照して、本発明の実施の形態について説明する。本実施の形態に係る積層ウェーハの加工方法は、薄化ステップ(図2参照)、円錐台形成ステップ(図3、図4参照)、処理ステップ(図5参照)を含む。 Embodiments of the present invention will be described below with reference to the accompanying drawings. The laminated wafer processing method according to the present embodiment includes a thinning step (see FIG. 2), a truncated cone forming step (see FIGS. 3 and 4), and a processing step (see FIG. 5).
薄化ステップでは、デバイスウェーハ(第一ウェーハ)とサポートウェーハ(第二ウェーハ)とを積層した積層ウェーハのデバイスウェーハ側を研削する。円錐台形成ステップでは、積層ウェーハに切削ブレードを切り込ませて外周側面に拡径傾斜部を形成し、積層ウェーハを円錐台状に加工する。 In the thinning step, the device wafer side of the laminated wafer in which the device wafer (first wafer) and the support wafer (second wafer) are laminated is ground. In the truncated cone forming step, a cutting blade is cut into the laminated wafer to form an enlarged inclined portion on the outer peripheral side surface, and the laminated wafer is processed into a truncated cone shape.
処理ステップでは、薄化ステップで研削されたデバイスウェーハの被研削面に、スピンコートでレジスト膜を形成する。以下、本実施の形態に係る積層ウェーハの加工方法について詳述する。 In the processing step, a resist film is formed by spin coating on the surface to be ground of the device wafer ground in the thinning step. Hereinafter, the processing method of the laminated wafer according to the present embodiment will be described in detail.
図1(A)は、積層ウェーハを構成するデバイスウェーハの構成例を模式的に示す斜視図であり、図1(B)は、積層ウェーハが形成される様子を模式的に示す斜視図である。 FIG. 1A is a perspective view schematically showing a configuration example of a device wafer constituting a laminated wafer, and FIG. 1B is a perspective view schematically showing a state in which the laminated wafer is formed. .
図1(A)に示すように、デバイスウェーハ(第一ウェーハ)11は、円盤状の半導体ウェーハであり、表面11a側には、中央のデバイス領域13と、デバイス領域13を囲む外周余剰領域15とが設けられている。
As shown in FIG. 1A, the device wafer (first wafer) 11 is a disk-shaped semiconductor wafer, and on the
デバイス領域13は、格子状に配列されたストリート(分割予定ライン)17で複数の領域に区画されており、各領域にはIC等のデバイス19が形成されている。ウェーハ11の外周部11cは面取り加工されており、断面形状は円弧状である(図2参照)。
The
図1(B)に示すように、サポートウェーハ(第二ウェーハ)21は、デバイスウェーハ11と同等の外径を有する円盤状の板状物であり、接着剤として機能する樹脂(不図示)等を介してデバイスウェーハ11に接着される。 As shown in FIG. 1B, the support wafer (second wafer) 21 is a disk-shaped plate having an outer diameter equivalent to that of the device wafer 11, and is a resin (not shown) that functions as an adhesive. It adheres to the device wafer 11 via
具体的には、デバイスウェーハ11の表面11a側とサポートウェーハ21の表面21a側とを対面させるように、デバイスウェーハ11とサポートウェーハ21とを重ねて接着する。これにより、デバイスウェーハ11とサポートウェーハ21とが積層された積層ウェーハ23が形成される。
Specifically, the device wafer 11 and the
なお、積層ウェーハ23は、接着剤を用いない接合等の方法によって形成されても良い。例えば、デバイスウェーハ11とサポートウェーハ21との貼り合わせに係る面を親水化処理した後に、当該面同士を当接させて加圧する。これにより、当接部分から水素結合を進展させて、デバイスウェーハ11とサポートウェーハ21とを接合させることができる。
Note that the laminated
サポートウェーハ21としては、デバイスウェーハ11と同様の半導体ウェーハを用いることができる。ただし、デバイスウェーハ11を適切に支持できる板状物であれば、サポートウェーハ21として使用可能である。例えば、ガラス基板、金属基板、樹脂基板等をサポートウェーハ21として用いても良い。
As the support wafer 21, a semiconductor wafer similar to the
本実施の形態に係る積層ウェーハの加工方法では、まず、上述した積層ウェーハ23のデバイスウェーハ11を薄く加工する薄化ステップを実施する。図2は、薄化ステップを模式的に示す一部断面側面図である。この薄化ステップは、例えば、図2に示す研削装置2で実施される。
In the laminated wafer processing method according to the present embodiment, first, a thinning step for thinly processing the device wafer 11 of the laminated
研削装置2は、鉛直方向に延びる回転軸C1の周りに回転するスピンドル4を備えている。このスピンドル4は、昇降機構(不図示)で昇降される。スピンドル4の下端側には、円盤状のホイールマウント6が設けられており、このホイールマウント6には、研削ホイール(研削手段)8が固定されている。
The
研削ホイール8は、アルミニウム、ステンレス等の金属材料で形成されたホイール基台8aを備えている。このホイール基台8aの円環状の下面には、全周にわたって複数の研削砥石8bが固定されている。
The grinding
研削ホイール8の下方には、チャックテーブル10が配置されている。チャックテーブル10は、モータ等の回転機構(不図示)と連結されており、スピンドル4と同様、鉛直方向に延びる回転軸C2の周りに回転する。
A chuck table 10 is disposed below the
チャックテーブル10の表面は、積層ウェーハ23を吸引保持する保持面となっている。保持面には、チャックテーブル10の内部に形成された流路(不図示)を通じて吸引源(不図示)の負圧が作用し、積層ウェーハ23を吸引する吸引力が発生する。
The surface of the chuck table 10 is a holding surface for sucking and holding the laminated
薄化ステップでは、まず、サポートウェーハ21の裏面21b側を、チャックテーブル10の保持面に接触させ、吸引源の負圧を作用させる。これにより、積層ウェーハ23はチャックテーブル10に吸引保持される。
In the thinning step, first, the
次に、スピンドル4とチャックテーブル10とを、それぞれ所定の回転方向R1,R2に回転させつつ、スピンドル4を下降させて、デバイスウェーハ11の裏面11bに研削砥石8bを接触させる。
Next, the
スピンドル4の回転数は、例えば、6000rpmに設定され、チャックテーブル10の回転数は、例えば、300rpmに設定される。ただし、スピンドル4及びチャックテーブル10の回転数は、これらに限定されない。
The rotation speed of the
スピンドル4を所定の送り速度で下降させることにより、デバイスウェーハ11の裏面11bは研削される。この研削は、接触式又は非接触式の厚み測定センサでデバイスウェーハ11の厚みを測定しながら実施される。デバイスウェーハ11が所定の厚み(例えば、100μm)になると、薄化ステップは終了する。
By lowering the
薄化ステップを実施した後には、積層ウェーハ23を円錐台状に加工する円錐台形成ステップを実施する。図3(A)は、円錐台形成ステップを模式的に示す一部断面側面図であり、図3(B)は、円錐台形成ステップを模式的に示す平面図であり、図4は、円錐台形成ステップで加工された積層ウェーハ23の形状を模式的に示す一部断面側面図である。この薄化ステップは、例えば、図3に示す切削装置12で実施される。
After performing the thinning step, a truncated cone forming step for processing the
切削装置12は、水平方向に延びる回転軸C3の周りに回転するスピンドル14を備えている。このスピンドル14は、昇降機構(不図示)で昇降されると共に、移動機構(不図示)によって回転軸C3と平行な割り出し送り方向に移動される。スピンドル4の一端側には、円環状の切削ブレード16が取り付けられている。
The cutting
切削ブレード16の下方には、チャックテーブル18が配置されている。チャックテーブル18は、モータ等の回転機構(不図示)と連結されており、鉛直方向に延びる回転軸C4の周りに回転する。また、チャックテーブル18は、移動機構(不図示)と連結されており、割り出し送り方向と垂直な加工送り方向に移動される。
A chuck table 18 is disposed below the
チャックテーブル18の表面は、積層ウェーハ23を吸引保持する保持面となっている。保持面には、チャックテーブル18の内部に形成された流路(不図示)を通じて吸引源(不図示)の負圧が作用し、積層ウェーハ23を吸引する吸引力が発生する。なお、チャックテーブル18の流路には、ロータリージョイント等が用いられている。これにより、チャックテーブル18を所定の方向に制限なく回転できる。
The surface of the chuck table 18 is a holding surface for sucking and holding the
円錐台形成ステップでは、まず、サポートウェーハ21の裏面21b側を、チャックテーブル18の保持面に接触させ、吸引源の負圧を作用させる。これにより、積層ウェーハ23はチャックテーブル18に吸引保持される。
In the truncated cone forming step, first, the
次に、スピンドル14とチャックテーブル18とを、それぞれ所定の回転方向R3,R4に回転させつつ、スピンドル14を下降させて、デバイスウェーハ11の裏面11b側から外周部11cの近傍に切削ブレード16を切り込ませる。同時に、切削ブレード16がデバイスウェーハ11の径方向外向きに移動するように、切削ブレード16を割り出し送り方向に移動させる。
Next, the
つまり、切削ブレード16は、図3に示す移動方向D1に相対移動しながら積層ウェーハ23を切削する。このように、切削ブレード16を、デバイスウェーハ11の径方向外向きに移動させながら切り込ませることで、図4に示すように、積層ウェーハ23は円錐台状に加工される。なお、切削ブレード16の切り込み深さは、少なくともサポートウェーハ21が切削ブレード16に切り込まれる程度とする。
That is, the
積層ウェーハ23の外周側面には、デバイスウェーハ11側からサポートウェーハ21側に向かって積層ウェーハ23の径が大きくなるような拡径傾斜部23aが形成される。この拡径傾斜部23aは、デバイスウェーハ11の裏面11bに対して緩やかに傾斜されており、液状物の排出性に優れる。
On the outer peripheral side surface of the
円錐台形成ステップを実施した後には、デバイスウェーハ11の被研削面である裏面11bに、スピンコートでレジスト膜を形成する処理ステップを実施する。図5は、処理ステップを模式的に示す一部断面側面図である。この処理ステップは、例えば、図5に示すスピンコーター20で実施される。
After performing the truncated cone forming step, a processing step of forming a resist film by spin coating on the
スピンコーター20は、レジスト材料等の薬液22を、デバイスウェーハ11の裏面11bに滴下するノズル24を備えている。ノズル24の下方には、スピンナテーブル26が配置されている。スピンナテーブル26は、モータ等の回転機構(不図示)と連結されており、鉛直方向に延びる回転軸C5の周りに回転する。
The
スピンナテーブル26の表面は、積層ウェーハ23を吸引保持する保持面となっている。保持面には、スピンナテーブル26の内部に形成された流路(不図示)を通じて吸引源(不図示)の負圧が作用し、積層ウェーハ23を吸引する吸引力が発生する。
The surface of the spinner table 26 is a holding surface for sucking and holding the
処理ステップでは、まず、サポートウェーハ21の裏面21b側を、スピンナテーブル26の保持面に接触させ、吸引源の負圧を作用させる。これにより、積層ウェーハ23はスピンナテーブル26に吸引保持される。
In the processing step, first, the
次に、レジスト膜の材料となる薬液22を、ノズル24からデバイスウェーハ11の裏面11bの中央付近に滴下すると共に、スピンナテーブル26を所定の回転方向R5に回転させる。この回転による遠心力で薬液22は拡散され、デバイスウェーハ11の裏面11bには薄いレジスト膜(不図示)が形成される。なお、レジスト塗布の実施後には、形成されたレジスト膜を乾燥させる乾燥処理等を実施しても良い。
Next, a
本実施の形態では、上述した円錐台形成ステップにおいて、裏面11bに対して緩やかに傾斜された拡径傾斜部23aを形成しているので、余分な薬液22は、拡径傾斜部23aを通じて適切に除去される。つまり、デバイスウェーハ11の外周縁に薬液22が溜まり難くなるので、形成されるレジスト膜は外周縁において厚くならずに済む。
In the present embodiment, since the enlarged diameter
このように、本実施の形態の積層ウェーハの加工方法によれば、スピンコートによって形成されるレジスト膜が、デバイスウェーハ11の外周縁において厚くなるのを防止できる。
Thus, according to the laminated wafer processing method of the present embodiment, it is possible to prevent the resist film formed by spin coating from becoming thick at the outer peripheral edge of the
なお、本発明は上記実施の形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施の形態では、薄化ステップを実施した後に円錐台形成ステップを実施しているが、薄化ステップを実施する前に円錐台形成ステップを実施しても良い。すなわち、円錐台形成ステップ、薄化ステップ、処理ステップの順に実施しても良い。 In addition, this invention is not limited to description of the said embodiment, A various change can be implemented. For example, in the above embodiment, the truncated cone forming step is performed after the thinning step is performed. However, the truncated cone forming step may be performed before the thinning step is performed. That is, you may implement in order of a truncated cone formation step, a thinning step, and a processing step.
また、上記実施の形態では、処理ステップにおいてレジスト膜を形成しているが、レジスト膜以外の絶縁膜を形成しても良い。また、処理ステップには、CMP処理やウェットエッチング処理等の処理が含まれても良い。例えば、CMP処理やウェットエッチング処理を実施した後に、レジスト膜を形成することもできる。 Moreover, in the said embodiment, although the resist film is formed in the process step, you may form insulating films other than a resist film. Further, the processing step may include a process such as a CMP process or a wet etching process. For example, the resist film can be formed after performing a CMP process or a wet etching process.
また、上記実施の形態では、薄化ステップ、円錐台形成ステップ、処理ステップを、それぞれ、研削装置2、切削装置12、スピンコーター20で実施しているが、本発明はこれに限定されない。例えば、研削装置2、切削装置12、スピンコーター20の機能を備える複合装置を用いて、全てのステップを実施しても良い。
In the above embodiment, the thinning step, the truncated cone forming step, and the processing step are performed by the grinding
その他、上記実施の形態に係る構成、方法などは、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。例えば、BSI(Back Side Illumination)方式のCMOSイメージセンサを製造する製造工程等においても、本発明に係る積層ウェーハの加工方法は有用である。 In addition, the configurations, methods, and the like according to the above-described embodiments can be changed as appropriate without departing from the scope of the object of the present invention. For example, the laminated wafer processing method according to the present invention is useful also in a manufacturing process for manufacturing a BSI (Back Side Illumination) type CMOS image sensor.
11 デバイスウェーハ(第一ウェーハ)
11a 表面
11b 裏面
11c 外周部
13 デバイス領域
15 外周余剰領域
17 ストリート(分割予定ライン)
19 デバイス
21 サポートウェーハ(第二ウェーハ)
21a 表面
21b 裏面
23 積層ウェーハ
23a 拡径傾斜部
2 研削装置
4 スピンドル
6 ホイールマウント
8 研削ホイール(研削手段)
8a ホイール基台
8b 研削砥石
10 チャックテーブル
12 切削装置
14 スピンドル
16 切削ブレード
18 チャックテーブル
20 スピンコーター
22 薬液
24 ノズル
26 スピンナテーブル
11 Device wafer (first wafer)
19
Claims (1)
積層ウェーハの第二ウェーハ側を保持し、研削手段で第一ウェーハを研削して所定の厚みへと薄化する薄化ステップと、
該薄化ステップを実施した後、該第一ウェーハの被研削面に処理を施す処理ステップと、
該薄化ステップを実施する前または後で、該処理ステップを実施する前に、積層ウェーハの外周側面に該第一ウェーハから該第二ウェーハに向かって径が大きくなるような拡径傾斜部を有する円錐台を形成する円錐台形成ステップと、を備え、
該処理ステップでは、該第一ウェーハの被研削面にスピンコートによるレジスト塗布が実施され、
該円錐台形成ステップでは、該第一ウェーハの外周部に回転する切削ブレードを切り込ませつつ該切削ブレードを該第一ウェーハの半径方向外側に移動させるとともに該積層ウェーハを回転させることで該拡径傾斜部を形成することを特徴とする積層ウェーハの加工方法。 A method for processing a laminated wafer in which a first wafer is laminated on a second wafer,
A thinning step of holding the second wafer side of the laminated wafer and grinding the first wafer with a grinding means to a predetermined thickness;
After performing the thinning step, a processing step for processing the ground surface of the first wafer;
Before or after carrying out the thinning step, and before carrying out the processing step, a diameter-increasing inclined portion whose diameter increases from the first wafer toward the second wafer is formed on the outer peripheral side surface of the laminated wafer. A truncated cone forming step to form a truncated cone having
In the processing step, resist coating by spin coating is performed on the surface to be ground of the first wafer,
In the truncated cone forming step, the cutting blade is moved to the outer side in the radial direction of the first wafer while cutting the rotating blade on the outer peripheral portion of the first wafer, and the expansion is performed by rotating the laminated wafer. A method for processing a laminated wafer, comprising forming a diameter inclined portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148772A JP6195483B2 (en) | 2013-07-17 | 2013-07-17 | Laminated wafer processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013148772A JP6195483B2 (en) | 2013-07-17 | 2013-07-17 | Laminated wafer processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015023093A JP2015023093A (en) | 2015-02-02 |
JP6195483B2 true JP6195483B2 (en) | 2017-09-13 |
Family
ID=52487315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013148772A Active JP6195483B2 (en) | 2013-07-17 | 2013-07-17 | Laminated wafer processing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6195483B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020178952A1 (en) * | 2019-03-04 | 2020-09-10 | ウルトラメモリ株式会社 | Trimming method |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209408A (en) * | 1997-01-27 | 1998-08-07 | Mitsubishi Materials Shilicon Corp | Manufacture of soi substrate |
JPH1116861A (en) * | 1997-06-20 | 1999-01-22 | Toshiba Corp | Production of semiconductor device |
JP2006100406A (en) * | 2004-09-28 | 2006-04-13 | Toshiba Ceramics Co Ltd | Manufacturing method of soi wafer |
JP2010165959A (en) * | 2009-01-19 | 2010-07-29 | Casio Computer Co Ltd | Substrate structure, method of forming coating film using the substrate structure, and method of manufacturing panel substrate using the substrate structure |
US20120028439A1 (en) * | 2010-07-30 | 2012-02-02 | Memc Electronic Materials, Inc. | Semiconductor And Solar Wafers And Method For Processing Same |
JP5912310B2 (en) * | 2011-06-24 | 2016-04-27 | 株式会社ディスコ | Wafer processing method |
KR102061695B1 (en) * | 2012-10-17 | 2020-01-02 | 삼성전자주식회사 | Wafer processing method |
-
2013
- 2013-07-17 JP JP2013148772A patent/JP6195483B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015023093A (en) | 2015-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6504750B2 (en) | Wafer processing method | |
JP6391999B2 (en) | Manufacturing method of laminated device | |
TWI614800B (en) | Wafer processing method | |
JP5307593B2 (en) | Method for dividing laminated wafer | |
JP2015018967A (en) | Semiconductor device manufacturing method and wafer with support substrate | |
JP6298723B2 (en) | Bonded wafer forming method | |
TWI546854B (en) | The method of grinding | |
JP2016096295A (en) | Method for processing double layer structure wafer | |
JP6385727B2 (en) | Bonded wafer forming method | |
JP2018182129A (en) | Processing method of wafer | |
JP2018041915A (en) | Wafer and processing method of wafer | |
JP2010016146A (en) | Chuck table of processing apparatus | |
JP2016100346A (en) | Wafer processing method | |
JP6195483B2 (en) | Laminated wafer processing method | |
JP2016219757A (en) | Method of dividing workpiece | |
JP2020027888A (en) | Removal method of carrier plate | |
JP2008120947A (en) | Transcription tape and method for producing semiconductor device using the transcription tape | |
KR20170041627A (en) | Method of manufacturing semiconductor device | |
JP2015233049A (en) | Laminated device manufacturing method | |
JP2015230971A (en) | Method for forming laminated wafer | |
TWI805872B (en) | Wafer processing method | |
JP6349121B2 (en) | Manufacturing method of laminated device | |
JP6501683B2 (en) | Method of processing laminated wafer | |
JP2009272590A (en) | Method of manufacturing semiconductor device, polishing wheel for semiconductor wafer, and processing apparatus of semiconductor wafer | |
JP2017157679A (en) | Manufacturing method of package wafer and package water |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6195483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |