JP6194496B2 - Information processing apparatus, information processing method, and program - Google Patents
Information processing apparatus, information processing method, and program Download PDFInfo
- Publication number
- JP6194496B2 JP6194496B2 JP2015249658A JP2015249658A JP6194496B2 JP 6194496 B2 JP6194496 B2 JP 6194496B2 JP 2015249658 A JP2015249658 A JP 2015249658A JP 2015249658 A JP2015249658 A JP 2015249658A JP 6194496 B2 JP6194496 B2 JP 6194496B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- standby system
- function
- standby
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
本発明は、情報処理装置、情報処理方法、及びプログラムに関する。 The present invention relates to an information processing apparatus, an information processing method, and a program.
例えば、特許文献1には、FPGAのコンフィグを完了し、前記FPGAのJTAGポートから、前記FPGAのコンフィグ後はソフトエラーによる場合以外は変化しない固定情報を読み出し、前記読み出した固定情報にソフトエラーが発生したかどうかを検出し、エラーが発生した場合は前記JTAGポートを使用して該エラーの補正を行う、というステップを備えることを特徴とするFPGAのソフトエラー補正方法が開示されている。 For example, in Patent Document 1, after FPGA configuration is completed, fixed information that does not change except when a soft error occurs after configuration of the FPGA is read from the JTAG port of the FPGA, and the read fixed information has a soft error. An FPGA soft error correction method is disclosed, comprising the step of detecting whether an error has occurred and correcting the error using the JTAG port if an error has occurred.
また、特許文献2には、複数の論理素子と、前記複数の論理素子の接続関係を規定する接続情報を格納する第1メモリと、前記接続情報を格納する第2メモリと、前記第1メモリに格納された前記接続情報に基づき、複数の第1論理素子により形成された第1演算回路と、前記第2メモリに格納された前記接続情報に基づき、複数の第2論理素子により形成された第2演算回路と、入力される2つのデータが一致しているか不一致であるかを示す信号を出力する比較回路と、前記第1演算回路及び前記2演算回路の各々に入力された第1データに対する前記第1演算回路の出力データと前記第2演算回路の出力データを前記2つのデータとして前記比較回路から出力される前記信号が不一致を示す場合、前記第1メモリと前記第2メモリの各々に前記接続情報の書き込みを行なうメモリ書き込み回路と、前記接続情報の書き込みによって前記複数の第1論理素子により形成された第3演算回路の出力データと、前記接続情報の書き込みによって前記複数の第2論理素子により形成された第4演算回路の出力データとが前記2つのデータとして前記比較回路により比較され、前記第3演算回路及び前記第4演算回路の各々に第2データが入力された際に、前記信号が不一致を示す状態から一致を示す状態へ変化したか否かを判定する判定回路とを有することを特徴とする論理回路が開示されている。 Patent Document 2 discloses a plurality of logic elements, a first memory that stores connection information that defines a connection relationship between the plurality of logic elements, a second memory that stores the connection information, and the first memory. The first arithmetic circuit formed by a plurality of first logic elements based on the connection information stored in the memory and the plurality of second logic elements formed by the connection information stored in the second memory. A second arithmetic circuit, a comparison circuit that outputs a signal indicating whether the two pieces of input data match or not, and the first data input to each of the first arithmetic circuit and the two arithmetic circuits When the signal output from the comparison circuit using the output data of the first arithmetic circuit and the output data of the second arithmetic circuit for the two as the two data indicates a mismatch, each of the first memory and the second memory A memory writing circuit for writing the connection information, output data of the third arithmetic circuit formed by the plurality of first logic elements by writing the connection information, and the plurality of second by writing the connection information. When the comparison circuit compares the output data of the fourth arithmetic circuit formed by the logic element as the two data, and the second data is input to each of the third arithmetic circuit and the fourth arithmetic circuit. And a determination circuit for determining whether or not the signal has changed from a non-matching state to a matching state.
信頼性の高い情報処理システムを提供することを目的とする。 An object is to provide a highly reliable information processing system.
本発明に係る情報処理装置は、所定の機能を再構築可能なハードウェア資源である再構築可能資源と、自機が運用系であるか待機系であるかを判定する判定部と、前記判定部により待機系であると判定された場合に、既定のタイミングで、前記再構築可能資源に対して、前記所定の機能を再構築させる再構築部とを有する。 The information processing apparatus according to the present invention includes a reconfigurable resource that is a hardware resource capable of reconfiguring a predetermined function, a determination unit that determines whether the own device is an active system or a standby system, and the determination And a reconstructing unit that reconstructs the predetermined function for the reconfigurable resource at a predetermined timing when the unit determines that the system is a standby system.
好適には、前記再構築部は、定期的に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる。 Preferably, the reconfiguration unit periodically causes the reconfigurable resource in which a predetermined function is configured to reconstruct the same function.
好適には、自機が待機系から運用系に切り替わる予兆を検知する予兆検知部をさらに有し、前記再構築部は、前記予兆検知部が待機系から運用系に切り替わる予兆を検知した場合に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる。 Preferably, the apparatus further includes a sign detection unit that detects a sign that the own device is switched from the standby system to the active system, and the reconstruction unit detects that the sign detection unit detects a sign that the standby system is switched from the standby system to the active system. , Causing the reconfigurable resource in which a predetermined function is constructed to reconstruct the same function.
好適には、前記再構築部は、前記判定部によって自機が運用系であると判定された場合に、定期的な再構築を禁止する。 Preferably, the rebuilding unit prohibits periodic rebuilding when the determination unit determines that the own device is an active system.
好適には、前記再構築部による前記再構築可能資源に対する機能の再構築が失敗した場合に、前記再構築可能資源が含まれたハードウェア装置の異常を通知する異常通知部をさらに有する。 Preferably, when the reconfiguration of the function for the reconfigurable resource by the reconfigurable unit fails, the apparatus further includes an abnormality notifying unit for notifying an abnormality of the hardware device including the reconfigurable resource.
好適には、前記再構築可能資源は、再プログラム可能な回路であり、前記再構築部は、再プログラム可能な回路上に、前記所定の機能を再構成する。 Preferably, the reconfigurable resource is a reprogrammable circuit, and the reconfigurable unit reconfigures the predetermined function on the reprogrammable circuit.
好適には、前記再構築可能資源は、暗号化処理機能が構築された暗号カードであり、前記再構築部は、前記暗号カードの再プログラム可能な回路に対して、暗号化処理機能を構築するためのコードをリロードする。 Preferably, the reconfigurable resource is an encryption card in which an encryption processing function is constructed, and the reconstruction unit constructs an encryption processing function for a reprogrammable circuit of the encryption card. Reload the code for
本発明に係る情報処理方法は、自機が運用系であるか待機系であるかを判定する判定ステップと、前記判定ステップにおいて待機系であると判定された場合に、既定のタイミングで、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、前記所定の機能を再構築させる再構築ステップとを有する。 The information processing method according to the present invention includes a determination step for determining whether the own apparatus is an active system or a standby system, and a predetermined timing at a predetermined timing when it is determined in the determination step that the apparatus is a standby system. A restructuring step of restructuring the predetermined function for a reconfigurable resource that is a hardware resource capable of reconfiguring the function.
本発明に係るプログラムは、自機が運用系であるか待機系であるかを判定する判定ステップと、前記判定ステップにおいて待機系であると判定された場合に、既定のタイミングで、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、前記所定の機能を再構築させる再構築ステップとをコンピュータに実行させる。 The program according to the present invention has a determination step for determining whether the own device is an active system or a standby system, and a predetermined function at a predetermined timing when it is determined in the determination step that the system is a standby system. The computer is caused to execute a restructuring step of reconfiguring the predetermined function on a reconfigurable resource that is a hardware resource that can be reconfigured.
信頼性の高い情報処理システムを提供できる。 A highly reliable information processing system can be provided.
以下、本発明の実施形態を、図面を参照して説明する。
図1は、ネットワーク装置10を含むネットワーク通信システム1のハードウェア構成を例示する図である。
図1に例示するように、ネットワーク通信システム1は、複数のネットワーク装置10と、これを接続するネットワークスイッチ20とを含む。
ネットワーク装置10は、ネットワークに接続して使用されるネットワーク機器である。ネットワーク装置10は、本発明に係る情報処理装置の一例である。
例えば、ネットワーク装置10は、LANケーブル及びネットワークスイッチ20を介してLANに接続しており、帯域制御機能及びファイアウォール機能などを有すると共に、他のネットワーク装置10と二重化して冗長構成によって耐障害性を高めている。
本例のネットワーク装置10Aは、運用中において、ネットワーク装置10Aの異常発生時に、待機系のネットワーク装置10Bと切り替わる。また、本例のネットワーク装置10Aは、通信中に、待機系のネットワーク装置10Bと切り替わってもよい。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram illustrating a hardware configuration of a network communication system 1 including a network device 10.
As illustrated in FIG. 1, the network communication system 1 includes a plurality of network devices 10 and a
The network device 10 is a network device used by connecting to a network. The network device 10 is an example of an information processing device according to the present invention.
For example, the network device 10 is connected to a LAN via a LAN cable and a
The
図2は、ネットワーク装置10のハードウェア構成を例示する図である。
図2に例示するように、ネットワーク装置10は、CPU100、メモリ102、複数のスロット104、サウスブリッジ106、ハードディスクドライブ108、CF110、及び、DVDドライブ112を有する。
CPU100は、中央処理装置である。例えば、CPU100は、複数のコアからなるマルチコアプロセッサである。本例のCPU100は、8コアからなる。
メモリ102は、例えば、半導体メモリであり、CPU100に接続され、主記憶装置として機能する。
スロット104は、拡張スロットであり、本例のスロット104には、暗号カード120などが挿入される。
サウスブリッジ106は、例えば、SATAバスなどを接続するICチップである。本例では、サウスブリッジ106には、ハードディスクドライブ108、CF110、及び、DVDドライブ112が接続されている。例えば、CF110は、メモリと接続される。
また、ネットワーク装置10は、所定の機能を再構築可能なハードウェア資源を有する。例えば、再構築可能資源は、再プログラム可能な回路である。本例において、再構築可能資源が、暗号化処理機能が構築された暗号カード120である形態を具体例として説明する。なお、暗号カード120は、FPGA(Field−Programmable Gate Array)により実現されてもよい。
FIG. 2 is a diagram illustrating a hardware configuration of the network device 10.
As illustrated in FIG. 2, the network device 10 includes a
The
The
The slot 104 is an expansion slot, and the
The
In addition, the network device 10 has hardware resources that can reconstruct a predetermined function. For example, the reconfigurable resource is a reprogrammable circuit. In this example, a mode in which the reconfigurable resource is the
図3は、ネットワーク装置10の機能ブロックの一部を例示する図である。
図3に例示するように、本例の運用系のネットワーク装置10A、及び待機系のネットワーク装置10Bには、それぞれ運用管理プログラム30がインストールされている。本例において、ネットワーク装置10Bにインストールされた運用管理プログラム30を具体例として説明する。
運用管理プログラム30は、暗号カード120の機能ブロックの一部として、二重化管理部350、判定部360、再構築部370、及び、ハード異常通知部380を有する。
なお、運用管理プログラム30の一部又は全部は、FPGAなどのハードウェアにより実現されてもよく、OS(Operating System)の機能を一部借用して実現されてもよい。
FIG. 3 is a diagram illustrating a part of functional blocks of the network device 10.
As illustrated in FIG. 3, an operation management program 30 is installed in each of the
The operation management program 30 includes a
Part or all of the operation management program 30 may be realized by hardware such as an FPGA, or may be realized by partially borrowing an OS (Operating System) function.
運用管理プログラム30において、二重化管理部350は、ネットワーク措置10Bの二重化情報を管理する。例えば、二重化管理部350は、ネットワーク装置10Bが運用系か待機系であるかの情報を、ネットワーク装置10Aと連携しながら、管理する。本例の二重化管理部350は、ネットワーク装置10Aより、ネットワーク装置10Aを運用系から待機系に切り替える通知を受けたとき、ネットワーク装置10Bが待機系から運用系に切り替わるという情報を管理する。
In the operation management program 30, the
判定部360は、自機が運用系か待機系であるかを判定する。本例の判定部360は、二重化管理部350より取得した情報により、自機が運用系か待機系であるかを判定する。
The
再構築部370は、判定部360により待機系であると判定された場合に、既定のタイミングで、再構築可能資源に対して、所定の機能を再構築させる。
例えば、再構築部370は、判定部360により待機系であると判定された場合に、定期的に、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる。より具体的に、再構築可能資源は再プログラム可能な回路であり、再構築部370は、再プログラム可能な回路上に、所定の機能を再構築する。また、再構築部370は、判定部360によって自機が運用系であると判定された場合に、定期的な再構築を禁止する。
本例の再構築部370は、1日1回、暗号カードに、同じ暗号処理機能を再構築させる。再構築される機能は、暗号化処理機能全体であってもよく、その一部であってもよい。また、再構築部370は、再構築処理として、暗号カードのリセット、及びマイクロコードのリロードを行う。ここで、マイクロコードとは、暗号化処理機能を実現するためのプログラムである。待機系のネットワーク装置10Bにおいてリロードされるマイクロコードは、運用系で使用されるプログラムと同一であってもよく、運用系又は待機系で使用されるプログラムと同種機能を有するプログラムであってもよい。マイクロコードは、CF110経由でリロードされる。
When the
For example, when the
The
ハード異常通知部380は、待機系において、再構築部370による再構築可能資源に対する機能の再構築が失敗した場合に、再構築可能資源が含まれたハードウェア装置の異常を通知する。
例えば、ハード異常通知部380は、待機系において、定期的なリカバリ処理が失敗していた場合、ハードウェア故障を示す警告(ログ、アラームLED表示、又は、LEDパネル表示等)を出力する。ここで、リカバリ処理とは、例えば、再構築部370による暗号カードのリセット、及びマイクロコードのリロードである。
これにより、ハードウェア故障の事前検知ができ、計画的に保守交換することを可能にする。
In the standby system, the hardware
For example, the hardware
As a result, a hardware failure can be detected in advance and maintenance replacement can be performed systematically.
図4は、ネットワーク装置10の二重化情報の管理を例示する図である。
図4に例示するように、運用系のネットワーク装置10A、及び待機系のネットワーク装置10Bは、それぞれ「装置二重化管理コンポーネント」、「待機系かどうか判定し、待機系なら暗号カードリセット処理呼び出しアプリを呼び出すスクリプト」、「暗号カードリセット処理呼び出しアプリ」、及び「暗号カードリセット&マイクロコードリロードスレッド」を有する。本例において、待機系のネットワーク装置10Bの「装置二重化管理コンポーネント」等を具体例として説明する。ここで、「装置二重化管理コンポーネント」は、少なくとも、ネットワーク装置10Bが、運用系か待機系であるかの情報を有する。二重化管理部350は、ネットワーク装置10Bが運用系か待機系であるかの情報を、ネットワーク装置10Aと連携しながら、装置二重化管理コンポーネントに格納する。例えば、二重化管理部350は、ネットワーク装置10Aより、ネットワーク装置10Aを運用系から待機系に切り替える通知を受けたとき、ネットワーク装置10Bが待機系から運用系に切り替わるという情報を、装置二重化管理コンポーネントに格納する。判定部360は装置二重化管理コンポーネントから、ネットワーク装置10Bが待機系か運用系かどうかの情報を取得する。
FIG. 4 is a diagram illustrating management of duplex information of the network device 10.
As illustrated in FIG. 4, the active network device 10 </ b> A and the standby network device 10 </ b> B respectively determine “device duplication management component” and “standby system”, and if the standby system, the encryption card reset processing call application is “Calling script”, “encryption card reset process calling application”, and “encryption card reset & microcode reload thread”. In this example, a “device duplication management component” of the
図5は、暗号カードリカバリ処理(S10)を説明するフローチャートである。
図5に例示するように、ステップ100(S100)において、運用管理プログラム30は「待機系かどうか判定し、待機系なら「暗号カードリセット処理呼び出しアプリ」を呼び出すスクリプト」を実行する。判定部360は、毎日定刻に、装置二重化管理コンポーネントよりネットワーク管理装置10の状態を取得するコマンドを実行し、復帰コードに1(待機系)が返るかどうかをチェックすることで、自機が待機系か運用系か判定する。判定部360は、待機系でない場合(S100:No)に待機系となるまで待ち、待機系である場合(S100:Yes)に、S105に移行する。また、運用管理プログラム30は、待機系である場合、内部ログのバックアップを作成する。
FIG. 5 is a flowchart for explaining the encryption card recovery process (S10).
As illustrated in FIG. 5, in step 100 (S100), the operation management program 30 executes “a script that determines whether or not it is a standby system and calls a“ encryption card reset process calling application ”if it is a standby system”. The
ステップ105(S105)において、運用管理プログラム30は、暗号カードリセットを暗号ドライバに指示する「暗号カードリセット処理呼び出しアプリ」を実行する。「暗号カードリセット処理呼び出しアプリ」は、暗号ドライバのリセット処理を行うioctlを実行する。ここで、暗号ドライバとは、暗号カード120を制御するためのプログラムである。また、運用管理プログラム30は、実行結果を内部ログに出力する。
In step 105 (S105), the operation management program 30 executes the “encryption card reset process call application” that instructs the encryption driver to reset the encryption card. The “encryption card reset processing call application” executes ioctl that performs encryption driver reset processing. Here, the cryptographic driver is a program for controlling the
ステップ110(S110)において、再構築部370は、reloadフラグを1に設定し、「暗号カードリセット&マイクロコードリロードスレッド」を起床させる。
In step 110 (S110), the
ステップ115(S115)において、再構築部370は、reloadフラグが0の場合(ステップ115:No)に、S130の処理に移行し、reloadフラグが1の場合(ステップ115:Yes)に、S120の処理に移行する。
In step 115 (S115), the
ステップ120(S120)において、再構築部370は、「暗号カードリセット&マイクロコードリロード処理」を実施する。
In step 120 (S120), the
ステップ125(S125)において、再構築部370は、reloadフラグを0に設定する。
In step 125 (S125), the
ステップ130(S130)において、再構築部370は、他スレッド、又はプロセスに実行権を渡し、待機系のネットワーク装置10はスリープ状態に入る(Schedule())。
In step 130 (S130), the
以上説明したように、本実施形態のネットワーク装置10は、異常を事前にリカバリする信頼性の高い情報処理装置を提供できる。
従来、ネットワーク装置10を二重化している構成において、運用系でハードウェア異常が発生した時に待機系に切り替わる。その時に待機系だったネットワーク装置10で暗号カード120に異常(マイクロコードのパリティエラー)が発生したため装置停止し、両系ダウンとなり、ネットワーク装置10の運用に影響が発生する可能性があった。また、マイクロコードのパリティエラーは、一般的に、宇宙線や素子のパッケージ材料から発生するα線の影響でメモリ等のビットが反転することが、発生要因の一つとして考えられており、時間が経てば経つほど発生確率が上がる。したがって、待機系における暗号カードの異常をあらかじめ、かつ、定期的に回避しておく必要があった。
しかし、待機系においては、暗号通信が行われていないため、暗号カード120の異常があったとしても事前に検知することはできない。また、試験的に数種類の暗号通信を実施して異常を検知することも考えられるが、すべての通信パターンのテストは困難であり、マイクロコードのパリティエラーとなっている暗号カード120上のメモリにアクセスしない限り検知できないため、実効性に疑問がある。また、暗号カード120自体には、マイクロコードのパリティエラーや暗号カード異常を定期的に自己診断したり自己修復したりする機能はない場合もある。
そこで、本例において、待機系において定期的に暗号カード120をリセットし、マイクロコードをリロードする対応を行う(リカバリ処理)。これにより、マイクロコードのパリティエラー(マイクロコード破損)など、一時的な暗号カード120の異常が待機系で発生していた場合は、装置二重化の系切り替えで、運用系に切り替わる前に、暗号カードのみリカバリすることで、待機系の停止時間を削減し、両系ダウンといった事態となる可能性を低減できる。また、運用系ではなく待機系で実施することにより、業務への影響を与えることなく実施することができる。さらに、暗号カード120がFPGAにより構成されている場合、FPGAのメーカーが提供する自己診断ツールは部分的なチェックのみとなる可能性があるが、本例は、プログラムの読み込みを行うことで全プログラムが適切な状態に更新される。また、FPGA又はSDK(Software Development Kit)に自己診断ツールがなくても、ネットワーク装置10の運用性の担保ができる。また、FPGAには一度読み込んだデータを参照する機能がない場合があり、その場合でもネットワーク装置10の運用性の担保ができる。例えば、プログラムのチェックサム等の正常性を確認できないようなデバイス(FPGA)でも、ネットワーク装置10の運用性の担保ができる。また、数種類の暗号通信を試験的に行うチェックではすべての回路の動作検証をできる保証がなく、特定の処理では異常となる可能性が残るが、定期的なリセットならマイクロコードの全面的なリロードを行うので、そのデータ保証が可能である。
As described above, the network device 10 of the present embodiment can provide a highly reliable information processing device that recovers an abnormality in advance.
Conventionally, in a configuration in which the network device 10 is duplicated, when a hardware abnormality occurs in the operational system, the network apparatus 10 is switched to the standby system. At that time, an abnormality (microcode parity error) occurred in the
However, since encryption communication is not performed in the standby system, even if there is an abnormality in the
Therefore, in this example, the
[変形例1]
上記実施形態では、待機系のネットワーク装置10が、自機を待機系と判定した場合に、規定のタイミングで、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる形態を説明したが、変形例1では、待機系のネットワーク装置10が、待機系から運用系に切り替わる予兆を検知した場合に、再構築可能資源に、同じ機能を再構築させる形態を説明する。
[Modification 1]
In the above embodiment, when the standby network device 10 determines that the own device is the standby system, the reconfigurable resource in which the predetermined function is constructed is reconstructed at the specified timing. However, in the first modification, when the standby network apparatus 10 detects a sign of switching from the standby system to the active system, a mode in which the same function is reconfigured in the reconfigurable resource will be described.
図6は、変形例におけるネットワーク通信システム1を例示する図である。
図6に例示するように、ネットワーク通信システム1は、複数のネットワーク装置10と、これを接続するネットワークスイッチ20とを含む。
ネットワーク装置10は、ネットワークに接続して使用されるネットワーク機器である。ネットワーク装置10は、本発明に係る情報処理装置の一例である。本例のネットワーク装置は、LANケーブル及びネットワークスイッチ20を介してLANに接続しており、帯域制御機能及びファイアウォール機能などを有すると共に、他のネットワーク装置10と二重化して冗長構成によって耐障害性を高めている。具体的には、運用系のネットワーク装置10Aと、待機系のネットワーク装置10Bとの間で生存監視パケットが送受信され、既定時間、生存監視パケットが送受信されない場合に、待機系から運用系に切り替わる予兆と判断し、待機系のネットワーク装置10Bは、所定の機能が構築されている再構築可能資源に、同じ機能を再構築させる。
FIG. 6 is a diagram illustrating a network communication system 1 in a modified example.
As illustrated in FIG. 6, the network communication system 1 includes a plurality of network devices 10 and a
The network device 10 is a network device used by connecting to a network. The network device 10 is an example of an information processing device according to the present invention. The network device of this example is connected to the LAN via the LAN cable and the
例えば、本例のネットワーク通信システム1では、2台のネットワーク装置10の間で、1秒間隔で生存監視パケットが送信され、生存監視パケットの送信が3秒以上滞ると、二重化監視でエラー検出となり、運用系/待機系のネットワーク装置10の切り替えが発生するように設定されている。この場合、生存監視パケットの送信が2秒間滞った場合、待機系から運用系に切り替わる予兆と判断し、待機系のネットワーク装置10Bは、暗号化処理機能が構築されている暗号カードに、同じ機能を再構築させる。
For example, in the network communication system 1 of this example, a survival monitoring packet is transmitted between two network devices 10 at intervals of 1 second, and if the survival monitoring packet is transmitted for 3 seconds or more, an error is detected by duplex monitoring. The operation / standby network device 10 is set to be switched. In this case, if the transmission of the survival monitoring packet is delayed for 2 seconds, it is determined as a sign that the standby system is switched to the active system, and the
図7は、変形例1のネットワーク装置10の機能ブロックの一部を例示する図である。
図7に例示するように、本例の運用系のネットワーク装置10A、及び待機系のネットワーク装置10Bには、それぞれ運用管理プログラム40がインストールされている。本例において、ネットワーク装置10Bにインストールされた運用管理プログラム40を具体例として説明する。
運用管理プログラム40は、暗号カードの機能ブロックとして、二重化管理部450、判定部460、再構築部470、及び予兆検知部480を有する。
なお、運用管理プログラム40の一部又は全部は、FPGAなどのハードウェアにより実現されてもよく、OSの機能を一部借用して実現されてもよい。
FIG. 7 is a diagram illustrating a part of functional blocks of the network device 10 according to the first modification.
As illustrated in FIG. 7, an operation management program 40 is installed in each of the
The operation management program 40 includes a
Part or all of the operation management program 40 may be realized by hardware such as FPGA, or may be realized by borrowing a part of the function of the OS.
運用管理プログラム40において、二重化管理部450、判定部460、及び、再構築部470は、上記実施形態の運用管理プログラム30における二重化管理部350、判定部360、及び、再構築部370と同様である。
In the operation management program 40, the
予兆検知部480は、自機が待機系から運用系に切り替わる予兆を検知する。
本例の予兆検知部480は、生存監視パケットの送信が2秒間滞った場合、待機系から運用系に切り替わる予兆と判断する。予兆検知部480により、待機系から運用系に切り替わる予兆が検知された場合、再構築部470は、暗号カードのリセット、及びマイクロコードのリロードを行う。待機系のネットワーク装置10Bにおいてリロードされるマイクロコードは、運用系で使用されるプログラムと同一であってもよく、運用系又は待機系で使用されるプログラムと同種機能を有するプログラムであってもよい。
また、予兆検知部480は、他機より、ハードウェアの性能劣化等の通知を受けた場合に、待機系から運用系に切り替わる予兆と判断してもよい。
The
The
Further, the
図8は、暗号カードリカバリ処理(S20)を説明するフローチャートである。
図8に例示するように、ステップ200(S200)において、運用管理プログラム40は「待機系かどうか判定し、待機系なら「暗号カードリセット処理呼び出しアプリ」を呼び出すスクリプト」を実行する。判定部460は、装置二重化管理コンポーネントよりネットワーク管理装置10の状態を取得するコマンドを実行し、復帰コードに1(待機系)が返るかどうかをチェックすることで、自機が待機系か運用系か判定する。判定部460は、待機系でない場合(S200:No)に待機系となるまで待ち、待機系である場合(S200:Yes)に、S205に移行する。また、運用管理プログラム40は、待機系である場合、内部ログのバックアップを作成する。
FIG. 8 is a flowchart for explaining the encryption card recovery process (S20).
As illustrated in FIG. 8, in step 200 (S200), the operation management program 40 determines whether or not the system is a standby system, and if it is a standby system, executes a script that calls an “encryption card reset process calling application”. The
ステップ205(S205)において、予兆検知部480は、自機が待機系から運用系に切り替わる予兆を検知しない場合(S205:No)に、予兆を検知するまで待ち、自機が待機系から運用系に切り替わる予兆を検知した場合(S205:Yes)に、S210に移行する。
In step 205 (S205), when the
ステップ210(S210)において、運用管理プログラム40は、暗号カードリセットを暗号ドライバに指示する「暗号カードリセット処理呼び出しアプリ」を実行する。「暗号カードリセット処理呼び出しアプリ」は、暗号ドライバのリセット処理を行うioctlを実行する。ここで、暗号ドライバとは、暗号カード120を制御するためのプログラムである。また、運用管理プログラム40は、実行結果を内部ログに出力する。
In step 210 (S210), the operation management program 40 executes an “encryption card reset process calling application” that instructs the encryption driver to reset the encryption card. The “encryption card reset processing call application” executes ioctl that performs encryption driver reset processing. Here, the cryptographic driver is a program for controlling the
ステップ215(S215)において、再構築部470は、reloadフラグを1に設定し、「暗号カードリセット&マイクロコードリロードスレッド」を起床させる。
In step 215 (S215), the
ステップ220(S220)において、再構築部470は、reloadフラグが0の場合(ステップ220:No)に、S235の処理に移行し、reloadフラグが1の場合(ステップ220:Yes)に、S225の処理に移行する。
In step 220 (S220), the
ステップ225(S225)において、再構築部470は、「暗号カードリセット&マイクロコードリロード処理」を実施する。
In step 225 (S225), the
ステップ230(S230)において、再構築部470は、reloadフラグを0に設定する。
In step 230 (S230), the
ステップ235(S235)において、再構築部470は、他スレッド、又はプロセスに実行権を渡し、待機系のネットワーク装置10はスリープ状態に入る(Schedule())。
In step 235 (S235), the
以上説明したように、変形例1のネットワーク装置10は、上記実施例の定期なリカバリ処理に対して、予兆を検知した場合にリカバリ処理する点で無駄が少なく、待機系から運用系に切り替わったとき、ネットワーク装置10が、ダウンする可能性を低減できる。 As described above, the network device 10 of the first modification is less wasteful in that recovery processing is performed when a sign is detected with respect to the periodic recovery processing of the above embodiment, and the standby system is switched to the active system. When the network device 10 is down, the possibility of going down can be reduced.
1…ネットワーク通信システム
10…ネットワーク装置
20…ネットワークスイッチ20
100…CPU
102…メモリ
104…スロット
120…暗号カード
350…二重管理部
360…判定部
370…再構築部
380…ハード異常通知部
450…二重管理部
460…判定部
470…再構築部
480…予兆検知部
DESCRIPTION OF SYMBOLS 1 ... Network communication system 10 ...
100 ... CPU
DESCRIPTION OF
Claims (8)
自機が運用系であるか待機系であるかを判定する判定部と、
前記判定部により待機系であると判定された場合に、既定のタイミングで、前記再構築可能資源に対して、前記所定の機能を再構築させる再構築部と
を有し、
前記再構築部は、定期的に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる
情報処理装置。 A reconfigurable resource that is a hardware resource capable of reconfiguring a predetermined function;
A determination unit for determining whether the own machine is an active system or a standby system;
Wherein when it is determined that the standby system by the determination unit, the default timing, to the reconfigurable resources, possess a reconstruction unit for reconstructing the predetermined function,
The information reconstructing unit that causes the reconfigurable resource in which a predetermined function is constructed to reconstruct the same function periodically .
自機が運用系であるか待機系であるかを判定する判定部と、
前記判定部により待機系であると判定された場合に、既定のタイミングで、前記再構築可能資源に対して、前記所定の機能を再構築させる再構築部と、
自機が待機系から運用系に切り替わる予兆を検知する予兆検知部と
を有し、
前記再構築部は、前記予兆検知部が待機系から運用系に切り替わる予兆を検知した場合に、所定の機能が構築されている前記再構築可能資源に、同じ機能を再構築させる
情報処理装置。 A reconfigurable resource that is a hardware resource capable of reconfiguring a predetermined function;
A determination unit for determining whether the own machine is an active system or a standby system;
A reconstruction unit that reconstructs the predetermined function with respect to the reconfigurable resource at a predetermined timing when the determination unit determines that the system is a standby system;
A sign detection unit that detects a sign that the machine switches from the standby system to the active system ;
Have
The reconstructing unit causes the reconfigurable resource in which a predetermined function is constructed to reconstruct the same function when the sign detecting unit detects a sign that the standby system is switched to the active system.
請求項1に記載の情報処理装置。 The information processing apparatus according to claim 1 , wherein the reconfiguration unit prohibits periodic reconfiguration when the determination unit determines that the own device is an active system.
をさらに有する請求項1に記載の情報処理装置。 The abnormality notification unit according to claim 1, further comprising: an abnormality notification unit configured to notify an abnormality of a hardware device including the reconfigurable resource when the reconfiguration of the function for the reconfigurable resource by the reconfiguration unit fails. Information processing device.
前記再構築部は、再プログラム可能な回路上に、前記所定の機能を再構成する
請求項1に記載の情報処理装置。 The reconfigurable resource is a reprogrammable circuit;
The information processing apparatus according to claim 1, wherein the reconfiguration unit reconfigures the predetermined function on a reprogrammable circuit.
前記再構築部は、前記暗号カードの再プログラム可能な回路に対して、暗号化処理機能を構築するためのコードをリロードする
請求項5に記載の情報処理装置。 The reconfigurable resource is an encryption card with an encryption processing function constructed,
The information processing apparatus according to claim 5 , wherein the reconstructing unit reloads a code for constructing an encryption processing function in a reprogrammable circuit of the encryption card.
前記判定ステップにおいて待機系であると判定された場合に、定期的に、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、同じ機能を再構築させる再構築ステップと
を有する情報処理方法。 A determination step for determining whether the own machine is an active system or a standby system;
A restructuring step of periodically restructuring the same function with respect to a reconfigurable resource that is a hardware resource capable of reconfiguring a predetermined function when it is determined as a standby system in the determination step; An information processing method comprising:
前記判定ステップにおいて待機系であると判定された場合に、定期的に、所定の機能を再構築可能なハードウェア資源である再構築可能資源に対して、同じ機能を再構築させる再構築ステップと
をコンピュータに実行させるプログラム。 A determination step for determining whether the own machine is an active system or a standby system;
A restructuring step of periodically restructuring the same function with respect to a reconfigurable resource that is a hardware resource capable of reconfiguring a predetermined function when it is determined as a standby system in the determination step; A program that runs a computer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015249658A JP6194496B2 (en) | 2015-12-22 | 2015-12-22 | Information processing apparatus, information processing method, and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015249658A JP6194496B2 (en) | 2015-12-22 | 2015-12-22 | Information processing apparatus, information processing method, and program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017117065A JP2017117065A (en) | 2017-06-29 |
JP6194496B2 true JP6194496B2 (en) | 2017-09-13 |
Family
ID=59234421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015249658A Active JP6194496B2 (en) | 2015-12-22 | 2015-12-22 | Information processing apparatus, information processing method, and program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6194496B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019057267A (en) * | 2017-09-19 | 2019-04-11 | 株式会社明電舎 | Information processing device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365581B2 (en) * | 1994-07-29 | 2003-01-14 | 富士通株式会社 | Information processing device with self-healing function |
JP2001268071A (en) * | 2000-03-16 | 2001-09-28 | Advanced Mobile Telecommunications Security Technology Research Lab Co Ltd | Anti-tamper encryption device |
JP2006053873A (en) * | 2004-08-16 | 2006-02-23 | Fujitsu Ltd | Function device, function maintenance method and function maintenance program |
US7685464B2 (en) * | 2006-11-20 | 2010-03-23 | Honeywell International Inc. | Alternating fault tolerant reconfigurable computing architecture |
JP2010066961A (en) * | 2008-09-10 | 2010-03-25 | Oki Electric Ind Co Ltd | Method for guaranteeing activation of programmable logic circuit, and programmable logic circuit device thereof |
-
2015
- 2015-12-22 JP JP2015249658A patent/JP6194496B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017117065A (en) | 2017-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11729044B2 (en) | Service resiliency using a recovery controller | |
US7565567B2 (en) | Highly available computing platform | |
US8892944B2 (en) | Handling a failed processor of multiprocessor information handling system | |
US7627781B2 (en) | System and method for establishing a spare processor for recovering from loss of lockstep in a boot processor | |
US9164854B2 (en) | Thread sparing between cores in a multi-threaded processor | |
CN101271417A (en) | Method and apparatus for repairing a processor core during run time in a multi-processor data processing system | |
US8977895B2 (en) | Multi-core diagnostics and repair using firmware and spare cores | |
JPH0950424A (en) | Dump sampling device and dump sampling method | |
CN115617550A (en) | Processing device, control unit, electronic device, method, and computer program | |
US7502958B2 (en) | System and method for providing firmware recoverable lockstep protection | |
US8060778B2 (en) | Processor controller, processor control method, storage medium, and external controller | |
CN112600690B (en) | Configuration data synchronization method, device, equipment and storage medium | |
JP6194496B2 (en) | Information processing apparatus, information processing method, and program | |
Oriol et al. | Fault-tolerant fault tolerance for component-based automation systems | |
Bolchini et al. | A reliable reconfiguration controller for fault-tolerant embedded systems on multi-FPGA platforms | |
WO2008004330A1 (en) | Multiple processor system | |
JP2012150661A (en) | Processor operation inspection system and its inspection method | |
WO2018179739A1 (en) | Information processing device, information processing method, and program | |
JPH07183891A (en) | Computer system | |
Hébert et al. | A cost-effective solution to increase system reliability and maintain global performance under unreliable silicon in MPSoC | |
JP4507875B2 (en) | Multiplexer and legacy device multiplexing method | |
JP2015106226A (en) | Dual system | |
TWI781452B (en) | System and method for monitoring and recovering heterogeneous components | |
JP7287651B2 (en) | DISTRIBUTED PROCESSING APPARATUS, DISTRIBUTED PROCESSING METHOD, AND PROGRAM | |
CN105446833B (en) | Control method of server and control device of server |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6194496 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |