JP2006053873A - Function device, function maintenance method and function maintenance program - Google Patents

Function device, function maintenance method and function maintenance program Download PDF

Info

Publication number
JP2006053873A
JP2006053873A JP2004236803A JP2004236803A JP2006053873A JP 2006053873 A JP2006053873 A JP 2006053873A JP 2004236803 A JP2004236803 A JP 2004236803A JP 2004236803 A JP2004236803 A JP 2004236803A JP 2006053873 A JP2006053873 A JP 2006053873A
Authority
JP
Japan
Prior art keywords
function
fpga
switching
failure
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004236803A
Other languages
Japanese (ja)
Inventor
Hitoshi Abe
仁 安部
Hirokazu Fukui
宏和 福井
Kazuhiro Kaneko
和弘 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004236803A priority Critical patent/JP2006053873A/en
Priority to US11/023,011 priority patent/US7434086B2/en
Publication of JP2006053873A publication Critical patent/JP2006053873A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Stored Programmes (AREA)
  • Logic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a function device capable of continuously maintaining functions, in relation to a function device performing required functions by programming such as an FPGA; and to provide a function maintenance method and a function maintenance program. <P>SOLUTION: This function device is provided with a plurality of function parts (FPGAs 40 and 41) and maintains functions by changing over a function part having caused a fault to a function part in waiting. The function device is equipped with: a plurality of function parts; a fault detection part (fault detection circuits 26 and 28); and a switching part (switching circuits 14 and 16) and sets the function part in operation and the function part in waiting. That is to say, the function part having caused a fault is set in waiting and the function part having been in waiting is operated. Thereby, the functions can continuously be maintained without causing operation stop of a system due to the fault having occurred in the function part and reliability of the system can be enhanced by function maintenance. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ＦＰＧＡ（Field Programmable Gate Arrays）等、プログラミングによって所要の機能を果たす機能装置に関し、特に、ソフトウェアエラー等の障害を克服して継続的な機能維持を成し得る機能装置、機能維持方法及び機能維持プログラムに関する。
The present invention relates to a functional device that performs a required function by programming, such as FPGA (Field Programmable Gate Arrays), and in particular, a functional device and a function maintaining method capable of overcoming obstacles such as software errors and maintaining a continuous function. And a function maintenance program.

ＦＰＧＡは、周知のように、外部から提供されるプログラムによりデバイス内部の回路情報を電気的に書込みが可能であり、その回路情報により所要の回路機能を果たす集積回路装置である。   As is well known, the FPGA is an integrated circuit device in which circuit information inside the device can be electrically written by a program provided from the outside, and a required circuit function is performed by the circuit information.

このようなＦＰＧＡは、回路情報を保持するためのＲＡＭ（Random-Access Memory）を備え、このＲＡＭにはＳＲＡＭ（Static ＲＡＭ）が用いられている。このＳＲＡＭは、最近の電源電圧の低電圧化、集積回路の微細化に伴い、個々の電荷量が小さくなっているため、ソフトウェアエラーの発生のおそれがある。書き込まれた回路情報がソフトウェアエラー等、何等かの電気的要因で変化すると、ＦＰＧＡの回路動作に異常を来し、正常な機能を復旧させるにはシステムを停止させ、ＦＰＧＡ内部に設置されているＳＲＡＭの記憶内容の修正、即ち、回路情報の再書込みが必要である。   Such an FPGA includes a RAM (Random-Access Memory) for holding circuit information, and an SRAM (Static RAM) is used as the RAM. In this SRAM, since the amount of individual charges has decreased with the recent reduction in power supply voltage and miniaturization of integrated circuits, there is a risk of software errors. If the written circuit information changes due to some electrical factor such as a software error, the circuit operation of the FPGA is abnormal, and the system is stopped to restore the normal function and installed in the FPGA. It is necessary to correct the contents stored in the SRAM, that is, to rewrite the circuit information.

ところで、ＦＰＧＡや、その機能回復に関し、次のような特許文献が存在する。
特開平９−６２５２８号公報 特開平８−４４５８１号公報 By the way, the following patent documents exist about FPGA and its function recovery.
JP-A-9-62528 JP-A-8-44581

既述の通り、ＦＰＧＡに書き込まれている回路情報がソフトウェアエラー等、何等かの電気的要因で変化した際に、ＦＰＧＡの機能復旧には、ＳＲＡＭの記憶内容の修正や再書込みが必要となるが、斯かる処理にはシステムの一時停止及び再立上げを余儀なくされる等、これは厄介なことである。   As described above, when the circuit information written in the FPGA changes due to some electrical factor such as a software error, the storage contents of the SRAM need to be corrected or rewritten to restore the function of the FPGA. However, such a process is troublesome because the system must be paused and restarted.

ところで、特許文献１には、機能装置の出荷後、サービス中又は運用中の自己修復を可能にすることが開示されている。即ち、機能装置として例えば、機能部品及びパッケージ装置を並列的に複数系統に亘って設け、それらのうちの１系統を使用し、他系統を障害時のバックアップ系統とし、使用系統に障害が生じたときにはバックアップ系統に機能を代行させている。また、この特許文献１には、機能装置として集積回路装置を用いること、また、集積回路装置としてＦＰＧＡが例示されており、このＦＰＧＡにおいて、障害発生の検出及びその判定、それに基づく機能回復についても開示されている。   By the way, Patent Document 1 discloses that self-restoration during service or operation can be performed after shipment of a functional device. That is, as a functional device, for example, functional parts and package devices are provided in parallel over a plurality of systems, one of them is used, the other system is used as a backup system at the time of failure, and a failure occurs in the system used. Sometimes the backup system is substituted for the function. Further, in this Patent Document 1, an integrated circuit device is used as a functional device, and an FPGA is exemplified as the integrated circuit device. In this FPGA, the detection and determination of the occurrence of a failure, and the functional recovery based thereon are also described. It is disclosed.

しかしながら、特許文献１に開示された自己修復装置では、機能障害を呈した機能部品又はパッケージ装置等が本質的に自己回復をすることができないので、バックアップ系統を使用しているときには障害を呈した系統はバックアップ系統として使用することができないこと、バックアップ系統を１系統しか用意していない場合には、障害発生時、バックアップ系統のない非冗長運転状態となること、また、複数系統のバックアップ系統が存在している場合にも障害を生じると、バックアップ系統が減少してしまうこと、斯かる状態を回避するためには、速やかな修理が必要であることが開示されており、バックアップ系統を備えることの不完全性が指摘されている。   However, in the self-repair device disclosed in Patent Document 1, a functional component or a package device that exhibits a functional failure cannot essentially self-recover, and thus exhibits a failure when using a backup system. The system cannot be used as a backup system, and if only one backup system is prepared, it becomes a non-redundant operation state without a backup system when a failure occurs. It is disclosed that if a failure occurs even if it exists, the backup system will be reduced, and in order to avoid such a situation, it is disclosed that prompt repair is necessary, and a backup system is provided. Incompleteness has been pointed out.

また、この自己修復装置では、機能回路部、障害検出部、内部メモリ、定義処理部等を備え、内部メモリには機能回路部の機能を実現するための機能を定義する複数のレイアウトパターン定義情報が格納され、定義処理部は、障害検出部からの障害領域の判別結果に基づき、内部メモリに格納されたレイアウトパターン定義情報から、障害が発生した分割領域を含まない定義情報に従って機能回路部を再定義する、という構成を以て自己修復による機能回復を実現しているにすぎない。   In addition, the self-repair device includes a functional circuit unit, a failure detection unit, an internal memory, a definition processing unit, etc., and a plurality of layout pattern definition information that defines functions for realizing the functions of the functional circuit unit in the internal memory. And the definition processing unit obtains the functional circuit unit from the layout pattern definition information stored in the internal memory based on the determination result of the fault area from the fault detection unit according to the definition information that does not include the divided area where the fault has occurred. The function of self-healing is only realized by re-definition.

また、特許文献２は、自己修復機能付き情報処理装置について開示され、複数のＦＰＧＡを備えて構成することにより、障害発生に基づき、ＦＰＧＡを再構成することを開示しているにすぎない。   Patent Document 2 discloses an information processing apparatus with a self-repair function, and merely discloses reconfiguring an FPGA based on the occurrence of a failure by including a plurality of FPGAs.

そこで、本発明は、ＦＰＧＡ等、プログラミングによって所要の機能を果たす機能装置に関し、継続して機能を維持させることができる機能装置、機能維持方法及び機能維持プログラムを提供することを目的としている。   Therefore, the present invention relates to a functional device that performs a required function by programming, such as an FPGA, and an object thereof is to provide a functional device, a function maintaining method, and a function maintaining program that can maintain the function continuously.

また、本発明の他の目的は、ソフトウェアエラー等の障害発生に対し、動作停止の防止を図ることにある。   Another object of the present invention is to prevent the operation from being stopped when a failure such as a software error occurs.

また、本発明の他の目的は、ソフトウェアエラー等による障害発生に対し、正常な機能を継続しながら、機能回復を図ることにある。
Another object of the present invention is to recover a function while maintaining a normal function against a failure caused by a software error or the like.

上記目的を達成するため、本発明の機能装置の第１の特徴事項は、複数の機能部を備え、障害が発生した機能部から待機中の機能部に切り替えることにより、機能を維持させることである。即ち、複数の機能部、障害検出部及び切替部が備えられている。機能部は、書込まれた回路情報により所要の機能を果たす構成であり、機能部を複数で編成することは、動作中の機能部と、待機中の機能部とを設定することができる。障害検出部は、各機能部のうち、動作中の機能部の障害の発生を検出する。そして、切替部は、障害検出部の障害の検出により、障害が生じた機能部から待機中の機能部に切り替える。即ち、障害が発生した機能部を待機させ、待機中であった機能部を動作させる。従って、機能部に生じた障害によるシステムの動作停止を伴うことなく、継続した機能を維持することができ、機能維持によりシステムの信頼性が高められる。   In order to achieve the above object, the first feature of the functional device of the present invention is that it includes a plurality of functional units and maintains the functions by switching from the functional unit in which a failure has occurred to the functional unit that is on standby. is there. That is, a plurality of function units, a failure detection unit, and a switching unit are provided. The functional unit is configured to perform a required function based on the written circuit information, and organizing a plurality of functional units can set an active functional unit and a standby functional unit. The failure detection unit detects occurrence of a failure in the functional unit that is operating among the functional units. Then, the switching unit switches from the functional unit in which the failure has occurred to the standby functional unit by detecting the failure in the failure detecting unit. That is, the function unit in which the failure has occurred is put on standby, and the function unit on standby is operated. Therefore, it is possible to maintain a continuous function without stopping the operation of the system due to a failure occurring in the function unit, and the reliability of the system is improved by maintaining the function.

上記目的を達成するため、本発明の機能装置の第２の特徴事項は、障害を生じた機能部の機能を復旧させることである。即ち、前記障害が生じた前記機能部の機能を復旧させる機能復旧部を備える構成とすれば、前記障害を生じた前記機能部を動作系から外すことにより、機能復旧部により機能を復旧させ、正常な機能を備えた機能部を次の動作に備えて待機させることができる。これにより、継続的且つ正常な機能を維持することが可能である。   In order to achieve the above object, the second feature of the functional device of the present invention is to restore the function of the functional unit in which the failure has occurred. That is, if it is configured to include a function recovery unit that recovers the function of the function unit in which the failure has occurred, the function recovery unit recovers the function by removing the function unit in which the failure has occurred, from the operating system, A functional unit having a normal function can be put on standby for the next operation. Thereby, it is possible to maintain a continuous and normal function.

上記目的を達成するため、本発明の機能装置の第３の特徴事項は、複数の機能部を備え、定期的に動作中の機能部を動作系から外し、待機中の機能部を動作系に復帰させることにより、機能を維持させることである。即ち、複数の機能部、切替タイミング検出部及び切替部が備えられている。機能部は既述した通り、書込まれた回路情報により所要の機能を果たす構成であり、機能部を複数で編成することは、動作中の機能部と、待機中の機能部とを設定することができる。切替タイミング検出部は、これら機能部のうち、動作中の機能部から待機中の機能部に切り替える切替タイミングを検出する。そして、切替部は、切替タイミング検出部が検出した前記切替タイミングに基づき、動作中の機能部を待機させ、待機中の前記機能部を動作系に復帰させる。従って、システムの動作停止を伴うことなく、複数の機能部を切り替えて動作させるので、継続した機能を維持することができ、また、単一の機能部の継続使用に比較し、システムの信頼性の向上が図られる。   In order to achieve the above object, the third feature of the functional device of the present invention includes a plurality of functional units, and periodically removes the functional unit that is operating from the operational system and makes the functional unit that is on standby the operational system. The function is maintained by returning. That is, a plurality of function units, a switching timing detection unit, and a switching unit are provided. As described above, the functional unit is configured to perform a required function based on the written circuit information. Organizing a plurality of functional units sets an active functional unit and a standby functional unit. be able to. The switching timing detection unit detects a switching timing for switching from the functional unit in operation to the functional unit in standby among these functional units. Then, based on the switching timing detected by the switching timing detection unit, the switching unit causes the function unit in operation to wait and returns the function unit in standby to the operation system. Therefore, it is possible to maintain a continuous function by switching and operating a plurality of functional units without stopping the operation of the system, and the reliability of the system compared to the continuous use of a single functional unit. Is improved.

そして、上記目的を達成するため、本発明の機能維持方法は、書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させる処理と、動作中の前記機能部の障害を検出する処理と、前記障害の検出により、障害が発生した機能部から待機中の機能部に切り替える処理とを含む構成である。この機能維持方法は、既述した本発明の機能装置の第１の特徴事項に対応するものである。このような処理によっても、機能部に生じた障害によるシステムの動作停止を伴うことなく、継続した機能を維持することができ、機能維持によりシステムの信頼性が高められるものである。   In order to achieve the above object, the function maintaining method of the present invention includes a process of selecting and operating at least one function unit from a plurality of function units performing a required function based on the written circuit information, And a process of switching from a functional part in which a failure has occurred to a standby functional part upon detection of the failure. This function maintaining method corresponds to the first feature of the functional device of the present invention described above. Even by such processing, it is possible to maintain a continuous function without stopping the operation of the system due to a failure occurring in the functional unit, and the reliability of the system can be improved by maintaining the function.

また、上記目的を達成するため、本発明の機能維持プログラムは、書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させるステップと、動作中の前記機能部に発生した障害を表す情報を取り込むステップと、障害が発生した機能部から待機中の機能部に切り替えるステップとを含み、これらステップをコンピュータに実行させる構成である。斯かるプログラムによっても、機能部に生じた障害によるシステムの動作停止を伴うことなく、継続した機能を維持することができ、機能維持によりシステムの信頼性が高められるものである。
In order to achieve the above object, the function maintaining program of the present invention selects and operates at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information. A step of fetching information representing a failure that has occurred in the functional unit, and a step of switching from the functional unit in which the failure has occurred to a functional unit that is on standby, and causing the computer to execute these steps. Even with such a program, it is possible to maintain a continuous function without stopping the operation of the system due to a failure occurring in the functional unit, and the reliability of the system can be improved by maintaining the function.

本発明によれば、次のような効果が得られる。   According to the present invention, the following effects can be obtained.

(1) 回路情報の書込みにより所要の回路機能を果たす複数の機能部が備えられ、障害が発生した機能部から待機中の機能部に切り替えるので、障害発生によるシステム停止を伴うことなく、継続して機能を維持することができ、システムの信頼性向上を図ることができる。   (1) Multiple function units that perform the required circuit functions are provided by writing circuit information, and the function unit that has failed is switched from the function unit to the standby function unit. Functions can be maintained, and the reliability of the system can be improved.

(2) 障害が発生した機能部の機能を復旧させる構成とすれば、待機中の機能部を正常状態に維持することができ、機能維持の継続性を向上させ、システムの信頼性を高めることができる。   (2) With a configuration that restores the function of the functional unit in which a failure has occurred, the functional unit that is on standby can be maintained in a normal state, improving the continuity of function maintenance and improving system reliability. Can do.

(3) 回路情報の書込みにより所要の回路機能を果たす複数の機能部が備えられ、定期的に動作中の機能部から待機中の機能部に切り替えるので、継続して機能維持を図ることができ、システムの信頼性向上を図ることができる。
(3) Multiple function units that perform the required circuit functions by writing circuit information are provided, and the function unit that is operating periodically is switched from the function unit that is operating to the standby function unit, so that the function can be maintained continuously. Therefore, the reliability of the system can be improved.

第１の実施形態
本発明の第１の実施形態について、図１及び図２を参照して説明する。図１は、本発明の第１の実施形態に係る機能装置を示し、図２は、本発明の第１の実施形態に係る機能維持方法及び機能維持プログラムを示している。 First Embodiment A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a functional device according to the first embodiment of the present invention, and FIG. 2 shows a function maintaining method and a function maintaining program according to the first embodiment of the present invention.

この機能装置２には、プログラミングによって所要の回路機能を果たす複数の機能部として、第１及び第２のＦＰＧＡ（Field Programmable Gate Arrays）４０、４１が設置されている。ここで、ＦＰＧＡ４０、４１は、回路情報を電気的に書き替えることが可能であり、書き込まれた回路情報によって所要の回路機能を果たす、プログラム可能な集積回路装置である。即ち、各ＦＰＧＡ４０、４１には回路情報の書込みが可能な機能記憶部として例えば、ＲＡＭ（Random-Access Memory）５を備えている。また、ＦＰＧＡ４０、４１を含むシステムとしての機能装置２もＦＰＧＡ４０、４１と同様に集積回路装置として構成される。即ち、この機能装置２は、二つのＦＰＧＡ４０、４１からＦＰＧＡの二重化構成であって、これらＦＰＧＡ４０、４１を定期的に一方を動作させ、他方を待機させることにより、また、動作中のものに障害が発生した場合に、それに代わって待機中のものを動作させることにより、継続した機能を実現している。この実施形態では、説明の便宜上、ＦＰＧＡ４０を０系、ＦＰＧＡ４１を１系と称し、機能装置２を含むシステムと協動関係にあるものを動作（ＡＣＴ）系又は動作中、協動関係を外れて待機しているものを待機（ＳＢＹ）系又は待機中と称する。   The functional device 2 is provided with first and second FPGAs (Field Programmable Gate Arrays) 40 and 41 as a plurality of functional units that perform required circuit functions by programming. Here, the FPGAs 40 and 41 are programmable integrated circuit devices that can electrically rewrite circuit information and perform a required circuit function according to the written circuit information. That is, each of the FPGAs 40 and 41 includes, for example, a RAM (Random-Access Memory) 5 as a function storage unit capable of writing circuit information. Further, the functional device 2 as a system including the FPGAs 40 and 41 is also configured as an integrated circuit device like the FPGAs 40 and 41. In other words, this functional device 2 is a dual configuration of FPGAs from two FPGAs 40 and 41. By periodically operating one of these FPGAs 40 and 41 and waiting for the other, there is a problem with the active one. When this occurs, the continuous function is realized by operating the standby one instead. In this embodiment, for convenience of explanation, the FPGA 40 is referred to as the 0 system and the FPGA 41 is referred to as the 1 system, and those that are in a cooperative relationship with the system including the functional device 2 are out of the cooperative relationship during the operation (ACT) system or operation. What is waiting is called a standby (SBY) system or waiting.

そこで、この機能装置２では、定期的にＦＰＧＡ４０、４１の一方を動作系、他方を待機系に交互に切り替える構成と、動作系のＦＰＧＡ４０又はＦＰＧＡ４１に障害が発生した場合に、障害が発生した動作系を待機状態に切り替え、待機中であったＦＰＧＡ４０又はＦＰＧＡ４１を動作系に切り替えて機能を継続させる構成とを備えている。   Therefore, in this functional device 2, a configuration in which one of the FPGAs 40 and 41 is periodically switched alternately to the operation system and the other to the standby system, and the operation in which the failure occurs when a failure occurs in the FPGA 40 or FPGA 41 of the operation system. The system is switched to the standby state, and the FPGA 40 or the FPGA 41 that has been waiting is switched to the operation system to continue the function.

定期的にＦＰＧＡ４０、４１の一方を有効、他方を無効に切り替える構成として、このＦＰＧＡ４０、４１の切替タイミングを検出する切替タイミング検出部として定期切替回路６が設置されている。この定期切替回路６は、タイマー回路８からのクロック信号ＣＫを受けて計時動作により切替タイミングを検出し、切替信号ＳＷを発生する。この切替信号ＳＷについて、ＦＰＧＡ４０、４１を交互に切り替えることから、動作中のＦＰＧＡ４０から待機中のＦＰＧＡ４１に切り替える場合（０→１系切替え）には切替信号ＳＷ01、動作中のＦＰＧＡ４１から待機中のＦＰＧＡ４０に切り替える場合（１→０系切替え）には切替信号ＳＷ10を発生させている。 As a configuration for periodically switching one of the FPGAs 40 and 41 to valid and invalidating the other, the regular switching circuit 6 is installed as a switching timing detection unit that detects the switching timing of the FPGAs 40 and 41. The periodic switching circuit 6 receives the clock signal CK from the timer circuit 8 and detects the switching timing by the time counting operation, and generates the switching signal SW. Since this switching signal SW is alternately switched between the FPGAs 40 and 41, when switching from the operating FPGA 40 to the waiting FPGA 41 (0 → 1 system switching), the switching signal SW 01 is switched from the operating FPGA 41 to the waiting. When switching to the FPGA 40 (1 → 0 system switching), the switching signal SW 10 is generated.

これら切替信号ＳＷ01、ＳＷ10は、制御部１０のＣＰＵ（Central Processing Unit ）１２、ＦＰＧＡ４０、４１及び切替回路１４、１６に加えられ、切替タイミングの発生を表すとともに、ＦＰＧＡ４０、４１に対してはリセット信号、切替回路１４、１６に対しては切替信号となる。制御部１０は、ＣＰＵ１２、ＲＯＭ（Read-Only Memory）１８、ＲＡＭ（Random-Access Memory）２０等を備えて情報処理を行うコンピュータであって、機能装置２の全システムのシーケンス動作を司る。この場合、ＣＰＵ１２に取り込まれた切替信号ＳＷ01、ＳＷ10の取込み、切替回路１４、１６の切替え状態はＲＡＭ２０に格納される。ＲＯＭ１８には、このような情報処理を実行するためのプログラムが格納されている。 These switching signals SW 01 and SW 10 are added to a CPU (Central Processing Unit) 12, FPGAs 40 and 41, and switching circuits 14 and 16 of the control unit 10 to indicate the occurrence of switching timing and to the FPGAs 40 and 41. It is a switching signal for the reset signal and the switching circuits 14 and 16. The control unit 10 includes a CPU 12, a ROM (Read-Only Memory) 18, a RAM (Random-Access Memory) 20, and the like and performs information processing, and controls the sequence operation of the entire system of the functional device 2. In this case, the switching signals SW 01 and SW 10 captured by the CPU 12 and the switching states of the switching circuits 14 and 16 are stored in the RAM 20. The ROM 18 stores a program for executing such information processing.

そして、切替回路１４はＦＰＧＡ４０、４１のデータ入力側、切替回路１６はそのデータ出力側に設置されてＦＰＧＡ４０、４１の一方を動作系、他方を待機系に切り替える第１及び第２の切替部を構成している。切替回路１４は、切替信号ＳＷ01又はＳＷ10の到来を契機に入力データＤinをＦＰＧＡ４０又はＦＰＧＡ４１に切り替える。例えば、切替信号ＳＷ01が到来すれば、動作系のＦＰＧＡ４０が待機系となり、待機系のＦＰＧＡ４１が動作系に切り替えられることになり、また、切替信号ＳＷ10が到来すれば、動作系のＦＰＧＡ４１が待機系となり、待機系のＦＰＧＡ４０が動作系に切り替えられることになる。また、切替回路１６は、切替信号ＳＷ01又はＳＷ10の到来を契機に出力データＤout の取出しが切り替えられる。例えば、切替信号ＳＷ01が到来すれば、動作系のＦＰＧＡ４０が待機系となり、待機系のＦＰＧＡ４１が動作系に切り替えられることになり、また、切替信号ＳＷ10が到来すれば、動作系のＦＰＧＡ４１が待機系となり、待機系のＦＰＧＡ４０が動作系に切り替えられることになるので、切替信号ＳＷ01又はＳＷ10の到来を契機に入力データＤin及び出力データＤout の取出しが同時に切り替えられることにより、ＦＰＧＡ４０、４１の何れか一方が動作系又は待機系に切り替えられ、動作系のＦＰＧＡ４０、４１に対して入力データＤinが加えられ、それに対応した出力データＤout の取出しが行われる。 The switching circuit 14 is provided on the data input side of the FPGAs 40 and 41, and the switching circuit 16 is provided on the data output side thereof. The first and second switching units are provided to switch one of the FPGAs 40 and 41 to the operating system and the other to the standby system. It is composed. Switching circuit 14 switches the input data D in the wake of the arrival of the switching signal SW 01 or SW 10 to FPGA40 or FPGA 41. For example, when the switching signal SW 01 arrives, the operating FPGA 40 becomes the standby system, and the standby FPGA 41 switches to the operating system, and when the switching signal SW 10 arrives, the operating FPGA 41 becomes The standby FPGA 40 is switched to the operation system. The switching circuit 16 is switched taken out of the output data D out the arrival in the wake of the switching signal SW 01 or SW 10. For example, if the arrival of the switching signal SW 01, the operation system FPGA40 becomes the standby system, will be FPGA 41 of the standby system is switched to the active system, also, if the incoming switching signal SW 10 is, FPGA 41 is in the operating system a standby system, the FPGA 40 of the standby system is to be switched to the operating system, by the extraction of the input data D in and the output data D out triggered by the arrival of the switching signal SW 01 or SW 10 are switched at the same time, FPGA 40 , is switched to either one operation system or the standby system 41, operating system input data D in is added to FPGA40,41 of, it is taken out of the output data D out corresponding thereto is performed.

そして、切替回路１４の前段には入力データＤinを保持するデータ保持回路２２が設置され、また、切替回路１６の後段には出力データＤout を保持するデータ保持回路２４が設置されている。これらデータ保持回路２２、２４は、対応するデータを所定時間だけ保持し、時間の経過により、保持しているデータを更新する。即ち、データ保持回路２２には動作系のＦＰＧＡ４０又は４１に切替回路１４を通して加えられる入力データＤINが保持され、データ保持回路２４には動作系のＦＰＧＡ４０又は４１から切替回路１６を通して取り出される出力データＤout が保持される。このようなデータ保持により、既述したＦＰＧＡ４０、４１の切替えによる入力データＤin又は出力データＤout の欠落を防止することができる。 Then, in front of the switching circuit 14 is provided a data holding circuit 22 for holding the input data D in, also in the subsequent stage of the switching circuit 16 data holding circuit 24 for holding the output data D out is installed. These data holding circuits 22 and 24 hold corresponding data for a predetermined time, and update the held data as time passes. That is, the output data to the data holding circuit 22 inputs the data D IN applied through the switching circuit 14 is held in the FPGA40 or 41 operating system, the data holding circuit 24 is taken out through the switching circuit 16 from FPGA40 or 41 operating system D out is held. Such data retention, it is possible to prevent the loss of input data D in, or the output data D out by switching of FPGA40,41 already described.

また、ＦＰＧＡ４０、４１の障害発生を契機とする切替えに係る構成として、ＦＰＧＡ４０には障害発生を検出する障害検出部として０系障害検出回路２６、ＦＰＧＡ４１には障害発生を検出する障害検出部として１系障害検出回路２８が設置されている。０系障害検出回路２６は、動作系のＦＰＧＡ４０についての障害を検出し、例えば、ＦＰＧＡ４０の内部に書き込まれた回路情報がソフトウェアエラー等、何らかの電気的要因で生じた動作異常を検出し、障害検出信号を発生する。同様に、１系障害検出回路２８は、動作系のＦＰＧＡ４１についての障害を検出し、例えば、ＦＰＧＡ４１の内部に書き込まれた回路情報がソフトウェアエラー等、何らかの電気的要因で生じた動作異常を検出し、障害検出信号を発生する。   Further, as a configuration related to switching when a failure occurs in the FPGAs 40 and 41, the FPGA 40 has a 0-system failure detection circuit 26 as a failure detection unit that detects a failure occurrence, and the FPGA 41 has 1 as a failure detection unit that detects a failure occurrence. A system failure detection circuit 28 is installed. The 0-system failure detection circuit 26 detects a failure in the FPGA 40 of the operation system. For example, the circuit information written in the FPGA 40 detects an operation abnormality caused by some electrical factor such as a software error. Generate a signal. Similarly, the 1-system failure detection circuit 28 detects a failure in the FPGA 41 of the operation system, and detects, for example, an operation abnormality caused by some electrical factor such as a software error in the circuit information written in the FPGA 41. Generate a fault detection signal.

これら０系障害検出回路２６又は１系障害検出回路２８が発生した障害検出信号は、ＣＰＵ１２、ＦＰＧＡ４０、４１及び切替回路１４、１６に加えられており、障害発生を表すとともに、ＦＰＧＡ４０、４１に対してはリセット信号、切替回路１４、１６に対しては切替信号となる。即ち、０系障害検出回路２６が障害を検出した場合には、ＦＰＧＡ４０をリセットして動作系から待機系に切り替えるとともに、切替回路１４、１６を切り替え、入力データＤinを待機系のＦＰＧＡ４１に加え、その出力データＤout を取り出す。また、１系障害検出回路２８が障害を検出した場合には、ＦＰＧＡ４１をリセットして動作系から待機系に切り替えるとともに、同様に、切替回路１４、１６を切り替え、入力データＤinを待機系のＦＰＧＡ４０に加え、その出力データＤout を取り出す。 The fault detection signals generated by the 0-system fault detection circuit 26 or the 1-system fault detection circuit 28 are added to the CPU 12, FPGAs 40 and 41, and the switching circuits 14 and 16 to indicate the occurrence of the fault and to the FPGAs 40 and 41. This is a reset signal and a switching signal for the switching circuits 14 and 16. That is, when a 0-system failure detection circuit 26 detects a failure, as well as switches the standby system from the operating system to reset the FPGA 40, switches the switching circuit 14 and 16, in addition to FPGA41 standby input data D in The output data Dout is taken out. Further, when the 1-system failure detection circuit 28 detects a failure, as well as switches the standby system from the operating system to reset the FPGA 41, similarly, switches the switching circuit 14, the standby input data D in in addition to the FPGA 40, retrieve the output data D out.

そして、各ＦＰＧＡ４０、４１に書き込むべき回路情報を格納している記憶部としてConfigＲＯＭ（以下単に「ＲＯＭ」と称する）３０が設置され、このＲＯＭ３０は、各ＦＰＧＡ４０、４１の初期化に用いられるとともに、障害が生じたＦＰＧＡ４０、４１の機能を復旧させる点で機能復旧部、回路情報の再書込みを行う点で再書込み部を構成している。この実施形態では、障害発生又は定期切替えにより待機系のＦＰＧＡ４０、４１に対してＲＯＭ３０から回路情報の再書込みが行われる構成である。   A ConfigROM (hereinafter simply referred to as “ROM”) 30 is installed as a storage unit for storing circuit information to be written in the FPGAs 40 and 41. The ROM 30 is used for initialization of the FPGAs 40 and 41. The function restoration unit is configured to restore the functions of the FPGAs 40 and 41 in which a failure has occurred, and the rewriting unit is configured to rewrite circuit information. In this embodiment, circuit information is rewritten from the ROM 30 to the standby FPGAs 40 and 41 by occurrence of a failure or periodic switching.

このような構成において、定期切替回路６には、タイマー回路８からのクロック信号ＣＫを基礎として切替信号ＳＷ01、ＳＷ10が形成される。切替信号ＳＷ01、ＳＷ10によって切替回路１４、１６が切り替えられるとともに、切替信号ＳＷ01により、ＦＰＧＡ４０がリセットされて待機系となるとともに、ＦＰＧＡ４１が動作系に切り替えられる。また、切替信号ＳＷ10により、ＦＰＧＡ４１がリセットされて待機系となるとともに、ＦＰＧＡ４０が動作系に切り替えられる。この結果、ＦＰＧＡ４０、４１は選択的に動作系、待機系に切り替えられ、この切替えは、切替信号ＳＷ01、ＳＷ10に設定された所定時間例えば、１２時間毎に実行される。 In such a configuration, the periodic switching circuit 6 is provided with switching signals SW 01 and SW 10 based on the clock signal CK from the timer circuit 8. The switching circuits 14 and 16 are switched by the switching signals SW 01 and SW 10 , the FPGA 40 is reset by the switching signal SW 01 and becomes a standby system, and the FPGA 41 is switched to the operating system. Further, the FPGA 41 is reset by the switching signal SW 10 to become a standby system, and the FPGA 40 is switched to the operating system. As a result, the FPGAs 40 and 41 are selectively switched between the operating system and the standby system, and this switching is executed every predetermined time, for example, 12 hours set in the switching signals SW 01 and SW 10 .

例えば、ＦＰＧＡ４０が動作系、ＦＰＧＡ４１が待機系にあるものとすれば、ＦＰＧＡ４０に対して入力データＤinが加えられ、そのＦＰＧＡ４０から出力データＤout が取り出される。この場合、入力データＤinはデータ保持回路２２に保持されて切替回路１４を通してＦＰＧＡ４０に加えられ、また、ＦＰＧＡ４０の出力データＤout は、切替回路１６を通してデータ保持回路２４に保持されて出力される。同様に、ＦＰＧＡ４１が動作系、ＦＰＧＡ４０が待機系にあるものとすれば、ＦＰＧＡ４１に対して入力データＤinが加えられ、そのＦＰＧＡ４１から出力データＤout が取り出される。この場合、入力データＤinはデータ保持回路２２に保持されて切替回路１４を通してＦＰＧＡ４１に加えられ、また、ＦＰＧＡ４１の出力データＤout は、切替回路１６を通してデータ保持回路２４に保持されて出力される。 For example, FPGA 40 is the active system, if that FPGA41 is in standby, the input data D in is applied to the FPGA 40, the output data D out from the FPGA 40 is taken out. In this case, the input data D in is held in the data holding circuit 22 is applied to the FPGA40 through the switching circuit 14, also, the output data D out of FPGA40 is output held in the data holding circuit 24 through the switching circuit 16 . Similarly, FPGA 41 is the active system, if that FPGA40 is in standby, the input data D in is applied to the FPGA 41, the output data D out from the FPGA 41 is taken out. In this case, the input data D in is held in the data holding circuit 22 is applied to the FPGA41 through the switching circuit 14, also, the output data D out of FPGA41 is output held in the data holding circuit 24 through the switching circuit 16 .

そして、待機系に移行したＦＰＧＡ４０又はＦＰＧＡ４１には、ＲＯＭ３０から回路情報が提供され、コンフィギュレーション処理として回路情報の再書込みが行われた後、待機状態を維持する。   Then, circuit information is provided from the ROM 30 to the FPGA 40 or the FPGA 41 that has shifted to the standby system, and the circuit information is rewritten as a configuration process, and then the standby state is maintained.

また、このような定期的な切替えに加え、動作中にあるＦＰＧＡ４０に障害が発生し、その障害が０系障害検出回路２６に検出されると、この０系障害検出回路２６から切替信号が出力され、この切替信号によって、ＦＰＧＡ４０がリセットされるとともに、切替回路１４、１６がＦＰＧＡ４１側に切り替えられる。この結果、ＦＰＧＡ４０が待機系、ＦＰＧＡ４１が動作系となり、入力データＤinがＦＰＧＡ４１に加えられ、このＦＰＧＡ４１から出力データＤout が取り出される。 In addition to such periodic switching, when a fault occurs in the FPGA 40 during operation and the fault is detected by the 0-system fault detection circuit 26, a switching signal is output from the 0-system fault detection circuit 26. By this switching signal, the FPGA 40 is reset and the switching circuits 14 and 16 are switched to the FPGA 41 side. As a result, FPGA 40 is standby, FPGA 41 is an operational system, the input data D in is added to the FPGA 41, the output data D out from the FPGA 41 is taken out.

また、動作中にあるＦＰＧＡ４１に障害が発生し、その障害が１系障害検出回路２８に検出されると、この１系障害検出回路２８から切替信号が出力され、この切替信号によって、ＦＰＧＡ４１がリセットされるとともに、切替回路１４、１６がＦＰＧＡ４０側に切り替えられる。この結果、ＦＰＧＡ４１が待機系、ＦＰＧＡ４０が動作系となり、入力データＤinがＦＰＧＡ４０に加えられ、このＦＰＧＡ４０から出力データＤout が取り出される。 Further, when a failure occurs in the FPGA 41 during operation and the failure is detected by the 1-system failure detection circuit 28, a switching signal is output from the 1-system failure detection circuit 28, and the FPGA 41 is reset by this switching signal. At the same time, the switching circuits 14 and 16 are switched to the FPGA 40 side. As a result, FPGA 41 is standby, FPGA 40 is an operational system, the input data D in is added to the FPGA 40, the output data D out from the FPGA 40 is taken out.

そして、障害が発生したことにより、待機系に移行したＦＰＧＡ４０又はＦＰＧＡ４１には、ＲＯＭ３０から回路情報が提供され、コンフィギュレーション処理として回路情報の書込みが行われ、機能回復の後、待機状態を維持する。   Then, the circuit information is provided from the ROM 30 to the FPGA 40 or the FPGA 41 that has shifted to the standby system due to the occurrence of the failure, the circuit information is written as a configuration process, and the standby state is maintained after the function recovery. .

このように複数の機能部としてＦＰＧＡ４０、４１を備え、定期的に一方を動作系、他方を待機系に切り替え、待機系のＦＰＧＡ４０又は４１にコンフィギュレーション処理を施し、また、動作系のＦＰＧＡ４０又は４１の障害の発生を監視し、障害が発生したものを待機系に切り替え、待機系のＦＰＧＡ４０又は４１にコンフィギュレーション処理を施して待機させるので、機能の継続的な維持とともに、システムの信頼性が高められる。   As described above, the FPGAs 40 and 41 are provided as a plurality of functional units, one of them is periodically switched to the operation system, and the other is switched to the standby system, the standby FPGA 40 or 41 is subjected to configuration processing, and the operation FPGA 40 or 41 is also operated. The occurrence of faults is monitored, the faulty one is switched to the standby system, and the standby FPGA 40 or 41 is subjected to configuration processing to make it stand by, so the function is continuously maintained and the reliability of the system is improved. It is done.

次に、この機能装置２の構成を前提に、機能維持方法及び機能維持プログラムについて、図２を参照して説明する。   Next, on the premise of the configuration of the functional device 2, a function maintenance method and a function maintenance program will be described with reference to FIG.

電源の投入により、機能装置２の全システムを動作状態に移行させ、ＦＰＧＡ４０、４１の初期化処理として、ＦＰＧＡ４０のコンフィギュレーション処理の実行により（ステップＳ１）、この処理の結果、ＦＰＧＡ４０が動作系となる（ステップＳ２）。このＦＰＧＡ４０の動作系への移行を受け、ＦＰＧＡ４１のコンフィギュレーション処理が実行され（ステップＳ３）、この処理の結果、ＦＰＧＡ４１は待機系となる（ステップＳ４）。これらＦＰＧＡ４０、４１のコンフィギュレーション処理は、ＦＰＧＡ４０、４１に対してＲＯＭ３０から回路情報が提供され、内蔵されているＲＡＭ５に対してＲＯＭ３０から読み出した回路情報の書込みが行われる。   When the power is turned on, the entire system of the functional device 2 is shifted to the operating state, and the FPGA 40 is configured as an initialization process by executing the configuration process of the FPGA 40 (step S1). (Step S2). In response to the transition of the FPGA 40 to the operating system, the configuration process of the FPGA 41 is executed (step S3). As a result of this process, the FPGA 41 becomes a standby system (step S4). In the configuration processing of the FPGAs 40 and 41, circuit information is provided from the ROM 30 to the FPGAs 40 and 41, and the circuit information read from the ROM 30 is written into the built-in RAM 5.

これらコンフィギュレーション処理の後、ＦＰＧＡ４０、４１の動作処理として、定期切替回路６の切替信号ＳＷ01又はＳＷ10により、ＦＰＧＡ４０、４１の何れか一方が動作系、他方が待機系に設定される。この結果、動作中のＦＰＧＡ４０又はＦＰＧＡ４１に入力データＤinが加えられ、出力データＤout が動作中のＦＰＧＡ４０又はＦＰＧＡ４１から取り出される。 After these configurations process, as an operation process of FPGAs 40 and 41, by the switching signal SW 01 or SW 10 periodically switching circuit 6, either one operation system of FPGAs 40 and 41, the other is set to the standby system. As a result, the input data D in the FPGA40 or FPGA41 during operation is added, the output data D out is taken out from FPGA40 or FPGA41 during operation.

これら動作系又は待機系にあるＦＰＧＡ４０、４１について、０系障害検出回路２６、１系障害検出回路２８の出力により障害が発生しているか否かの判定が行われる。即ち、ＦＰＧＡ４０に障害が生じているか否かの判定が行われ（ステップＳ５）、ＦＰＧＡ４０に障害が発生していない場合には、ＦＰＧＡ４１に障害が生じているか否かの判定処理が行われる（ステップＳ６）。   With respect to the FPGAs 40 and 41 in the operation system or the standby system, it is determined whether or not a failure has occurred according to the output of the 0-system failure detection circuit 26 and the 1-system failure detection circuit 28. That is, it is determined whether or not a failure has occurred in the FPGA 40 (step S5). If no failure has occurred in the FPGA 40, a determination process is performed to determine whether or not a failure has occurred in the FPGA 41 (step S5). S6).

ＦＰＧＡ４０、４１の何れにも障害が生じていない場合には、ＦＰＧＡ４０、４１の一方を動作系、他方を待機系にするための定期切替タイミングか否かの判定処理が行われ（ステップＳ７）、この切替タイミングが発生していない場合には、切替タイミングが到来するまで、ステップＳ５ないしステップＳ７の処理を繰り返す。   If no failure has occurred in any of the FPGAs 40 and 41, a determination process is performed as to whether or not it is a periodic switching timing for setting one of the FPGAs 40 and 41 as an operating system and the other as a standby system (step S7). If this switching timing has not occurred, the processing from step S5 to step S7 is repeated until the switching timing arrives.

切替タイミングが到来すると、ＦＰＧＡ４０、４１の両系に障害が発生しているか否かを判定する（ステップＳ８）。ＦＰＧＡ４０、４１の何れかに障害が発生している場合も、ステップＳ８の処理が実行される。そして、両系に障害が発生している場合には、ステップＳ１に戻り、既述の処理を再度実行する。   When the switching timing arrives, it is determined whether or not a failure has occurred in both the FPGAs 40 and 41 (step S8). Even when a failure has occurred in any of the FPGAs 40 and 41, the process of step S8 is executed. If a failure has occurred in both systems, the process returns to step S1, and the above-described processing is executed again.

ＦＰＧＡ４０、４１の何れにも障害が発生していない場合には、ＦＰＧＡ４０、４１のうち、現在何れが動作中であるか否かを判定し（ステップＳ９）、この判定処理により、現在、ＦＰＧＡ４０が動作系にある場合には、ＦＰＧＡ４１が動作系に切り替えられ（ステップＳ１０）、このとき、動作系にあったＦＰＧＡ４０は待機系に切り替えられる。待機系に移行しているＦＰＧＡ４０には、コンフィギュレーション処理が実行され（ステップＳ１１）、ステップＳ５に戻る。この場合、ＦＰＧＡ４０に障害が発生し（ステップＳ５）、待機系に移行している場合にも同様にＦＰＧＡ４０に対してコンフィギュレーション処理が実行される。また、この判定処理（ステップＳ９）により、現在、ＦＰＧＡ４１が動作系にある場合には、ＦＰＧＡ４０が動作系に切り替えられ（ステップＳ１２）、このとき、動作系にあったＦＰＧＡ４１は待機系に切り替えられる。待機系に移行しているＦＰＧＡ４１には、コンフィギュレーション処理が実行され（ステップＳ１３）、ステップＳ５に戻る。この場合、ＦＰＧＡ４１に障害が発生し（ステップＳ６）、待機系に移行している場合にも同様にＦＰＧＡ４１に対してコンフィギュレーション処理が実行されることは言うまでもない。   If no failure has occurred in any of the FPGAs 40 and 41, it is determined whether any of the FPGAs 40 and 41 is currently operating (step S9). If it is in the operating system, the FPGA 41 is switched to the operating system (step S10). At this time, the FPGA 40 in the operating system is switched to the standby system. Configuration processing is executed for the FPGA 40 that has been transferred to the standby system (step S11), and the process returns to step S5. In this case, a configuration process is similarly performed on the FPGA 40 even when a failure occurs in the FPGA 40 (step S5) and the system shifts to the standby system. Further, by this determination process (step S9), when the FPGA 41 is currently in the operating system, the FPGA 40 is switched to the operating system (step S12). At this time, the FPGA 41 in the operating system is switched to the standby system. . A configuration process is performed on the FPGA 41 that has shifted to the standby system (step S13), and the process returns to step S5. In this case, it goes without saying that the configuration process is similarly executed on the FPGA 41 even when a failure occurs in the FPGA 41 (step S6) and the system shifts to the standby system.

次に、機能維持方法又は機能維持プログラムに関し、その基本的な動作について、図３を参照して説明する。図３は、障害が発生していない場合の基本動作を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。   Next, the basic operation of the function maintaining method or the function maintaining program will be described with reference to FIG. FIG. 3 shows a basic operation when no failure has occurred. A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side.

電源が投入されると、ＦＰＧＡ４０に対するコンフィギュレーション（コンフィグ）処理の後、ＦＰＧＡ４０が動作系（ＡＣＴ）となる。このＦＰＧＡ４０の動作系への移行に伴い、ＦＰＧＡ４１のコンフィギュレーション処理が実行され、ＦＰＧＡ４１は待機系（ＳＢＹ）となる。   When the power is turned on, after the configuration process for the FPGA 40, the FPGA 40 becomes an operation system (ACT). With the transition of the FPGA 40 to the operation system, the configuration process of the FPGA 41 is executed, and the FPGA 41 becomes a standby system (SBY).

このような動作が継続して行われて所定時間が経過すると、定期切替えが実行される。この結果、待機中のＦＰＧＡ４１が動作系（ＡＣＴ）となり、動作系であったＦＰＧＡ４０は、待機系（ＳＢＹ）に移行し、コンフィギュレーション処理の後、その待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４０が動作系となり、動作系であったＦＰＧＡ４１は、待機系に移行した後、コンフィギュレーション処理が施され、その待機状態が維持される。このような動作は、電源が解除されるまで実行される。   When such an operation is continuously performed and a predetermined time elapses, the periodic switching is executed. As a result, the waiting FPGA 41 becomes the operation system (ACT), and the FPGA 40 that was the operation system shifts to the standby system (SBY), and the standby state is maintained after the configuration processing. In addition, when a predetermined time elapses from this state, the periodic switching is executed, and the waiting FPGA 40 becomes the operating system, and the FPGA 41 which has been the operating system shifts to the standby system and then undergoes configuration processing. The standby state is maintained. Such an operation is executed until the power is released.

次に、機能維持方法又は機能維持プログラムに関し、定期切替え前の障害発生に対応する動作について、図４及び図５を参照して説明する。図４は、定期切替え前に０系に障害が発生した場合の動作を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。また、図５は、定期切替え前に１系に障害が発生した場合の動作を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。   Next, regarding the function maintenance method or function maintenance program, an operation corresponding to the occurrence of a failure before the periodic switching will be described with reference to FIG. 4 and FIG. FIG. 4 shows an operation when a failure occurs in the 0 system before the periodic switching. A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side. FIG. 5 shows the operation when a failure occurs in the first system before the periodic switching. A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side.

図４に示すように、電源が投入された後の動作は既述の通りである。この場合、定期切替え前に動作中のＦＰＧＡ４０に障害が発生すると、待機中のＦＰＧＡ４１が動作系（ＡＣＴ）に切り替えられ、障害が発生したＦＰＧＡ４０は、待機系（ＳＢＹ）に移行した後、コンフィギュレーション処理が施され、その待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４０が動作系（ＡＣＴ）に切り替えられ、動作系になったＦＰＧＡ４１は、コンフィギュレーション処理の後、待機系（ＳＢＹ）となる。このような動作は、電源が解除されるまで実行される。   As shown in FIG. 4, the operation after the power is turned on is as described above. In this case, if a failure occurs in the FPGA 40 that is operating before the periodic switching, the standby FPGA 41 is switched to the active system (ACT), and the faulty FPGA 40 moves to the standby system (SBY), and then the configuration Processing is performed and the standby state is maintained. When a predetermined time elapses from this state, the periodic switching is executed, the standby FPGA 40 is switched to the operation system (ACT), and the FPGA 41 which has become the operation system, after the configuration process, the standby system (SBY) ) Such an operation is executed until the power is released.

また、図５に示すように、電源が投入された後の動作は既述の通りである。定期切替え前に待機中のＦＰＧＡ４１に障害が発生すると、障害が発生したＦＰＧＡ４１には再度、コンフィギュレーション処理が実行され、この処理の後、待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４１が動作系となり、動作系であったＦＰＧＡ４０は、コンフィギュレーション処理の後、待機系となる。このような動作は、同様に、電源が解除されるまで実行される。   Further, as shown in FIG. 5, the operation after the power is turned on is as described above. When a failure occurs in the standby FPGA 41 before the periodic switching, the configuration processing is performed again on the failed FPGA 41, and the standby state is maintained after this processing. When a predetermined time elapses from this state, the periodic switching is executed, and the waiting FPGA 41 becomes the operating system, and the FPGA 40 that has been the operating system becomes the standby system after the configuration processing. Such an operation is similarly executed until the power is released.

次に、機能維持方法又は機能維持プログラムに関し、０系から１系に定期切替え後の障害発生に対応する動作について、図６及び図７を参照して説明する。図６は、０系から１系に定期切替え後、待機中の０系に障害が発生した場合を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。また、図７は、０系から１系に定期切替え後、動作中の１系に障害が発生した場合の動作を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。   Next, regarding the function maintenance method or function maintenance program, an operation corresponding to the occurrence of a failure after periodic switching from the 0 system to the 1 system will be described with reference to FIGS. FIG. 6 shows a case where a failure occurs in the standby 0 system after the periodic switching from the 0 system to the 1 system. A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side. FIG. 7 shows an operation when a failure occurs in the active 1 system after the periodic switching from the 0 system to the 1 system. A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side.

図６に示すように、電源が投入された後の動作は既述の通りである。０系から１系に定期切替え後、待機中のＦＰＧＡ４０に障害が発生すると、障害が発生したＦＰＧＡ４０には、再度、コンフィギュレーション処理が施され、この処理の後、待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４０が動作系となり、動作系であったＦＰＧＡ４１は、コンフィギュレーション処理の後、待機系となる。このような動作は、同様に、電源が解除されるまで実行される。   As shown in FIG. 6, the operation after the power is turned on is as described above. If a failure occurs in the standby FPGA 40 after the regular switching from the 0 system to the 1 system, the configuration processing is again performed on the FPGA 40 in which the failure has occurred, and the standby state is maintained after this processing. When a predetermined time elapses from this state, periodic switching is executed, and the standby FPGA 40 becomes an operation system, and the FPGA 41 that was the operation system becomes a standby system after the configuration process. Such an operation is similarly executed until the power is released.

図７に示すように、電源が投入された後の動作は既述の通りである。０系から１系に定期切替え後、動作中のＦＰＧＡ４１に障害が発生すると、待機中であったＦＰＧＡ４０を動作系に復帰させ、障害が発生したＦＰＧＡ４１は、待機系に移行した後、コンフィギュレーション処理が施されて待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４１が動作系となり、動作系であったＦＰＧＡ４０は、コンフィギュレーション処理の後、待機系となる。このような動作は、同様に、電源が解除されるまで実行される。   As shown in FIG. 7, the operation after the power is turned on is as described above. If a failure occurs in the active FPGA 41 after the regular switching from the 0 system to the 1 system, the FPGA 40 that has been in standby is returned to the operation system, and the failed FPGA 41 moves to the standby system and then performs configuration processing. Is applied and the standby state is maintained. When a predetermined time elapses from this state, the periodic switching is executed, and the waiting FPGA 41 becomes the operating system, and the FPGA 40 that has been the operating system becomes the standby system after the configuration processing. Such an operation is similarly executed until the power is released.

次に、機能維持方法又は機能維持プログラムに関し、１系から０系に定期切替え後の障害発生に対応する動作について、図８及び図９を参照して説明する。図８は、１系から０系に定期切替え後、０系に障害が発生した場合を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。また、図９は、１系から０系に定期切替え後、１系に障害が発生した場合の動作を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。   Next, with regard to the function maintenance method or function maintenance program, an operation corresponding to the occurrence of a failure after periodic switching from the 1st system to the 0th system will be described with reference to FIGS. FIG. 8 shows a case where a failure occurs in the 0 system after the periodic switching from the 1 system to the 0 system. A shows the operation on the FPGA 40 side and B shows the operation on the FPGA 41 side. FIG. 9 shows the operation when a failure occurs in the first system after the periodic switching from the first system to the zero system, A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side.

図８に示すように、電源が投入された後の動作は既述の通りである。１系から０系に定期切替え後、動作中のＦＰＧＡ４０に障害が発生すると、待機中であったＦＰＧＡ４１を動作系に復帰させ、障害が発生したＦＰＧＡ４０は、待機系に移行した後、コンフィギュレーション処理が施されて待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４０が動作系となり、動作系であったＦＰＧＡ４１は、コンフィギュレーション処理の後、待機系となる。このような動作は、電源が解除されるまで実行される。   As shown in FIG. 8, the operation after the power is turned on is as described above. If a failure occurs in the active FPGA 40 after the regular switching from the 1 system to the 0 system, the waiting FPGA 41 is returned to the operation system, and the failed FPGA 40 moves to the standby system and then performs configuration processing. Is applied and the standby state is maintained. When a predetermined time elapses from this state, periodic switching is executed, and the standby FPGA 40 becomes an operation system, and the FPGA 41 that was the operation system becomes a standby system after the configuration process. Such an operation is executed until the power is released.

図９に示すように、電源が投入された後の動作は既述の通りである。１系から０系に定期切替え後、待機中のＦＰＧＡ４１に障害が発生すると、障害が発生したＦＰＧＡ４１には、再度、コンフィギュレーション処理が施され、この処理の後、待機状態が維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４１が動作系となり、動作系であったＦＰＧＡ４０は、コンフィギュレーション処理の後、待機系となる。このような動作は、同様に、電源が解除されるまで実行される。   As shown in FIG. 9, the operation after the power is turned on is as described above. If a failure occurs in the standby FPGA 41 after the periodic switching from the 1-system to the 0-system, the configuration processing is again performed on the FPGA 41 in which the failure has occurred, and the standby state is maintained after this processing. When a predetermined time elapses from this state, the periodic switching is executed, and the waiting FPGA 41 becomes the operating system, and the FPGA 40 that has been the operating system becomes the standby system after the configuration processing. Such an operation is similarly executed until the power is released.

次に、これら機能維持方法又は機能維持プログラムに関し、０系及び１系の両系の障害発生に対応する動作について、図１０を参照して説明する。図１０は、０系及び１系の両系に障害が発生した場合を示し、ＡはＦＰＧＡ４０側の動作、ＢはＦＰＧＡ４１側の動作を示している。   Next, regarding these function maintenance methods or function maintenance programs, operations corresponding to the occurrence of failures in both the 0 system and the 1 system will be described with reference to FIG. FIG. 10 shows a case where a failure has occurred in both the 0-system and the 1-system. A shows the operation on the FPGA 40 side, and B shows the operation on the FPGA 41 side.

電源が投入された後の基本動作は既述の通りである。この場合、例えばＦＰＧＡ４０が動作系、ＦＰＧＡ４１が待機系である場合、０系及び１系の双方に障害が発生すると、動作中であったＦＰＧＡ４０の動作を停止してコンフィギュレーション処理の後、このＦＰＧＡ４０を動作系に設定する。これを受けて、待機中であったＦＰＧＡ４１にコンフィギュレーション処理を施し、再び待機状態に維持される。また、この状態から所定時間が経過すると、定期切替えが実行されて、待機中のＦＰＧＡ４１が動作系となり、動作系であったＦＰＧＡ４０は、コンフィギュレーション処理の後、待機系となる。このような動作は、同様に、電源が解除されるまで実行される。   The basic operation after the power is turned on is as described above. In this case, for example, when the FPGA 40 is an active system and the FPGA 41 is a standby system, if a failure occurs in both the 0 system and the 1 system, the operation of the FPGA 40 that has been operating is stopped, and after the configuration process, the FPGA 40 Is set to the operating system. In response, configuration processing is performed on the FPGA 41 that has been on standby, and the standby state is maintained again. When a predetermined time elapses from this state, the periodic switching is executed, and the waiting FPGA 41 becomes the operating system, and the FPGA 40 that has been the operating system becomes the standby system after the configuration processing. Such an operation is similarly executed until the power is released.

このような動作シーケンスについて、図１１を参照して説明する。図１１は、機能装置の動作シーケンスを示している。   Such an operation sequence will be described with reference to FIG. FIG. 11 shows an operation sequence of the functional device.

このシーケンスでは、電源投入（ＰＷ−ＯＮ）及びリセットの状態Ｃ１、ＦＰＧＡ４０の待機状態Ｃ２、ＦＰＧＡ４０の動作状態Ｃ３、ＦＰＧＡ４１の待機状態Ｃ４、ＦＰＧＡ４１の動作状態Ｃ５の各状態を含んでいる。   This sequence includes the power-on (PW-ON) and reset state C1, the standby state C2 of the FPGA 40, the operation state C3 of the FPGA 40, the standby state C4 of the FPGA 41, and the operation state C5 of the FPGA 41.

そこで、電源を投入すると（ＰＷ−ＯＮ）、ＦＰＧＡ４０のコンフィギュレーションの実施後、ＦＰＧＡ４１のコンフィギュレーションが実施され、この電源投入からＦＰＧＡ４０は待機状態Ｃ２に移行する（ステップＳ１０１）。ＦＰＧＡ４０の待機状態Ｃ２では、ＦＰＧＡ４０のコンフィギュレーション処理が実行される。また、ＦＰＧＡ４０は、待機状態Ｃ２から動作状態Ｃ３に移行し（ステップＳ１０２）、この動作状態Ｃ３では、電源投入後の処理、定期切替え時、ＦＰＧＡ４１の障害時、両系の障害時の処理が実行される。ＦＰＧＡ４０が動作状態Ｃ３から待機状態Ｃ２に移行する場合（ステップＳ１０３）では、障害復旧時のコンフィギュレーション処理が実行される。   Therefore, when the power is turned on (PW-ON), after the FPGA 40 is configured, the FPGA 41 is configured, and after the power is turned on, the FPGA 40 shifts to the standby state C2 (step S101). In the standby state C2 of the FPGA 40, the configuration process of the FPGA 40 is executed. Further, the FPGA 40 shifts from the standby state C2 to the operation state C3 (step S102). In this operation state C3, processing after power-on, periodic switching, processing of the FPGA 41, processing of both systems in failure are executed. Is done. When the FPGA 40 shifts from the operation state C3 to the standby state C2 (step S103), configuration processing at the time of failure recovery is executed.

また、ＦＰＧＡ４０の動作状態Ｃ３から、ＦＰＧＡ４１の待機状態Ｃ４への移行（ステップＳ１０４）は、ＦＰＧＡ４０に障害発生又は定期切替えの場合である。また、ＦＰＧＡ４１の待機状態Ｃ４では、ＦＰＧＡ４１のコンフィギュレーション処理が実行される。また、ＦＰＧＡ４１は、待機状態Ｃ４から動作状態Ｃ５に移行し（ステップＳ１０５）、この動作状態Ｃ５では、電源投入後の処理、定期切替え時、ＦＰＧＡ４０の障害時、両系の障害時の処理が実行される。ＦＰＧＡ４１が動作状態Ｃ５から待機状態Ｃ４に移行する場合（ステップＳ１０６）では、障害復旧時のコンフィギュレーション処理が実行される。ＦＰＧＡ４１の動作状態Ｃ５からＦＰＧＡ４０の待機状態Ｃ２への移行（ステップＳ１０７）は、ＦＰＧＡ４０に障害発生又は定期切替えの場合である。   Further, the transition from the operation state C3 of the FPGA 40 to the standby state C4 of the FPGA 41 (step S104) is a case where a failure occurs in the FPGA 40 or periodic switching is performed. Also, in the standby state C4 of the FPGA 41, the configuration process of the FPGA 41 is executed. Further, the FPGA 41 shifts from the standby state C4 to the operating state C5 (step S105). In this operating state C5, processing after power-on, periodic switching, processing of the FPGA 40, processing of both systems in failure are executed. Is done. When the FPGA 41 shifts from the operation state C5 to the standby state C4 (step S106), configuration processing at the time of failure recovery is executed. The transition from the operation state C5 of the FPGA 41 to the standby state C2 of the FPGA 40 (step S107) is a case where a failure occurs in the FPGA 40 or periodic switching is performed.

また、両系に障害が発生した場合には、ＦＰＧＡ４０のコンフィギュレーションの実施後、ＦＰＧＡ４１のコンフィギュレーションを実施し（ステップＳ１０８）、電源解除（ＰＷ−ＯＦＦ）で全ての動作を停止し、状態Ｃ１に戻る（ステップＳ１０９）。   If a failure occurs in both systems, the FPGA 41 is configured after the configuration of the FPGA 40 (step S108), and all operations are stopped when the power is released (PW-OFF), and the state C1 Return to (step S109).

第２の実施形態
本発明の第２の実施形態について、図１２及び図１３を参照して説明する。図１２は、第２の実施形態に係る機能装置を示し、図１３は、第２の実施形態に係る機能維持方法及び機能維持プログラムを示している。 Second Embodiment A second embodiment of the present invention will be described with reference to FIGS. FIG. 12 shows a functional device according to the second embodiment, and FIG. 13 shows a function maintenance method and a function maintenance program according to the second embodiment.

この実施形態に係る機能装置２は、第１の実施形態に係る機能装置２（図１）から障害発生による切替えを除いて構成し、定期的にＦＰＧＡ４０、４１の一方を動作系、他方を待機系に交互に切り替え、待機中のＦＰＧＡ４０又はＦＰＧＡ４１にコンフィグレーション処理を施す構成としたものである。第１の実施形態に係る機能装置２（図１）と同一部分には同一符号を付し、その説明を省略する。   The functional device 2 according to this embodiment is configured by removing the switching due to the occurrence of a failure from the functional device 2 according to the first embodiment (FIG. 1), and periodically operates one of the FPGAs 40 and 41 and waits for the other. In this configuration, the system is switched alternately to the system, and configuration processing is performed on the waiting FPGA 40 or FPGA 41. The same parts as those of the functional device 2 (FIG. 1) according to the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

そこで、この機能装置２では、図１３に示すように、定期的なＦＰＧＡ４０、４１の 動作切替え及びコンフィグレーション処理が実行されている。   Thus, in this functional device 2, as shown in FIG. 13, periodic operation switching and configuration processing of the FPGAs 40 and 41 are executed.

既述した通り、電源の投入により、機能装置２の全システムが動作状態に移行し、初期化処理として、ＦＰＧＡ４０のコンフィギュレーション処理の実行（ステップＳ２１）の後、初期化されたＦＰＧＡ４０が動作系となる（ステップＳ２２）。この動作系への移行を受け、ＦＰＧＡ４１のコンフィギュレーション処理の実行（ステップＳ２３）の後、ＦＰＧＡ４１は待機系となる（ステップＳ２４）。これらＦＰＧＡ４０、４１のコンフィギュレーション処理は、ＦＰＧＡ４０、４１に対してＲＯＭ３０から提供された回路情報をＲＡＭ５に書き込むことにより行われる。   As described above, when the power is turned on, the entire system of the functional device 2 shifts to the operation state. As the initialization process, after the configuration process of the FPGA 40 (step S21), the initialized FPGA 40 is operated. (Step S22). In response to the transition to the operation system, after executing the configuration process of the FPGA 41 (step S23), the FPGA 41 becomes a standby system (step S24). The configuration processing of the FPGAs 40 and 41 is performed by writing circuit information provided from the ROM 30 to the FPGAs 40 and 41 in the RAM 5.

これらコンフィギュレーション処理の後、ＦＰＧＡ４０、４１の動作処理として、定期切替回路６の切替信号ＳＷ01又はＳＷ10により、ＦＰＧＡ４０、４１の何れか一方が動作系、他方が待機系に設定される。この結果、動作中のＦＰＧＡ４０又は４１に入力データＤinが加えられ、出力データＤout が動作中のＦＰＧＡ４０又は４１から取り出される。 After these configurations process, as an operation process of FPGAs 40 and 41, by the switching signal SW 01 or SW 10 periodically switching circuit 6, either one operation system of FPGAs 40 and 41, the other is set to the standby system. As a result, the input data D in the FPGA40 or 41 in operation is added, the output data D out is taken out from FPGA40 or 41 during operation.

このようにＦＰＧＡ４０が動作系、ＦＰＧＡ４１が待機系に維持されて所要の機能動作が継続すると、定期切替タイミングの到来についての判定が実行される（ステップＳ２５）。そして、切替タイミングが到来すると、ＦＰＧＡ４０、４１のうち、現在何れが動作中であるか否かが判定され（ステップＳ２６）、この判定処理により、現在、ＦＰＧＡ４０が動作系にある場合には、ＦＰＧＡ４１が動作系に切り替えられ（ステップＳ２７）、このとき、動作系にあったＦＰＧＡ４０は、待機系に切り替えられる。待機系に移行しているＦＰＧＡ４０には、コンフィギュレーション処理が実行され（ステップＳ２８）、ステップＳ２５に戻る。   As described above, when the FPGA 40 is maintained in the operating system and the FPGA 41 is maintained in the standby system and the required functional operation is continued, the determination regarding the arrival of the regular switching timing is executed (step S25). When the switching timing comes, it is determined which of the FPGAs 40 and 41 is currently operating (step S26). If the FPGA 40 is currently in the operating system by this determination process, the FPGA 41 is currently operating. Is switched to the operating system (step S27), and at this time, the FPGA 40 in the operating system is switched to the standby system. Configuration processing is executed for the FPGA 40 that has been transferred to the standby system (step S28), and the process returns to step S25.

また、判定処理（ステップＳ２６）により、現在、ＦＰＧＡ４１が動作系にある場合には、ＦＰＧＡ４０が動作系に切り替えられ（ステップＳ２９）、待機系に切り替えられたＦＰＧＡ４１には、コンフィギュレーション処理が実行され（ステップＳ３０）、ステップＳ２５に戻る。   If the FPGA 41 is currently in the operating system by the determination process (step S26), the FPGA 40 is switched to the operating system (step S29), and the configuration process is performed on the FPGA 41 switched to the standby system. (Step S30), the process returns to Step S25.

このようにＦＰＧＡ４０が動作系となると、ＦＰＧＡ４１は待機系となり、コンフィグレーション処理が実行される。また、次のタイミングでは、動作系にあったＦＰＧＡ４０が待機系に切り替えられてコンフィグレーション処理が実行され、待機系にあったＦＰＧＡ４１が動作系となる。このように動作切替えが所定時間毎に継続的に行われるので、コンフィグレーション処理により機能が保証されたＦＰＧＡ４０、４１が継続的に切り替えられ、機能の信頼性が高められる。   As described above, when the FPGA 40 becomes an operating system, the FPGA 41 becomes a standby system, and the configuration process is executed. At the next timing, the FPGA 40 that was in the operating system is switched to the standby system and the configuration process is executed, and the FPGA 41 that was in the standby system becomes the operating system. As described above, since the operation is continuously switched every predetermined time, the FPGAs 40 and 41 whose functions are guaranteed by the configuration processing are continuously switched, and the reliability of the functions is improved.

第３の実施形態
本発明の第３の実施形態について、図１４及び図１５を参照して説明する。図１４は、第３の実施形態に係る機能装置を示し、図１５は、第３の実施形態に係る機能維持方法及び機能維持プログラムを示している。 Third Embodiment A third embodiment of the present invention will be described with reference to FIGS. FIG. 14 shows a functional device according to the third embodiment, and FIG. 15 shows a function maintenance method and a function maintenance program according to the third embodiment.

この実施形態に係る機能装置２は、第１の実施形態に係る機能装置２（図１）から定期切替えの構成を除き、障害時の切替えのみとしたものである。即ち、ＦＰＧＡ４０又はＦＰＧＡ４１が動作系にある場合に障害が発生すると、待機中のＦＰＧＡ４０又はＦＰＧＡ４１に切り替え、待機中のＦＰＧＡ４０又はＦＰＧＡ４１にコンフィグレーション処理を施す構成としたものである。第１の実施形態に係る機能装置２（図１）と同一部分には同一符号を付し、その説明を省略する。   The functional device 2 according to this embodiment is configured such that only switching at the time of failure is performed except for the configuration of periodic switching from the functional device 2 (FIG. 1) according to the first embodiment. That is, when a failure occurs when the FPGA 40 or the FPGA 41 is in the operating system, the configuration is switched to the waiting FPGA 40 or the FPGA 41 and the configuration processing is performed on the waiting FPGA 40 or the FPGA 41. The same parts as those of the functional device 2 (FIG. 1) according to the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.

そこで、この機能装置２では、図１５に示すように、障害発生時に、ＦＰＧＡ４０、４１の動作切替えとともに、コンフィグレーション処理が実行されている。   Therefore, in the functional device 2, as shown in FIG. 15, the configuration processing is executed together with the operation switching of the FPGAs 40 and 41 when a failure occurs.

既述した通り、電源の投入により、機能装置２の全システムが動作状態に移行し、初期化処理として、ＦＰＧＡ４０のコンフィギュレーション処理の実行（ステップＳ３１）の後、初期化されたＦＰＧＡ４０が動作系となる（ステップＳ３２）。この動作系への移行を受け、ＦＰＧＡ４１のコンフィギュレーション処理の実行（ステップＳ３３）の後、ＦＰＧＡ４１は待機系となる（ステップＳ３４）。これらＦＰＧＡ４０、４１のコンフィギュレーション処理は、ＦＰＧＡ４０、４１に対してＲＯＭ３０から提供された回路情報をＲＡＭ５に書き込むことによって行われる。   As described above, when the power is turned on, the entire system of the functional device 2 shifts to an operation state. As an initialization process, after the configuration process of the FPGA 40 (step S31), the initialized FPGA 40 is operated. (Step S32). In response to the transition to the operation system, after executing the configuration process of the FPGA 41 (step S33), the FPGA 41 becomes a standby system (step S34). The configuration processing of the FPGAs 40 and 41 is performed by writing circuit information provided from the ROM 30 to the FPGAs 40 and 41 in the RAM 5.

これらコンフィギュレーション処理の後、ＦＰＧＡ４０、４１の動作処理として、ＦＰＧＡ４０、４１の何れか一方が動作系、他方が待機系に設定される。この結果、動作中のＦＰＧＡ４０又は４１に入力データＤinが加えられ、出力データＤout が動作中のＦＰＧＡ４０又は４１から取り出される。 After these configuration processes, as the operation process of the FPGAs 40 and 41, one of the FPGAs 40 and 41 is set as an operation system, and the other is set as a standby system. As a result, the input data D in the FPGA40 or 41 in operation is added, the output data D out is taken out from FPGA40 or 41 during operation.

これら動作系又は待機系にあるＦＰＧＡ４０、４１について、０系障害検出回路２６、１系障害検出回路２８の出力により障害が発生しているか否かの判定が行われる。この実施形態では、先ず、ＦＰＧＡ４０に障害が生じているか否かの判定が行われ（ステップＳ３５）、ＦＰＧＡ４０に障害が発生した場合には、ＦＰＧＡ４１が動作系に切り替えられ（ステップＳ３６）、待機系に移行したＦＰＧＡ４０にコンフィギュレーション処理が実行され（ステップＳ３７）、ステップＳ３５に戻る。   With respect to the FPGAs 40 and 41 in the operation system or the standby system, it is determined whether or not a failure has occurred according to the output of the 0-system failure detection circuit 26 and the 1-system failure detection circuit 28. In this embodiment, first, it is determined whether or not a failure has occurred in the FPGA 40 (step S35). If a failure has occurred in the FPGA 40, the FPGA 41 is switched to the operating system (step S36), and the standby system. Configuration processing is executed on the FPGA 40 that has shifted to (step S37), and the process returns to step S35.

また、ＦＰＧＡ４０に障害が生じていない場合には、ＦＰＧＡ４１に障害が発生しているか否かの判定が行われ（ステップＳ３８）、ＦＰＧＡ４１に障害が発生した場合には、ＦＰＧＡ４０が動作系に切り替えられ（ステップＳ３９）、待機系に移行したＦＰＧＡ４１にコンフィギュレーション処理が実行され（ステップＳ４０）、ステップＳ３５に戻る。   If no failure has occurred in the FPGA 40, it is determined whether or not a failure has occurred in the FPGA 41 (step S38). If a failure has occurred in the FPGA 41, the FPGA 40 is switched to the operating system. (Step S39), the configuration process is executed on the FPGA 41 that has shifted to the standby system (Step S40), and the process returns to Step S35.

このように動作系にあるＦＰＧＡ４０に障害が発生すると、ＦＰＧＡ４１が動作系となるとともに、待機系に移行したＦＰＧＡ４０にコンフィグレーション処理が実行され、また、動作系にあるＦＰＧＡ４１に障害が発生すると、ＦＰＧＡ４０が動作系となるとともに、待機系に移行したＦＰＧＡ４１にコンフィグレーション処理が実行される。このように障害が発生すれば待機系が動作系となり、待機系に移行するとともにコンフィグレーション処理により機能が保証されるので、機能の信頼性が高められる。   When a failure occurs in the FPGA 40 in the operation system in this way, the FPGA 41 becomes the operation system and the configuration process is executed for the FPGA 40 that has shifted to the standby system. When the failure occurs in the FPGA 41 in the operation system, the FPGA 40 The configuration process is executed on the FPGA 41 that has shifted to the standby system. If a failure occurs in this way, the standby system becomes the active system, and the function is guaranteed by the configuration process as well as the transition to the standby system, thereby improving the reliability of the function.

第４の実施形態
次に、第１の実施形態に係る機能装置の具体的な構成例について、図１６を参照して説明する。図１６は、本発明の第４の実施形態に係る機能装置を示している。この第４の実施形態は、第１の実施形態の入出力データ保持及び切替回路を具体化したものである。第１の実施形態に係る機能装置と同一部分には同一符号を付してある。 Fourth Embodiment Next, a specific configuration example of the functional device according to the first embodiment will be described with reference to FIG. FIG. 16 shows a functional device according to the fourth embodiment of the present invention. The fourth embodiment embodies the input / output data holding and switching circuit of the first embodiment. The same parts as those of the functional device according to the first embodiment are denoted by the same reference numerals.

この実施形態の機能装置２では、ＦＰＧＡ４０、４１に対する入力データＤinの切替回路１４として、ＡＮＤ回路３２、３４が設置され、ＡＮＤ回路３２はＦＰＧＡ４０、ＡＮＤ回路３４はＦＰＧＡ４１に対応している。ＡＮＤ回路３２とＡＮＤ回路３４とを選択的に信号通過状態に制御するため、ＡＮＤ回路３２の一方の入力にはＮＯＴ回路３６が付加されている。そして、各ＡＮＤ回路３２、３４にはデータ保持回路２２から共通に入力データＤinが加えられているとともに、フリップフロップ（ＦＦ）回路３８の出力Ｑが加えられている。ＦＦ回路３８には、クロック入力ＣＰとして既述の定期切替回路６（図１）から切替信号ＳＷが加えられ、この切替信号ＳＷによって出力Ｑが得られる。出力ＱＮはデータ入力Ｄに加えられている。従って、切替回路１４のＡＮＤ回路３２、３４は切替信号ＳＷに同期して信号通過状態に切り替えられ、データ保持回路２２からの入力データＤinは信号通知状態にあるＡＮＤ回路３２を通してＦＰＧＡ４０に加えられ、また、信号通過状態にあるＡＮＤ回路３４を通してＦＰＧＡ４１に加えられる。この場合、ＦＰＧＡ４０、４１のリセット入力にＦＦ回路３８のＱ出力が用いられており、ＦＰＧＡ４０又はＦＰＧＡ４１はこのリセット入力を受けて待機状態に移行する。 In functional device 2 of this embodiment, as the switching circuit 14 of the input data D in respect FPGAs 40 and 41, the AND circuit 32 is installed, the AND circuit 32 FPGA 40, the AND circuit 34 corresponds to the FPGA 41. In order to selectively control the AND circuit 32 and the AND circuit 34 in a signal passing state, a NOT circuit 36 is added to one input of the AND circuit 32. Then, the input data D in the common from the data holding circuit 22 is added to each AND circuit 32, the output Q of the flip-flop (FF) circuit 38 is added. The FF circuit 38 is supplied with a switching signal SW from the above-described regular switching circuit 6 (FIG. 1) as a clock input CP, and an output Q is obtained by the switching signal SW. Output QN is applied to data input D. Therefore, the AND circuits 32 and 34 of the switching circuit 14 are switched to the signal passing state in synchronization with the switching signal SW, and the input data Din from the data holding circuit 22 is added to the FPGA 40 through the AND circuit 32 in the signal notification state. In addition, the signal is added to the FPGA 41 through the AND circuit 34 in a signal passing state. In this case, the Q output of the FF circuit 38 is used as the reset input of the FPGAs 40 and 41, and the FPGA 40 or the FPGA 41 receives the reset input and shifts to a standby state.

データ保持回路２２にはＦＦ回路５０が用いられており、このＦＦ回路５０には、データ入力Ｄに入力データＤin、クロック入力ＣＰにＯＲ回路５２の出力が加えられている。ＯＲ回路５２にはクロック信号ＣＫ及び既述の定期切替回路６からの切替信号ＳＷが加えられており、その出力には時系列的に加算された出力が得られる。この場合、クロック信号ＣＫには例えば、１００ＭＨｚの連続したパルス信号が用いられる。そこで、ＦＦ回路５０には入力データＤinが保持され、その保持出力が出力ＱによりＡＮＤ回路３２、３４に加えられている。 An FF circuit 50 is used for the data holding circuit 22, and the input data D in is applied to the data input D and the output of the OR circuit 52 is applied to the clock input CP. The OR circuit 52 is added with the clock signal CK and the switching signal SW from the regular switching circuit 6 described above, and an output added in time series is obtained. In this case, for example, a continuous pulse signal of 100 MHz is used as the clock signal CK. Therefore, the input data Din is held in the FF circuit 50, and the held output is applied to the AND circuits 32 and 34 by the output Q.

また、切替回路１６には、２入力から１つの入力を選択して出力する２−１選択回路５４が用いられ、２入力中の０入力側にはＦＰＧＡ４０の出力データＤout 、また、その１入力側にはＦＰＧＡ４１の出力データＤout が加えられている。この選択回路５４の切替入力Ｓには切替信号ＳＷに対応するＦＦ回路３８の出力Ｑが加えられている。従って、切替回路１４のＡＮＤ回路３２、３４と、切替回路１６の選択回路５４とは切替信号ＳＷに同期して選択動作が行われ、ＡＮＤ回路３２を通してＦＰＧＡ４０に入力データＤinが加えられる場合には選択回路５４の出力ＹよりＦＰＧＡ４０の出力データＤout が取り出され、また、ＡＮＤ回路３４を通してＦＰＧＡ４１に入力データＤinが加えられる場合には選択回路５４の出力ＹよりＦＰＧＡ４１の出力データＤout が取り出される。 The switching circuit 16 uses a 2-1 selection circuit 54 that selects and outputs one input from two inputs. The output data D out of the FPGA 40 is displayed on the 0 input side of the two inputs. output data D out of FPGA41 is added to the input side. The output Q of the FF circuit 38 corresponding to the switching signal SW is added to the switching input S of the selection circuit 54. Therefore, an AND circuit 32, 34 of the switching circuit 14, selecting operation in synchronism with the switching signal SW and the selection circuit 54 of the switching circuit 16 is conducted, when the input data D in is applied through the AND circuit 32 to FPGA40 The output data D out of the FPGA 40 is taken out from the output Y of the selection circuit 54, and when the input data D in is added to the FPGA 41 through the AND circuit 34, the output data D out of the FPGA 41 is output from the output Y of the selection circuit 54. It is taken out.

そして、データ保持回路２４にはＦＦ回路５６が用いられており、このＦＦ回路５６には、データ入力Ｄに選択回路５４から出力データＤout 、クロック入力ＣＰには既述のＯＲ回路５２の出力が加えられている。そこで、ＦＦ回路５６には選択回路５４から得られる出力データＤout が保持され、その保持出力が出力Ｑにより取り出される。 An FF circuit 56 is used for the data holding circuit 24. In the FF circuit 56, the data input D is output data D out from the selection circuit 54, and the clock input CP is the output of the OR circuit 52 described above. Has been added. Therefore, the output data Dout obtained from the selection circuit 54 is held in the FF circuit 56, and the held output is taken out by the output Q.

また、ＦＰＧＡ４０には既述の０系障害検出回路２６（図１）、ＦＰＧＡ４１には既述の１系障害検出回路２８（図１）がそれぞれ接続され、ＦＰＧＡ４０、４１に発生する障害が個別に検出される。これら障害検出により、０系障害検出回路２６及び１系障害検出回路２８に発生させた切替信号ＳＷはＦＦ回路３８及びＯＲ回路５２の入力となっている。従って、ＡＮＤ回路３２、３４及び選択回路５４の切替え動作は、定期切替えとは別に障害検出に基づいても同様に行われ、動作系から待機系に移行する際、ＦＰＧＡ４０、４１は、ＦＦ回路３８のＱ出力がリセット入力となり、リセットされる。   Further, the above-described 0-system failure detection circuit 26 (FIG. 1) is connected to the FPGA 40, and the above-described 1-system failure detection circuit 28 (FIG. 1) is connected to the FPGA 41, so that the failures occurring in the FPGAs 40 and 41 are individually detected. Detected. The switching signal SW generated in the 0-system failure detection circuit 26 and the 1-system failure detection circuit 28 by these failure detections is input to the FF circuit 38 and the OR circuit 52. Therefore, the switching operation of the AND circuits 32 and 34 and the selection circuit 54 is performed in the same manner based on the failure detection in addition to the periodic switching. When the operation system is shifted to the standby system, the FPGAs 40 and 41 are connected to the FF circuit 38. The Q output becomes the reset input and is reset.

このような入出力データの保持について、図１７を参照して説明する。図１７は、入出力データ保持のタイミングチャートを示し、Ａはクロック信号、Ｂは切替信号、ＣはＦＦ回路出力、ＤはＯＲ回路出力、Ｅは他のＦＦ回路出力の一例である。   Such holding of input / output data will be described with reference to FIG. FIG. 17 is a timing chart for holding input / output data, where A is a clock signal, B is a switching signal, C is an FF circuit output, D is an OR circuit output, and E is an example of another FF circuit output.

クロック信号ＣＫの信号幅ｔｗ1 に対し、切替信号ＳＷの信号幅ｔｗ2 が大きく設定されている（図１７のＡ、図１７のＢ）。これは、切替信号ＳＷをクロック信号ＣＫで打ち抜くことができる信号幅とするためである。切替信号ＳＷがＦＦ回路３８のクロック入力ＣＰに加えられると、ＦＦ回路３８のＱ出力は、図１７のＣに示すように、切替信号ＳＷの分周出力が得られる。また、クロック信号ＣＫ及び切替信号ＳＷがＯＲ回路５２に加えられると、ＯＲ回路５２の出力には図１７のＤに示すように、両入力が時系列的に加算されることとなり、切替信号ＳＷの信号幅ｔｗ2 より大きい信号幅ｔｗ3 の出力が得られる。 The signal width tw 2 of the switching signal SW is set larger than the signal width tw 1 of the clock signal CK (A in FIG. 17 and B in FIG. 17). This is because the switching signal SW has a signal width that can be punched with the clock signal CK. When the switching signal SW is added to the clock input CP of the FF circuit 38, the Q output of the FF circuit 38 is obtained by dividing the switching signal SW as shown in C of FIG. When the clock signal CK and the switching signal SW are applied to the OR circuit 52, both inputs are added to the output of the OR circuit 52 in time series as shown in D of FIG. An output having a signal width tw 3 larger than the signal width tw 2 is obtained.

このＯＲ回路５２の出力がＦＦ回路５０、５６に加えられると、各ＦＦ回路５０、５６のデータ保持動作はクロック入力ＣＰの立上りに同期するので、図１７のＥに示すように、データ保持区間ｔｄｈにおいて、入力データＤinがＦＦ回路５０、出力データＤout がＦＦ回路５６に保持される。 When the output of the OR circuit 52 is applied to the FF circuits 50 and 56, the data holding operation of each of the FF circuits 50 and 56 is synchronized with the rising edge of the clock input CP. Therefore, as shown in E of FIG. in tdh, the input data D in is FF circuit 50, the output data D out is held in the FF circuit 56.

第１ないし第３の実施形態に係る機能装置２は図１６に示す回路によって構成することができ、ＦＰＧＡ４０、４１の定期切替え、ＦＰＧＡ４０、４１の障害発生時の切替え、又は、双方の切替えを行うことができ、システムの停止を避けて継続した機能を実現できるので、システムの信頼性を強化、向上させることができる。   The functional device 2 according to the first to third embodiments can be configured by the circuit shown in FIG. 16, and performs periodic switching of the FPGAs 40 and 41, switching when a failure occurs in the FPGAs 40 and 41, or both switching. In addition, since it is possible to realize a continuous function while avoiding the stop of the system, the reliability of the system can be enhanced and improved.

次に、上記実施形態の変形例について、以下に列挙する。   Next, modifications of the above embodiment are listed below.

(1) 上記実施形態では、ＦＰＧＡ４０、４１に共通に回路情報を格納した単一のＲＯＭ３０を設置しているが、図１８に示すように、各ＦＰＧＡ４０、４１に個別にＲＯＭ３０を設置してもよい。   (1) In the above-described embodiment, a single ROM 30 storing circuit information in common is installed in the FPGAs 40 and 41. However, even if the ROM 30 is installed in each FPGA 40 and 41 as shown in FIG. Good.

(2) 上記実施形態では、複数の機能部としてＦＰＧＡ４０、４１を設置し、１つの動作系に対し、１つの待機系としたが、機能部として３以上のＦＰＧＡを設置し、１つの動作系に対し、複数の待機系を設置してもよい。   (2) In the above embodiment, the FPGAs 40 and 41 are installed as a plurality of function units and one standby system is used for one operation system. However, three or more FPGAs are installed as function units and one operation system is installed. On the other hand, a plurality of standby systems may be installed.

(3) 上記実施形態では、ＣＰＵ１２を含む制御部１０をシーケンス制御に用いているが、制御部１０で障害検出に基づくＦＰＧＡ４０、４１の切替え及びコンフィギュレーション処理を行うように構成してもよい。   (3) In the above embodiment, the control unit 10 including the CPU 12 is used for sequence control. However, the control unit 10 may be configured to perform switching and configuration processing of the FPGAs 40 and 41 based on failure detection.

(4) 上記実施形態では、ＣＰＵ１２を含む制御部１０をシーケンス制御に用いているが、制御部１０でＦＰＧＡ４０、４１の定期的な切替え及びコンフィギュレーション処理を行うように構成してもよい。   (4) In the above embodiment, the control unit 10 including the CPU 12 is used for sequence control. However, the control unit 10 may be configured to periodically switch and configure the FPGAs 40 and 41.

次に、以上述べた本発明の機能装置、機能維持方法及び機能維持プログラムの各実施形態から抽出される技術的思想を請求項の記載形式に準じて付記として列挙する。本発明に係る技術的思想は上位概念から下位概念まで、様々なレベルやバリエーションにより把握できるものであり、以下の付記に本発明が限定されるものではない。   Next, technical ideas extracted from the embodiments of the functional device, the function maintaining method, and the function maintaining program of the present invention described above are listed as appendices according to the description format of the claims. The technical idea according to the present invention can be grasped by various levels and variations from a superordinate concept to a subordinate concept, and the present invention is not limited to the following supplementary notes.

（付記１） 書込まれた回路情報により所要の回路機能を果たす複数の機能部と、
動作中の機能部の障害を検出する障害検出部と、
この障害検出部の障害検出により、障害が生じた機能部から待機中の機能部に切り替える切替部と、
を備えることを特徴とする機能装置。 (Appendix 1) A plurality of functional units that perform a required circuit function based on the written circuit information;
A failure detection unit for detecting a failure of the function unit in operation;
A switching unit that switches from a functional unit in which a failure has occurred to a functional unit that is on standby by detecting a failure in the failure detecting unit,
A functional device comprising:

（付記２） 前記障害が生じた前記機能部の機能を復旧させる機能復旧部を備える構成としたことを特徴とする付記１記載の機能装置。   (Additional remark 2) It was set as the structure provided with the function recovery part which recovers the function of the said functional part in which the said failure generate | occur | produced, The functional apparatus of Additional remark 1 characterized by the above-mentioned.

（付記３） 書込まれた回路情報により所要の回路機能を果たす複数の機能部と、
動作中の機能部から待機中の機能部に切り替える切替タイミングを検出する切替タイミング検出部と、
この切替タイミング検出部が検出した前記切替タイミングにより、動作中の前記機能部から待機中の機能部に切り替える切替部と、
を備えることを特徴とする機能装置。 (Appendix 3) A plurality of functional units that perform a required circuit function based on the written circuit information;
A switching timing detection unit for detecting a switching timing for switching from the function unit in operation to the function unit in standby;
According to the switching timing detected by the switching timing detection unit, a switching unit that switches from the functional unit in operation to a functional unit in standby, and
A functional device comprising:

（付記４） 待機中の前記機能部に前記回路情報を再書込みする再書込み部を備える構成としたことを特徴とする付記１記載の機能装置。   (Additional remark 4) It was set as the structure provided with the rewriting part which rewrites the said circuit information in the said functional part in standby, The functional apparatus of Additional remark 1 characterized by the above-mentioned.

（付記５） 書込まれた回路情報により所要の機能を果たす複数の機能部と、
これら機能部のうち、動作中の機能部の障害を検出する障害検出部と、
前記各機能部のうち、動作中の機能部から待機中の機能部に切り替える切替タイミングを検出する切替タイミング検出部と、
前記切替タイミングが到来した場合には動作中の前記機能部を待機させ、待機中の機能部を動作させ、前記障害の検出により、障害が生じた機能部から待機中の機能部に切り替える切替部と、
を備えることを特徴とする機能装置。 (Supplementary Note 5) A plurality of functional units that perform a required function based on the written circuit information;
Among these functional units, a fault detection unit that detects a fault of the functional unit in operation,
Among each of the functional units, a switching timing detection unit that detects a switching timing for switching from the functional unit in operation to the functional unit in standby; and
When the switching timing arrives, the switching function unit causes the function unit in operation to stand by, operates the function unit in standby, and switches from the function unit in which the failure has occurred to the function unit in standby by detecting the failure. When,
A functional device comprising:

（付記６） 書込まれた回路情報により所要の機能を果たす複数の機能部と、
前記機能部に加えられる入力データを保持する入力データ保持部と、
この入力データ保持部に保持された前記入力データの前記機能部に対する入力を切り替える入力切替部と、
前記機能部から取り出される出力データの取出しを切り替える出力切替部と、
前記機能部から取り出された前記出力データを保持する出力データ保持部と、
を備えることを特徴とする機能装置。 (Appendix 6) A plurality of functional units that perform a required function based on the written circuit information;
An input data holding unit for holding input data applied to the function unit;
An input switching unit that switches input to the functional unit of the input data held in the input data holding unit;
An output switching unit for switching output data taken out from the function unit;
An output data holding unit for holding the output data extracted from the function unit;
A functional device comprising:

（付記７） 動作中の前記機能部の障害を検出する障害検出部を備え、この障害検出部の障害検出に基づき、前記入力切替部又は前記出力切替部の何れか一方又は双方を切り替える構成したことを特徴とする付記６記載の機能装置。   (Supplementary Note 7) A failure detection unit that detects a failure of the function unit during operation is provided, and either or both of the input switching unit and the output switching unit are switched based on the failure detection of the failure detection unit. The functional device according to supplementary note 6, wherein

（付記８） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させる処理と、
動作中の前記機能部の障害を検出する処理と、
前記障害の検出により、障害が発生した機能部から待機中の機能部に切り替える処理と、
を含むことを特徴とする機能維持方法。 (Supplementary Note 8) Processing for selecting and operating at least one functional unit from a plurality of functional units performing a required function based on the written circuit information;
A process of detecting a failure of the functional unit during operation;
A process of switching from a function unit in which a failure has occurred to a function unit in standby by detecting the failure;
The function maintenance method characterized by including.

（付記９） 前記障害を生じた前記機能部の機能を復旧させる処理を含む構成としたことを特徴とする付記８記載の機能維持方法。   (Supplementary note 9) The function maintaining method according to supplementary note 8, wherein the function includes a process of restoring the function of the functional unit in which the failure has occurred.

（付記１０） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させる処理と、
これら機能部のうち、動作中の機能部から待機中の機能部に切り替える切替タイミングを検出する処理と、
この切替タイミングに基づき、動作中の前記機能部を待機させ、待機中の機能部を動作させる処理と、
を含むことを特徴とする機能維持方法。 (Supplementary Note 10) Processing for selecting and operating at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information;
Among these functional units, a process of detecting a switching timing for switching from a functional unit in operation to a functional unit in standby, and
Based on this switching timing, the function unit in operation is made to stand by, and the function unit that is in standby is operated,
The function maintenance method characterized by including.

（付記１１） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させる処理と、
動作中の前記機能部の障害を検出する処理と、
動作中の前記機能部から待機中の機能部に切り替える切替タイミングを検出する処理と、
前記切替タイミングが到来した場合には動作中の前記機能部を待機させ、待機中の機能部を動作させ、前記障害の検出により、障害が生じた機能部から待機中の機能部に切り替える処理と、
を備えることを特徴とする機能維持方法。 (Supplementary Note 11) Processing for selecting and operating at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information;
A process of detecting a failure of the functional unit during operation;
A process for detecting a switching timing for switching from the functional unit in operation to the functional unit in standby;
When the switching timing has arrived, the function unit in operation is made to stand by, the function unit in standby is operated, and the function unit in which the failure has occurred is switched from the function unit in which the failure has occurred by the detection of the failure; ,
A function maintaining method comprising:

（付記１２） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させる処理と、
前記機能部に加えられる入力データを保持する処理と、
前記機能部から取り出された出力データを保持する処理と、
を含むことを特徴とする機能維持方法。 (Supplementary Note 12) Processing for selecting and operating at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information;
A process for holding input data applied to the functional unit;
A process of holding output data extracted from the functional unit;
The function maintenance method characterized by including.

（付記１３） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させるステップと、
動作中の前記機能部に発生した障害を表す情報を取り込むステップと、
障害が発生した機能部から待機中の機能部に切り替えるステップと、
を含み、これらステップをコンピュータに実行させることを特徴とする機能維持プログラム。 (Supplementary Note 13) A step of selecting and operating at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information;
Capturing information representing a failure that has occurred in the functional unit during operation;
Switching from the failed functional unit to the standby functional unit;
A function maintenance program that causes a computer to execute these steps.

（付記１４） 前記障害を生じた前記機能部の機能を復旧させるステップを含む構成としたことを特徴とする付記１３記載の機能維持プログラム。   (Additional remark 14) The function maintenance program of Additional remark 13 characterized by including the step which restores the function of the said function part which produced the said failure.

（付記１５） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させるステップと、
これら機能部のうち、動作中の機能部から待機中の機能部に切り替える切替タイミングを取り込むステップと、
前記切替タイミングに基づき、動作中の前記機能部を待機させ、待機中の機能部を動作させるステップと、
を含み、これらステップをコンピュータに実行させることを特徴とする機能維持プログラム。 (Supplementary Note 15) A step of selecting and operating at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information;
Of these functional units, the step of taking in the switching timing for switching from the functional unit in operation to the functional unit in standby,
Based on the switching timing, waiting the function unit in operation, operating the function unit in standby,
A function maintenance program that causes a computer to execute these steps.

（付記１６） 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させるステップと、
動作中の前記機能部に生じた障害を表す情報を取り込むステップと、
動作中の前記機能部から待機中の機能部に切り替える前記切替タイミングを検出する処理と、
前記切替タイミングが到来した場合には動作中の前記機能部を待機させ、待機中の機能部を動作させ、前記障害の検出により、障害が生じている機能部から待機中の機能部に切り替えるステップと、
を含み、これらステップをコンピュータに実行させることを特徴とする機能維持プログラム。 (Supplementary Note 16) A step of selecting and operating at least one functional unit from a plurality of functional units that perform a required function based on the written circuit information;
Capturing information representing a failure that has occurred in the functional unit during operation;
A process of detecting the switching timing for switching from the functional unit in operation to the functional unit in standby;
When the switching timing has arrived, the step of causing the function unit in operation to wait, operating the function unit in standby, and switching from the function unit in which the failure has occurred to the function unit in standby by detecting the failure When,
A function maintenance program that causes a computer to execute these steps.

以上説明したように、本発明の最も好ましい実施形態等について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能であることは勿論であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
As described above, the most preferable embodiment of the present invention has been described. However, the present invention is not limited to the above description, and is described in the claims or disclosed in the specification. It goes without saying that various modifications and changes can be made by those skilled in the art based on the gist, and such modifications and changes are included in the scope of the present invention.

本発明は、回路情報を書き替えることにより所要の回路機能を果たす複数の機能部の少なくとも１つを動作系、その他を待機系にし、定期的に機能部を動作系と待機系とに切り替え、又は動作系のものに障害が発生した場合には待機系のものを動作系にし、待機系に移行したものはコンフィギュレーション処理の実行により、機能を保証ないし復旧させるので、継続的な機能維持が可能となり、システムの信頼性向上等に寄与し、有用である。
The present invention rewrites circuit information and at least one of a plurality of functional units performing a required circuit function is an operating system, the other is a standby system, and the functional unit is periodically switched between an operating system and a standby system, Or, if a failure occurs in the operating system, the standby system is changed to the operating system, and those that have moved to the standby system are guaranteed or restored by executing the configuration process. It becomes possible and contributes to improving the reliability of the system and is useful.

本発明の第１の実施形態に係る機能装置を示すブロック図である。It is a block diagram showing a functional device concerning a 1st embodiment of the present invention. 本発明の第１の実施形態に係る機能装置の動作、機能維持方法及び機能維持プログラムを示すフローチャートである。It is a flowchart which shows operation | movement of the functional device which concerns on the 1st Embodiment of this invention, a function maintenance method, and a function maintenance program. 機能装置の障害が発生していない場合の基本動作を示す図である。It is a figure which shows the basic operation | movement when the failure of a function apparatus has not generate | occur | produced. 定期切替え前の０系障害発生による切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switch by the 0 system failure generation before a regular switch, and a configuration. 定期切替え前の１系障害発生による切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switching and configuration by 1 system failure generation before a periodic switching. 定期切替え（０→１系）後の０系障害発生による切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switch by the generation | occurrence | production of 0 system failure after a regular switch (0-> 1 system), and a configuration. 定期切替え（０→１系）後の１系障害発生による切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switch and configuration by 1 system failure generation after a periodic switch (0-> 1 system). 定期切替え（０→１系）、定期切替え（１→０系）後の０系障害発生による切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switching and the configuration by the occurrence of the 0 system failure after the periodic switching (0 → 1 system) and the periodic switching (1 → 0 system). 定期切替え（０→１系）、定期切替え（１→０系）後の１系障害発生による切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switching and configuration by 1 system failure occurrence after a periodic switching (0-> 1 system) and a periodic switching (1-> 0 system). 両系障害発生時の切替え及びコンフィギュレーションを示す図である。It is a figure which shows the switching and configuration at the time of both system failure generation | occurrence | production. 機能装置の動作シーケンスを示す図である。It is a figure which shows the operation | movement sequence of a functional apparatus. 本発明の第２の実施形態に係る機能装置を示すブロック図である。It is a block diagram which shows the function apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る機能装置の動作、機能維持方法及び機能維持プログラムを示すフローチャートである。It is a flowchart which shows operation | movement of the functional device which concerns on the 2nd Embodiment of this invention, a function maintenance method, and a function maintenance program. 本発明の第３の実施形態に係る機能装置を示すブロック図である。It is a block diagram which shows the function apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る機能装置の動作、機能維持方法及び機能維持プログラムを示すフローチャートである。It is a flowchart which shows operation | movement of the function apparatus which concerns on the 3rd Embodiment of this invention, a function maintenance method, and a function maintenance program. 本発明の第４の実施形態に係る機能装置を示すブロック図である。It is a block diagram which shows the function apparatus which concerns on the 4th Embodiment of this invention. 図１６に示す機能装置の動作を示すタイミングチャートである。It is a timing chart which shows operation | movement of the functional apparatus shown in FIG. 機能装置の他の実施形態を示すブロック図である。It is a block diagram which shows other embodiment of a function apparatus.

符号の説明Explanation of symbols

１４、１６ 切替回路（切替部）
２６ ０系障害検出回路（障害検出部）
２８ １系障害検出回路（障害検出部）
４０ 第１のＦＰＧＡ（機能部）
４１ 第２のＦＰＧＡ（機能部） 14, 16 switching circuit (switching unit)
26 System 0 Fault Detection Circuit (Fault Detection Unit)
28 1-system fault detection circuit (fault detection unit)
40 First FPGA (Functional Unit)
41 Second FPGA (Functional Unit)

Claims (5)

書込まれた回路情報により所要の回路機能を果たす複数の機能部と、
動作中の機能部の障害を検出する障害検出部と、
この障害検出部の障害検出により、障害が生じた機能部から待機中の機能部に切り替える切替部と、
を備えることを特徴とする機能装置。 A plurality of functional units that perform a required circuit function based on the written circuit information;
A failure detection unit for detecting a failure of the function unit in operation;
A switching unit that switches from a functional unit in which a failure has occurred to a functional unit that is on standby by detecting a failure in the failure detecting unit,
A functional device comprising: 前記障害が生じた前記機能部の機能を復旧させる機能復旧部を備える構成としたことを特徴とする請求項１記載の機能装置。   The functional device according to claim 1, further comprising a function recovery unit that recovers the function of the functional unit in which the failure has occurred. 書込まれた回路情報により所要の回路機能を果たす複数の機能部と、
動作中の機能部から待機中の機能部に切り替える切替タイミングを検出する切替タイミング検出部と、
この切替タイミング検出部が検出した前記切替タイミングにより、動作中の前記機能部から待機中の機能部に切り替える切替部と、
を備えることを特徴とする機能装置。 A plurality of functional units that perform a required circuit function based on the written circuit information;
A switching timing detection unit for detecting a switching timing for switching from the function unit in operation to the function unit in standby;
According to the switching timing detected by the switching timing detection unit, a switching unit that switches from the functional unit in operation to a functional unit in standby, and
A functional device comprising: 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させる処理と、
動作中の前記機能部の障害を検出する処理と、
前記障害の検出により、障害が発生した機能部から待機中の機能部に切り替える処理と、
を含むことを特徴とする機能維持方法。 A process of selecting and operating at least one functional unit from a plurality of functional units performing a required function based on the written circuit information;
A process of detecting a failure of the functional unit during operation;
A process of switching from a function unit in which a failure has occurred to a function unit in standby by detecting the failure;
The function maintenance method characterized by including. 書込まれた回路情報により所要の機能を果たす複数の機能部から少なくとも１つの機能部を選択して動作させるステップと、
動作中の前記機能部に発生した障害を表す情報を取り込むステップと、
障害が発生した機能部から待機中の機能部に切り替えるステップと、
を含み、これらステップをコンピュータに実行させることを特徴とする機能維持プログラム。 Selecting and operating at least one functional unit from a plurality of functional units that perform a desired function based on the written circuit information;
Capturing information representing a failure that has occurred in the functional unit during operation;
Switching from the failed functional unit to the standby functional unit;
A function maintenance program that causes a computer to execute these steps.
JP2004236803A 2004-08-16 2004-08-16 Function device, function maintenance method and function maintenance program Pending JP2006053873A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004236803A JP2006053873A (en) 2004-08-16 2004-08-16 Function device, function maintenance method and function maintenance program
US11/023,011 US7434086B2 (en) 2004-08-16 2004-12-28 Functional device, function maintaining method and function maintaining program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236803A JP2006053873A (en) 2004-08-16 2004-08-16 Function device, function maintenance method and function maintenance program

Publications (1)

Publication Number Publication Date
JP2006053873A true JP2006053873A (en) 2006-02-23

Family

ID=35801415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236803A Pending JP2006053873A (en) 2004-08-16 2004-08-16 Function device, function maintenance method and function maintenance program

Country Status (2)

Country Link
US (1) US7434086B2 (en)
JP (1) JP2006053873A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247693A (en) * 2010-05-25 2011-12-08 Mitsubishi Electric Corp Circuit testing device
WO2014045556A1 (en) * 2012-09-18 2014-03-27 日本電気株式会社 Time-series data processing device, time-series data processing method, and medium for storing time-series data processing program
JP2015119359A (en) * 2013-12-18 2015-06-25 富士通株式会社 Logic circuit and control method of logic circuit
JP2015201814A (en) * 2014-04-10 2015-11-12 株式会社日立製作所 Field programmable gate array and electronic apparatus
JP2017117065A (en) * 2015-12-22 2017-06-29 株式会社Pfu Information processing device, information processing method, and program
JP2019159437A (en) * 2018-03-08 2019-09-19 富士通株式会社 Information processing unit, transfer control method, and transfer control program
JP2020004068A (en) * 2018-06-28 2020-01-09 三菱電機株式会社 In-vehicle electronic control device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725984B2 (en) * 2012-03-16 2020-07-28 Nec Corporation Time series data device, time series data processing method and time series data processing program storage medium
CN102857949B (en) * 2012-09-14 2018-11-20 中兴通讯股份有限公司 A kind of method and apparatus that layout data consistency guarantees

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293132A (en) * 1991-03-20 1992-10-16 Fujitsu Ltd Backup system for logic circuit
JPH08202413A (en) * 1995-01-24 1996-08-09 Toshiba Corp Control unit
JP2000081991A (en) * 1998-07-09 2000-03-21 Toyota Central Res & Dev Lab Inc Information processor with fail/safe function
JP2000250770A (en) * 1999-03-02 2000-09-14 Babcock Hitachi Kk Multiplexed instrumentation system
JP2003115847A (en) * 2001-10-09 2003-04-18 Denso Corp Control system and redundant signal processor
JP2003173265A (en) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd System having redundant function card and obstruction countermeasure method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365581B2 (en) 1994-07-29 2003-01-14 富士通株式会社 Information processing device with self-healing function
JP3427363B2 (en) * 1994-10-07 2003-07-14 富士通株式会社 Multiprocessor system
JPH08241185A (en) * 1994-11-03 1996-09-17 Motorola Inc Integrated testing and measuring means as well as method foradoption of graphical user interface
JP3294741B2 (en) 1995-08-23 2002-06-24 富士通株式会社 Self-healing device
JP3581765B2 (en) * 1996-09-20 2004-10-27 株式会社日立コミュニケーションテクノロジー Path switching method and apparatus in complex ring network system
JP3794151B2 (en) * 1998-02-16 2006-07-05 株式会社日立製作所 Information processing apparatus having crossbar switch and crossbar switch control method
US6330587B1 (en) * 1998-12-21 2001-12-11 Ford Global Technologies, Inc. Real-time multiprocessing computer infrastructure for automated testing
DE60129022T2 (en) * 2001-10-30 2008-05-08 Hewlett-Packard Development Co., L.P., Houston Communication system and method
TWM242691U (en) * 2003-09-19 2004-09-01 Tatung Co Automatic test system apparatus
US20050204243A1 (en) * 2004-01-21 2005-09-15 Meihong Hu Method and testing system for storage devices under test

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04293132A (en) * 1991-03-20 1992-10-16 Fujitsu Ltd Backup system for logic circuit
JPH08202413A (en) * 1995-01-24 1996-08-09 Toshiba Corp Control unit
JP2000081991A (en) * 1998-07-09 2000-03-21 Toyota Central Res & Dev Lab Inc Information processor with fail/safe function
JP2000250770A (en) * 1999-03-02 2000-09-14 Babcock Hitachi Kk Multiplexed instrumentation system
JP2003115847A (en) * 2001-10-09 2003-04-18 Denso Corp Control system and redundant signal processor
JP2003173265A (en) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd System having redundant function card and obstruction countermeasure method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011247693A (en) * 2010-05-25 2011-12-08 Mitsubishi Electric Corp Circuit testing device
WO2014045556A1 (en) * 2012-09-18 2014-03-27 日本電気株式会社 Time-series data processing device, time-series data processing method, and medium for storing time-series data processing program
JPWO2014045556A1 (en) * 2012-09-18 2016-08-18 日本電気株式会社 Time-series data processing device, time-series data processing method, and time-series data processing program
JP2015119359A (en) * 2013-12-18 2015-06-25 富士通株式会社 Logic circuit and control method of logic circuit
JP2015201814A (en) * 2014-04-10 2015-11-12 株式会社日立製作所 Field programmable gate array and electronic apparatus
JP2017117065A (en) * 2015-12-22 2017-06-29 株式会社Pfu Information processing device, information processing method, and program
JP2019159437A (en) * 2018-03-08 2019-09-19 富士通株式会社 Information processing unit, transfer control method, and transfer control program
JP2020004068A (en) * 2018-06-28 2020-01-09 三菱電機株式会社 In-vehicle electronic control device
US11390290B2 (en) 2018-06-28 2022-07-19 Mitsubishi Electric Corporation Vehicle electronic control apparatus

Also Published As

Publication number Publication date
US20060036912A1 (en) 2006-02-16
US7434086B2 (en) 2008-10-07

Similar Documents

Publication Publication Date Title
EP3702857B1 (en) Redundancy in a network centric process control system
CN101207408B (en) Apparatus and method of synthesis fault detection for main-spare taking turns
US20020087687A1 (en) System resource availability manager
US20070094487A1 (en) Automatic resetting system and method
JP2006053873A (en) Function device, function maintenance method and function maintenance program
JP2009080569A (en) Data synchronous system, method and program, and server
EP1782202A2 (en) Computing system redundancy and fault tolerance
JP5445572B2 (en) Computer system, standby power reduction method, and program
CN103890713B (en) Device and method for managing the register information in processing system
CN112600690B (en) Configuration data synchronization method, device, equipment and storage medium
JP6489954B2 (en) Semiconductor device and control method thereof
JP5691715B2 (en) FPGA, circuit reconfiguration system, method and program using FPGA
JP3710649B2 (en) Multiprocessor system
JP2006099305A (en) Configuration control method for programmable lsi
JP2013187699A (en) Fpga configuration processing control circuit
JP2021061518A (en) Data storage circuit and electronic apparatus
JP4411236B2 (en) CPU system
CN110673793A (en) Storage device node event management method and system, electronic device and storage medium
JP2015001774A (en) Semiconductor integrated circuit and processing method thereof
JP2020095511A (en) Power management device, power management method, and power management program
JP2011028481A (en) Fault tolerant server, processor switching method, and processor switching program
JP2010055509A (en) System, method, and program for fault recovery, and cluster system
CN115373904B (en) Lease dynamic continuation method, device and equipment in distributed system
WO2015011792A1 (en) Field programmable gate array and control apparatus
JP5146452B2 (en) Monitoring device, information processing device, and alarm signal output method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707