JP6193786B2 - 半導体装置及びその作製方法 - Google Patents

Description

トランジスタを有する半導体装置及びその作製方法に関する。

液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。

近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。

例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜に含まれる欠損量が多いことは、トランジスタの電気特性の不良に繋がると共に、経時変化やストレス試験（例えば、ＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）において、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大することの原因となる。

また、欠損に限らず、酸化物半導体膜に含まれる不純物、代表的には絶縁膜の構成元素であるシリコンや炭素、配線の構成材料である銅等の不純物が多いと、トランジスタの電気特性の不要の原因となる。

そこで、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、酸化物半導体膜の欠陥を低減することを課題の一とする。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、酸化物半導体膜の不純物濃度を低減することを課題の一とする。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、電気特性を向上させることを課題の一とする。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、信頼性を向上させることを課題の一とする。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。

本発明の一態様は、基板上にゲート電極及びゲート絶縁膜を形成し、ゲート絶縁膜上に、酸化物半導体膜及び酸化物膜を有する多層膜を形成し、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下で第１の加熱処理を行った後、多層膜に接する一対の電極を形成し、多層膜、及び前記一対の電極上に、第１の酸化物絶縁膜を形成し、第１の酸化物絶縁膜上に第２の酸化物絶縁膜を形成し、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下で第２の加熱処理を行う半導体装置の作製方法であり、一対の電極は銅、アルミニウム、金、銀、またはモリブデンを含む。

なお、真空排気された処理室内に載置された基板を１８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給することにより、第１の酸化物絶縁膜を形成することができる。

また、真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下の高周波電力を供給することにより、第２の酸化物絶縁膜を形成することができる。

また、第１の酸化物絶縁膜及び第２の酸化物絶縁膜として、シリコンを含む堆積性気体及び酸化性気体を原料ガスに用いて、酸化シリコン膜または酸化窒化シリコン膜を形成する。

なお、酸化物半導体膜は、Ｉｎ若しくはＧａを含むことが好ましい。

また、酸化物膜の伝導帯の下端のエネルギーが、酸化物半導体膜の伝導帯の下端のエネルギーよりも真空準位に近い。さらには、酸化物膜の伝導帯の下端のエネルギーと、酸化物半導体膜の伝導帯の下端のエネルギーとの差は０．０５ｅＶ以上２ｅＶ以下であることが好ましい。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいうため、酸化物膜の電子親和力が、酸化物半導体膜の電子親和力より小さく、その差が０．０５ｅＶ以上２ｅＶ以下であることが好ましい。

本発明の一態様により、酸化物半導体膜を用いた半導体装置において、酸化物半導体膜の欠陥を低減することができる。または、本発明の一態様は、酸化物半導体膜を用いた半導体装置などにおいて、酸化物半導体膜の不純物を低減することができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、電気特性を向上させることができる。または、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることができる。

トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタのバンド構造を説明する図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 半導体装置の一形態を説明するブロック図及び回路図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の作製方法の一形態を説明する断面図である。 酸化物半導体の極微電子線回折パターンを示す図である。 酸化物半導体の極微電子線回折パターンを示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 トランジスタのＶｇ−Ｉｄ特性を示す図である。 酸化物半導体の不純物分析結果及びＸＲＤ分析結果を示す図である。 抵抗率の温度依存性を説明する図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。

（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。

酸化物半導体膜を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

酸素欠損の発生原因の一つとして、トランジスタの作製工程に生じるダメージがある。例えば、酸化物半導体膜上にプラズマＣＶＤ法またはスパッタリング法により絶縁膜、導電膜などを形成する際、その形成条件によっては、当該酸化物半導体膜にダメージが入ることがある。

また、酸素欠損に限らず、絶縁膜の構成元素であるシリコンや炭素等の不純物も、トランジスタの電気特性の不良の原因となる。また、例えば、第８世代以上の大面積基板を用いてトランジスタを作製する場合、配線遅延を抑制するため、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料を用いて配線を形成する。しかしながら、配線の構成元素である、銅、アルミニウム、金、銀、モリブデン等もトランジスタの電気特性の不良の原因となる不純物の一つである。このため、該不純物が、酸化物半導体膜に混入することにより、当該酸化物半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

そこで、本実施の形態では、酸化物半導体膜を有するトランジスタを備える半導体装置において、チャネル領域を有する酸化物半導体膜への酸素欠損、及び酸化物半導体膜の不純物濃度を低減することを課題の一とする。

一方で、市場で販売されている表示装置は、画面サイズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の画面サイズも視野に入れた開発が行われている。このため、表示装置に用いられるガラス基板においては、第８世代以上の大面積化が進んでいる。しかしながら、大面積基板を用いる場合、高温処理、例えば４５０℃以上の加熱処理をするため加熱装置が大型で高価となってしまい、生産コストが増大してしまう。また、高温処理を行うと、基板の反りやシュリンクが生じてしまい、歩留まりが低減してしまう。

そこで、本実施の形態では、少ない加熱処理工程数、及び大面積基板を用いても可能な温度の加熱処理を用いて、半導体装置を作製することを課題の一とする。

図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面図を示す。図１に示すトランジスタ５０は、チャネルエッチ型のトランジスタである。図１（Ａ）はトランジスタ５０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１、トランジスタ５０の構成要素の一部（例えば、ゲート絶縁膜１７）、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。

図１（Ｂ）及び図１（Ｃ）に示すトランジスタ５０は、基板１１上に設けられるゲート電極１５を有する。また、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接する一対の電極２１、２２とを有する。また、ゲート絶縁膜１７、多層膜２０、及び一対の電極２１、２２上には、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６が形成される。

本実施の形態に示すトランジスタ５０において、多層膜２０は、酸化物半導体膜１８及び酸化物膜１９を有する。また、酸化物半導体膜１８の一部がチャネル領域として機能する。また、多層膜２０に接するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。即ち、酸化物半導体膜１８と酸化物絶縁膜２３との間に、酸化物膜１９が設けられている。

酸化物半導体膜１８は、代表的には、Ｉｎ−Ｇａ酸化物膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）がある。

酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体膜１８の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。

なお、酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。

酸化物半導体膜１８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５０のオフ電流を低減することができる。

酸化物半導体膜１８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

酸化物膜１９は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体膜１８よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物膜１９の伝導帯の下端のエネルギーと、酸化物半導体膜１８の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。即ち、酸化物膜１９の電子親和力と、酸化物半導体膜１８の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。

酸化物膜１９として、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物膜１９のエネルギーギャップを大きくする。（２）酸化物膜１９の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体膜１８と比較して、絶縁性が高くなる。また、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆは酸素との結合力が強い金属元素であるため、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。

酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、ＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

また、酸化物半導体膜１８、及び酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物半導体膜１８と比較して、酸化物膜１９に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が大きく、代表的には、酸化物半導体膜１８に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。

また、酸化物半導体膜１８、及び酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、酸化物膜１９をＩｎ：Ｍ：Ｚｎ＝ｘ_１：ｙ_１：ｚ_１［原子数比］、酸化物半導体膜１８をＩｎ：Ｍ：Ｚｎ＝ｘ_２：ｙ_２：ｚ_２［原子数比］とすると、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも大きく、好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも１．５倍以上である。さらに好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも２倍以上大きく、より好ましくは、ｙ_１／ｘ_１がｙ_２／ｘ_２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ_２がｘ_２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ_２がｘ_２の３倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ_２はｘ_２３倍未満であると好ましい。

酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物膜（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、Ｚｎ＞０．５×Ｍ、更にはＺｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体膜１８、及び酸化物膜１９に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。

酸化物半導体膜１８及び酸化物膜１９としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜１８、及び酸化物膜１９は、キャリア密度が１×１０^１７個／ｃｍ^３以下、好ましくは１×１０^１５個／ｃｍ^３以下、さらに好ましくは１×１０^１３個／ｃｍ^３以下、より好ましくは１×１０^１１個／ｃｍ^３以下の酸化物半導体膜を用いる。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

酸化物膜１９は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８へのダメージ緩和膜としても機能する。

酸化物膜１９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍとする。

なお、酸化物半導体膜１８として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損量の少ない）ことを高純度真性または実質的に高純度真性とよぶ。

高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない場合がある。

また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。

従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。

このため、酸化物半導体膜１８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０^１９ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とする。

酸化物半導体膜１８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１８において酸素欠損量が増加し、ｎ型化してしまう。このため、酸化物半導体膜１８におけるシリコンや炭素の濃度、または酸化物膜１９と、酸化物半導体膜１８との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体膜１８において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１８のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

また、酸化物半導体膜１８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３以下にすることが好ましい。

また、酸化物半導体膜１８及び酸化物膜１９は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。

酸化物半導体膜１８及び酸化物膜１９は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。

なお、酸化物半導体膜１８及び酸化物膜１９が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。なお、酸化物膜１９をＣＡＡＣ−ＯＳとすることで、一対の電極２１、２２に含まれる銅、アルミニウム、金、銀、モリブデン等が酸化物半導体膜１８へ移動しにくくなるため、好ましい。

ここでは、酸化物半導体膜１８及び酸化物絶縁膜２３の間に、酸化物膜１９が設けられている。このため、酸化物膜１９と酸化物絶縁膜２３の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体膜１８との間には隔たりがある。この結果、酸化物半導体膜１８を流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１８とトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。

また、酸化物膜１９は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜１８へ移動する不純物量を低減することが可能である。このため、銅、アルミニウム、金、銀、またはモリブデンを用いて一対の電極２１、２２を形成しても、一対の電極２１、２２の、銅、アルミニウム、金、銀、またはモリブデンが酸化物膜１９を介して酸化物半導体膜１８に移動しにくい。または、酸化物半導体膜１８に銅が移動しても、ゲート絶縁膜１７近傍であるチャネル領域には、銅、アルミニウム、金、銀、またはモリブデンが移動しにくい。この結果、トランジスタのしきい値電圧の変動を低減することができる。

また、酸化物膜１９は、酸素欠損を形成しにくい。

これらのため、酸化物半導体膜１８における不純物濃度及び酸素欠損量を低減することが可能である。

また、本実施の形態に示すトランジスタ５０において、多層膜２０に接するように、一対の電極２１、２２が形成されている。

一対の電極２１、２２は、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料からなる単体金属、またはこれを主成分とする化合物または合金を、単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に、銅膜、銀膜、または金膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜、銅膜、銀膜、または金膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜、銅膜、銀膜、または金膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。

一対の電極２１、２２を、銅、アルミニウム、金、銀、モリブデン等の低抵抗材料を用いて形成することで、大面積基板を用いて、配線遅延を抑制した半導体装置を作製することができる。

以下に、トランジスタ５０の他の構成の詳細について説明する。

基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。

また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を形成してもよい。または、基板１１とトランジスタ５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板や可撓性の基板にも転載できる。

ゲート電極１５は、クロム、銅、アルミニウム、金、銀、モリブデン、タンタル、チタン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

また、ゲート電極１５とゲート絶縁膜１７との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物膜、Ｉｎ−Ｓｎ系酸窒化物膜、Ｉｎ−Ｇａ系酸窒化物膜、Ｉｎ−Ｚｎ系酸窒化物膜、Ｓｎ系酸窒化物膜、Ｉｎ系酸窒化物膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物膜を用いる場合、少なくとも酸化物半導体膜１８より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物膜を用いる。

ゲート絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。

また、ゲート絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

ゲート絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。

酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。なお、酸化物絶縁膜２３は、後に形成する酸化物絶縁膜２４を形成する際の、多層膜２０へのダメージ緩和膜としても機能する。

酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためである。

また、酸化物絶縁膜２３と多層膜２０との界面における欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、多層膜２０の欠陥に由来するｇ＝１．９３に現れる信号のスピン密度が１×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、さらには検出下限以下であることが好ましい。

なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸化物絶縁膜２３の外部に移動せず、酸化物絶縁膜２３にとどまる酸素もある。また、酸化物絶縁膜２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。

酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成すると、酸化物絶縁膜２３上に設けられる、酸化物絶縁膜２４から脱離する酸素を、酸化物絶縁膜２３を介して酸化物半導体膜１８に移動させることができる。

酸化物絶縁膜２３に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。

酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。

また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０^１８ｓｐｉｎｓ／ｃｍ^３未満、更には１×１０^１８ｓｐｉｎｓ／ｃｍ^３以下であることが好ましい。なお、酸化物絶縁膜２４は、酸化物絶縁膜２３と比較して多層膜２０から離れているため、酸化物絶縁膜２３より、欠陥密度が多くともよい。

さらに、酸化物絶縁膜２４上に、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜２５を設けることで、多層膜２０からの酸素の外部への拡散と、外部から多層膜２０への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。

次に、図１に示すトランジスタ５０の作製方法について、図２を用いて説明する。

図２（Ａ）に示すように、基板１１上にゲート電極１５を形成し、ゲート電極１５上にゲート絶縁膜１７を形成する。

ここでは、基板１１としてガラス基板を用いる。

ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する。この後、マスクを除去する。

なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１５を形成する。

ゲート絶縁膜１７は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

ゲート絶縁膜１７として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

また、ゲート絶縁膜１７として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。

次に、図２（Ｂ）に示すように、ゲート絶縁膜１７上に酸化物半導体膜１８及び酸化物膜１９を形成する。

酸化物半導体膜１８、及び酸化物膜１９の形成方法について、以下に説明する。ゲート絶縁膜１７上に、酸化物半導体膜１８となる酸化物半導体膜、及び酸化物膜１９となる酸化物膜を連続的に形成する。次に、酸化物膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜、及び酸化物膜のそれぞれ一部をエッチングすることで、図２（Ｂ）に示すような、素子分離された酸化物半導体膜１８、及び酸化物膜１９を有する多層膜２０を形成する。この後、マスクを除去する。

酸化物半導体膜１８となる酸化物半導体膜、及び酸化物膜１９となる酸化物膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。

スパッタリング法で該酸化物半導体膜及び酸化物膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。

スパッタリングガスは、希ガス及び酸素の混合ガス、希ガス（代表的にはアルゴン、酸素ガス等を適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

また、ターゲットは、形成する酸化物半導体膜及び酸化物膜の組成にあわせて、適宜選択すればよい。

酸化物半導体膜１８及び酸化物膜１９は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、酸化物半導体膜１８にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜１８及び酸化物膜１９の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ乃至１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成した後、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用いたスパッタリング法により、酸化物膜として厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。次に、酸化物膜上にマスクを形成し、酸化物半導体膜及び酸化物膜のそれぞれ一部を選択的にエッチングすることで、酸化物半導体膜１８及び酸化物膜１９を有する多層膜２０を形成する。

こののち、第１の加熱処理を行う。第１の加熱処理によって、酸化物半導体膜１８に含まれる水素、水等を脱離させ、酸化物半導体膜に含まれる水素濃度及び水濃度を低減することができる。該加熱処理の温度は、代表的には、３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。

第１の加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

第１の加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。

次に、図２（Ｃ）に示すように、一対の電極２１、２２を形成する。

一対の電極２１、２２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極２１、２２を形成する。この後、マスクを除去する。

ここでは、厚さ５０ｎｍのチタン膜及び厚さ４００ｎｍの銅膜を順にスパッタリング法により積層する。次に、銅膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてチタン膜及び銅膜をドライエッチングして、一対の電極２１、２２を形成する。

次に、図２（Ｄ）に示すように、多層膜２０及び一対の電極２１、２２上に、酸化物絶縁膜２３を形成する。次に、酸化物絶縁膜２３上に酸化物絶縁膜２４を形成する。

なお、酸化物絶縁膜２３を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。酸化物絶縁膜２３を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、酸化物絶縁膜２３及び酸化物絶縁膜２４における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１８に移動させることが可能であり、酸化物半導体膜１８の酸素欠損量を低減することができる。

酸化物絶縁膜２３としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

酸化物絶縁膜２３の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

上記条件を用いることで、酸化物絶縁膜２３として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物膜１９及び酸化物絶縁膜２３を設けることで、後に形成する酸化物絶縁膜２４の形成工程において、酸化物半導体膜１８へのダメージ低減が可能である。

なお、酸化物絶縁膜２３は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜２３として、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

当該成膜条件において、基板温度を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下とすることで、シリコン及び酸素の結合力が強くなる。この結果、酸化物絶縁膜２３として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸に対するエッチング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

また、当該工程において、加熱をしながら酸化物絶縁膜２３を形成するため、当該工程において酸化物半導体膜１８に含まれる水素、水等を脱離させることができる。酸化物半導体膜１８に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２３の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２３を形成することで、酸化物半導体膜に含まれる水、水素の含有量を低減することができる。

さらには、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３に含まれる水の含有量が少なくなるため、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、酸化物絶縁膜２３を成膜する際に、酸化物半導体膜１８を含む多層膜２０へのダメージを低減することが可能であり、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。特に、酸化物絶縁膜２３または後に形成される酸化物絶縁膜２４の成膜温度を高くする、代表的には２２０℃より高い温度とすることで、酸化物半導体膜１８に含まれる酸素の一部が脱離し、酸素欠損が形成されやすい。また、トランジスタの信頼性を高めるため、後に形成する酸化物絶縁膜２４の欠陥量を低減するための成膜条件を用いると、酸素脱離量が低減しやすい。これらの結果、酸化物半導体膜１８の酸素欠損を低減することが困難な場合がある。しかしながら、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とし、酸化物絶縁膜２３の成膜時における酸化物半導体膜１８へのダメージを低減することで、酸化物絶縁膜２４からの少ない酸素脱離量でも酸化物半導体膜１８中の酸素欠損を低減することが可能である。

なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化物絶縁膜２３に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜１８に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナスシフトを抑制することができる。

ここでは、酸化物絶縁膜２３として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。なお、本実施の形態においては、２７．１２ＭＨｚの高周波電源を用いて酸化物絶縁膜２３を形成する方法について例示したが、これに限定されず、例えば１３．５６ＭＨｚの高周波電源を用いて酸化物絶縁膜２３を形成してもよい。

酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、多層膜２０上に酸化物絶縁膜２３が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２３が多層膜２０の保護膜となる。また、酸化物膜１９が酸化物半導体膜１８の保護膜となる。これらの結果、酸化物半導体膜１８へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。

なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０^１７ｓｐｉｎｓ／ｃｍ^３未満、好ましくは３×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは１．５×１０^１７ｓｐｉｎｓ／ｃｍ^３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果トランジスタの信頼性を高めることができる。

ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ^２である。なお、本実施の形態においては、２７．１２ＭＨｚの高周波電源を用いて酸化物絶縁膜２４を形成する方法について例示したが、これに限定されず、例えば１３．５６ＭＨｚの高周波電源を用いて酸化物絶縁膜２４を形成してもよい。

次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とする。

該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に移動させ、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。

また、酸化物絶縁膜２３及び酸化物絶縁膜２４に水、水素等が含まる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜２５を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１８に移動し、酸化物半導体膜１８に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であり、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２３上に形成することで、酸化物半導体膜１８に酸素を移動させ、酸化物半導体膜１８に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。

また、該加熱処理温度を１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とすることで、銅、アルミニウム、金、銀、モリブデン等の拡散、及び酸化物半導体膜への混入を抑制することができる。

ここでは、窒素及び酸素雰囲気で、２２０℃、１時間の加熱処理を行う。

また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、多層膜２０はダメージを受け、多層膜２０のバックチャネル（多層膜２０において、ゲート電極１５と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、多層膜２０に含まれる欠陥を低減することができるため、トランジスタ５０の信頼性を向上させることができる。

次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２５を形成する。

なお、窒化物絶縁膜２５をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下にとすることで、緻密な窒化物絶縁膜を形成できるため好ましい。

窒化物絶縁膜２５としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いことが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。

ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ^２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０^−１Ｗ／ｃｍ^２である。

以上の工程により、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６を形成することができる。

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上３００℃以下、好ましくは２００℃以上２５０℃以下とする。

以上の工程により、トランジスタ５０を作製することができる。

本実施の形態では、トランジスタの作製工程において、第１の加熱処理及び第２の加熱処理を行っているが、酸化物半導体膜を有する多層膜を形成することで、酸化物半導体膜に含まれる不純物濃度を低減することが可能であり、且つ欠陥準位におけるキャリアのトラップを妨げることが可能である。この結果、それぞれの加熱処理の温度を４００℃以下としても、高温で加熱処理したトランジスタと、しきい値電圧の変動量が同等であるトランジスタを作製することができる。この結果、半導体装置のコスト削減が可能である。

また、チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素欠損の含有量を低減することができる。

特に、チャネル領域として機能する酸化物半導体膜と、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜との間に酸素を透過する酸化物絶縁膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることを抑制できる。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。

そして、酸化物半導体膜上に酸化物膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることをさらに抑制できる。加えて、酸化物膜を形成することで、当該酸化物半導体膜上に形成させる絶縁膜、例えば酸化物絶縁膜の構成元素が、当該酸化物半導体膜に混入することを抑制できる。

上記より、酸化物半導体膜を用いた半導体装置において、欠陥量が低減された半導体装置を得ることができる。また、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。

＜トランジスタのバンド構造＞
次に、多層膜２０のバンド構造について、図３を用いて説明する。

ここでは、例として、酸化物半導体膜１８としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物膜１９としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定することができる。

酸化物半導体膜１８及び酸化物膜１９の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ８ｅＶ及び８．２ｅＶである。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。

したがって、酸化物半導体膜１８及び酸化物膜１９の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．８５ｅＶ及び４．７ｅＶである。

図３（Ａ）は、多層膜２０のバンド構造の一部を模式的に示している。ここでは、多層膜２０に酸化シリコン膜を接して設けた場合について説明する。なお、図３（Ａ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物膜１９の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１（Ｂ）において、酸化物絶縁膜２３に相当する。

図３（Ａ）に示すように、酸化物半導体膜１８及び酸化物膜１９において、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、多層膜２０は、酸化物半導体膜１８と共通の元素を含み、酸化物半導体膜１８及び酸化物膜１９の間で、酸素が相互に移動することで混合層が形成されるためであるということができる。

図３（Ａ）より、多層膜２０の酸化物半導体膜１８がウェル（井戸）となり、多層膜２０を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１８に形成されることがわかる。なお、多層膜２０は、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体膜１８と酸化物膜１９とが連続接合している、ともいえる。

なお、図３（Ａ）に示すように、酸化物膜１９と、酸化物絶縁膜２３との界面近傍には、酸化物絶縁膜２３の構成元素であるシリコンまたは炭素、一対の電極２１、２２の構成元素である銅、アルミニウム、金、銀、モリブデン等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物膜１９が設けられることにより、酸化物半導体膜１８と該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体膜１８の電子が該エネルギーを超えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。

また、図３（Ｂ）は、多層膜２０のバンド構造の一部を模式的に示し、図３（Ａ）に示すバンド構造の変形例である。ここでは、多層膜２０に酸化シリコン膜を接して設けた場合について説明する。なお、図３（Ｂ）に表すＥｃＩ１は酸化シリコン膜の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体膜１８の伝導帯下端のエネルギーを示し、ＥｃＩ２は酸化シリコン膜の伝導帯下端のエネルギーを示す。また、ＥｃＩ１は、図１（Ｂ）において、ゲート絶縁膜１７に相当し、ＥｃＩ２は、図１（Ｂ）において、酸化物絶縁膜２３に相当する。

図１（Ｂ）に示すトランジスタにおいて、一対の電極２１、２２の形成時に多層膜２０の上方、すなわち酸化物膜１９がエッチングされる場合がある。一方、酸化物半導体膜１８の上面は、酸化物膜１９の成膜時に酸化物半導体膜１８と酸化物膜１９の混合層が形成される場合がある。

例えば、酸化物半導体膜１８が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて形成された酸化物半導体膜であり、酸化物膜１９が、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物、またはＩｎ：Ｇａ：Ｚｎ＝１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物をスパッタリングターゲットに用いて形成された酸化物膜である場合、酸化物半導体膜１８よりも酸化物膜１９のＧａの含有量が多いため、酸化物半導体膜１８の上面には、ＧａＯｘ層または酸化物半導体膜１８よりもＧａを多く含む混合層が形成されうる。

したがって、酸化物膜１９がエッチングされた場合においても、ＥｃＳ１のＥｃＩ２側の伝導帯下端のエネルギーが高くなり、図３（Ｂ）に示すバンド構造のようになる場合がある。

図３（Ｂ）に示すバンド構造のようになる場合、チャネル領域の断面観察時において、多層膜２０は、酸化物半導体膜１８のみと見かけ上観察される場合がある。しかしながら、実質的には、酸化物半導体膜１８上には、酸化物半導体膜１８よりもＧａを多く含む混合層が形成されているため、該混合層を１．５層として、捉えることができる。なお、該混合層は、例えば、ＥＤＸ分析等によって、多層膜２０に含有する元素を測定した場合、酸化物半導体膜１８の上方の組成を分析することで確認することができる。例えば、酸化物半導体膜１８の上方の組成が、酸化物半導体膜１８中の組成よりもＧａの含有量が多い構成となることで確認することができる。

＜変形例１、一対の電極について＞
本実施の形態に示すトランジスタ５０に設けられる一対の電極２１、２２として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることが好ましい。この結果、多層膜２０に含まれる酸素と一対の電極２１、２２に含まれる導電材料とが結合し、多層膜２０において、酸素欠損領域が形成される。また、多層膜２０に一対の電極２１、２２を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、多層膜２０において、一対の電極２１、２２と接する領域近傍に、低抵抗領域が形成される。低抵抗領域は、一対の電極２１、２２に接し、且つゲート絶縁膜１７と、一対の電極２１、２２の間に形成される。低抵抗領域は、導電性が高いため、多層膜２０と一対の電極２１、２２との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。

また、一対の電極２１、２２を、上記酸素と結合しやすい導電材料と、窒化チタン、窒化タンタル、ルテニウム等の酸素と結合しにくい導電材料との積層構造としてもよい。このような積層構造とすることで、一対の電極２１、２２と酸化物絶縁膜２３との界面において、一対の電極２１、２２の酸化を防ぐことが可能であり、一対の電極２１、２２の高抵抗化を抑制することが可能である。

＜変形例２、保護膜について＞
本実施の形態に示すトランジスタ５０において、図４に示すように、トランジスタ５０上に、酸化物絶縁膜２４及び窒化物絶縁膜２５が積層される保護膜２６ａを設けることができる。図４に示すトランジスタは、酸化物半導体膜１８上に酸化物膜１９を有するため、当該酸化物膜１９が、酸化物絶縁膜２４を形成する際の保護膜として機能する。この結果、酸化物絶縁膜２４を形成する際、酸化物半導体膜１８がプラズマに曝されず、比較的高い電力を用いるプラズマＣＶＤ法で酸化物絶縁膜２４を形成する際に生じるプラズマダメージを低減できる。

また、酸化物絶縁膜２４に含まれる酸素を、多層膜２０に直接移動させることが可能であるため、酸化物半導体膜１８への酸素供給量を増加させることが可能である。この結果、酸化物半導体膜１８の酸素欠損量をさらに低減することが可能である。

なお、本実施の形態では、多層膜を酸化物半導体膜１８及び酸化物膜１９の積層膜としたが、ゲート絶縁膜１７及び酸化物半導体膜１８の間に酸化物膜をさらに設けることができる。ゲート絶縁膜１７及び酸化物半導体膜１８の間に酸化物膜を設けることで、ゲート絶縁膜１７と多層膜との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜１８におけるシリコンや炭素の濃度を低減することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態と異なる構造のトランジスタについて、図５を用いて説明する。

本実施の形態では、実施の形態１と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１と比較して、多層膜２０のバックチャネル側が保護膜で覆われており、一対の電極を形成するためのエッチング処理で生じるプラズマに曝されていない点が異なる。

図５に、半導体装置が有するトランジスタ９０の上面図及び断面図を示す。図５（Ａ）はトランジスタ９０の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図５（Ａ）では、明瞭化のため、基板１１、トランジスタ９０の構成要素の一部（例えば、ゲート絶縁膜１７）、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。

図５に示すトランジスタ９０は、基板１１上に設けられるゲート電極１５を有する。また、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０を有する。また、ゲート絶縁膜１７及び多層膜２０上に、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６と、保護膜２６上に形成され、保護膜２６の開口において多層膜２０に接続する一対の電極２１ｂ、２２ｂとを有する。

次に、トランジスタ９０の作製方法を説明する。

実施の形態１と同様に、基板１１上にゲート電極１５を形成し、基板１１及びゲート電極１５上にゲート絶縁膜１７を形成する。次に、ゲート絶縁膜１７上に多層膜２０を形成する。この後、第１の加熱処理を行い、酸化物半導体膜に含まれる不純物を脱離させる。

次に、実施の形態１と同様に、ゲート絶縁膜１７及び多層膜２０上に酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５を形成する。なお、酸化物絶縁膜２４を形成した後、第２の加熱処理を行い、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に供給する。

次に、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５のそれぞれ一部をエッチングして、多層膜２０の一部を露出する開口部を形成する。この後、多層膜２０に接する一対の電極２１ｂ、２２ｂを、実施の形態１と同様に形成する。

本実施の形態においては、一対の電極２１ｂ、２２ｂをエッチングする際、多層膜２０が保護膜２６に覆われているため、一対の電極２１ｂ、２２ｂを形成するエッチングによって、多層膜２０、特に多層膜２０のバックチャネル領域はダメージを受けない。さらに、酸化物絶縁膜２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に移動させ、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。

以上の工程により、多層膜２０に含まれる欠陥を低減することが可能であり、トランジスタ５０の信頼性を向上させることができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造のトランジスタについて、図６を用いて説明する。

本実施の形態では、実施の形態１及び実施の形態２と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態２と同様に、多層膜２０のバックチャネル側が保護膜で覆われており、一対の電極を形成するためのエッチング処理で生じるプラズマに曝されていない点が、実施の形態１乃至実施の形態４と異なる。

図６に、半導体装置が有するトランジスタ１００の上面図及び断面図を示す。図６に示すトランジスタ１００は、チャネル保護型のトランジスタである。図６（Ａ）はトランジスタ１００の上面図であり、図６（Ｂ）は、図６（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図６（Ｃ）は、図６（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図６（Ａ）では、明瞭化のため、基板１１、トランジスタ１００の構成要素の一部（例えば、ゲート絶縁膜１７など）を省略している。

図６に示すトランジスタ１００は、基板１１上に設けられるゲート電極１５を有する。また、基板１１及びゲート電極１５上に形成されるゲート絶縁膜１７と、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０とを有する。また、ゲート絶縁膜１７及び多層膜２０上に、酸化物絶縁膜２３ａ、酸化物絶縁膜２４ａ、及び窒化物絶縁膜２５ａで構成される保護膜２６ａと、ゲート絶縁膜１７、多層膜２０、及び保護膜２６ａ上に形成される一対の電極２１ｃ、２２ｃとを有する。

次に、トランジスタ１００の作製方法を説明する。

実施の形態１と同様に、基板１１上にゲート電極１５を形成し、基板１１及びゲート電極１５上にゲート絶縁膜１７を形成する。次に、ゲート絶縁膜１７上に多層膜２０を形成する。この後、第１の加熱処理を行い、酸化物半導体膜に含まれる不純物を脱離させる。

次に、実施の形態１と同様に、ゲート絶縁膜１７及び多層膜２０上に、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５を形成する。なお、酸化物絶縁膜２４を形成した後、第２の加熱処理を行い、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に供給する。

次に、酸化物絶縁膜２３、酸化物絶縁膜２４、及び窒化物絶縁膜２５のそれぞれ一部をエッチングして、酸化物絶縁膜２３ａ、酸化物絶縁膜２４ａ、及び窒化物絶縁膜２５ａで形成される保護膜２６ａを形成する。

次に、多層膜２０に接する一対の電極２１ｃ、２２ｃを、実施の形態１と同様に形成する。

本実施の形態においては、一対の電極２１ｃ、２２ｃをエッチングする際、多層膜２０が保護膜２６ａに覆われているため、一対の電極２１ｃ、２２ｃを形成するエッチングによって、多層膜２０はダメージを受けない。さらに、酸化物絶縁膜２４ａは、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜で形成される。このため、酸化物絶縁膜２４ａに含まれる酸素の一部を酸化物半導体膜１８に移動させ、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。

なお、図６においては、保護膜２６ｃとして、窒化物絶縁膜２５ａが形成されるが、酸化物絶縁膜２３ａ及び酸化物絶縁膜２４ａの積層構造であってもよい。この場合、一対の電極２１ｃ、２２ｃを形成した後、窒化物絶縁膜２５ａを形成することが好ましい。この結果、外部から多層膜２０への水素、水等の侵入を防ぐことができる。

以上の工程により、多層膜２０に含まれる欠陥を低減することが可能であり、トランジスタ５０の信頼性を向上させることができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態４）
上記実施の形態で開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜はスパッタ法やプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。

熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。

熱ＣＶＤ法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の層を成膜し、後から導入される第２の原料ガスと反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。

ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、酸化物半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、ＩｎＧａＺｎＯ膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ_３）_３である。また、トリメチルガリウムの化学式は、Ｇａ（ＣＨ_３）_３である。また、ジメチル亜鉛の化学式は、Ｚｎ（ＣＨ_３）_２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式Ｇａ（Ｃ_２Ｈ_５）_３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（化学式Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることもできる。

例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（ＴＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ_３）_２］_４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。

例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ_３）_３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。

例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被形成面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。

例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６ガスとＢ_２Ｈ_６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ_６ガスとＨ_２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガスを用いてもよい。

例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ_３）_２とＯ_３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含まないＯ_３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｇａ（ＣＨ_３）_３ガスにかえて、Ｇａ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｉｎ（ＣＨ_３）_３ガスにかえて、Ｉｎ（Ｃ_２Ｈ_５）_３ガスを用いても良い。また、Ｚｎ（ＣＨ_３）_２ガスを用いても良い。

（実施の形態５）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、表示装置を例にして本発明の一態様である半導体装置を説明する。

図７（Ａ）に、半導体装置の一例を示す。図７（Ａ）に示す半導体装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｍ本の走査線１０７と、各々が平行または略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複数の画素３０１を有する。また、走査線１０７に沿って、各々が平行または略平行に配設された容量線１１５を有する。なお、容量線１１５は、信号線１０９に沿って、各々が平行または略平行に配設されていてもよい。また、走査線駆動回路１０４及び信号線駆動回路１０６をまとめて駆動回路部という場合がある。

各走査線１０７は、画素部１０１においてｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。また、各信号線１０９は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。ｍ、ｎは、ともに１以上の整数である。また、各容量線１１５は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの行に配設されたｎ個の画素３０１と電気的に接続される。なお、容量線１１５が、信号線１０９に沿って、各々が平行または略平行に配設されている場合は、ｍ行ｎ列に配設された画素３０１のうち、いずれかの列に配設されたｍ個の画素３０１に電気的と接続される。

図７（Ｂ）及び図７（Ｃ）は、図７（Ａ）に示す表示装置の画素３０１に用いることができる回路構成を示している。

図７（Ｂ）に示す画素３０１は、液晶素子１３２と、トランジスタ１３１＿１と、容量素子１３３＿１と、を有する。

液晶素子１３２の一対の電極の一方の電位は、画素３０１の仕様に応じて適宜設定される。液晶素子１３２は、書き込まれるデータにより配向状態が設定される。なお、複数の画素３０１のそれぞれが有する液晶素子１３２の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素３０１毎の液晶素子１３２の一対の電極の一方に異なる電位を与えてもよい。

例えば、液晶素子１３２を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。

また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。

ｍ行ｎ列目の画素３０１において、トランジスタ１３１＿１のソース電極及びドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方は液晶素子１３２の一対の電極の他方に電気的に接続される。また、トランジスタ１３１＿１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ１３１＿１は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子１３３＿１の一対の電極の一方は、電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、液晶素子１３２の一対の電極の他方に電気的に接続される。なお、容量線ＣＬの電位の値は、画素３０１の仕様に応じて適宜設定される。容量素子１３３＿１は、書き込まれたデータを保持する保持容量としての機能を有する。

例えば、図７（Ｂ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿１をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素３０１は、トランジスタ１３１＿１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。

また、図７（Ｃ）に示す画素３０１は、トランジスタ１３１＿２と、容量素子１３３＿２と、トランジスタ１３４と、発光素子１３５と、を有する。

トランジスタ１３１＿２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ１３１＿２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。

トランジスタ１３１＿２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

容量素子１３３＿２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ１３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。

容量素子１３３＿２は、書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ１３４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ１３４のゲート電極は、トランジスタ１３１＿２のソース電極及びドレイン電極の他方に電気的に接続される。

発光素子１３５のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ１３４のソース電極及びドレイン電極の他方に電気的に接続される。

発光素子１３５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子１３５としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。

なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。

図７（Ｃ）の画素３０１を有する表示装置では、走査線駆動回路１０４により各行の画素３０１を順次選択し、トランジスタ１３１＿２をオン状態にしてデータ信号のデータを書き込む。

データが書き込まれた画素３０１は、トランジスタ１３１＿２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ１３４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子１３５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

次いで、画素３０１に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図７（Ｂ）に示す画素３０１の上面図を図８に示す。なお、図８においては、対向電極及び液晶素子を省略する。

図８において、走査線として機能する導電膜３０４ｃは、信号線に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜３１０ｄは、走査線に略直交する方向（図中上下方向）に延伸して設けられている。容量線として機能する導電膜３１０ｆは、信号線と平行方向に延伸して設けられている。なお、走査線として機能する導電膜３０４ｃは、走査線駆動回路１０４（図７（Ａ）を参照。）と電気的に接続されており、信号線として機能する導電膜３１０ｄ及び容量線として機能する導電膜３１０ｆは、信号線駆動回路１０６（図７（Ａ）を参照。）に電気的に接続されている。

トランジスタ１０３は、走査線及び信号線が交差する領域に設けられている。トランジスタ１０３は、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜（図８に図示せず。）、ゲート絶縁膜上に形成されたチャネル領域が形成される多層膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅにより構成される。なお、導電膜３０４ｃは、走査線としても機能し、多層膜３０８ｂと重畳する領域がトランジスタ１０３のゲート電極として機能する。また、導電膜３１０ｄは、信号線としても機能し、多層膜３０８ｂと重畳する領域がトランジスタ１０３のソース電極またはドレイン電極として機能する。また、図８において、走査線は、上面形状において端部が多層膜３０８ｂの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる多層膜３０８ｂに光が照射されず、トランジスタの電気特性の変動を抑制することができる。

また、導電膜３１０ｅは、開口部３６２ｃにおいて、画素電極として機能する透光性を有する導電膜３１６ｂと電気的に接続されている。

容量素子１０５は、開口部３６２において容量線として機能する導電膜３１０ｆと接続されている。また、容量素子１０５は、ゲート絶縁膜上に形成される透光性を有する導電膜３０８ｃと、画素電極として機能する透光性を有する導電膜３１６ｃと、トランジスタ１０３上に設けられる窒化物絶縁膜で形成される誘電体膜とで構成されている。即ち、容量素子１０５は透光性を有する。

このように容量素子１０５は透光性を有するため、画素３０１内に容量素子１０５を大きく（大面積に）形成することができる。従って、開口率を高めつつ、５０％以上、好ましくは５５％以上、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた半導体装置を得ることができる。例えば、解像度の高い半導体装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い半導体装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上である高解像度の半導体装置に好適に用いることができる。

また、図８に示す画素３０１は、信号線として機能する導電膜３１０ｄと平行な辺と比較して走査線として機能する導電膜３０４ｃと平行な辺の方が長い形状であり、且つ容量線として機能する導電膜３１０ｆが、信号線として機能する導電膜３１０ｄと平行な方向に延伸して設けられている。この結果、画素３０１に占める導電膜３１０ｆの面積を低減することが可能であるため、開口率を高めることができる。また、容量線として機能する導電膜３１０ｆが接続電極を用いず、直接透光性を有する導電膜３０８ｃと接するため、さらに開口率を高めることができる。

また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。

次いで、図８の一点鎖線Ｃ−Ｄ間における断面図を図９に示す。なお、図９において、走査線駆動回路１０４及び信号線駆動回路１０６を含む駆動回路部（上面図を省略する。）の断面図をＡ−Ｂに示す。本実施の形態においては、縦電界方式の液晶表示装置について説明する。

本実施の形態に示す表示装置は、一対の基板（基板３０２と基板３４２）間に液晶素子３２２が挟持されている。

液晶素子３２２は、基板３０２の上方の透光性を有する導電膜３１６ｂと、配向性を制御する膜（以下、配向膜３１８、３５２という）と、液晶層３２０と、導電膜３５０と、を有する。なお、透光性を有する導電膜３１６ｂは、液晶素子３２２の一方の電極として機能し、導電膜３５０は、液晶素子３２２の他方の電極として機能する。

このように、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。また、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路及びバックライトモジュール等を含み、液晶モジュールとよぶこともある。

駆動回路部において、ゲート電極として機能する導電膜３０４ａ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、チャネル領域が形成される多層膜３０８ａ、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂによりトランジスタ１０２を構成する。多層膜３０８ａは、ゲート絶縁膜上に設けられる。

画素部において、ゲート電極として機能する導電膜３０４ｃ、ゲート絶縁膜として機能する絶縁膜３０５及び絶縁膜３０６、ゲート絶縁膜上に形成されたチャネル領域が形成される多層膜３０８ｂ、ソース電極及びドレイン電極として機能する導電膜３１０ｄ、３１０ｅによりトランジスタ１０３を構成する。多層膜３０８ｂは、ゲート絶縁膜上に設けられる。また、導電膜３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が保護膜として設けられている。

また、画素電極として機能する透光性を有する導電膜３１６ｂが、絶縁膜３１２及び絶縁膜３１４に設けられた開口部において、導電膜３１０ｅと接続する。

また、一方の電極として機能する透光性を有する導電膜３０８ｃ、誘電体膜として機能する絶縁膜３１４、他方の電極として機能する透光性を有する導電膜３１６ｂにより容量素子１０５を構成する。透光性を有する導電膜３０８ｃは、ゲート絶縁膜上に設けられる。

また、駆動回路部において、導電膜３０４ａ、３０４ｃと同時に形成された導電膜３０４ｂと、導電膜３１０ａ、３１０ｂ、３１０ｄ、３１０ｅと同時に形成された導電膜３１０ｃとは、透光性を有する導電膜３１６ｂと同時に形成された透光性を有する導電膜３１６ａで接続される。

導電膜３０４ａ及び透光性を有する導電膜３１６ａは、絶縁膜３０６及び絶縁膜３１２に設けられた開口部において接続する。また、導電膜３１０ｃと透光性を有する導電膜３１６ａは、絶縁膜３１２及び絶縁膜３１４に設けられた開口部において接続する。

ここで、図９に示す表示装置の構成要素について、以下に説明する。

基板３０２上には、導電膜３０４ａ、３０４ｂ、３０４ｃが形成されている。導電膜３０４ａは、駆動回路部のトランジスタのゲート電極としての機能を有する。また、導電膜３０４ｃは、画素部１０１に形成され、画素部のトランジスタのゲート電極として機能する。また、導電膜３０４ｂは、走査線駆動回路１０４に形成され、導電膜３１０ｃと接続する。

基板３０２は、実施の形態１に示す基板１１の材料を適宜用いることができる。

導電膜３０４ａ、３０４ｂ、３０４ｃとしては、実施の形態１に示すゲート電極１５の材料及び作製方法を適宜用いることができる。

基板３０２、及び導電膜３０４ａ、３０４ｃ、３０４ｂ上には、絶縁膜３０５、絶縁膜３０６が形成されている。絶縁膜３０５、絶縁膜３０６は、駆動回路部のトランジスタのゲート絶縁膜、及び画素部１０１のトランジスタのゲート絶縁膜としての機能を有する。

絶縁膜３０５としては、実施の形態１に示すゲート絶縁膜１７で説明した窒化物絶縁膜を用いて形成することが好ましい。絶縁膜３０６としては、実施の形態１に示すゲート絶縁膜１７で説明した酸化物絶縁膜を用いて形成することが好ましい。

絶縁膜３０６上には、多層膜３０８ａ、３０８ｂ、透光性を有する導電膜３０８ｃが形成されている。多層膜３０８ａは、導電膜３０４ａと重畳する位置に形成され、駆動回路部のトランジスタのチャネル領域として機能する。また、多層膜３０８ｂは、導電膜３０４ｃと重畳する位置に形成され、画素部のトランジスタのチャネル領域として機能する。透光性を有する導電膜３０８ｃは、容量素子１０５の一方の電極として機能する。

多層膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは、実施の形態１に示す多層膜２０の材料及び作製方法を適宜用いることができる。

透光性を有する導電膜３０８ｃは、多層膜３０８ａ、３０８ｂと同様の多層膜であり、且つ不純物が含まれていることを特徴とする。不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。

多層膜３０８ａ、３０８ｂ、及び透光性を有する導電膜３０８ｃは共に、ゲート絶縁膜上に形成されるが、不純物濃度が異なる。具体的には、多層膜３０８ａ、３０８ｂと比較して、透光性を有する導電膜３０８ｃの不純物濃度が高い。例えば、多層膜３０８ａ、３０８ｂに含まれる水素濃度は、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下であり、透光性を有する導電膜３０８ｃに含まれる水素濃度は、８×１０^１９ａｔｏｍｓ／ｃｍ^３以上、好ましくは１×１０^２０ａｔｏｍｓ／ｃｍ^３以上、より好ましくは５×１０^２０ａｔｏｍｓ／ｃｍ^３以上である。また、多層膜３０８ａ、３０８ｂと比較して、透光性を有する導電膜３０８ｃに含まれる水素濃度は２倍、好ましくは１０倍以上である。

また、透光性を有する導電膜３０８ｃは、多層膜３０８ａ、３０８ｂより抵抗率が低い。透光性を有する導電膜３０８ｃの抵抗率が、多層膜３０８ａ、３０８ｂの抵抗率の１×１０^−８倍以上１×１０^−１倍以下であることが好ましく、代表的には１×１０^−３Ωｃｍ以上１×１０^４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０^−３Ωｃｍ以上１×１０^−１Ωｃｍ未満であるとよい。

酸素欠損を有する酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。即ち、透光性を有する導電膜３０８ｃは、酸化物導電体で形成されるということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

多層膜３０８ａ、３０８ｂは、絶縁膜３０６及び絶縁膜３１２等の、多層膜との界面特性を向上させることが可能な材料で形成される膜と接しているため、多層膜３０８ａ、３０８ｂは、半導体として機能し、多層膜３０８ａ、３０８ｂを有するトランジスタは、優れた電気特性を有する。

一方、透光性を有する導電膜３０８ｃは、開口部３６２（図１２（Ａ）参照。）において絶縁膜３１４と接する。絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１４の水素が多層膜３０８ａ、３０８ｂと同時に形成された多層膜に拡散すると、該多層膜に含まれる酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、絶縁膜３１４をプラズマＣＶＤ法またはスパッタリング法で成膜すると、多層膜３０８ａ、３０８Ｂがプラズマに曝され、酸素欠損が生成される。当該酸素欠損に絶縁膜３１４に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果多層膜に含まれる酸化物半導体膜は、導電性が高くなり導体として機能する。即ち、導電性の高い酸化物半導体膜ともいえる。ここでは、多層膜３０８ａ、３０８ｂと同様の材料を主成分とし、且つ水素濃度が多層膜３０８ａ、３０８ｂより高いことにより、導電性が高められた金属酸化物を、透光性を有する導電膜３０８ｃとよぶ。

ただし、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜３０８ｃは、場合によっては、絶縁膜３１４と接していないことも可能である。

また、本発明の実施形態の一態様は、これに限定されず、透光性を有する導電膜３０８ｃは、場合によっては、多層膜３０８ａ、または、３０８ｂと別々の工程で形成されてもよい。その場合には、透光性を有する導電膜３０８ｃは、多層膜３０８ａ、３０８ｂと、異なる材質を有していても良い。例えば、透光性を有する導電膜３０８ｃは、インジウム錫酸化物（以下、ＩＴＯと示す。）、または、インジウム亜鉛酸化物等を用いて形成有してもよい。

本実施の形態に示す半導体装置は、トランジスタの多層膜と同時に、容量素子の一方となる電極を形成する。また、画素電極として機能する透光性を有する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、半導体装置の作製工程を削減できる。また、容量素子は、一対の電極が透光性を有する導電膜で形成されているため、透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅは、実施の形態１に示す一対の電極２１、２２の材料及び作製方法を適宜用いることができる。

絶縁膜３０６、多層膜３０８ａ、３０８ｂ、透光性を有する導電膜３０８ｃ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上には、絶縁膜３１２、絶縁膜３１４が形成されている。絶縁膜３１２は、絶縁膜３０６と同様に、多層膜との界面特性を向上させることが可能な材料を用いることが好ましく、少なくとも実施の形態１に示す酸化物絶縁膜２４と同様の材料及び作製方法を適宜用いることができる。また、実施の形態１に示すように、酸化物絶縁膜２３及び酸化物絶縁膜を積層して形成してもよい。

絶縁膜３１４は、絶縁膜３０５と同様に、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、実施の形態１に示す窒化物絶縁膜２５の材料及び作製方法を適宜用いることができる。

また、絶縁膜３１４上には透光性を有する導電膜３１６ａ、３１６ｂが形成されている。透光性を有する導電膜３１６ａは、開口部３６４ａ（図１２（Ｃ）参照。）において導電膜３０４ｂと電気的に接続され、開口部３６４ｂ（図１２（Ｃ）参照。）において導電膜３１０ｃと電気的に接続される。即ち、導電膜３０４ｂ及び導電膜３１０ｃを接続する接続電極として機能する。透光性を有する導電膜３１６ｂは、開口部３６４ｃ（図１２（Ｃ）参照。）において導電膜３１０ｅと電気的に接続され、画素の画素電極としての機能を有する。また、透光性を有する導電膜３１６ｂは、容量素子の一対の電極の一方として機能することができる。

導電膜３０４ｂ及び導電膜３１０ｃが直接接するような接続構造とするには、導電膜３１０ｃを形成する前に、絶縁膜３０５、絶縁膜３０６に開口部を形成するためにパターニングを行い、マスクを形成する必要があるが、図９の接続構造には、当該フォトマスクが不要である。しかしながら、図９のように、透光性を有する導電膜３１６ａにより、導電膜３０４ｂ及び導電膜３１０ｃを接続することで、導電膜３０４ｂ及び導電膜３１０ｃが直接接する接続部を作製する必要が無くなり、フォトマスクを１枚少なくすることができる。即ち、半導体装置の作製工程を削減することが可能である。

透光性を有する導電膜３１６ａ、３１６ｂとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、基板３４２上には、有色性を有する膜（以下、有色膜３４６という。）が形成されている。有色膜３４６は、カラーフィルタとしての機能を有する。また、有色膜３４６に隣接する遮光膜３４４が基板３４２上に形成される。遮光膜３４４は、ブラックマトリクスとして機能する。また、有色膜３４６は、必ずしも設ける必要はなく、例えば、表示装置が白黒の場合等によって、有色膜３４６を設けない構成としてもよい。

有色膜３４６としては、特定の波長帯域の光を透過する有色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。

遮光膜３４４としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

また、有色膜３４６上には、絶縁膜３４８が形成されている。絶縁膜３４８は、平坦化層としての機能、または有色膜３４６が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

また、絶縁膜３４８上には、導電膜３５０が形成されている。導電膜３５０は、画素部の液晶素子が有する一対の電極の他方としての機能を有する。なお、透光性を有する導電膜３１６ａ、３１６ｂ、及び導電膜３５０上には、配向膜としての機能を有する絶縁膜を別途形成してもよい。

また、透光性を有する導電膜３１６ａ、３１６ｂと導電膜３５０との間には、液晶層３２０が形成されている。また液晶層３２０は、シール材（図示しない）を用いて、基板３０２と基板３４２の間に封止されている。なお、シール材は、外部からの水分等の入り込みを抑制するために、無機材料と接触する構成が好ましい。

また、透光性を有する導電膜３１６ａ、３１６ｂと導電膜３５０との間に液晶層３２０の厚さ（セルギャップともいう）を維持するスペーサを設けてもよい。

図９に示す半導体装置に示す基板３０２上に設けられた素子部の作製方法について、図１０乃至図１３を用いて説明する。

まず、基板３０２を準備する。ここでは、基板３０２としてガラス基板を用いる。

次に、基板３０２上に導電膜を形成し、該導電膜を所望の領域に加工することで、導電膜３０４ａ、３０４ｂ、３０４ｃを形成する。なお、導電膜３０４ａ、３０４ｂ、３０４ｃの形成は、所望の領域に第１のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１０（Ａ）参照）。

また、導電膜３０４ａ、３０４ｂ、３０４ｃとしては、代表的には、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法等を用いて形成することができる。

次に、基板３０２、及び導電膜３０４ａ、３０４ｂ、３０４ｃ上に、絶縁膜３０５を形成し、絶縁膜３０５上に絶縁膜３０６を形成する（図１０（Ａ）参照）。

絶縁膜３０５及び絶縁膜３０６は、スパッタリング法、ＣＶＤ法等により形成することができる。なお、絶縁膜３０５及び絶縁膜３０６は、真空中で連続して形成すると不純物の混入が抑制され好ましい。

次に、絶縁膜３０６上に多層膜３０７を形成する（図１０（Ｂ）参照）。

多層膜３０７は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。

次に、多層膜３０７を所望の領域に加工することで、島状の多層膜３０８ａ、３０８ｂ、３０８ｄを形成する。なお、多層膜３０８ａ、３０８ｂ、３０８ｄの形成は、所望の領域に第２のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる。エッチングとしては、ドライエッチング、ウエットエッチング、または双方を組み合わせたエッチングを用いることができる（図１０（Ｃ）参照）。

次に、第１の加熱処理を行う。第１の加熱処理は、実施の形態１に示す第１の加熱処理と同様の条件を用いる。第１の加熱処理によって、多層膜３０８ａ、３０８ｂ、３０８ｄに用いる酸化物半導体の結晶性を高め、さらに絶縁膜３０６、及び多層膜３０８ａ、３０８ｂ、３０８ｄから水素や水などの不純物を除去することができる。なお、酸化物半導体をエッチングする前に第１の加熱工程を行ってもよい。

次に、絶縁膜３０６、及び多層膜３０８ａ、３０８ｂ、３０８ｄ上に導電膜３０９を形成する（図１１（Ａ）参照）。

導電膜３０９としては、例えば、スパッタリング法を用いて形成することができる。

次に、導電膜３０９を所望の領域に加工することで、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅを形成する。なお、導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅの形成は、所望の領域に第３のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図１１（Ｂ）参照）。

次に、絶縁膜３０６、多層膜３０８ａ、３０８ｂ、３０８ｄ、及び導電膜３１０ａ、３１０ｂ、３１０ｃ、３１０ｄ、３１０ｅ上を覆うように、絶縁膜３１１を形成する（図１１（Ｃ）参照）。

絶縁膜３１１としては、実施の形態１に示す酸化物絶縁膜２３及び酸化物絶縁膜２４と同様の条件を用いて積層して形成することができる。

次に、絶縁膜３１１を所望の領域に加工することで、絶縁膜３１２、及び開口部３６２を形成する。なお、絶縁膜３１１、及び開口部３６２の形成は、所望の領域に第４のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで、形成することができる（図１２（Ａ）参照）。

なお、開口部３６２は、多層膜３０８ｄの表面が露出するように形成する。開口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

こののち、第２の加熱処理を行って、絶縁膜３１１に含まれる酸素の一部を多層膜３０８ａ、３０８ｂに含まれる酸化物半導体膜に酸素を移動させ、多層膜３０８ａ、３０８ｂに含まれる酸化物半導体膜中の酸素欠損量を低減することができる。

次に、絶縁膜３１２及び多層膜３０８ｄ上に絶縁膜３１３を形成する（図１２（Ｂ）参照）。

絶縁膜３１３としては、外部からの不純物、例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料を用いることが好ましく、更には水素を含むことが好ましく、代表的には窒素を含む無機絶縁材料、例えば窒化物絶縁膜を用いることができる。絶縁膜３１３としては、例えば、ＣＶＤ法を用いて形成することができる。

絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、多層膜へ拡散するのを防ぐ材料で形成される膜であり、更には水素を含む。このため、絶縁膜３１４の水素が多層膜３０８ｄに拡散すると、該多層膜３０８ｄに含まれる酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。この結果、多層膜３０８ｄに含まれる酸化物半導体膜は、導電性が高くなり、透光性を有する導電膜３０８ｃとなる。

また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。また高温で成膜する場合は、多層膜３０８ａ、３０８ｂとして用いる酸化物半導体から酸素が脱離し、キャリア濃度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。

次に、絶縁膜３１３を所望の領域に加工することで、絶縁膜３１４、及び開口部３６４ａ、３６４ｂ、３６４ｃを形成する。なお、絶縁膜３１４、及び開口部３６４ａ、３６４ｂ、３６４ｃは、所望の領域に第５のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１２（Ｃ）参照）。

また、開口部３６４ａは、導電膜３０４ｂの表面が露出するように形成する。また、開口部３６４ｂは、導電膜３１０ｃが露出するように形成する。また、開口部３６４ｃは、導電膜３１０ｅが露出するように形成する。

なお、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６４ａ、３６４ｂ、３６４ｃの形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。

次に、開口部３６４ａ、３６４ｂ、３６４ｃを覆うように絶縁膜３１４上に導電膜３１５を形成する（図１３（Ａ）参照）。

導電膜３１５としては、例えば、スパッタリング法を用いて形成することができる。

次に、導電膜３１５を所望の領域に加工することで、透光性を有する導電膜３１６ａ、３１６ｂを形成する。なお、透光性を有する導電膜３１６ａ、３１６ｂの形成は、所望の領域に第６のパターニングによるマスクの形成を行い、該マスクに覆われていない領域をエッチングすることで形成することができる（図１３（Ｂ）参照）。

以上の工程で基板３０２上に、トランジスタを有する画素部及び駆動回路部を形成することができる。なお、本実施の形態に示す作製工程においては、第１乃至第６のパターニング、すなわち６枚のマスクでトランジスタ、及び容量素子を同時に形成することができる。

なお、本実施の形態では、絶縁膜３１４に含まれる水素を多層膜３０８ｄに拡散させて、多層膜３０８ｄに含まれる酸化物半導体膜の導電性を高めたが、多層膜３０８ａ、３０８ｂをマスクで覆い、多層膜３０８ｄに不純物、代表的には、水素、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等を添加して、多層膜３０８ｄに含まれる酸化物半導体膜の導電性を高めてもよい。多層膜３０８ｄに水素、ホウ素、リン、スズ、アンチモン、希ガス元素等を添加する方法としては、イオンドーピング法、イオン注入法等がある。一方、多層膜３０８ｄにアルカリ金属、アルカリ土類金属等を添加する方法としては、該不純物を含む溶液を多層膜３０８ｄに曝す方法がある。

次に、基板３０２に対向して設けられる基板３４２上に形成される構造について、以下説明を行う。

まず、基板３４２を準備する。基板３４２としては、基板３０２に示す材料を援用することができる。次に、基板３４２上に遮光膜３４４、有色膜３４６を形成する（図１４（Ａ）参照）。

遮光膜３４４及び有色膜３４６は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ所望の位置に形成する。

次に、遮光膜３４４、及び有色膜３４６上に絶縁膜３４８を形成する（図１４（Ｂ）参照）。

絶縁膜３４８としては、例えばアクリル樹脂、エポキシ樹脂、ポリイミド等の有機絶縁膜を用いることができる。絶縁膜３４８を形成することによって、例えば、有色膜３４６中に含まれる不純物等を液晶層３２０側に拡散することを抑制することができる。ただし、絶縁膜３４８は、必ずしも設ける必要はなく、絶縁膜３４８を形成しない構造としてもよい。

次に、絶縁膜３４８上に導電膜３５０を形成する（図１４（Ｃ）参照）。導電膜３５０としては、導電膜３１５に示す材料を援用することができる。

以上の工程で基板３４２上に形成される構造を形成することができる。

次に、基板３０２と基板３４２上、より詳しくは基板３０２上に形成された絶縁膜３１４、透光性を有する導電膜３１６ａ、３１６ｂと、基板３４２上に形成された導電膜３５０上に、それぞれ配向膜３１８と配向膜３５２を形成する。配向膜３１８、配向膜３５２は、ラビング法、光配向法等を用いて形成することができる。その後、基板３０２と、基板３４２との間に液晶層３２０を形成する。液晶層３２０の形成方法としては、ディスペンサ法（滴下法）や、基板３０２と基板３４２とを貼り合わせてから毛細管現象を用いて液晶を注入する注入法を用いることができる。

以上の工程で、図９に示す表示装置を作製することができる。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

（実施の形態６）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、多層膜２０及び多層膜３４に適用可能な一態様について説明する。なお、ここでは、多層膜に含まれる酸化物半導体膜を一例に用いて説明するが、酸化物膜も同様の構造とすることができる。

酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳで構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体について説明する。

＜単結晶酸化物半導体＞
単結晶酸化物半導体は、例えば、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）ため、キャリア密度を低くすることができる。従って、単結晶酸化物半導体をチャネル領域に用いたトランジスタは、ノーマリーオンの電気特性になることが少ない場合がある。また、単結晶酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。従って、単結晶酸化物半導体をチャネル領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。

＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、結晶部を確認することができる場合がある。ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ＴＥＭによる観察像で、一辺１００ｎｍの立方体内に収まる大きさであることが多い。また、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、結晶部と結晶部との境界を明確に確認できない場合がある。そのため、ＣＡＡＣ−ＯＳは、ＴＥＭによる観察像で、粒界（グレインバウンダリーともいう。）を明確に確認できない場合がある。ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、不純物が偏析することが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、欠陥準位密度が高くなることが少ない。また、ＣＡＡＣ−ＯＳは、例えば、明確な粒界を有さないため、電子移動度の低下が小さい。

ＣＡＡＣ−ＯＳは、例えば、複数の結晶部を有し、当該複数の結晶部においてｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っている場合がある。また、ＣＡＡＣ−ＯＳは、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピークが現れる場合がある。また、ＣＡＡＣ−ＯＳは、例えば、電子線回折パターンで、スポット（輝点）が観測される場合がある。なお、特に、ビーム径が１０ｎｍφ以下、または５ｎｍφ以下の電子線を用いて得られる電子線回折パターンを、極微電子線回折パターンと呼ぶ。また、ＣＡＡＣ−ＯＳは、例えば、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが揃っていない場合がある。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／及びｂ軸はマクロに揃っていない場合がある。

図１５は、ＣＡＡＣ−ＯＳを有する試料の極微電子線回折パターンの一例である。ここでは、試料を、ＣＡＡＣ−ＯＳの被形成面に垂直な方向に切断し、厚さが４０ｎｍ程度となるように薄片化する。また、ここでは、ビーム径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図１５より、ＣＡＡＣ−ＯＳの極微電子線回折パターンは、スポットが観測されることがわかる。

ＣＡＡＣ−ＯＳに含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳは、例えば、不純物濃度を低減することで形成することができる場合がある。ここで、不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの元素は、酸化物半導体を構成する金属元素よりも酸素との結合力が強い。従って、当該元素が酸化物半導体から酸素を奪う場合、酸化物半導体の原子配列を乱し、結晶性を低下させることがある。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、酸化物半導体の結晶性を低下させることがある。従って、ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。また、酸化物半導体に含まれる不純物は、キャリア発生源となる場合がある。

なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳに不純物が混入することにより、当該不純物混入領域において結晶部の結晶性が低下することがある。

また、ＣＡＡＣ−ＯＳは、例えば、欠陥準位密度を低減することで形成することができる。酸化物半導体において、例えば、酸素欠損があると欠陥準位密度が増加する。酸素欠損は、トラップ準位となることや、水素を捕獲することによってキャリア発生源となることがある。ＣＡＡＣ−ＯＳを形成するためには、例えば、酸化物半導体に酸素欠損を生じさせないことが重要となる。従って、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。または、ＣＡＡＣ−ＯＳは、酸素欠損量の少ない酸化物半導体である。

ＣＡＡＣ−ＯＳにおいて、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で導出される吸収係数は、１×１０^−３／ｃｍ未満、好ましくは１×１０^−４／ｃｍ未満、さらに好ましくは５×１０^−５／ｃｍ未満となる。吸収係数は、酸素欠損及び不純物の混入に由来する局在準位に応じたエネルギー（波長により換算）と正の相関があるため、ＣＡＡＣ−ＯＳにおける欠陥準位が極めて少ない。

なお、ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を除くことにより、欠陥準位よる吸収係数を以下の式から算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギーという。

ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、α_ｕは、アーバックテールによる吸収係数を表す。

また、高純度真性または実質的に高純度真性であるＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

＜ＣＡＡＣ−ＯＳの作製方法＞
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。

第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。なお、本明細書においては、成膜温度を１００℃以上４００℃以下とすることが好ましい。

第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。なお、本明細書においては、加熱温度を２００℃以上４００℃以下とすることが好ましい。

第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。なお、本明細書においては、加熱温度を２００℃以上４００℃以下とすることが好ましい。

ここで、第１の方法を用いて、ＣＡＡＣ−ＯＳを形成する方法について説明する。

＜ターゲット、及びターゲットの作製方法＞
また、ＣＡＡＣ−ＯＳは、例えば多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま被形成面に到達することで、ＣＡＡＣ−ＯＳを成膜することができる。

また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の被形成面の加熱温度（例えば基板加熱温度）を高めることで、被形成面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被形成面の温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の被形成面の温度を高めることで、平板状のスパッタリング粒子が被形成面に到達した場合、当該被形成面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被形成面に付着する。なお、酸化物の種類によっても異なるが、スパッタリング粒子は、ａ−ｂ面と平行な面の直径（円相当径）が１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下程度となる。なお、平板状のスパッタリング粒子は、六角形の面がａ−ｂ面と平行な面である六角柱状であってもよい。その場合、六角形の面と垂直な方向がｃ軸方向である。

なお、スパッタリング用ターゲットを酸素の陽イオンを用いてスパッタリングすることで、成膜時のプラズマダメージを軽減することができる。したがって、イオンがスパッタリング用ターゲットの表面に衝突した際に、スパッタリング用ターゲットの結晶性が低下すること、または非晶質化することを抑制できる。

また、スパッタリング用ターゲットを酸素またはアルゴンの陽イオンを用いてスパッタリングすることで、平板状のスパッタリング粒子が六角柱状の場合、六角形状の面における角部に正の電荷を帯電させることができる。六角形状の面の角部に正の電荷を有することで、一つのスパッタリング粒子において正の電荷同士が反発し合い、平板状の形状を維持することができる。

平板状のスパッタリング粒子の面における角部が、正の電荷を有するためには、直流（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流（ＡＣ）電源を用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましいと考えられる。

ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。平板状のスパッタリング粒子が、正に帯電している場合、互いに反発し合うことにより、平板状の形状を維持することができる。ただし、ＡＣ電源を用いた場合、瞬間的に電界がかからない時間が生じるため、平板状のスパッタリング粒子に帯電していた電荷が消失して、スパッタリング粒子の構造が崩れてしまうことがある。したがって、ＡＣ電源を用いるよりも、ＤＣ電源を用いる方が好ましいことがわかる。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末、及びＺｎＯ_Ｚ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ酸化物ターゲットとする。なお、当該加圧処理は、冷却（または放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末及びＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、３：１：２、１：３：２、１：６：４、または１：９：６である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、結晶の配向の揃った酸化物半導体膜を成膜することができる。

＜多結晶酸化物半導体＞
酸化物半導体は、例えば多結晶を有してもよい。なお、多結晶を有する酸化物半導体を、多結晶酸化物半導体と呼ぶ。多結晶酸化物半導体は複数の結晶粒を含む。

多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶粒を確認することができる場合がある。多結晶酸化物半導体に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、結晶粒と結晶粒との境界を確認できる場合がある。また、多結晶酸化物半導体は、例えば、ＴＥＭによる観察像で、粒界を確認できる場合がある。

多結晶酸化物半導体は、例えば、複数の結晶粒を有し、当該複数の結晶粒において方位が異なっている場合がある。また、多結晶酸化物半導体は、例えば、ＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による分析を行うと、配向を示す２θが３１°近傍のピーク、または複数種の配向を示すピークが現れる場合がある。また、多結晶酸化物半導体は、例えば、電子線回折パターンで、スポットが観測される場合がある。

多結晶酸化物半導体は、例えば、高い結晶性を有するため、高い電子移動度を有する場合がある。従って、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の粒界は欠陥準位となる。多結晶酸化物半導体は、粒界がキャリア発生源、トラップ準位となる場合があるため、多結晶酸化物半導体をチャネル領域に用いたトランジスタは、ＣＡＡＣ−ＯＳをチャネル領域に用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。

多結晶酸化物半導体は、高温での加熱処理、またはレーザ光処理によって形成することができる。

＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、例えば、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。

ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば、５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

図１６は、ｎｃ−ＯＳ膜を有する試料に対し、測定箇所を変えてナノビーム電子線回折を行った例である。ここでは、試料を、ｎｃ−ＯＳ膜の被形成面に垂直な方向に切断し、厚さが１０ｎｍ以下となるように薄片化する。また、ここでは、プローブ径が１ｎｍφの電子線を、試料の切断面に垂直な方向から入射させる。図１６より、ｎｃ−ＯＳ膜を有する試料に対しナノビーム電子線回折を行うと、結晶面を示す回折パターンが得られるが、特定方向の結晶面への配向性は見られないことがわかった。

ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。

従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。ただし、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いることができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装置は生産性高く作製することができる場合がある。

＜酸化物半導体及び酸化物導電体の抵抗率の温度依存性＞
ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性について、図２３を用いて説明する。図２３において、横軸に測定温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ）の測定結果を四角印で示す。

なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜を形成して、作製された。

また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリコン膜を形成して、作製された。

図２３からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物半導体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜を、抵抗素子、配線、電極、画素電極、コモン電極等に用いることが可能である。

なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。

本実施例は、酸化物半導体膜の不純物分析及びＸＲＤ分析について、図１７及び図１８を用いて説明する。

本実施例においては、不純物分析用のサンプルとして、５種類のサンプル（以下、試料Ａ１乃至試料Ａ５）を作製した。なお、試料Ａ５は、試料Ａ１の比較例であり、試料Ａ１と結晶構造が異なる。

まず、はじめに試料Ａ１の作製方法を以下に示す。

試料Ａ１は、ガラス基板上に厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、ＩＧＺＯ膜という。）を成膜し、ＩＧＺＯ膜上に厚さ６０ｎｍの銅膜を成膜し、銅膜上に厚さ５０ｎｍの窒化シリコン膜を成膜した。その後、窒素雰囲気下で３５０℃、１時間の加熱処理を行った。

なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２）を用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝１／１、圧力が０．６Ｐａ、交流電力が２５００Ｗ、基板温度が１７０℃の条件を用いた。

次に、試料Ａ２の作製方法を以下に示す。

試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：４）を用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝２／１、圧力が０．４Ｐａ、直流電力が２００Ｗ、基板温度が２００℃の条件を用いて、厚さ１００ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ２とする。

次に、試料Ａ３の作製方法を以下に示す。

試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６）を用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝２／１、圧力が０．４Ｐａ、直流電力が２００Ｗ、基板温度が２００℃の条件を用いて、厚さ１００ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ３とする。

次に、試料Ａ４の作製方法を以下に示す。

試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：６：８）を用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝２／１、圧力が０．４Ｐａ、直流電力が２００Ｗ、基板温度が２００℃の条件を用いて、厚さ１００ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ４とする。

次に、試料Ａ５の作製方法を以下に示す。

試料Ａ１において、ＩＧＺＯ膜の成膜条件の代わりに、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２）を用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝９／１、圧力が０．６Ｐａ、直流電力が２５００Ｗ、基板温度が室温の条件を用いて、厚さ１００ｎｍのＩＧＺＯ膜を成膜した。当該試料を試料Ａ５とする。

試料Ａ１及び試料Ａ５乃至試料Ａ５の不純物分析結果及びＸＲＤ分析結果を図１７に示し、試料Ａ２の不純物分析結果及びＸＲＤ分析結果を図１８に示し、試料Ａ３の不純物分析結果及びＸＲＤ分析結果を図１９に示し、試料Ａ４の不純物分析結果及びＸＲＤ分析結果を図２０に示す。なお、図１７（Ａ）において、実線は試料Ａ１の不純物分析結果であり、破線は試料Ａ５の不純物分析結果である。

なお、各図において（Ａ）は不純部分析結果であり、（Ｂ）はＸＲＤ分析結果である。不純物分析としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用い、図１７乃至図２０、図２２に示す矢印の方向から分析を行った。すなわち、ガラス基板側からの測定である。

また、図１７（Ａ）において、ＩＧＺＯ（１：１：１）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１：１：１のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。図１８（Ａ）のにおいて、ＩＧＺＯ（１：３：４）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１：３：４のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。図１９（Ａ）のにおいて、ＩＧＺＯ（１：３：６）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１：３：６のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。図２０（Ａ）のにおいて、ＩＧＺＯ（１：６：８）は、Ｉｎと、Ｇａと、Ｚｎの原子数比が１：６：８のスパッタリングターゲットを用いて成膜したＩＧＺＯ膜を表す。また、図１８乃至図２０において、破線は銅膜とＩＧＺＯ膜の界面を示す。

トランジスタのチャネル領域において、電気特性に悪影響を与える銅（Ｃｕ）の濃度は１×１０^１８ａｔｏｍｉｃ／ｃｍ^３以上である。

図１７（Ａ）に示すように、試料Ａ１において、銅（Ｃｕ）の濃度が１×１０^１８ａｔｏｍｉｃ／ｃｍ^３の領域は、銅膜及びＩＧＺＯ膜の界面から約２０ｎｍ基板側の領域である。また、試料Ａ５において、銅（Ｃｕ）の濃度が１×１０^１８ａｔｏｍｉｃ／ｃｍ^３の領域は、銅膜及びＩＧＺＯ膜の界面から約２５ｎｍ基板側の領域である。

一方、図１８（Ａ）に示すように、試料Ａ２において、銅（Ｃｕ）の濃度が１×１０^１８ａｔｏｍｉｃ／ｃｍ^３の領域は、銅膜及びＩＧＺＯ膜の界面から約１０ｎｍ基板側の領域である。

また、図１９（Ａ）に示すように、試料Ａ３において、銅（Ｃｕ）の濃度が１×１０^１８ａｔｏｍｉｃ／ｃｍ^３の領域は、銅膜及びＩＧＺＯ膜の界面から約１０ｎｍ基板側の領域である。

また、図２０（Ａ）に示すように、試料Ａ４において、銅（Ｃｕ）の濃度が１×１０^１８ａｔｏｍｉｃ／ｃｍ^３の領域は、銅膜及びＩＧＺＯ膜の界面から約１０ｎｍ基板側の領域である。

以上のことから、ＩＧＺＯ膜（１：１：１）上に、ＩＧＺＯ膜（１：３：４）、ＩＧＺＯ膜（１：３：６）、またはＩＧＺＯ膜（１：６：８）を成膜し、その上に銅膜を成膜することで、銅膜から銅元素（Ｃｕ）がＩＧＺＯ膜（１：１：１）に拡散するのを防ぐことができる。

また、図１７（Ｂ）乃至図２０（Ｂ）に示すように、試料Ａ１乃至試料Ａ４に含まれるＩＧＺＯ膜において、２θが３１°近傍にピークが観察される。このピークは（００９）面を示すピークである。このことから、各試料に含まれるＩＧＺＯ膜は、ｃ軸配向した膜であることが分かる。即ち、試料Ａ１乃至試料Ａ４に含まれるＩＧＺＯ膜は、ＣＡＡＣ−ＯＳであることが分かる。一方、図１７（Ｂ）に示すように、試料Ａ５に含まれるＩＧＺＯ膜において、２θが３１°近傍にピークが観察されない。このことから、試料Ａ５に含まれるＩＧＺＯ膜は、ＣＡＡＣ−ＯＳでなく、ｎｃ−ＯＳであることがわかる。

図１７に示す試料Ａ１及び試料Ａ５の比較より、ｎｃ−ＯＳと比較して、ＣＡＡＣ−ＯＳの方が、銅（Ｃｕ）の拡散の抑制に有効であることが分かった。

また、次に、試料Ａ１及び試料Ａ５に含まれるＩＧＺＯ膜の膜密度を図２１に示す。試料Ａ１に含まれるＩＧＺＯ膜の密度は６．２９ｇ／ｃｍ^３であり、試料Ａ５に含まれるＩＧＺＯ膜の密度は６．１９ｇ／ｃｍ^３であった。ｎｃ−ＯＳと比較して、ＣＡＡＣ−ＯＳの方が、充填率が高く、層状構造であり、結晶粒界が存在しないため、ＣＡＡＣ−ＯＳにおいて、銅（Ｃｕ）の移動が抑制されていると考えられる。また、ｎｃ−ＯＳは充填率が低いため、銅（Ｃｕ）の拡散が生じやすいと考えられる。

本実施例では、トランジスタのＶｇ−Ｉｄ特性の測定結果について説明する。

はじめに、試料Ａ６に含まれるトランジスタの作製工程について説明する。本実施例では図２を参照して説明する。

まず、図２（Ａ）に示すように、基板１１としてガラス基板を用い、基板１１上にゲート電極１５を形成した。

スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングし、ゲート電極１５を形成した。

次に、ゲート電極１５上にゲート絶縁膜１７を形成した。

ゲート絶縁膜１７として、厚さ５０ｎｍの第１の窒化シリコン膜、厚さ３００ｎｍの第２の窒化シリコン膜、厚さ５０ｎｍの第３の窒化シリコン膜、及び厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。

第１の窒化シリコン膜は、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して形成した。

次に、第１の窒化シリコン膜の原料ガスの条件において、アンモニアの流量を２０００ｓｃｃｍに変更して、第２の窒化シリコン膜を形成した。

次に、流量２００ｓｃｃｍのシラン及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、第３の窒化シリコン膜を形成した。

次に、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。

なお、第１の窒化シリコン膜乃至第３の窒化シリコン膜及び酸化窒化シリコン膜の成膜工程において、基板温度を３５０℃とした。

次に、ゲート絶縁膜１７を介してゲート電極１５に重なる多層膜を形成した。

ここでは、ゲート絶縁膜１７上に厚さ３ｎｍの第１のＩＧＺＯ膜を形成し、第１のＩＧＺＯ膜上に厚さ３５ｎｍの第２のＩＧＺＯ膜をスパッタリング法で形成し、第２のＩＧＺＯ膜上に厚さ５０ｎｍの第３のＩＧＺＯ膜を形成した。次に、フォトリソグラフィ工程により第３のＩＧＺＯ膜上にマスクを形成し、該マスクを用いて第１のＩＧＺＯ膜乃至第３のＩＧＺＯ膜のそれぞれ一部をエッチングし、多層膜を形成した。こののち、第１の加熱処理を行った。

第１のＩＧＺＯ膜及び第３のＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のスパッタリングターゲットを用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝９／１、圧力が０．６Ｐａ、直流電力が１５００Ｗ、基板温度が２００℃の条件を用いた。

第２のＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用い、スパッタリングガスの流量比がＡｒ／Ｏ_２＝１／１、圧力が０．６Ｐａ、直流電力が３０００Ｗ、基板温度が２００℃の条件を用いた。

第１の加熱処理は、窒素雰囲気で、３５０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。

ここまでの工程で得られた構成は図２（Ｂ）を参照できる。なお、図２（Ｂ）においては、多層膜２０は２層であるが、本実施例では多層膜は３層である。

次に、ゲート絶縁膜１７の一部をエッチングしてゲート電極を露出した後（図示しない。）、図２（Ｃ）に示すように、多層膜に接する一対の電極２１、２２を形成した。

ここでは、ゲート絶縁膜１７及び多層膜上に導電膜を形成した。該導電膜として、厚さ３５ｎｍのチタン膜上に厚さ２００ｎｍの銅膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をウエットエッチングし、一対の電極２１、２２を形成した。

次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、処理室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一酸化二窒素雰囲気で発生させた酸素プラズマに多層膜２０を曝した。

次に、多層膜２０及び一対の電極２１，２２上に保護膜２６を形成した（図２（Ｄ）参照）。ここでは、保護膜２６として、酸化物絶縁膜２３、酸化物絶縁膜２４及び窒化物絶縁膜２５を形成した。

まず、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物絶縁膜２３及び酸化物絶縁膜２４を形成した。酸化物絶縁膜２３として厚さ５０ｎｍの酸化窒化シリコン膜を形成し、酸化物絶縁膜２４として厚さ４００ｎｍの酸化窒化シリコン膜を形成した。

酸化物絶縁膜２３は、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５０Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。

酸化物絶縁膜２４は、流量２００ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。

次に、第２の加熱処理を行い、酸化物絶縁膜２３及び酸化物絶縁膜２４から水、窒素、水素等を脱離させると共に、酸化物絶縁膜２４に含まれる酸素の一部を多層膜２０へ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。

次に、酸化物絶縁膜２４上に窒化物絶縁膜２５を形成した。ここでは、窒化物絶縁膜２５として、厚さ１００ｎｍの窒化シリコン膜を形成した。

窒化物絶縁膜２５は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。

次に、図示しないが、保護膜２６の一部をエッチングして、一対の電極２１、２２の一部を露出する開口部を形成した。

次に、窒化物絶縁膜２５上に平坦化膜を形成した（図示しない）。ここでは、組成物を窒化物絶縁膜２５上に塗布した後、露光及び現像を行って、一対の電極の一部を露光する開口部を有する平坦化膜を形成した。なお、平坦化膜として厚さ１．５μｍのアクリル樹脂を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を２５０℃とし、窒素を含む雰囲気で１時間行った。

次に、一対の電極の一部に接続する導電膜を形成した（図示しない）。ここでは、スパッタリング法により厚さ１００ｎｍの酸化シリコンを含むＩＴＯを形成した。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。

以上の工程により、トランジスタを有する試料Ａ６を作製した。

また、試料Ａ６のトランジスタにおいて、多層膜の代わりに、第２のＩＧＺＯ膜のみを設けたトランジスタを有する試料を試料Ａ７とする。

なお、各試料に含まれるトランジスタは、チャネル長（Ｌ）が２μｍ、チャネル幅（Ｗ）が５０μｍである。

次に、試料Ａ７及び試料Ａ６に含まれるトランジスタの初期特性としてＶｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧という。）を１Ｖ、１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧という。）を−１５Ｖ以上＋２０Ｖ以下まで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流という。）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。

図２２に、それぞれの試料に含まれるトランジスタのＶｇ−Ｉｄ特性を示す。図２２に示す各グラフにおいて、横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄを表す。また、実線はそれぞれ、ドレイン電圧Ｖｄが１Ｖ、１０ＶのときのＶｇ−Ｉｄ特性であり、破線はドレイン電圧Ｖｄを１０Ｖとしたときのゲート電圧に対する電界効果移動度を表す。なお、当該電界効果移動度は各試料の飽和領域での結果である。

また、各試料において、基板内に同じ構造のトランジスタを２０個作製した。

図２２（Ｂ）に示す試料Ａ７と比較して、図２２（Ａ）に示す試料Ａ６において、良好なスイッチング特性が得られていることが分かる。

試料Ａ７に含まれるトランジスタは、第２のＩＧＺＯ膜のみがゲート絶縁膜１７と酸化物絶縁膜２３との間に設けられている。このため、チャネル領域は第２のＩＧＺＯ膜に形成される。第２のＩＧＺＯ膜及び酸化物絶縁膜２３の界面において一対の電極に含まれる金属元素、ここでは銅が付着すると、該領域において電子トラップ準位が形成される。即ち、チャネル領域近傍に電子トラップ準位が形成される。このため、チャネル領域を流れるキャリア、例えば電子が、電子トラップ準位に捕獲されてしまい、図２２（Ｂ）に示すように、トランジスタのオン電流が低下してしまう。また、ゲート絶縁膜１７及び第２のＩＧＺＯ膜の界面に銅が移動することにより、ゲート絶縁膜１７及び第２のＩＧＺＯ膜の界面に電子とラップ準位が形成される。この結果、トランジスタのＳ値が悪化している。

一方、試料Ａ６に含まれるトランジスタは、チャネル領域となる第２のＩＧＺＯ膜上に第３のＩＧＺＯ膜が設けられているため、さらには第２のＩＧＺＯ膜が第１のＩＧＺＯ膜及び第３のＩＧＺＯ膜で挟持されている。また、第３のＩＧＺＯ膜及び酸化物絶縁膜２３の界面において、電子トラップ準位が形成される。このため、チャネル領域と電子トラップ準位が形成される領域との間が広がり、チャネル領域を流れるキャリア、例えば電子が電子トラップ準位に捕獲されにくくなる。この結果、試料Ａ６で作製されたトランジスタは、図２２（Ａ）に示すように、優れた電気特性を有する。

以上のことから、低抵抗材料を用いて電極等を形成する場合、チャネル領域となる酸化物半導体膜と、該酸化物半導体膜と同じ構成元素で形成され且つ金属元素の原子数比が異なる酸化物膜との積層構造とし、且つ該酸化物膜を、酸化物半導体膜と、電極との間に設けることで、酸化物半導体膜における電子トラップ準位の形成を防ぐことが可能となる。この結果、優れた電気特性を有するトランジスタを作製することができる。

Claims (12)

1. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の、ＩｎとＧａとＺｎとを有する第１の酸化物膜と、
   前記第１の酸化物膜上の、ＩｎとＧａとＺｎとを有する第２の酸化物膜と、
   前記第２の酸化物膜上の、ソース電極及びドレイン電極と、
   前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
   前記絶縁膜は、前記ソース電極と前記ドレイン電極との間で、前記第２の酸化物膜と接する領域を有し、
   前記ソース電極及び前記ドレイン電極の各々は、Ｃｕを有し、
   前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
   前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向した結晶部を有することを特徴とする半導体装置。
2. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の、ＩｎとＧａとＺｎとを有する第１の酸化物膜と、
   前記第１の酸化物膜上の、ＩｎとＧａとＺｎとを有する第２の酸化物膜と、
   前記第２の酸化物膜上の、ソース電極及びドレイン電極と、
   前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
   前記絶縁膜は、前記ソース電極と前記ドレイン電極との間で、前記第２の酸化物膜と接する領域を有し、
   前記ソース電極及び前記ドレイン電極の各々は、第１の膜と、前記第１の膜上の第２の膜とを有し、
   前記第２の膜は、Ｃｕを有し、
   前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
   前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向した結晶部を有することを特徴とする半導体装置。
3. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の、ＩｎとＧａとＺｎとを有する第１の酸化物膜と、
   前記第１の酸化物膜上の、ＩｎとＧａとＺｎとを有する第２の酸化物膜と、
   前記第２の酸化物膜上の、ソース電極及びドレイン電極と、
   前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
   前記絶縁膜は、前記ソース電極と前記ドレイン電極との間で、前記第２の酸化物膜と接する領域を有し、
   前記ソース電極及び前記ドレイン電極の各々は、第１の膜と、前記第１の膜上の第２の膜とを有し、
   前記第１の膜は、Ｔｉを有し、
   前記第２の膜は、Ｃｕを有し、
   前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
   前記第２の酸化物膜のＩｎとＧａとＺｎの原子数比は、ＩｎよりもＧａが大きく、且つ、ＧａよりもＺｎが大きく、
   前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向した結晶部を有することを特徴とする半導体装置。
4. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の、ＩｎとＧａとＺｎとを有する第１の酸化物膜と、
   前記第１の酸化物膜上の、ＩｎとＧａとＺｎとを有する第２の酸化物膜と、
   前記第２の酸化物膜上の、ソース電極及びドレイン電極と、
   前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
   前記絶縁膜は、前記ソース電極と前記ドレイン電極との間で、前記第２の酸化物膜と接する領域を有し、
   前記ソース電極及び前記ドレイン電極の各々は、第１の膜と、前記第１の膜上の第２の膜とを有し、
   前記第１の膜は、Ｔｉを有し、
   前記第２の膜は、Ｃｕを有し、
   前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
   前記第２の酸化物膜のＩｎとＧａとＺｎの原子数比は、ＩｎよりもＧａが大きく、且つ、ＧａよりもＺｎが大きく、
   前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向した結晶部を有し、
   前記第１の酸化物膜は、前記第２の酸化物膜よりもＣｕの濃度が低い第１の領域を有し、
   前記第１の領域のＣｕの濃度は、１×１０ ^１８ ａｔｏｍｉｃ／ｃｍ ^３ 未満であることを特徴とする半導体装置。
5. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の、ＩｎとＧａとＺｎとを有する第１の酸化物膜と、
   前記第１の酸化物膜上の、ＩｎとＧａとＺｎとを有する第２の酸化物膜と、
   前記第２の酸化物膜上の、ソース電極及びドレイン電極と、
   前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
   前記絶縁膜は、前記ソース電極と前記ドレイン電極との間で、前記第２の酸化物膜と接する領域を有し、
   前記ソース電極及び前記ドレイン電極の各々は、第１の膜と、前記第１の膜上の第２の膜とを有し、
   前記第１の膜は、Ｔｉを有し、
   前記第２の膜は、Ｃｕを有し、
   前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
   前記第２の酸化物膜のＩｎとＧａとＺｎの原子数比は、ＩｎよりもＧａが大きく、且つ、ＧａよりもＺｎが大きく、
   前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向していることを特徴とする半導体装置。
6. ゲート電極と、
   前記ゲート電極上のゲート絶縁膜と、
   前記ゲート絶縁膜上の、ＩｎとＧａとＺｎとを有する第１の酸化物膜と、
   前記第１の酸化物膜上の、ＩｎとＧａとＺｎとを有する第２の酸化物膜と、
   前記第２の酸化物膜上の、ソース電極及びドレイン電極と、
   前記ソース電極上及び前記ドレイン電極上の絶縁膜と、を有し、
   前記絶縁膜は、前記ソース電極と前記ドレイン電極との間で、前記第２の酸化物膜と接する領域を有し、
   前記ソース電極及び前記ドレイン電極の各々は、第１の膜と、前記第１の膜上の第２の膜とを有し、
   前記第１の膜は、Ｔｉを有し、
   前記第２の膜は、Ｃｕを有し、
   前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
   前記第２の酸化物膜のＩｎとＧａとＺｎの原子数比は、ＩｎよりもＧａが大きく、且つ、ＧａよりもＺｎが大きく、
   前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向しており、
   前記第１の酸化物膜は、前記第２の酸化物膜よりもＣｕの濃度が低い第１の領域を有し、
   前記第１の領域のＣｕの濃度は、１×１０ ^１８ ａｔｏｍｉｃ／ｃｍ ^３ 未満であることを特徴とする半導体装置。
7. 請求項３乃至請求項６のいずれか一において、
   前記第２の酸化物膜の伝導帯の下端のエネルギーは、前記第１の酸化物膜の伝導帯の下端のエネルギーよりも真空準位に近く、
   前記第２の酸化物膜の伝導帯の下端のエネルギーと、前記第１の酸化物膜の伝導帯の下端のエネルギーとの差は、０．０５ｅＶ以上２ｅＶ以下であることを特徴とする半導体装置。
8. 請求項１乃至請求項７のいずれか一において、
   前記第１の酸化物膜のＩｎとＧａとＺｎとの原子数比は、１：１：１のプラスマイナス２０％の範囲内であり、
   前記第２の酸化物膜のＩｎとＧａとＺｎとの原子数比は、１：３：６のプラスマイナス２０％の範囲内であることを特徴とする半導体装置。
9. 請求項１乃至請求項８のいずれか一において、
   前記第２の酸化物膜の膜厚は１０ｎｍ以上であることを特徴とする半導体装置。
10. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、ＩｎとＧａとＺｎとを有する第１の酸化物膜を形成し、
    前記第１の酸化物膜上に、ＩｎとＧａとＺｎとを有する第２の酸化物膜を形成し、
    前記第２の酸化物膜を形成した後、第１の加熱処理を行い、
    前記第１の加熱処理後、前記第２の酸化物膜上に、Ｃｕを有する一対の電極を形成し、
    前記一対の電極上に、酸化物絶縁膜を形成し、
    前記酸化物絶縁膜を形成後、第２の加熱処理を行い、
    前記第２の酸化物膜のＩｎに対するＧａの原子数比は、前記第１の酸化物膜のＩｎに対するＧａの原子数比よりも大きく、
    前記第２の酸化物膜は、非単結晶構造を有し、且つ、ｃ軸配向した結晶部を有することを特徴とする半導体装置の作製方法。
11. 請求項１０において、
    前記酸化物絶縁膜は、酸化シリコン膜と、前記酸化シリコン膜上の酸化窒化シリコン膜とを有することを特徴とする半導体装置の作製方法。
12. 請求項１０または請求項１１において、
    前記第２の酸化物膜の伝導帯の下端のエネルギーは、前記第１の酸化物膜の伝導帯の下端のエネルギーよりも真空準位に近く、
    前記第２の酸化物膜の伝導帯の下端のエネルギーと、前記第１の酸化物膜の伝導帯の下端のエネルギーとの差は０．０５ｅＶ以上２ｅＶ以下であることを特徴とする半導体装置の作製方法。