JP6189075B2 - 静電容量推定回路、タッチパネルシステム、及び電子機器 - Google Patents
静電容量推定回路、タッチパネルシステム、及び電子機器 Download PDFInfo
- Publication number
- JP6189075B2 JP6189075B2 JP2013086112A JP2013086112A JP6189075B2 JP 6189075 B2 JP6189075 B2 JP 6189075B2 JP 2013086112 A JP2013086112 A JP 2013086112A JP 2013086112 A JP2013086112 A JP 2013086112A JP 6189075 B2 JP6189075 B2 JP 6189075B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- signal
- drive
- inverted
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図16は、従来の静電容量検出回路91の構成を示す回路図である。静電容量検出回路91は、センスラインSLに交差するドライブラインDL1〜DL4にそれぞれ一端が接続され、他端がセンスラインSLに接続された静電容量C1〜C4の容量値を推定するためのデータを取得する。
例えば、液晶ディスプレイ上に形成されたタッチパネルの場合、液晶ディスプレイの表面上に検出対象容量が形成されるため、センスラインSLは液晶の画素を駆動する配線との間にセンスライン寄生容量Cpが形成され、液晶の画素を駆動する電圧が該寄生容量に印加されセンスアンプの出力Voutにノイズとして重畳される。
ここで、ノイズNZの時刻tにおける電圧をVn(t)と表わしている。
本発明の他の実施形態について、図1〜図11に基づいて説明すれば、以下のとおりである。
図1は、本実施形態に係る静電容量検出回路(静電容量推定回路)1の構成を示す回路図である。静電容量検出回路1は、センスラインSLに交差するドライブラインDL1〜DL4にそれぞれ一端が接続され、他端がセンスラインSLに接続された静電容量C1〜C4の容量値を推定するためのデータを取得する。
(静電容量検出回路1の駆動方法)
静電容量C1、C2、C3、及びC4のセンスラインSLと繋がらない方の端子に、ドライブラインDL1〜DL4を通して電圧Vin1、Vin2、Vin3、及びVin4を印加して、そのときのセンスアンプ2の出力電圧をAD変換器3により複数回繰り返して読み出すことで容量C1、C2、C3、及びC4の値を推定するためのデータを得る。センスラインSLの電荷をリセットするため、まずスイッチSWRを閉じて、ドライブラインDL1〜DL4への印加電圧Vin1=Vin2=Vin3=Vin4=0とする。
Vout(t)=−{Vd・C1+(Vn(t)−Vn(t0))・Cp}/Cf+Vr …式(1)、
となり、Vn(t)−Vn(t0)というノイズで決まる誤差を許容すると静電容量C1の値を推定できる。ここで、ノイズによる誤差を削減するために、駆動電圧をVin1=Vd、Vin2=Vin3=Vin4=0にして、出力が収束した後の出力電圧を時刻t11、t12、…t1nにおいてAD変換器3によりn回繰り返してサンプリングしてデジタル値に変換し、デジタル演算回路4によりそれらのデジタル値の加算平均Vout_aveを求めると、
Vout_ave=−{n・Vd・C1+(Vn(t11)+Vn(t12)+・・・+Vn(t1n)−n・Vn(t0))・Cp}/(n・Cf)+Vr、
となる。この加算平均値に含まれるノイズの項、(Vn(t11)+Vn(t12)+・・・+Vn(t1n)−n・Vn(t0))/nはサンプル間のノイズ電圧Vn(t11)、Vn(t12)、…Vn(t1n)に相関が無ければ、rms値(二乗平均平方根、Root Mean Square)は1/sqrt(n)に比例して小さくなる。ここで、sqrt(n)とは、数値nの平方根を意味し、以下おいても同様である。
静電容量検出回路1の他の駆動方法による容量値の推定方法を以下に説明する。上述した駆動方法と同様に、センスラインSLの電荷をリセットするため、まずスイッチSWRを閉じて、ドライブラインDL1〜DL4への印加電圧Vin1=Vin2=Vin3=Vin4=0とする。その後、時刻t01においてスイッチSWRを開き、さらにその後、(Vin1、Vin2、Vin3、Vin4)=(Vd、Vd、Vd、Vd)を印加した時の出力を時刻t1でサンプリングした値をVout(t1)とすると、
Vout(t1)=−Vd(C1+C2+C3+C4)/Cf−(Vn(t1)−Vn(t01))Cp/Cf+Vr …式(2)、
となる。
Vout(t2)=−Vd(C1−C2+C3−C4)/Cf−(Vn(t2)−Vn(t02))Cp/Cf+Vr …式(3)、
となる。
Vout(t3)=−Vd(C1+C2−C3−C4)/Cf−(Vn(t3)−Vn(t03))Cp/Cf+Vr …式(4)、
となる。
Vout(t4)=−Vd(C1−C2−C3+C4)/Cf−(Vn(t4)−Vn(t04))Cp/Cf+Vr …式(5)、
となる。
=−4Vd・C1/Cf−(Vn(t1)+Vn(t2)+Vn(t3)+Vn(t4))・Cp/Cf+(Vn(t01)+Vn(t02)+Vn(t03)+Vn(t04))・Cp/Cf+4Vr …式(6)、
Vout(t1)−Vout(t2)+Vout(t3)−Vout(t4)
=−4Vd・C2/Cf−(Vn(t1)−Vn(t2)+Vn(t3)−Vn(t4))・Cp/Cf+(Vn(t01)−Vn(t02)+Vn(t03)−Vn(t04))・Cp/Cf …式(7)、
Vout(t1)+Vout(t2)−Vout(t3)−Vout(t4)
=−4Vd・C3/Cf−(Vn(t1)+Vn(t2)−Vn(t3)−Vn(t4))・Cp/Cf+(Vn(t01)+Vn(t02)−Vn(t03)−Vn(t04))・Cp/Cf …式(8)、
Vout(t1)−Vout(t2)−Vout(t3)+Vout(t4)
=−4Vd・C4/Cf−(Vn(t1)−Vn(t2)−Vn(t3)+Vn(t4))・Cp/Cf+(Vn(t01)−Vn(t02)−Vn(t03)+Vn(t04))・Cp/Cf …式(9)、
これらの演算結果により、ノイズ電圧Vn(t)に依存した誤差を許容すれば、静電容量C1、C2、C3、C4を推定することが可能である。ノイズ電圧を削減するためには、出力Vout(t1)、Vout(t2)、Vout(t3)、及びVout(t4)を得るためのサンプリングをそれぞれAD変換器3により複数回繰り返し行ってデジタル値に変換し、デジタル演算回路4によりそれらのデジタル値の加算平均Vout_ave1、Vout_ave2、Vout_ave3、及びVout_ave4を求めて、式(6)、式(7)、式(8)、及び式(9)における出力Vout(t1)、Vout(t2)、Vout(t3)、Vout(t4)を置き換えることでノイズを小さくすることが可能である。この場合も、平均化により効果的にノイズ量を削減するために、擬似乱数発生回路7によりサンプリングの時刻をランダム化することが推奨される。
以下では、図1に示す静電容量検出回路1おいて、スイッチSWRを閉じて駆動回路8がドライブラインDL1〜DL4に印加する電圧を0とするリセット動作のタイミング、駆動回路8によるドライブラインDL1〜DL4への電圧の印加(ドライブ)動作のタイミング、センスアンプ2の出力電圧Voutの値を取得するデータ取得動作のタイミングを表す駆動パターンについて説明する。
図2は、図1に示す静電容量検出回路1を駆動して出力値を取得する際の基本的な駆動パターンを示すタイミングチャートである。図2に示すように、まず、Reset_int信号がオンされる。これを受けて、静電容量検出回路1では、上述のリセット動作が実施される。つまり、reset1で示すタイミング(Reset_int信号の立ち下がり)のデータをリセットデータ(基準データ)とする。
図3は、静電容量検出回路1の8重サンプリング中にリセット動作を8回行って出力値を複数回取得する際の駆動パターンを示すタイミングチャートである。図3に示すように、フェイズ「p0」が続く期間において、CDS値が8回取得されている。そして、当該取得された複数のCDS値(Data1及びreset1のCDS値、Data2及びreset2のCDS値、…、並びにData8及びreset8のCDS値)は、最終的に、図1に示すデジタル演算回路4により平均化される。そして、当該平均化により、ノイズNZに起因して静電容量検出回路1の出力Doutに混入するノイズを抑制することができる。
図4は、図1に示す静電容量検出回路1の8重サンプリング中にリセット動作を8回行って出力値を複数回取得する際の他の駆動パターンを示すタイミングチャートである。図4に示すように、駆動符号「D0b」により静電容量検出回路1を駆動する期間が存在する。
図5は、図1に示す静電容量検出回路の8重サンプリング中にリセット動作を4回行って出力値を複数回取得する際の駆動パターンを示すタイミングチャートである。図5に示すように、フェイズ「p0」が続く期間において、Reset_intは4回オンされている。そして、駆動符号「D0」が続く各期間において、CDS値の取得が2回行われている。また、駆動符号「D0b」が続く各期間において、CDS値の取得が2回行われている。
図6は、図1に示す静電容量検出回路の8重サンプリング中にリセット動作を2回行って出力値を複数回取得する際の駆動パターンを示すタイミングチャートである。図6に示すように、フェイズ「p0」が続く期間において、Reset_intは2回オンされている。そして、駆動符号「D0」が続く期間において、CDS値の取得が4回行われている。また、駆動符号「D0b」が続く期間において、CDS値の取得が4回行われている。
図7は、図1に示す静電容量検出回路1の8重サンプリング時にリセット動作を1回行って出力値を複数回取得する際の駆動パターンを示すタイミングチャートである。図7に示すように、フェイズ「p0」が続く期間において、Reset_intは1回オンされている。そして、駆動符号「D0」が続く期間において、CDS値の取得が8回行われている。つまり、図7に示す駆動パターンにおいては、反転駆動が行われない。また、換言するならば、図7に示す駆動パターンは、1度のドライブ(ドライブラインDL1〜DL4への駆動電圧の印加)中に、出力値を複数回サンプリングする構成である。
図8は、図1に示す静電容量検出回路1を図2から図7に示す駆動パターンにより駆動させた際の周波数特性を比較したグラフである。当該周波数特性は、ノイズNZをシステムの入力、静電容量検出回路1の出力Doutの信号変化量をシステムの出力としたときの、当該システムの周波数特性である。
本実施形態によれば、静電容量に充電された電荷量をセンスアンプで読み出すための処理時間の短縮と、センスアンプの出力に混入する低周波ノイズの低減とを、所望の程度で両立することができる。
本発明の他の実施形態について、図12に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図12は、本実施形態に係る静電容量検出回路(静電容量推定回路)1Bの構成を示す回路図である。図12において、静電容量検出回路1Bは、駆動回路8Bとセンスアンプ2BとAD変換器3Bとデジタル演算回路(演算回路)4Bとを備えている。
静電容量C1、C2、C3、C4のセンスラインSLと繋がらない方の端子に電圧Vin1、Vin2、Vin3、Vin4を印加して、そのときのセンスアンプ2Bの出力電圧を複数回繰り返して読み出すことで静電容量C1、C2、C3、及びC4を推定するためのデータを得る。センスラインSLの電荷をリセットするため、まずスイッチSWRを閉じて、ドライブラインDL1〜DL4への印加電圧Vin1=Vin2=Vin3=Vin4=0とする。その後、時刻t0においてスイッチSWRを開き、さらにその後、駆動電圧を第1の駆動電圧の組Vin1=Vin11、Vin2=Vin21、Vin3=Vin31、Vin4=Vin41にして、出力が収束した後の時刻t1における出力電圧値は、
Vout(t1)=−(Vin11・C1+Vin21・C2+Vin31・C3+Vin41・C4)/Cf−(Vn(t1)−Vn(t01))・Cp/Cf+Vr+Voff …式(10)、
となる。ここで、Voffはセンスアンプ2Bの入力オフセット電圧である。
Vout(t2)=−(Vin12・C1+Vin22・C2+Vin32・C3+Vin42・C4)/Cf−(Vn(t2)−Vn(t01))・Cp/Cf+Vr+Voff …式(11)、
となる。
Vout_cds=Vout(t2)−Vout(t1)
=−{(Vin12−Vin11)・C1+(Vin22−Vin21)・C2+(Vin32−Vin31)・C3+(Vin42−Vin41)・C4−(Vn(t2)−Vn(t1))・Cp/Cf、
となる。
Vout_ave1=−(Vin11・C1+Vin21・C2+Vin31・C3+Vin41・C4)/Cf−(Vn(t1)_ave−Vn(t01))・Cp/Cf+Vr+Voff …式(12)、
となる。ここでVn(t1)_aveは、第1の印加電圧を加えた状態で複数回サンプリングした時のノイズVn(t)の加算平均を表す。
Vout_ave2=−(Vin12・C1+Vin22・C2+Vin32・C3+Vin42・C4)/Cf−(Vn(t2)_ave−Vn(t01))・Cp/Cf+Vr+Voff …式(13)、
となる。ここでVn(t2)_aveは、第2の印加電圧を加えた状態で複数回サンプリングした時のノイズVn(t)の加算平均を表す。
Vout_cds_ave=Vout_ave2−Vout_ave1
=−{(Vin12−Vin11)・C1+(Vin22−Vin21)・C2+(Vin32−Vin31)・C3+(Vin42−Vin41)・C4−(Vn(t2)_ave−Vn(t1)_ave)・Cp/Cf、
となる。
本発明の他の実施形態について、図13に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図13は、本実施形態に係る静電容量検出回路(静電容量推定回路)1Dの構成を示す回路図である。図13において、静電容量検出回路1Dは、センスラインSLA・SLBに交差するドライブラインDL1〜DL4にそれぞれ一端が接続され、それぞれ他端がセンスラインSLA・SLBに接続された静電容量C1A〜C4A、C1B〜C4Bの容量値を推定するためのデータを取得する。
図13は、センスラインSLAとセンスラインSLBとに繋がった静電容量対(C1A、C1B)、(C2A、C2B)、(C3A、C3B)、(C4A、C4B)の容量差C1A−C1B、C2A−C2B、C3A−C3B、C4A−C4Bを推定する場合の回路例を示している。
Vout_d(t)=−{Vin1・(C1A−C1B)+Vin2・(C2A−C2B)+Vin3・(C3A−C3B)+Vin4・(C4A−C4B)+(Vn(t)−Vn(t0))・CpA−(Vn’(t)−Vn’(t0))・CpB}/CfA、
と表される。ただし、CfA=CfBとしている。
本発明の他の実施形態について、図14に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図14は、本実施形態に係る静電容量検出回路(静電容量推定回路)1Fの構成を示す回路図である。図14において、静電容量検出回路1Fは、AD変換器3D、デジタル演算回路4Dの代わりにAD変換器3F、デジタル演算回路(演算回路)4Fを備えている。
図14は、センスラインSLAとセンスラインSLBとに繋がった静電容量対(C1A、C1B)、(C2A、C2B)、(C3A、C3B)、(C4A、C4B)の容量差C1A−C1B、C2A−C2B、C3A−C3B、C4A−C4Bを推定する場合の回路例を示している。
Dout_1=−{Vin11(C1A−C1B)+Vin21(C2A−C2B)+Vin31(C3A−C3B)+Vin41(C4A−C4B)+(Vn(t1)_ave−Vn(t0))CpA−(Vn’(t1)_ave−Vn’(t0))CpB}/Cf+Voff、
を得る。
Dout_2=−{Vin12(C1A−C1B)+Vin22(C2A−C2B)+Vin32(C3A−C3B)+Vin42(C4A−C4B)+(Vn(t2)_ave−Vn(t0))CpA−(Vn’(t2)_ave−Vn’(t0))・CpB}/CfA+Voff
を得る。
Dout_2−Dout_1=−{(Vin12−Vin11)(C1A−C1B)+(Vin22−Vin21)(C2A−C2B)+(Vin32−Vin31)(C3A−C3B)+(Vin42−Vin41)(C4A−C4B)}+(Vn(t2)_ave−Vn(t1)_ave)CpA−(Vn’(t2)_ave−Vn’(t1)_ave)CpB}/CfA、
となる。したがって、相関2重サンプリングと加算平均によりノイズが有効に減少することが期待できる。
本発明の他の実施形態について、図15に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
図15は、本実施形態に係る携帯電話機(電子機器)60の構成を示すブロック図である。携帯電話機60は、CPU65と、RAM73と、ROM72と、カメラ66と、マイクロフォン67と、スピーカ68と、操作キー69と、表示パネル70と、表示制御回路71と、タッチパネルシステム61とを備えている。各構成要素は、相互にデータバスによって接続されている。
本発明の態様1に係る静電容量値推定回路(静電容量検出回路1)は、センスラインSLに交差する1本以上のドライブラインDL1〜DL4に一端が接続され、他端が前記センスラインに接続された1個以上の静電容量(静電容量C1〜C4)の容量値を推定するための容量値推定データを取得する静電容量値推定回路であって、前記ドライブラインに駆動電圧を印加する駆動回路8と、前記駆動電圧により前記静電容量に蓄積された電荷に基づく第1容量信号及び第2容量信号を順番に読み出すセンスアンプ2とを備え、前記駆動回路は、前記駆動電圧の極性を反転させた反転駆動電圧を前記ドライブラインに印加し、前記センスアンプは、前記反転駆動電圧により前記静電容量に蓄積された電荷に基づく第1反転容量信号及び第2反転容量信号を順番に読み出し、前記第1容量信号、前記第2容量信号、前記第1反転容量信号、及び前記第2反転容量信号に基づいて、前記容量値推定データを演算する演算回路(デジタル演算回路4)をさらに備える。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
1B 静電容量検出回路(静電容量推定回路)
1D 静電容量検出回路(静電容量推定回路)
1F 静電容量検出回路(静電容量推定回路)
2 センスアンプ
2B センスアンプ
2D センスアンプ
2F センスアンプ
3 AD変換器
3B AD変換器
3D AD変換器
3F AD変換器
4 デジタル演算回路(演算回路)
4B デジタル演算回路(演算回路)
4D デジタル演算回路(演算回路)
4F デジタル演算回路(演算回路)
7 擬似乱数発生回路
8 駆動回路
8B 駆動回路
8D 駆動回路
8F 駆動回路
9 入力端子
60 携帯電話機(電子機器)
61 タッチパネルシステム
62 タッチパネル
64 タッチ位置検出回路
70 表示パネル
C1〜C4 静電容量
C1A〜C4A 静電容量(第1静電容量)
C1B〜C4B 静電容量(第2静電容量)
DL1〜DL4 ドライブライン
SL センスライン
SLA センスライン(第1センスライン)
SLB センスライン(第2センスライン)
Claims (10)
- センスラインに交差する1本以上のドライブラインに一端が接続され、他端が前記センスラインに接続された1個以上の静電容量の容量値を推定するための容量値推定データを取得する静電容量値推定回路であって、
第1駆動電圧と、前記第1駆動電圧の極性を反転させた第1反転駆動電圧と、第2駆動電圧と、前記第2駆動電圧の極性を反転させた第2反転駆動電圧とを、この順番に前記ドライブラインに印加する駆動回路と、
前記第1駆動電圧により前記静電容量に蓄積された電荷に基づく第1容量信号及び第2容量信号と、前記第1反転駆動電圧により前記静電容量に蓄積された電荷に基づく第1反転容量信号及び第2反転容量信号と、前記第2駆動電圧により前記静電容量に蓄積された電荷に基づく第3容量信号及び第4容量信号と、前記第2反転駆動電圧により前記静電容量に蓄積された電荷に基づく第3反転容量信号及び第4反転容量信号とを順番に読み出すセンスアンプと、
前記第1容量信号及び前記第2容量信号を平均化した信号と、前記第1反転容量信号及び前記第2反転容量信号を平均化した信号との差成分である第1検出信号と、前記第3容量信号及び前記第4容量信号を平均化した信号と、前記第3反転容量信号及び前記第4反転容量信号を平均化した信号との差成分である第2検出信号とを演算し、前記第1検出信号と前記第2検出信号とに基づいて前記容量値推定データを演算する演算回路とを備える、ことを特徴とする静電容量値推定回路。 - 前記センスアンプにより読み出された前記第1容量信号、前記第2容量信号、前記第1反転容量信号、前記第2反転容量信号、前記第3容量信号、前記第4容量信号、前記第3反転容量信号、及び前記第4反転容量信号をAD変換して前記演算回路に供給するAD変換器をさらに備える、請求項1に記載の静電容量値推定回路。
- 第1センスラインに交差する1本以上のドライブラインに一端が接続され、他端が前記第1センスラインに接続された1個以上の第1静電容量、第2センスラインに交差する前記ドライブラインに一端が接続され、他端が前記第2センスラインに接続された1個以上の第2静電容量との容量差を推定するための容量差推定データを取得する静電容量値推定回路であって、
前記ドライブラインに駆動電圧を印加する駆動回路と、
前記駆動電圧により前記第1静電容量に蓄積された電荷に基づく第1容量信号及び前記第2静電容量に蓄積された電荷に基づく第2容量信号を読み出した後、前記駆動電圧により前記第1静電容量に蓄積された電荷に基づく第3容量信号及び前記第2静電容量に蓄積された電荷に基づく第4容量信号を読み出すセンスアンプとを備え、
前記駆動回路は、前記駆動電圧の極性を反転させた反転駆動電圧を前記ドライブラインに印加し、
前記センスアンプは、前記反転駆動電圧により前記第1静電容量に蓄積された電荷に基づく第1反転容量信号及び前記第2静電容量に蓄積された電荷に基づく第2反転容量信号を読み出した後、前記反転駆動電圧により前記第1静電容量に蓄積された電荷に基づく第3反転容量信号及び前記第2静電容量に蓄積された電荷に基づく第4反転容量信号を読み出し、
前記第1容量信号と前記第2容量信号との差、前記第3容量信号と前記第4容量信号との差、前記第1反転容量信号と前記第2反転容量信号との差、及び前記第3反転容量信号と前記第4反転容量信号との差の4個の差成分を表す信号に基づいて、容量差推定データを演算する演算回路をさらに備える、ことを特徴とする静電容量値推定回路。 - 前記4個の差成分を表す信号をAD変換して前記演算回路に供給するAD変換器をさらに備える、請求項3に記載の静電容量値推定回路。
- 第1センスラインに交差する1本以上のドライブラインに一端が接続され、他端が前記第1センスラインに接続された1個以上の第1静電容量と、第2センスラインに交差する前記ドライブラインに一端が接続され、他端が前記第2センスラインに接続された1個以上の第2静電容量との間の容量差を推定するための容量差推定データを取得する静電容量値推定回路であって、
前記ドライブラインに第1駆動電圧を印加する駆動回路と、
前記第1駆動電圧により前記第1静電容量に蓄積された電荷に基づく第1容量信号を前記第1センスラインから読み出し、及び前記第2静電容量に蓄積された電荷に基づく第2容量信号を前記第2センスラインから読み出した後、前記第1駆動電圧により前記第1静電容量に蓄積された電荷に基づく第3容量信号を前記第1センスラインから読み出し、及び前記第2静電容量に蓄積された電荷に基づく第4容量信号を前記第2センスラインから読み出すセンスアンプとを備え、
前記駆動回路は、前記第1駆動電圧を印加した後、前記第1駆動電圧の極性を反転させた第1反転駆動電圧を前記ドライブラインに印加し、
前記センスアンプは、前記第1反転駆動電圧により前記第1静電容量に蓄積された電荷に基づく第1反転容量信号及び前記第2静電容量に蓄積された電荷に基づく第2反転容量信号を読み出した後、前記第1反転駆動電圧により前記第1静電容量に蓄積された電荷に基づく第3反転容量信号及び前記第2静電容量に蓄積された電荷に基づく第4反転容量信号を読み出し、
前記駆動回路は、前記第1反転駆動電圧を印加した後、前記ドライブラインに第2駆動電圧を印加し、
前記センスアンプは、前記第2駆動電圧により前記第1静電容量に蓄積された電荷に基づく第5容量信号及び前記第2静電容量に蓄積された電荷に基づく第6容量信号を読み出した後、前記第2駆動電圧により前記第1静電容量に蓄積された電荷に基づく第7容量信号及び前記第2静電容量に蓄積された電荷に基づく第8容量信号を読み出し、
前記駆動回路は、前記第2駆動電圧を印加した後、前記第2駆動電圧の極性を反転させた第2反転駆動電圧を前記ドライブラインに印加し、
前記センスアンプは、前記第2反転駆動電圧により前記第1静電容量に蓄積された電荷に基づく第5反転容量信号及び前記第2静電容量に蓄積された電荷に基づく第6反転容量信号を読み出した後、前記第2反転駆動電圧により前記第1静電容量に蓄積された電荷に基づく第7反転容量信号及び前記第2静電容量に蓄積された電荷に基づく第8反転容量信号を読み出し、
前記第1容量信号と前記第2容量信号との差と前記第3容量信号と前記第4容量信号との差とを平均化した信号と、前記第1反転容量信号と前記第2反転容量信号との差と前記第3反転容量信号と前記第4反転容量信号との差とを平均化した信号との間の差を表す第1検出信号と、前記第5容量信号と前記第6容量信号との差と前記第7容量信号と前記第8容量信号との差とを平均化した信号と、前記第5反転容量信号と前記第6反転容量信号との差と前記第7反転容量信号と前記第8反転容量信号との差とを平均化した信号との間の差を表す第2検出信号とに基づいて、前記容量差推定データを演算する演算回路とを備える、ことを特徴とする静電容量値推定回路。 - 前記第1容量信号と前記第2容量信号との差と、前記第3容量信号と前記第4容量信号との差と、前記第1反転容量信号と前記第2反転容量信号との差と、前記第3反転容量信号と前記第4反転容量信号との差と、前記第5容量信号と前記第6容量信号との差と、前記第7容量信号と前記第8容量信号との差と、前記第5反転容量信号と前記第6反転容量信号との差と、前記第7反転容量信号と前記第8反転容量信号との差とをAD変換して前記演算回路に供給するAD変換器をさらに備える、請求項5に記載の静電容量値推定回路。
- 前記AD変換器は、非周期的なサンプリングタイミングにより前記センスアンプの出力または差動出力をサンプリングすることを特徴とする請求項2、4、及び6の何れか1項に記載の静電容量値推定回路。
- 前記センスアンプは、集積化されており、前記センスライン、または、前記第1センスライン及び前記第2センスラインに接続された入力端子を有することを特徴とする請求項1〜6の何れか1項に記載の静電容量値推定回路。
- 前記センスライン、または、前記第1センスライン及び前記第2センスラインと、前記ドライブラインと、前記静電容量、または、前記第1静電容量及び前記第2静電容量とは、タッチパネルを構成し、
請求項8に記載の静電容量値推定回路と、
当該静電容量値推定回路により推定された前記静電容量から前記タッチパネルにおけるタッチ位置を検出するタッチ位置検出回路とを備えることを特徴とするタッチパネルシステム。 - 請求項8に記載の静電容量値推定回路を備え、
前記センスライン、または、前記第1センスライン及び前記第2センスラインと、前記ドライブラインと、前記静電容量、または、前記第1静電容量及び前記第2静電容量とは、タッチパネルを構成し、
前記タッチパネルに重ねられているか、前記タッチパネルを内蔵した表示パネルをさらに備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013086112A JP6189075B2 (ja) | 2013-04-16 | 2013-04-16 | 静電容量推定回路、タッチパネルシステム、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013086112A JP6189075B2 (ja) | 2013-04-16 | 2013-04-16 | 静電容量推定回路、タッチパネルシステム、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014209292A JP2014209292A (ja) | 2014-11-06 |
JP6189075B2 true JP6189075B2 (ja) | 2017-08-30 |
Family
ID=51903490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013086112A Active JP6189075B2 (ja) | 2013-04-16 | 2013-04-16 | 静電容量推定回路、タッチパネルシステム、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6189075B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10282046B2 (en) | 2015-12-23 | 2019-05-07 | Cambridge Touch Technologies Ltd. | Pressure-sensitive touch panel |
GB2544353B (en) * | 2015-12-23 | 2018-02-21 | Cambridge Touch Tech Ltd | Pressure-sensitive touch panel |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5324297B2 (ja) * | 2009-04-15 | 2013-10-23 | 株式会社ジャパンディスプレイ | 座標入力装置、およびそれを備える表示装置 |
US9922622B2 (en) * | 2010-02-26 | 2018-03-20 | Synaptics Incorporated | Shifting carrier frequency to avoid interference |
US8854107B2 (en) * | 2010-05-04 | 2014-10-07 | Zinitix Co., Ltd. | Integrator circuit with inverting integrator and non-inverting integrator |
US8274491B2 (en) * | 2010-06-21 | 2012-09-25 | Pixart Imaging Inc. | Capacitive touchscreen signal acquisition without panel reset |
US8854064B2 (en) * | 2011-07-15 | 2014-10-07 | Texas Instruments Incorporated | Touch sensing method and apparatus |
-
2013
- 2013-04-16 JP JP2013086112A patent/JP6189075B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014209292A (ja) | 2014-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10788380B2 (en) | Apparatus for detecting capacitance, electronic device and apparatus for detecting force | |
EP3640780B1 (en) | Capacitance detection circuit, touch-control chip and electronic device | |
US9524056B2 (en) | Capacitive voltage information sensing circuit and related anti-noise touch circuit | |
EP3971694B1 (en) | Noise measurement circuit, self-capacitance measurement method, touch chip and electronic device | |
CN105404410B (zh) | 半导体装置和半导体系统 | |
TW201205401A (en) | System for and method of transferring charge to convert capacitance to voltage for touchscreen controllers | |
KR20150123488A (ko) | 터치 감지 장치 | |
US11294504B2 (en) | Oversampled high signal to noise ratio analog front end for touch screen controllers | |
KR20180059425A (ko) | 커패시턴스 변화량 검출 회로 및 터치스크린, 터치 감지 방법 | |
US20120287055A1 (en) | Touch apparatus and touch sensing method thereof | |
JP6189075B2 (ja) | 静電容量推定回路、タッチパネルシステム、及び電子機器 | |
CN211375581U (zh) | 一种电容检测电路、触控装置、终端设备 | |
CN111398689A (zh) | 电容检测电路、电容检测系统和电子设备 | |
JP5290381B2 (ja) | 静電容量検出回路及び電子機器 | |
US8169251B2 (en) | Capacitor interface circuit | |
KR101135702B1 (ko) | 터치센서의 커패시턴스 측정회로 및 커패시턴스 측정 방법 | |
JP5257897B2 (ja) | 出力回路 | |
TWI526906B (zh) | 信號處理方法 | |
KR102199869B1 (ko) | 반도체 장치 및 반도체 시스템 | |
TWI584172B (zh) | 觸控偵測方法 | |
US20200117292A1 (en) | Capacitive sensing and sampling circuit and sensing and sampling method thereof | |
US20100289555A1 (en) | Capacitance interface circuit | |
CN112363003B (zh) | 自电容检测电路、触控芯片和电子设备 | |
CN111880690A (zh) | 噪声检测电路、自容检测方法、触控芯片及电子设备 | |
TWI467918B (zh) | 電容介面電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170802 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6189075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |