JP6180997B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP6180997B2 JP6180997B2 JP2014114990A JP2014114990A JP6180997B2 JP 6180997 B2 JP6180997 B2 JP 6180997B2 JP 2014114990 A JP2014114990 A JP 2014114990A JP 2014114990 A JP2014114990 A JP 2014114990A JP 6180997 B2 JP6180997 B2 JP 6180997B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- insulating
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、配線基板に関する。 The present invention relates to a wiring board.
従来、受動部品を内蔵した配線基板において、配線層の高密度化を可能とする技術が検討されている。具体的には、熱硬化性樹脂を積層した絶縁層を含む低配線密度層上に、感光性樹脂を積層した絶縁層を含む高配線密度層を形成した配線基板が知られている。なお、受動部品は、低配線密度層に内蔵されている。 2. Description of the Related Art Conventionally, a technique that enables a wiring layer to have a high density in a wiring board incorporating a passive component has been studied. Specifically, a wiring substrate is known in which a high wiring density layer including an insulating layer laminated with a photosensitive resin is formed on a low wiring density layer including an insulating layer laminated with a thermosetting resin. The passive component is built in the low wiring density layer.
上記配線基板では、低配線密度層であるコア基板の表面の配線層をコア基板の表面の絶縁層(熱硬化性樹脂)に埋設させ、その上に高配線密度層を形成する手法を採用することで、配線層の高密度化が可能になるとしている(例えば、特許文献1参照)。 The above wiring board employs a technique in which the wiring layer on the surface of the core substrate, which is a low wiring density layer, is embedded in an insulating layer (thermosetting resin) on the surface of the core substrate, and a high wiring density layer is formed thereon. This makes it possible to increase the density of the wiring layer (see, for example, Patent Document 1).
しかしながら、上記手法では、コア基板の表面の絶縁層(熱硬化性樹脂)には微細な配線を形成できず、コア基板の表面の絶縁層(熱硬化性樹脂)上に感光性樹脂からなる絶縁層を形成し、その上に微細配線を形成することになる。 However, in the above method, fine wiring cannot be formed on the insulating layer (thermosetting resin) on the surface of the core substrate, and insulation made of a photosensitive resin on the insulating layer (thermosetting resin) on the surface of the core substrate. A layer is formed, and a fine wiring is formed thereon.
すなわち、コア基板の表面の配線層を絶縁層(熱硬化性樹脂)に埋設させるだけでは、絶縁層(熱硬化性樹脂)に直接微細な配線を形成できないため、配線層の高密度化が十分に実現できたとはいえない。 In other words, if the wiring layer on the surface of the core substrate is simply embedded in the insulating layer (thermosetting resin), fine wiring cannot be formed directly in the insulating layer (thermosetting resin), so the wiring layer is sufficiently dense. It cannot be said that it was realized.
本発明は、上記の点に鑑みてなされたものであり、配線層の高密度化を実現可能な配線基板を提供することを課題とする。 This invention is made | formed in view of said point, and makes it a subject to provide the wiring board which can implement | achieve densification of a wiring layer.
本配線基板は、第1配線層と、前記第1配線層を被覆するように形成された、熱硬化性樹脂からなる第1絶縁層と、前記第1絶縁層に埋設され、一方の端面が前記第1絶縁層の上面から露出する、ビアホールに金属が充填された第1ビア配線と、前記第1絶縁層の上面及び第1ビア配線の一方の端面に形成され、前記第1ビア配線を介して前記第1配線層と接続された第2配線層と、前記第2配線層を被覆するように前記第1絶縁層の上面に形成された、感光性樹脂からなる第2絶縁層と、を有し、前記第1絶縁層の上面及び第1ビア配線の一方の端面は、何れも研磨された面であり、前記第1ビア配線の一方の端面は、前記第2配線層と直接接合されており、前記第2配線層は前記第1配線層よりも配線密度が高く形成されており、前記第2絶縁層が形成された側に電子部品搭載面が形成されたことを要件とする。 The wiring board includes a first wiring layer, a first insulating layer formed of a thermosetting resin so as to cover the first wiring layer, and embedded in the first insulating layer, and one end face is A first via wiring exposed from the upper surface of the first insulating layer and filled with a metal in a via hole; and formed on the upper surface of the first insulating layer and one end surface of the first via wiring; A second wiring layer connected to the first wiring layer, a second insulating layer made of a photosensitive resin formed on the upper surface of the first insulating layer so as to cover the second wiring layer, The upper surface of the first insulating layer and one end surface of the first via wiring are both polished surfaces, and the one end surface of the first via wiring is directly bonded to the second wiring layer. The second wiring layer is formed with a wiring density higher than that of the first wiring layer. It is a requirement that the electronic component mounting surface on the side where the insulating layer is formed is formed.
開示の技術によれば、配線層の高密度化を実現可能な配線基板を提供できる。 According to the disclosed technology, it is possible to provide a wiring board capable of realizing a high density wiring layer.
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In addition, in each drawing, the same code | symbol is attached | subjected to the same component and the overlapping description may be abbreviate | omitted.
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する断面図である。図1を参照するに、第1の実施の形態に係る配線基板1は、第1の配線部材10と、第1の配線部材10の一方の側に積層された第2の配線部材30と、第1の配線部材10の他方の側に積層されたソルダーレジスト層40とを有する。配線基板1の平面形状は、例えば、40mm角の正方形状とすることができる。但し、これには限定されず、平面形状は任意の形状とすることができる。
<First Embodiment>
[Structure of Wiring Board According to First Embodiment]
First, the structure of the wiring board according to the first embodiment will be described. FIG. 1 is a cross-sectional view illustrating a wiring board according to the first embodiment. Referring to FIG. 1, a
以下、第1の配線部材10、第2の配線部材30、及びソルダーレジスト層40について詳説する。なお、以下の説明では、便宜上、配線基板1の各構成要素において、第2の配線部材30の配線層37側(図1断面図中における上側)を一方の面又は上面と称する場合がある。又、ソルダーレジスト層40側(図1断面図中における下側)を他方の面又は下面と称する場合がある。
Hereinafter, the
まず、第1の配線部材10について説明する。第1の配線部材10は、第2の配線部材30よりも配線密度の低い配線層が形成された低密度配線層である。第1の配線部材10の略中心部には、コア層11が設けられている。コア層11としては、例えば、ガラスクロスにエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。コア層11として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の熱硬化性の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層11の厚さは、例えば、200〜1000μm程度とすることができる。なお、各図において、ガラスクロス等の図示は省略されている。
First, the
コア層11には、複数の貫通孔11xが形成されている。貫通孔11xの平面形状は、例えば、直径が100〜500μm程度の円形とすることができる。貫通孔11xのピッチは、例えば、200〜1000μm程度とすることができる。貫通孔11xの内壁面には、貫通配線19が形成されており、貫通孔11xの中心部(貫通配線19の内側)には樹脂部29が充填されている。貫通配線19の材料としては、例えば、銅(Cu)等を用いることができる。樹脂部29の材料としては、例えば、エポキシ系樹脂等の絶縁性樹脂を用いることができる。
In the
コア層11の一方の面11a(一面側)には、配線層12と、絶縁層13と、配線層14と、絶縁層15と、配線層16と、絶縁層17と、配線層18とが順次積層されている。なお、絶縁層17は、本発明に係る第1絶縁層の代表的な一例である。又、配線層16は、本発明に係る第1配線層の代表的な一例である。又、配線層18は、本発明に係る第1ビア配線の代表的な一例である。
On one
配線層12は、コア層11の一方の面11aに形成されている配線パターンである。配線層22は、コア層11の他方の面11bに形成されている配線パターンである。配線層12は、コア層11を貫通する貫通配線19を介して、配線層22と電気的に接続されている。配線層12の材料としては、例えば、銅(Cu)等を用いることができる。配線層12の厚さは、例えば、10〜20μm程度とすることができる。配線層12のライン/スペースは、例えば、20μm/20μm程度とすることができる。
The
なお、ライン/スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔(配線間隔)を表す。例えば、ライン/スペースが20μm/20μmと記載されていた場合、配線幅が20μmで隣り合う配線同士の間隔が20μmであることを表す。 Note that a line in a line / space represents a wiring width, and a space represents an interval between adjacent wirings (wiring interval). For example, when the line / space is described as 20 μm / 20 μm, it represents that the wiring width is 20 μm and the interval between adjacent wirings is 20 μm.
絶縁層13は、コア層11の一方の面11aに、配線層12を被覆するように形成されている。絶縁層13の材料としては、例えば、エポキシ系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層13の厚さは、例えば20〜45μm程度とすることができる。絶縁層13は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層14は、絶縁層13の一方の側に形成されており、配線層12と電気的に接続されている。配線層14は、絶縁層13を貫通し配線層12の一方の面を露出するビアホール13x内に充填されたビア配線、及び絶縁層13の一方の面に形成された配線パターンを含んで構成されている。ビアホール13xは、絶縁層15側に開口されている開口部の径が配線層12の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール13xの開口部の径は、例えば60〜70μm程度とすることができる。配線層14の材料、配線層14を構成する配線パターンの厚さやライン/スペースは、例えば、配線層12と同様とすることができる。
The
絶縁層15は、絶縁層13の一方の面に、配線層14を被覆するように形成されている。絶縁層15の材料や厚さは、例えば、絶縁層13と同様とすることができる。絶縁層15は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層16は、絶縁層15の一方の側に形成されており、配線層14と電気的に接続されている。配線層16は、絶縁層15を貫通し配線層14の一方の面を露出するビアホール15x内に充填されたビア配線、及び絶縁層15の一方の面に形成された配線パターンを含んで構成されている。ビアホール15xは、絶縁層17側に開口されている開口部の径が配線層14の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール15xの開口部の径は、例えば60〜70μm程度とすることができる。配線層16の材料、配線層16を構成する配線パターンの厚さやライン/スペースは、例えば、配線層12と同様とすることができる。
The
絶縁層17は、絶縁層15の一方の面に、配線層16を被覆するように形成されている。絶縁層17の材料や厚さは、例えば、絶縁層13と同様とすることができる。絶縁層17は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層18は、絶縁層17を貫通し配線層16の一方の面を露出するビアホール17x内に充填されたビア配線であり、配線層16と電気的に接続されている。ビアホール17xは、第2の配線部材30側に開口されている開口部の径が配線層16の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール17xの開口部の径は、例えば60〜70μm程度とすることができる。ビア配線である配線層18の上面(第2の配線部材30側の端面)は、例えば、絶縁層17の上面(第2の配線部材30側の面)と面一とすることができる。ビア配線である配線層18の上面(第2の配線部材30側の端面)は、第2の配線部材30を構成する配線層31と直接接合されている。配線層18の材料は、例えば、配線層12と同様とすることができる。
The
コア層11の他方の面11b(他面側)には、配線層22と、絶縁層23と、配線層24と、絶縁層25と、配線層26と、絶縁層27と、配線層28とが順次積層されている。
On the
配線層22は、コア層11の他方の面11bに形成されている。配線層22は、コア層11を貫通する貫通配線19を介して、コア層11の一方の面11aに形成されている配線層12と電気的に接続されている。配線層22の材料、配線層22の厚さやライン/スペースは、例えば、配線層12と同様とすることができる。
The
絶縁層23は、コア層11の他方の面11bに、配線層22を被覆するように形成されている。絶縁層23の材料や厚さは、例えば、絶縁層13と同様とすることができる。絶縁層23は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層24は、絶縁層23の他方の側に形成されており、配線層22と電気的に接続されている。配線層24は、絶縁層23を貫通し配線層22の他方の面を露出するビアホール23x内に充填されたビア配線、及び絶縁層23の他方の面に形成された配線パターンを含んで構成されている。ビアホール23xは、絶縁層25側に開口されている開口部の径が配線層22の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール23xの開口部の径は、例えば60〜70μm程度とすることができる。配線層24の材料、配線層24を構成する配線パターンの厚さやライン/スペースは、例えば、配線層12と同様とすることができる。
The
絶縁層25は、絶縁層23の他方の面に、配線層24を被覆するように形成されている。絶縁層25の材料や厚さは、例えば、絶縁層13と同様とすることができる。絶縁層25は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層26は、絶縁層25の他方の側に形成されており、配線層24と電気的に接続されている。配線層26は、絶縁層25を貫通し配線層24の他方の面を露出するビアホール25x内に充填されたビア配線、及び絶縁層25の他方の面に形成された配線パターンを含んで構成されている。ビアホール25xは、絶縁層27側に開口されている開口部の径が配線層24の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール25xの開口部の径は、例えば60〜70μm程度とすることができる。配線層26の材料、配線層26を構成する配線パターンの厚さやライン/スペースは、例えば、配線層12と同様とすることができる。
The
絶縁層27は、絶縁層25の他方の面に、配線層26を被覆するように形成されている。絶縁層27の材料や厚さは、例えば、絶縁層13と同様とすることができる。絶縁層27は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層28は、絶縁層27の他方の側に形成されており、配線層26と電気的に接続されている。配線層28は、絶縁層27を貫通し配線層26の他方の面を露出するビアホール27x内に充填されたビア配線、及び絶縁層27の他方の面に形成された配線パターンを含んで構成されている。ビアホール27xは、ソルダーレジスト層40側に開口されている開口部の径が配線層26の下面によって形成された開口部の底面の径よりも大となる円錐台状の凹部とされている。ビアホール27xの開口部の径は、例えば60〜70μm程度とすることができる。配線層28の材料、配線層28を構成する配線パターンの厚さやライン/スペースは、例えば、配線層12と同様とすることができる。
The
このように、第1の配線部材10において、コア層11の両面には同一層数の絶縁層及び配線層が積層されている。つまり、コア層11を中心として絶縁層及び配線層が上下対称の層構造をしている。そのため、第1の配線部材10は、反りに強い構造となる。特に、各絶縁層を同一層厚とすることにより、上下のバランスが向上するため、反りに強い構造となる。
Thus, in the
本実施の形態では、コア層11の一方の面11a側に3層の絶縁層(絶縁層13、15、17)が形成され、コア層11の他方の面11b側に3層の絶縁層(絶縁層23、25、27)が形成されている。しかし、コア層11の各面に形成される絶縁層の数は3層以外としても構わない。又、本実施の形態では、コア層11の一方の面11a側に4層の配線層(配線層12、14、16、18)が形成され、コア層11の他方の面11b側に4層の配線層(配線層22、24、26、28)が形成されている。しかし、コア層11の各面に形成される配線層の数は4層以外としても構わない。
In the present embodiment, three insulating layers (insulating
なお、本実施の形態では、第2の配線部材30側の配線層18は、絶縁層17のビアホール17xに形成されたビア配線のみからなる。言い換えれば、配線層18には、絶縁層17の一方の面に一体的に形成される配線パターンはない。配線層18と配線層31は、電気的には接続されているが、一体的ではない。具体的には、後述する製造方法において、配線層31をセミアディティブ法で形成した場合には、配線層18の一方の端面と配線層31の他方の面(下面)の境界にはシード層(チタン(Ti)層と銅(Cu)層との積層体等)が介在する。このような構造とする理由は、後述の配線層31として高密度の配線パターン(例えば、ライン/スペースが2μm/2μm程度)を形成するためである。詳しくは、配線基板1の製造方法の項で説明する。
In the present embodiment, the
次に、第2の配線部材30について説明する。第2の配線部材30は、第1の配線部材10よりも配線密度の高い配線層が形成された高密度配線層である。第2の配線部材30は、第1の配線部材10上に順次積層された配線層31と、絶縁層32と、配線層33と、絶縁層34と、配線層35と、絶縁層36と、配線層37とを有する。なお、配線層31は、本発明に係る第2配線層の代表的な一例である。又、絶縁層32は、本発明に係る第2絶縁層の代表的な一例である。
Next, the
第2の配線部材30の厚さT1(絶縁層32、34、36、及び、配線層31、33、35を含む部分の厚さ)は、例えば、20〜40μm程度とすることができる。なお、本願において『第2の配線部材30の厚さ』は、配線層37の突出部を含まない、絶縁層のみが積層された部分の厚さを指すものとする。
The thickness T 1 of the second wiring member 30 (thickness of the portion including the insulating
配線層31は、第1の配線部材10の絶縁層17の一方の面に形成されている配線パターンである。配線層31の下面の一部は、第1の配線部材10の配線層18の上面と接しており、両者は電気的に接続されている。配線層31の材料としては、例えば、銅(Cu)等を用いることができる。配線層31の厚さは、例えば、1〜3μm程度とすることができる。配線層31のライン/スペースは、例えば、2μm/2μm程度とすることができる。
The
絶縁層32は、第1の配線部材10の絶縁層17の一方の面に、配線層31を被覆するように形成されている。絶縁層32の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。絶縁層32の厚さは、例えば5〜10μm程度とすることができる。絶縁層32は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層33は、絶縁層32の一方の側に形成されており、配線層31と電気的に接続されている。配線層33は、絶縁層32を貫通し配線層31の一方の面を露出するビアホール32x内に充填されたビア配線、及び絶縁層32の一方の面に形成された配線パターンを含んで構成されている。ビアホール32xは、絶縁層34側に開口されている開口部の径が配線層31の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール32xの開口部の径は、例えば10〜20μm程度とすることができる。配線層33の材料、配線層33を構成する配線パターンの厚さやライン/スペースは、例えば、配線層31と同様とすることができる。
The
絶縁層34は、絶縁層32の一方の面に、配線層33を被覆するように形成されている。絶縁層34の材料や厚さは、例えば、絶縁層32と同様とすることができる。絶縁層34は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層35は、絶縁層34の一方の側に形成されている。配線層35は、絶縁層34を貫通し配線層33の一方の面を露出するビアホール34x内に充填されたビア配線、及び絶縁層34の一方の面に形成された配線パターンを含んで構成されている。ビアホール34xは、絶縁層36側に開口されている開口部の径が配線層33の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール34xの開口部の径は、例えば10〜20μm程度とすることができる。配線層35の材料、配線層35を構成する配線パターンの厚さやライン/スペースは、例えば、配線層31と同様とすることができる。
The
絶縁層36は、絶縁層34の一方の面に、配線層35を被覆するように形成されている。絶縁層36の材料や厚さは、例えば、絶縁層32と同様とすることができる。絶縁層36は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層37は、絶縁層36の一方の側に形成されている。配線層37は、絶縁層36を貫通し配線層35の一方の面を露出するビアホール36x内に充填されたビア配線、及び絶縁層36の一方の面から突出するパッドを含んで構成されている。ビアホール36xは、パッド側に開口されている開口部の径が配線層35の上面によって形成された開口部の底面の径よりも大となる逆円錐台状の凹部とされている。ビアホール36xの開口部の径は、例えば10〜20μm程度とすることができる。
The
配線層37の材料は、例えば、配線層31と同様とすることができる。配線層37の厚さ(絶縁層36の一方の面から突出するパッド部分も含む)は、例えば、10μm程度とすることができる。配線層37を構成するパッドの平面形状は、例えば、直径が20〜30μm程度の円形とすることができる。配線層37を構成するパッドのピッチは、例えば、40〜50μm程度とすることができる。なお、配線層37を構成するパッドは、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
The material of the
なお、配線層37を構成するパッドの表面(上面及び側面)に表面処理層(図示せず)を形成してもよい。表面処理層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。又、配線層37を構成するパッドの表面(上面及び側面)に、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施して表面処理層を形成してもよい。
A surface treatment layer (not shown) may be formed on the surface (upper surface and side surface) of the pad constituting the
次に、ソルダーレジスト層40について説明する。ソルダーレジスト層40は、第1の配線部材10の絶縁層27の他方の面に、第1の配線部材10の配線層28を被覆するように形成されている最外絶縁層である。ソルダーレジスト層40の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。ソルダーレジスト層40は、シリカ(SiO2)等のフィラーを含有しても構わない。
Next, the solder resist
ソルダーレジスト層40は、開口部40xを有し、開口部40xの底部には第1の配線部材10の配線層28の一部が露出している。開口部40xの底部に露出する配線層28は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。なお、開口部40xの底部に露出する配線層28の下面に、前述の表面処理層を形成してもよい。
The solder resist
ソルダーレジスト層40の厚さT2は、第2の配線部材30の厚さT1(例えば、20〜40μm程度)と等しい、又は、第2の配線部材30の厚さT1以上とされている。例えば、第2の配線部材30の厚さT1が30μmである場合には、ソルダーレジスト層40の厚さT2は、例えば30〜50μm程度とすることができる。このように、ソルダーレジスト層40の厚さT2を第2の配線部材30の厚さT1と等しい、又は、第2の配線部材30の厚さT1以上とすることにより(第2の配線部材30の厚さT1をソルダーレジスト層40の厚さT2と等しい、又は、ソルダーレジスト層40の厚さT2以下とすることにより)、配線基板1の反り量を低減できる。
The thickness T 2 of the solder resist
具体的には、ソルダーレジスト層40の厚さT2に対する第2の配線部材30の厚さT1の比率(T1/T2)は1と等しい、又は、1以下とすることが好ましい。更に好ましくは、比率(T1/T2)が0.75以下である。配線基板1の反り量を更に低減できるからである。詳しくは、反りのシミュレーションの項で説明する。
Specifically, the ratio (T 1 / T 2 ) of the thickness T 1 of the
配線基板1において、コア層11の弾性率は約30GPa程度とし、熱膨張係数は約10ppm/℃程度とすることが好ましい。又、熱硬化性樹脂を主成分とする絶縁層13、15、17、23、25、及び27の弾性率は約5〜15GPa程度とし、熱膨張係数は約10〜40ppm/℃程度とすることが好ましい。又、感光性樹脂を主成分とする絶縁層32、34、及び36の弾性率は約5GPa程度とし、熱膨張係数は約50〜70ppm/℃程度とすることが好ましい。又、感光性樹脂を主成分とするソルダーレジスト層40の弾性率は約2〜4GPa程度とし、熱膨張係数は約40〜50ppm/℃程度とすることが好ましい。
In the
なお、各絶縁層の熱膨張係数は、例えば、フィラーの含有量により所定値に調整できる。但し、感光性樹脂を主成分とする絶縁層では、フィラーの含有量が多くなると露光が不可能となるため、含有可能なフィラーの量には制限(上限)がある。従って、感光性樹脂を主成分とする絶縁層の熱膨張係数は、熱硬化性樹脂を主成分とする絶縁層の熱膨張係数よりも大きくなる傾向がある。フィラーとしては、前述のシリカ(SiO2)以外に、例えば、カオリン(Al2Si2O5(OH4))、タルク(Mg3Si4O10(OH2))、アルミナ(Al2O3)等を用いてもよい。又、これらを混在させてもよい。 In addition, the thermal expansion coefficient of each insulating layer can be adjusted to a predetermined value, for example with content of a filler. However, in an insulating layer containing a photosensitive resin as a main component, exposure becomes impossible when the filler content increases, so the amount of filler that can be contained is limited (upper limit). Therefore, the thermal expansion coefficient of the insulating layer mainly composed of the photosensitive resin tends to be larger than that of the insulating layer mainly composed of the thermosetting resin. As the filler, in addition to the aforementioned silica (SiO 2 ), for example, kaolin (Al 2 Si 2 O 5 (OH 4 )), talc (Mg 3 Si 4 O 10 (OH 2 )), alumina (Al 2 O 3) ) Etc. may be used. These may be mixed.
このような物性値(弾性率及び熱膨張係数)とすることにより、配線基板1は、コア層11を中心として外層に行くにつれて徐々に軟らかくなる構造となる。そのため、上記のソルダーレジスト層40と第2の配線部材30の厚さの関係との相乗効果により、配線基板1の反りが抑制される。
By setting such physical property values (elastic modulus and thermal expansion coefficient), the
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図2〜図9は、第1の実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
[Method for Manufacturing Wiring Board According to First Embodiment]
Next, a method for manufacturing a wiring board according to the first embodiment will be described. 2 to 9 are diagrams illustrating the manufacturing process of the wiring board according to the first embodiment. Note that in this embodiment, an example of a process in which a plurality of portions to be a wiring board are manufactured and then separated into individual wiring boards is shown, but a single wiring board may be manufactured.
図2(a)〜図4(b)に示す工程は、第1の配線部材10を作製する工程である。まず、図2(a)に示す工程では、コア層11の一方の面11aに平板状の金属箔120が形成され、他方の面11bに平板状の金属箔220が形成された基材を準備し、この基材に複数の貫通孔11xを形成する。コア層11としては、例えば、ガラスクロスにエポキシ系樹脂等の絶縁性樹脂を含浸させた所謂ガラスエポキシ基板等を用いることができる。
The process shown in FIGS. 2A to 4B is a process for producing the
コア層11として、ガラス繊維、炭素繊維、アラミド繊維等の織布や不織布にエポキシ系樹脂等の絶縁性樹脂を含浸させた基板等を用いてもよい。コア層11の厚さは、例えば、200〜1000μm程度とすることができる。金属箔120及び220としては、例えば、厚さが10〜20μm程度の銅箔等を用いることができる。貫通孔11xは、例えば、ドリル加工法等により形成できる。貫通孔11xの平面形状は、例えば、直径が100〜500μm程度の円形とすることができる。貫通孔11xのピッチは、例えば、200〜1000μm程度とすることができる。
As the
次に、図2(b)に示す工程では、例えば、銅(Cu)等を用いた無電解めっき法等により、各貫通孔11xの内壁面に貫通配線19を形成する。そして、内壁面に貫通配線19が形成された各貫通孔11xの中心部に、例えば、エポキシ系樹脂等の絶縁性樹脂を充填して樹脂部29を形成する。更に、貫通配線19及び樹脂部29の上端面及び下端面に、例えば、無電解めっき法等により銅(Cu)パターン等を形成する。なお、貫通配線19及び樹脂部29の上端面及び下端面に形成された銅(Cu)パターン等と、その周辺部の金属箔とは特に区別していない。そのため、図2(b)では、銅(Cu)パターン等を形成した部分も含めて平板状の金属箔120及び220として図示している(他の図においても同様)。
Next, in the process shown in FIG. 2B, the through
次に、図2(c)に示す工程では、平板状の金属箔120及び220をパターニングして、コア層11の一方の面11aに配線層12を形成し、他方の面11bに配線層22を形成する。配線層12及び22は、例えば、サブトラクティブ法等により形成できる。
2C, the flat metal foils 120 and 220 are patterned to form the
次に、図3(a)に示す工程では、配線層12を被覆するようにコア層11の一方の面11aに絶縁層13を形成する。又、配線層22を被覆するようにコア層11の他方の面11bに絶縁層23を形成する。絶縁層13及び23の材料としては、例えば、エポキシ系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いることができる。絶縁層13及び23の厚さは、例えば20〜45μm程度とすることができる。絶縁層13及び23は、シリカ(SiO2)等のフィラーを含有しても構わない。
Next, in the step shown in FIG. 3A, the insulating
絶縁層13及び23の材料として、フィルム状のエポキシ系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いた場合には、配線層12を被覆するようにコア層11の一方の面11aにフィルム状の絶縁性樹脂をラミネートする。又、配線層22を被覆するようにコア層11の他方の面11bにフィルム状の絶縁性樹脂をラミネートする。そして、ラミネートした絶縁性樹脂を押圧しつつ、絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層13及び23を形成する。なお、絶縁性樹脂を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
When a thermosetting insulating resin mainly composed of a film-like epoxy resin or the like is used as the material of the insulating
絶縁層13及び23の材料として、液状又はペースト状のエポキシ系樹脂等を主成分とする熱硬化性の絶縁性樹脂を用いた場合には、配線層12を被覆するようにコア層11の一方の面11aに液状又はペースト状の絶縁性樹脂をスピンコート法等により塗布する。又、配線層22を被覆するようにコア層11の他方の面11bに液状又はペースト状の絶縁性樹脂をスピンコート法等により塗布する。そして、塗布した絶縁性樹脂を硬化温度以上に加熱して硬化させ、絶縁層13及び23を形成する。
When a thermosetting insulating resin mainly composed of a liquid or pasty epoxy resin or the like is used as the material of the insulating
次に、図3(b)に示す工程では、絶縁層13に、絶縁層13を貫通し配線層12の上面を露出するビアホール13xを形成する。又、絶縁層23に、絶縁層23を貫通し配線層22の下面を露出するビアホール23xを形成する。ビアホール13x及び23xは、例えばCO2レーザ等を用いたレーザ加工法等により形成できる。ビアホール13x及び23xをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール13x及び23xの底部に露出する配線層12及び22の表面に付着した樹脂残渣を除去することが好ましい。
Next, in the step shown in FIG. 3B, a via
次に、図3(c)に示す工程では、絶縁層13の一方の側に配線層14を形成し、絶縁層23の他方の側に配線層24を形成する。配線層14は、絶縁層13を貫通し配線層12の一方の面を露出するビアホール13x内に充填されたビア配線、及び絶縁層13の一方の面に形成された配線パターンを含んで構成される。配線層14は、ビアホール13xの底部に露出した配線層12と電気的に接続される。
Next, in the step shown in FIG. 3C, the
又、配線層24は、絶縁層23を貫通し配線層22の他方の面を露出するビアホール23x内に充填されたビア配線、及び絶縁層23の他方の面に形成された配線パターンを含んで構成される。配線層24は、ビアホール23xの底部に露出した配線層22と電気的に接続される。
The
配線層14及び24の材料としては、例えば、銅(Cu)等を用いることができる。配線層14及び24は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できる。一例として、セミアディティブ法を用いて配線層14を形成する方法を以下に示す。
As the material of the wiring layers 14 and 24, for example, copper (Cu) or the like can be used. The wiring layers 14 and 24 can be formed using various wiring forming methods such as a semi-additive method and a subtractive method. As an example, a method for forming the
まず、無電解めっき法又はスパッタ法により、ビアホール13xの底部に露出した配線層12の上面及びビアホール13xの内壁面を含む絶縁層13上に銅(Cu)等からなるシード層(図示せず)を形成する。更に、シード層上に配線層14に対応する開口部を備えたレジスト層(図示せず)を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅(Cu)等からなる電解めっき層(図示せず)を形成する。
First, a seed layer (not shown) made of copper (Cu) or the like is formed on the insulating
続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層14が形成される。つまり、絶縁層13上にビアホール13x内に充填されたビア配線、及び絶縁層13上に形成された配線パターンを含んで構成される配線層14が形成される。
Subsequently, after removing the resist layer, the seed layer not covered with the electrolytic plating layer is removed by etching using the electrolytic plating layer as a mask. Thereby, the
なお、この場合、配線層14及び24は、シード層上に電解めっき層が積層された構造となるが、各図において、シード層の図示は省略されている(他の配線層についても同様)。 In this case, the wiring layers 14 and 24 have a structure in which an electrolytic plating layer is laminated on the seed layer, but the illustration of the seed layer is omitted in each drawing (the same applies to other wiring layers). .
次に、図4(a)に示す工程では、図3(a)〜図3(c)と同様の工程を繰り返すことにより、絶縁層13上に、絶縁層15、配線層16、絶縁層17、及び金属層180を積層する。又、絶縁層23上に、絶縁層25、配線層26、絶縁層27、及び配線層28を積層する。各層の材料や厚さ等は、配線基板1の構造で説明した通りである。なお、金属層180は、図4(b)に示す工程で配線層18となる層であり、ビアホール17x内を充填すると共に絶縁層17の上面に延在するように(例えば、絶縁層17の上面の全面に)形成される。金属層180を形成するには、例えば、図3(c)に示す工程において説明したセミアディティブ法において、シード層を形成後、レジスト層を形成せずに、シード層上の全面に電解めっき層を形成すればよい。
Next, in the step shown in FIG. 4A, the same steps as in FIGS. 3A to 3C are repeated, so that the insulating
次に、図4(b)に示す工程では、金属層180を研磨して絶縁層17の上面及びビアホール17x内を充填する金属層180の上面を露出させ、ビアホール17x内に充填されたビア配線である配線層18を形成する。配線層18は、例えば、図4(a)に示す金属層180のビアホール17x内に充填された部分を除きCMP法(chemical mechanical polishing法)等を用いて研磨して除去することにより形成できる。この際、絶縁層17の上面の一部を同時に除去してもよい。配線層18の上面は、例えば、絶縁層17の上面と面一とすることができる。
Next, in the step shown in FIG. 4B, the
なお、金属層180と共に絶縁層17の上面を研磨し、絶縁層17の上面の一部を除去することにより、絶縁層17の上面の粗度を研磨前より小さくできる。つまり、絶縁層17の上面の平滑度を向上できる。絶縁層17の上面の粗度はCMP法を実行する前(研磨前)は、例えば、Ra300〜400nm程度であり、CMP法を実行することによりRa15〜40nm程度とすることができる。このように、絶縁層17の上面の粗度を低減して平滑度を向上することにより、後工程において、微細配線(高密度の配線パターン)の形成が可能となる。以上の工程により、第1の配線部材10が完成する。
Note that by polishing the upper surface of the insulating
図5(a)〜図9に示す工程は、第2の配線部材30を作製する工程である。まず、図5(a)に示す工程では、第1の配線部材10の絶縁層17の一方の面に、所定の平面形状にパターニングされた配線層31を形成する。配線層31は、第1の配線部材10の配線層18と電気的に接続される。配線層31の材料としては、例えば、銅(Cu)等を用いることができる。配線層31は、セミアディティブ法等を用いて形成できる。
The steps shown in FIG. 5A to FIG. 9 are steps for manufacturing the
なお、図5(b)は、図5(a)のA部の拡大図である。配線層31をセミアディティブ法で形成する場合、図5(b)に示すように、配線層31はシード層31a上に電解めっき層31bが積層された構造となる。配線層18の上面は、配線層31のシード層31aを介して、配線層31の電解めっき層31bと接合される。
FIG. 5B is an enlarged view of a portion A in FIG. When the
セミアディティブ法については前述の通りであるが、この際、例えば、スパッタリング法によりチタン(Ti)層と銅(Cu)層を積層してシード層31aを形成することができる。チタン(Ti)層の厚さは、例えば、20〜50nm程度とすることができ、銅(Cu)層の厚さは、例えば、100〜300nm程度とすることができる。シード層31aの下層にチタン(Ti)層を形成することにより、絶縁層17と配線層31との密着性を向上できる。チタン(Ti)に代えて、窒化チタン(TiN)等を用いても構わない。なお、チタン(Ti)や窒化チタン(TiN)は、銅よりも耐腐食性の高い金属である。その後、前述のように、シード層31aを給電層に利用した電解めっき法により、シード層31a上に銅(Cu)等からなる電解めっき層31bを積層し、配線層31が形成される。
The semi-additive method is as described above. At this time, for example, the
シード層31aを形成する前に、絶縁層17の上面に、O2プラズマアッシング等のプラズマ処理を施してもよい。プラズマ処理を施すことにより、絶縁層17の上面を粗化できる。絶縁層17の上面を粗化することにより、シード層31aとの密着性を高めることができる。但し、前述のように、絶縁層17の上面の粗度を低減して平滑度を向上することにより微細配線の形成が可能となるため、この工程では、後工程での微細配線の形成に支障がない程度に絶縁層17の上面を粗化する。
Before forming the
次に、図6(a)に示す工程では、配線層31を被覆するように第1の配線部材10の絶縁層17の一方の面に絶縁層32を形成する。そして、絶縁層32に、絶縁層32を貫通し配線層31の上面を露出するビアホール32xを形成する。絶縁層32の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。絶縁層32の厚さは、例えば5〜10μm程度とすることができる。絶縁層32は、シリカ(SiO2)等のフィラーを含有しても構わない。絶縁層32の具体的な形成方法については、図3(a)に示す工程で説明した絶縁層13及び23の形成方法と同様とすることができる。なお、この時点では、絶縁層32は硬化されていない。ビアホール32xは、例えば、フォトリソグラフィ法により形成できる。すなわち、感光性の絶縁性樹脂を主成分とする絶縁層32を露光及び現像し、その後硬化させてビアホール32xを形成できる。
Next, in the step shown in FIG. 6A, the insulating
次に、図6(b)に示す工程では、図5(a)及び図6(a)と同様の工程を繰り返し、絶縁層32上に、配線層33、絶縁層34、配線層35、及び絶縁層36を積層し、更に、絶縁層36を貫通し配線層35の上面を露出するビアホール36xを形成する。各層の材料や厚さ、直径等は、配線基板1の構造で説明した通りである。
Next, in the step shown in FIG. 6B, the same steps as in FIGS. 5A and 6A are repeated, and the
次に、図7(a)に示す工程では、例えば、無電解めっき法又はスパッタ法により、ビアホール36xの底部に露出した配線層35の上面、ビアホール36xの内壁面、及び絶縁層36の上面を連続的に被覆するシード層37aを形成する。シード層37aは、例えば、チタン(Ti)層と銅(Cu)層を積層して形成することができる。チタン(Ti)層の厚さは、例えば、20〜50nm程度とすることができ、銅(Cu)層の厚さは、例えば、100〜300nm程度とすることができる。チタン(Ti)に代えて、窒化チタン(TiN)等を用いても構わない。
Next, in the process shown in FIG. 7A, the upper surface of the
次に、図7(b)に示す工程では、絶縁層36の上面に形成されたシード層37a上に配線層37に対応する開口部300xを備えたレジスト層300を形成する。次に、図8(a)に示す工程では、シード層37aを給電層に利用した電解めっき法により、レジスト層300の開口部300xに銅(Cu)等からなる電解めっき層37bを形成する。
Next, in the step shown in FIG. 7B, a resist
次に、図8(b)に示す工程では、図8(a)に示すレジスト層300を除去した後に、電解めっき層37bをマスクにして、電解めっき層37bに覆われていない部分のシード層37aをエッチングにより除去する。これにより、シード層37a上に電解めっき層37bが積層された配線層37が形成される。配線層37を構成するパッドの平面形状は、例えば、直径が20〜30μm程度の円形とすることができる。その後、配線層37を構成するパッドの表面(上面及び側面)に、前述の表面処理層を形成してもよい。以上の工程により、第2の配線部材30が完成する。
Next, in the step shown in FIG. 8B, after removing the resist
次に、図9に示す工程では、第1の配線部材10の絶縁層27の他方の面に、第1の配線部材10の配線層28を被覆するように最外絶縁層であるソルダーレジスト層40を形成する。なお、ソルダーレジスト層40の厚さT2は、第2の配線部材30の厚さT1と等しい、又は、第2の配線部材30の厚さT1以上となるように形成する。ソルダーレジスト層40の厚さT2に対する第2の配線部材30の厚さT1の比率(T1/T2)が0.75以下となるように形成するとより好ましい。ソルダーレジスト層40は、図6(a)に示す絶縁層32と同様の方法により形成できる。
Next, in the step shown in FIG. 9, the solder resist layer which is the outermost insulating layer so as to cover the
その後、図6(a)に示すビアホール32xと同様の方法により開口部40xを形成できる。開口部40xの底部には第1の配線部材10の配線層28の一部が露出する。開口部40xの底部に露出する配線層28は、例えば、マザーボード等の実装基板と電気的に接続されるパッドとして機能する。開口部40xの底部に露出する配線層28の下面に、前述の表面処理層を形成してもよい。なお、ソルダーレジスト層40は、図4(a)に示す工程の後に形成してもよいし、図4(b)に示す工程の後に形成してもよい。
Thereafter, the
図9に示す工程の後、図9に示す構造体を、ダイサー等を用いて切断位置Cで切断することにより、個片化された複数の配線基板1(図1参照)が完成する。 After the step shown in FIG. 9, the structure shown in FIG. 9 is cut at a cutting position C using a dicer or the like, thereby completing a plurality of separated wiring boards 1 (see FIG. 1).
このように、配線基板1は、低密度配線層である第1の配線部材10と、第1の配線部材10の一方の側に積層された高密度配線層である第2の配線部材30と、第1の配線部材10の他方の側に積層されたソルダーレジスト層40とを有する。そして、第1の配線部材10は、熱硬化性樹脂を主成分とする絶縁層と配線層を備えており、第2の配線部材30は、感光性樹脂を主成分とする絶縁層と配線層を備えている。又、最外絶縁層であるソルダーレジスト層40は、感光性樹脂を主成分としている。そして、第2の配線部材30の厚さT1は、ソルダーレジスト層40の厚さT2と等しい、又は、ソルダーレジスト層40の厚さT2以下とされている。
As described above, the
配線基板1を上記構造とすることにより、第1の配線部材10を中心として上下に積層された層の物性値(弾性率及び熱膨張係数)及び厚さのバランスがとれるため、配線基板1の反りが抑制される。
Since the
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、電子部品搭載用のパッドの形状が異なる配線基板の例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する。
<
In the first modification of the first embodiment, an example of a wiring board in which the shape of the electronic component mounting pad is different is shown. In the first modification of the first embodiment, the description of the same components as those of the already described embodiment is omitted.
図10は、第1の実施の形態の変形例1に係る配線基板を例示する断面図である。図10を参照するに、第1の実施の形態の変形例1に係る配線基板1Aは、第2の配線部材30が第2の配線部材30Aに置換された点が、配線基板1(図1参照)と相違する。第2の配線部材30Aでは、第2の配線部材30のビアホール36xに代えてビアホール36yが設けられ、配線層37に代えて配線層57が設けられている。
FIG. 10 is a cross-sectional view illustrating a wiring board according to
配線層57は、絶縁層36の一方の側に形成されている。配線層57は、絶縁層36を貫通し配線層35の一方の面を露出するビアホール36y内に充填されたビア配線、及び絶縁層36の一方の面から突出するパッドを含んで構成されている。ビアホール36yは、円柱状の凹部とされている。ビアホール36yの開口部の径は、例えば20〜30μm程度とすることができる。
The
配線層57の材料は、例えば、配線層37と同様とすることができる。配線層57の厚さ(絶縁層36の一方の面から突出するパッド部分も含む)は、例えば、10μm程度とすることができる。配線層57は、例えば、直径が20〜30μm程度の円柱状とすることができる。つまり、ビア配線の直径とパッド部分の直径が同一であり、例えば、20〜30μm程度である。配線層57のピッチは、例えば、40〜50μm程度とすることができる。なお、配線層57を構成するパッドは、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。なお、配線層57を構成するパッドの表面(上面及び側面)に、前述の表面処理層(図示せず)を形成してもよい。
The material of the
配線層57は、以下のような工程により形成できる。図11及び図12は、第1の実施の形態の変形例1に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程の例を示すが、単品の配線基板を作製する工程としてもよい。
The
まず、第1の実施の形態の図2(a)〜図6(a)に示す工程を実行後、図11(a)に示す工程では、図5(a)及び図6(a)と同様の工程を繰り返すことにより、絶縁層32上に、配線層33、絶縁層34、配線層35、及び絶縁層36を積層する。
First, after executing the steps shown in FIGS. 2A to 6A of the first embodiment, the steps shown in FIG. 11A are the same as those in FIGS. 5A and 6A. By repeating this process, the
次に、図11(b)に示す工程では、絶縁層36の上面に感光性のレジスト層310を形成し、露光及び現像を行って開口部310xを形成する。次に、開口部310x内に露出する絶縁層36をドライエッチング等により除去し、開口部310xに連通するビアホール36yを形成する。ビアホール36yの底部には配線層35の上面が露出する。ビアホール36y及び開口部310xは、例えば、直径が20〜30μm程度の円柱状とすることができる。ビアホール36y及び開口部310xのピッチは、例えば、40〜50μm程度とすることができる。
Next, in the step shown in FIG. 11B, a photosensitive resist
次に、図12(a)に示す工程では、例えば、ビアホール36yの底部に露出した配線層35の上面、ビアホール36yの内壁面、開口部310xの内壁面、及びレジスト層310の上面を連続的に被覆するシード層57aを形成する。シード層57aは、例えば、無電解めっき法やスパッタ法等により形成できる。シード層57aの材料や厚さは、例えば、シード層37aと同様とすることができる。
Next, in the step shown in FIG. 12A, for example, the upper surface of the
次に、図12(b)に示す工程では、ビアホール36y内及び開口部310x内に、シード層57a及び電解めっき層57bを含む配線層57を形成した後、レジスト層310を除去する。具体的には、レジスト層310の上面に形成されたシード層57a上に配線層57に対応する開口部を備えた他のレジスト層(図示せず)を形成する。そして、シード層57aを給電層に利用した電解めっき法により、他のレジスト層の開口部に銅(Cu)等からなる電解めっき層57bを形成する。
Next, in the step shown in FIG. 12B, the
続いて、他のレジスト層を除去することにより、シード層57a上に電解めっき層57bが積層された配線層57が形成される。配線層57は、例えば、直径が20〜30μm程度の円柱状とすることができる。つまり、ビア配線の直径とパッド部分の直径が同一であり、例えば、20〜30μm程度となる。
Subsequently, by removing the other resist layer, the
このように、第1の実施の形態の変形例1では、ビア配線の直径とパッド部分の直径が同一である円柱状の配線層57を形成する。これにより、第1の実施の形態の効果に加えて更に以下の効果を奏する。すなわち、配線層57は、配線基板1の配線層37(図1、図9参照)と比べて、直下の配線層35と接続される部分の面積が大きいため、配線層35との接続信頼性を向上できる。
As described above, in the first modification of the first embodiment, the
又、配線層57では、配線層37とは異なり、パッドの側面が銅よりも耐腐食性の高い金属であるチタン(Ti)や窒化チタン(TiN)等を含むシード層57aで被覆されているため、配線層57の酸化防止やマイグレーション対策として有効である。
In the
〈第1の実施の形態の変形例2〉
第1の実施の形態の変形例2では、第1の配線部材が絶縁層と配線層とが多層に積層された積層構造を有しない配線基板の例を示す。なお、第1の実施の形態の変形例2において、既に説明した実施の形態と同一構成部品についての説明は省略する。
<
図13は、第1の実施の形態の変形例2に係る配線基板を例示する断面図である。図13を参照するに、第1の実施の形態の変形例2に係る配線基板1Bは、第1の配線部材10が第1の配線部材10Bに置換され、第2の配線部材30が第2の配線部材30Bに置換された点が、配線基板1(図1参照)と相違する。
FIG. 13 is a cross-sectional view illustrating a wiring board according to
第1の配線部材10Bでは、コア層11の一方の面11aに絶縁層13のみが積層され、コア層11の他方の面11bに絶縁層23及び配線層24が積層されている。絶縁層13と絶縁層23とは、同一の厚さとすることができる。絶縁層13と絶縁層23としては、同一種類の熱硬化性の絶縁性樹脂を用いることができる。
In the
コア層11、絶縁層13、及び絶縁層23を貫通する貫通孔11x内に、貫通配線19(ビア配線)が形成されている。なお、第1の配線部材10Bでは、貫通孔11x内に貫通配線19が充填されており、第1の配線部材10の樹脂部29に相当する部位は形成されていない。貫通配線19(ビア配線)の上端面(第2の配線部材30B側の端面)は、例えば、絶縁層13の上面(第2の配線部材30B側の面)と面一とすることができる。貫通配線19(ビア配線)の下端面(ソルダーレジスト層40側の端面)は、例えば、絶縁層23の下面(ソルダーレジスト層40側の面)と面一とすることができる。貫通配線19(ビア配線)の上端面(第2の配線部材30B側の端面)は、第2の配線部材30Bを構成する配線層33と直接接合されている。貫通配線19(ビア配線)の下端面(ソルダーレジスト層40側の端面)は、配線層24と直接接合されている。
A through wiring 19 (via wiring) is formed in the through
第2の配線部材30Bは、配線層31を有さず、配線層33のビア配線の下端面が貫通配線19の上端面と直接接合されている。最外絶縁層であるソルダーレジスト層40は、第1の配線部材10Bの絶縁層23の他方の面に、第1の配線部材10Bの配線層24を被覆するように形成されている。ソルダーレジスト層40の厚さT2は、第2の配線部材30Bの厚さT1と等しい、又は、第2の配線部材30Bの厚さT1以上とされている。具体的には、ソルダーレジスト層40の厚さT2に対する第2の配線部材30の厚さT1の比率(T1/T2)は1と等しい、又は、1以下とすることが好ましい。更に好ましくは、比率(T1/T2)が0.75以下である。
The
このように、第1の実施の形態の変形例2では、第1の配線部材10Bが絶縁層と配線層とが多層に積層された積層構造を有しないが、このような構造の配線基板1Bも第1の実施の形態と同様の効果を奏する。
As described above, in the second modification of the first embodiment, the
〈第2の実施の形態〉
第2の実施の形態では、第1の配線部材がコア層を有しない配線基板の例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部品についての説明は省略する。
<Second Embodiment>
In the second embodiment, an example of a wiring board in which the first wiring member does not have a core layer is shown. In the second embodiment, the description of the same components as those of the already described embodiments is omitted.
図14は、第2の実施の形態に係る配線基板を例示する断面図である。図14を参照するに、第2の実施の形態に係る配線基板1Cは、第1の配線部材10が第1の配線部材10Cに置換され、第2の配線部材30が第2の配線部材30Cに置換された点が、配線基板1(図1参照)と相違する。
FIG. 14 is a cross-sectional view illustrating a wiring board according to the second embodiment. Referring to FIG. 14, in the wiring board 1C according to the second embodiment, the
第1の配線部材10Cはコア層を有さず、配線層22と、絶縁層23と、配線層24と、絶縁層25と、配線層26と、絶縁層27と、配線層28が積層された構造とされている。配線層22の一部は、第2の配線部材30Cのビアホール36x内に延在し、第2の配線部材30Cの配線層35と電気的に接続されている。
The first wiring member 10C does not have a core layer, and the
第2の配線部材30Cは、第2の配線部材30とは絶縁層及び配線層の積層構造が異なる。すなわち、円柱状のパッドである配線層37C側に、ビアホール32xを有する絶縁層32が形成されている。配線層33は、絶縁層32の他方の側に形成されており、ビアホール32xを介して、配線層37Cと電気的に接続されている。絶縁層34は、絶縁層32の他方の面に、配線層33を被覆するように形成されている。
The
配線層35は、絶縁層34の他方の側に形成されており、絶縁層34に形成されたビアホール34xを介して、配線層33と電気的に接続されている。絶縁層36は、絶縁層34の他方の面に、配線層35を被覆するように形成されている。配線層35は、絶縁層36に形成されたビアホール36xを介して、第1の配線部材10Cの配線層22と電気的に接続されている。
The
最外絶縁層であるソルダーレジスト層40は、第1の配線部材10Cの絶縁層27の他方の面に、第1の配線部材10Cの配線層28を被覆するように形成されている。ソルダーレジスト層40の厚さT2は、第2の配線部材30Cの厚さT1とほぼ等しくされている。
The solder resist
このように、第2の実施の形態では、第1の配線部材10Cがコア層を有しないが、このような構造の配線基板1Cにおいても、第2の配線部材30Cの厚さとソルダーレジスト層40の厚さとの関係を適切に設定することにより、反りを抑制できる。
As described above, in the second embodiment, the first wiring member 10C does not have the core layer, but the thickness of the
〈反りのシミュレーション〉
[実施例1]
図1の構造を有する配線基板(配線基板Aとする)について、反りのシミュレーションを実行した。具体的には、配線基板Aの平面形状は40mm×40mmの矩形状とした。そして、第2の配線部材30の厚さT1を22.5μmに固定し、ソルダーレジスト層40の厚さT2を15μm、22.5μm、30μm、35μm、40μmに変えた場合の配線基板Aの反りのシミュレーションを実行した。なお、第1の配線部材10の厚さも固定であり、コア層11の厚さを800μmとし、絶縁層13、15、17、23、25、及び27の厚さを25μmとしている。
<Curve simulation>
[Example 1]
A warping simulation was performed on the wiring board (referred to as wiring board A) having the structure of FIG. Specifically, the planar shape of the wiring board A was a rectangular shape of 40 mm × 40 mm. Then, the wiring board A when the thickness T 1 of the
又、ガラスクロスに熱硬化性樹脂を含浸させたコア層11の弾性率は約30GPa程度とし、熱膨張係数は約10ppm/℃程度とした。又、熱硬化性樹脂を主成分とする絶縁層13、15、17、23、25、及び27の弾性率は約5〜15GPa程度とし、熱膨張係数は約10〜40ppm/℃程度とした。又、感光性樹脂を主成分とする絶縁層32、34、及び36の弾性率は約5GPa程度とし、熱膨張係数は約50〜70ppm/℃程度とした。又、感光性樹脂を主成分とするソルダーレジスト層40の弾性率は約2〜4GPa程度とし、熱膨張係数は約40〜50ppm/℃程度とした。
The elastic modulus of the
シミュレーション結果を表1及び図15に示す。表1及び図15に示すように、比率T1/T2が小さくなるほど、すなわち、第2の配線部材30の厚さT1に対してソルダーレジスト層40の厚さT2が厚くなるほど、配線基板Aの反り量が低減されることが確認された。又、比率T1/T2が大きい場合には第2の配線部材30側が凸に反る傾向があり、比率T1/T2が小さくなると第2の配線部材30側が凹に反る傾向に変化することが確認された。
The simulation results are shown in Table 1 and FIG. As shown in Table 1 and FIG. 15, the smaller the ratio T 1 / T 2 , that is, the thicker the thickness T 2 of the solder resist
図1の構造を有する配線基板(配線基板Bとする)について、反りのシミュレーションを実行した。具体的には、配線基板Bの平面形状は40mm×40mmの矩形状とした。そして、ソルダーレジスト層40の厚さT2を30μmに固定し、第2の配線部材30の厚さT1を18μm、22.5μm、28.5μm、31.5μm、37.5μmに変えた場合の配線基板Bの反りのシミュレーションを実行した。なお、第1の配線部材10の厚さも固定であり、コア層11の厚さを800μmとし、絶縁層13、15、17、23、25、及び27の厚さを25μmとしている。各層の弾性率や熱膨張係数は、実施例1と同様である。
A warping simulation was performed on the wiring board (referred to as wiring board B) having the structure of FIG. Specifically, the planar shape of the wiring board B was a 40 mm × 40 mm rectangular shape. When the thickness T 2 of the solder resist
シミュレーション結果を表2及び図16に示す。表2及び図16に示すように、比率T1/T2が小さくなるほど、すなわち、ソルダーレジスト層40の厚さT2に対して第2の配線部材30の厚さT1が薄くなるほど、配線基板Bの反り量が低減されることが確認された。又、比率T1/T2が大きい場合には第2の配線部材30側が凸に反る傾向があり、比率T1/T2が小さくなると第2の配線部材30側が凹に反る傾向に変化することが確認された。
The simulation results are shown in Table 2 and FIG. As shown in Table 2 and FIG. 16, the smaller the ratio T 1 / T 2 , that is, the thinner the thickness T 1 of the
図1において第2の配線部材30に代えてソルダーレジスト層40を設けた構造、すなわち、第1の配線部材10の両側にソルダーレジスト層40を設けた構造の配線基板(配線基板Cとする)について、反りのシミュレーションを実行した。具体的には、配線基板Cの平面形状は40mm×40mmの矩形状とした。そして、第1の配線部材10の両側のソルダーレジスト層40の厚さT2を各々30μmとした場合の配線基板Cの反りのシミュレーションを実行した。なお、コア層11の厚さを800μmとし、絶縁層13、15、17、23、25、及び27の厚さを25μmとしている。各層の弾性率や熱膨張係数は、実施例1と同様である。
In FIG. 1, a wiring board having a structure in which a solder resist
シミュレーション結果は、反り量が28μmの凹状の反りとなった。 The simulation result was a concave warp with a warp amount of 28 μm.
[実施例1及び2、比較例の結果のまとめ]
比較例に係る配線基板Cは、第1の配線部材10に対して上下対称構造であり、反り量が28μmであった。これに対し、実施例1に係る配線基板Aや実施例2に係る配線基板Bは、第1の配線部材10の一方の側に高密度配線層である第2の配線部材30が形成され、他方の側にソルダーレジスト層40が形成された第1の配線部材10に対して上下非対称構造である。
[Summary of results of Examples 1 and 2 and Comparative Example]
The wiring board C according to the comparative example has a vertically symmetrical structure with respect to the
しかし、上下非対称構造である配線基板AやBでも、ソルダーレジスト層40の厚さT2に対する第2の配線部材30の厚さT1の比率(T1/T2)を1と等しく、又は、1以下にすることで、上下対称構造である配線基板Cよりも反り量を低減できることがわかった。
However, even in the wiring boards A and B having a vertically asymmetric structure, the ratio (T 1 / T 2 ) of the thickness T 1 of the
なお、発明者らに検討により、第2の配線部材30の配線層37のパッド部に半導体チップ等の電子部品を実装する場合を考慮すると、配線基板の反り量を20μm以下に抑制すると好適であり、10μm以下に抑制すると更に好適であることがわかっている。上記シミュレーション結果より、配線基板A及びBの反り量を10μm以下に抑制するためには、比率T1/T2を0.75以下とすると好ましい。
In consideration of the inventors, in consideration of the case where an electronic component such as a semiconductor chip is mounted on the pad portion of the
[実施例3]
図14の構造を有する配線基板(配線基板Dとする)について、反りのシミュレーションを実行した。具体的には、配線基板Dの平面形状は40mm×40mmの矩形状とした。そして、第2の配線部材30の厚さT1を27.5μmに固定し、ソルダーレジスト層40の厚さT2を10μm、15μm、20μm、30μm、40μmに変えた場合の配線基板Dの反りのシミュレーションを実行した。なお、第1の配線部材10Cの厚さも固定であり、絶縁層23、25、及び27の厚さを25μmとしている。各層の弾性率や熱膨張係数は、実施例1と同様である。
[Example 3]
A warping simulation was performed on a wiring board having the structure of FIG. 14 (referred to as wiring board D). Specifically, the planar shape of the wiring board D was a 40 mm × 40 mm rectangular shape. Then, the warp of the wiring board D when the thickness T 1 of the
シミュレーション結果を表3及び図17に示す。表3及び図17に示すように、比率T1/T2が所定値に近くなると配線基板Dの反り量が低減されることが確認された。又、比率T1/T2が所定値より大きい場合には第2の配線部材30側が凸に反る傾向があり、比率T1/T2が所定値より小さい場合には第2の配線部材30側が凹に反る傾向があることが確認された。
The simulation results are shown in Table 3 and FIG. As shown in Table 3 and FIG. 17, it was confirmed that when the ratio T 1 / T 2 is close to a predetermined value, the amount of warping of the wiring board D is reduced. Further, when the ratio T 1 / T 2 is larger than the predetermined value, the
以上、好ましい実施の形態及び実施例について詳説したが、上述した実施の形態及び実施例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及び実施例に種々の変形及び置換を加えることができる。 The preferred embodiments and examples have been described in detail above, but the present invention is not limited to the above-described embodiments and examples, and the above-described embodiments are not deviated from the scope described in the claims. Various modifications and substitutions can be made to the embodiments.
1、1B、1C 配線基板
10、10B、10C 第1の配線部材
11 コア層
11a 一方の面
11b 他方の面
11x 貫通孔
12、14、16、18、22、24、26、28、31、33、35、37、57 配線層
13、15、17、23、25、27、32、34、36 絶縁層
19 貫通配線
29 樹脂部
13x、15x、17x、23x、25x、27x、32x、34x、36x、36y ビアホール
30、30A、30B、30C 第2の配線部材
31a、37a、57a シード層
31b、37b、57b 電解めっき層
40 ソルダーレジスト層
40x、300x、310x 開口部
120、220 金属箔
180 金属層
300、310 レジスト層
DESCRIPTION OF
Claims (10)
前記第1配線層を被覆するように形成された、熱硬化性樹脂からなる第1絶縁層と、
前記第1絶縁層に埋設され、一方の端面が前記第1絶縁層の上面から露出する、ビアホールに金属が充填された第1ビア配線と、
前記第1絶縁層の上面及び第1ビア配線の一方の端面に形成され、前記第1ビア配線を介して前記第1配線層と接続された第2配線層と、
前記第2配線層を被覆するように前記第1絶縁層の上面に形成された、感光性樹脂からなる第2絶縁層と、を有し、
前記第1絶縁層の上面及び第1ビア配線の一方の端面は、何れも研磨された面であり、
前記第1ビア配線の一方の端面は、前記第2配線層と直接接合されており、
前記第2配線層は前記第1配線層よりも配線密度が高く形成されており、
前記第2絶縁層が形成された側に電子部品搭載面が形成された配線基板。 A first wiring layer;
A first insulating layer made of a thermosetting resin, formed to cover the first wiring layer;
A first via wiring buried in the first insulating layer and having one end surface exposed from the upper surface of the first insulating layer, the via hole being filled with metal;
A second wiring layer formed on the upper surface of the first insulating layer and one end face of the first via wiring and connected to the first wiring layer via the first via wiring;
A second insulating layer made of a photosensitive resin, formed on the upper surface of the first insulating layer so as to cover the second wiring layer,
The upper surface of the first insulating layer and the one end surface of the first via wiring are both polished surfaces,
One end face of the first via wiring is directly bonded to the second wiring layer,
The second wiring layer is formed with a wiring density higher than that of the first wiring layer,
A wiring board having an electronic component mounting surface formed on the side on which the second insulating layer is formed.
前記第2配線層は前記第1配線層よりも配線密度が高い複数の配線層の最下層であり、
前記感光性樹脂からなる複数の絶縁層には、夫々ビアホールに金属が充填された第2ビア配線が埋設されている請求項1又は2記載の配線基板。 The second insulating layer is a lowermost layer of a plurality of insulating layers made of the photosensitive resin,
The second wiring layer is a lowermost layer of a plurality of wiring layers having a higher wiring density than the first wiring layer;
3. The wiring board according to claim 1, wherein a second via wiring in which a metal is filled in a via hole is embedded in each of the plurality of insulating layers made of the photosensitive resin.
前記第1配線層は前記コア層の一面側に形成され、
前記第1配線層を被覆するように前記第1絶縁層が前記コア層の一面側に形成され、
第3配線層が前記コア層の他面側に形成され、
前記第3配線層を被覆するように熱硬化性樹脂からなる第3絶縁層が前記コア層の他面側に形成され、
前記第3絶縁層の前記コア層と反対側には感光性樹脂からなるソルダーレジスト層が形成され、
前記コア層には、前記コア層の一面側から他面側に貫通する貫通配線が形成され、
前記第2配線層と前記第3配線層とは、前記第1ビア配線と前記第1配線層と前記貫通配線を介して接続されている請求項1乃至3の何れか一項記載の配線基板。 Having a core layer,
The first wiring layer is formed on one side of the core layer,
The first insulating layer is formed on one side of the core layer so as to cover the first wiring layer;
A third wiring layer is formed on the other side of the core layer;
A third insulating layer made of a thermosetting resin is formed on the other surface side of the core layer so as to cover the third wiring layer;
A solder resist layer made of a photosensitive resin is formed on the side of the third insulating layer opposite to the core layer,
In the core layer, a through wiring penetrating from one surface side of the core layer to the other surface side is formed,
4. The wiring substrate according to claim 1, wherein the second wiring layer and the third wiring layer are connected to the first via wiring, the first wiring layer, and the through wiring. 5. .
前記第2配線層の厚さは1〜3μmであり、ライン/スペースは2μm/2μmである請求項1乃至4の何れか一項記載の配線基板。 The thickness of the first wiring layer is 10-20 μm, the line / space is 20 μm / 20 μm,
5. The wiring board according to claim 1, wherein the second wiring layer has a thickness of 1 to 3 μm and a line / space of 2 μm / 2 μm.
前記第1ビア配線の一方の端面は、前記第2配線層を構成する前記シード層と直接接合されている請求項1乃至5の何れか一項記載の配線基板。 The second wiring layer has a structure in which an electrolytic plating layer is laminated on a seed layer,
6. The wiring board according to claim 1, wherein one end face of the first via wiring is directly bonded to the seed layer constituting the second wiring layer. 7.
前記第2絶縁層及び前記ソルダーレジスト層の熱膨張係数は、前記第1絶縁層及び前記第3絶縁層の熱膨張係数よりも大きい請求項4記載の配線基板。 The thermal expansion coefficient of the first insulating layer and the third insulating layer is larger than the thermal expansion coefficient of the core layer,
The wiring board according to claim 4, wherein thermal expansion coefficients of the second insulating layer and the solder resist layer are larger than thermal expansion coefficients of the first insulating layer and the third insulating layer.
前記ソルダーレジスト層の厚さに対する前記配線部材の厚さの比率は1と等しい、又は、1以下である請求項4又は8記載の配線基板。 The second wiring layer and the second insulating layer constitute a wiring member,
The wiring board according to claim 4 or 8, wherein a ratio of the thickness of the wiring member to the thickness of the solder resist layer is equal to 1 or less than 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014114990A JP6180997B2 (en) | 2013-04-17 | 2014-06-03 | Wiring board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013086953 | 2013-04-17 | ||
JP2013086953 | 2013-04-17 | ||
JP2014114990A JP6180997B2 (en) | 2013-04-17 | 2014-06-03 | Wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013260033A Division JP5558623B1 (en) | 2013-04-17 | 2013-12-17 | Wiring board |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017139563A Division JP6381750B2 (en) | 2013-04-17 | 2017-07-19 | Wiring board, semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014225670A JP2014225670A (en) | 2014-12-04 |
JP6180997B2 true JP6180997B2 (en) | 2017-08-16 |
Family
ID=51416946
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239119A Active JP6169955B2 (en) | 2013-04-17 | 2013-11-19 | Wiring board and manufacturing method thereof |
JP2013260033A Active JP5558623B1 (en) | 2013-04-17 | 2013-12-17 | Wiring board |
JP2014114991A Active JP5654160B2 (en) | 2013-04-17 | 2014-06-03 | Wiring substrate and semiconductor device |
JP2014114990A Active JP6180997B2 (en) | 2013-04-17 | 2014-06-03 | Wiring board |
JP2017139563A Active JP6381750B2 (en) | 2013-04-17 | 2017-07-19 | Wiring board, semiconductor device |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239119A Active JP6169955B2 (en) | 2013-04-17 | 2013-11-19 | Wiring board and manufacturing method thereof |
JP2013260033A Active JP5558623B1 (en) | 2013-04-17 | 2013-12-17 | Wiring board |
JP2014114991A Active JP5654160B2 (en) | 2013-04-17 | 2014-06-03 | Wiring substrate and semiconductor device |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017139563A Active JP6381750B2 (en) | 2013-04-17 | 2017-07-19 | Wiring board, semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (5) | JP6169955B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017228781A (en) * | 2013-04-17 | 2017-12-28 | 新光電気工業株式会社 | Semiconductor device |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6375121B2 (en) * | 2014-02-27 | 2018-08-15 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP6324876B2 (en) * | 2014-07-16 | 2018-05-16 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP6368635B2 (en) * | 2014-12-10 | 2018-08-01 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP6566726B2 (en) | 2015-05-28 | 2019-08-28 | 新光電気工業株式会社 | WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD |
JP6530298B2 (en) | 2015-10-09 | 2019-06-12 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP6690929B2 (en) | 2015-12-16 | 2020-04-28 | 新光電気工業株式会社 | Wiring board, semiconductor device and wiring board manufacturing method |
JP6775315B2 (en) | 2016-04-14 | 2020-10-28 | 新光電気工業株式会社 | Wiring board and its manufacturing method |
JP6612189B2 (en) | 2016-06-24 | 2019-11-27 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP7272527B2 (en) * | 2016-08-26 | 2023-05-12 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | printed circuit board |
KR102571591B1 (en) * | 2016-08-26 | 2023-08-29 | 삼성전기주식회사 | Printed circuit board |
KR102604148B1 (en) * | 2016-10-14 | 2023-11-20 | 삼성전기주식회사 | Printed circuit board and manufacturing the same |
JP7011946B2 (en) * | 2017-10-27 | 2022-01-27 | 京セラ株式会社 | Wiring board |
JP7430481B2 (en) | 2018-05-31 | 2024-02-13 | 新光電気工業株式会社 | Wiring board, semiconductor device, and wiring board manufacturing method |
JP2020088069A (en) | 2018-11-20 | 2020-06-04 | 凸版印刷株式会社 | Semiconductor package substrate and manufacturing method thereof |
EP3975241B1 (en) | 2019-05-23 | 2023-11-29 | Toppan Inc. | Method of producing circuit boards |
KR20210078951A (en) | 2019-12-19 | 2021-06-29 | 삼성전기주식회사 | Substrate with electronic component embedded therein |
WO2022086295A1 (en) * | 2020-10-22 | 2022-04-28 | 엘지이노텍 주식회사 | Circuit board |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69105753T2 (en) * | 1990-11-15 | 1995-05-24 | Ibm | MANUFACTURING METHOD OF A THIN-LAYER MULTIPLE LAYER STRUCTURE. |
JPH08307057A (en) * | 1995-05-10 | 1996-11-22 | Hitachi Ltd | Multilayer interconnection circuit board and its manufacture |
JPH1174651A (en) * | 1997-03-13 | 1999-03-16 | Ibiden Co Ltd | Printed wiring board and its manufacture |
JPH1154928A (en) * | 1997-06-03 | 1999-02-26 | Ngk Spark Plug Co Ltd | Wiring board and its manufacture |
JP3728068B2 (en) * | 1997-07-31 | 2005-12-21 | 京セラ株式会社 | Multilayer wiring board |
US6046503A (en) * | 1997-09-26 | 2000-04-04 | Siemens Aktiengesellschaft | Metalization system having an enhanced thermal conductivity |
JPH11126978A (en) * | 1997-10-24 | 1999-05-11 | Kyocera Corp | Multilayered wiring board |
JP2003069230A (en) * | 2001-08-28 | 2003-03-07 | Kyocera Corp | Thin film multilayer interconnection board |
JP2003243825A (en) * | 2002-02-15 | 2003-08-29 | Sony Corp | Method of manufacturing printed wiring board |
JP2004087623A (en) * | 2002-08-23 | 2004-03-18 | Ngk Spark Plug Co Ltd | Wiring board having alignment structure and its producing process |
JP4119205B2 (en) * | 2002-08-27 | 2008-07-16 | 富士通株式会社 | Multilayer wiring board |
JP2004152915A (en) * | 2002-10-29 | 2004-05-27 | Dainippon Printing Co Ltd | Multilayer wiring substrate and its manufacturing method |
JP4199198B2 (en) * | 2003-01-16 | 2008-12-17 | 富士通株式会社 | Multilayer wiring board and manufacturing method thereof |
JP2004007006A (en) * | 2003-09-16 | 2004-01-08 | Kyocera Corp | Multilayer wiring board |
US8263878B2 (en) * | 2008-03-25 | 2012-09-11 | Ibiden Co., Ltd. | Printed wiring board |
US20100006334A1 (en) * | 2008-07-07 | 2010-01-14 | Ibiden Co., Ltd | Printed wiring board and method for manufacturing the same |
WO2011089936A1 (en) * | 2010-01-22 | 2011-07-28 | 日本電気株式会社 | Substrate with built-in functional element, and wiring substrate |
JP5547615B2 (en) * | 2010-11-15 | 2014-07-16 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP6169955B2 (en) * | 2013-04-17 | 2017-07-26 | 新光電気工業株式会社 | Wiring board and manufacturing method thereof |
-
2013
- 2013-11-19 JP JP2013239119A patent/JP6169955B2/en active Active
- 2013-12-17 JP JP2013260033A patent/JP5558623B1/en active Active
-
2014
- 2014-06-03 JP JP2014114991A patent/JP5654160B2/en active Active
- 2014-06-03 JP JP2014114990A patent/JP6180997B2/en active Active
-
2017
- 2017-07-19 JP JP2017139563A patent/JP6381750B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017228781A (en) * | 2013-04-17 | 2017-12-28 | 新光電気工業株式会社 | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2014225670A (en) | 2014-12-04 |
JP5558623B1 (en) | 2014-07-23 |
JP6169955B2 (en) | 2017-07-26 |
JP6381750B2 (en) | 2018-08-29 |
JP2017228781A (en) | 2017-12-28 |
JP5654160B2 (en) | 2015-01-14 |
JP2014225671A (en) | 2014-12-04 |
JP2014225632A (en) | 2014-12-04 |
JP2014225631A (en) | 2014-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6381750B2 (en) | Wiring board, semiconductor device | |
JP6133227B2 (en) | Wiring board and manufacturing method thereof | |
JP5931547B2 (en) | Wiring board and manufacturing method thereof | |
JP6170832B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
JP6375159B2 (en) | Wiring board, semiconductor package | |
JP5662551B1 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
JP5795415B1 (en) | Wiring board and manufacturing method thereof | |
US9148952B2 (en) | Wiring board | |
JP6158676B2 (en) | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD | |
JP2013214578A (en) | Wiring board and method for manufacturing the same | |
JP6661232B2 (en) | Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device | |
JP2014236188A (en) | Wiring board and manufacturing method therefor | |
JP6594264B2 (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
JP2014082334A (en) | Wiring board and method of manufacturing the same | |
JP2013243227A (en) | Wiring board and method of manufacturing the same | |
JP6244138B2 (en) | Wiring board and method of manufacturing wiring board | |
JP4452650B2 (en) | Wiring board and manufacturing method thereof | |
JP2016063130A (en) | Printed wiring board and semiconductor package | |
JP6341714B2 (en) | Wiring board and manufacturing method thereof | |
JP2018018936A (en) | Wiring board | |
JP7289620B2 (en) | Wiring substrates, laminated wiring substrates, semiconductor devices | |
JP2014049578A (en) | Wiring board and manufacturing method of wiring board | |
JP7148278B2 (en) | Wiring board and its manufacturing method | |
JP6563366B2 (en) | Wiring board and manufacturing method thereof | |
JP6082233B2 (en) | Wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180997 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |