JP6180397B2 - メモリーアクセス装置、メモリーアクセス制御方法 - Google Patents
メモリーアクセス装置、メモリーアクセス制御方法 Download PDFInfo
- Publication number
- JP6180397B2 JP6180397B2 JP2014219478A JP2014219478A JP6180397B2 JP 6180397 B2 JP6180397 B2 JP 6180397B2 JP 2014219478 A JP2014219478 A JP 2014219478A JP 2014219478 A JP2014219478 A JP 2014219478A JP 6180397 B2 JP6180397 B2 JP 6180397B2
- Authority
- JP
- Japan
- Prior art keywords
- access
- buffer
- request
- access request
- margin information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
まず、図1を参照しつつ、本発明の実施形態に係るメモリーアクセス装置10を備える画像処理装置100の概略構成について説明する。画像処理装置100は、メモリーアクセス装置10の適用例の1つである。
次に、図2,3を参照しつつ、メモリーアクセス装置10について説明する。メモリーアクセス装置10は、要求トランザクション入力部1と、アクセス要求分割部2と、複数のキューイングバッファー3と、アクセス要求選択部4と、コマンド発行部5とを備える。
続いて、図3を参照しつつ、前記アクセス要求トランザクションにおける各アクセス要求に対応するコマンドの発行順序の具体例について説明する。図3は、メモリーアクセス装置10におけるSDRAM9への前記アクセスコマンドの発行手順の一例を示すフローチャートである。より具体的には、図3は、アクセス要求選択部4がキューイングバッファー3に存在する複数の前記要求コマンドから前記アクセスコマンドの発行の対象を選択するルールの一例を示す。
まず、アクセス要求選択部4は、複数のキューイングバッファー3に存在する複数の前記要求パケットについてコヒーレンシを維持するという前記制約条件を満たすために必要なコマンド発行順序の制約状況を判定する。そして、アクセス要求選択部4は、次のコマンド発行の対象とするとコヒーレンシが維持されなくなる前記要求パケット(前記アクセス要求)を、以下に示される工程S2〜S9における判定処理および選択処理の対象から除外する。
さらに、アクセス要求選択部4は、複数のキューイングバッファー3のいずれに前記保証パケットが存在するかを判定する。例えば、アクセス要求選択部4は、本工程において、前記保証パケットを記憶するキューイングバッファー3の識別情報のリストと、前記通常パケットを記憶するキューイングバッファー3の識別情報のリストとを作成する。
前記保証パケットが存在する場合、アクセス要求選択部4は、複数のキューイングバッファー3に前記バッファー余裕情報が前記限界状態に至ったと判定された前記保証パケットが存在するか否かを判定する。以下の説明において、前記限界状態であると判定された前記バッファー余裕情報に対応する前記保証パケットのことを限界パケットと称する。
前記限界パケットが存在する場合、アクセス要求選択部4は、キューイングバッファー3に前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じない前記限界パケットが存在するか否かを判定する。前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じない前記限界パケットのことを非競合限界パケットと称する。また、前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じる前記限界パケットのことを競合限界パケットと称する。
前記非競合限界パケットが存在する場合、アクセス要求選択部4は、前記非競合限界パケットをコマンド発行対象として選択する。これに応じて、コマンド発行部5が、選択された前記非競合限界パケットに対応する前記アクセスコマンドをSDRAM9へ発行する。その後、処理が工程S1へ移行される。
前記限界パケットが存在し、かつ、前記非競合限界パケットが存在しない場合、即ち、存在する前記限界パケットの全てが前記競合限界パケットである場合、アクセス要求選択部4は、前記競合限界パケットをコマンド発行対象として選択する。これに応じて、コマンド発行部5が、選択された前記競合限界パケットに対応する前記アクセスコマンドをSDRAM9へ発行する。その後、処理が工程S1へ移行される。
キューイングバッファー3に前記保証パケットが存在し、かつ、前記限界パケットが存在しない場合、アクセス要求選択部4は、キューイングバッファー3に前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じない前記保証パケットが存在するか否かを判定する。前記限界パケット以外の前記保証パケットのうち、前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じないものを非競合保証パケットと称し、その他の前記保証パケットのことを競合保証パケットと称する。
前記非競合保証パケットが存在する場合、アクセス要求選択部4は、前記非競合保証パケットをコマンド発行対象として選択する。これに応じて、コマンド発行部5が、選択された前記非競合保証パケットに対応する前記アクセスコマンドをSDRAM9へ発行する。その後、処理が工程S1へ移行される。
前記保証パケットが存在し、かつ、前記限界パケットが存在せず、かつ、前記非競合保証パケットが存在しない場合、即ち、存在する前記保証パケットの全てが前記競合保証パケットである場合、アクセス要求選択部4は、前記競合保証パケットをコマンド発行対象として選択する。これに応じて、コマンド発行部5が、選択された前記競合保証パケットに対応する前記アクセスコマンドをSDRAM9へ発行する。その後、処理が工程S1へ移行される。
キューイングバッファー3に前記保証パケットが存在しない場合、即ち、キューイングバッファー3に存在する前記要求パケットの全てが前記通常パケットである場合、アクセス要求選択部4は、キューイングバッファー3に前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じない前記通常パケットが存在するか否かを判定する。前記通常パケットのうち、前記直近発行コマンドとの間で前記バンク競合オーバーヘッドが生じないものを非競合通常パケットと称し、その他の前記通常パケットのことを競合通常パケットと称する。
前記非競合通常パケットが存在する場合、アクセス要求選択部4は、前記非競合通常パケットをコマンド発行対象として選択する。これに応じて、コマンド発行部5が、選択された前記非競合通常パケットに対応する前記アクセスコマンドをSDRAM9へ発行する。その後、処理が工程S1へ移行される。
前記保証パケットが存在せず、かつ、前記非競合通常パケットが存在しない場合、即ち、存在する前記通常パケットの全てが前記競合通常パケットである場合、アクセス要求選択部4は、前記競合通常パケットをコマンド発行対象として選択する。これに応じて、コマンド発行部5が、選択された前記競合保証パケットに対応する前記アクセスコマンドをSDRAM9へ発行する。その後、処理が工程S1へ移行される。
メモリーアクセス装置10において、余裕情報更新部33、限界判定部34および滞留時間計時部35のうちの一部または全部が、キューイングバッファー3とは別個に設けられることが考えられる。例えば、限界判定部34および滞留時間計時部35のうちの一部または全部が、アクセス要求選択部4に含まれることなどが考えられる。
2 :アクセス要求分割部
3 :キューイングバッファー
4 :アクセス要求選択部(選択部)
5 :コマンド発行部
9 :SDRAM(メモリー)
10 :メモリーアクセス装置
20 :スキャン部
30 :スキャン制御部
31 :パケット記憶部
32 :余裕情報記憶部
33 :余裕情報更新部
34 :限界判定部
35 :滞留時間計時部
40 :プリント部
50 :プリント制御部
60 :通信制御部
70 :画像処理部
80 :バス
81 :リードデータバッファー
82 :ライトデータバッファー
100 :画像処理装置
800 :サイドバンド信号線
Claims (5)
- 複数のバンクに区分されているとともに前記バンク各々が複数のページに区分されたデータ記憶領域を有するメモリーに対してアクセスコマンドを発行するメモリーアクセス装置であって、
複数のマスター各々から入力される前記メモリーに対するアクセス要求を一時記憶するキューイングバッファーと、
前記アクセス要求の要求元のデータバッファーにおけるデータのリード処理またはライト処理の余裕状況を示すバッファー余裕情報を前記要求元から取得するバッファー余裕情報取得部と、
前記バッファー余裕情報が取得されてからの経過時間に応じて前記バッファー余裕情報を更新する余裕情報更新部と、
前記要求元各々の前記バッファー余裕情報が予め定められた限界状態に至ったか否かを判定する限界判定部と、
前記キューイングバッファーに存在する前記アクセス要求の中からキャッシュコヒーレンシの維持を制約条件とする順番で1つずつ前記アクセス要求を選択する選択部と、
前記選択部により順次選択される前記アクセス要求に対応するアクセスコマンドを前記メモリーへ発行するコマンド発行部と、を備え、
前記選択部は、
前記キューイングバッファーにそれぞれ前記バッファー余裕情報に対応する複数の前記アクセス要求が存在する場合に、前記限界状態に至ったと判定された前記バッファー余裕情報に対応する第1アクセス要求を前記限界状態に至っていないと判定された前記バッファー余裕情報に対応する第2アクセス要求よりも優先して選択する第1選択部と、
前記キューイングバッファーに前記第1アクセス要求が存在せず、かつ、複数の前記第2アクセス要求が存在する場合に、直近に発行された前記アクセスコマンドとの間でバンク競合によるオーバーヘッドが生じない前記第2アクセス要求を前記バンク競合によるオーバーヘッドが生じる前記第2アクセス要求よりも優先して選択する第2選択部と、を含む、メモリーアクセス装置。 - 前記第1選択部は、前記キューイングバッファーに複数の前記第1アクセス要求が存在する場合に、前記バンク競合によるオーバーヘッドが生じない前記第1アクセス要求を前記バンク競合によるオーバーヘッドが生じる前記第1アクセス要求よりも優先して選択する、請求項1に記載のメモリーアクセス装置。
- 前記第2選択部は、前記キューイングバッファーに前記バンク競合によるオーバーヘッドが生じない前記第2アクセス要求が複数存在する場合に、前記限界状態により近い前記バッファー余裕情報に対応する前記第2アクセス要求を優先して選択する、請求項1または請求項2に記載のメモリーアクセス装置。
- 前記選択部は、前記キューイングバッファーに前記バッファー余裕情報取得部に対して前記バッファー余裕情報を提供した前記要求元からの前記アクセス要求と前記バッファー余裕情報を提供しなかった前記要求元からの前記アクセス要求とが存在する場合に、前記バッファー余裕情報を提供した前記要求元からの前記アクセス要求を前記バッファー余裕情報を提供しなかった前記要求元からの前記アクセス要求よりも優先して選択する、請求項1から請求項3のいずれか1項に記載のメモリーアクセス装置。
- 複数のバンクに区分されているとともに前記バンク各々が複数のページに区分されたデータ記憶領域を有するメモリーに対してアクセスコマンドを発行する際に、複数のマスター各々から入力される前記メモリーに対するアクセス要求を一時記憶するキューイングバッファーを参照し、前記アクセス要求に対応する前記アクセスコマンドを前記メモリーに発行する順序を制御するメモリーアクセス制御方法であって、
前記アクセス要求の要求元のデータバッファーにおけるデータのリード処理またはライト処理の余裕状況を示すバッファー余裕情報を前記要求元から取得する工程と、
前記バッファー余裕情報が取得されてからの経過時間に応じて前記バッファー余裕情報を更新する工程と、
前記要求元各々の前記バッファー余裕情報が予め定められた限界状態に至ったか否かを判定する工程と、
前記キューイングバッファーに存在する前記アクセス要求の中からキャッシュコヒーレンシの維持を制約条件とする順番で1つずつ前記アクセス要求を選択する工程と、
前記選択部により順次選択される前記アクセス要求に対応するアクセスコマンドを前記メモリーへ発行する工程と、を有し、
前記アクセス要求を選択する工程は、
前記キューイングバッファーに複数の前記アクセス要求が存在する場合に、前記限界状態に至ったと判定された前記バッファー余裕情報に対応する第1アクセス要求を前記限界状態に至っていないと判定された前記バッファー余裕情報に対応する第2アクセス要求よりも優先して選択する工程と、
前記キューイングバッファーに前記第1アクセス要求が存在せず、かつ、複数の前記第2アクセス要求が存在する場合に、直近に発行された前記アクセスコマンドとの間でバンク競合によるオーバーヘッドが生じない前記第2アクセス要求を前記バンク競合によるオーバーヘッドが生じる前記第2アクセス要求よりも優先して選択する工程と、を含む、メモリーアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219478A JP6180397B2 (ja) | 2014-10-28 | 2014-10-28 | メモリーアクセス装置、メモリーアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014219478A JP6180397B2 (ja) | 2014-10-28 | 2014-10-28 | メモリーアクセス装置、メモリーアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016085683A JP2016085683A (ja) | 2016-05-19 |
JP6180397B2 true JP6180397B2 (ja) | 2017-08-16 |
Family
ID=55973104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014219478A Expired - Fee Related JP6180397B2 (ja) | 2014-10-28 | 2014-10-28 | メモリーアクセス装置、メモリーアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6180397B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019043822A1 (ja) * | 2017-08-30 | 2019-03-07 | オリンパス株式会社 | メモリアクセス装置、画像処理装置、および撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2912609B2 (ja) * | 1997-05-02 | 1999-06-28 | 松下電器産業株式会社 | 複数アドレス保持記憶装置 |
JP3615478B2 (ja) * | 2000-10-25 | 2005-02-02 | 京セラミタ株式会社 | メモリアクセス調停方法 |
JP5428687B2 (ja) * | 2009-09-14 | 2014-02-26 | 株式会社リコー | メモリ制御装置 |
-
2014
- 2014-10-28 JP JP2014219478A patent/JP6180397B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016085683A (ja) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5666722B2 (ja) | メモリ・インターフェース | |
US9330025B2 (en) | Information processing apparatus, memory control apparatus, and control method thereof | |
JP5565204B2 (ja) | データ転送装置、データ転送方法およびプログラム、ならびに、画像形成装置 | |
US20100058001A1 (en) | Distributed shared memory multiprocessor and data processing method | |
JP6180398B2 (ja) | メモリーアクセス装置 | |
JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
JP6180397B2 (ja) | メモリーアクセス装置、メモリーアクセス制御方法 | |
US11354263B2 (en) | Bus system permitting parallel access by a master to a plurality of slaves and method of controlling the same | |
JP6233287B2 (ja) | メモリーアクセス装置、画像処理装置 | |
JP2007333892A (ja) | メモリ制御装置、バス制御装置及び表示デバイス制御システム | |
JP5233541B2 (ja) | メモリ制御回路、電子機器制御装置、および、複合機 | |
JP5569598B2 (ja) | データ書き込み制御装置、データ書き込み制御方法及び情報処理装置 | |
JP5623150B2 (ja) | 電子機器及びその制御方法 | |
JP5540979B2 (ja) | 半導体集積回路、情報記憶方法 | |
JP4163487B2 (ja) | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 | |
JP2010061498A (ja) | メモリ制御装置、半導体試験装置およびメモリ制御方法 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP2021190002A (ja) | 情報処理装置及びプログラム | |
JP6575194B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP4203337B2 (ja) | メモリアービタ及びメモリ制御装置 | |
JP5104402B2 (ja) | メモリアクセス制御装置 | |
JP6119997B2 (ja) | データ処理装置、データ処理装置の制御方法 | |
JP2005316546A (ja) | メモリコントローラ | |
JP2014229191A (ja) | メモリコントローラ、メモリ制御方法、およびプログラム | |
JP2011013812A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6180397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |