JP6178622B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6178622B2 JP6178622B2 JP2013113660A JP2013113660A JP6178622B2 JP 6178622 B2 JP6178622 B2 JP 6178622B2 JP 2013113660 A JP2013113660 A JP 2013113660A JP 2013113660 A JP2013113660 A JP 2013113660A JP 6178622 B2 JP6178622 B2 JP 6178622B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- lead
- thickness direction
- additional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
特許文献1には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、いわゆる三端子レギュレータと称される半導体装置である。この半導体装置は、ディスク部に搭載されたチップを備えている。このチップは、三端子レギュレータとしての電気的な機能を果たす電子部品である。このチップには、3つのリードが導通している。このうち2つのリードは、ワイヤを介して導通しており、他の1つのリードは、上記ディスク部を介して導通している。上記ディスク部および上記チップは、封止樹脂によって覆われている。上記3つのリードは、その一部ずつが上記封止樹脂から突出している。上記3つのリードの突出部分は、この半導体装置を実装するための端子部として用いられる。
三端子レギュレータは、単に所定の電圧を出力する機能を果たす。これに対し、たとえばスイッチングレギュレータと称される半導体装置のように、より高効率な変換やより高精度な制御が期待されるものが種々提案されている。すなわち、従来の三端子レギュレータが果たす機能に加えて付加的な機能を備えることが半導体装置として求められている。この付加的な機能を実現するには、半導体装置にさらに多様な電子部品を内蔵する必要がある。そして、これらの電子部品の内蔵に対応して、上記リードを適切に配置することが求められる。しかしながら、多様な電子部品を半導体装置の内部において配置しつつ、上記リードを確実に固定することは両立が困難である。 The three-terminal regulator simply functions to output a predetermined voltage. On the other hand, various types of devices that are expected to perform more efficient conversion and more accurate control, such as a semiconductor device called a switching regulator, have been proposed. That is, a semiconductor device is required to have an additional function in addition to the function performed by the conventional three-terminal regulator. In order to realize this additional function, it is necessary to incorporate more various electronic components in the semiconductor device. Then, it is required to appropriately arrange the leads corresponding to the incorporation of these electronic components. However, it is difficult to simultaneously secure the leads while arranging various electronic components inside the semiconductor device.
本発明は、上記した事情のもとで考え出されたものであって、複数の電子部品を適切に内蔵しつつ、より確実にリードを固定することが可能な半導体装置を提供することをその課題とする。 The present invention has been conceived under the circumstances described above, and it is an object of the present invention to provide a semiconductor device capable of more reliably fixing leads while appropriately incorporating a plurality of electronic components. Let it be an issue.
本発明によって提供される半導体装置は、厚さ方向に離間する表面および裏面を有する基材、およびこの基材の上記表面側に形成された配線パターン、を具備する基板と、上記基板の上記表面に搭載された複数の電子部品と、上記基板の少なくとも一部および上記複数の電子部品を覆う封止樹脂と、を備えた半導体装置であって、上記配線パターンは、1以上のリード用パッドを有しており、上記封止樹脂に覆われるとともに上記リード用パッドに接合された接合部、上記封止樹脂から突出した端子部、および上記接合部および上記端子部の間に介在し、かつ上記厚さ方向において上記基板の上記表面から離間するように延びる退避部、を有する1以上のリードを備えることを特徴としている。 The semiconductor device provided by the present invention includes a substrate comprising a base material having a surface and a back surface that are spaced apart in the thickness direction, and a wiring pattern formed on the surface side of the base material, and the surface of the substrate A semiconductor device comprising: a plurality of electronic components mounted on the substrate; and a sealing resin that covers at least a part of the substrate and the plurality of electronic components, wherein the wiring pattern includes one or more lead pads. And having a joint portion covered with the sealing resin and joined to the lead pad, a terminal portion protruding from the sealing resin, and interposed between the joint portion and the terminal portion, and One or more leads having a retracting portion extending so as to be separated from the surface of the substrate in the thickness direction are provided.
本発明の好ましい実施の形態においては、上記リードは、上記退避部と上記端子部との間に介在し、上記基板から上記厚さ方向に離間するとともに、上記封止樹脂に覆われた離間部を有する。 In a preferred embodiment of the present invention, the lead is interposed between the retracting portion and the terminal portion, and is separated from the substrate in the thickness direction and is covered with the sealing resin. Have
本発明の好ましい実施の形態においては、上記離間部が、上記厚さ方向視において上記複数の電子部品のいずれかと重なる。 In a preferred embodiment of the present invention, the spacing portion overlaps one of the plurality of electronic components as viewed in the thickness direction.
本発明の好ましい実施の形態においては、上記リードは、上記接合部を挟んで上記退避部とは反対側に位置し、かつ上記厚さ方向において上記基板の上記表面から離間するように延びる追加の退避部を有する。 In a preferred embodiment of the present invention, the lead is located on an opposite side to the retracting portion with the joint portion interposed therebetween, and an additional portion that extends away from the surface of the substrate in the thickness direction. It has a retracting part.
本発明の好ましい実施の形態においては、上記端子部は、屈曲部を有する。 In a preferred embodiment of the present invention, the terminal portion has a bent portion.
本発明の好ましい実施の形態においては、上記リードは、上記接合部を挟んで上記端子部とは反対側に上記封止樹脂から突出した追加の端子部を有する。 In a preferred embodiment of the present invention, the lead has an additional terminal portion protruding from the sealing resin on the side opposite to the terminal portion with the joint portion interposed therebetween.
本発明の好ましい実施の形態においては、上記追加の端子部は、屈曲部を有する。 In a preferred embodiment of the present invention, the additional terminal portion has a bent portion.
本発明の好ましい実施の形態においては、上記リードは、上記追加の退避部と上記追加の端子部との間に介在し、上記基板から上記厚さ方向に離間するとともに、上記封止樹脂に覆われた追加の離間部を有する。 In a preferred embodiment of the present invention, the lead is interposed between the additional retracting portion and the additional terminal portion, is separated from the substrate in the thickness direction, and is covered with the sealing resin. With additional spaced apart.
本発明の好ましい実施の形態においては、上記追加の離間部が、上記厚さ方向視において上記複数の電子部品のいずれかと重なる。 In a preferred embodiment of the present invention, the additional spacing portion overlaps any one of the plurality of electronic components in the thickness direction view.
本発明の好ましい実施の形態においては、上記離間部は、上記接合部と上記端子部とが離間する方向および上記厚さ方向のいずれとも直角である方向に延びる部位を有する迂回部が形成されている。 In a preferred embodiment of the present invention, the separation portion is formed with a detour portion having a portion extending in a direction perpendicular to both the direction in which the joint portion and the terminal portion are separated from each other and the thickness direction. Yes.
本発明の好ましい実施の形態においては、上記迂回部は、上記厚さ方向視においてコの字状である。 In a preferred embodiment of the present invention, the detour portion has a U-shape when viewed in the thickness direction.
本発明の好ましい実施の形態においては、上記追加の離間部は、上記接合部と上記追加の端子部とが離間する方向および上記厚さ方向のいずれとも直角である方向に延びる部位を有する追加の迂回部が形成されている。 In a preferred embodiment of the present invention, the additional spacing portion has an additional portion having a portion extending in a direction in which the joining portion and the additional terminal portion are separated from each other and in a direction perpendicular to both the thickness directions. A detour part is formed.
本発明の好ましい実施の形態においては、上記追加の迂回部は、上記厚さ方向視においてコの字状である。 In a preferred embodiment of the present invention, the additional bypass portion has a U-shape when viewed in the thickness direction.
本発明の好ましい実施の形態においては、3つの上記リードを備えており、上記配線パターンは、3つの上記リード用パッドを有している。 In a preferred embodiment of the present invention, three leads are provided, and the wiring pattern has three lead pads.
本発明の好ましい実施の形態においては、上記3つのリードの上記接合部は、上記厚さ方向視において三角配置とされている。 In a preferred embodiment of the present invention, the joint portions of the three leads are arranged in a triangle when viewed in the thickness direction.
本発明の好ましい実施の形態においては、上記3つのリードは、互いに平行である。 In a preferred embodiment of the present invention, the three leads are parallel to each other.
本発明の好ましい実施の形態においては、上記リードは、上記接合部を挟んで上記端子部と反対側に位置し、かつ上記封止樹脂に覆われた被覆端部を有する。 In a preferred embodiment of the present invention, the lead has a coated end portion that is located on the opposite side of the terminal portion with the joint portion interposed therebetween and is covered with the sealing resin.
本発明の好ましい実施の形態においては、互いの上記端子部が反対側に突出し、かつ各々が上記被覆端部を2つの上記リードを備えており、上記2つのリードの上記被覆端部が向かい合っている。 In a preferred embodiment of the present invention, each of the terminal portions protrudes to the opposite side, and each of the covering ends includes the two leads, and the covering ends of the two leads face each other. Yes.
本発明の好ましい実施の形態においては、上記複数の電子部品は、IC素子を含んでおり、上記リードは、上記厚さ方向視において上記IC素子の少なくとも一部と重なる遮蔽部を有する。 In a preferred embodiment of the present invention, the plurality of electronic components include an IC element, and the lead has a shielding portion that overlaps at least a part of the IC element when viewed in the thickness direction.
本発明の好ましい実施の形態においては、上記遮蔽部は、上記厚さ方向視において上記IC素子のすべてと重なる。 In a preferred embodiment of the present invention, the shielding portion overlaps all of the IC elements when viewed in the thickness direction.
本発明の好ましい実施の形態においては、上記基材は、金属からなり、上記基板は、上記基材と上記配線パターンとの間に介在する絶縁層を有する。 In a preferred embodiment of the present invention, the substrate is made of metal, and the substrate has an insulating layer interposed between the substrate and the wiring pattern.
本発明の好ましい実施の形態においては、上記基材は、セラミックスからなる。 In preferable embodiment of this invention, the said base material consists of ceramics.
本発明によれば、上記複数の電子部品が上記基板に実装されている。これにより、上記半導体装置の機能をさらに高めるために必要な上記電子部品を比較的自由に搭載することができる。また、上記基板の上記リード用パッドには、上記リードの上記接合部が接合されている。この接合部と上記端子部との間には、上記退避部が介在している。上記退避部は、上記基板の上記表面から離間するように延びているため、上記端子部を引っ張るような力が上記リードに加わった場合、上記退避部が上記封止樹脂に強く接する状態となるものの、上記接合部に過大な力が作用することを回避することができる。したがって、上記半導体装置に上記複数の電子部品を適切に内蔵しつつ、より確実に上記リードを固定することができる。 According to the present invention, the plurality of electronic components are mounted on the substrate. As a result, the electronic components necessary for further enhancing the function of the semiconductor device can be mounted relatively freely. Further, the joint portion of the lead is joined to the lead pad of the substrate. The retracting portion is interposed between the joint portion and the terminal portion. Since the retracting portion extends away from the surface of the substrate, when the force that pulls the terminal portion is applied to the lead, the retracting portion is in strong contact with the sealing resin. However, it is possible to avoid an excessive force from acting on the joint. Therefore, the lead can be more reliably fixed while appropriately incorporating the plurality of electronic components in the semiconductor device.
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the drawings.
図1〜図3は、本発明の第1実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、基板1、複数の電子部品2、3つのリード3、および封止樹脂4を備えている。半導体装置A1は、たとえばスイッチングレギュレータとして構成されており、入力電力を所定の使用の出力電力に変換して出力する機能を果たす。
1 to 3 show a semiconductor device according to a first embodiment of the present invention. The semiconductor device A1 of this embodiment includes a
図1は、半導体装置A1の斜視図であり、図2は、半導体装置A1の平面図である。なお、図1および図2においては、理解の便宜上、封止樹脂4を想像線で示している。図3は、図2のIII−III線に沿うzx平面における断面図である。
FIG. 1 is a perspective view of the semiconductor device A1, and FIG. 2 is a plan view of the semiconductor device A1. In FIG. 1 and FIG. 2, the sealing
基板1は、基材11、絶縁層12および配線パターン13を備えている。基板1は、たとえば矩形板状である。図1および図2においては、理解の便宜上、基材11、絶縁層12および配線パターン13の区別を省略して示している。
The
基材11は、本実施形態においては金属からなり、たとえばAlからなる。基材11は、z方向に離間する表面111および裏面112を有している。なお、基板1は、そのほとんどを基材11が占めるため、本発明においては、表面111および裏面112は、基材11の面を指すとともに、基板1の面を指すものとして用いる。
In the present embodiment, the
絶縁層12は、基材11の表面に形成されており、絶縁材料からなる。絶縁材料としては、絶縁性樹脂などが挙げられる。
The insulating
配線パターン13は、絶縁層12上に形成されており、便宜上表面111に形成されたものとして観念される。配線パターン13は、たとえばCu,Ni,Auからなる複数のめっき層が積層されたものである。配線パターン13は、3つのパッド131を有している。パッド131は、本発明で言うリード用パッドに相当する。これらの3つのパッド131は、z方向視において三角形をなすように配置されている。2つのパッド131がx方向において同じ位置にあり、かつy方向に離間配置されている。残りの1つのパッド131は、x方向において2つのパッド131と離間しており、かつy方向において2つのパッドの間に位置している。各パッド131は、たとえばx方向を長手方向とする長く形状とされている。
The
また、配線パターン13は、パッド131以外に、複数の電子部品2を実装するための複数のパッドやこれらを適宜導通させる導通経路を有する。
In addition to the
複数の電子部品2は、半導体装置A1にたとえばスイッチングレギュレータとしての機能を実現するためのものである。複数の電子部品2は、複数のディスクリート電子部品21とIC素子22とを含んでいる。複数のディスクリート電子部品21は、たとえばコイル、ダイオード、コンデンサ、抵抗器などであり、スイッチングレギュレータを構成する電気回路において、電気的に単機能を果たすものである。IC素子22は、スイッチング機能を担うものである。IC素子22は、一般的なディスクリート電子部品21よりも大であり、特にz方向視(平面視)寸法が大である。
The plurality of
3つのリード3は、複数の電子部品2への入力電力の供給および出力電力の出力を行うためのものであり、Fe,Ni,Cuなどの金属からなり、必要に応じてその表面にめっき層が設けられている。本実施形態においては、3つのリード3は、y方向に互いに離間しており、x方向にほぼ沿った姿勢で互いに平行に配置されている。本実施形態においては、リード3は、x方向に延びる部分について、z方向を厚さ方向とし、y方向を幅方向とする断面が扁平な矩形状の帯状とされているが、リード3の断面形状はこれに限定されない。リード3の断面形状は、正方形状、円形などであってもよい。
The three leads 3 are for supplying input power to a plurality of
各リード3は、接合部31、端子部321、端子部322、退避部331、退避部332、離間部341および離間部342を有している。なお、端子部322は、本発明で言う追加の端子部に相当し、退避部332は、本発明で言う追加の退避部に相当し、離間部342は、追加の離間部に相当する。
Each
接合部31は、基板1の配線パターン13のパッド131にたとえばはんだ5を介して接合された部分である。本実施形態においては、接合部31は、x方向に沿って延びている。
The
端子部321は、封止樹脂4からx方向一方側(図中左方側)に突出する部位であり、半導体装置A1を回路基板などに実装するために用いられる。図3によく表れているように、本実施形態においては、端子部321は、屈曲部を有する形状とされている。これにより、端子部321は、z方向において封止樹脂4よりも突出した部位を有する形状となっている。
The
退避部331は、接合部31および端子部321の間に介在しており、z方向において基板1の表面111から離間するように延びている。本実施形態においては、退避部331の一端が接合部31に直接繋がっている。また、退避部331は、z方向に平行に延びている。退避部331は、封止樹脂4に覆われている。
The retracting
離間部341は、退避部331と端子部321との間に介在しており、基板1からz方向に離間している。本実施形態においては、離間部341は、x方向に沿って直状に延びる形状とされており、基板1の表面111に対してほぼ平行である。また、離間部341は、退避部331および端子部321と直接繋がっている。離間部341は、封止樹脂4に覆われている。また、y方向において中央にあるリード3においては、離間部341は、複数の電子部品2のいずれかとz方向視において重なっている。
The
端子部322は、封止樹脂4から端子部321とは反対側であるx方向他方側(図中右方側)に突出する部位である。端子部322は、半導体装置A1を回路基板などに実装するために用いられる。ただし、端子部322は、端子部321と導通しているため、端子部321が回路基板に導通接合された場合、端子部322を回路基板に導通接合することは、必須ではない。この意味において、端子部322を本発明で言う追加の端子部に該当すると言える。図3によく表れているように、本実施形態においては、端子部322は、屈曲部を有する形状とされている。これにより、端子部322は、z方向において封止樹脂4よりも突出した部位を有する形状となっている。端子部322のz方向に突出した部位は、端子部321のz方向に突出した部位とz方向における位置がほぼ同じである。
The
退避部332は、接合部31および端子部322の間に介在しており、z方向において基板1の表面111から離間するように延びている。本実施形態においては、退避部332の一端が接合部31に直接繋がっている。また、退避部332は、z方向に平行に延びている。退避部332は、封止樹脂4に覆われている。
The retracting
離間部342は、退避部332と端子部322との間に介在しており、基板1からz方向に離間している。本実施形態においては、離間部342は、x方向に沿って直状に延びる形状とされており、基板1の表面111に対してほぼ平行である。また、離間部342は、退避部332および端子部322と直接繋がっている。離間部342は、封止樹脂4に覆われている。また、y方向において両側にある2つのリード3においては、離間部342は、複数の電子部品2のいずれかとz方向視において重なっている。
The
封止樹脂4は、基板1および複数の電子部品2と、3つのリード3の一部ずつとを覆っている。封止樹脂4は、たとえば黒色のエポキシ樹脂からなり、本実施形態においては、偏平な直方体とされている。
The sealing
次に、半導体装置A1の製造方法の一例について、図4〜図6を参照しつつ以下に説明する。 Next, an example of a manufacturing method of the semiconductor device A1 will be described below with reference to FIGS.
図4は、半導体装置A1の製造に用いられるリードフレーム30を示している。リードフレーム30は、複数のリード301と2つのフレーム302とを備えている。同図においては、1つの半導体装置A1を製造するために必要な本数のリード301を示しているが、図中y方向においてさらに多数のリード301を配置することにより、複数の半導体装置A1を順次製造する手法が、製造効率向上の観点から好ましい。
FIG. 4 shows a
2つのフレーム302は、y方向に延びる帯状であり、たとえば金属からなる。2つのフレーム302には、複数のリード301が繋がっている。各フレーム302には、複数の開孔303が形成されている。複数の開孔303は、リードフレーム30をy方向にいわゆる順送りするために用いられる。
The two
次いで、図5に示すように、リード3に加工を施すことにより、リード3において接合部31、端子部321、端子部322、退避部331、退避部332、離間部341および離間部342となる部位を形成する。この加工は、たとえば所定の金型を用いて各リード3を部分的に折り曲げ加工あるいは深絞り加工を施すことによってなされる。
Next, as shown in FIG. 5, by processing the
次いで、図6に示すように、基板1に複数の電子部品2を実装した中間品を用意する。そして、たとえば、基板1のパッド131にはんだペースト(図示略)を塗布した後に、各パッド131に各リード301の接合部31を当接させるように、リードフレーム30と上記中間品とを近接させる。この際、上記中間品の安定した保持を実現するために、図中のz方向下方を実際の鉛直方向上方に沿わせた姿勢で製造を行なってもよい。この後は、上記はんだペーストを硬化させ、封止樹脂4の製造およびリード301の切断などの工程を経ることにより、半導体装置A1が得られる。
Next, as shown in FIG. 6, an intermediate product in which a plurality of
次に、半導体装置A1の作用について説明する。 Next, the operation of the semiconductor device A1 will be described.
本実施形態によれば、複数の電子部品2が基板1に実装されている。これにより、半導体装置A1の機能をさらに高めるために必要な電子部品2を比較的自由に搭載することができる。また、基板1のパッド131には、リード3の接合部31が接合されている。この接合部31と端子部321との間には、退避部331が介在している。退避部331は、基板1の表面111から離間するように延びているため、端子部321を引っ張るような力がリード3に加わった場合、退避部331が封止樹脂4に強く接する状態となるものの、接合部31に過大な力が作用することを回避することができる。したがって、半導体装置A1に複数の電子部品2を適切に内蔵しつつ、より確実にリード3を固定することができる。
According to the present embodiment, a plurality of
リード3が、離間部341を有することにより、基板1の表面111付近に電子部品2を搭載するスペースを確保することができる。離間部341と電子部品2とが、z方向視において重なる配置は、半導体装置A1の小型化に有利である。
Since the
リード3が、接合部31を挟んで端子部321とは反対側に突出した端子部322を有することにより、端子部321および端子部322によって封止樹脂4を両側からバランスよく支えることが可能である。
Since the
また、接合部31と端子部322との間には、退避部332が介在している。退避部332は、基板1の表面111から離間するように延びているため、端子部322を引っ張るような力がリード3に加わった場合、退避部332が封止樹脂4に強く接する状態となるものの、接合部31に過大な力が作用することを回避することができる。
Further, a retracting
端子部321および端子部322が、屈曲部を有することにより、半導体装置A1をいわゆる面実装タイプの半導体装置として構成することができる。
Since the
リード3が、離間部342を有することにより、基板1の表面111付近に電子部品2を搭載するスペースを確保することができる。離間部342と電子部品2とが、z方向視において重なる配置は、半導体装置A1の小型化に有利である。
Since the
3つのリードの接合部31をz方向視において三角配置とすることにおり、たとえば図6に示す工程においてリードフレーム30と基板1および複数の電子部品からなる中間品とをバランスよく仮固定することができる。
The
基材11が、Alなどの金属からなることにより、複数の電子部品2からの熱を速やかに伝達することができる。
When the
図7〜図16は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 7 to 16 show other embodiments of the present invention. In these drawings, the same or similar elements as those in the above embodiment are denoted by the same reference numerals as those in the above embodiment.
図7〜図9は、本発明の第2実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2においては、リード3の構成が上述した実施形態と異なっている。図7は、半導体装置A2の斜視図であり、図8は、半導体装置A2の平面図である。なお、図7および図8においては、理解の便宜上、封止樹脂4を想像線で示している。図9は、リード3の離間部341および離間部342を通るxy平面における断面図である。
7 to 9 show a semiconductor device according to the second embodiment of the present invention. In the semiconductor device A2 of this embodiment, the configuration of the
本実施形態においては、リード3の離間部341に、迂回部351が形成されている。迂回部351は、z方向視においてコの字状とされている。迂回部351は、x方向およびy方向に対して平行であり、すなわち基板1の表面111に対して平行である。迂回部351は、y方向に沿って延びる2つの部位を有している。換言すると、この部位は、接合部31と端子部321とが離間する方向であるx方向および基板1の厚さ方向であるz方向のいずれとも直角である方向に延びていると言える。迂回部351は、封止樹脂4によって覆われている。
In the present embodiment, a
また、リード3の離間部342に、迂回部352が形成されている。迂回部352は、z方向視においてコの字状とされている。迂回部352は、x方向およびy方向に対して平行であり、すなわち基板1の表面111に対して平行である。迂回部352は、y方向に沿って延びる2つの部位を有している。換言すると、この部位は、接合部31と端子部322とが離間する方向であるx方向および基板1の厚さ方向であるz方向のいずれとも直角である方向に延びていると言える。迂回部352は、封止樹脂4によって覆われている。なお、迂回部352は、本発明で言う追加の迂回部に相当する。
Further, a
このような実施形態によっても、半導体装置A2に複数の電子部品2を適切に内蔵しつつ、より確実にリード3を固定することができる。また、リード3が迂回部351を有することにより、端子部321を引っ張るような外力が作用した場合に、迂回部351のうちy方向に延びる部分が封止樹脂4に圧接されることとなり、接合部31に外力が及ぶことを回避することができる。迂回部351がz方向視コの字状であり、z方向には突出しない形状であることにより、迂回部351と基板1との間の空間を電子部品2の実装スペースとして利用することができる。また、リード3が迂回部352を有することにより、端子部322を引っ張るような外力が作用した場合に、迂回部352のうちy方向に延びる部分が封止樹脂4に圧接されることとなり、接合部31に外力が及ぶことを回避することができる。迂回部352がz方向視コの字状であり、z方向には突出しない形状であることにより、迂回部352と基板1との間の空間を電子部品2の実装スペースとして利用することができる。
Also according to such an embodiment, the
図10および図11は、本発明の第3実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3においては、y方向中央に位置するリード3の構成が上述した実施形態と異なっている。図10は、半導体装置A3の斜視図であり、図11は、半導体装置A3の平面図である。なお、図10および図11においては、理解の便宜上、封止樹脂4を想像線で示している。
10 and 11 show a semiconductor device according to the third embodiment of the present invention. In the semiconductor device A3 of the present embodiment, the configuration of the
本実施形態においては、3つのリード3のうちy方向中央に位置するリード3が、遮蔽部37を有している。遮蔽部37は、離間部341の一部が部分的に拡幅された部位である。本実施形態においては、遮蔽部37は、基板1に平行な矩形状とされている。遮蔽部37は、z方向視においてIC素子22と重なっている。さらに本実施形態においては、遮蔽部37は、z方向視においてIC素子22のすべてと重なっている。
In the present embodiment, of the three
このような実施形態によっても、半導体装置A3に複数の電子部品2を適切に内蔵しつつ、より確実にリード3を固定することができる。また、遮蔽部37がIC素子22と重なる構成であることにより、IC素子22は、遮蔽部37と基板1とに挟まれている。これにより、IC素子22から発せられる電磁波が、ノイズとなって半導体装置A1外に放出されることを抑制することができる。遮蔽部37がIC素子22のすべてと重なる構成は、ノイズ防止に好適である。
Also according to such an embodiment, the
図12および図13は、本発明の第4実施形態に基づく半導体装置を示している。本実施形態の半導体装置A4においては、リード3の構成が上述した実施形態と異なっている。図12は、半導体装置A4の斜視図であり、図13は、図12のXIII−XIII線に沿うzx平面における断面図である。
12 and 13 show a semiconductor device according to the fourth embodiment of the present invention. In the semiconductor device A4 of this embodiment, the configuration of the
本実施形態においては、各リード3は、接合部31、端子部321、退避部331、退避部332、離間部341、離間部342、迂回部351および被覆端部36を有する。すなわち、上述した実施形態における端子部322を有さない構成とされている。
In the present embodiment, each
被覆端部36は、離間部342のx方向端であり、封止樹脂4によって覆われている。このような構成により、リード3は、端子部321のみが封止樹脂4から突出するものとされている。
The covering
本実施形態においては、端子部321は、屈曲部を有さない直状とされている。また、3つのリード3の端子部321は、互いに平行とされており、x方向において同じ側に突出している。このような3つの端子部321を備える半導体装置A4の外観は、従来の三端子レギュレータと同様の外観である。
In the present embodiment, the
半導体装置A4をたとえば回路基板に実装する際には、3つの端子部321を回路基板に設けられた貫通孔に挿通させることができる。また、図示された状態から端子部321を折り曲げることにより、封止樹脂4および基板1を回路基板に沿わせた姿勢としてもよい。
For example, when the semiconductor device A4 is mounted on a circuit board, the three
このような実施形態によっても、半導体装置A4に複数の電子部品2を適切に内蔵しつつ、より確実にリード3を固定することができる。また、半導体装置A4は、従来の三端子レギュレータと同様に、3つの端子部321を用いて実装する挿通型となっている。リード3の構成を適宜選択することにより、面実装型と挿通型とを実現することができる。
Even in such an embodiment, the
図14および図15は、本発明の第5実施形態に基づく半導体装置を示している。本実施形態の半導体装置A5においては、3つのリード3Aおよび3つのリード3Bを備える点が上述した実施形態と異なっている。図14は、半導体装置A5の斜視図であり、図15は、図14のXV−XV線に沿うzx平面における断面図である。 14 and 15 show a semiconductor device according to the fifth embodiment of the present invention. The semiconductor device A5 of this embodiment is different from the above-described embodiment in that it includes three leads 3A and three leads 3B. 14 is a perspective view of the semiconductor device A5, and FIG. 15 is a cross-sectional view in the zx plane along the line XV-XV in FIG.
3つのリード3Aは、x方向左側に配置されており、y方向に離間して互いに平行に配置されている。各リード3Aは、接合部31、端子部321、退避部331、退避部332、離間部341、離間部342、迂回部351および被覆端部36を有しており、上述した半導体装置A4におけるリード3と同様の構成である。
The three leads 3A are arranged on the left side in the x direction, and are arranged in parallel with each other in the y direction. Each
3つのリード3Bは、x方向右側に配置されており、y方向に離間して互いに平行に配置されている。各リード3Bは、接合部31、端子部321、退避部331、退避部332、離間部341、離間部342、迂回部351および被覆端部36を有しており、上述した半導体装置A4におけるリード3と同様の構成である。
The three leads 3B are arranged on the right side in the x direction, and are arranged in parallel with each other in the y direction. Each lead 3B includes a
図14に示すように、3つのリード3Aと3つのリード3Bとは、あるリード3Aとあるリード3Bとのy方向位置がほぼ同じであり、リード3Aとリード3Bとが対をなす配置とされている。対をなすリード3Aおよびリード3Bの被覆端部36どうしは、x方向に離間した位置において互いに向かい合っている。
As shown in FIG. 14, the three leads 3A and the three
基板1には、6つのパッド131が形成されている。3つのパッド131は、3つのリード3Aの接合部31に接合されており、残りの3つのパッド131は、3つのリード3Bの接合部31に接合されている。
Six
半導体装置A5においては、3つのリード3Aの端子部321と3つのリード3Bの端子部321とを有するため、合計6つの端子部321を有する構成となっている。これらの6つの端子部321は、互いに異なる機能を果たすものである。
Since the semiconductor device A5 includes the
このような実施形態によっても、半導体装置A5に複数の電子部品2を適切に内蔵しつつ、より確実にリード3を固定することができる。また、互いに導通しない独立した合計6つの端子部321を備えることにより、半導体装置A5は、より多機能な制御を実現しうる。
Also according to such an embodiment, the
図16は、本発明の第6実施形態に基づく半導体装置を示している。本実施形態の半導体装置A6においては、基板1の構成が上述した実施形態と異なっている。図16は、図3と同様のzx平面における断面図である。
FIG. 16 shows a semiconductor device according to the sixth embodiment of the present invention. In the semiconductor device A6 of this embodiment, the configuration of the
本実施形態においては、基板1の基材11は、セラミックスによって形成されている。このため、基材11は絶縁性であり、本実施形態においては、上述した実施形態における絶縁層12は省略されている。複数の電子部品2およびリード3(3A,3B)の構成は、上述した半導体装置A1〜A5の構成を適宜組み合わせて採用することができる。
In the present embodiment, the
また、本実施形態においては、基材11の裏面112が封止樹脂4から露出している。この露出した裏面112は、たとえば回路基板に搭載された半導体装置A6から発せられる熱を放熱するために、放熱部材を当接させる部位として利用される。
In the present embodiment, the
このような実施形態によっても、半導体装置A6に複数の電子部品2を適切に内蔵しつつ、より確実にリード3を固定することができる。また、封止樹脂4から露出した基材11は、複数の電子部品2からの熱をより効率よく放熱することに寄与する。セラミックスからなる基材11は、非常に絶縁耐圧が高い。このため、半導体装置A6が比較的高い電圧の電力を扱うものであっても、不当な短絡などが生じることを好適に防止することができる。
Also in such an embodiment, the
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。 The semiconductor device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the semiconductor device according to the present invention can be modified in various ways.
A1〜A6 半導体装置
1 基板
11 基材
111 表面
112 裏面
12 絶縁層
13 配線パターン
131 (リード用)パッド
2 電子部品
21 ディスクリート電子部品
22 IC素子
3 リード
3A リード
3B リード
31 接合部
321 端子部
322 (追加の)端子部
331 退避部
332 (追加の)退避部
341 離間部
342 (追加の)離間部
351 迂回部
352 (追加の)迂回部
36 被覆端部
37 遮蔽部
30 リードフレーム
301 リード
302 フレーム
303 開孔
4 封止樹脂
5 はんだ
A1 to
Claims (16)
上記基板の上記表面に搭載された複数の電子部品と、
上記基板の少なくとも一部および上記複数の電子部品を覆う封止樹脂と、を備えた半導体装置であって、
上記配線パターンは、1以上のリード用パッドを有しており、
上記封止樹脂に覆われるとともに上記リード用パッドに接合された接合部、上記封止樹脂から突出した端子部、および上記接合部および上記端子部の間に介在し、かつ上記厚さ方向において上記基板の上記表面から離間するように延びる退避部、を有する1以上のリードを備えており、
上記複数の電子部品は、IC素子を含んでおり、
上記リードは、上記厚さ方向視において上記IC素子の少なくとも一部と重なる遮蔽部を有し、
上記遮蔽部は、上記厚さ方向視において上記IC素子のすべてと重なることを特徴とする、半導体装置。 A substrate comprising a base material having a front surface and a back surface spaced apart in the thickness direction, and a wiring pattern formed on the front surface side of the base material;
A plurality of electronic components mounted on the surface of the substrate;
A semiconductor device comprising: a sealing resin covering at least a part of the substrate and the plurality of electronic components,
The wiring pattern has one or more lead pads,
A joint part covered with the sealing resin and joined to the lead pad, a terminal part protruding from the sealing resin, and interposed between the joint part and the terminal part, and in the thickness direction One or more leads having a retracting portion extending away from the surface of the substrate,
The plurality of electronic components include an IC element,
The lead has a shielding portion that overlaps at least a part of the IC element in the thickness direction view,
The semiconductor device according to claim 1, wherein the shielding portion overlaps all of the IC elements when viewed in the thickness direction.
上記追加の端子部は、屈曲部を有する、請求項1に記載の半導体装置。 The lead has an additional terminal portion protruding from the sealing resin on the side opposite to the terminal portion across the joint portion,
The semiconductor device according to claim 1 , wherein the additional terminal portion has a bent portion.
上記リードは、上記追加の退避部と上記追加の端子部との間に介在し、上記基板から上記厚さ方向に離間するとともに、上記封止樹脂に覆われた追加の離間部を有する、請求項2に記載の半導体装置。 The lead is located opposite to the retracting section across the joint, and have a retraction of the additional extending so as to separate from said surface of said substrate in the thickness direction,
The lead is interposed between the additional retracting portion and the additional terminal portion, is spaced apart from the substrate in the thickness direction, and has an additional spaced portion covered with the sealing resin. Item 3. The semiconductor device according to Item 2 .
上記配線パターンは、3つの上記リード用パッドを有している、請求項1ないし6のいずれかに記載の半導体装置。 With the above three leads,
The wiring pattern has three of the lead pad, the semiconductor device according to any one of claims 1 to 6.
上記基板は、上記基材と上記配線パターンとの間に介在する絶縁層を有する、請求項1ないし9のいずれかに記載の半導体装置。 The base material is made of metal,
The substrate has an insulating layer interposed between the substrate and the wiring pattern, a semiconductor device according to any one of claims 1 to 9.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113660A JP6178622B2 (en) | 2013-05-30 | 2013-05-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013113660A JP6178622B2 (en) | 2013-05-30 | 2013-05-30 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014232828A JP2014232828A (en) | 2014-12-11 |
JP6178622B2 true JP6178622B2 (en) | 2017-08-09 |
Family
ID=52126039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013113660A Active JP6178622B2 (en) | 2013-05-30 | 2013-05-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6178622B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4026783B2 (en) * | 1997-12-16 | 2007-12-26 | 日本インター株式会社 | Composite semiconductor device |
JP4582161B2 (en) * | 2008-03-04 | 2010-11-17 | 株式会社豊田自動織機 | Power converter |
WO2010131679A1 (en) * | 2009-05-14 | 2010-11-18 | ローム株式会社 | Semiconductor device |
JP5185956B2 (en) * | 2010-01-06 | 2013-04-17 | 三菱電機株式会社 | Power semiconductor device |
JP2013089784A (en) * | 2011-10-19 | 2013-05-13 | Hitachi Ltd | Semiconductor device |
-
2013
- 2013-05-30 JP JP2013113660A patent/JP6178622B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014232828A (en) | 2014-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4459883B2 (en) | Semiconductor device | |
JP7441287B2 (en) | semiconductor equipment | |
JP2011044452A (en) | Electronic device and method of manufacturing the same | |
JP2021121032A (en) | Semiconductor device | |
JP5975856B2 (en) | Power semiconductor device | |
JP5169800B2 (en) | Electronic equipment | |
JP6464787B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR20160045477A (en) | Power module and manufacturing method thereof | |
JP2007027404A (en) | Semiconductor device | |
CN108028227A (en) | The method of surface mount device and this device of attachment | |
JP6178622B2 (en) | Semiconductor device | |
JP5887716B2 (en) | Manufacturing method of semiconductor device | |
JP6899244B2 (en) | Semiconductor device | |
JP2015156423A (en) | semiconductor device | |
JP6162764B2 (en) | Semiconductor device and mounting structure of semiconductor device | |
JP2013004912A (en) | Semiconductor module | |
JP6822254B2 (en) | Semiconductor device | |
KR20110092779A (en) | Semiconductor power module pakage and methods of fabricating the same | |
JP2013065887A (en) | Electronic device | |
WO2018229817A1 (en) | Power module | |
JP2020047758A (en) | Semiconductor device | |
JP6254807B2 (en) | Semiconductor device and electronic equipment | |
JP6060053B2 (en) | Power semiconductor device | |
JP5048627B2 (en) | Lead frame and semiconductor device | |
US11682609B2 (en) | Three-dimensional functional integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6178622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |