JP6163350B2 - 伝送回路、及び、信号送受信回路 - Google Patents

伝送回路、及び、信号送受信回路 Download PDF

Info

Publication number
JP6163350B2
JP6163350B2 JP2013097008A JP2013097008A JP6163350B2 JP 6163350 B2 JP6163350 B2 JP 6163350B2 JP 2013097008 A JP2013097008 A JP 2013097008A JP 2013097008 A JP2013097008 A JP 2013097008A JP 6163350 B2 JP6163350 B2 JP 6163350B2
Authority
JP
Japan
Prior art keywords
circuit
signal
transmission
path
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013097008A
Other languages
English (en)
Other versions
JP2014220592A (ja
Inventor
佐藤　弘幸
弘幸 佐藤
善彦 松尾
善彦 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Semiconductor Ltd filed Critical Fujitsu Ltd
Priority to JP2013097008A priority Critical patent/JP6163350B2/ja
Priority to US14/264,954 priority patent/US9172355B2/en
Publication of JP2014220592A publication Critical patent/JP2014220592A/ja
Application granted granted Critical
Publication of JP6163350B2 publication Critical patent/JP6163350B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/34—Networks for connecting several sources or loads working on different frequencies or frequency bands, to a common load or source
    • H03H11/348—Networks for connecting several sources or loads working on different frequencies or frequency bands, to a common load or source particularly adapted as coupling circuit between transmitters and antenna
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Transceivers (AREA)

Description

本発明は、伝送回路、及び、信号送受信回路に関する。
従来より、周波数の異なる送信信号及び受信信号で１つのアンテナを切り換えて使用するアンテナ共用器がある。このアンテナ共用器は、アンテナに送信信号を供給する高周波スイッチ回路と、アンテナから出力される受信信号を所定の受信回路に出力する帯域制限フイルタとを含む。帯域制限フイルタは、送信信号の周波数帯域を抑圧するように周波数特性が選定され、送信信号の周波数帯域でインピーダンスが高くなるように、入力端で生じる反射波を所定位相に保持する。
また、アンテナ共用器は、スイッチ回路の接点を切り換えて、送信時トランジスタをオン状態に切り換え、又は、受信時トランジスタをオン状態に切り換え、１つのアンテナを送信回路及び受信回路に選択的に接続する（例えば、特許文献１参照）。
特開平０６−２９１６９６号公報
ところで、従来のアンテナ共用器は、送信信号又は受信信号の伝送経路にスイッチが含まれるため、送信信号又は受信信号がスイッチを伝送される際に損失が生じるという問題がある。
そこで、損失を低減した伝送回路、及び、信号送受信回路を提供することを目的とする。
本発明の実施の形態の伝送回路は、信号を入力又は出力する第１端子と、前記信号を出力又は入力する一対の第２端子の一方とを接続する第１経路と、前記第１端子と、前記一対の第２端子の他方とを接続する第２経路と、前記第１経路に直列に挿入される第１キャパシタを有し、前記第１経路を伝送される信号のインピーダンス整合、及びバイアス電圧の供給を行う第１回路と、前記第２経路に直列に挿入される第１インダクタを有し、前記第２経路を伝送される信号のインピーダンス整合、及びバイアス電圧の供給を行う第２回路と、前記一対の第２端子の一方と他方との間に接続されるスイッチとを含み、前記第１回路は、前記第１キャパシタと、前記第１キャパシタと前記一対の第２端子の一方との間から分岐し、基準電位点に接続される第１分岐路と、前記第１分岐路に直列に挿入される、第２インダクタ及び第２キャパシタの第１並列回路と、前記第１並列回路と前記基準電位点との間で、前記第１分岐路に直列に挿入される第１直流電源とを有し、前記第２回路は、前記第１インダクタと、前記第１インダクタと前記一対の第２端子の他方との間から分岐し、基準電位点に接続される第２分岐路と、前記第２分岐路に直列に挿入される、第３インダクタ及び第３キャパシタの第２並列回路と、前記第２並列回路と前記基準電位点との間で、前記第２分岐路に直列に挿入される第２直流電源とを有し、前記第１回路及び前記第２回路は、前記第１経路及び前記第２経路を伝送される信号のシングル差動変換を行う。
損失を低減した伝送回路、及び、信号送受信回路を提供することができる。
前提技術の伝送回路を含むＲＦトランシーバ１０を示す図である。 前提技術による伝送回路の一例を示す図である。 他の前提技術による伝送回路３０の一例を示す図である。 実施の形態１の伝送回路１００Ｔｘ、１００Ｒｘを含むＲＦトランシーバ５００を示す図である。 実施の形態１の伝送回路１００を示す図である。 実施の形態１の伝送回路１００における信号の流れを示す図である。 伝送回路１００においてスイッチ１３０をオフにした場合の信号通過特性を示す図である。 伝送回路１００においてスイッチ１３０をオンにした場合の信号通過特性を示す図である。 実施の形態１の変形例のＲＦトランシーバ５００Ａを示す図である。 実施の形態２の伝送回路２００を示す図である。 実施の形態３の伝送回路３００を示す図である。
本発明の伝送回路、及び、信号送受信回路を適用した実施の形態について説明する前に、前提技術による伝送回路について説明する。
図１は、前提技術の伝送回路を含むＲＦ(Radio Frequency)トランシーバ１０を示す図である。
ＲＦトランシーバ１０は、アンテナ１、スイッチ２、バラン３Ｔｘ、３Ｒｘ、マッチング回路４Ｔｘ、４Ｒｘ、電力供給部５Ｔｘ、バイアス供給部５Ｒｘ、及びＬＳＩ(Large Scale Integrated circuit)６を含む。
スイッチ２、バラン３Ｔｘ、マッチング回路４Ｔｘ、及び電力供給部５Ｔｘは、送信用の伝送回路を構築する。また、スイッチ２、バラン３Ｒｘ、マッチング回路４Ｒｘ、及びバイアス供給部５Ｒｘは、受信用の伝送回路を構築する。
図１では、スイッチ２を一つのブロックとして示すが、スイッチ２は、送信用の伝送回路に含まれる部分と、受信用の伝送回路に含まれる部分とに分けることができる。
アンテナ１は、ＲＦ信号の送信及び受信を行うアンテナであり、スイッチ２により、送信系のバラン３Ｔｘ、マッチング回路４Ｔｘ、及び電力供給部５Ｔｘ、又は、受信系のバラン３Ｒｘ、マッチング回路４Ｒｘ、及びバイアス供給部５Ｒｘに接続される。
スイッチ２は、アンテナ１と、バラン３ｘ、３Ｒｘとの間に接続されている。スイッチ２は、アンテナ１と、送信系のバラン３Ｔｘ、マッチング回路４Ｔｘ、及び電力供給部５Ｔｘ、又は、受信系のバラン３Ｒｘ、マッチング回路４Ｒｘ、及びバイアス供給部５Ｒｘとの接続を切り替えるスイッチである。
スイッチ２は、アンテナ１からＲＦ信号を送信する際に、ＬＳＩ６からバラン３Ｔｘ、マッチング回路４Ｔｘ、及び電力供給部５Ｔｘを経てアンテナ１にＲＦ信号を伝送する伝送経路に含まれる。
また、スイッチ２は、アンテナ１がＲＦ信号を受信するときに、受信したＲＦ信号を、バラン３Ｒｘ、マッチング回路４Ｒｘ、及びバイアス供給部５Ｒｘを経てＬＳＩ６に伝送する伝送経路に含まれる。
このため、スイッチ２には、ＲＦ信号の損失を抑えるために、低損失であることが求められる。スイッチ２としては、例えば、ＭＭＩＣ(Monolithic Microwave Integrated Circuit)によって構築されるスイッチが用いられる。このようなスイッチとしては、例えば、ＧａＡｓによって形成されるＧａＡｓスイッチがある。
なお、上述したように、スイッチ２は、送信用の伝送回路に含まれる部分と、受信用の伝送回路に含まれる部分とに分けることができる。
バラン３Ｔｘ、３Ｒｘは、それぞれ、送信系の伝送回路と受信系の伝送回路に含まれる。バラン３Ｔｘは、マッチング回路４Ｔｘから入力される差動形式の送信用のＲＦ信号をシングルエンド形式のＲＦ信号に変換する。また、バラン３Ｒｘは、スイッチ２から入力されるシングルエンド形式のＲＦ信号を差動形式のＲＦ信号に変換してマッチング回路４Ｒｘに出力する。
バラン３Ｔｘ、３Ｒｘは、シングルエンド形式の信号（不平衡信号）と差動形式の信号（平衡信号）とを変換するシングル差動変換を行う平衡／不平衡変換回路である。バラン３Ｔｘ、３Ｒｘは、ＬＳＩ６が差動形式のデータを取り扱うために設けられている。
マッチング回路４Ｔｘは、バラン３Ｔｘと、ＬＳＩ６との間に接続されており、バラン３Ｔｘと、ＬＳＩ６とのインピーダンス整合を取るために設けられている。また、マッチング回路４Ｒｘは、バラン３Ｒｘと、ＬＳＩ６との間に接続されており、バラン３Ｔｘと、ＬＳＩ６とのインピーダンス整合を取るために設けられている。
マッチング回路４Ｔｘ、４Ｒｘは、アンテナ１のインピーダンスとＬＳＩ６のインピーダンスを変換するために必要である。無線通信用のＬＳＩ６で使われるＲＦ（高周波）信号は、インピーダンスの違いにより伝搬度合いが変わるため、インピーダンスを整合させる（マッチングを取る）ことが必要がある。このために、マッチング回路４Ｔｘ、４Ｒｘがアンテナ１とＬＳＩ６との間に設けられている。
電力供給部５Ｔｘは、マッチング回路４ＴｘとＬＳＩ６のＰＡ(Power Amplifier)７Ｔｘとの間から電源に分岐する線路に挿入されており、ＬＳＩ６のＰＡ７Ｔｘに電力を供給するために設けられている。
バイアス供給部５Ｒｘは、マッチング回路４ＲｘとＬＳＩ６のＬＮＡ(Low Noise Amplifier)７Ｒｘとの間から基準電位点（グランド）に分岐する線路に挿入されており、ＬＳＩ６のＬＮＡ７Ｒｘに入力点のバイアスを供給するために設けられている。
ＬＳＩ６は、ＰＡ７Ｔｘ、ＬＮＡ７Ｒｘ、送信信号制御回路８Ｔｘ、受信信号処理回路８Ｒｘ、及び信号処理回路９を含む。ＰＡ７Ｔｘ、ＬＮＡ７Ｒｘ、送信信号制御回路８Ｔｘ、受信信号処理回路８Ｒｘ、及び信号処理回路９は、ＬＳＩ６として１つのチップとして作製される。
ＰＡ７Ｔｘは、マッチング回路４Ｔｘと送信信号制御回路８Ｔｘとの間に接続されており、送信信号制御回路８Ｔｘからマッチング回路４Ｔｘに伝送する送信用のＲＦ信号を増幅するために設けられている。
ＬＮＡ７Ｒｘは、マッチング回路４Ｒｘと受信信号処理回路８Ｒｘとの間に接続されており、アンテナ１で受信され、マッチング回路４Ｒｘから出力される差動形式のＲＦ信号を増幅するために設けられている。
送信信号制御回路８Ｔｘは、信号処理回路９によって所定の処理が行われた送信用のＲＦ信号をＰＡ７Ｔｘに出力する際に、タイミング等の制御を行う回路である。
受信信号処理回路８Ｒｘは、ＬＮＡ７Ｒｘから入力されるＲＦ信号を信号処理回路９に入力する際に、タイミング等の制御等の処理を行う回路である。
信号処理回路９は、送信用のＲＦ信号に所定の処理を行うことにより、データの重畳等を行うとともに、受信したＲＦ信号に所定の処理を行うことにより、データの取得等を行う回路である。
また、信号処理回路９は、送信状態と受信状態を切り替えるために、スイッチ２の切替を制御する。スイッチ２の切替は、信号処理回路９からスイッチ２に出力される切替信号によって行われる。
次に、図２及び図３を用いて、前提技術による送信用の伝送回路と受信用の伝送回路について説明する。
図２は、前提技術による伝送回路の一例を示す図である。
図２に示す前提技術の伝送回路２０は、スイッチ２２、バラン２３、マッチング回路２４、及びバイアス供給部２５を含む。伝送回路２０は、送信用の回路と受信用の回路とで同一の構成を有する。
伝送回路２０は、図１に示すスイッチ２（の送信系の部分）、バラン３Ｔｘ、マッチング回路４Ｔｘ、及び電力供給部５Ｔｘ、又は、図１に示すスイッチ２（の受信系の部分）、バラン３Ｒｘ、マッチング回路４Ｒｘ、及びバイアス供給部５Ｒｘに対応する。
スイッチ２２は、左側の端子にアンテナ１（図１参照）が接続される。アンテナ２２の右側の端子は、バラン２３に接続されている。スイッチ２２の左側の端子では、信号Ｖ１が入力又は出力される。
スイッチ２２は、送信用の伝送回路２０と受信用の伝送回路２０とに１つずつ含まれる。アンテナ１（図１参照）からＲＦ信号を送信する際には、送信用の伝送回路２０のスイッチ２２がオンにされ、受信用の伝送回路２０のスイッチ２２がオフにされる。
アンテナ１（図１参照）でＲＦ信号を受信する際には、送信用の伝送回路２０のスイッチ２２がオフにされ、受信用の伝送回路２０のスイッチ２２がオンにされる。
スイッチ２２がオフにされると、スイッチ２２の左側の端子と、バイアス供給部２５の右側の２つの端子との間は、High-Zになり、遮断される。
バラン２３は、トランスであり、１次側（図中左側）の１つのコイルがスイッチ２２に接続され、２次側（図中右側）の２つのコイルがマッチング回路２４に接続されている。バラン２３は、１次側（図中左側）の１つのコイルと、２次側（図中右側）の２つのコイルとで、シングル差動変換を行う。
マッチング回路２４は、インダクタＬ１１、Ｌ１２、キャパシタＣ１１、Ｃ１２を含む、ＬＣ型の整合回路である。インダクタＬ１１とキャパシタＣ１１は差動形式の一方の信号を伝送し、インダクタＬ１２とキャパシタＣ１２は差動形式の他方の信号を伝送する。なお、インダクタＬ１１、Ｌ１２のインダクタンスは互いに等しく、キャパシタＣ１１、Ｃ１２のキャパシタンスは互いに等しい。
バイアス供給部２５は、キャパシタＣ１３、Ｃ１４、インダクタＬ１３、Ｌ１４、及び２つの電源Ｖを含む。キャパシタＣ１３、Ｃ１４は、直流遮断用に設けられており、インダクタＬ１３、Ｌ１４は、電源Ｖの直流電圧を供給するために設けられている。
バイアス供給部２５の右側の２つの端子では、差動形式の信号Ｖ２ｐ(positive)、Ｖ２ｎ(negative)が入力又は出力される。
このような伝送回路２０がＲＦ信号を送信する際には、バイアス供給部２５の右側の２つの端子に差動形式の信号Ｖ２ｐ、Ｖ２ｎが入力され、スイッチ２２の左側の端子から信号Ｖ１が出力され、アンテナ１（図１参照）からＲＦ信号が放射される。
また、伝送回路２０がＲＦ信号を受信する際には、スイッチ２２の左側の端子に受信した信号Ｖ１が入力され、バイアス供給部２５の右側の２つの端子から、差動形式の信号Ｖ２ｐ、Ｖ２ｎが出力される。
このような伝送回路２０は、ＲＦ信号を送信又は受信する際に、ＲＦ信号の伝送経路にスイッチ２２が含まれる。このため、ＲＦ信号を送信及び受信する際に、ＲＦ信号の損失が生じる。スイッチ２２として低損失なＧａＡｓスイッチを用いた場合でも、約０．２ｄＢ〜約０．５ｄＢ程度の損失が生じる。
次に、図３を用いて、図２を変形した他の前提技術の伝送回路について説明する。
図３は、他の前提技術による伝送回路３０の一例を示す図である。
伝送回路３０は、スイッチ３２、変換整合回路３３、及びバイアス供給部３５を含む。伝送回路３０は、送信用の回路と受信用の回路とで同一の構成を有する。
伝送回路３０は、図２に示すバラン２３とマッチング回路２４の代わりに、図２に示すバラン２３とマッチング回路２４とを一体化した変換整合回路３３を含むことにより、部品点数を削減したものである。このため、スイッチ３２とバイアス供給部３５の構成は、それぞれ、図２に示すスイッチ２２とバイアス供給部２５と同様である。
変換整合回路３３は、インダクタＬ１１、Ｌ１２、キャパシタＣ１１、Ｃ１２を含む。変換整合回路３３は、スイッチ３２の右側の端子に接続される２つの線路を含み、インダクタＬ１１とキャパシタＣ１１は、２つの線路にそれぞれ直列に挿入されている。
キャパシタＣ１２は、インダクタＬ１１と、バイアス供給部２５のキャパシタＣ１３との間から接地電位点に分岐する分岐路に直列に挿入されている。インダクタＬ１２は、キャパシタＣ１１と、バイアス供給部２５のキャパシタＣ１４との間から接地電位点に分岐する分岐路に直列に挿入されている。
変換整合回路３３では、インダクタＬ１１とインダクタＬ１２とのインダクタンスが等しく、かつ、キャパシタＣ１１とキャパシタＣ１２とのキャパシタンスが等しくなるように回路が構築されている。
変換整合回路３３は、このような回路構成により、シングル差動変換とインピーダンス整合とを実現している。
このような回路構成を有する伝送回路３０の動作は、伝送回路２０の動作と同様である。
すなわち、伝送回路３０がＲＦ信号を送信する際には、バイアス供給部３５の右側の２つの端子に差動形式の信号Ｖ２ｐ、Ｖ２ｎが入力され、スイッチ３２の左側の端子から信号Ｖ１が出力され、アンテナ１（図１参照）からＲＦ信号が放射される。
また、伝送回路３０がＲＦ信号を受信する際には、スイッチ３２の左側の端子に受信した信号Ｖ１が入力され、バイアス供給部３５の右側の２つの端子から、差動形式の信号Ｖ２ｐ、Ｖ２ｎが出力される。
伝送回路３０は、図２に示す伝送回路２０と同様に、ＲＦ信号を送信又は受信する際に、ＲＦ信号の伝送経路にスイッチ３２が含まれる。このため、ＲＦ信号を送信及び受信する際に、ＲＦ信号の損失が生じる。スイッチ３２として低損失なＧａＡｓスイッチを用いた場合でも、約０．２ｄＢ〜約０．５ｄＢ程度の損失が生じる。
ここで、例えば、信号経路にスイッチ２２又は３２による０．５ｄＢの損失がある場合において、ＲＦ信号を受信する場合には、受信感度が０．５ｄＢ劣化する。受信感度を０．５ｄＢ改善するためには、ＬＮＡ７Ｒｘ（図１参照）の電流を増やす必要があり、そのためにはＬＮＡ７Ｒｘ（図１参照）のトランスコンダクタンスを１．２倍、すなわち電流を１．４倍に増大する必要がある。
また、ＲＦ信号を送信する場合は、ＬＳＩ６（図１参照）から０．５ｄＢ分だけ電力を余計に出力する必要があるため、電力は１２．２％増えることになる。
このように、図２及び図３に示す伝送回路２０及び３０では、いずれの場合も、信号経路にスイッチ２２及び３２が含まれている。
このため、スイッチ２２又は３２における損失がＬＳＩ６の全体の消費電力に対して占める割合は大きく、電流増加の影響は無視できない。
従って、以下で説明する実施の形態１、２では、信号経路における損失を低減した伝送回路、及び、信号送受信回路を提供することを目的とする。
以下、本発明の伝送回路、及び、信号送受信回路を適用した実施の形態について説明する。
＜実施の形態１＞
図４は、実施の形態１の伝送回路１００Ｔｘ、１００Ｒｘを含むＲＦ(Radio Frequency)トランシーバ５００を示す図である。
ＲＦトランシーバ５００は、アンテナ１、伝送回路１００Ｔｘ、１００Ｒｘ、及びＬＳＩ（Large Scale Integrated circuit）５１０を含む。ＲＦトランシーバ５００は、信号送受信回路の一例である。
ここで、伝送回路１００Ｔｘが伝送するＲＦ信号の周波数と、伝送回路１００Ｒｘの周波数とは、同一の周波数帯域にあることとする。
同一の周波数帯域とは、例えば、信号の通過特性を表すＳ１１パラメータの値が所定値以下になる周波数帯域が同一であること、あるいは、重複することをいう。また、同一の周波数帯域とは、例えば、信号の通過特性を表すＳ２１パラメータの値が所定値以上になる周波数帯域が同一であること、あるいは、重複することをいう。
伝送回路１００Ｔｘ、１００Ｒｘの構成要素のうち、スイッチ１３０Ｔｘ、１３０Ｒｘは、ＬＳＩ５１０に含まれる。すなわち、スイッチ１３０Ｔｘ、１３０Ｒｘは、ＬＳＩ５１０のチップに含まれており、半導体集積回路の一部として実現される。
伝送回路１００Ｔｘは、端子１０１Ｔｘ、１０２Ｔｘｐ、１０２Ｔｘｎ、回路１５０Ｔｘ、及びスイッチ１３０Ｔｘを含む。同様に、伝送回路１００Ｒｘは、端子１０１Ｒｘ、１０２Ｒｘｐ、１０２Ｒｘｎ、回路１５０Ｒｘ、及びスイッチ１３０Ｒｘを含む。
回路１５０Ｔｘは、伝送回路１００Ｔｘからスイッチ１３０Ｔｘと端子１０１Ｔｘ、１０２Ｔｘｐを除いた部分であり、ＬＳＩではなく、キャパシタ（Ｃ１、Ｃ２、Ｃ３）、インダクタ（Ｌ１、Ｌ２、Ｌ３）、及び直流電源（Ｖ）等の電子部品によって構築される部分である。
同様に、回路１５０Ｒｘは、伝送回路１００Ｒｘからスイッチ１３０Ｒｘと１０２Ｒｘｐ、１０２Ｒｘｎを除いた部分であり、ＬＳＩではなく、キャパシタ（Ｃ１、Ｃ２、Ｃ３）、インダクタ（Ｌ１、Ｌ２、Ｌ３）、及び直流電源（Ｖ）等の電子部品によって構築される部分である。
このため、換言すれば、ＲＦトランシーバ５００は、アンテナ１、回路１５０Ｔｘ、１５０Ｒｘ、及びＬＳＩ５１０を含む。
アンテナ１は、伝送回路１００Ｔｘの端子１０１Ｔｘと、伝送回路１００Ｒｘの端子１０１Ｒｘとに接続されている。また、伝送回路１００Ｔｘの端子１０２Ｔｘｐ、１０２Ｔｘｎは、ＰＡ(Power Amplifier)５１１の一対の出力端子に接続されている。伝送回路１００Ｒｘの端子１０２Ｒｘｐ、１０２Ｒｘｎは、ＬＮＡ(Low Noise Amplifier)５１２の一対の入力端子に接続されている。
また、回路１５０Ｔｘの端子１５１Ｔｘｐ、１５１Ｔｘｎは、それぞれ、ＬＳＩ５１０の端子５５１Ｔｘｐ、５５１Ｔｘｎと接続されている。同様に、回路１５０Ｒｘの端子１５１Ｒｘｐ、１５１Ｒｘｎは、それぞれ、ＬＳＩ５１０の端子５５１Ｒｘｐ、５５１Ｒｘｎと接続されている。
ＬＳＩ５１０は、スイッチ１３０Ｔｘ、１３０Ｒｘ、ＰＡ５１１、ＬＮＡ５１２、送信信号制御回路５２０Ｔｘ、受信信号処理回路５２０Ｒｘ、信号処理回路５３０、及び端子５５１Ｔｘｐ、５５１Ｔｘｎ、５５１Ｒｘｐ、５５１Ｒｘｎを含む。
ＬＳＩ５１０は、１つの半導体集積回路装置のチップとして実現される。ＬＳＩ５１０は、例えば、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタによって構築される。この場合、ＰＡ５１１、ＬＮＡ５１２、送信信号制御回路５２０Ｔｘ、受信信号処理回路５２０Ｒｘ、信号処理回路５３０、及び端子５５１Ｔｘｐ、５５１Ｔｘｎ、５５１Ｒｘｐ、５５１Ｒｘｎは、ＣＭＯＳトランジスタによって構築される。また、スイッチ１３０Ｔｘ、１３０Ｒｘは、ＣＭＯＳトランジスタに含まれるＰＭＯＳ(P-channel Metal Oxide Semiconductor)トランジスタ又はＮＭＯＳ(N-channel Metal Oxide Semiconductor)トランジスタによって構築される。
ＰＡ５１１は、送信信号制御回路５２０Ｔｘと伝送回路１００Ｔｘとの間に設けられており、送信信号制御回路５２０Ｔｘから入力される差動形式のＲＦ信号を増幅して伝送回路１００Ｔｘに入力する。
ＬＮＡ５１２は、伝送回路１００Ｒｘと受信信号処理回路５２０Ｒｘとの間に設けられており、アンテナ１で受信され、伝送回路１００Ｒｘから出力される差動形式のＲＦ信号を増幅して、受信信号処理回路５２０Ｒｘに入力する。
送信信号制御回路５２０Ｔｘは、信号処理回路５３０によって所定の処理が行われた送信用のＲＦ信号をＰＡ５１１に出力する際に、タイミング等の制御を行う回路である。
受信信号処理回路５２０Ｒｘは、ＬＮＡ５１２から入力されるＲＦ信号を信号処理回路５３０に入力する際に、タイミング等の制御等の処理を行う回路である。
信号処理回路５３０は、送信用のＲＦ信号に所定の処理を行うことにより、データの重畳等を行うとともに、受信したＲＦ信号に所定の処理を行うことにより、データの取得等を行う回路である。
また、信号処理回路５３０は、送信状態と受信状態を切り替えるために、スイッチ１３０Ｔｘ、１３０Ｒｘの切替を制御する。信号処理回路５３０は、送信状態にするときはスイッチ１３０Ｔｘをオンにして、スイッチ１３０Ｒｘをオフにし、受信状態にするときはスイッチ１３０Ｔｘをオフにして、スイッチ１３０Ｒｘをオンにする。スイッチ１３０Ｔｘ、１３０Ｒｘの切替は、信号処理回路５３０からスイッチ１３０Ｔｘ、１３０Ｒｘに出力される切替信号によって行われる。
次に、図５を用いて、伝送回路１００Ｔｘ、１００Ｒｘについて説明する。なお、伝送回路１００Ｔｘ、１００Ｒｘの構成は同様であるため、以下では、伝送回路１００Ｔｘと１００Ｒｘを区別しない場合は、伝送回路１００と称す。
図５は、実施の形態１の伝送回路１００を示す図である。
伝送回路１００は、端子１０１、１０２ｐ、１０２ｎ、回路１１０、１２０、スイッチ１３０、キャパシタＣ４を含む。これらのうち、回路１１０、１２０、及びキャパシタＣ４は、図４に示す伝送回路１００Ｔｘの回路１５０Ｔｘと、伝送回路１００Ｒｘの回路１５０Ｒｘとに相当する。
また、回路１１０、１２０と、スイッチ１３０との間には、端子１５１ｐ、１５１ｎ、５５１ｐ、５５１ｎがある。端子１５１ｐ、１５１ｎ、５５１ｐ、５５１ｎは、図４では、端子１５１Ｔｘｐ、１５１Ｔｘｎ、５５１Ｔｘｐ、５５１Ｔｘｎと、１５１Ｒｘｐ、１５１Ｒｘｎ、５５１Ｒｘｐ、５５１Ｒｘｎとに対応する。
伝送回路１００は、端子１０１と端子１０２ｐとの間の信号経路と、端子１０１と端子１０２ｎとの間の信号経路とを有する。端子１０１は、第１端子の一例であり、端子１０２ｐ、１０２ｎは、一対の第２端子の一例である。
端子１０１と端子１０２ｐとの間の信号経路は、第１経路の一例であり、端子１０１と端子１０２ｎとの間の信号経路は、第２経路の一例である。端子１０１と端子１０２ｐとの間の信号経路と、端子１０１と端子１０２ｎとの間の信号経路とは、分岐点１０３において分岐している。
回路１１０は、キャパシタＣ１、Ｃ３、インダクタＬ２、及び直流電源Ｖを含む。回路１１０は、第１回路の一例である。
キャパシタＣ１は、端子１０１と端子１０２ｐとの間の信号経路に直列に挿入されている。より具体的には、キャパシタＣ１は、分岐点１０３と端子１０２ｐとの間の信号経路に直列に挿入されている。
キャパシタＣ３とインダクタＬ２は、並列に接続されている。キャパシタＣ３とインダクタＬ２を含む並列回路は、キャパシタＣ１と端子１０２ｐとの間の分岐点１０４からグランド電位点に分岐する分岐路に直列に挿入されている。
直流電源Ｖは、キャパシタＣ３とインダクタＬ２を含む並列回路と、グランド電位点との間の分岐路に直列に挿入されている。直流電源Ｖの正極性端子は、キャパシタＣ３とインダクタＬ２を含む並列回路に接続され、負極性端子はグランド電位点に接続されている。
なお、分岐点１０４とグランド電位点との間の分岐路は、第１分岐路の一例であり、グランド電位点は、基準電位点の一例である。
また、キャパシタＣ１は、第１キャパシタの一例であり、キャパシタＣ３は、第２キャパシタの一例であり、インダクタＬ２は、第２インダクタの一例である。
回路１２０は、キャパシタＣ２、インダクタＬ１、Ｌ３、及び直流電源Ｖを含む。回路１２０は、第２回路の一例である。
インダクタＬ１は、端子１０１と端子１０２ｎとの間の信号経路に直列に挿入されている。より具体的には、インダクタＬ１は、分岐点１０３と端子１０２ｎとの間の信号経路に直列に挿入されている。
キャパシタＣ２とインダクタＬ３は、並列に接続されている。キャパシタＣ２とインダクタＬ３を含む並列回路は、インダクタＬ１と端子１０２ｎとの間の分岐点１０５からグランド電位点に分岐する分岐路に直列に挿入されている。
直流電源Ｖは、キャパシタＣ２とインダクタＬ３を含む並列回路と、グランド電位点との間の分岐路に直列に挿入されている。直流電源Ｖの正極性端子は、キャパシタＣ２とインダクタＬ３を含む並列回路に接続され、負極性端子はグランド電位点に接続されている。
なお、分岐点１０５とグランド電位点との間の分岐路は、第２分岐路の一例であり、グランド電位点は、基準電位点の一例である。
また、キャパシタＣ２は、第３キャパシタの一例であり、インダクタＬ１は、第１インダクタの一例であり、インダクタＬ３は、第３インダクタの一例である。
スイッチ１３０は、端子１０２ｐと１０２ｎとの間に接続されている。換言すれば、スイッチ１３０の一端（図５中の上側の端子）は、分岐点１０４と端子１０２ｐとの間に接続され、スイッチ１３０の他端（図５中の下側の端子）は、分岐点１０５と端子１０２ｎとの間に接続される。スイッチ１３０は、図４に示す信号処理回路５３０から出力される切替信号によってオン／オフの制御が行われる。
キャパシタＣ４は、端子１０１と、分岐点１０３との間に接続される。キャパシタＣ４は、第４キャパシタの一例である。
このような伝送回路１００において、キャパシタＣ１のインピーダンスは、キャパシタＣ２とインダクタＬ３との並列回路のインピーダンスと等しい。また、インダクタＬ１のインピーダンスは、インダクタＬ２とキャパシタＣ３との並列回路のインピーダンスと等しい。
これは、端子１０１に接続されるアンテナ１（図４参照）と、ＬＳＩ５１０（図４参照）とのインピーダンスを整合させるためである。
また、キャパシタＣ３とインダクタＬ３を取り除いて考えると、キャパシタＣ１及びインダクタＬ２の組と、インダクタＬ１及びキャパシタＣ２の組とは、シングルエンド形式の信号と、差動形式の信号とを変換するバランの機能を有していることが分かる。
すなわち、キャパシタＣ１及びインダクタＬ２は、端子１０２ｐから入力される信号の位相を９０度進める。一方、インダクタＬ１及びキャパシタＣ２は、端子１０２ｎから入力される信号の位相を９０度遅延させる。
端子１０２ｐと１０２ｎには、差動形式の一対の信号が入力される。差動形式の一対の信号は、互いの位相が略１８０度異なる。
従って、端子１０２ｐ、１０２ｎから差動形式の一対の信号が入力されると、差動形式の一対の信号のうちのポジティブ側の信号は、キャパシタＣ１及びインダクタＬ２によって位相が９０度進められる。また、差動形式の一対の信号のうちのネガティブ側の信号は、インダクタＬ１及びキャパシタＣ２によって位相が９０度遅延される。
このため、分岐点１０３には、端子１０２ｐから入力されるポジティブ側の信号の位相を９０度進めた信号が入力されるとともに、端子１０２ｎから入力されるネガティブ側の信号の位相を９０度遅延させた信号が入力される。
端子１０２ｐから入力されるポジティブ側の信号の位相を９０度進めた信号と、端子１０２ｎから入力されるネガティブ側の信号の位相を９０度遅延させた信号との位相は等しい。
従って、キャパシタＣ１及びインダクタＬ２の組と、インダクタＬ１及びキャパシタＣ２の組とにより、端子１０２ｐ、１０２ｎから入力される差動形式の信号をシングルエンド形式の信号に変換することができる。
また、端子１０１からシングルエンド形式の信号が入力される場合は、上述とは逆の動作により、シングルエンド形式の信号が、差動形式の信号に変換される。
以上より、キャパシタＣ１及びインダクタＬ２の組と、インダクタＬ１及びキャパシタＣ２の組とにより、シングル差動変換を行うことができる。
ところで、インダクタＬ３がないと、回路１２０の直流電源Ｖが出力する直流電圧を分岐点１０５に入力することができず、端子１０２ｎにおいて入力又は出力される信号に直流バイアスを供給することができない。
このため、インダクタＬ３を設けて、回路１２０の直流電源Ｖが出力する直流電圧を端子１０２ｎに供給する経路を実現している。
また、回路１２０にインダクタＬ３を加えると、回路１１０と回路１２０のインピーダンス整合が取れなくなるため、回路１１０にキャパシタ１３０を設けている。
回路１１０では、回路１１０の直流電源Ｖから出力される直流電圧は、インダクタＬ２及び分岐点１０４を経て、端子１０２ｐに供給される。
以上のような理由から、回路１１０は、キャパシタＣ１、Ｃ３、インダクタＬ２、及び直流電源Ｖを含み、回路１２０は、キャパシタＣ２、インダクタＬ１、Ｌ３、及び直流電源Ｖを含む。
そして、キャパシタＣ１のインピーダンスは、キャパシタＣ２とインダクタＬ３との並列回路のインピーダンスと等しく、インダクタＬ１のインピーダンスは、インダクタＬ２とキャパシタＣ３との並列回路のインピーダンスと等しい。
このような回路構成を有する回路１１０と１２０は、信号のシングル差動変換、インピーダンス整合、及びバイアス電圧の供給を行う回路である。
また、キャパシタＣ４は、端子１０１に対して、回路１２０の直流電圧ＶからインダクタＬ３及びＬ１を経て分岐点１０３に供給される直流電圧を遮断するために設けられている。
ここで、伝送回路１００が伝送するＲＦ信号の周波数（共振周波数）、端子１０１における特性インピーダンス、端子１０２ｐと端子１０２ｎの間のインピーダンスの一例としての値について説明する。
例えば、伝送回路１００が伝送するＲＦ信号の周波数（共振周波数）ｆが４３０ＭＨｚであるとする。また、端子１０１における特性インピーダンスＺ１が５０Ω、端子１０２ｐと端子１０２ｎの間のインピーダンスＺ２が１２００Ωであることとする。
キャパシタＣ１のキャパシタンスをＣ１、インダクタＬ１のインダクタンスをＬ１とすると、Ｚ１とＬ１は、次のようにあらわすことができる。なお、ωは角周波数 ω=2πfとする。
Z1 = Z2/{1+(ω*C1*Z2)^2} ・・・（１）
L1 = C1*Z2^2/｛1+(ω*C1*Z2)^2｝ ・・・（２）
ここで、式（１）、（２）において、1 << (ω*C1*Z2)^2 であるとすると、式（１）、（２）は式（３）、（４）のように変形できる。
Z1 = 1 / ω^2*C1^2*Z ・・・（３）
L1 = 1 / ω^2*C1 ・・・（４）
Ｃ１、Ｌ１は、式（３）、（４）を満たす値に設定すればよい。
また、キャパシタＣ２、Ｃ３のキャパシタンス（Ｃ２、Ｃ３）と、インダクタＬ２、Ｌ３のインダクタンス（Ｌ２、Ｌ３）は、次式（５）、（６）を満たす値に設定すればよい。
1/(ωL1) = 1/(ω*L2) - ω*C3 ・・・（５）
ωC1 = ω*C2 - 1/(ω*L3) ・・・（６）
ここで、図６を用いて、スイッチ１３０のオフとオンの場合の信号の流れについて説明する。
図６は、実施の形態１の伝送回路１００における信号の流れを示す図である。図６（Ａ）
は、スイッチ１３０がオフの状態における動作を示し、図６（Ｂ）は、スイッチ１３０がオンの状態における動作を示す。
図６（Ａ）に示すように、伝送回路１００のスイッチ１３０がオフのときは、端子１０１と端子１０２ｐ、１０２ｎとの間で、ＲＦ信号を双方向に伝送することができる。
すなわち、端子１０１に入力されるシングルエンド形式のＲＦ信号を差動形式のＲＦ信号に変換して端子１０２ｐ、１０２ｎから出力することができる。また、これとは逆に、端子１０２ｐ、１０２ｎに入力される差動形式のＲＦ信号をシングルエンド形式のＲＦ信号に変換して端子１０１から出力することができる。
また、スイッチ１３０がオフのときは、ＲＦ信号がどちらの方向に伝送される場合でも、直流電源Ｖから端子１０２ｐ、１０２ｎにバイアス電圧を供給することができる。
また、図６（Ｂ）に示すように、伝送回路１００のスイッチ１３０がオンのときには、キャパシタＣ１とインダクタＬ１とを含むループ状のＬＣ共振回路が構築される。このＬＣループ回路は、スイッチ１３０、分岐点１０４、キャパシタＣ１、分岐点１０３、インダクタＬ１、及び分岐点１０５を経て、スイッチ１３０に戻るループ回路によって実現される。
実施の形態１の伝送回路１００では、キャパシタＣ１のキャパシタンスとインダクタＬ１のインダクタンスとによって決まる共振周波数が、伝送回路１００によって伝送されるＲＦ信号の共振周波数に等しくなるように設定されている。
これは、伝送回路１００のスイッチ１３０をオンにした状態で、端子１０１又は端子１０２ｐ、１０２ｎからＲＦ信号が入力されたときに、キャパシタＣ１とインダクタＬ１とを含むループ状のＬＣ共振回路において、共振を生じさせることにより、端子１０１と端子１０２ｐ、１０２ｎとの間のHigh-Z（ハイインピーダンス）にするためである。
伝送回路１００のスイッチ１３０をオンにした状態で、端子１０１と端子１０２ｐ、１０２ｎとの間をHigh-Zにすれば、端子１０１と端子１０２ｐ、１０２ｎとの間でＲＦ信号が流れなくなる。
このため、実施の形態１の伝送回路１００では、スイッチ１３０をオフにすれば、端子１０１と端子１０２ｐ、１０２ｎとの間でＲＦ信号を伝送でき、かつ、シングル差動変換とバイアス供給を行うことができる。
また、実施の形態１の伝送回路１００では、スイッチ１３０をオンにすれば、端子１０１と端子１０２ｐ、１０２ｎとの間を遮断することができる。
ここで、図７及び図８を用いて、伝送回路１００においてスイッチ１３０のオン／オフを切り替えた場合の信号通過特性について説明する。
図７は、伝送回路１００においてスイッチ１３０をオフにした場合の信号通過特性を示す図である。図８は、伝送回路１００においてスイッチ１３０をオンにした場合の信号通過特性を示す図である。
図７及び図８に示す信号通過特性（Ｓ１１パラメータ、Ｓ２１パラメータ）は、端子１０１をport1とし、端子１０２ｐ、１０２ｎに、理想的なシングル差動変換を行うバランを接続し、このバランからシングルエンド形式のＲＦ信号が出力される端子をport2として求めた。なお、port1, port2は接地されている。
図７及び図８に示すＳ１１パラメータ、Ｓ２１パラメータは、式（３）、（４）、（５）、（６）を満たすキャパシタンスＣ１、Ｃ２、Ｃ３、インダクタンスＬ１、Ｌ２、Ｌ３を求めた上で、シミュレーションによって求めた。
なお、ここでは、一例として、Ｓ１１パラメータについては、−１０ｄＢ以下の周波数帯域を、信号の反射の少ない良好な周波数帯域として評価する。また、Ｓ２１パラメータについては、−３ｄＢ以上の周波数帯域を通過損失の少ない良好な周波数帯域として評価する。
スイッチ１３０をオフにした場合には、図７に実線で示すように、Ｓ１１パラメータは、４３０ＭＨｚをほぼ中心とする周波数帯域（約３．９ＭＨｚ〜約４．５ＭＨｚ）において、−１０ｄＢ以下となった。
また、図７に破線で示すように、Ｓ２１パラメータは、４３０ＭＨｚをほぼ中心とする周波数帯域（約３．９ＭＨｚ〜約４．５ＭＨｚ）において、−３ｄＢ以上となった。
このため、スイッチ１３０をオフにした場合には、端子１０１と端子１０２ｐ、１０２ｎとの間において、共振周波数ｆ＝４．３ＭＨｚの前後を含む周波数帯域において、ＲＦ信号の良好な伝送状態を得られることが分かった。
また、スイッチ１３０をオンにした場合には、図８に実線で示すように、Ｓ１１パラメータは、周波数に関係なく、約０ｄＢであった。
また、図８に破線で示すように、Ｓ２１パラメータは、−３６ｄＢ以下となった。
このため、スイッチ１３０をオンにした場合には、端子１０１と端子１０２ｐ、１０２ｎとの間が遮断されてHigh-Zの状態が得られることが分かった。
以上、実施の形態１の伝送回路１００では、スイッチ１３０をオフにすれば、端子１０１と端子１０２ｐ、１０２ｎとの間でＲＦ信号を伝送でき、かつ、シングル差動変換とバイアス供給を行うことができる。
また、実施の形態１の伝送回路１００では、スイッチ１３０をオンにすれば、端子１０１と端子１０２ｐ、１０２ｎとの間を遮断することができる。
そして、実施の形態１の伝送回路１００は、スイッチ１３０をオフにして端子１０１と端子１０２ｐ、１０２ｎとの間でＲＦ信号を伝送する際に、ＲＦ信号がスイッチ１３０を通過しないため、ＲＦ信号の損失を大幅に低減することができる。
これは、前提技術の伝送回路２０（図２参照）と伝送回路３０（図３参照）の信号の伝送経路に、それぞれ、スイッチ２２、３２が含まれていることと比べると、非常に大きな違いである。
以上のように、実施の形態１によれば、損失を低減した伝送回路１００を提供することができる。
従って、図４に示す実施の形態１のＲＦトランシーバ５００において、伝送回路１００Ｔｘ、１００Ｒｘのスイッチ１３０Ｔｘ、１３０Ｒｘのオン／オフを互い違いに制御すれば、伝送回路１００Ｔｘ、１００Ｒｘのどちらか一方のみでＲＦ信号を伝送できる。
そして、その際に、ＲＦ信号がスイッチ１３０を通過しないため、ＲＦ信号の損失を大幅に低減することができる。
また、実施の形態１の伝送回路１００は、スイッチ１３０がＲＦ信号の伝送経路に含まれないため、前提技術の伝送回路２０、３０（図２、３参照）のスイッチ２２、３２のように、低損失なＭＭＩＣによって構築されるスイッチを用いる必要がない。
このため、スイッチ１３０は、シリコンを主材料とする半導体集積回路装置によって実現されるＬＳＩ５１０の内部に配置することができる。
また、実施の形態１の伝送回路１００では、回路１１０と１２０は、信号のシングル差動変換、インピーダンス整合、及びバイアス電圧の供給を行う回路である。
このため、前提技術の伝送回路２０、３０（図２、３参照）よりも部品点数を削減することができる。このため、前提技術の伝送回路２０、３０（図２、３参照）よりも、小型化を図ることができる。ＬＳＩ５１０の外部の部品は、実装面積が比較的大きいため、ＬＳＩ５１０の外部の部品の数を削減できることは、小型化において非常に有利である。
なお、以上では、図４に示すＲＦトランシーバ５００のように、送信系及び受信系の両方に、実施の形態１の伝送回路１００（１００Ｔｘ、１００Ｒｘ）を含む形態について説明した。しかしながら、ＲＦトランシーバ５００は、次のように変形してもよい。
図９は、実施の形態１の変形例のＲＦトランシーバ５００Ａを示す図である。
図９に示すＲＦトランシーバ５００Ａのように、送信系の伝送回路１００Ｔｘのみを含み、受信系は、ＬＳＩ５１０Ａの端子５６０ＡとＬＳＩ５１０Ａの内部のスイッチ１３０Ａを介して、アンテナ１とＬＮＡ５１２Ａを接続してもよい。この場合は、受信系は、シングルエンド形式のＲＦ信号を信号処理回路５３０に入力することになる。
また、これとは逆に、受信系の伝送回路１００Ｒｘのみを含み、送信系は、Ｌシングルエンド形式のＲＦ信号を信号処理回路５３０に入力してもよい。
＜実施の形態２＞
図１０は、実施の形態２の伝送回路２００を示す図である。伝送回路２００は、実施の形態１の伝送回路１００（図５参照）から、回路１１０の内部の直流電源Ｖと、回路１２０の内部の直流電源Ｖとを取り除いた構成を有する。
その他の構成は、実施の形態１の伝送回路１００の構成と同様であるため、同様の構成要素には同一符号を付し、その説明を省略する。
実施の形態２の伝送回路２００は、回路１１０の内部の直流電源Ｖと、回路１２０の内部の直流電源Ｖとを有しないため、実施の形態１の伝送回路１００の回路１１０、１２０に比べると、バイアス電圧の供給機能を有しないことになる。
従って、回路１１０、１２０は、信号のシングル差動変換、及びインピーダンス整合を行う回路である。
このような伝送回路２００は、ＲＦトランシーバのＬＳＩのＰＡ又はＬＮＡがバイアス供給機能を有する場合に、用いることができる。
伝送回路２００は、スイッチ１３０をオフにして端子１０１と端子１０２ｐ、１０２ｎとの間でＲＦ信号を伝送する際に、ＲＦ信号がスイッチ１３０を通過しないため、ＲＦ信号の損失を大幅に低減することができる。
以上のように、実施の形態２によれば、損失を低減した伝送回路２００を提供することができる。
＜実施の形態３＞
図１１は、実施の形態３の伝送回路３００を示す図である。
伝送回路３００は、端子１０１、回路３１０、３２０、スイッチ１３０、端子３０２ｐ、３０２ｎを含む。以下、実施の形態１、２の伝送回路１００、２００と同様の構成要素には同一符号を付し、その説明を省略する。
端子１０１は、実施の形態１の伝送回路１００の端子１０１と同様であり、アンテナ１（図４参照）に接続される。
回路３１０及び３２０は、それぞれ、インダクタＬ１とキャパシタＣ１を有する。
回路３１０のインダクタＬ１は、端子１０１と端子３０２ｐとの間に直列に挿入される。また、回路３１０のキャパシタＣ１は、分岐点３０４と電源端子との間に直列に挿入される。
回路３２０のキャパシタＣ１は、端子１０１と端子３０２ｎとの間に直列に挿入される。また、回路３１０のインダクタＬ１は、分岐点３０５とグランド端子との間に直列に挿入される。
スイッチ１３０は、端子３０２ｐ、３０２ｎの間に接続される。
このような伝送回路３００において、回路３１０のインダクタＬ１とキャパシタＣ１と、回路３２０のキャパシタＣ１とインダクタＬ１とは、互いの位置を入れ替えた回路構成を有する。
これは、回路３１０のインダクタＬ１とキャパシタＣ１と、回路３２０のキャパシタＣ１とインダクタＬ１とで、インピーダンス整合を取るとともに、シングル差動変換を実現するためである。
すなわち、スイッチ１３０がオフであるときは、端子３０２ｐから入力される差動信号のポジティブ側の信号は、回路３１０のインダクタＬ１とキャパシタＣ１によって位相が９０度進められる。また、端子３０２ｎから入力される差動信号のネガティブ側の信号は、回路３２０のキャパシタＣ１とインダクタＬ１によって位相が９０度遅延される。
このため、スイッチ１３０がオフであるときは、端子３０２ｐ、３０２ｎに入力される差動形式のＲＦ信号をシングルエンド形式のＲＦ信号に変換して、端子１０１から出力することができる。
また、スイッチ１３０がオフであるときは、端子１０１から入力されるシングルエンド形式のＲＦ信号を回路３１０、３２０で差動形式のＲＦ信号に変換して、端子３０２ｐ、３０２ｎから出力することができる。
以上のように、伝送回路３００は、スイッチ１３０をオフにして端子１０１と端子３０２ｐ、３０２ｎとの間でＲＦ信号を伝送する際に、ＲＦ信号がスイッチ１３０を通過しないため、ＲＦ信号の損失を大幅に低減することができる。
また、スイッチ１３０をオンにすれば、回路３１０のインダクタＬ１と、回路３２０のキャパシタＣ１とで構築されるループ状のＬＣ共振回路によって、端子１０１と、端子３０２ｐ、３０２ｎとの間は、High-Zにされる。
このため、伝送回路３００は、実施の形態１、２の伝送回路１００、２００と同様に動作することができる。
以上のように、実施の形態３によれば、損失を低減した伝送回路３００を提供することができる。
以上、本発明の例示的な実施の形態の伝送回路、及び、信号送受信回路について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
信号を入力又は出力する第１端子と、前記信号を出力又は入力する一対の第２端子の一方とを接続する第１経路と、
前記第１端子と、前記一対の第２端子の他方とを接続する第２経路と、
前記第１経路に直列に挿入される第１キャパシタを有し、前記第１経路を伝送される信号のシングル差動変換、インピーダンス整合、及びバイアス電圧の供給を行う第１回路と、
前記第２経路に直列に挿入される第１インダクタを有し、前記第２経路を伝送される信号のシングル差動変換、インピーダンス整合、及びバイアス電圧の供給を行う第２回路と、
前記一対の第２端子の一方と他方との間に接続されるスイッチと
を含む、伝送回路。
（付記２）
前記第１キャパシタのキャパシタンスと、前記第１インダクタとインダクタンスとによって定まる共振周波数は、前記第１経路及び前記第２経路を伝送される信号の共振周波数と等しい、付記１記載の伝送回路。
（付記３）
前記第１回路は、
前記第１キャパシタと、
前記第１キャパシタと前記一対の第２端子の一方との間から分岐し、基準電位点に接続される第１分岐路と、
前記第１分岐路に直列に挿入される、第２インダクタ及び第２キャパシタの第１並列回路と、
前記第１並列回路と前記基準電位点との間で、前記第１分岐路に直列に挿入される第１直流電源と
を有し、
前記第２回路は、
前記第１インダクタと、
前記第１インダクタと前記一対の第２端子の他方との間から分岐し、基準電位点に接続される第２分岐路と、
前記第２分岐路に直列に挿入される、第３インダクタ及び第３キャパシタの第２並列回路と、
前記第２並列回路と前記基準電位点との間で、前記第２分岐路に直列に挿入される第２直流電源と
を有する、付記１又は２記載の伝送回路。
（付記４）
前記第１端子と、前記第１キャパシタ及び前記第１インダクタとの間に挿入される、第４キャパシタをさらに含む、付記１乃至３のいずれか一項記載の伝送回路。
（付記５）
信号を入力又は出力する第１端子と、前記信号を出力又は入力する一対の第２端子の一方とを接続する第１経路と、
前記第１端子と、前記一対の第２端子の他方とを接続する第２経路と、
前記第１経路に直列に挿入される第１キャパシタを有し、前記第１経路を伝送される信号のシングル差動変換とインピーダンス整合を行う第１回路と、
前記第２経路に直列に挿入される第１インダクタを有し、前記第２経路を伝送される信号のシングル差動変換とインピーダンス整合を行う第２回路と、
前記一対の第２端子の一方と他方との間に接続されるスイッチと
を含む、伝送回路。
（付記６）
信号送受信端子と、
信号を送信する送信回路と、
前記第１端子が前記信号送受信端子に接続され、前記一対の第２端子が前記送信回路の一対の出力端子に接続される、付記１乃至５のいずれか一項記載の伝送回路と
を含む、信号送受信回路。
（付記７）
前記スイッチと、前記送信回路とは、１つの半導体回路装置として実現される、付記５記載の信号送受信回路。
（付記８）
信号送受信端子と、
信号を受信する受信回路と、
前記第１端子が前記信号送受信端子に接続され、前記一対の第２端子が前記受信回路の一対の入力端子に接続される、付記１乃至５のいずれか一項記載の伝送回路と
を含む、信号送受信回路。
（付記９）
前記スイッチと、前記受信回路とは、１つの半導体回路装置として実現される、付記８記載の信号送受信回路。
（付記１０）
信号を入力又は出力する第１端子と、前記信号を出力又は入力する一対の第２端子の一方とを接続する第１経路と、
前記第１端子と、前記一対の第２端子の他方とを接続する第２経路と、
前記第１経路に直列に挿入される第１キャパシタと、
前記第２経路に直列に挿入される第１インダクタと、
前記第１経路の前記第１キャパシタと前記一対の第２端子の一方との間から分岐し、基準電位点に接続される第１分岐路と、
前記第１分岐路に直列に挿入される、第２インダクタ及び第２キャパシタの第１並列回路と、
前記第１並列回路と前記基準電位点との間で、前記第１分岐路に直列に挿入される第１直流電源と、
前記第２経路の前記第１インダクタと前記一対の第２端子の他方との間から分岐し、基準電位点に接続される第２分岐路と、
前記第２分岐路に直列に挿入される、第３インダクタ及び第３キャパシタの第２並列回路と、
前記第２並列回路と前記基準電位点との間で、前記第２分岐路に直列に挿入される第２直流電源と、
前記一対の第２端子の一方と他方との間に接続されるスイッチと
を含む、伝送回路。
５００、５００Ａ ＲＦトランシーバ
１ アンテナ
５１０ ＬＳＩ
１００Ｔｘ、１００Ｒｘ、１００、２００、３００ 伝送回路
１０１Ｔｘ、１０２Ｔｘｐ、１０２Ｔｘｎ 端子
１０１Ｒｘ、１０２Ｒｘｐ、１０２Ｒｘｎ 端子
１０１、１０２ｐ、１０２ｎ 端子
１１０、１２０ 回路
Ｃ１、Ｃ２、Ｃ３Ｃ４ キャパシタ
Ｌ１、Ｌ２、Ｌ３ インダクタ
１３０Ｔｘ、１３０Ｒｘ、１３０ スイッチ
１５０Ｔｘ、１５０Ｒｘ 回路
３１０、３２０ 回路
３０２ｐ、３０２ｎ 端子

Claims (6)

  1. 信号を入力又は出力する第１端子と、前記信号を出力又は入力する一対の第２端子の一方とを接続する第１経路と、
    前記第１端子と、前記一対の第２端子の他方とを接続する第２経路と、
    前記第１経路に直列に挿入される第１キャパシタを有し、前記第１経路を伝送される信号のインピーダンス整合、及びバイアス電圧の供給を行う第１回路と、
    前記第２経路に直列に挿入される第１インダクタを有し、前記第２経路を伝送される信号のインピーダンス整合、及びバイアス電圧の供給を行う第２回路と、
    前記一対の第２端子の一方と他方との間に接続されるスイッチと
    を含み、
    前記第１回路は、
    前記第１キャパシタと、
    前記第１キャパシタと前記一対の第２端子の一方との間から分岐し、基準電位点に接続される第１分岐路と、
    前記第１分岐路に直列に挿入される、第２インダクタ及び第２キャパシタの第１並列回路と、
    前記第１並列回路と前記基準電位点との間で、前記第１分岐路に直列に挿入される第１直流電源と
    を有し、
    前記第２回路は、
    前記第１インダクタと、
    前記第１インダクタと前記一対の第２端子の他方との間から分岐し、基準電位点に接続される第２分岐路と、
    前記第２分岐路に直列に挿入される、第３インダクタ及び第３キャパシタの第２並列回路と、
    前記第２並列回路と前記基準電位点との間で、前記第２分岐路に直列に挿入される第２直流電源と
    を有し、
    前記第１回路及び前記第２回路は、前記第１経路及び前記第２経路を伝送される信号のシングル差動変換を行う、伝送回路。
  2. 前記第１キャパシタのキャパシタンスと、前記第１インダクタのインダクタンスとによって定まる共振周波数は、前記第１経路及び前記第２経路を伝送される信号の共振周波数と等しい、請求項１記載の伝送回路。
  3. 前記第１端子と、前記第１キャパシタ及び前記第１インダクタとの間に挿入される、第４キャパシタをさらに含む、請求項１又は２記載の伝送回路。
  4. 信号を入力又は出力する第１端子と、前記信号を出力又は入力する一対の第２端子の一方とを接続する第１経路と、
    前記第１端子と、前記一対の第２端子の他方とを接続する第２経路と、
    前記第１経路に直列に挿入される第１キャパシタを有し、前記第１経路を伝送される信号のインピーダンス整合を行う第１回路と、
    前記第２経路に直列に挿入される第１インダクタを有し、前記第２経路を伝送される信号のインピーダンス整合を行う第２回路と、
    前記一対の第２端子の一方と他方との間に接続されるスイッチと
    を含み、
    前記第１回路は、
    前記第１キャパシタと、
    前記第１キャパシタと前記一対の第２端子の一方との間から分岐し、基準電位点に接続される第１分岐路と、
    前記第１分岐路に直列に挿入される、第２インダクタ及び第２キャパシタの第１並列回路と
    を有し、
    前記第２回路は、
    前記第１インダクタと、
    前記第１インダクタと前記一対の第２端子の他方との間から分岐し、基準電位点に接続される第２分岐路と、
    前記第２分岐路に直列に挿入される、第３インダクタ及び第３キャパシタの第２並列回路と
    を有し、
    前記第１回路及び前記第２回路は、前記第１経路及び前記第２経路を伝送される信号のシングル差動変換を行う、伝送回路。
  5. 信号送受信端子と、
    信号を送信する送信回路と、
    前記第１端子が前記信号送受信端子に接続され、前記一対の第２端子が前記送信回路の一対の出力端子に接続される、請求項１乃至４のいずれか一項記載の伝送回路と
    を含む、信号送受信回路。
  6. 信号送受信端子と、
    信号を受信する受信回路と、
    前記第１端子が前記信号送受信端子に接続され、前記一対の第２端子が前記受信回路の一対の入力端子に接続される、請求項１乃至４のいずれか一項記載の伝送回路と
    を含む、信号送受信回路。
JP2013097008A 2013-05-02 2013-05-02 伝送回路、及び、信号送受信回路 Expired - Fee Related JP6163350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013097008A JP6163350B2 (ja) 2013-05-02 2013-05-02 伝送回路、及び、信号送受信回路
US14/264,954 US9172355B2 (en) 2013-05-02 2014-04-29 Transmission circuit and signal transmission and reception circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013097008A JP6163350B2 (ja) 2013-05-02 2013-05-02 伝送回路、及び、信号送受信回路

Publications (2)

Publication Number Publication Date
JP2014220592A JP2014220592A (ja) 2014-11-20
JP6163350B2 true JP6163350B2 (ja) 2017-07-12

Family

ID=51841148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013097008A Expired - Fee Related JP6163350B2 (ja) 2013-05-02 2013-05-02 伝送回路、及び、信号送受信回路

Country Status (2)

Country Link
US (1) US9172355B2 (ja)
JP (1) JP6163350B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014856B2 (en) * 2015-01-20 2018-07-03 Mitsubishi Electric Corporation Signal transmission device
JP6476016B2 (ja) * 2015-03-09 2019-02-27 ルネサスエレクトロニクス株式会社 半導体集積回路、通信モジュール、及びスマートメータ
EP3091667B1 (de) * 2015-05-07 2019-07-10 Continental Automotive GmbH Antennenanordnung mit vorspannungseinheit, verfahren zum betreiben einer solchen antennenanordnung und on-board unit mit einer solchen antennenanordnung
US9667228B2 (en) * 2015-09-14 2017-05-30 Samsung Electronics Co., Ltd Apparatus for and method of programmable matching network for multiple signal types
US20170110792A1 (en) * 2015-09-29 2017-04-20 Silicon Laboratories Inc. Radio-Frequency Apparatus with Integrated Antenna Control and Associated Methods
US11764473B2 (en) 2016-08-29 2023-09-19 Silicon Laboratories Inc. Apparatus with partitioned radio frequency antenna and matching network and associated methods
US11894622B2 (en) 2016-08-29 2024-02-06 Silicon Laboratories Inc. Antenna structure with double-slotted loop and associated methods
US11769949B2 (en) 2016-08-29 2023-09-26 Silicon Laboratories Inc. Apparatus with partitioned radio frequency antenna and matching network and associated methods
US11764749B2 (en) 2016-08-29 2023-09-19 Silicon Laboratories Inc. Apparatus with partitioned radio frequency antenna and matching network and associated methods
US11749893B2 (en) 2016-08-29 2023-09-05 Silicon Laboratories Inc. Apparatus for antenna impedance-matching and associated methods
WO2018198602A1 (ja) * 2017-04-26 2018-11-01 株式会社村田製作所 バランスフィルタ
US11750167B2 (en) * 2017-11-27 2023-09-05 Silicon Laboratories Inc. Apparatus for radio-frequency matching networks and associated methods
US11894621B2 (en) 2017-12-18 2024-02-06 Silicon Laboratories Inc. Radio-frequency apparatus with multi-band balun with improved performance and associated methods
US11894826B2 (en) 2017-12-18 2024-02-06 Silicon Laboratories Inc. Radio-frequency apparatus with multi-band balun and associated methods
US11916514B2 (en) 2017-11-27 2024-02-27 Silicon Laboratories Inc. Radio-frequency apparatus with multi-band wideband balun and associated methods
US11368342B2 (en) 2020-09-09 2022-06-21 Apple Inc. Electrical phase balanced duplexer
CN113169754B (zh) * 2021-03-17 2022-07-22 香港应用科技研究院有限公司 无开关连接的射频收发器
US11171675B1 (en) * 2021-03-17 2021-11-09 Hong Kong Applied Science and Technology Research Institute Company, Limited Switch-less connection for radio-frequency (RF) transceivers
US11862872B2 (en) 2021-09-30 2024-01-02 Silicon Laboratories Inc. Apparatus for antenna optimization and associated methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291696A (ja) 1993-03-30 1994-10-18 Sony Corp アンテナ共用器
US6009314A (en) * 1997-11-17 1999-12-28 Telefonaktiebolaget L/M Ericsson Monolithic high frequency antenna switch
SE513470C2 (sv) * 1999-07-08 2000-09-18 Ericsson Telefon Ab L M Balunkrets
JP4339838B2 (ja) * 2002-03-15 2009-10-07 パナソニック株式会社 平衡型高周波回路
US7283793B1 (en) * 2002-05-15 2007-10-16 Broadcom Corporation Package filter and combiner network
JP4135928B2 (ja) 2003-11-28 2008-08-20 Ｔｄｋ株式会社 バラン
US8903332B2 (en) * 2009-06-23 2014-12-02 Silicon Laboratories Inc. Circuit device and method of coupling to an antenna
EP2647124B1 (en) * 2010-11-29 2019-06-05 Smart Antenna Technologies Ltd Balanced antenna system

Also Published As

Publication number Publication date
US20140327494A1 (en) 2014-11-06
US9172355B2 (en) 2015-10-27
JP2014220592A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
JP6163350B2 (ja) 伝送回路、及び、信号送受信回路
CN105049068B (zh) 旁路路径损耗减少
TWI708483B (zh) 與具有載波聚合之射頻接收器相關之電路及方法
US10305533B2 (en) Semiconductor device
JP6528845B2 (ja) アンテナ整合回路、アンテナ回路、フロントエンド回路および通信装置
TW201616808A (zh) 具有降低頻帶負載之多頻帶裝置
US8909161B2 (en) Transceiver front-end
CA3096679C (en) Transmit and receive switch and broadband power amplifier matching network for multi-band millimeter-wave 5g communication
US20200313710A1 (en) Front-end circuit and communication device
KR20200007953A (ko) 스위치 모듈
JP2012070267A (ja) 高周波信号処理装置
US20190229415A1 (en) Radio-Frequency Apparatus with Integrated Antenna Control and Associated Methods
US20160352494A1 (en) Radio frequency front-end circuit
Aneja et al. Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology
US20170040966A1 (en) Combined impedance matching and rf filter circuit
US11146305B2 (en) Radio frequency module and communication device
US11177780B2 (en) Front-end circuit and communication device
US20170093032A1 (en) Radio-Frequency Apparatus With Integrated Antenna Control and Associated Methods
KR20110060735A (ko) 고주파 변압기를 이용한 다중 대역 전력증폭기
US11881844B2 (en) Multiplexer
US10027353B2 (en) High-frequency front end circuit
KR102006196B1 (ko) Rf 스위치 장치
JP2003163606A (ja) スイッチ半導体集積回路
WO2019193826A1 (ja) フィルタ回路および通信装置
GB2520584A (en) On chip transmit and receive filtering

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R150 Certificate of patent or registration of utility model

Ref document number: 6163350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees