JP6160802B2 - ビット符号化装置、ビット復号装置、送信装置、受信装置、ビット符号化方法、ビット復号方法、送信方法、受信方法およびプログラム - Google Patents

Description

本発明は、ビット符号化装置、ビット復号装置、送信装置、受信装置、ビット符号化方法、ビット復号方法、送信方法、受信方法およびプログラムに関する。

無線通信では、受信機における熱雑音による誤りを訂正するために、誤り訂正符号が用いられる。誤り訂正符号の技術は、１ビットあたりに必要な送信エネルギーを低減できるため、符号理論の分野で盛んに検討されている。現在、一般的に用いられる誤り訂正符号として、非組織型畳み込み（ＮＳＣ：Ｎｏｎ−Ｓｙｓｔｅｍａｔｉｃ Ｃｏｎｖｏｌｕｔｉｏｎａｌ）符号や再帰的組織型畳み込み（ＲＳＣ：Ｒｅｃｕｒｓｉｖｅ Ｓｙｓｔｅｍａｔｉｃ Ｃｏｎｖｏｌｕｔｉｏｎａｌ）符号等の畳み込み符号、ＲＳＣ符号を複数用いるターボ符号（非特許文献１参照）、ＬＤＰＣ（Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ）符号などがある。特に、ターボ符号はターボ原理に基づく繰り返し復号により、数学的に与えられている伝送可能なビット数の上限を示すシャノン限界に近い特性を達成できる強力な誤り訂正符号として知られている。

そのため、標準化団体の１つである３ＧＰＰ（Ｔｈｅ Ｔｈｉｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ）のＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）やＬＴＥ−Ａｄｖａｎｃｅｄなどの規格において、データ信号の誤り訂正符号として、ターボ符号が採用されている（非特許文献２参照）。３ＧＰＰで用いられるターボ符号では、拘束長４のＲＳＣ符号をインターリーバを介して並列連接することにより、符号化率１／３の誤り訂正符号化ビットを出力する構成が採られている。

また、ＬＴＥや、ＬＴＥ−Ａｄｖａｎｃｅｄでは、受信レベルの違いや受信品質の変動に対して一定の誤り率を確保するためにデータ伝送に用いるＭＣＳ（Ｍｏｄｕｌａｔｉｏｎ ａｎｄ Ｃｏｄｉｎｇ Ｓｃｈｅｍｅ）を適用的に制御するリンクアダプテーションが適用されている。このリンクアダプテーションでは、パリティビットの一部を間引くパンクチャリング処理により符号化率１／３よりも高い符号化率を実現する。パンクチャリングにより高符号化率の誤り訂正符号化ビット列を伝送することで、伝送レートの向上が可能となる。

C.Berrou,A.Glavieux,and P.Thitimajshima,"Near Shannon limit error-correcting coding and decoding:turbo-codes," in Proc. ICC'93, Geneva, Switzerland, May 1993, pp.1064-1070 3GPP TS 36.212 (V10.4.0)"Evolved Universal Terrestrial Radio Access(E-UTRA) Multiplexing and channel coding"

しかしながら、上述のように、パンクチャリングにより高符号化率を実現するシステムにおいては、パンクチャリングにより間引かれたパリティビットの情報は伝送されない。このため、間引かれたパリティビットの情報は、受信側の復号処理に用いられることはない。その結果、符号化率が高くなると、誤り訂正符号の誤り訂正能力が大きく劣化し、シャノン限界で定められる伝送可能なビット数と、該誤り訂正符号で達成できる伝送可能なビット数の差が大きくなるという問題がある。

本発明は、このような事情に鑑みてなされたもので、その目的は、符号化率が高くなったときの誤り訂正能力の劣化を抑制することができるビット符号化装置、ビット復号装置、送信装置、受信装置、ビット符号化方法、ビット復号方法、送信方法、受信方法およびプログラムを提供することにある。

（１）この発明は上述した課題を解決するためになされたもので、本発明の一態様は、入力された入力ビット列を誤り訂正符号化して、符号化ビット列を生成するビット符号化装置であって、前記入力ビット列を誤り訂正符号化して、第１のビット列を生成する符号化部と、前記第１のビット列から、第２のビット列を抽出する抽出部と、前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮部とを具備し、前記符号化ビットは、前記第３のビット列の少なくとも一部を含むことを特徴とする。

（２）また、本発明の他の態様は、（１）に記載のビット符号化装置であって、前記情報圧縮部は、前記第２のビット列を構成するビット同士を排他的論理和することで、前記第３のビット列を生成することを特徴とする。

（３）また、本発明の他の態様は、（２）に記載のビット符号化装置であって、前記排他的論理和は、３ビット以上の排他的論理和であることを特徴とする。

（４）また、本発明の他の態様は、（１）から（３）のいずれかに記載のビット符号化装置であって、前記第３のビット列のうち、前記符号化ビットに含まれるビットを複製する複製部と、前記符号化ビット列を用いて変調シンボルを生成したときに、すくなくとも一部の変調シンボルは、前記複製部による複製の複製元のビットと、複製されたビットとを含むビット群に応じた変調シンボルとなるように、前記符号化ビット列の並び順を決定する変調ビット構成部とを具備することを特徴とする。

（５）また、本発明の他の態様は、（１）に記載のビット符号化装置により符号化された符号化ビット列に基づく信号を復号するビット復号装置であって、入力された信号から前記第３のビット列に対応する信号を抽出する判別部と、前記入力された信号に対して復号処理を行う復号部と、前記判別部が抽出した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出部とを具備し、前記復号部は、少なくとも一回は、前記外部情報抽出部が生成した信号を用いて、前記入力された信号に対する復号処理を行うことを特徴とする。

（６）また、本発明の他の態様は、（４）に記載のビット復号装置であって、前記外部情報抽出部は、前記判別部が抽出した信号と、前記復号処理結果のうち前記第２のビット列に対応する部分の一部との排他的論理和を算出することで、前記第２のビット列の少なくとも一部に対応する信号を生成することを特徴とする。

（７）また、本発明の他の態様は、（４）に記載のビット符号化装置により符号化された符号化ビット列に基づく信号を復号するビット復号装置であって、入力された信号のうち、前記複製元のビットに対応する信号と前記複製されたビットに対応する信号とを合成する合成部と、前記入力された信号に対して復号処理を行う復号部と、前記合成部が合成した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出部とを具備し、前記復号部は、少なくとも一回は、前記外部情報抽出部が生成した信号を用いて、前記入力された信号に対する復号処理を行うことを特徴とする。

（８）また、本発明の他の態様は、（１）に記載のビット符号化装置と、前記ビット符号化装置が生成した符号化ビット列に応じた変調シンボル列を生成する変調部と、前記変調シンボル列に基づく信号を送信する送信部とを具備することを特徴とする送信装置である。

（９）また、本発明の他の態様は、（８）に記載の送信装置であって、前記ビット符号化装置が前記符号化ビット列に含める前記第３のビット列のビット数の、前記入力ビット列のビット数に対する割合を、前記ビット符号化装置における符号化率または前記変調部における変調方式に応じて決定する圧縮制御部を具備することを特徴とする。

（１０）また、本発明の他の態様は、（８）に記載の送信装置であって、前記ビット符号化装置が前記符号化ビット列に含める前記第３のビット列のビット数の、前記入力ビット列のビット数に対する割合を、前記入力ビット列の再送回数に応じて決定する圧縮制御部を具備することを特徴とする。

（１１）また、本発明の他の態様は、（８）に記載の送信装置であって、前記ビット符号化装置が前記符号化ビット列に含める前記第３のビット列のビット数の、前記入力ビット列のビット数に対する割合を、ＥＸＩＴ解析により決定する圧縮制御部を具備することを特徴とする。

（１２）また、本発明の他の態様は、（５）に記載のビット復号装置と、信号を受信する受信部と、前記受信した信号を復調し、該復調結果を、前記入力された信号として前記ビット復号装置に入力する復調部とを具備することを特徴とする受信装置である。

（１３）また、本発明の他の態様は、（１２）に記載の受信装置であって、前記復調結果における前記第３のビット列に対応する信号の割合を、前記ビット符号化装置における符号化率または前記復調部における変調方式に応じて判定し、前記ビット復号装置の判別部に通知する圧縮制御部を具備し、前記判別部は、前記割合を用いて、前記第３のビット列に対応する信号の抽出を行うことを特徴とする。

（１４）また、本発明の他の態様は、（１２）に記載の受信装置であって、前記復調結果における前記第３のビット列に対応する信号の割合を、前記受信した信号の再送回数に応じて判定し、前記ビット復号装置の判別部に通知する圧縮制御部を具備し、前記判別部は、前記割合を用いて、前記第３のビット列に対応する信号の抽出を行うことを特徴とする。

（１５）また、本発明の他の態様は、（１２）に記載の受信装置であって、前記復調結果における前記第３のビット列に対応する信号の割合を、ＥＸＩＴ解析により判定し、前記ビット復号装置の判別部に通知する圧縮制御部を具備し、前記判別部は、前記割合を用いて、前記第３のビット列に対応する信号の抽出を行うことを特徴とする。

（１６）また、本発明の他の態様は、入力された入力ビット列を誤り訂正符号化して、符号化ビット列を生成するビット符号化方法であって、前記入力ビット列を誤り訂正符号化して、第１のビット列を生成する符号化過程と、前記第１のビット列から、第２のビット列を抽出する抽出過程と、前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮過程とを有し、前記符号化ビットは、前記第３のビット列の少なくとも一部を含むことを特徴とする。

（１７）また、本発明の他の態様は、（１６）に記載のビット符号化方法により符号化された符号化ビット列に基づく信号を復号するビット復号方法であって、入力された信号から前記第３のビット列に対応する信号を抽出する判別過程と、前記入力された信号に対して復号処理を行う復号過程と、前記判別過程にて抽出した信号と前記復号過程の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出過程とを有し、前記復号過程において、少なくとも一回は、前記外部情報抽出過程にて生成した信号を用いて、前記入力された信号に対する復号処理を行うことを特徴とする。

（１８）また、本発明の他の態様は、入力された入力ビット列を誤り訂正符号化して、符号化ビット列を生成するビット符号化過程と、前記ビット符号化過程により生成された符号化ビット列に応じた変調シンボル列を生成する変調過程と、前記変調シンボル列に基づく信号を送信する送信過程とを有し、前記ビット符号化過程は、前記入力ビット列を誤り訂正符号化して、第１のビット列を生成する符号化過程と、前記第１のビット列から、第２のビット列を抽出する抽出過程と、前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮過程とを有し、前記符号化ビットは、前記第３のビット列の少なくとも一部を含むことを特徴とする送信方法である。

（１９）また、本発明の他の態様は、（１６）に記載のビット符号化方法により符号化された符号化ビット列に基づく信号を受信する受信方法であって、信号を受信する受信過程と、前記受信した信号を復調する復調過程と、前記復調結果を復号するビット復号過程とを有し、前記ビット復号過程は、前記復調過程による復調結果から前記第３のビット列に対応する信号を抽出する判別過程と、前記復調結果に対して復号処理を行う復号過程と、前記判別過程にて抽出した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出過程とを有し、前記復号過程において、少なくとも一回は、前記外部情報抽出にて生成した信号を用いて、前記復調結果に対する復号処理を行うことを特徴とする。

（２０）また、本発明の他の態様は、入力された入力ビット列を誤り訂正符号化して、符号化ビット列を生成するビット符号化装置のコンピュータを、前記入力ビット列を誤り訂正符号化して、第１のビット列を生成する符号化部、前記第１のビット列から、第２のビット列を抽出する抽出部、前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮部として機能させるためのプログラムであって、前記符号化ビットは、前記第３のビット列の少なくとも一部を含むことを特徴とする。

（２１）また、本発明の他の態様は、請求項１に記載のビット符号化装置により符号化された符号化ビット列に基づく信号を復号するビット復号装置のコンピュータを、入力された信号から前記第３のビット列に対応する信号を抽出する判別部、前記入力された信号に対して復号処理を行う復号部、前記判別が抽出した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出部として機能させるためのプログラムであって、前記復号部は、少なくとも一回は、前記外部情報抽出が生成した信号を用いて、前記入力された信号に対する復号処理を行うことを特徴とする。

（２２）また、本発明の他の態様は、コンピュータを、（１）に記載のビット符号化装置、前記ビット符号化装置が生成した符号化ビット列に応じた変調シンボル列を生成する変調部、前記変調シンボル列に基づく信号を送信する送信部として機能させるためのプログラム。

（２３）また、本発明の他の態様は、コンピュータを、請求項５に記載のビット復号装置、信号を受信する受信部、前記受信した信号を復調し、該復調結果を、前記入力された信号として前記ビット復号装置に入力する復調部として機能させるためのプログラムである。

この発明によれば、符号化率が高くなったときの誤り訂正能力の劣化を抑制することができる。

この発明の第１の実施形態に係る無線通信システム１０の構成を示す概略ブロック図である。 同実施形態における送信装置１００の構成例を示す概略ブロック図である。 同実施形態におけるターボ符号部１０１の構成例を示す概略ブロック図である。 同実施形態における符号化率制御部１０２の構成例を示す概略ブロック図である。 同実施形態におけるパンクチャ部１０２１の動作を説明する図である。 同実施形態におけるＰ／Ｓ部１０２２が生成するビット列Ｄの例を示す図である。 同実施形態における情報圧縮部１０２７の動作を説明する図である。 同実施形態における受信装置２００の構成例を示す概略ブロック図である。 同実施形態におけるＬＬＲ復元情報構成部２０７の構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８−１の構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８−２の構成例を示す概略ブロック図である。 同実施形態におけるターボ復号部２０６の構成例を示す概略ブロック図である。 同実施形態の変形例における受信装置２００ａの構成例を示す概略ブロック図である。 同変形例におけるターボ復号部３０６の構成例を示す概略ブロック図である。 この発明の第２の実施形態に係る符号化率制御部１０２ｂの構成例を示す概略ブロック図である。 同実施形態における情報圧縮部１０２７ｂの動作を説明する図である。 同実施形態における受信装置２００ｂの構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８ｂ−１の構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８ｂ−２の構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８ｂ−３の構成例を示す概略ブロック図である。 同実施形態におけるターボ復号部２０６ｂの構成例を示す概略ブロック図である。 この発明の第３の実施形態に係る送信装置１００ｃの構成例を示す概略ブロック図である。 同実施形態における受信装置２００ｃの構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８ｃ−１の構成例を示す概略ブロック図である。 同実施形態における外部ＬＬＲ抽出部２０８ｃ−２の構成例を示す概略ブロック図である。 この発明の第４の実施形態に係る送信装置１００ｄの構成例を示す概略ブロック図である。 同実施形態における情報圧縮部６０５の構成例を示す概略ブロック図である。 変調方式が１６ＱＡＭのときの信号点配置の例を示す図である。 同実施形態における受信装置２００ｄの構成例を示す概略ブロック図である。

以下、図面を参照して、本発明の実施の形態について説明する。以下の各実施形態は、セルラシステムにおけるダウンリンク（基地局装置から移動局装置への伝送）とアップリンク（移動局装置から基地局装置への伝送）のどちらにでも適用可能である。すなわち、基地局装置が送信装置を備え、移動局装置が受信装置を備えるようにしてもよいし、移動局装置が送信装置を備え、基地局装置が受信装置を備えるようにしてもよい。

また、データの伝送方法をマルチキャリア方式であるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ；直交周波数分割多重）とした場合について説明するが、ＤＦＴ−Ｓ−ＯＦＤＭ（Ｄｉｓｃｒｅｔｅ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ−Ｓｐｒｅａｄ−ＯＦＤＭ；離散フーリエ変換拡散直交周波数分割多重）やＣｌｕｓｔｅｒｅｄ ＤＦＴ−Ｓ−ＯＦＤＭなど、その他のいかなる伝送方式を用いてもよい。また、送信装置および受信装置の有するアンテナの数はそれぞれ１本として説明するが、複数有し、送受信ダイバーシチ技術やＭＩＭＯ（Ｍｕｌｔｉｐｌｅ Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ Ｏｕｔｐｕｔ；多入力多出力）伝送技術を用いるようにしてもよい。

［第１の実施形態］
図１は、本実施形態に係る無線通信システム１０の構成を示す概略ブロック図である。図１に示すように、無線通信システム１０は、送信装置１００と、受信装置２００とを含んで構成される。送信装置１００は、入力されたデータビット列Ｂを表す信号を生成し、受信装置２００に無線送信する。受信装置２００は、送信装置１００が送信した信号を受信し、受信した信号が表すデータビット列を復号して復号データビット列Ｂ’生成する。なお、データビット列Ｂは、複数のデータビットから構成されるビット列であるが、いわゆるユーザデータのビット列であってもよいし、送信装置１００と受信装置２００との間の通信を制御するための制御情報のビット列であってもよい。

図２は、送信装置１００の構成例を示す概略ブロック図である。図２に示すように、送信装置１００は、ビット符号化装置１１０、変調部１０４、無線送信部１０５、アンテナ１０６、制御情報通知部１０７、ＭＣＳ決定部１０８、圧縮制御部１０９を含んで構成される。ビット符号化装置１１０は、入力されたデータビット列Ｂに対して、誤り訂正符号を施して、符号化ビット列を生成する。図２に示すように、ビット符号化装置１１０は、ターボ符号部１０１と、符号化率制御部１０２と、Ｐ／Ｓ部１０３とを含んで構成される。ターボ符号部１０１（符号化部）は、入力されたデータビット列Ｂに対してターボ符号化を施し、システマティックビット列Ｓと、第１のパリティビット列Ｐ１と、第２のパリティビット列Ｐ２とを生成する。これらシステマティックビット列Ｓと、第１のパリティビット列Ｐ１と、第２のパリティビット列Ｐ２と併せたビット列が、第１のビット列に相当する。

符号化率制御部１０２は、第１のパリティビット列Ｐ１と、第２のパリティビット列Ｐ２とに対して、パンクチャリングと、非可逆圧縮処理とを施して、第３のパリティビット列Ｐ３を生成する。なお、符号化率制御部１０２は、ＭＣＳ決定部１０８から指定される符号化率と変調方式との組み合わせのＭＣＳに応じたパンクチャリングを行い、圧縮制御部１０９から指定された割合Ｒに応じたビットに対して非可逆圧縮処理を施す。ここで、割合Ｒは、第１のパリティビット列Ｐ１と第２のパリティビット列Ｐ２とで、パンクチャリングされた結果残ったビットのうち、非可逆圧縮処理の対象となるビットの割合である。Ｐ／Ｓ部１０３は、ターボ符号部１０１が生成したシステマティックビット列Ｓと、符号化率制御部１０２が生成した第３のパリティビット列Ｐ３とを、パラレル／シリアル変換をする。Ｐ／Ｓ部１０３は、このパラレル／シリアル変換により、システマティックビット列Ｓと第３のパリティビット列Ｐ３とを、予め決められた順に並び換えて、符号化ビット列を生成する。

変調部１０４は、入力された符号化ビット列に対して、ＱＰＳＫ（Quaternary Phase Shift Keying；四相位相偏移変調）、１６ＱＡＭ（16-ary Quadrature Amplitude Modulation；１６直交振幅変調）や６４ＱＡＭなどの変調を施し、変調シンボルを生成する。いずれの変調方式を用いるかは、ＭＣＳ決定部１０８から指定される符号化率と変調方式との組み合わせのＭＣＳに従う。無線送信部１０５は、変調部１０４が生成した変調シンボルおよび制御情報通知部１０７が生成した制御信号を周波数マッピングした後、ＩＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）することにより時間領域の信号を生成する。無線送信部１０５は、時間領域の信号に対し、さらに、ＣＰ（Ｃｙｃｌｉｃ Ｐｒｅｆｉｘ；サイクリックプレフィックス）の挿入、Ｄ／Ａ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ；ディジタル／アナログ）変換、無線周波数へのアップコンバートを行う。無線送信部１０５は、アップコンバートされた信号を、ＰＡ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）で所定の送信電力に増幅し、送信信号を生成する。アンテナ１０６は、無線送信部１０５が生成した送信信号を送信する。

制御情報通知部１０７は、ＭＣＳ決定部１０８が決定した符号化率と変調方式との組み合わせのＭＣＳと、圧縮制御部１０９が決定した割合Ｒとを示す制御信号を生成し、無線送信部１０５に入力する。ＭＣＳ決定部１０８は、符号化率と、変調方式との組み合わせのＭＣＳを決定する。決定方法としては、送信装置１００と受信装置２００との間の伝搬路特性に応じて決定する公知の方法など、いずれの方法であってもよい。例えば、参照信号などにより測定された伝搬路特性から誤り率０．１を満たすＭＣＳとするなどである。

圧縮制御部１０９は、例えば、ＭＣＳ決定部１０８が決定した符号化率と変調方式との組み合わせのＭＣＳに応じて、割合Ｒを決定する。割合Ｒの決定方法としては、ＥＸＩＴ（ＥＸｔｒｉｎｓｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｒａｎｓｆｅｒ）解析により決定する方法、符号化率により決定する方法、伝送に用いる変調方式によって決定する方法、伝搬路特性によって決定する方法、ＭＩＭＯ伝送か否かなどによって決定する方法がある。符号化率や変調方式によって決定する方法では、例えば、符号化率もしくは変調多値数のいずれかまたは両方が高くなるほど、割合Ｒを大きくする。また、別の例として、ストリーム数が増加するもしくは伝搬路特性が悪い場合には割合Ｒを大きくする。このようにこれらの情報により情報圧縮を行うパリティビットの割合Ｒを決定することで、最適な値を設定でき、誤り率特性を改善できる。

図３は、ターボ符号部１０１の構成例を示す概略ブロック図である。ターボ符号部１０１は、符号化率１／３のターボ符号化を行う。図３に示すように、ターボ符号部１０１は、第１再帰的畳み込み符号部１０１１、内部インターリーバ部１０１２、第２再帰的畳み込み符号部１０１３を含んで構成される。ターボ符号部１０１に入力されたデータビット列Ｂは、そのままシステマティックビットＳとして出力される。第１再帰的畳み込み符号部１０１１は、データビット列Ｂに対して、再帰的畳み込み符号を施して、第１のパリティビットＰ１を生成する。内部インターリーバ部１０１２は、データビット列Ｂに対して、ビット順の予め決められた変換を行う、ビットインターリーブを行う。第２再帰的畳み込み符号部１０１３は、内部インターリーバ部１０１２によりビットインターリーブされたビット列に対して、再帰的畳み込み符号を施して、第２のパリティビットＰ２を生成する。

図４は、符号化率制御部１０２の構成例を示す概略ブロック図である。図４に示すように、符号化率制御部１０２は、パンクチャパターン記憶部１０２０、パンクチャ部１０２１、Ｐ／Ｓ部１０２２、ビット判別部１０２３、１０２４、圧縮ビット数算出部１０２５、第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２、情報圧縮部１０２７、Ｐ／Ｓ部１０２８を含んで構成される。

パンクチャパターン記憶部１０２０は、パリティビットを間引くパターンであるパンクチャパターンを符号化率毎に記憶している。パンクチャパターン記憶部１０２０は、ＭＣＳ決定部１０８から符号化率と変調方式との組み合わせのＭＣＳを指定されると、その符号化率のパンクチャパターンを読み出して、パンクチャ部１０２１に入力する。

パンクチャ部１０２１は、パンクチャパターン記憶部１０２０から入力されたパンクチャパターンに従い、第１のパリティビット列Ｐ１、第２のパリティビット列Ｐ２に対してパンクチャリングを行う。ここで、パンクチャリングとは、一部のビットを間引くことであり、パンクチャパターンとは、間引くビットのビット位置を示すパターンである。パンクチャ部１０２１は、間引いたビットからなるビット列Ｅをビット判別部１０２４に入力する。また、パンクチャ部１０２１は、第１のパリティビット列Ｐ１のうち、間引かれなかったビットからなるビット列ＰＰ１と、第２のパリティビット列Ｐ２のうち、間引かれなかったビットからなるビット列ＰＰ２との２つのビット列を、Ｐ／Ｓ部１０２２に入力する。

Ｐ／Ｓ部１０２２は、パンクチャ部１０２１が入力した２つのビット列を、パラレル／シリアル変換して、１つのパリティビット列Ｄにしてビット判別部１０２３に入力する。ビット判別部１０２３（抽出部）は、圧縮ビット数算出部１０２５から入力された圧縮ビット数のビットを圧縮対象のビット（第２のビット）として、Ｐ／Ｓ部１０２２から入力されたパリティビット列Ｄから分離する。ビット判別部１０２３は、分離した圧縮対象のビットを第１インターリーバ部１０２６−１に入力し、残りの圧縮対象外のビットをＰ／Ｓ部１０２８に入力する。

ビット判別部１０２３がＰ／Ｓ部１０２８もしくは第１インターリーバ部１０２６−１に出力するビットの選択方法は、圧縮対象のビットに、第１のパリティビット列Ｐ１のビットと第２のパリティビット列Ｐ２のビットとが同数となるように選択しても良いし、パリティビット列Ｄから等間隔に抽出したビットを圧縮対象としても良いし、その他の選択方法でも良い。ただし、この選択方法は、受信装置２００で既知であるもしくは受信装置２００に通知される。

ビット判別部１０２４（抽出部）は、圧縮ビット数算出部１０２５から入力された圧縮ビット数のビットを圧縮対象のビット（第２のビット）として、パンクチャ部１０２１から入力されたビット列Ｅから分離する。ビット判別部１０２４は、分離した圧縮対象のビットを第２インターリーバ部１０２６−２に入力し、分離されなかった圧縮対象外のビットを破棄する。なお、分離するビットの選択方法は、どのような方法でもよいが、受信装置２００で既知であるもしくは受信装置２００に通知される。

圧縮ビット数算出部１０２５は、圧縮制御部１０９が決定した割合Ｒと、データビット数Ｎと、ＭＣＳ決定部１０８が決定した組み合わせのＭＣＳが示す符号化率ｒ_ｃとを用いて、情報圧縮を行う圧縮ビット数を算出する。具体的には、圧縮ビット数算出部１０２５は、圧縮ビット数を、Ｒ×Ｎ×（１−ｒ_ｃ）／ｒ_ｃにより算出し、算出した圧縮ビット数を、ビット判別部１０２３、１０２４に入力する。ここで、圧縮ビット数は、パンクチャリング後のパリティビット列であり、ビット数Ｎ×（１−ｒ_ｃ）／ｒ_ｃのパリティビット列Ｄのうち、圧縮対象とするパリティビットの数である。なお、圧縮ビット数算出部１０２５は、割合Ｒと符号化率とに対応付けて、ビット判別部１０２３とビット判別部１０２４とで圧縮対象とするビットの位置を示す圧縮パターン情報を記憶しておき、該圧縮パターン情報を読み出して、ビット判別部１０２３とビット判別部１０２４とに通知するようにしてもよい。

第１インターリーバ部１０２６−１は、受信装置２００でも既知である並び換えパターンにより、ビット判別部１０２３から入力された圧縮対象のビット列を並び換えて、インターリーブビット列Ｆを生成し、情報圧縮部１０２７に入力する。第２インターリーバ部１０２６−２は、第１インターリーバ部１０２６−１と異なる並び換えパターンにより、ビット判別部１０２４から入力された圧縮対象のビット列を並び変えて、インターリーブビット列Ｇを生成し、情報圧縮部１０２７に入力する。ここで、第２インターリーバ部１０２６−２の並び換えパターンは、受信装置２００でも既知である。なお、第１インターリーバ部１０２６−１または第２インターリーバ部１０２６−２は備えていることが好ましいが、いずれかを備えていなくてもよい。

情報圧縮部１０２７は、入力されたインターリーブビット列Ｆとインターリーブビット列Ｇとに対して、非可逆圧縮処理を施して、ＸＯＲ符号化ビット列Ｈ（第３のビット列）を生成する。本実施形態では、非可逆圧縮処理として、インターリーブビット列Ｆとインターリーブビット列Ｇとの排他的論理和を用いる。すなわち、情報圧縮部１０２７は、ＸＯＲ符号化ビット列Ｈのｉ番目のビットであるＨ_ｉを、ビット列Ｆのｉ番目のビットであるＦ_ｉと、ビット列Ｇのｉ番目のビットであるＧ_ｉとの排他的論理和を演算することで得る。情報圧縮部１０２７は、ＸＯＲ符号化ビット列ＨをＰ／Ｓ部１０２８に入力する。

なお、本実施形態では、非可逆圧縮処理の一例として排他的論理和を示したが、ｆ（ビット列Ｆ、ビット列Ｇ）＝ビット列Ｈとしたときに、ｇ（ビット列Ｈ、ビット列Ｆ）＝ビット列Ｇおよびｈ（ビット列Ｈ、ビット列Ｇ）＝ビット列Ｆとなるｇ、ｈが存在するｆであれば、排他的論理和でなくてもよい。ただし、ビット列Ｈのビット数＜ビット列Ｆのビット数＋ビット列Ｇのビット数である。本実施形態では、ｆ（ビット列Ｆ、ビット列Ｇ）は、ビット列Ｆとビット列Ｇとの排他的論理和である。そして、ｇ（ビット列Ｈ、ビット列Ｆ）は、ビット列Ｈとビット列Ｆとの排他的論理和であり、ｈ（ビット列Ｈ、ビット列Ｇ）は、ビット列Ｈとビット列Ｇとの排他的論理和である。その他の適用例として、ビットの論理和や論理積を用いても良い。

Ｐ／Ｓ部１０２８は、ビット判別部１０２３より入力された圧縮対象外のビット列と、情報圧縮部１０２７より入力されたＸＯＲ符号化ビット列Ｈとを、パラレル／シリアル変換して、１つのビット列にする。

図５は、パンクチャ部１０２１の動作を説明する図である。図５は、符号化率が１／２のときの例である。図５において、ビットＰ_１，１、Ｐ_１，２、Ｐ_１，３、Ｐ_１，４、・・・Ｐ_{１，Ｎ−２}、Ｐ_{１，Ｎ−１}、Ｐ_１，Ｎは、パンクチャ部１０２１に入力されるビット数Ｎの第１のパリティビット列Ｐ１である。また、ビットＰ_２，１、Ｐ_２，２、Ｐ_２，３、Ｐ_２，４、・・・Ｐ_{２，Ｎ−２}、Ｐ_{２，Ｎ−１}、Ｐ_２，Ｎは、パンクチャ部１０２１に入力されるビット数Ｎの第２のパリティビット列Ｐ２である。

符号化率を１／２にするために、図５の例では、パンクチャ部１０２１は、第１のパリティビット列Ｐ１の偶数番目のビットを間引き、第２のパリティビット列Ｐ２の奇数番目のビットを間引いている。その結果、第１のパリティビット列Ｐ１から偶数番目のビットが間引かれたビット列ＰＰ１と、第２のパリティビット列Ｐ２から奇数番目のビットが間引かれたビット列ＰＰ２と、間引かれたビットからなるビット列Ｅが得られる。したがって、図５に示すように、ビット列ＰＰ１は、ビットＰ_１，１、Ｐ_１，３、・・・Ｐ_{１，Ｎ−３}、Ｐ_{１，Ｎ−１}からなり、ビット列ＰＰ２は、ビットＰ_２，２、Ｐ_２，４、・・・Ｐ_{２，Ｎ−２}、Ｐ_２，Ｎからなる。また、ビット列Ｅは、ビットＰ_２，１、Ｐ_１，２、Ｐ_２，３、Ｐ_１，４、・・・Ｐ_{２，Ｎ−３}、Ｐ_{１，Ｎ−２}、Ｐ_{２，Ｎ−１}、Ｐ_１，Ｎからなる。

図６は、Ｐ／Ｓ部１０２２が生成するビット列Ｄの例を示す図である。図６では、Ｐ／Ｓ部１０２２が、入力された２つのビット列を構成するビットを交互に配置することで、１つのビット列Ｄを生成する場合の例を示す。Ｐ／Ｓ部１０２２に入力される２つのビット列が、図５のビット列ＰＰ１とビット列ＰＰ２であるときは、図６に示すように、ビット列Ｄは、Ｐ_１，１、Ｐ_２，２、Ｐ_１，３、Ｐ_２，４、・・・Ｐ_{１，Ｎ−３}、Ｐ_{２，Ｎ−２}、Ｐ_{１，Ｎ−１}Ｐ_２，Ｎからなる。

図７は、情報圧縮部１０２７の動作を説明する図である。図７に示すように、情報圧縮部１０２７は、第１インターリーバ部１０２６−１が生成したビット数Ｍのビット列Ｆと、第２インターリーバ部１０２６−２が生成したビット数Ｍのビット列Ｇとの排他的論理和をとり、ビット数Ｍのビット列Ｈを生成する。図７では、ビット列Ｆは、ビットＦ_１、Ｆ_２、Ｆ_３、Ｆ_４・・・Ｆ_Ｍからなり、ビット列Ｇは、ビットＧ_１、Ｇ_２、Ｇ_３、Ｇ_４・・・Ｇ_Ｍからなる。このとき、ビット列ＨのビットＨ_１は、ビットＦ_１とビットＧ_１との排他的論理和であり、ビットＨ_２は、ビットＦ_２とビットＧ_２との排他的論理和である。ビットＨ_３、Ｈ_４、・・・Ｈ_Ｍも同様である。

図８は、受信装置２００の構成例を示す概略ブロック図である。ここでは、受信装置２００が受信アンテナを１本のみ有する場合の構成例を示すが、２本以上有していてもよい。受信装置２００は、アンテナ２０１、無線受信部２０２、復調部２０３、ビット復号装置２４０、制御情報受信部２０９を含んで構成される。ビット復号装置２４０は、Ｓ／Ｐ部２０４、ＬＬＲ判別部２０５、ターボ復号部２０６、ＬＬＲ復元情報構成部２０７、外部ＬＬＲ抽出部２０８−１、２０８−２、硬判定部２１０を含んで構成される。

アンテナ２０１は、送信装置１００が送信した信号を受信する。無線受信部２０２は、アンテナ２０１が受信した信号を、ベースバンド周波数にダウンコンバートし、Ａ／Ｄ（Analogue/Digital）変換を行うことでディジタル信号に変換する。無線受信部２０２は、このディジタル信号からＣＰ（Cyclic Prefix；サイクリックプレフィックス）を除去し、ＦＦＴ（Fast Fourier Transform）により周波数信号に変換する。無線受信部２０２は、この周波数信号に対して、周波数デマッピングや伝搬路変動を補償する処理を行う。無線受信部２０２は、これらの処理を行った結果の信号のうち、制御情報の信号を制御情報受信部２０９に入力し、データビット列の信号を復調部２０３に入力する。

復調部２０３は、無線受信部２０２から入力された信号を、復調処理して、各ビットのＬＬＲ（Ｌｏｇ Ｌｉｋｅｌｉｈｏｏｄ Ｒａｔｉｏ：対数尤度比）を算出する。このとき、復調部２０３は、制御情報受信部２０９から指定された変調方式に応じた復調処理を行う。Ｓ／Ｐ部２０４は、復調部２０３から入力されたＬＬＲを、システマティックビットのＬＬＲと、パリティビットのＬＬＲとに分離して、各々のＬＬＲ列に並び換える。Ｓ／Ｐ部２０４は、システマティックビットのＬＬＲ列Ｓｌをターボ復号部２０６に入力し、パリティビットのＬＬＲ列ＰｌをＬＬＲ判別部２０５に入力する。

制御情報受信部２０９は、無線受信部２０２から入力された制御情報の信号から、情報圧縮を行うパリティビットの割合Ｒと、符号化率と変調方式との組み合わせのＭＣＳとを抽出する。制御情報受信部２０９は、抽出した割合Ｒを、ＬＬＲ判別部２０５と、ＬＬＲ復元情報構成部２０７に入力する。また、制御情報受信部２０９は、抽出した符号化率と変調方式との組み合わせのＭＣＳを、復調部２０３、Ｓ／Ｐ部２０４、ターボ復号部２０６、ＬＬＲ復元情報構成部２０７に入力する。

ＬＬＲ判別部２０５（判別部）は、制御情報受信部２０９から入力された割合Ｒを参照して、Ｓ／Ｐ部２０４から入力されたパリティビットのＬＬＲ列Ｐｌを、情報圧縮が施されていないパリティビットに対応するＬＬＲの列Ｐｌｐと、情報圧縮が施されているパリティビットに対応するＬＬＲの列Ｈｒとに分離する。ＬＬＲ判別部２０５は、情報圧縮が施されていないパリティビットに対応するＬＬＲの列Ｐｌｐを、ターボ復号部２０６に入力する。また、ＬＬＲ判別部２０５は、情報圧縮が施されているパリティビットに対応するＬＬＲの列Ｈｒを外部ＬＬＲ抽出部２０８−１、２０８−２に出力する。なお、このＬＬＲ判別部２０５の処理は、図４のＰ／Ｓ部１０２８における処理の逆処理に相当する。すなわち、情報圧縮が施されていないパリティビット列は、ビット判別部１０２３がＰ／Ｓ部１０２８に入力するビット列であり、情報圧縮が施されているパリティビット列は、図４におけるＸＯＲ符号化ビット列Ｈである。

ターボ復号部２０６（復号部）は、Ｓ／Ｐ部２０４から入力されたシステマティックビットに対応するＬＬＲの列Ｓｌと、ＬＬＲ判別部２０５から入力された情報圧縮を施されていないパリティビットに対応するＬＬＲの列Ｐｌｐと、外部ＬＬＲ抽出部２０８−１から入力されたＬＬＲの列Ｇｅｘと、外部ＬＬＲ抽出部２０８−２から入力されたＬＬＲの列Ｆｅｘとに対して、ターボ復号処理をする。ここで、ＬＬＲ列Ｆｅｘ、Ｇｅｘは、情報圧縮を施したパリティビットに対応するＬＬＲからなるＬＬＲ列である。すなわち、ＬＬＲ列Ｆｅｘ、Ｇｅｘは、それぞれ図４の第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２に入力されたビット列に対応するＬＬＲ列である。なお、ターボ復号部２０６の詳細は後述する。

本実施形態では、ターボ復号部２０６によるターボ復号処理と、外部ＬＬＲ抽出部２０８−１、２０８−２による外部ＬＬＲの抽出とを繰り返し行う。つまり、外部ＬＬＲ抽出部２０８−１と外部ＬＬＲ抽出部２０８−２で得られた情報圧縮を施したパリティビットのＬＬＲ列Ｆｅｘ、Ｇｅｘは、ターボ復号部２０６に入力される。これにより、ターボ復号部２０６と、外部ＬＬＲ抽出部２０８−１および外部ＬＬＲ抽出部２０８−２との間で外部情報が交換されるので、受信信号の尤度を改善することができる。その結果、繰り返し処理により非可逆圧縮されたパリティビットの事前情報を十分に得られる場合は、外部ＬＬＲ抽出部２０８−１および外部ＬＬＲ抽出部２０８−２では、可逆圧縮のようにＸＯＲ符号化したビットのＬＬＲを得ることができる。

なお、繰り返しの１回目では、外部ＬＬＲ抽出部２０８−１、２０８−２のＬＬＲ列Ｆｅｘ、Ｇｅｘは、得られない。そのため、ターボ復号部２０６は、ＬＬＲ列Ｓｌ、Ｐｌｐ、すなわちシステマティックビットのＬＬＲと、情報圧縮の対象外であり、かつ、間引かれなかったパリティビットのＬＬＲとを用いてターボ復号をする。また、繰り返しの２回目以降では、ターボ復号部２０６は、ＬＬＲ列Ｓｌ、Ｐｌｐ、Ｆｅｘ、Ｇｅｘ、すなわち、システマティックビットのＬＬＲと、間引かれなかったパリティビットのＬＬＲと、情報圧縮の対象となったパリティビットのＬＬＲとを用いてターボ復号をする。

ＬＬＲ復元情報構成部２０７には、ターボ復号部２０６から、ターボ復号処理により得られた第１のパリティビット列Ｐ１、第２のパリティビット列Ｐ２各々に対応するＬＬＲ列Ｐ１ｒ、Ｐ２ｒ（復号後の外部ＬＬＲ列）が入力される。また、制御情報受信部２０９からは、符号化率と変調方式との組み合わせのＭＣＳと、割合Ｒとが入力される。ＬＬＲ復元情報構成部２０７は、符号化率と変調方式との組み合わせのＭＣＳと、割合Ｒとを参照して、ＬＬＲ列Ｐ１ｒ、Ｐ２ｒから、図４のビット列Ｆ、Ｇ各々に対応するＬＬＲの列Ｆｒ、Ｇｒを分離する。ＬＬＲ復元情報構成部２０７は、ＬＬＲ列Ｆｒを、外部ＬＬＲ抽出部２０８−１に入力し、ＬＬＲ列Ｇｒを、外部ＬＬＲ抽出部２０８−２に入力する。なお、ＬＬＲ復元情報構成部２０７の構成は、後述する。

外部ＬＬＲ抽出部２０８−１（外部情報抽出部）は、ＬＬＲ復元情報構成部２０７から入力されたＬＬＲ列Ｆｒと、ＬＬＲ判別部２０５から入力された情報圧縮が施されているパリティビットに対応するＬＬＲの列Ｈｒとから、図４のビット判別部１０２４が第２インターリーバ部１０２６−２に入力したビット列に対応するＬＬＲの列Ｇｅｘを得る。すなわち、このＬＬＲの列Ｇｅｘは、間引かれたパリティビットのうち情報圧縮の対象となったビットに対応するＬＬＲの列である。

外部ＬＬＲ抽出部２０８−２（外部情報抽出部）は、ＬＬＲ復元情報構成部２０７から入力されたＬＬＲ列Ｇｒと、ＬＬＲ判別部２０５から入力された情報圧縮が施されているパリティビットに対応するＬＬＲの列Ｈｒとから、図４のビット判別部１０２３が第１インターリーバ部１０２６−１に入力したビット列に対応するＬＬＲの列Ｆｅｘを得る。すなわち、このＬＬＲの列Ｆｅｘは、パリティビットのうち情報圧縮の対象となったビットに対応するＬＬＲの列である。

硬判定部２１０は、ターボ復号部２０６と、外部ＬＬＲ抽出部２０８−１、２０８−２とによる繰り返し処理が終了すると、ターボ復号部２０６が生成したデータビット列Ｂに対応するＬＬＲ列Ｓｌ’の各ＬＬＲを硬判定して、復号データビット列Ｂ’を生成する。なお、ターボ復号部２０６と、外部ＬＬＲ抽出部２０８−１、２０８−２とによる繰り返し処理の終了条件には、繰り返しを所定の回数だけ行った場合など、ターボ復号の終了条件として公知なものと同様なものを用いることができる。

図９は、ＬＬＲ復元情報構成部２０７の構成例を示す概略ブロック図である。図９に示すように、ＬＬＲ復元情報構成部２０７は、パンクチャ部２０２１、Ｐ／Ｓ部２０２２、ビット判別部２０２３、２０２４、第１インターリーバ部２０２６−１、第２インターリーバ部２０２６−２、パンクチャパターン記憶部１０２０、圧縮ビット数算出部１０２５を含んで構成される。同図において、図４の各部に対応する部分には、同一の符号（１０２０、１０２５）を付し、説明を省略する。

パンクチャ部２０２１、Ｐ／Ｓ部２０２２、ビット判別部２０２３、２０２４、第１インターリーバ部２０２６−１、第２インターリーバ部２０２６−２は、図４のパンクチャ部１０２１、Ｐ／Ｓ部１０２２、ビット判別部１０２３、１０２４、第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２と同様であるが、処理対象がビット列ではなく、ＬＬＲ列である点のみが異なる。すなわち、ＬＬＲ復元情報構成部２０７は、図４に示す符号化率制御部１０２の構成と同様にして、第１のパリティビット列Ｐ１および第２のパリティビット列Ｐ２に対応するＬＬＲ列Ｐ１ｒ、Ｐ２ｒから、ビット列Ｆ、Ｇに対応するＬＬＲの列Ｆｒ、Ｇｒを生成する。

図１０は、外部ＬＬＲ抽出部２０８−１の構成例を示す概略ブロック図である。図１０に示すように、外部ＬＬＲ抽出部２０８−１は、ＬＬＲ復元部４０２、第２デインターリーバ部４０３を含んで構成される。ＬＬＲ復元部４０２は、ＬＬＲ復元情報構成部２０７から入力されたＬＬＲ列Ｆｒと、ＬＬＲ判別部２０５から入力されたＬＬＲ列Ｈｒとの排他的論理和を算出する。これにより、図４の第２インターリーバ部１０２６−２の出力であるビット列Ｇに対応するＬＬＲの列が得られる。ＬＬＲ復元部４０２は、２つのＬＬＲであるＰとＱの排他的論理和を、次式（１）を用いて算出する。

ただし、１回も復号処理を行っていない場合は、ターボ復号部２０６の出力ＬＬＲが存在しないため、ターボ復号部２０６の出力ＬＬＲを零とみなし、ＬＬＲ復元部４０２の出力は零になる。
第２デインターリーバ部４０３は、ＬＬＲ復元部４０２が算出したＬＬＲ列に対して、図４の第２インターリーバ部１０２６−２による並び換えと逆の並び換えを施し、ＬＬＲ列Ｇｅｘとして出力する。すなわち、第２デインターリーバ部４０３は、第２インターリーバ部１０２６−２のデインターリーバとなっている。また、ＬＬＲ列Ｇｅｘは、図４のビット判別部１０２４が第２インターリーバ部１０２６−２に入力したビット列に対応するＬＬＲの列となっている。

図１１は、外部ＬＬＲ抽出部２０８−２の構成例を示す概略ブロック図である。図１１に示すように、外部ＬＬＲ抽出部２０８−２は、ＬＬＲ復元部５０２、第１デインターリーバ部５０３を含んで構成される。ＬＬＲ復元部５０２は、ＬＬＲ復元部４０２と同様に、ＬＬＲ復元情報構成部２０７から入力されたＬＬＲ列Ｇｒと、ＬＬＲ判別部２０５から入力されたＬＬＲ列Ｈｒとの排他的論理和を算出する。これにより、図４の第１インターリーバ部１０２６−１の出力であるビット列Ｆに対応するＬＬＲの列が得られる。ただし、１回も復号処理を行っていない場合は、ターボ復号部２０６の出力ＬＬＲが存在しないので、ＬＬＲ復元部５０２の出力は零にする。

第１デインターリーバ部５０３は、ＬＬＲ復元部５０２が算出したＬＬＲ列に対して、図４の第１インターリーバ部１０２６−１による並び換えと逆の並び換えを施し、ＬＬＲ列Ｆｅｘとして出力する。すなわち、第１デインターリーバ部５０３は、第１インターリーバ部１０２６−１のデインターリーバとなっている。また、ＬＬＲ列Ｆｅｘは、図４のビット判別部１０２３が第１インターリーバ部１０２６−１に入力したビット列に対応するＬＬＲの列となっている。

図１２は、ターボ復号部２０６の構成例を示す概略ブロック図である。ターボ復号部２０６は、パリティビット判別部２０６０、Ｓ／Ｐ部２０６１、第１ＭＡＰ復号部２０６２、内部インターリーバ部２０６３、２０６４、第２ＭＡＰ復号部２０６５、内部デインターリーバ部２０６６、Ｐ／Ｓ部２０６７、２０６８を含んで構成される。

パリティビット判別部２０６０は、ＬＬＲ列Ｆｅｘ、Ｇｅｘのうち、第１のパリティビットに対応するＬＬＲをＰ／Ｓ部２０６７に入力し、第２のパリティビットに対応するＬＬＲをＰ／Ｓ部２０６８に入力する。Ｓ／Ｐ部２０６１は、ＬＬＲ列Ｐｌｐのうち、第１のパリティビットに対応するＬＬＲをＰ／Ｓ部２０６７に入力し、第２のパリティビットに対応するＬＬＲをＰ／Ｓ部２０６８に入力する。内部インターリーバ部２０６４は、図３の内部インターリーバ部１０１２と同様の並び換えを、ＬＬＲ列Ｓｌに対して行い、並び換えたＬＬＲ列を第２ＭＡＰ復号部２０６５に入力する。

Ｐ／Ｓ部２０６７は、Ｓ／Ｐ部２０６１から入力されたＬＬＲ列と、パリティビット判別部２０６０から入力されたＬＬＲ列とから、第１のパリティビット列Ｐ１に対応するＬＬＲ列を生成し、第１ＭＡＰ復号部２０６２に入力する。ここで、Ｓ／Ｐ部２０６１からＰ／Ｓ部２０６７に入力されたＬＬＲ列は、第１のパリティビット列Ｐ１のうち、パンクチャによる間引きの対象でなく、さらに情報圧縮の対象にもならなかったビットに対応するＬＬＲの列である。

また、パリティビット判別部２０６０からＰ／Ｓ部２０６７に入力されたＬＬＲ列は、第１のパリティビット列Ｐ１のうち、情報圧縮の対象になったビットに対応するＬＬＲの列である。これには、間引きの対象となったビットも、間引きの対象とならなかったビットも含まれる。なお、Ｐ／Ｓ部２０６７は、第１のパリティビット列Ｐ１に対応するＬＬＲ列を生成する際、第１のパリティビット列Ｐ１のうち、図４のビット判別部１０２４にて破棄されたビットに対応するＬＬＲについては、Ｓ／Ｐ部２０６１からもパリティビット判別部２０６０からも得られないので、「０」とする。

Ｐ／Ｓ部２０６８は、Ｓ／Ｐ部２０６１から入力されたＬＬＲ列と、パリティビット判別部２０６０から入力されたＬＬＲ列とから、第２のパリティビット列Ｐ２に対応するＬＬＲ列を生成し、第２ＭＡＰ復号部２０６５に入力する。ここで、Ｓ／Ｐ部２０６１からＰ／Ｓ部２０６８に入力されたＬＬＲ列は、第２のパリティビット列Ｐ２のうち、パンクチャによる間引きの対象でなく、さらに情報圧縮の対象にもならなかったビットに対応するＬＬＲの列である。

また、パリティビット判別部２０６０からＰ／Ｓ部２０６８に入力されたＬＬＲ列は、第２のパリティビット列Ｐ２のうち、情報圧縮の対象になったビットに対応するＬＬＲの列である。これには、間引きの対象となったビットも、間引きの対象とならなかったビットも含まれる。Ｐ／Ｓ部２０６８は、第２のパリティビット列Ｐ２に対応するＬＬＲ列を生成する際、第２のパリティビット列Ｐ２のうち、図４のビット判別部１０２４にて破棄されたビットに対応するＬＬＲについては、Ｓ／Ｐ部２０６１からもパリティビット判別部２０６０からも得られないので、「０」とする。

第１ＭＡＰ復号部２０６２と、内部インターリーバ部２０６３と、第２ＭＡＰ復号部２０６５と、内部デインターリーバ部２０６６とは、図２のターボ符号部１０１に対応するターボ復号処理を行う。

第１ＭＡＰ復号部２０６２には、ターボ復号処理の繰り返しの１回目では、システマティックビット列に対応するＬＬＲ列ＳｌがＳ／Ｐ部２０４から入力され、第１のパリティビット列に対応するＬＬＲ列がＰ／Ｓ部２０６７から入力される。第１ＭＡＰ復号部２０６２は、これらのＬＬＲ列を用いて、図３の第１再帰的畳み込み符号部１０１１に対応する復号処理を行う。復号処理には、Ｍａｘ−Ｌｏｇ−ＭＡＰ（Ｍａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ；最尤推定）アルゴリズム等の公知の方法を用いることができる。第１ＭＡＰ復号部２０６２は、システマティックビットに対応する復号後の外部ＬＬＲ列を、内部インターリーバ部２０６３に入力する。

第１ＭＡＰ復号部２０６２には、ターボ復号処理の繰り返しの２回目以降では、内部デインターリーバ部２０６６からシステマティックビット列に対応する外部ＬＬＲ列が入力される。第１ＭＡＰ復号部２０６２は、ターボ復号処理の繰り返しの２回目以降では、ＬＬＲ列Ｓｌと、内部デインターリーバ部２０６６から入力された外部ＬＬＲ列と、Ｐ／Ｓ部２０６７から入力されたＬＬＲ列とを用いて、復号処理を行う。第１ＭＡＰ復号部２０６２は、２回目以降でも、システマティックビット列に対応する復号後の外部ＬＬＲ列を、内部インターリーバ部２０６３に入力する。また、第１ＭＡＰ復号部２０６２は、ターボ復号処理の繰り返しが所定の回数に達した時は、第１のパリティビット列に対応する復号後のＬＬＲ列を、ＬＬＲ列Ｐ１ｒとして、ＬＬＲ復元情報構成部２０７に入力する。

内部インターリーバ部２０６３は、第１ＭＡＰ復号部２０６２から入力された外部ＬＬＲ列に対して、図３の内部インターリーバ部１０１２と同様の並び換えを行い、並び換えた結果を、第２ＭＡＰ復号部２０６５に入力する。
内部デインターリーバ部２０６６は、第２ＭＡＰ復号部２０６５から入力された外部ＬＬＲ列に対して、図３の内部インターリーバ部１０１２と逆の並び換えを行い、並び換えた結果を、第１ＭＡＰ復号部２０６２に入力する。すなわち、内部デインターリーバ部２０６６は、図３の内部インターリーバ部１０１２および内部インターリーバ部２０６３に対するデインターリーバである。なお、内部デインターリーバ部２０６６は、ターボ復号処理と、外部ＬＬＲ抽出部２０８−１、２０８−２とによる繰り返し処理が所定回数行われると、システマティックビットに対応する復号後のＬＬＲ列を、ＬＬＲ列Ｓｌ’として硬判定部２１０に入力する。

第２ＭＡＰ復号部２０６５には、ターボ復号処理の繰り返しの１回目では、内部インターリーブされたシステマティックビット列に対応するＬＬＲ列が内部インターリーバ部２０６４から入力され、第２のパリティビット列に対応するＬＬＲ列がＰ／Ｓ部２０６８から入力される。第２ＭＡＰ復号部２０６５は、これらのＬＬＲ列を用いて、図３の第２再帰的畳み込み符号部１０１３に対応する復号処理を行う。復号処理には、Ｍａｘ−Ｌｏｇ−ＭＡＰ（Ｍａｘｉｍｕｍ Ａ Ｐｏｓｔｅｒｉｏｒｉ；最尤推定）アルゴリズム等の公知の方法を用いることができる。第２ＭＡＰ復号部２０６５は、内部インターリーブされたシステマティックビットに対応する復号後の外部ＬＬＲ列を、内部デインターリーバ部２０６６に入力する。

第２ＭＡＰ復号部２０６５には、ターボ復号処理の繰り返しの２回目以降では、内部インターリーバ部２０６３から内部インターリーブされたシステマティックビット列に対応する外部ＬＬＲ列が入力される。第２ＭＡＰ復号部２０６５は、ターボ復号処理の繰り返しの２回目以降では、内部インターリーバ２０６４から入力されたＬＬＲ列と、内部インターリーバ部２０６３から入力されたＬＬＲ列と、Ｐ／Ｓ部２０６８から入力されたＬＬＲ列とを用いて、復号処理を行う。第２ＭＡＰ復号部２０６５は、２回目以降でも、内部インターリーブされたシステマティックビットに対応する復号後の外部ＬＬＲ列を、内部デインターリーバ部２０６６に入力する。また、第２ＭＡＰ復号部２０６５は、ターボ復号処理の繰り返しが所定の回数に達した時は、第２のパリティビット列に対応する復号後のＬＬＲ列を、ＬＬＲ列Ｐ２ｒとして、ＬＬＲ復元情報構成部２０７に入力する。

以上のように、送信装置１００は、ターボ符号化されたビット列の一部を情報圧縮して送信しているので、受信装置２００では、ターボ復号処理により得られた符号化ビットのＬＬＲを用いて、情報圧縮の対象となったビットのＬＬＲを算出し、ターボ復号処理の外部情報とすることができる。このため、情報圧縮を用いない従来のターボ符号に比べ、本実施形態における情報圧縮を用いるターボ符号は、同一の符号化率の場合に誤り訂正能力が向上する。したがって、符号化率が高いときの誤り訂正能力の劣化を抑制することができる。

［第１の実施形態の変形例］
第１の実施形態における受信装置２００の変形例である受信装置２００ａについて、説明する。本変形例における受信装置２００ａは、ターボ復号処理における繰り返し毎に、外部ＬＬＲ抽出を行う点が、受信装置２００とは異なる。図１３は、本変形例における受信装置２００ａの構成例を示す概略ブロック図である。同図において、図８の各部に対応する部分には同一の符号（２０１〜２０５、２０９、２１０）を付し、説明を省略する。受信装置２００ａは、アンテナ２０１、無線受信部２０２、復調部２０３、ビット復号装置２４０ａ、制御情報受信部２０９を含んで構成される。ビット復号装置２４０ａは、Ｓ／Ｐ部２０４、ＬＬＲ判別部２０５、ターボ復号部３０６、硬判定部２１０を含んで構成される。

図１４は、ターボ復号部３０６の構成例を示す概略ブロック図である。同図において、図８、図１２の各部に対応する部分には同一の符号（２０６０、２０６１、２０６３、２０６４、２０６６〜２０６８、２０７、２０８−１、２０８−２）を付し、説明を省略する。ターボ復号部３０６は、パリティビット判別部２０６０、Ｓ／Ｐ部２０６１、第１ＭＡＰ復号部２０６２ａ、内部インターリーバ部２０６３、内部インターリーバ部１０６４、第２ＭＡＰ復号部２０６５ａ、内部デインターリーバ部２０６６、Ｐ／Ｓ部２０６７、２０６８、ＬＬＲ復元情報構成部２０７、外部ＬＬＲ抽出部２０８−１、２０８−２を含んで構成される。

第１ＭＡＰ復号部２０６２ａは、図１２の第１ＭＡＰ復号部２０６２とは、異なり復号処理を行う度に、第１のパリティビット列に対応するＬＬＲ列をＬＬＲ復元情報構成部２０７に入力する。また、第２ＭＡＰ復号部２０６５ａは、図１２の第２ＭＡＰ復号部２０６５とは、異なり復号処理を行う度に、第２のパリティビット列に対応するＬＬＲ列をＬＬＲ復元情報構成部２０７に入力する。これにより、本変形例ではターボ復号の繰り返し毎に、情報圧縮が施されているパリティビット列のＬＬＲより外部情報を得ることで、尤度を高める。

なお、情報圧縮されるビットがパリティビットである場合を説明したが、情報圧縮されるビットにシステマティックビットが含まれるようにしてもよい。その場合、送信装置１００は、システマティックビットのうち、情報圧縮の対象とするビットを分離し、分離したビットを情報圧縮部１０２７に入力するビット判別部を備える。また、受信装置２００のＬＬＲ判別部２０５は、システマティックビットに対応するＬＬＲ列Ｓｌからも、情報圧縮の対象となっていたものを抽出し、外部ＬＬＲ抽出部２０８−１、２０８−２に入力する。また、ＬＬＲ復元情報構成部２０７は、ターボ復号部２０６が生成したシステマティックビットに対応する復号後のＬＬＲ列のうち、情報圧縮の対象となっていたビットに対応するＬＬＲの列も抽出し、外部ＬＬＲ抽出部２０８−１に入力する。また、ターボ復号部２０６は、システマティックビットに対応するＬＬＲ列Ｓｌのうち、ＬＬＲ判別部２０５による分離で残ったＬＬＲと、外部ＬＬＲ抽出部２０８−２が生成したＬＬＲのうち、システマティックビットに対応するＬＬＲとから、システマティックビット列に対応するビット列を生成するＰ／Ｓ部を備える。

また、第１の実施形態では、割合Ｒを、ＥＸＩＴ解析により決定してもよい。例えば、第１の実施形態では、圧縮された情報を復元する外部ＬＬＲ抽出部２０８−１、２０８−２とターボ復号部２０６で得られる外部情報を交換する繰り返し処理を行うため、外部ＬＬＲ抽出部２０８−１、２０８−２のＥＸＩＴ特性とターボ復号部２０６のＥＸＩＴ特性により、ＥＸＩＴ解析が可能である。よって、圧縮制御部１０９は、これらのＥＸＩＴ曲線が交差しないように割合Ｒを決定する。また、第１の実施形態の変形例では、ターボ復号の繰り返し過程で、情報圧縮されているビットのＬＬＲを復元することから、ＭＡＰ復号と外部ＬＬＲ抽出部２０８−１、２０８−２の繰り返しとなり、圧縮制御部１０９は、これらのＥＸＩＴ曲線が交差しないように割合Ｒを決定する。

また、第１の実施形態およびその変形例では、送信装置１００が圧縮制御部１０９を備える例について説明したが、これに限られない。例えば、受信装置２００が圧縮制御部１０９を備え、受信装置２００の圧縮制御部１０９が決定した割合Ｒが、送信装置１００に制御情報として通知されるようにしても良い。同様に、受信装置２００ａが圧縮制御部１０９を備えていてもよい。また、送信装置１００および受信装置２００が圧縮制御部１０９を備えており、各々の装置にて、同一の規則に従い割合Ｒを決定するようにしてもよい。また、以降の実施形態においても同様である。

以上の様に、ターボ符号の符号化率を１／３より高くする場合に、パンクチャリングしたビットとしていないビットとを含むビット列を、情報圧縮して伝送することで、受信処理で情報圧縮されているビットの尤度を得ることができる。これにため、同じ符号化率であっても、従来のパンクチャリングよりも符号化利得を高めることができる。その結果、パンクチャリングにより高い符号化率を実現する場合に比べて、誤り率特性を改善することができる。

［第２の実施形態］
第１の実施形態では、２ビットの排他的論理和により情報圧縮する場合を説明した。第２の実施形態では、３ビットの排他的論理和により情報圧縮する場合について説明する。なお、４ビット以上の排他的論理和により情報圧縮するようにしても良い。本実施形態における無線通信システム１０ｂは、送信装置１００ｂと、受信装置２００ｂとを含んで構成される。送信装置１００ｂの構成は、図２の送信装置１００とほぼ同様であるが、符号化率制御部１０２に変えて符号化率制御部１０２ｂを有する点が異なる。また、受信装置２００ｂの構成については、後述する。

図１５は、本実施形態における符号化率制御部１０２ｂの構成例を示す概略ブロック図である。同図において、図４の各部に対応する部分には同一の符号（１０２０〜１０２２、１０２５、１０２６−１、１０２６−２、１０２８）を付し、説明を省略する。図１５に示すように、符号化率制御部１０２ｂは、パンクチャパターン記憶部１０２０、パンクチャ部１０２１、Ｐ／Ｓ部１０２２、ビット判別部１０２３ｂ、ビット判別部１０２４ｂ、圧縮ビット数算出部１０２５、第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２、第３インターリーバ部１０２６−３、情報圧縮部１０２７ｂ、Ｐ／Ｓ部１０２８を含んで構成される。

ビット判別部１０２３ｂは、圧縮ビット数算出部１０２５から入力された圧縮ビット数のビットを圧縮対象のビットとして、Ｐ／Ｓ部１０２２から入力されたパリティビット列Ｄから分離する。ビット判別部１０２３ｂは、分離した圧縮対象のビットを第１インターリーバ部１０２６−１に入力し、残りの圧縮対象外のビットをＰ／Ｓ部１０２８に入力する。ビット判別部１０２３ｂがＰ／Ｓ部１０２８もしくは第１インターリーバ部１０２６−１に出力するビットの選択方法は、ビット判別部１０２３と同様である。

ビット判別部１０２４ｂは、圧縮ビット数算出部１０２５から入力された圧縮ビット数の２倍のビットを圧縮対象のビットとして、パンクチャ部１０２１から入力されたビット列Ｅから分離する。ビット判別部１０２４ｂは、圧縮対象のビットの１／３を第２インターリーバ部１０２６−２に入力し、残りを第３インターリーバ部１０２６−３に入力する。ビット判別部１０２４ｂは、分離されなかった圧縮対象外のビットを破棄する。

第３インターリーバ部１０２６−３は、第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２と、異なる並び換えパターンにより、ビット判別部１０２４ｂから入力されたパリティビット列を並び変える。なお、第３インターリーバ部１０２６−３の並び換えパターンも、受信装置２００ｂで既知もしくは受信装置２００ｂに通知される。

情報圧縮部１０２７ｂには、第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２、第３インターリーバ部１０２６−３により並び変えられたインターリーブビット列Ｕ、Ｖ、Ｗが入力される。これらの３つのビット列のビット数は、それぞれ圧縮ビット数の１／３であり、同じである。情報圧縮部１０２７ｂは、これらのインターリーブビット列Ｕ、Ｖ、Ｗの排他的論理和を算出して、情報圧縮を施す。情報圧縮部１０２７ｂは、この排他的論理和により算出されたＸＯＲ符号化ビット列Ｑを、Ｐ／Ｓ部１０２８に入力する。

図１６は、情報圧縮部１０２７ｂの動作を説明する図である。図１６に示すように、ＸＯＲ符号化ビット列Ｑのｉ番目のビットＱ_ｉは、ビット列Ｕのｉ番目のビットＵ_ｉと、ビット列Ｖのｉ番目のビットＶ_ｉと、ビット列Ｗのｉ番目のビットＷ_ｉとの排他的論理和である。

図１７は、受信装置２００ｂの構成例を示す概略ブロック図である。同図において、図８に対応する部分には同一の符号（２０１〜２０５、２０９、２１０）を付し、説明を省略する。なお、図１７のＬＬＲ判別部２０５では、外部ＬＬＲ抽出部２０８ｂ−１、２０８ｂ−２、２０８ｂ−３に入力するＬＬＲ列には、図８とは異なる符号Ｑｒを付す。このＬＬＲ列Ｑｒは、図１５の情報圧縮されたビット列Ｑに対応するＬＬＲ列である。図１７に示すように、受信装置２００ｂは、アンテナ２０１、無線受信部２０２、復調部２０３、ビット復号装置２４０ｂ、制御情報受信部２０９を含んで構成される。ビット復号装置２４０ｂは、Ｓ／Ｐ部２０４、ＬＬＲ判別部２０５、ターボ復号部２０６ｂ、ＬＬＲ復元情報構成部２０７ｂ、外部ＬＬＲ抽出部２０８ｂ−１、２０８ｂ−２、２０８ｂ−３、硬判定部２１０を含んで構成される。

ターボ復号部２０６ｂは、Ｓ／Ｐ部２０４から入力されたシステマティックビットに対応するＬＬＲの列Ｓｌと、ＬＬＲ判別部２０５から入力された情報圧縮を施されていないパリティビットに対応するＬＬＲの列Ｐｌｐと、外部ＬＬＲ抽出部２０８ｂ−１から入力されたＬＬＲの列Ｗｅｘと、外部ＬＬＲ抽出部２０８ｂ−２から入力されたＬＬＲの列Ｕｅｘと、外部ＬＬＲ抽出部２０８ｂ−３から入力されたＬＬＲの列Ｖｅｘとにより、ターボ復号処理をする。ここで、ＬＬＲ列Ｕｅｘ、Ｖｅｘ、Ｗｅｘは、情報圧縮を施したパリティビットのＬＬＲからなるＬＬＲ列である。すなわち、ＬＬＲ列Ｕｅｘ、Ｖｅｘ、Ｗｅｘは、それぞれ図１５の第１インターリーバ部１０２６−１、第２インターリーバ部１０２６−２、第３インターリーバ部１０２６−３に入力されたビット列に対応するＬＬＲ列である。なお、ターボ復号部２０６ｂの詳細は後述する。

ＬＬＲ復元情報構成部２０７ｂは、ターボ復号部２０６ｂが生成した第１のパリティビット列Ｐ１、第２のパリティビット列Ｐ２の各々に対応するＬＬＲ列Ｐ１ｒ、Ｐ２ｒから、図１５の符号化率制御部１０２ｂと同様にして、ビット列Ｕ、Ｖ、Ｗにそれぞれ対応するＬＬＲ列Ｕｒ、Ｖｒ、Ｗｒを分離する。

外部ＬＬＲ抽出部２０８ｂ−１は、ＬＬＲ列Ｕｒ、Ｖｒ、Ｑｒの排他的論理和を算出してビット列Ｗに対応するＬＬＲ列を生成した後、第３インターリーバ部１０２６−３に対応するデインターリーブを行い、ＬＬＲ列Ｗｅｘを生成する。外部ＬＬＲ抽出部２０８ｂ−２は、ＬＬＲ列Ｖｒ、Ｗｒ、Ｑｒの排他的論理和を算出してビット列Ｕに対応するＬＬＲ列を生成した後、第１インターリーバ部１０２６−１に対応するデインターリーブを行い、ＬＬＲ列Ｕｅｘを生成する。外部ＬＬＲ抽出部２０８ｂ−３は、ＬＬＲ列Ｕｒ、Ｗｒ、Ｑｒの排他的論理和を算出してビット列Ｖに対応するＬＬＲ列を生成した後、第２インターリーバ部１０２６−２に対応するデインターリーブを行い、ＬＬＲ列Ｖｅｘを生成する。

図１８は、外部ＬＬＲ抽出部２０８ｂ−１の構成例を示す概略ブロック図である。図１８に示すように、外部ＬＬＲ抽出部２０８ｂ−１は、ＬＬＲ復元部７０４、第３デインターリーバ部７０５を含んで構成される。ＬＬＲ復元部７０４は、ＬＬＲ列Ｕｒ、Ｗｒ、Ｑｒの排他的論理和を算出する。ＬＬＲ復元部７０４は、式（２）を用いて、ＬＬＲ列ＵｒとＷｒとＬＬＲ列Ｑｒとの排他的論理和を算出することで、ＬＬＲ列Ｕｒ、Ｗｒ、Ｑｒの排他的論理和を算出する。

第３デインターリーバ部７０５は、図１５の第３インターリーバ部１０２６−３による並び換えと逆の並び換えを、ＬＬＲ復元部７０４の算出結果に対して行い、ＬＬＲ列Ｗｅｘを生成する。

図１９は、外部ＬＬＲ抽出部２０８ｂ−２の構成例を示す概略ブロック図である。図１９に示すように、外部ＬＬＲ抽出部２０８ｂ−２は、ＬＬＲ復元部８０４、第１デインターリーバ部８０５を含んで構成される。ＬＬＲ復元部８０４は、ＬＬＲ列Ｖｒ、Ｗｒ、Ｑｒの排他的論理和を算出する。ＬＬＲ復元部８０４は、式（２）のＵをＷに置き変えて用いて、ＬＬＲ列ＶｒとＷｒとＬＬＲ列Ｑｒとの排他的論理和を算出することで、ＬＬＲ列Ｖｒ、Ｗｒ、Ｑｒの排他的論理和を算出する。第１デインターリーバ部８０５は、図１５の第１インターリーバ部１０２６−１による並び換えと逆の並び換えを、ＬＬＲ復元部８０４の算出結果に対して行い、ＬＬＲ列Ｕｅｘを生成する。

図２０は、外部ＬＬＲ抽出部２０８ｂ−３の構成例を示す概略ブロック図である。図２０に示すように、外部ＬＬＲ抽出部２０８ｂ−３は、ＬＬＲ復元部９０４、第２デインターリーバ部９０５を含んで構成される。ＬＬＲ復元部９０４は、ＬＬＲ列Ｕｒ、Ｗｒ、Ｑｒの排他的論理和を算出する。ＬＬＲ復元部９０４は、式（２）のＶをＷに置き変えて用いて、ＬＬＲ列ＵｒとＷｒとＬＬＲ列Ｑｒとの排他的論理和を算出することで、ＬＬＲ列Ｕｒ、Ｗｒ、Ｑｒの排他的論理和を算出する。第２デインターリーバ部９０５は、図１５の第２インターリーバ部１０２６−２による並び換えと逆の並び換えを、ＬＬＲ復元部９０４の算出結果に対して行い、ＬＬＲ列Ｖｅｘを生成する。

図２１は、ターボ復号部２０６ｂの構成例を示す概略ブロック図である。同図において、図１２の各部に対応する部分には同一の符号（２０６１〜２０６８）を付し、説明を省略する。図２１に示すように、ターボ復号部２０６ｂは、パリティビット判別部２０６０ｂ、Ｓ／Ｐ部２０６１、第１ＭＡＰ復号部２０６２、内部インターリーバ部２０６３、２０６４、第２ＭＡＰ復号部２０６５、内部デインターリーバ部２０６６、Ｐ／Ｓ部２０６７、２０６８を含んで構成される。

パリティビット判別部２０６０ｂは、ＬＬＲ列Ｕｅｘ、Ｖｅｘ、Ｗｅｘのうち、第１のパリティビットに対応するＬＬＲをＰ／Ｓ部２０６７に入力し、第２のパリティビットに対応するＬＬＲをＰ／Ｓ部２０６８に入力する。

以上のように、送信装置１００ｂは、ターボ符号化されたビット列の一部を情報圧縮して送信しているので、受信装置２００ｂでは、ターボ復号処理により得られた符号化ビットのＬＬＲを用いて、情報圧縮の対象となったビットのＬＬＲを算出し、ターボ復号処理の外部情報とすることができる。このため、本実施形態においても、第１の実施形態と同様に、同一の符号化率の場合に、従来よりも誤り訂正能力が向上する。したがって、符号化率が高いときの誤り訂正能力の劣化を抑制することができる。
また、本実施形態では、３ビットを１ビットにする情報圧縮をしているので、同一の符号化率であっても、第１の実施形態よりも、外部情報とするＬＬＲが多くすることができる。このため、第１の実施形態よりも誤り訂正能力を向上させることができる。

［第３の実施形態］
第３の実施形態では、情報圧縮を施すパリティビットの割合Ｒを再送制御情報に基づいて決定する場合について示す。本実施形態における無線通信システム１０ｃは、送信装置１００ｃと、受信装置２００ｃとを含んで構成される。

図２２は、本実施形態における送信装置１００ｃの構成例を示す概略ブロック図である。同図において、図２の各部に対応する部分には同一の符号（１０１〜１０８、１１０）を付し、説明を省略する。送信装置１００ｃは、ビット符号化装置１１０、変調部１０４、無線送信部１０５、アンテナ１０６、制御情報通知部１０７、ＭＣＳ決定部ＭＣ、再送制御部１１１ｃを含んで構成される。

再送制御部１１１ｃは、図２２では不図示の受信部が受信装置２００ｃから受信したＡＣＫ（ＡＣＫｎｏｗｌｅｄｇｅｍｅｎｔ）信号、ＮＡＣＫ（Ｎｅｇａｔｉｖｅ ＡＣＫｎｏｗｌｅｄｇｅｍｅｎｔ）信号などにより、データビット列Ｂを送信する際の再送を制御する。再送制御部１１１ｃは、送信するデータビット列Ｂが、初送であるか再送であるかを示す情報と、再送であるときは再送回送を示す情報とを含む再送制御情報を、圧縮制御部１０９ｃに通知する。

圧縮制御部１０９ｃは、再送制御部１１１ｃから通知された再送制御情報を参照して、情報圧縮を施すパリティビットの割合Ｒを決定し、符号化率制御部１０２に通知する。例えば、圧縮制御部１０９ｃは、再送制御情報を参照して、初送であるか再送であるかに応じて、初送と再送各々に対応付けて予め記憶していた値を、割合Ｒとする。具体的には、初送時における情報圧縮を施すパリティビットの割合をＲ_１とし、ｎ回目（ｎ＞１を満たす整数）の再送時の情報圧縮を施すパリティビットの割合をＲ_ｎとした場合、Ｒ_１＜Ｒ_ｎとする。また、再送回数によって、情報圧縮を施すパリティビットの割合Ｒ_ｎを決定しても良い。例えば、ｐ＜ｑとし、再送回数ｐ回目とｑ回目の情報圧縮を施すパリティビットの割合Ｒ_ｐとＲ_ｑをＲ_ｐ＜Ｒ_ｑと設定しておく。

図２３は、受信装置２００ｃの構成例を示す概略ブロック図である。同図において、図８の各部に対応する部分には同一の符号（２０１〜２０７、２０９）を付し、説明を省略する。図２３に示すように、受信装置２００ｃは、アンテナ２０１、無線受信部２０２、復調部２０３、ビット復号装置２４０ｃ、制御情報受信部２０９を含んで構成される。ビット復号装置２４０ｃは、Ｓ／Ｐ部２０４、ＬＬＲ判別部２０５、ターボ復号部２０６、ＬＬＲ復元情報構成部２０７、外部ＬＬＲ抽出部２０８ｃ−１、２０８ｃ−２、バッファ部２１９、ＬＬＲ合成部２２０、ＣＲＣ部２２１、バッファ部２２２、ＬＬＲ合成部２２３を含んで構成される。

バッファ部２１９には、Ｓ／Ｐ部２０４が分離したシステマティックビット列に対応するＬＬＲ列が入力される。バッファ部２１９は、入力されたＬＬＲ列を記憶する。バッファ部２１９は、ＣＲＣ部２２１から入力された再送制御情報Ｒｅが、受信信号を正しく検出できたことを示すＡＣＫであるときは、記憶したＬＬＲ列を削除する。また、バッファ部２１９は、再送制御情報Ｒｅが受信信号を正しく検出できなかったことを示すＮＡＣＫであるときは、記憶したＬＬＲ列を再送信号の受信時まで記憶する。バッファ部２１９は、再送信号を受信したときには、記憶しているＬＬＲ列をＬＬＲ合成部２２０に入力し、初送信号を受信したときには零をＬＬＲ合成部２２０に入力する。

ＬＬＲ合成部２２０は、再送信号を受信したときには、Ｓ／Ｐ部２０４から入力されたシステマティックビット列に対応するＬＬＲ列と、バッファ部２１９が記憶する初送信号または前の再送信号のＬＬＲ列とを加算して、合成ＬＬＲ列を生成する。ＬＬＲ合成部２２０は、この合成ＬＬＲ列を、システマティックビットに対応するＬＬＲの列Ｓｌ２として、ターボ復号部２０６に入力する。なお、ＬＬＲ合成部２２０は、初送信号を受信したときには、バッファ部２１９より零が入力されるため、Ｓ／Ｐ部２０４から入力されたシステマティックビット列に対応するＬＬＲ列を、システマティックビットに対応するＬＬＲの列Ｓｌ２として、ターボ復号部２０６に入力する。

バッファ部２２２およびＬＬＲ合成部２２３は、ＬＬＲ判別部２０５が分離した情報圧縮を施されなかったパリティビットに対応するＬＬＲの列Ｐｌｐに対して、バッファ部２１９とＬＬＲ合成部２２０と同様の処理を行う。合成部２２３は、合成したＬＬＲ列を、情報圧縮を施されなかったパリティビットに対応するＬＬＲ列Ｐｌｐ２として、ターボ復号部２０６に入力する。

外部ＬＬＲ抽出部２０８ｃ−１は、初送の受信信号のＬＬＲ列Ｈｒ_１と、ＬＬＲ列Ｆｒとの排他的論理和、および再送の受信信号のＬＬＲ列Ｈｒ_２と、ＬＬＲ列Ｆｒとの排他的論理和を算出する。外部ＬＬＲ抽出部２０８ｃ−１は、これらの排他的論理和の算出結果を合成したのち、図８の第２インターリーバ部１０２６−２による並び換えの逆の並び換えを行い、ＬＬＲ列Ｇｅｘ２としてターボ復号部２０６に入力する。ただし、外部ＬＬＲ抽出部２０８ｃ−１は、初送信号を受信したときは、図８の外部ＬＬＲ抽出部２０８−１と同様の処理を行う。

外部ＬＬＲ抽出部２０８ｃ−２は、初送の受信信号のＬＬＲ列Ｈｒ_１と、ＬＬＲ列Ｇｒとの排他的論理和、および再送の受信信号のＬＬＲ列Ｈｒ_２と、ＬＬＲ列Ｇｒとの排他的論理和を算出する。外部ＬＬＲ抽出部２０８ｃ−２は、これらの排他的論理和の算出結果を合成したのち、図８の第１インターリーバ部１０２６−１による並び換えの逆の並び換えを行い、ＬＬＲ列Ｆｅｘ２としてターボ復号部２０６に入力する。ただし、外部ＬＬＲ抽出部２０８ｃ−２は、初送信号を受信したときは、図８の外部ＬＬＲ抽出部２０８−２と同様の処理を行う。

ＣＲＣ部２２１は、ターボ復号部２０６が生成したシステマティックビットのＬＬＲを硬判定することで復号データビット列Ｂ’に変換する。ＣＲＣ部２２１は、復号データビット列Ｂ’に対し、巡回冗長検査（ＣＲＣ：Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）により誤りの有無をチェックする。ＣＲＣ部２２１は、誤りが無かったときは、ＡＣＫ信号を再送制御情報Ｒｅとして、図示しない送信部から送信装置１００ｃに送信するとともに、復号データビット列Ｂ’を復号結果として出力する。また、誤りが在ったときは、ＮＡＣＫを再送制御情報Ｒｅとして、図示しない送信部から送信装置１００ｃに送信する。さらに、ＣＲＣ部２２１は、再送制御情報Ｒｅを、受信処理で用いるために、バッファ部２１９、２２２と外部ＬＬＲ抽出部２０８ｃ−１、２０８ｃ−２にも入力する。

なお、ターボ復号部２０６は、図８のターボ復号部２０６と同様であるが、ＬＬＲ列Ｓｌに代えてＬＬＲ列Ｓｌ２が入力され、ＬＬＲ列Ｐｌｐに代えてＬＬＲ列Ｐｌｐ２が入力され、ＬＬＲ列Ｆｅｘに代えてＬＬＲ列Ｆｅｘ２が入力され、ＬＬＲ列Ｇｅｘに代えてＬＬＲ列Ｇｅｘ２が入力される。

図２４は、外部ＬＬＲ抽出部２０８ｃ−１の構成例を示す概略ブロック図である。外部ＬＬＲ抽出部２０８ｃ−１は、ＬＬＲ復元部４１２、第２デインターリーバ部４１３、バッファ部４１４、ＬＬＲ復元部４１５、ＬＬＲ合成部４１６を含んで構成される。ＬＬＲ復元部４１２は、ＬＬＲ判別部２０５が分離したＬＬＲ列Ｈｒと、ＬＬＲ復元情報構成部２０７が生成したＬＬＲ列Ｆｒとの排他的論理和を算出する。バッファ部４１４は、ＬＬＲ判別部２０５が分離したＬＬＲ列Ｆｒを記憶する。再送制御情報Ｒｅが、受信信号を正しく検出できたことを示すＡＣＫであるときは、バッファ部４１４は、記憶したＬＬＲ列を削除する。

ＬＬＲ復元部４１５は、再送信号を受信したときには、バッファ部４１４が記憶する初送信号あるいは前の再送信号のＬＬＲ列と、ＬＬＲ列Ｈｒとの排他的論理和を算出する。なお、ＬＬＲ復元部４１５は、初送信号を受信したときには、零を出力する。ＬＬＲ合成部４１６は、ＬＬＲ復元部４１２による算出結果と、ＬＬＲ復元部４１５による算出結果とを合成する。ここで、合成とは、これら算出結果のＬＬＲ列を構成するＬＬＲ同士の和を算出して、ＬＬＲ同士の和からなる列を生成することである。第２デインターリーバ部４１３は、第２インターリーバ部１０２６−２の並び換えの逆の並び換えを、ＬＬＲ合成部４１６の合成結果に対して行い、ＬＬＲ列Ｇｅｘ２としてターボ復号部２０６に入力する。

図２５は、外部ＬＬＲ抽出部２０８ｃ−２の構成例を示す概略ブロック図である。外部ＬＬＲ抽出部２０８ｃ−２は、ＬＬＲ復元部５１２、第１デインターリーバ部５１３、バッファ部５１４、ＬＬＲ復元部５１５、ＬＬＲ合成部５１６を含んで構成される。ＬＬＲ復元部５１２は、ＬＬＲ判別部２０５が分離したＬＬＲ列Ｈｒと、ＬＬＲ復元情報構成部２０７が生成したＬＬＲ列Ｇｒとの排他的論理和を算出する。バッファ部５１４は、ＬＬＲ判別部２０５が分離したＬＬＲ列Ｇｒを記憶する。再送制御情報Ｒｅが、受信信号を正しく検出できたことを示すＡＣＫであるときは、バッファ部５１４は、記憶したＬＬＲ列を削除する。

ＬＬＲ復元部５１５は、再送信号を受信したときには、バッファ部５１４が記憶する初送信号あるいは前の再送信号のＬＬＲ列と、ＬＬＲ列Ｈｒとの排他的論理和を算出する。なお、ＬＬＲ復元部５１５は、初送信号を受信したときには、零を出力する。ＬＬＲ合成部５１６は、ＬＬＲ復元部５１２による算出結果と、ＬＬＲ復元部５１５による算出結果とを合成する。ここで、合成とは、これら算出結果のＬＬＲ列を構成するＬＬＲ同士の和を算出して、ＬＬＲ同士の和からなる列を生成することである。第１デインターリーバ部５１３は、第１インターリーバ部１０２６−１の並び換えの逆の並び換えを、ＬＬＲ合成部５１６の合成結果に対して行い、ＬＬＲ列Ｆｅｘ２としてターボ復号部２０６に入力する。

本実施形態では、初送に比べて再送で情報圧縮を施すパリティビットの割合を高くする場合について説明したが、初送に比べて再送で情報圧縮を施すパリティビットの割合を低くしても良い。また、外部ＬＬＲ抽出部２０８ｃ−１では、ＬＬＲ復元部４１２、４１５の出力をＬＬＲ合成したが、初送と再送で少なくとも一部のビットで同じ情報圧縮が施されている場合は、一部のビットだけＬＬＲ復元部４１２、４１５に入力する前にＬＬＲ合成しても良い。

以上の様に、初送に比べて再送で情報圧縮を施すパリティビットの割合を高くすることで、ターボ復号とＬＬＲ復元処理の繰り返しにより再送信号受信時に符号化率を下げることができ、符号化利得を高めることができる。その結果、誤り率特性を改善できる。

［第４の実施形態］
第４の実施形態では、多値変調時にパリティビットに対して情報圧縮を施し、送信信号を生成して送信する場合について示す。本実施形態における無線通信システム１０ｄは、送信装置１００ｄと、受信装置２００ｄとを含んで構成される。

図２６は、送信装置１００ｄの構成例を示す概略ブロック図である。同図において、図２の各部に対応する部分には同一の符号（１０１、１０３〜１０８）を付し、説明を省略する。送信装置１００ｄは、ビット符号化装置１１０ｄ、変調部１０４、無線送信部１０５、アンテナ１０６、制御情報通知部１０７、ＭＣＳ決定部１０８、圧縮制御部１０９ｄを含んで構成される。ビット符号化装置１１０ｄは、ターボ符号部１０１、符号化率制御部１０２ｄ、Ｐ／Ｓ部１０３、インターリーバ部６０４、情報圧縮部６０５を含んで構成される。

符号化率制御部１０２ｄは、ＭＣＳ決定部１０８から指定された符号化率に応じたパンクチャリングパターンで、ターボ符号部１０１が生成したパリティビット列に対して、ビットの間引きを行う。符号化率制御部１０２ｄは、ビット間引き後のパリティビット列をＰ／Ｓ部１０３に入力する。
インターリーバ部６０４は、Ｐ／Ｓ部１０３から入力された符号化ビット列を並び換え、情報圧縮されるビットが符号ビット列の特定のインデックスに偏らないようにし、情報圧縮部６０５に入力する。

情報圧縮部６０５は、インターリーバ部６０４が並び換えた符号化ビット列Ｅｂのうちの一部のビットを情報圧縮する。さらに、情報圧縮部６０５は、情報圧縮により減少したビット数分だけ、情報圧縮結果のビットを複製する。情報圧縮部６０５は、情報圧縮しなかったビットと、複製したビットとからなるビット列Ｃｂを生成する。なお、符号化ビット列Ｅｂと、ビット列Ｃｂとは同一のビット数となる。また、情報圧縮部６０５は、情報圧縮を施すビットを、圧縮制御部１０９ｄが決定した割合Ｒ_ＦＦＴに従い決定する。ここで、割合Ｒ_ＦＦＴは、伝送されるシンボルのうち、情報圧縮されたビットを含むシンボルの割合である。情報圧縮部６０５の詳細は後述する。

圧縮制御部１０９ｄは、伝送されるシンボルのうち、情報圧縮が施されたビットを含むシンボルの割合Ｒ_ＦＦＴを決定する。圧縮制御部１０９ｄが割合Ｒ_ＦＦＴを決定する方法としては、図２の圧縮制御部１０９と同様に、ＥＸＩＴ（ＥＸｔｒｉｎｓｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｒａｎｓｆｅｒ）解析により決定する方法、符号化率により決定する方法、伝搬路特性によって決定する方法、伝送に用いる変調方式によって決定する方法、ＭＩＭＯ伝送か否かなどによって決定する方法がある。符号化率や変調方式によって決定する方法では、例えば、符号化率もしくは変調多値数のいずれかまたは両方が高くなるほど、割合Ｒ_ＦＦＴを大きくする。圧縮制御部１０９ｄは、決定した割合Ｒ_ＦＦＴを、情報圧縮部６０５に入力する。また、圧縮制御部１０９ｄは、決定した割合Ｒ_ＦＦＴを、受信装置２００ｄに送信すべく制御情報通知部１０７に入力する。

図２７は、情報圧縮部６０５の構成例を示す概略ブロック図である。情報圧縮部６０５は、変調ビット分離部６１１、圧縮ビット分離部６１２、情報圧縮部６１３、複製部６１４、変調ビット構成部６１５を含んで構成される。変調ビット分離部６１１は、符号化ビット列Ｅｂを構成するビットを、ＭＣＳ決定部１０８から指定された組み合わせのＭＣＳの変調方式の１変調シンボルを生成するための符号化ビット群毎に分離する。この符号化ビット群を構成する符号化ビットの数を、ビット数Ｌとすると、２のＬ乗は、該変調方式の変調多値数と一致する。例えば、変調方式が１６ＱＡＭであれば、Ｌ＝４であり、６４ＱＡＭであれば、Ｌ＝６である。

圧縮ビット分離部６１２は、変調ビット分離部６１１が分離した符号化ビット群各々について、情報圧縮の対象とするか否かを決定する。なお、圧縮ビット分離部６１２は、符号化ビット群のうち、情報圧縮の対象とするものの割合が、圧縮制御部２０９ｄに指定された割合Ｒ_ＦＦＴとなるように、予め決められた規則で上述の決定を行う。なお、この予め決められた規則は、受信装置２００ｄでも、同一の結果が得られれば、どのようなものでもよい。

圧縮ビット分離部６１２は、情報圧縮の対象としないと決定した符号化ビット群については、該符号化ビット群を構成するビットＢ_０〜Ｂ_Ｌ−１を、そのまま変調ビット構成部６１５に入力する。圧縮ビット分離部６１２は、情報圧縮の対象とすると決定した符号化ビット群については、該符号化ビット群を構成するビットＢ_０〜Ｂ_Ｌ−１のうち、ビットＢ_ｍとＢ_ｎとを、情報圧縮部６１３に入力し、残りのビットを変調ビット構成部６１５に入力する。

情報圧縮部６１３は、圧縮ビット分離部６１２から入力されたビットＢ_ｍとＢ_ｎとの排他的論理和を算出する。複製部６１４は、情報圧縮部６１３の算出結果を複製し、ビットＢ_ｍ’とＢ_ｎ’として、変調ビット構成部６１５に入力する。変調ビット構成部６１５は、複製部６１４からビットＢ_ｍ’、Ｂ_ｎ’が入力されたときは、圧縮ビット分離部６１２から入力されたビットＢ_０〜Ｂ_Ｌ−１のうち、ビットＢ_ｍとＢ_ｎとを、ビットＢ_ｍ’、Ｂ_ｎ’に入れ換えて、ビット列Ｃｂとする。また、変調ビット構成部６１５は、複製部６１４からビットＢ_ｍ’、Ｂ_ｎ’が入力されないときは、圧縮ビット分離部６１２から入力されたビットＢ_０〜Ｂ_Ｌ−１をそのままビット列Ｃｂとする。

変調ビット構成部６１５は、このように符号化ビット列の並び順を決定するので、該符号化ビット列を用いて変調部１０４が生成する変調シンボルのうち、割合Ｒ_ＦＦＴは、情報圧縮が施されているビット、すなわち複製された同一の２ビット（複製元のビットと複製されたビット）を含むビット群に応じた変調シンボルとなる。

図２８は、変調方式が１６ＱＡＭのときの信号点配置の例を示す図である。図２８において、横軸は実軸であり、縦軸は虚軸である。信号点（変調シンボル）Ｓ_００００〜Ｓ_１１１１は、それぞれ、ビット列「００００」〜「１１１１」に対応するシンボルである。すなわち、各信号点の符号において、その添え字は、該信号に対応するビット列と一致している。この例では、１ビット目と３ビット目で配置する象限が決定され、２ビット目と４ビット目で象限内の信号点が決定される。そのため、１ビット目と３ビット目は信号点間距離が長く誤りが生じにくく、２ビット目と４ビット目は誤りが生じ易い。

そこで、圧縮ビット分離部６１２は、変調方式が１６ＱＡＭのときは、１ビット目と３ビット目のうちいずれか１ビット（例えば最上位ビット）をビットＢ_ｍとし、２ビット目と４ビット目のうちいずれか１ビット（例えば最下位ビット）をビットＢ_ｎとする。すなわち、信号点の象限を決めるためのビットのいずれかと、象限内での配置を決めるためのビットのいずれかとを、ビットＢ_ｍ、Ｂ_ｎとする。変調方式が１６ＱＡＭ以外のときも、同様に、信号点間距離が長く誤りが生じにくいビットと、それ以外のビットとを、ビットＢ_ｍ、Ｂ_ｎとする。

具体例を以下に示す。ｋ番目の１６ＱＡＭの変調シンボルが情報圧縮の対象となっており、該変調シンボルを生成するためのビット列をｂ_１（ｋ）、ｂ_２（ｋ）、ｂ_３（ｋ）、ｂ_４（ｋ）とする。ｂ_１（ｋ）、ｂ_３（ｋ）は１ビット目と３ビット目に相当し、ｂ_２（ｋ）、ｂ_４（ｋ）は２ビット目と４ビット目に相当する。
この場合の圧縮ビット分離部６１２は、ｂ_１（ｋ）をビットＢ_ｍとし、ｂ_２（ｋ）をビットＢ_ｎとする。情報圧縮部６１３は、ビットｂ_１（ｋ）とｂ_２（ｋ）との排他的論理和を算出し、算出結果としてビットｂ_ＸＯＲ（ｋ）を得る。複製部６１４は、ビットｂ_ＸＯＲ（ｋ）を複製する。変調ビット構成部６１５は、ビットｂ_ＸＯＲ（ｋ）、ｂ_ＸＯＲ（ｋ）、ｂ_３（ｋ）、ｂ_４（ｋ）を、ビット列Ｃｂとして変調部１０４に入力する。したがって、変調部１０４は、ビットｂ_ＸＯＲ（ｋ）、ｂ_ＸＯＲ（ｋ）、ｂ_３（ｋ）、ｂ_４（ｋ）に対応する変調シンボルを生成する。

図２９は、受信装置２００ｄの構成例を示す概略ブロック図である。同図において、図２の各部に対応する部分については同一の符号を付し、説明を省略する。図２９に示すように、受信装置２００ｄは、アンテナ２０１、無線受信部２０２、復調部２０３、ビット復号装置２４０ｄ、制御情報受信部２０９を含んで構成される。ビット復号装置２４０ｄは、ＬＬＲ合成部２３０、デインターリーバ部２３１、ＬＬＲ判別部２３２、ターボ復号部２０６ｄ、ＬＬＲ復元情報構成部２０７ｄ、外部ＬＬＲ抽出部２０８ｄ−１、２０８ｄ−２、硬判定部２１０を含んで構成される。

ＬＬＲ合成部２３０は、複製されたビットのＬＬＲ同士を合成し、復調部２０３が生成したＬＬＲ列のうち、複製されたビットのＬＬＲを合成したＬＬＲに置き換えたＬＬＲ列を生成する。より具体的には、ＬＬＲ合成部２３０は、制御情報受信部２０９が受信した割合Ｒ_ＦＦＴを参照して、復調部２０３が生成したＬＬＲのうち、送信装置１００ｄにおいて情報圧縮され、複製されたビットのＬＬＲを判定する。ＬＬＲ合成部２３０は、複製されたビットのＬＬＲ同士を合成する。ここで合成とは、ＬＬＲ同士を加算することである。

ＬＬＲ合成部２３０は、復調部２０３が生成したＬＬＲ列のうち、複製されたビット（ビットＢ_ｍ’、Ｂ_ｎ’）のＬＬＲを、合成したＬＬＲに置き換える。なお、複製されたビットのＬＬＲ２つに対して、合成したＬＬＲは１つである。そこで、複製されたビットのＬＬＲ２つとも、これらを合成したＬＬＲで置き換えてもよいし、片方のみを合成したＬＬＲで置き換え、もう一方は、ダミーデータで置き換えるようにしてもよい。デインターリーバ部２３１は、ＬＬＲ合成部２３０が生成したＬＬＲ列に対して、図２８のインターリーバ部６０４の並び換えの逆の並び換えをする。

ＬＬＲ判別部２３２は、デインターリーバ部２３１が並び換えたＬＬＲ列から、ＬＬＲ合成部２３０により合成されたＬＬＲを分離し、外部ＬＬＲ抽出部２０８ｄ−１、２０８ｄ−２に入力する。なお、上述したように、複製されたビットのＬＬＲ２つとも合成されたＬＬＲで置き換えているときは、置き換えた２つの合成されたＬＬＲのうち、片方のみを分離する。また、ＬＬＲ判別部２３２は、デインターリーバ部２３１が並び換えたＬＬＲ列のうち、情報圧縮されていないビットのＬＬＲを、ターボ復号部２０６ｄに入力する。

ターボ復号部２０６ｄは、ＬＬＲ判別部２３２から入力されたＬＬＲ列と、外部ＬＬＲ抽出部２０８ｄ−１、２０８ｄ−１から入力されたＬＬＲ列とをターボ復号する。なお、ターボ復号部２０６ｄは、ターボ復号した結果の符号化ビットのＬＬＲをＬＬＲ復元情報構成部２０７ｄに入力する。これにより、ターボ復号部２０６ｄと、外部ＬＬＲ抽出部２０８ｄ−１、２０８ｄ−１とで、繰り返し処理を行う。ターボ復号部２０６ｄは、該繰り返し処理の初回は、ＬＬＲ判別部２３２から入力されたＬＬＲ列に対して、複製されたビットに対応する位置に「０」を挿入し、該挿入したＬＬＲ列に対して、ターボ復号をする。そして、該繰り返し処理の２回目以降は、ターボ復号部２０６ｄは、ＬＬＲ判別部２３２から入力されたＬＬＲ列に対して、複製されたビットに対応する位置に、外部ＬＬＲ抽出部２０８ｄ−１、２０８ｄ−１が生成したＬＬＲを挿入し、該挿入したＬＬＲ列に対して、ターボ復号をする。また、該繰り返し処理を所定回数繰り返すと、ターボ復号部２０６ｄは、ターボ復号結果のうち、システマティックビットのＬＬＲを、硬判定部２１０に入力する。

ＬＬＲ復元情報構成部２０７ｄは、ターボ復号部２０６ｄによるターボ復号結果の符号化ビットＬＬＲから、情報圧縮されたビット（ビットＢ_ｍ、Ｂ_ｎ）のＬＬＲを抽出する。ＬＬＲ復元情報構成部２０７ｄは、抽出したＬＬＲのうち、ビットＢ_ｍのＬＬＲを、外部ＬＬＲ抽出部２０８ｄ−１に入力し、ビットＢ_ｎのＬＬＲを、外部ＬＬＲ抽出部２０８ｄ−２に入力する。

外部ＬＬＲ抽出部２０８ｄ−１は、ＬＬＲ判別部２３２から入力されたＬＬＲと、ＬＬＲ復元情報構成部２０７ｄから入力されたビットＢ_ｍのＬＬＲとの排他的論理和を算出し、算出結果のＬＬＲをターボ復号部２０６ｄに入力する。ＬＬＲ判別部２３２から入力されたＬＬＲは、複製されたビットＢ_ｍ’、Ｂ_ｎ’に対応するＬＬＲであるので、該算出結果は、ビットＢ_ｎに対応するＬＬＲとなっている。

外部ＬＬＲ抽出部２０８ｄ−２は、ＬＬＲ判別部２３２から入力されたＬＬＲと、ＬＬＲ復元情報構成部２０７ｄから入力されたビットＢ_ｎのＬＬＲとの排他的論理和を算出し、算出結果のＬＬＲをターボ復号部２０６ｄに入力する。ＬＬＲ判別部２３２から入力されたＬＬＲは、複製されたビットＢ_ｍ’、Ｂ_ｎ’に対応するＬＬＲであるので、該算出結果は、ビットＢ_ｍに対応するＬＬＲとなっている。

本実施形態では、信号点間距離の長い１ビット目と３ビット目のうちいずれか１ビットと、信号点間距離の短い２ビット目と４ビット目のうちいずれか１ビットを情報圧縮する例について示した。このような組み合わせとしているので、情報圧縮するビットにも、情報圧縮しないビットにも、信号点間距離が長く、誤りが生じ難いビットが含まれている。すなわち、繰り返し処理における復号において、誤りが生じ難いビットのＬＬＲが用いられる。このため、復号において、尤度の改善が見込まれ、繰り返し処理を効率的に行うことができ、このビットの組み合わせは好ましい。しかし、ビットの組み合わせはこれに限定されるものではない。例えば、１ビット目と３ビット目を情報圧縮してもよいし、２ビット目と４ビット目を情報圧縮してもよい。また、これらの組み合わせであっても、受信処理は、本実施形態における受信処理と同様でよい。

以上の様に、本実施形態では、多値変調を用いる際に、誤りの生じ易いビットと誤りの生じにくいビットとを情報圧縮し、ターボ復号とＬＬＲの排他的論理和の演算とを繰り返している。これにより、ターボ復号の精度を改善できるため、符号化利得を高めることができる。その結果、誤り率特性を改善できる。

なお、上述の各実施形態では、符号化方式としてターボ符号を、復号方法としてターボ復号を用いる場合について説明したが、復号の際に情報圧縮の対象となったビットのＬＬＲを算出できる符号化方式および復号方法であればよく、ターボ符号およびターボ復号に限定されない。例えば、符号化方式として、畳み込み符号やＬＤＰＣ（低密度パリティチェック）符号を用いるようにしてもよい。

また、上述の各実施形態において、符号化ビット列を生成する際に、パンクチャリングした後に、情報圧縮を施しているが、情報圧縮をした後に、パンクチャリングをするようにしてもよい。
また、上述の各実施形態において、ビット符号化装置およびビット復号装置を、無線通信システムの送信装置および受信装置で用いる場合を説明した。しかし、ビット符号化装置およびビット復号装置を、有線通信などを用いた他の通信システムの送信装置および受信装置で用いるようにしてもよいし、記録媒体にデータを記録する書込み装置や記録媒体からデータを読み出す読出し装置など、通信システム以外で用いるようにしてもよい。

また、上述の各実施形態における送信装置、受信装置、ビット符号化装置およびビット復号装置各々において、その一部の機能あるいは全ての機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、該装置を実現してもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。

また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。

また、上述した各実施形態における送信装置、受信装置、ビット符号化装置およびビット復号装置各々の一部、または全部を典型的には集積回路であるＬＳＩとして実現してもよい。送信装置、受信装置、ビット符号化装置およびビット復号装置の各機能ブロックは個別にチップ化してもよいし、一部、または全部を集積してチップ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、または汎用プロセッサで実現しても良い。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いることも可能である。

以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１０…無線通信システム
１００、１００ｃ、１００ｄ…送信装置
１０１…データ符号部
１０２、１０２ｂ、１０２ｄ…符号化率制御部
１０３…Ｐ／Ｓ部
１０４…変調部
１０５…無線送信部
１０６…アンテナ
１０７…制御情報通知部
１０８…ＭＣＳ決定部
１０９、１０９ｃ、１０９ｄ…圧縮制御部
１１０、１１０ｄ…ビット符号化装置
１１１ｃ…再送制御部
２００、２００ａ、２００ｂ、２００ｃ、２００ｄ…受信装置
２０１…アンテナ
２０２…無線受信部
２０３…復調部
２０４…Ｓ／Ｐ部
２０５…ＬＬＲ判別部
２０６、３０６、２０６ｂ、２０６ｄ…ターボ復号部
２０７、２０７ｂ、２０７ｄ…ＬＬＲ復元情報構成部
２０８−１、２０８−２、２０８ｂ−１、２０８ｂ−２、２０８ｂ−３、２０８ｃ−１、２０８ｃ−２、２０８ｄ−１、２０８ｄ−２…外部ＬＬＲ抽出部
２０９…制御情報受信部
２１０…硬判定部
２１９…バッファ部
２２０…ＬＬＲ合成部
２２１…ＣＲＣ部
２２２…バッファ部
２２３…ＬＬＲ合成部
２３０…ＬＬＲ合成部
２３１…デインターリーバ部
２３２…ＬＬＲ判別部
２４０、２４０ａ、２４０ｂ、２４０ｃ、２４０ｄ…ビット復号装置
４０２、４１２、４１５、５０２、５１２、５１５、７０４、８０４、９０４…ＬＬＲ復元部
４０３、４１３、９０５…第２デインターリーバ部
４１４、５１４…バッファ部
４１６、５１６…ＬＬＲ合成部
５０３、５１３、８０５…第１デインターリーバ部
６０４…インターリーバ部
６０５…情報圧縮部
６１１…変調ビット分離部
６１２…圧縮ビット分離部
６１３…情報圧縮部
６１４…複製部
６１５…変調ビット構成部
７０５…第３デインターリーバ部
１０１１…第１再帰的畳み込み符号部
１０１２…内部インターリーバ
１０１３…第２再帰的畳み込み符号部
１０２０…パンクチャパターン記憶部
１０２１…パンクチャ部
１０２２…Ｐ／Ｓ部
１０２３、１０２４、１０２３ｂ、１０２４ｂ…ビット判別部
１０２５…圧縮ビット数算出部
１０２６−１…第１インターリーバ部
１０２６−２…第２インターリーバ部
１０２６−３…第３インターリーバ部
１０２７、１０２７ｂ…情報圧縮部
１０２８…Ｐ／Ｓ部
２０２１…パンクチャ部
２０２２…Ｐ／Ｓ部
２０２３…ビット判別部
２０２４…ビット判別部
２０２６−１…第１インターリーバ部
２０２６−２…第２インターリーバ部
２０６０、２０６０ｂ…パリティビット判別部
２０６１…Ｓ／Ｐ部
２０６２、２０６２ａ…第１ＭＡＰ復号部
２０６３、２０６４…内部インターリーバ部
２０６５、２０６５ａ…第２ＭＡＰ復号部
２０６６…内部デインターリーバ部
２０６７、２０６８…Ｐ／Ｓ部

Claims (23)

1. 入力された入力ビット列をターボ符号により誤り訂正符号化して、符号化ビット列を生成するビット符号化装置であって、
   前記入力ビット列をターボ符号化して、第１のビット列を生成する符号化部と、
   前記第１のビット列から、第２のビット列を抽出する抽出部と、
   前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮部と
   を具備し、
   前記符号化ビット列は、前記第３のビット列の少なくとも一部を含むこと
   を特徴とするビット符号化装置。
2. 前記情報圧縮部は、前記第２のビット列を構成するビット同士を排他的論理和の演算することで、前記第３のビット列を生成することを特徴とする請求項１に記載のビット符号化装置。
3. 前記排他的論理和の演算は、３ビット以上の排他的論理和の演算であることを特徴とする請求項２に記載のビット符号化装置。
4. 前記第３のビット列のうち、前記符号化ビット列に含まれるビットを複製する複製部と、
   前記符号化ビット列を用いて変調シンボルを生成したときに、すくなくとも一部の変調シンボルは、前記複製部による複製の複製元のビットと、複製されたビットとを含むビット群に応じた変調シンボルとなるように、前記符号化ビット列の並び順を決定する変調ビット構成部と
   を具備することを特徴とする請求項１に記載のビット符号化装置。
5. 請求項１に記載のビット符号化装置により符号化された符号化ビット列に基づく信号を復号するビット復号装置であって、
   入力された信号から前記第３のビット列に対応する信号を抽出する判別部と、
   前記入力された信号に対してターボ復号処理を行う復号部と、
   前記判別部が抽出した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出部と
   を具備し、
   前記復号部は、少なくとも一回は、前記外部情報抽出部が生成した信号を用いて、前記入力された信号に対する復号処理を行うこと
   を特徴とするビット復号装置。
6. 前記外部情報抽出部は、前記判別部が抽出した信号と、前記復号処理結果のうち前記第２のビット列に対応する部分の一部との排他的論理和を算出することで、前記第２のビット列の少なくとも一部に対応する信号を生成することを特徴とする請求項５に記載のビット復号装置。
7. 請求項４に記載のビット符号化装置により符号化された符号化ビット列に基づく信号を復号するビット復号装置であって、
   入力された信号のうち、前記複製元のビットに対応する信号と前記複製されたビットに対応する信号とを合成する合成部と、
   前記入力された信号に対して復号処理を行う復号部と、
   前記合成部が合成した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出部と
   を具備し、
   前記復号部は、少なくとも一回は、前記外部情報抽出部が生成した信号を用いて、前記入力された信号に対する復号処理を行うこと
   を特徴とするビット復号装置。
8. 請求項１に記載のビット符号化装置と、
   前記ビット符号化装置が生成した符号化ビット列に応じた変調シンボル列を生成する変調部と、
   前記変調シンボル列に基づく信号を送信する送信部と
   を具備することを特徴とする送信装置。
9. 前記ビット符号化装置が前記符号化ビット列に含める前記第３のビット列のビット数の、前記入力ビット列のビット数に対する割合を、前記ビット符号化装置における符号化率または前記変調部における変調方式に応じて決定する圧縮制御部
   を具備することを特徴とする請求項８に記載の送信装置。
10. 前記ビット符号化装置が前記符号化ビット列に含める前記第３のビット列のビット数の、前記入力ビット列のビット数に対する割合を、前記入力ビット列の再送回数に応じて決定する圧縮制御部
    を具備することを特徴とする請求項８に記載の送信装置。
11. 前記ビット符号化装置が前記符号化ビット列に含める前記第３のビット列のビット数の、前記入力ビット列のビット数に対する割合を、ＥＸＩＴ解析により決定する圧縮制御部
    を具備することを特徴とする請求項８に記載の送信装置。
12. 請求項５に記載のビット復号装置と、
    信号を受信する受信部と、
    前記受信した信号を復調し、該復調結果を、前記入力された信号として前記ビット復号装置に入力する復調部と
    を具備することを特徴とする受信装置。
13. 前記復調結果における前記第３のビット列に対応する信号の割合を、前記ビット符号化装置における符号化率または前記復調部における変調方式に応じて判定し、前記ビット復号装置の判別部に通知する圧縮制御部
    を具備し、
    前記判別部は、前記割合を用いて、前記第３のビット列に対応する信号の抽出を行うことを特徴とする請求項１２に記載の受信装置。
14. 前記復調結果における前記第３のビット列に対応する信号の割合を、前記受信した信号の再送回数に応じて判定し、前記ビット復号装置の判別部に通知する圧縮制御部
    を具備し、
    前記判別部は、前記割合を用いて、前記第３のビット列に対応する信号の抽出を行うことを特徴とする請求項１２に記載の受信装置。
15. 前記復調結果における前記第３のビット列に対応する信号の割合を、ＥＸＩＴ解析により判定し、前記ビット復号装置の判別部に通知する圧縮制御部
    を具備し、
    前記判別部は、前記割合を用いて、前記第３のビット列に対応する信号の抽出を行うことを特徴とする請求項１２に記載の受信装置。
16. 入力された入力ビット列をターボ符号により誤り訂正符号化して、符号化ビット列を生成するビット符号化方法であって、
    前記入力ビット列をターボ符号化して、第１のビット列を生成する符号化過程と、
    前記第１のビット列から、第２のビット列を抽出する抽出過程と、
    前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮過程と
    を有し、
    前記符号化ビット列は、前記第３のビット列の少なくとも一部を含むこと
    を特徴とするビット符号化方法。
17. 請求項１６に記載のビット符号化方法により符号化された符号化ビット列に基づく信号をターボ復号するビット復号方法であって、
    入力された信号から前記第３のビット列に対応する信号を抽出する判別過程と、
    前記入力された信号に対して復号処理を行う復号過程と、
    前記判別過程にて抽出した信号と前記復号過程の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出過程と
    を有し、
    前記復号過程において、少なくとも一回は、前記外部情報抽出過程にて生成した信号を用いて、前記入力された信号に対する復号処理を行うこと
    を特徴とするビット復号方法。
18. 入力された入力ビット列をターボ符号により誤り訂正符号化して、符号化ビット列を生成するビット符号化過程と、
    前記ビット符号化過程により生成された符号化ビット列に応じた変調シンボル列を生成する変調過程と、
    前記変調シンボル列に基づく信号を送信する送信過程と
    を有し、
    前記ビット符号化過程は、
    前記入力ビット列をターボ符号化して、第１のビット列を生成する符号化過程と、
    前記第１のビット列から、第２のビット列を抽出する抽出過程と、
    前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮過程と
    を有し、
    前記符号化ビット列は、前記第３のビット列の少なくとも一部を含むこと
    を特徴とする送信方法。
19. 請求項１６に記載のビット符号化方法により符号化された符号化ビット列に基づく信号を受信する受信方法であって、
    信号を受信する受信過程と、
    前記受信した信号を復調する復調過程と、
    前記復調結果をターボ復号するビット復号過程と
    を有し、
    前記ビット復号過程は、
    前記復調過程による復調結果から前記第３のビット列に対応する信号を抽出する判別過程と、
    前記復調結果に対して復号処理を行う復号過程と、
    前記判別過程にて抽出した信号と前記復号過程の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出過程と
    を有し、
    前記復号過程において、少なくとも一回は、前記外部情報抽出過程にて生成した信号を用いて、前記復調結果に対する復号処理を行うこと
    を特徴とする受信方法。
20. 入力された入力ビット列をターボ符号により誤り訂正符号化して、符号化ビット列を生成するビット符号化装置のコンピュータを、
    前記入力ビット列をターボ符号化して、第１のビット列を生成する符号化部、
    前記第１のビット列から、第２のビット列を抽出する抽出部、
    前記第２のビット列を非可逆圧縮して、第３のビット列を生成する情報圧縮部
    として機能させるためのプログラムであって、
    前記符号化ビット列は、前記第３のビット列の少なくとも一部を含むこと
    を特徴とするプログラム。
21. 請求項１に記載のビット符号化装置により符号化された符号化ビット列に基づく信号をターボ復号するビット復号装置のコンピュータを、
    入力された信号から前記第３のビット列に対応する信号を抽出する判別部、
    前記入力された信号に対して復号処理を行う復号部、
    前記判別部が抽出した信号と前記復号部の復号処理結果とを用いて、前記第２のビット列の少なくとも一部に対応する信号を生成する外部情報抽出部
    として機能させるためのプログラムであって、
    前記復号部は、少なくとも一回は、前記外部情報抽出部が生成した信号を用いて、前記入力された信号に対する復号処理を行うこと
    を特徴とするプログラム。
22. コンピュータを、
    請求項１に記載のビット符号化装置、
    前記ビット符号化装置が生成した符号化ビット列に応じた変調シンボル列を生成する変調部、
    前記変調シンボル列に基づく信号を送信する送信部
    として機能させるためのプログラム。
23. コンピュータを、
    請求項５に記載のビット復号装置、
    信号を受信する受信部、
    前記受信した信号を復調し、該復調結果を、前記入力された信号として前記ビット復号装置に入力する復調部
    として機能させるためのプログラム。

Images