JP6158233B2 - Ｒｆベースバンド・ビームフォーミング - Google Patents

Description

[0001] 本発明は、一般的にはビームフォーミングに関する。より具体的には、本発明は、ミリメートル波アプリケーションにおけるＲＦビームフォーミングのためのシステム、デバイス、および方法に関する。

[0002] 当業者によって理解されるように、ミリメートル波アプリケーションにおけるビームフォーミングは、多くの課題を提示する。一例として、６０ＧＨｚ信号は、約１メートルの距離において、２．４ＧＨｚ信号よりも約２０ｄＢ多くの損失を有しうる。損失の問題に対する１つの解決策は、電力増幅器の出力電力を増大させることを含みうる。しかしながら、この解決策は、低い供給電圧、低い降伏電圧、損失性基板（lossy substrate）、低いＱ（low-Q）の受動コンポーネント、およびＣＭＯＳトランジスタの低い真性利得（intrinsic gain）によって制限されうる。

[0003] ミリメートル波アプリケーションにおけるビームフォーミングを向上させる方法、システム、およびデバイスの必要性がある。

図１は、様々なビームフォーミング・アレイ・アーキテクチャを図示する。 図２Ａは、本発明の典型的な実施形態による、指向性の信号送信のために構成されたデバイスを例示する。 図２Ｂは、本発明の典型的な実施形態による、送信機ユニットと受信機ユニットとを含むデバイスを例示する。 図３は、本発明の典型的な実施形態による、位相シフタを例示する。 図４Ａは、本発明の典型的な実施形態による、電圧入力を有する別の位相シフタを例示する。 図４Ｂは、本発明の典型的な実施形態による、電流入力を有する図４Ａの位相シフタを例示する。 図５Ａは、本発明の典型的な実施形態による、電圧入力を有するなお別の位相シフタを例示する。 図５Ｂは、本発明の典型的な実施形態による、電流入力を有する図５Ａの位相シフタを例示する。 図６は、回転される前の同相および直交（quadrature）のデータを図示するプロットである。 図７は、９０度回転された後の図８の同相および直交のデータを図示するプロットである。 図８は、本発明の典型的な実施形態による、方法を例示するフローチャートである。 図９は、本発明の典型的な実施形態による、別の方法を例示するフローチャートである。

詳細な説明

[0016] 添付図面に関連して以下に記載される詳細な説明は、本発明の典型的な実施形態の説明として意図され、本発明が実現されうる唯一の実施形態を表すようには意図されない。本明細書の全体にわたって用いられる「典型的（exemplary）」という用語は、「例、実例、または例示を提供する」を意味し、他の典型的な実施形態に対して、必ずしも好ましいまたは有利であるようには解釈されるべきではない。詳細な説明は、本発明の典型的な実施形態の完全な理解を提供することを目的とした特定の詳細を含む。本発明の典型的な実施形態は、これらの特定の詳細なしで実現されうることが当業者に明らかになるであろう。いくつかの事例では、周知の構造およびデバイスが、ここに示される典型的な実施形態の新規性を曖昧にすることを避けるために、ブロック図形式で示される。

[0017] 当業者によって理解されるように、従来のポイント・ツー・ポイント（point-to-point）通信では、１つのアンテナの解決策を利用する場合、大量のエネルギが浪費されうる。したがって、空間領域においてエネルギを集中させうる様々なアレイ・アーキテクチャ（即ち、アンテナのアレイ）が、当該技術分野において周知である。

[0018] 図１は、様々なビームフォーミング・アレイ・アーキテクチャを例示する。図１は、様々な受信機ベースのビームフォーミング・アレイ・アーキテクチャを例示しているが、当業者であれば、送信機ベースのビームフォーミング・アレイ・アーキテクチャも理解するであろう。具体的には、参照番号１００は、無線周波数（ＲＦ）経路ビームフォーミング・アーキテクチャを示し、参照番号１０２は、局部発信器（ＬＯ）経路ビームフォーミング・アーキテクチャを示し、参照番号１０４は、中間周波数（ＩＦ）経路ビームフォーミング・アーキテクチャを示し、参照番号１０６は、デジタル領域アーキテクチャを示す。

[0019] 理解されるように、無線周波数（ＲＦ）経路ビームフォーミングは、小面積および低電力を利用しうる。さらに、ＲＦ経路ビームフォーミングは、良好な信号対雑音比（ＳＮＲ）および良好な信号対干渉プラス雑音比（ＳＩＮＲ：signal to interference-plus-noise ratio）を示しうる。しかしながら、ＲＦ経路ビームフォーミングの課題は、高い線形性、広帯域、低損失、および低面積（low-area）のＲＦ位相シフタのための設計を含む。さらに、ＬＯ経路ビームフォーミングは、ＬＯ振幅変動に対して低い感度（low sensitivity to LO amplitude variations）を示しうる。一方、ＬＯ経路ビームフォーミングの課題は、大きなＬＯネットワークの設計を含み、ミリメートル波ＬＯ信号を生成することが困難となる場合がある。ＩＦ経路ビームフォーミングは、良好な線形性を示すことができ、また、低電力位相シフタを利用することができる。しかしながら、ＩＦ経路ビームフォーミングは、より少ないコンポーネントの共用と、大きなＬＯネットワークとを含む。さらに、オフセット較正は、複数のミキサにより、困難となりうる。加えて、デジタル領域アーキテクチャは、用途が広く（versatile）ありうるが、それは、高速デジタル信号プロセッサを必要とし、高い電力消費を示しうる。

[0020] 従来のビームフォーミング・システムは、アレイ内の各アンテナにつき一対のミキサを必要としうる。例えば、２つのアンテナを有するアレイは、４つのミキサ（即ち、２つのＩフィルタおよび２つのＱフィルタ）を必要とし、４つのアンテナを有するアレイは、８つのミキサを必要としうる。本発明の様々な典型的な実施形態によると、アンテナ経路の数にかかわらず、４つのミキサ（即ち、２つの対）のみが必要である。さらに、４相ＬＯ信号は、必要でない場合がある。

[0021] 当業者によって理解されるように、アナログ・ベースバンド・ビームフォーミングについては、

である。

[0022] さらに、ＲＦベースバンド・ビームフォーミングについては、

である。

[0023] さらに、ベースバンドおよびＲＦのビームフォーミングの両方について同じである出力信号「Ｓｉｇｎａｌ_{Ｔｘ，ｏｕｔ}」は、Ｉ’＋Ｑ’に等しい。したがって、当業者によって理解されるように、アナログ・ベースバンド・ビームフォーミングおよびＲＦベースバンド・ビームフォーミングは、ベースバンド・ビームフォーミング技術をそれぞれ利用し、したがって、アナログ・ベースバンド・ビームフォーミングは、ＲＦベースバンド・ビームフォーミングと比べて、実質的に同じ出力を生成する。

[0024] 本発明の典型的な実施形態は、ＲＦベースバンド・ビームフォーミングのためのデバイス、システム、および方法を含む。キャリア信号がシフトされうる従来のＲＦビームフォーミングとは対照的に、典型的な実施形態は、ベースバンド信号（即ち、エンベロープ）がシフトされるＲＦベースバンド・ビームフォーミングを提供しうる。

[0025] 図２Ａは、本発明の典型的な実施形態による、デバイス１５０を例示する。指向性の信号送信（即ち、ビームフォーミング）のために構成されたデバイス１５０は、２つのフィルタ１５２、４つのミキサ１５４、８つのドライバ増幅器１５６、２つの位相シフタ１５８、および２つの電力増幅器１６２を含む。より具体的には、図２Ａに例示される典型的な実施形態において、デバイス１５０は、フィルタ１５２Ａおよび１５２Ｂ、ミキサ１５４Ａ−１５４Ｄ、ドライバ増幅器１５６Ａ−１５６Ｈ、ＲＦ位相シフタ１５８Ａおよび１５８Ｂ、および電力増幅器１６２Ａおよび１６２Ｂを含む。デバイス１５０は、２つのアンテナ・ブランチを含む（即ち、電力増幅器１６２Ａおよび１６２Ｂの各々が１つのアンテナ・ブランチと関連付けられている）ことに留意されたい。さらに、本発明の典型的な実施形態によると、アンテナ・ブランチの数にかかわらず、デバイス１５０は、４つのミキサ（即ち、ミキサ１５４Ａ−１５４Ｄ）のみを必要としうる。位相シフタ１５８Ａおよび１５８Ｂは、以下に説明される位相シフタのうちの１つ（即ち、位相シフタ２２０、位相シフタ２４０、位相シフタ２５０、位相シフタ２８０、または位相シフタ２９０）をそれぞれ備えうることに留意されたい。

[0026] デバイス１５０の企図された動作中、同相信号（即ち、信号「Ｉｐ」および「Ｉｎ」）は、フィルタ１５２Ａにおいて受信されることができ、直交信号（即ち、信号「Ｑｐ」および「Ｑｎ」）は、フィルタ１５２Ｂにおいて受信されることができる。さらに、各フィルタされた信号（即ち、フィルタされた信号ＩｐおよびＩｎとフィルタされた信号ＱｐおよびＱｎ）は、関連するミキサ（即ち、ミキサ１５４Ａ−Ｄ）に伝達され（conveyed）、その後、関連するドライバ増幅器（即ち、ドライバ増幅器１５６Ａ−Ｈ）に伝達される。より具体的には、同相信号Ｉｐは、信号ｉｐｃｏｓωｔを生成するためにミキサ１５４Ａにおいてコサイン波と混合され、ｉｐｓｉｎωｔを生成するためにミキサ１５４Ｂにおいてサイン波と混合され、ここで、ωは、角周波数である。さらに、同相信号Ｉｎは、信号ｉｎｃｏｓωｔを生成するためにミキサ１５４においてコサイン波と混合され、ｉｎｓｉｎωｔを生成するためにミキサ１５４Ｂにおいてサイン波と混合される。加えて、直交信号Ｑｐは、信号ｑｐｓｉｎωｔを生成するためにミキサ１５４Ｃにおいてサイン波と混合され、ｑｐｃｏｓωｔを生成するためにミキサ１５４Ｄにおいてコサイン波と混合される。さらに、同相信号Ｑｎは、信号ｑｎｓｉｎωｔを生成するためにミキサ１５４Ｃにおいてサイン波と混合され、ｑｎｃｏｓωｔを生成するためにミキサ１５４Ｄにおいてコサイン波と混合される。

[0027] さらに、信号ｉｐｃｏｓωｔおよびｉｎｃｏｓωｔは、ドライバ増幅器１５６Ａおよびドライバ増幅器１５６Ｅの各々に伝達されることができ、信号ｉｐｓｉｎωｔおよびｉｎｓｉｎωｔは、ドライバ増幅器１５６Ｂおよびドライバ増幅器１５６Ｆの各々に伝達されることができ、信号ｑｐｓｉｎωｔおよびｑｎｓｉｎωｔは、ドライバ増幅器１５６Ｃおよびドライバ増幅器１５６Ｇの各々に伝達されることができ、信号ｑｐｃｏｓωｔおよびｑｎｃｏｓωｔは、ドライバ増幅器１５６Ｄおよびドライバ増幅器１５６Ｈの各々に伝達されることができる。

[0028] さらに、各ドライバ増幅器１５６の出力は、位相シフタ１５８に伝達される。ドライバ増幅器１５６Ａおよびドライバ増幅器１５６Ｅの各々は、一対の信号（例えば、ｉｐｃｏｓωｔおよびｉｎｃｏｓωｔ）を、それぞれの位相シフタ１５８Ａおよび１５８Ｂに伝達しうることに留意されたい。さらに、ドライバ増幅器１５６Ｂおよびドライバ増幅器１５６Ｆの各々は、一対の信号（例えば、ｉｐｓｉｎωｔおよびｉｎｓｉｎωｔ）を、それぞれの位相シフタ１５８Ａおよび１５８Ｂに伝達しうる。加えて、ドライバ増幅器１５６Ｃおよびドライバ増幅器１５６Ｇの各々は、一対の信号（例えば、ｑｐｓｉｎωｔおよびｑｎｓｉｎωｔ）を、それぞれの位相シフタ１５８Ａおよび１５８Ｂに伝達しうる。さらに、ドライバ増幅器１５６Ｄおよびドライバ増幅器１５６Ｈの各々は、一対の信号（例えば、ｑｐｃｏｓωｔおよびｑｎｃｏｓωｔ）を、それぞれの位相シフタ１５８Ａおよび１５８Ｂに伝達しうる。

[0029] 受信された信号を処理した後、以下により詳細に説明されるように、ＲＦ位相シフタ１５８ＡおよびＲＦ位相シフタ１５８Ｂの各々は、回転された同相および直交の信号を、それぞれの電力増幅器１６２に出力しうる。より具体的には、位相シフタ１５８Ａは、回転された同相（Ｉ’ｐおよびＩ’ｎ）および直交（Ｑ’ｐおよびＱ’ｎ）の信号を電力増幅器１６２Ａに伝達することができ、位相シフタ１５８Ｂは、回転された同相（Ｉ’ｐおよびＩ’ｎ）および直交（Ｑ’ｐおよびＱ’ｎ）の信号を電力増幅器１６２Ｂに伝達することができる。

[0030] 図２Ｂは、デバイス１７５の実施形態のブロック図を示す。デバイス１７５は、１つまたは複数のアンテナ１７６を含みうる。信号の送信中、送信（ＴＸ）データプロセッサ１７８は、データを受信および処理して、１つまたは複数のデータ・ストリームを生成する。ＴＸデータプロセッサ１７８による処理は、システム依存であり、例えば、符号化すること、インターリーブすること、シンボルマップすることなどを含みうる。ＣＤＭＡシステムの場合、この処理は、典型的に、チャネル化（channelization）およびスペクトル拡散をさらに含む。ＴＸデータプロセッサ１７８はまた、各データ・ストリームを対応するアナログ・ベースバンド信号に変換する。送信機ユニット１８０は、ＴＸデータプロセッサ１７８からのベースバンド信号を受信および調整（例えば、増幅、フィルタ、および周波数アップコンバート）して、データ送信のために使用される各アンテナについてのＲＦ出力信号を生成する。これらＲＦ出力信号は、アンテナ１７６を介して送信される。信号の受信中、１つまたは複数の信号は、アンテナ１８２によって受信され、受信機ユニット１８４によって調整およびデジタル化され、ＲＸデータプロセッサ１８６によって処理されうる。コントローラ１８８は、デバイス１７５内の様々な処理ユニットの動作を指示しうる。さらに、メモリユニット１９０は、コントローラ１８８のためのデータおよびプログラムコードを記憶しうる。送信機ユニット１８０は、図２Ａに例示されるデバイス１５０を含みうることに留意されたい。

[0031] 図３は、本発明の典型的な実施形態による、ＲＦ位相シフタ２２０を例示する。当業者によって理解されるように、位相シフタ２２０は、同相および直交（ＩＱ）のデータ（即ち、エンベロープ信号）を回転するように構成される。さらに、位相シフタ２２０が位相回転を行うために、キャリア信号の回転は必要でないことに留意されたい。位相シフタ２２０は、複数のスイッチング素子Ｍ１−Ｍ４０を含む。スイッチング素子Ｍ１−Ｍ４０は、トランジスタとして図３に例示されているが、スイッチング素子Ｍ１−Ｍ４０の各々は、任意の既知のおよび適切なスイッチング素子を備えうる。「スイッチング素子」はまた、ここで「スイッチ」と称されうることに留意されたい。図３に例示されるように、スイッチング素子Ｍ１、Ｍ４、Ｍ１８、およびＭ２０の各々は、ノードＡに結合されたドレインと、別のスイッチング素子のドレインに結合されたソースとを有する。さらに、スイッチング素子Ｍ２、Ｍ３、Ｍ１７、およびＭ１９の各々は、ノードＢに結合されたドレインと、別のスイッチング素子のドレインに結合されたソースとを有する。さらに、スイッチング素子Ｍ５、Ｍ７、Ｍ２１、およびＭ２４の各々は、ノードＣに結合されたドレインと、別のスイッチング素子のドレインに結合されたソースとを有する。加えて、スイッチング素子Ｍ６、Ｍ８、Ｍ２２、およびＭ２３の各々は、ノードＤに結合されたドレインと、別のスイッチング素子のドレインに結合されたソースとを有する。スイッチング素子Ｍ９−Ｍ１６およびスイッチング素子Ｍ２５−Ｍ３２の各々は、別のトランジスタのソースに結合されたドレインと、可変電流ソース（即ち、ｃｏｓθまたはｓｉｎθ）に結合されたソースとを有する。

[0032] さらに、スイッチング素子Ｍ３３およびＭ３４は、ノードＡに結合されたソースを有し、スイッチング素子Ｍ３５およびＭ３６は、ノードＢに結合されたソースを有する。さらに、スイッチング素子Ｍ３３およびＭ３５は、第１の出力Ｉ’ｐに結合されたドレインを有し、スイッチング素子Ｍ３４およびＭ３６は、第２の出力Ｉ’ｎに結合されたドレインを有する。スイッチング素子Ｍ３７およびＭ３８は、ノードＣに結合されたソースを有し、スイッチング素子Ｍ３９およびＭ４０は、ノードＤに結合されたソースを有する。さらに、スイッチング素子Ｍ３７およびＭ３９は、第３の出力Ｑ’ｐに結合されたドレインを有し、スイッチング素子Ｍ３８およびＭ４０は、第４の出力Ｑ’ｎに結合されたドレインを有する。

[0033] さらに、スイッチング素子Ｍ１−Ｍ８、Ｍ１７−Ｍ２４、およびＭ３３−Ｍ４０は、ゲートにおいて制御信号を受信するようにそれぞれ構成される。より具体的には、スイッチング素子Ｍ１−Ｍ８は、それらのそれぞれのゲートにおいて第１の制御信号（例えば、「Ｑ１」）を受信するようにそれぞれ構成され、スイッチング素子Ｍ１７−Ｍ２４は、それらのそれぞれのゲートにおいて第２の制御信号（例えば、「Ｑ２」）を受信するようにそれぞれ構成され、スイッチング素子Ｍ３３、Ｍ３６、Ｍ３７およびＭ４０は、それらのそれぞれのゲートにおいて第３の制御信号（例えば、「＼Ｓ」）を受信するようにそれぞれ構成され、スイッチング素子Ｍ３４、Ｍ３５、Ｍ３８およびＭ３９は、それらのそれぞれのゲートにおいて第４の制御信号（例えば、「Ｓ」）を受信するようにそれぞれ構成される。

[0034] 加えて、スイッチング素子Ｍ９およびＭ２５は、ゲートにおいて信号Ｉｐｃｏｓωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１０およびＭ２６は、ゲートにおいて信号ｉｎｃｏｓωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１１およびＭ２７は、ゲートにおいて信号ｑｐｃｏｓωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１２およびＭ２８は、ゲートにおいて信号ｑｎｃｏｓωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１３およびＭ２９は、ゲートにおいて信号ｉｐｓｉｎωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１４およびＭ３０は、ゲートにおいて信号ｉｎｓｉｎωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１５およびＭ３１は、ゲートにおいて信号ｑｐｓｉｎωｔを受信するようにそれぞれ構成され、スイッチング素子Ｍ１６およびＭ３２は、ゲートにおいて信号ｑｎｓｉｎωｔを受信するようにそれぞれ構成される。

[0035] 構成されているように、位相シフタ２２０は、象限選択（quadrant selection）のみならず、信号合成（signal combination）および信号回転を提供しうる。１つまたは複数の象限が、所望の位相シフトに基づいて選択されうることに留意されたい。一例として、第１象限が選択された場合、制御信号Ｑ１は、ハイ「１」であり、制御信号Ｑ２は、ロー「０」であり、制御信号Ｓは、ロー「０」であり、制御信号＼Ｓは、ハイ「１」である。したがって、第１象限が選択された場合、スイッチング素子Ｍ１−Ｍ８、Ｍ３３、Ｍ３６、Ｍ３７、およびＭ４０は、導電状態となり、スイッチング素子Ｍ１７−Ｍ２４、Ｍ３４、Ｍ３５、Ｍ３８、およびＭ３９は、非導電状態となり、第１の出力Ｉ’ｐは、ノードＡに結合され、第２の出力Ｉ’ｎは、ノードＢに結合され、第３の出力Ｑ’ｐは、ノードＣに結合され、第４の出力Ｑ’ｎは、ノードＤに結合される。別の例として、第２象限が選択された場合、制御信号Ｑ１は、ロー「０」であり、制御信号Ｑ２は、ハイ「１」であり、制御信号Ｓは、ロー「０」であり、制御信号＼Ｓは、ハイ「１」である。したがって、第２象限が選択された場合、スイッチング素子Ｍ１−Ｍ８、Ｍ３４、Ｍ３５、Ｍ３８、およびＭ３９は、非導電状態となり、スイッチング素子Ｍ１７−Ｍ２４、Ｍ３３、Ｍ３６、Ｍ３７、およびＭ４０は、導電状態となり、第１の出力Ｉ’ｐは、ノードＡに結合され、第２の出力Ｉ’ｎは、ノードＢに結合され、第３の出力Ｑ’ｐは、ノードＣに結合され、第４の出力Ｑ’ｎは、ノードＤに結合される。

[0036] さらに、第３象限が選択された場合、制御信号Ｑ１は、ハイ「１」であり、制御信号Ｑ２は、ロー「０」であり、制御信号Ｓは、ハイ「１」であり、制御信号＼Ｓは、ロー「０」である。したがって、第３象限が選択された場合、スイッチング素子Ｍ１−Ｍ８、Ｍ３４、Ｍ３５、Ｍ３８、およびＭ３９は、導電状態となり、スイッチング素子Ｍ１７−Ｍ２４、Ｍ３３、Ｍ３６、Ｍ３７、およびＭ４０は、非導電状態となり、第１の出力Ｉ’ｐは、ノードＢに結合され、第２の出力Ｉ’ｎは、ノードＡに結合され、第３の出力Ｑ’ｐは、ノードＤに結合され、第４の出力Ｑ’ｎは、ノードＣに結合される。さらに、第４象限が選択された場合、制御信号Ｑ１は、ロー「０」であり、制御信号Ｑ２は、ハイ「１」であり、制御信号Ｓは、ハイ「１」であり、制御信号＼Ｓは、ロー「０」である。したがって、第４象限が選択された場合、スイッチング素子Ｍ１−Ｍ８、Ｍ３３、Ｍ３６、Ｍ３７、およびＭ４０は、非導電状態となり、スイッチング素子Ｍ１７−Ｍ２４、Ｍ３４、Ｍ３５、Ｍ３８、およびＭ３９は、導電状態となり、第１の出力Ｉ’ｐは、ノードＢに結合され、第２の出力Ｉ’ｎは、ノードＡに結合され、第３の出力Ｑ’ｐは、ノードＤに結合され、第４の出力Ｑ’ｎは、ノードＣに結合される。

[0037] 当業者によって理解されるように、位相シフタ２２０は、ｃｏｓθまたはｓｉｎθを生成するために、２つのデジタル／アナログ（ＤＡＣ）変換器を利用することができ、ここで、θは、実質的に０度から９０度の範囲にある。位相シフタ２２０の企図された動作中、位相シフトは、例えば、その大きさがｃｏｓθまたはｓｉｎθとしてスケールされる、必要とされる位相シフト電流を生成するためにＤＡＣを使用することによって達成されうる。さらに、スイッチング素子Ｍ１ないしＭ４０は、信号の切り替えおよび合成のために使用されうる。この結果、最終的な出力は、以上に示されたように、式（５）および式（６）に示されたような位相回転された信号である。

[0038] 図３に例示される位相シフタ２２０は、（例えば、９０度を超える）高分解能のケースのために構成されうることに留意されたい。しかしながら、いくつかのケースでは、９０度を超える分解能は必要とされず、したがって、簡単化されたアーキテクチャが利用されうる。図４Ａは、本発明の典型的な実施形態による、別の位相シフタ２４０である。当業者によって理解されるように、位相シフタ２４０は、同相および直交（ＩＱ）のデータ（即ち、エンベロープ信号）を回転するように構成される。さらに、位相シフタ２４０が位相回転を行うために、キャリア信号の回転は必要でないことに留意されたい。位相シフタ２４０は、９０度以下の分解能が望ましいケースに限定されるものではないが、位相シフタ２４０は、９０度を超える分解能を必要としないケースにおいて簡単化された回路を提供する。位相シフタ２４０は、複数のスイッチング素子Ｍ４１−Ｍ６４を含む。位相シフタ２２０に関して上述されたように、スイッチング素子Ｍ４１−Ｍ６４は、トランジスタとして図４Ａに例示されているが、スイッチング素子Ｍ４１−Ｍ６４は、任意の適切なスイッチング素子を備えうる。図４Ａに例示されるように、スイッチング素子Ｍ４１およびＭ４６の各々は、ノードＥに結合されたドレインを有する。加えて、スイッチング素子Ｍ４２およびＭ４５の各々は、ノードＦに結合されたドレインを有する。さらに、スイッチング素子Ｍ４３およびＭ４７の各々は、ノードＧに結合されたドレインを有する。加えて、スイッチング素子Ｍ４４およびＭ４８の各々は、ノードＨに結合されたドレインを有する。さらに、スイッチング素子Ｍ４１−Ｍ４８は、別のトランジスタに結合されたソースを有する。スイッチング素子Ｍ４９−Ｍ５６の各々は、別のトランジスタのソースに結合されたドレインと、定電流ソースに結合されたソースとを有する。

[0039] スイッチング素子Ｍ５７およびＭ５８は、ノードＥに結合されたソースを有し、スイッチング素子Ｍ５９およびＭ６０は、ノードＦに結合されたソースを有する。さらに、スイッチング素子Ｍ５７およびＭ５９は、第１の出力Ｉ’ｐに結合されたドレインを有し、スイッチング素子Ｍ５８およびＭ６０は、第２の出力Ｉ’ｎに結合されたドレインを有する。スイッチング素子Ｍ６１およびＭ６２は、ノードＧに結合されたソースを有し、スイッチング素子Ｍ６３およびＭ６４は、ノードＨに結合されたソースを有する。さらに、スイッチング素子Ｍ６１およびＭ６３は、第３の出力Ｑ’ｐに結合されたドレインを有し、スイッチング素子Ｍ６２およびＭ６４は、第４の出力Ｑ’ｎに結合されたドレインを有する。

[0040] さらに、スイッチング素子Ｍ４１−Ｍ４８およびＭ５７−Ｍ６４は、ゲートにおいて制御信号を受信するようにそれぞれ構成される。より具体的には、スイッチング素子Ｍ４１、Ｍ４２、Ｍ４７、およびＭ４８は、それらのそれぞれのゲートにおいて第１の制御信号（例えば、「Ｑ１」）を受信するように構成され、スイッチング素子Ｍ４３−Ｍ４６は、それらのそれぞれのゲートにおいて第２の制御信号（例えば、「Ｑ２」）を受信するように構成され、スイッチング素子Ｍ５７、Ｍ６０、Ｍ６１、およびＭ６４は、それらのそれぞれのゲートにおいて第３の制御信号（例えば、「＼Ｓ」）を受信するように構成され、スイッチング素子Ｍ５８、Ｍ５９、Ｍ６２、およびＭ６３は、それらのそれぞれのゲートにおいて第４の制御信号（例えば、「Ｓ」）を受信するように構成される。

[0041] 加えて、スイッチング素子Ｍ４９は、ゲートにおいて信号ｉｐｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ５０は、ゲートにおいて信号ｉｎｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ５１は、ゲートにおいて信号ｉｐｓｉｎωｔを受信するように構成され、スイッチング素子Ｍ５２は、ゲートにおいて信号ｉｎｓｉｎωｔを受信するように構成され、スイッチング素子Ｍ５３は、ゲートにおいて信号ｑｐｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ５４は、ゲートにおいて信号ｑｎｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ５５は、ゲートにおいて信号ｑｐｓｉｎωｔを受信するように構成され、スイッチング素子Ｍ５６は、ゲートにおいて信号ｑｎｓｉｎωｔを受信するように構成される。

[0042] 構成されているように、位相シフタ２４０は、象限選択を可能にするのみならず、信号の合成および回転を提供しうる。１つまたは複数の象限が、所望の位相シフトに基づいて選択されうることに留意されたい。一例として、第１象限が選択された場合、制御信号Ｑ１は、ハイ「１」であり、制御信号Ｑ２は、ロー「０」であり、制御信号Ｓは、ロー「０」であり、制御信号＼Ｓは、ハイ「１」である。したがって、第１象限が選択された場合、スイッチング素子Ｍ４１、Ｍ４２、Ｍ４７、Ｍ４８、Ｍ５７、Ｍ６０、Ｍ６１、およびＭ６４は、導電状態となり、スイッチング素子Ｍ４３−Ｍ４６、Ｍ５８、Ｍ５９、Ｍ６２、およびＭ６３は、非導電状態となり、第１の出力Ｉ’ｐは、ノードＥに結合され、第２の出力Ｉ’ｎは、ノードＦに結合され、第３の出力Ｑ’ｐは、ノードＧに結合され、第４の出力Ｑ’ｎは、ノードＨに結合される。別の例として、第２象限が選択された場合、制御信号Ｑ１は、ロー「０」であり、制御信号Ｑ２は、ハイ「１」であり、制御信号Ｓは、ロー「０」であり、制御信号＼Ｓは、ハイ「１」である。したがって、第２象限が選択された場合、スイッチング素子Ｍ４１、Ｍ４２、Ｍ４７、Ｍ４８、Ｍ５７、Ｍ６０、Ｍ６１、およびＭ６４は、非導電状態となり、スイッチング素子Ｍ４３−Ｍ４６、Ｍ５８、Ｍ５９、Ｍ６２、およびＭ６３は、導電状態となり、第１の出力Ｉ’ｐは、ノードＡに結合され、第２の出力Ｉ’ｎは、ノードＢに結合され、第３の出力Ｑ’ｐは、ノードＣに結合され、第４の出力Ｑ’ｎは、ノードＤに結合される。

[0043] さらに、第３象限が選択された場合、制御信号Ｑ１は、ハイ「１」であり、制御信号Ｑ２は、ロー「０」であり、制御信号Ｓは、ハイ「１」であり、制御信号＼Ｓは、ロー「０」である。したがって、第３象限が選択された場合、スイッチング素子Ｍ４１、Ｍ４２、Ｍ４７、Ｍ４８、Ｍ５８、Ｍ５９、Ｍ６２、およびＭ６３は、導電状態となり、スイッチング素子Ｍ４３−Ｍ４６、Ｍ５７、Ｍ６０、Ｍ６１、およびＭ６４は、非導電状態となり、第１の出力Ｉ’ｐは、ノードＦに結合され、第２の出力Ｉ’ｎは、ノードＥに結合され、第３の出力Ｑ’ｐは、ノードＨに結合され、第４の出力Ｑ’ｎは、ノードＧに結合される。さらに、第４象限が選択された場合、制御信号Ｑ１は、ロー「０」であり、制御信号Ｑ２は、ハイ「１」であり、制御信号Ｓは、ハイ「１」であり、制御信号＼Ｓは、ロー「０」である。したがって、第４象限が選択された場合、スイッチング素子Ｍ４１、Ｍ４２、Ｍ４７、Ｍ４８、Ｍ５７、Ｍ６０、Ｍ６１、およびＭ６４は、非導電状態となり、スイッチング素子Ｍ４３−Ｍ４６、Ｍ５８、Ｍ５９、Ｍ６２、およびＭ６３は、導電状態となり、第１の出力Ｉ’ｐは、ノードＦに結合され、第２の出力Ｉ’ｎは、ノードＥに結合され、第３の出力Ｑ’ｐは、ノードＨに結合され、第４の出力Ｑ’ｎは、ノードＧに結合される。

[0044] 当業者によって理解されるように、図４Ａは、電圧入力を有する位相シフタを例示する。図４Ｂは、位相シフタ２５０を例示し、これは、位相シフタ２５０が電圧入力ではなく、電流入力を含むことを除き、図４Ａに例示される位相シフタ２４０と同様である。

[0045] 図５Ａは、本発明の典型的な実施形態による、別の位相シフタ２８０である。当業者によって理解されるように、位相シフタ２８０は、同相および直交（ＩＱ）のデータ（即ち、エンベロープ信号）を回転するように構成される。さらに、位相シフタ２８０が位相回転を行うために、キャリア信号の回転は必要でないことに留意されたい。位相シフタ２８０は、９０度以下の分解能が望ましいケースに限定されるものではないが、位相シフタ２８０は、９０度を超える分解能を必要としないケースにおいて簡単化された回路を提供する。位相シフタ２８０は、複数のスイッチング素子Ｍ６５−Ｍ８８を含む。位相シフタ２２０および位相シフタ２４０に関して上述されたように、スイッチング素子Ｍ６５−Ｍ８８は、トランジスタとして図５Ａに例示されているが、スイッチング素子Ｍ６５−Ｍ８８は、任意の適切なスイッチング素子を備えうる。図５Ａに例示されるように、スイッチング素子Ｍ６６、Ｍ６８、Ｍ７３、およびＭ７５の各々は、出力Ｉ’ｐに結合されたノードＮに結合されたドレインを有する。加えて、スイッチング素子Ｍ６５、Ｍ６７、Ｍ７４、およびＭ７６の各々は、出力Ｉ’ｎに結合されたノードＰに結合されたドレインを有する。さらに、スイッチング素子Ｍ７０、Ｍ７２、Ｍ７８、およびＭ８０の各々は、出力Ｑ’ｐに結合されたノードＲに結合されたドレインを有する。加えて、スイッチング素子Ｍ６９、Ｍ７１、Ｍ７７、およびＭ７９の各々は、出力Ｑ’ｎに結合されたノードＳに結合されたドレインを有する。さらに、スイッチング素子Ｍ６５−Ｍ８０は、別のトランジスタに結合されたソースを有する。スイッチング素子Ｍ８１−Ｍ８８の各々は、別のトランジスタのソースに結合されたドレインと、定電流ソースに結合されたソースとを有する。

[0046] さらに、スイッチング素子Ｍ６５−Ｍ８０の各々は、ゲートにおいて制御信号を受信するように構成される。より具体的には、スイッチング素子Ｍ６６、Ｍ６７、Ｍ７８、およびＭ７９は、それらのそれぞれのゲートにおいて第１の制御信号（例えば、「Ｑ１」）を受信するように構成され、スイッチング素子Ｍ７０、Ｍ７１、Ｍ７４、およびＭ７５は、それらのそれぞれのゲートにおいて第２の制御信号（例えば、「Ｑ２」）を受信するように構成され、スイッチング素子Ｍ６５、Ｍ６８、Ｍ７７、およびＭ８０は、それらのそれぞれのゲートにおいて第３の制御信号（例えば、「Ｑ３」）を受信するように構成され、スイッチング素子Ｍ６９、Ｍ７２、Ｍ７３、およびＭ７６は、それらのそれぞれのゲートにおいて第４の制御信号（例えば、「Ｑ４」）を受信するように構成される。

[0047] 加えて、スイッチング素子Ｍ８１は、ゲートにおいて信号ｉｐｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ８２は、ゲートにおいて信号ｉｎｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ８３は、ゲートにおいて信号ｉｐｓｉｎωｔを受信するように構成され、スイッチング素子Ｍ８４は、ゲートにおいて信号ｉｎｓｉｎωｔを受信するように構成され、スイッチング素子Ｍ８５は、ゲートにおいて信号ｑｐｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ８６は、ゲートにおいて信号ｑｎｃｏｓωｔを受信するように構成され、スイッチング素子Ｍ８７は、ゲートにおいて信号ｑｐｓｉｎωｔを受信するように構成され、スイッチング素子Ｍ８８は、ゲートにおいて信号ｑｎｓｉｎωｔを受信するように構成される。

[0048] 構成されているように、位相シフタ２８０は、象限選択を可能にするのみならず、信号の合成および回転を提供しうる。１つまたは複数の象限が、所望の位相シフトに基づいて選択されうることに留意されたい。一例として、第１象限が選択された場合、制御信号Ｑ１は、ハイ「１」であり、制御信号Ｑ２、Ｑ３、およびＱ４の各々は、ロー「０」である。したがって、第１象限が選択された場合、スイッチング素子Ｍ６６、Ｍ６７、Ｍ７８、およびＭ７９は、導電状態となり、スイッチング素子Ｍ６５、Ｍ６８−Ｍ７７、およびＭ８０は、非導電状態となる。別の例として、第２象限が選択された場合、制御信号Ｑ１、Ｑ３、およびＱ４は、それぞれロー「０」であり、制御信号Ｑ２は、ハイ「１」である。したがって、第２象限が選択された場合、スイッチング素子Ｍ７０、Ｍ７１、Ｍ７４、およびＭ７５は、導電状態となり、スイッチング素子Ｍ６５−Ｍ６９、Ｍ７２、Ｍ７３、およびＭ７６−Ｍ８０は、非導電状態となる。

[0049] さらに、第３象限が選択された場合、制御信号Ｑ１は、ハイ「１」であり、制御信号Ｑ２は、ロー「０」であり、制御信号Ｓは、ハイ「１」であり、制御信号＼Ｓは、ロー「０」である。したがって、第３象限が選択された場合、スイッチング素子Ｍ６５、Ｍ６８、Ｍ７７、およびＭ８０は、導電状態となり、スイッチング素子Ｍ６６、Ｍ６７、Ｍ６９−Ｍ７６、Ｍ７８、およびＭ７９は、非導電状態となる。さらに、第４象限が選択された場合、制御信号Ｑ１は、ロー「０」であり、制御信号Ｑ２は、ハイ「１」であり、制御信号Ｓは、ハイ「１」であり、制御信号＼Ｓは、ロー「０」である。したがって、第４象限が選択された場合、スイッチング素子Ｍ６５−Ｍ６８、Ｍ７０、Ｍ７１、Ｍ７４、Ｍ７５、Ｍ７７−Ｍ８０は、非導電状態となり、スイッチング素子Ｍ６９、Ｍ７２、Ｍ７３、およびＭ７６は、導電状態となる。

[0050] 位相シフタ２４０および位相シフタ２８０は、位相分解能が実質的に９０度以下である特別なケースである。この状況下において、０度では、Ｉ＝Ｉ’およびＱ＝Ｑ’であり、９０度では、Ｉ’＝−ＱおよびＱ’＝Ｉであり、１８０度では、Ｉ’＝−ＩおよびＱ’＝−Ｑであり、２７０度では、Ｉ’＝ＱおよびＱ’＝−Ｉである。この結果、ｓｉｎ（９０）、ｓｉｎ（１８０）、ｓｉｎ（０）ｓｉｎ（３６０）、ｃｏｓ（９０）、ｃｏｓ（０）、ｃｏｓ（１８０）、およびｃｏｓ（２７０）は、０、１または−１に等しいので、ｃｏｓおよびｓｉｎのスケールされた電流を生成する正確なＤＡＣとなる。０、１または−１のみが必要とされるので、１つのステップのみが必要であるから、位相シフトのプロシージャはより簡単である。所望の象限（即ち、所望の位相シフト）に依存して、Ｑ１、Ｑ２、Ｑ３、またはＱ４が選択されうる。最終的な出力は、以上に示されたように、式（５）および式（６）に示されたような位相回転された信号である。ある特定のケースでは、実質的に４５度を達成するために、両方の象限信号がオンにされうる。例えば、Ｑ１＝０度、Ｑ２＝９０度、Ｑ３＝１８０度、およびＱ４＝２７０度である。加えて、Ｑ１およびＱ２の両方がオンにされた場合、実質的に４５度が達成されうる。Ｑ２およびＱ３の両方がオンにされた場合、実質的に１３５度が達成されうる。さらに、Ｑ３およびＱ４の両方がオンにされた場合、実質的に２２５度が達成されうる。加えて、Ｑ４およびＱ１の両方がオンにされた場合、実質的に３１５度が達成されうる。

[0051] 当業者によって理解されるように、図５Ａは、電圧入力を有する位相シフタを例示する。図５Ｂは、位相シフタ２９０を例示し、これは、位相シフタ２９０が電圧入力ではなく、電流入力を含むことを除き、図５Ａに例示される位相シフタ２８０と同様である。

[0052] 図６は、回転される前の同相および直交のデータを図示するプロットである。図７は、９０度回転された後の図６の同相および直交のデータを図示するプロットである。

[0053] 図８は、１つまたは複数の典型的な実施形態による、方法４００を例示するフローチャートである。方法４００は、ＲＦ位相回転器（RF phase rotator）において直交信号および同相信号のうちの少なくとも１つを受信することを含みうる(番号４０２によって示される)。方法４００はまた、回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、直交信号および同相信号のうちの少なくとも１つのエンベロープを回転することを含みうる(番号４０４によって示される)。

[0054] 図９は、１つまたは複数の典型的な実施形態による、別の方法４５０を例示するフローチャートである。方法４５０は、直交信号および同相信号のうちの少なくとも１つをベースバンドにダウンコンバートする（番号４５２によって示される）。さらに、方法４５０は、回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、ベースバンドで直交信号および同相信号のうちの少なくとも１つを位相回転することを含みうる(番号４５４によって示される)。

[0055] ここで説明されたような典型的な実施形態は、それに限定されるものではないが、ＱＰＳＫ、１６−ＱＡＭ、および６４−ＱＡＭを含む様々な変調方式に適切でありうる。さらに、上述されたように、本発明の実施形態は、アンテナの数にかかわらず、２つの対のスイッチを使用し、信号合成および位相回転を行うためにスイッチを利用し、高分解能のケースにおいてsinθおよびｃｏｓθを生成するためにＤＡＣを利用するように構成されうる。したがって、従来のビームフォーミングと比較して、多数（a number of）のミキサが低減されることができ、したがって、同相および直交の較正が簡単化されることができる。さらに、従来のシステムと比較して、本発明の典型的な実施形態は、必要とされる面積および電力を低減させ、線形性および帯域幅を向上させうる。加えて、本発明の典型的な実施形態は、従来のシステムにおいて行われていたようなキャリア信号ではなく、同相および直交のデータ（例えば、エンベロープ信号）の回転を提供しうる。

[0056] 当業者であれば、情報および信号は、様々な異なる技術および技法のうちの任意のものを用いて表されうることを理解するであろう。例えば、上記説明の全体にわたって参照されうるデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、あるいはこれらの任意の組み合わせによって表されうる。

[0057] 当業者であれば、ここに開示された典型的な実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組み合わせとしてインプリメントされうることをさらに理解するであろう。ハードウェアおよびソフトウェアの互換性を明確に例示するために、様々な例示的なコンポーネント、ブロック、モジュール、回路、およびステップが、概してそれらの機能の観点から上記に説明された。このような機能が、ハードウェアとしてインプリメントされるか、あるいはソフトウェアとしてインプリメントされるかは、特定のアプリケーションおよびシステム全体に課せられる設計制約に依存する。当業者は、各特定のアプリケーションに関して、多様な方法で、説明された機能をインプリメントしうるが、このようなインプリメンテーションの決定は、本発明の典型的な実施形態の範囲から逸脱を引き起こしていると解釈されるべきでない。

[0058] ここに開示された典型的な実施形態に関連して説明された様々な例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）またはその他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェアコンポーネント、あるいはここに説明された機能を実行するように設計されるこれらの任意の組み合わせで、インプリメントまたは実行されうる。汎用プロセッサは、マイクロプロセッサでありうるが、代替において、このプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシン（state machine）でありうる。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つまたは複数のマイクロプロセッサ、あるいはその他任意のこのような構成であるコンピューティングデバイスの組み合わせとしてインプリメントされうる。

[0059] １つまたは複数の典型的な実施形態では、説明された機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせでインプリメントされうる。ソフトウェアでインプリメントされる場合、これら機能は、コンピュータ可読媒体上で、１つまたは複数の命令またはコードとして送信または記憶されうる。コンピュータ可読媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体とコンピュータ記憶媒体との両方を含む。記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、このようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスク記憶装置、磁気ディスク記憶装置またはその他の磁気記憶デバイス、あるいは、データ構造または命令の形式で所望のプログラムコードを記憶または伝送するために使用可能であり、かつコンピュータによってアクセスされうるその他任意の媒体を備えうる。また、任意の接続は、コンピュータ可読媒体と厳密には称されうる。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、電波、およびマイクロ波のような無線技術を使用して、ウェブサイト、サーバ、またはその他の遠隔ソースから送信される場合には、この同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、電波、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用される場合、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイ（登録商標）ディスクを含み、ここでディスク（disks）は、通常磁気的にデータを再生し、一方ディスク（discs）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせもまた、コンピュータ可読媒体の範囲内に含まれるべきである。

[0060] 開示された典型的な実施形態の上記説明は、いかなる当業者であっても、本発明の製造または使用を可能にするように提供される。これら典型的な実施形態への様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本発明の主旨または範囲から逸脱することなく、他の実施形態にも適用されうる。したがって、本発明は、ここに示された典型的な実施形態に限定されるようには意図されず、ここに開示される原理および新規な特徴と一致する最も広い範囲を与えられることとなる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
複数のミキサと、各ミキサは、直交信号および同相信号のうちの少なくとも１つを伝達するように構成される、
前記複数のミキサの各々の出力に結合され、回転された同相信号および回転された直交信号のうちの少なくとも１つを生成するために、前記直交信号および前記同相信号のうちの前記少なくとも１つのエンベロープを回転するために構成された少なくとも１つのＲＦ位相回転器と
を備えるデバイス。
［Ｃ２］
前記複数のミキサは、４つのミキサを備える、Ｃ１に記載のデバイス。
［Ｃ３］
複数のフィルタをさらに備え、前記複数のフィルタの各フィルタは、前記複数のミキサのうちの２つのミキサに結合される、Ｃ１に記載のデバイス。
［Ｃ４］
前記少なくとも１つのＲＦ位相回転器のうちのＲＦ位相回転器に結合された複数のドライバ増幅器をさらに備える、Ｃ１に記載のデバイス。
［Ｃ５］
前記少なくとも１つの位相ＲＦ回転器の各ＲＦ位相回転器は、アンテナ経路に関連付けられる、Ｃ１に記載のデバイス。
［Ｃ６］
前記少なくとも１つの位相ＲＦ回転器の各ＲＦ位相回転器は、
複数の入力信号を受信するための第１の複数のスイッチと、
所望の象限を選択するために構成された第２の複数のスイッチと
を備える、Ｃ１に記載のデバイス。
［Ｃ７］
出力を生成するための第３の複数のスイッチをさらに備える、Ｃ６に記載のデバイス。
［Ｃ８］
複数のミキサと、各ミキサは、直交信号および同相信号のうちの少なくとも１つを受信するように構成される、
前記複数のミキサの各々の出力に結合され、回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、前記直交信号および前記同相信号のうちの前記少なくとも１つのエンベロープを回転するために構成された少なくとも１つのＲＦ位相回転器と
を備え、
前記少なくとも１つの各ＲＦ位相回転器は、
複数の入力信号を受信するための第１の複数のスイッチと、
所望の象限を選択するために構成された第２の複数のスイッチと
を備える、デバイス。
［Ｃ９］
前記複数のミキサは、４つのミキサを備える、Ｃ８に記載のデバイス。
［Ｃ１０］
前記位相回転器は、前記第１の複数のスイッチに結合された定電流ソースおよび可変電流ソースのうちの１つをさらに備える、Ｃ８に記載のデバイス。
［Ｃ１１］
前記第１の複数のスイッチおよび前記第２の複数のスイッチの各スイッチは、トランジスタを備える、Ｃ８に記載のデバイス。
［Ｃ１２］
前記少なくとも１つの位相ＲＦ回転器の各ＲＦ位相回転器は、アンテナ経路に関連付けられる、Ｃ８に記載のデバイス。
［Ｃ１３］
前記第２の複数のスイッチの各スイッチは、デジタル／アナログ変換器に結合される、Ｃ８に記載のデバイス。
［Ｃ１４］
ＲＦ位相回転デバイスであって、
象限選択のために構成された複数のスイッチと、
複数の入力と、前記複数のスイッチの各スイッチは、前記複数の入力のうちの入力と複数の出力のうちの出力との間に結合される、
を備え、
前記位相回転デバイスは、直交信号および同相信号のうちの少なくとも１つのエンベロープを回転するために構成される、ＲＦ位相回転デバイス。
［Ｃ１５］
複数の入力信号を受信するための第２の複数のスイッチをさらに備える、Ｃ１４に記載のデバイス。
［Ｃ１６］
ＲＦ位相回転器において直交信号および同相信号のうちの少なくとも１つを受信することと、
回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、前記直交信号および前記同相信号のうちの前記少なくとも１つのエンベロープを回転することと
を備える方法。
［Ｃ１７］
所望の象限を選択するために、制御信号を１つまたは複数のスイッチに伝達することをさらに備える、Ｃ１６に記載の方法。
［Ｃ１８］
前記回転することは、前記ＲＦ位相回転器を用いて電流ソースを変化させることを備える、Ｃ１６に記載の方法。
［Ｃ１９］
直交信号および同相信号のうちの少なくとも１つをベースバンドにダウンコンバートすることと、
回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、ベースバンドで直交信号および同相信号のうちの前記少なくとも１つを回転することと
を備える方法。
［Ｃ２０］
前記回転することは、所望の象限を選択するために、複数のスイッチのうちの少なくとも１つのスイッチに信号を伝達することを備える、Ｃ１９に記載の方法。
［Ｃ２１］
複数のスイッチのうちのスイッチに、ダウンコンバートされた直交信号およびダウンコンバートされた同相信号のうちの少なくとも１つを伝達することをさらに備える、Ｃ１９に記載の方法。
［Ｃ２２］
前記回転することは、前記回転された直交信号または前記回転された同相信号を備える１つまたは複数の出力信号を選択するために、複数のスイッチのうちの少なくとも１つのスイッチに制御信号を伝達することを備える、Ｃ１９に記載の方法。
［Ｃ２３］
ＲＦ位相回転器において直交信号および同相信号のうちの少なくとも１つを受信するための手段と、
回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、前記直交信号および前記同相信号のうちの前記少なくとも１つのエンベロープを回転するための手段と
を備えるデバイス。
［Ｃ２４］
直交信号および同相信号のうちの少なくとも１つをベースバンドにダウンコンバートするための手段と、
回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、直交信号および同相信号のうちの前記少なくとも１つのエンベロープを回転するための手段と
を備えるデバイス。

Claims (15)

1. 複数のミキサと、各ミキサは、直交信号および同相信号のうちの少なくとも１つを伝達するように構成される、
   前記同相信号のうちの少なくとも１つがコサイン波と混合され、前記同相信号のうちの前記少なくとも１つの別の１つがサイン波と混合される点において、および、前記直交信号のうちの少なくとも１つがサイン波と混合され、前記直交信号のうちの前記少なくとも１つの別の１つがコサイン波と混合される点において、前記複数のミキサの各々の出力に結合され、回転された同相信号および回転された直交信号のうちの少なくとも１つを生成するために、前記直交信号および前記同相信号のうちの前記少なくとも１つのエンベロープをキャリア信号と無関係に回転するために構成された少なくとも１つのＲＦ位相回転器と
   を備えるビームフォーミングのためのデバイス。
2. 前記複数のミキサは、４つのミキサである、請求項１に記載のデバイス。
3. 複数のフィルタをさらに備え、ここで、前記複数のフィルタの各フィルタは、前記複数のミキサのうちの２つのミキサに出力信号を供給する、請求項１に記載のデバイス。
4. 前記少なくとも１つのＲＦ位相回転器のうちのＲＦ位相回転器に出力信号を供給する複数のドライバ増幅器をさらに備える、請求項１に記載のデバイス。
5. 前記少なくとも１つのＲＦ位相回転器の各ＲＦ位相回転器は、アンテナ経路に関連付けられる、請求項１に記載のデバイス。
6. 前記少なくとも１つのＲＦ位相回転器の各ＲＦ位相回転器は、
   複数の入力信号を受信するための第１の複数のスイッチと、
   所望の象限を選択するために構成された第２の複数のスイッチと
   を備える、請求項１に記載のデバイス。
7. 前記デバイスの出力において回転された信号を供給するための第３の複数のスイッチをさらに備える、請求項６に記載のデバイス。
8. 前記ＲＦ位相回転器は、前記第１の複数のスイッチに電流を供給する定電流ソースおよび可変電流ソースのうちの１つをさらに備える、請求項６に記載のデバイス。
9. 前記第１の複数のスイッチおよび前記第２の複数のスイッチの各スイッチは、トランジスタである、請求項６に記載のデバイス。
10. 前記第１の複数のスイッチの各スイッチは、デジタル／アナログ変換器から入力信号を受信する、請求項６に記載のデバイス。
11. ＲＦ位相回転器において直交信号および同相信号のうちの少なくとも１つを受信することと、
    前記同相信号のうちの少なくとも１つがコサイン波と混合され、前記同相信号のうちの前記少なくとも１つの別の１つがサイン波と混合される点において、および、前記直交信号のうちの少なくとも１つがサイン波と混合され、前記直交信号のうちの前記少なくとも１つの別の１つがコサイン波と混合される点において、回転された直交信号および回転された同相信号のうちの少なくとも１つを生成するために、前記直交信号および前記同相信号のうちの前記少なくとも１つのエンベロープをキャリア信号と無関係に回転することと
    を備えるビームフォーミングのための方法。
12. 所望の象限を選択するために、制御信号を１つまたは複数のスイッチに伝達することをさらに備える、請求項１１に記載の方法。
13. 前記回転することは、前記ＲＦ位相回転器の電流ソースを変化させることを備える、請求項１１に記載の方法。
14. 直交信号および前記同相信号のうちの前記少なくとも１つをベースバンドにダウンコンバートすることと、
    回転された直交信号および前記回転された同相信号のうちの前記少なくとも１つを生成するために、ベースバンドで直交信号および前記同相信号のうちの前記少なくとも１つを回転することと、および、好ましくは、複数のスイッチのうちのスイッチに、ダウンコンバートされた直交信号およびダウンコンバートされた同相信号のうちの少なくとも１つを伝達することをさらに備えること
    を備える請求項１１に記載の方法。
15. 前記回転することは、前記回転された直交信号または前記回転された同相信号を備える１つまたは複数の出力信号を選択するために、複数のスイッチのうちの少なくとも１つのスイッチに制御信号を伝達することを備える、請求項１４に記載の方法。

Images