JP6152786B2 - 通信制御装置、情報処理装置、並列計算機システム、制御プログラム、及び並列計算機システムの制御方法 - Google Patents
通信制御装置、情報処理装置、並列計算機システム、制御プログラム、及び並列計算機システムの制御方法 Download PDFInfo
- Publication number
- JP6152786B2 JP6152786B2 JP2013248579A JP2013248579A JP6152786B2 JP 6152786 B2 JP6152786 B2 JP 6152786B2 JP 2013248579 A JP2013248579 A JP 2013248579A JP 2013248579 A JP2013248579 A JP 2013248579A JP 6152786 B2 JP6152786 B2 JP 6152786B2
- Authority
- JP
- Japan
- Prior art keywords
- start time
- sequence information
- communication
- calculation
- inter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3404—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for parallel or distributed programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
- G06F11/3423—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time where the assessed time is active or idle time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
2.通信処理ごとに複数のプロセスの開始時刻の最大値を求める。
3.最大値と各プロセスの通信処理の開始時刻との差分を求め、プロセスごとに複数の通信処理に関する差分を積算し、同期待ち時間として記録する。
並列アプリケーション性能プロファイリングツールのように、同期待ち時間を求めるためにプロセス間同期インタフェースを呼び出す場合、各プロセスの処理に同期処理が加わるため、並列アプリケーションの挙動を大きく変えてしまうことがある。このため、同期処理を行うことなく、通信処理ごとに開始時刻の最大値を求めることが望ましい。
並列アプリケーション性能プロファイリングツールのように、同期待ち時間を求めるためにプロセス間同期インタフェースを呼び出す場合、各プロセスの処理に同期処理が加わるため、並列アプリケーションの挙動を大きく変えてしまうことがある。
(付記1)
演算処理装置と主記憶装置とに接続する通信制御装置であって、
前記演算処理装置が実行するプログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して前記演算処理装置が付与して、前記主記憶装置に書き込んだ第1のシーケンス情報よりも、前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する演算部、
を有することを特徴とする通信制御装置。
(付記2)
前記第2のシーケンス情報よりも前記第1のシーケンス情報の方が新しく、前記第2のプロセスが第3のプロセス間通信を開始した第3の開始時刻に付与された第3のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記演算部は、前記第2の開始時刻を用いた演算を行わず、前記第1の開始時刻と前記第3の開始時刻とを用いた演算を行って演算結果を出力することを特徴とする付記1記載の通信制御装置。
(付記3)
前記演算処理装置は、前記第1のプロセスを実行し、前記通信制御装置を介して接続された情報処理装置が有する演算処理装置は、前記第2のプロセスを実行することを特徴とする付記1又は2記載の通信制御装置。
(付記4)
前記第1のシーケンス情報は、前記複数のプロセスのうち、前記第1のプロセスを実行する前記演算処理装置が実行する第4のプロセスが、第4のプロセス間通信を開始した第4の開始時刻に付与された第4のシーケンス情報に対応するか、又は前記第4のシーケンス情報よりも新しいことを特徴とする付記3記載の通信制御装置。
(付記5)
前記演算処理装置は、前記第1のプロセス及び前記第2のプロセスを実行することを特徴とする付記1又は2記載の通信制御装置。
(付記6)
プログラムを実行し、前記プログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して第1のシーケンス情報を付与する演算処理装置と、
前記第1の開始時刻と前記第1のシーケンス情報とを記憶する主記憶装置と、
前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が前記第1のシーケンス情報よりも新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する通信制御装置と、
を有することを特徴とする情報処理装置。
(付記7)
複数の情報処理装置を有する並列計算機システムであって、
前記複数の情報処理装置のうち少なくとも1つの情報処理装置は、
プログラムを実行し、前記プログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して第1のシーケンス情報を付与する演算処理装置と、
前記第1の開始時刻と前記第1のシーケンス情報とを記憶する主記憶装置と、
前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が前記第1のシーケンス情報よりも新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する通信制御装置と、
を有することを特徴とする並列計算機システム。
(付記8)
演算処理装置と通信制御装置と主記憶装置とを有する情報処理装置の制御プログラムであって、
前記演算処理装置が実行するプログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して前記演算処理装置が付与して、前記主記憶装置に書き込んだ第1のシーケンス情報よりも、前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する、
処理を前記通信制御装置内の演算処理装置に実行させることを特徴とする制御プログラム。
(付記9)
複数の情報処理装置を有する並列計算機システムの制御方法であって、
前記複数の情報処理装置のうち少なくとも1つの情報処理装置が、
プログラムを実行し、
前記プログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して第1のシーケンス情報を付与し、
前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が前記第1のシーケンス情報よりも新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する、
ことを特徴とする制御方法。
301 ネットワークリダクション機構
401 通信制御装置
411 演算部
500 並列計算機システム
501−1〜501−n、501−i ノード
502 ディスクノード
503 通信ネットワーク
601、701 CPU
602、702 メモリ
603 媒体駆動装置
604、705 バス
605 可搬型記録媒体
703、704 インタフェース
Claims (7)
- 演算処理装置と主記憶装置とに接続する通信制御装置であって、
前記演算処理装置が実行するプログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して前記演算処理装置が付与して、前記主記憶装置に書き込んだ第1のシーケンス情報よりも、前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する演算部、
を有することを特徴とする通信制御装置。 - 前記第2のシーケンス情報よりも前記第1のシーケンス情報の方が新しく、前記第2のプロセスが第3のプロセス間通信を開始した第3の開始時刻に付与された第3のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記演算部は、前記第2の開始時刻を用いた演算を行わず、前記第1の開始時刻と前記第3の開始時刻とを用いた演算を行って演算結果を出力することを特徴とする請求項1記載の通信制御装置。
- 前記演算処理装置は、前記第1のプロセスを実行し、前記通信制御装置を介して接続された情報処理装置が有する演算処理装置は、前記第2のプロセスを実行することを特徴とする請求項1又は2記載の通信制御装置。
- プログラムを実行し、前記プログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して第1のシーケンス情報を付与する演算処理装置と、
前記第1の開始時刻と前記第1のシーケンス情報とを記憶する主記憶装置と、
前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が前記第1のシーケンス情報よりも新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する通信制御装置と、
を有することを特徴とする情報処理装置。 - 複数の情報処理装置を有する並列計算機システムであって、
前記複数の情報処理装置のうち少なくとも1つの情報処理装置は、
プログラムを実行し、前記プログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して第1のシーケンス情報を付与する演算処理装置と、
前記第1の開始時刻と前記第1のシーケンス情報とを記憶する主記憶装置と、
前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が前記第1のシーケンス情報よりも新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する通信制御装置と、
を有することを特徴とする並列計算機システム。 - 演算処理装置と通信制御装置と主記憶装置とを有する情報処理装置の制御プログラムであって、
前記演算処理装置が実行するプログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して前記演算処理装置が付与して、前記主記憶装置に書き込んだ第1のシーケンス情報よりも、前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する、
処理を前記通信制御装置内の演算処理装置に実行させることを特徴とする制御プログラム。 - 複数の情報処理装置を有する並列計算機システムの制御方法であって、
前記複数の情報処理装置のうち少なくとも1つの情報処理装置が、
プログラムを実行し、
前記プログラムに含まれる複数のプロセスのうち第1のプロセスが第1のプロセス間通信を開始した第1の開始時刻に対して第1のシーケンス情報を付与し、
前記複数のプロセスのうち第2のプロセスが第2のプロセス間通信を開始した第2の開始時刻に付与された第2のシーケンス情報の方が前記第1のシーケンス情報よりも新しい場合、前記第1の開始時刻を用いた演算を行わず、前記第2のシーケンス情報が前記第1のシーケンス情報に対応する場合、前記第1の開始時刻と前記第2の開始時刻とを用いた演算を行って演算結果を出力する、
ことを特徴とする制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013248579A JP6152786B2 (ja) | 2013-11-29 | 2013-11-29 | 通信制御装置、情報処理装置、並列計算機システム、制御プログラム、及び並列計算機システムの制御方法 |
US14/538,846 US9465675B2 (en) | 2013-11-29 | 2014-11-12 | Communication control device, information processing apparatus, parallel computer system, and control method for parallel computer system |
EP14193404.2A EP2879054A3 (en) | 2013-11-29 | 2014-11-17 | Communication control device, information processing apparatus, parallel computer system, and control method for parallel computer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013248579A JP6152786B2 (ja) | 2013-11-29 | 2013-11-29 | 通信制御装置、情報処理装置、並列計算機システム、制御プログラム、及び並列計算機システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015106311A JP2015106311A (ja) | 2015-06-08 |
JP6152786B2 true JP6152786B2 (ja) | 2017-06-28 |
Family
ID=51951611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013248579A Expired - Fee Related JP6152786B2 (ja) | 2013-11-29 | 2013-11-29 | 通信制御装置、情報処理装置、並列計算機システム、制御プログラム、及び並列計算機システムの制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9465675B2 (ja) |
EP (1) | EP2879054A3 (ja) |
JP (1) | JP6152786B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11277455B2 (en) | 2018-06-07 | 2022-03-15 | Mellanox Technologies, Ltd. | Streaming system |
JP7159696B2 (ja) * | 2018-08-28 | 2022-10-25 | 富士通株式会社 | 情報処理装置,並列計算機システムおよび制御方法 |
US20200106828A1 (en) * | 2018-10-02 | 2020-04-02 | Mellanox Technologies, Ltd. | Parallel Computation Network Device |
US11625393B2 (en) | 2019-02-19 | 2023-04-11 | Mellanox Technologies, Ltd. | High performance computing system |
EP3699770A1 (en) | 2019-02-25 | 2020-08-26 | Mellanox Technologies TLV Ltd. | Collective communication system and methods |
CN111858017A (zh) * | 2019-04-30 | 2020-10-30 | 伊姆西Ip控股有限责任公司 | 用于处理任务的方法、设备和计算机程序产品 |
US11750699B2 (en) | 2020-01-15 | 2023-09-05 | Mellanox Technologies, Ltd. | Small message aggregation |
US11252027B2 (en) | 2020-01-23 | 2022-02-15 | Mellanox Technologies, Ltd. | Network element supporting flexible data reduction operations |
US11876885B2 (en) | 2020-07-02 | 2024-01-16 | Mellanox Technologies, Ltd. | Clock queue with arming and/or self-arming features |
US11556378B2 (en) | 2020-12-14 | 2023-01-17 | Mellanox Technologies, Ltd. | Offloading execution of a multi-task parameter-dependent operation to a network device |
US11922237B1 (en) | 2022-09-12 | 2024-03-05 | Mellanox Technologies, Ltd. | Single-step collective operations |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3532037B2 (ja) * | 1996-07-31 | 2004-05-31 | 富士通株式会社 | 並列計算機 |
JPH1063550A (ja) | 1996-08-23 | 1998-03-06 | Fujitsu Ltd | 実行性能解析表示方法およびその方法を実施するプログラムを記録した媒体 |
US7100021B1 (en) * | 2001-10-16 | 2006-08-29 | Cisco Technology, Inc. | Barrier synchronization mechanism for processors of a systolic array |
US8056087B2 (en) * | 2006-09-25 | 2011-11-08 | International Business Machines Corporation | Effective use of a hardware barrier synchronization register for protocol synchronization |
JP2009059316A (ja) * | 2007-09-04 | 2009-03-19 | Nec Corp | 測定装置、測定プログラム、および、測定方法 |
JP2009176116A (ja) * | 2008-01-25 | 2009-08-06 | Univ Waseda | マルチプロセッサシステムおよびマルチプロセッサシステムの同期方法 |
JP5304194B2 (ja) * | 2008-11-19 | 2013-10-02 | 富士通株式会社 | バリア同期装置、バリア同期システム及びバリア同期装置の制御方法 |
US8972702B2 (en) | 2009-11-30 | 2015-03-03 | Intenational Business Machines Corporation | Systems and methods for power management in a high performance computing (HPC) cluster |
JP5526914B2 (ja) * | 2010-03-25 | 2014-06-18 | 富士通株式会社 | 解析装置、解析方法および解析プログラム |
JP5139486B2 (ja) | 2010-08-30 | 2013-02-06 | 株式会社東芝 | トレース生成装置、システム、およびそのプログラム |
JP5549575B2 (ja) | 2010-12-17 | 2014-07-16 | 富士通株式会社 | 並列計算機システム、同期装置、並列計算機システムの制御方法 |
JP5889332B2 (ja) | 2011-01-10 | 2016-03-22 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 並行ソフトウェア環境のためのアクティビティ記録システム |
-
2013
- 2013-11-29 JP JP2013248579A patent/JP6152786B2/ja not_active Expired - Fee Related
-
2014
- 2014-11-12 US US14/538,846 patent/US9465675B2/en not_active Expired - Fee Related
- 2014-11-17 EP EP14193404.2A patent/EP2879054A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2879054A2 (en) | 2015-06-03 |
US20150154058A1 (en) | 2015-06-04 |
JP2015106311A (ja) | 2015-06-08 |
EP2879054A3 (en) | 2016-06-22 |
US9465675B2 (en) | 2016-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6152786B2 (ja) | 通信制御装置、情報処理装置、並列計算機システム、制御プログラム、及び並列計算機システムの制御方法 | |
CN102981864B (zh) | 信息处理装置和信息处理方法 | |
US10025533B2 (en) | Logical block addresses used for executing host commands | |
WO2020173092A1 (zh) | 数据处理方法、独立硬盘冗余阵列控制器和数据存储系统 | |
JPWO2017163441A1 (ja) | 画像処理装置、画像処理方法、及び画像処理プログラム | |
JP2015225396A (ja) | 車両制御装置 | |
JP6449487B2 (ja) | ソフトウェアセキュリティ検証方法、デバイス、およびシステム | |
JP6464739B2 (ja) | 情報処理システムの制御プログラム,情報処理装置,及び情報処理システム | |
CN112631994A (zh) | 数据迁移方法及系统 | |
CN110741408B (zh) | 图像处理装置、图像处理方法和图像处理程序 | |
EP3495960A1 (en) | Program, apparatus, and method for communicating data between parallel processor cores | |
JP6433645B2 (ja) | アプリケーションを高速に処理する演算処理装置及び方法 | |
US8806078B2 (en) | Information processing device and program product | |
JPWO2016042635A1 (ja) | 計算機及び計算機システム | |
JP7225904B2 (ja) | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム | |
JP6957910B2 (ja) | 情報処理装置 | |
JP4548505B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
CN109254936B (zh) | 插入数据传输队列结构体的方法和装置 | |
JP2010231295A (ja) | 解析システム | |
JP6580288B2 (ja) | 情報処理装置、情報処理方法及び情報処理プログラム | |
JPWO2004068356A1 (ja) | データ通信システムおよびデータ通信方法、データ通信プログラム | |
JP6217386B2 (ja) | マルチプロセッサ用プログラム生成方法 | |
WO2018173300A1 (ja) | I/o制御方法およびi/o制御システム | |
JP2018185615A (ja) | 電子機器、方法、及びプログラム | |
JP7503198B2 (ja) | ハードウェアオートローダ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170502 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6152786 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |