JP6143950B2 - ダイ上の積層再分配層 - Google Patents

ダイ上の積層再分配層 Download PDF

Info

Publication number
JP6143950B2
JP6143950B2 JP2016515942A JP2016515942A JP6143950B2 JP 6143950 B2 JP6143950 B2 JP 6143950B2 JP 2016515942 A JP2016515942 A JP 2016515942A JP 2016515942 A JP2016515942 A JP 2016515942A JP 6143950 B2 JP6143950 B2 JP 6143950B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal redistribution
redistribution layer
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016515942A
Other languages
English (en)
Other versions
JP2016525274A (ja
Inventor
クリスティーン・サン−アン・ハウ−リッジ
ヨウ−ウェン・ヤウ
ケヴィン・パトリック・カフェイ
リザベス・アン・ケザー
ジーン・エイチ・マカリスター
レイナンテ・タムナン・アルヴァラド
スティーヴ・ジェイ・ベズク
ダミオン・ブライアン・ガステルム
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2016525274A publication Critical patent/JP2016525274A/ja
Application granted granted Critical
Publication of JP6143950B2 publication Critical patent/JP6143950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

関連出願の相互参照
本出願は、その内容の全体が参照により本明細書に組み込まれている、２０１３年８月６日に米国特許商標庁に出願された非仮出願第１３／９６０，１１０号の優先権および恩典を主張する。
様々の特徴がダイ上の積層再分配層に関連する。
数多くの理由から、ダイに欠陥がある可能性がある。ダイを製造するプロセスは、ダイに亀裂を引き起こす可能性があり、結果として欠陥のあるダイが生じる可能性がある。加えて、ダイは、ダイ内の再分配層／ボール領域付近において急速エレクトロマイグレーション（ＥＭ）劣化を引き起こす可能性がある相対的に高い動作電流に受けるときに、欠陥が生じるか、または故障する可能性がある。
図１は、ダイの側面図を示す。具体的には、図１は、基板１０１と、いくつかの金属および誘電体層１０２と、パッド１０４と、パッシベーション層１０６と、第１の絶縁層１０８と、金属再分配層（ＲＤＬ）１１０と、第２の絶縁層１１４とを含むダイ１００の側面図を示す。また、図１は、ダイ１００上のハンダボール１１６も示す。具体的には、ハンダボール１１６は金属再分配層１１０に結合される。パッド１０４および金属再分配層１１０は導電性材料である。たとえば、パッド１０４はアルミニウム材料とすることができ、金属再分配層１１０は銅材料とすることができる。第１の絶縁層１０８および第２の絶縁層１１２はポリイミド層である。
急速ＥＭ劣化は、高い電流と、急激な銅−スズ（ＣｕＳｎ）金属間形成とに起因して、ダイのＲＤＬ／ボール領域において生じるおそれがある。ダイ上のＲＤＬ／ボール領域の一例が、図１においてダイ１００の領域１１８によって表される。ＣｕＳｎ金属間形成の結果は、ダイ１００のＲＤＬ／ボール領域１１８においてＥＭによって誘発されたボイドである。具体的には、金属再分配層１１０の銅材料がハンダボール１１６に向かって拡散する場合があり、それにより、金属再分配層１１０とハンダボール１１６の界面（たとえば、領域１１８）においてボイドが作り出される。金属再分配層１１０とハンダボール１１６との間に作り出されるボイドは、電流がハンダボール１１６とダイ１００の回路（たとえば、基板１０１内の回路素子）との間で行き来するのを妨げる。高い電流で動作するダイでは、拡散速度が実質的に大きいので、ダイの寿命が短縮され、および／またはダイに欠陥が生じる。
それゆえ、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイが必要とされている。
本明細書において説明される様々の特徴、装置および方法は、ダイ上の積層再分配層を提供する。
第１の例は、基板と、基板に結合されるいくつかの金属層および誘電体層と、複数の金属層のうちの１つに結合されるパッドと、パッドに結合される第１の金属再分配層と、第１の金属再分配層に結合される第２の金属再分配層とを含む半導体デバイスを提供する。第２の金属再分配層は、コバルトタングステンリン材料を含む。
一態様によれば、第１の金属再分配層は銅層である。
一態様によれば、半導体デバイスはさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。
一態様によれば、半導体デバイスはさらに、第１の金属再分配層とパッドとの間の接着層を含み、接着層は、第１の金属再分配層をパッドに結合するように構成される。
一態様によれば、半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第２の例は、基板と、基板に結合されるいくつかの金属層および誘電体層と、複数の金属層のうちの１つに結合されるパッドと、パッドに結合される第１の金属再分配層と、第１の金属再分配層に結合される第２の金属再分配層と、第２の金属再分配層に結合される第３の金属再分配層とを含む半導体デバイスを提供する。
一態様によれば、第１の金属再分配層は第１の銅層であり、第２の金属再分配層はニッケル層であり、第３の金属再分配層は第２の銅層である。
一態様によれば、半導体デバイスはさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。
一態様によれば、第１のＵＢＭ層はニッケル層であり、第２のＵＢＭ層は銅層である。
一態様によれば、半導体デバイスはさらに、第１の金属再分配層とパッドとの間の接着層を含む。接着層は第１の金属再分配層をパッドに結合するように構成される。
一態様によれば、半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第３の例は、基板と、基板に結合されるいくつかの金属層および誘電体層と、いくつかの金属層のうちの１つに結合されるパッドと、パッドに結合される電気的再分配のための手段と、電気的再分配のための手段の劣化を抑制するための手段であって、劣化を抑制するための手段は、電気的再分配のための手段に結合される、劣化を抑制するための手段とを含む装置を提供する。
一態様によれば、電気的再分配のための手段は銅再分配層である。電気的再分配のための手段の劣化を抑制するための手段は、電気的再分配のための手段の銅劣化を抑制するための手段を含む。
一態様によれば、その装置はさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。
一態様によれば、その装置はさらに、電気的再分配のための手段とパッドとの間に接着のための手段を含む。接着のための手段は、電気的再分配のための手段をパッドに結合するように構成される。
一態様によれば、その装置は、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、固定位置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第４の例は、基板と、基板に結合されるいくつかの金属層および誘電体層と、いくつかの金属層のうちの１つに結合されるパッドと、電気的再分配のための第１の手段と、電気的再分配のための第１の手段の劣化を抑制するための手段と、電気的再分配のための第１の手段の劣化を抑制するための手段に結合される電気的再分配のための第２の手段とを含む装置を提供する。電気的再分配のための第１の手段はパッドに結合される。劣化を抑制するための手段は電気的再分配のための第１の手段に結合される。
一態様によれば、電気的再分配のための第１の手段の劣化を抑制するための手段はさらに、電気的再分配のための第２の手段の劣化を抑制するための手段を含む。
一態様によれば、電気的再分配のための第１の手段は第１の銅再分配層であり、劣化を抑制するための手段はニッケル再分配層であり、電気的再分配のための第２の手段は第２の再分配銅層である。
一態様によれば、その装置はさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。
一態様によれば、第１のＵＢＭ層はニッケル層であり、第２のＵＢＭ層は銅層である。
一態様によれば、その装置はさらに、電気的再分配のための第１の手段とパッドの間に接着のための手段を含む。接着のための手段は、電気的再分配のための第１の手段をパッドに結合するように構成される。
一態様によれば、その装置は、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである。
一態様によれば、装置は、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第５の例は、半導体デバイスを設けるための方法を提供する。その方法は、基板を設ける。また、その方法は、基板に結合されるいくつかの金属層および誘電体層も設ける。その方法はさらに、いくつかの金属層のうちの１つに結合されるパッドを設ける。その方法は、パッドに結合される第１の金属再分配層を設ける。その方法は、第１の金属再分配層に結合される第２の金属再分配層を設ける。第２の金属再分配層は、コバルトタングステンリン材料を含む。
一態様によれば、第１の金属再分配層は銅層である。
一態様によれば、その方法はさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを設ける。
一態様によれば、その方法はさらに、第１の金属再分配層とパッドとの間に接着層を設ける。接着層は第１の金属再分配層をパッドに結合するように構成される。
一態様によれば、半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
第６の例は、半導体デバイスを設けるための方法を提供する。その方法は、基板を設ける。また、その方法は、基板に結合されるいくつかの金属層および誘電体層も設ける。その方法はさらに、いくつかの金属層のうちの１つに結合されるパッドを設ける。その方法は、パッドに結合される第１の金属再分配層を設ける。また、その方法は、第１の金属再分配層に結合される第２の金属再分配層も設ける。また、その方法は、第２の金属再分配層に結合される第３の金属再分配層も設ける。
一態様によれば、第１の金属再分配層第１の銅層であり、第２の金属再分配層はニッケル層であり、第３の金属再分配層は第２の銅層である。
一態様によれば、その方法はさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを設ける。
一態様によれば、第１のＵＢＭ層はニッケル層であり、第２のＵＢＭ層は銅層である。
一態様によれば、その方法はさらに、第１の金属再分配層とパッドとの間に接着層を設ける。接着層は第１の金属再分配層をパッドに結合するように構成される。
一態様によれば、半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである。
一態様によれば、半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる。
様々の特徴、性質、および利点は、同様の参照文字が全体を通じて対応して識別する図面と併せて読まれるとき、以下に記載の詳細な説明から明らかになる場合がある。
従来のダイを示す図である。 いくつかの再分配層を含むダイの一例を示す図である。 いくつかの再分配層およびいくつかのアンダーバンプメタライゼーション層を含むダイの一例を示す図である。 いくつかの再分配層を含むダイの別の例を示す図である。 いくつかの再分配層およびいくつかのアンダーバンプメタライゼーション層を含むダイの別の例を示す図である。 いくつかの再分配層および接着層を含むダイの一例を示す図である。 いくつかの再分配層、いくつかのアンダーバンプメタライゼーション層および接着層を含むダイの一例を示す図である。 いくつかの再分配層および接着層を含むダイの別の例を示す図である。 いくつかの再分配層、いくつかのアンダーバンプメタライゼーション層および接着層を含むダイの別の例を示す図である。 いくつかの再分配層および／またはアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 いくつかの再分配層および／またはアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 いくつかの再分配層および／またはアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 いくつかの再分配層および／またはアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 いくつかの再分配層および／またはアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的なシーケンスの一部を示す図である。 いくつかの再分配層および／またはアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的な方法を示す図である。 本明細書において説明される半導体デバイス、ダイ、集積回路および／またはＰＣＢを組み込むことができる様々の電子デバイスを示す図である。
以下の説明では、本開示の様々の態様を完全に理解してもらうために具体的な細部が与えられる。しかしながら、それらの態様は、これらの特定の細部を用いることなく実践できることは、当業者によって理解されるであろう。たとえば、回路は、不必要な細部で態様を不明瞭にすることを避けるために、ブロック図で示されている場合がある。他の例では、周知の回路、構造、および技法は、本開示の態様を不明瞭にしないために、詳細には示されない場合がある。
概説
いくつかの新規の特徴は、基板と、基板に結合されるいくつかの金属層および誘電体層と、複数の金属層のうちの１つに結合されるパッドと、パッドに結合される第１の金属再分配層と、第１の金属再分配層に結合される第２の金属再分配層とを含む半導体デバイス（たとえば、ダイ）に関連する。第２の金属再分配層は、コバルトタングステンリン材料を含む。いくつかの実装態様では、第１の金属再分配層は銅層である。いくつかの実装態様では、半導体デバイスはさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。
また、いくつかの新規の特徴は、基板と、基板に結合されるいくつかの金属層および誘電体層と、複数の金属層のうちの１つに結合されるパッドと、パッドに結合される第１の金属再分配層と、第１の金属再分配層に結合される第２の金属再分配層と、第２の金属再分配層に結合される第３の金属再分配層とを含む半導体デバイス（たとえば、ダイ）にも関連する。いくつかの実装態様では、第１の金属再分配層は第１の銅層であり、第２の金属再分配層はニッケル層であり、第３の金属再分配層は第２の銅層である。いくつかの実装態様では、半導体デバイスはさらに、第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層とを含む。
積層再分配層を含む例示的なダイ
図２は、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の一例を示す。具体的には、図２は、基板２０１と、いくつかの金属層および誘電体層２０２と、パッド２０４と、パッシベーション層２０６と、第１の絶縁層２０８と、第１の金属再分配層（ＲＤＬ）２１０と、第２の金属再分配層（ＲＤＬ）２１１と、第２の絶縁層２１４とを含むダイ２００の側面図を示す。また、図２は、ダイ２００上のハンダボール２１６も示す。具体的には、ハンダボール２１６は第２の金属再分配層２１１に結合される。図２に示されるように、パッド２０４は、下位金属層２０２のうちの少なくとも１つに結合される。第１の金属再分配層２１０はパッド２０４に結合される。第２の金属再分配層２１１は、第１の金属再分配層２１０に結合される。パッド２０４、第１の金属再分配層２１０および第２の金属再分配層２１１は、少なくとも１つの導電性材料から形成される。たとえば、パッド２０４はアルミニウム材料とすることができる。
いくつかの実装態様では、第１の金属再分配層２１０は銅層とすることができ、第２の金属再分配層２１１はコバルトタングステン複合材料層とすることができる。たとえば、第２の金属再分配層２１１はコバルトタングステンリン（ＣｏＷＰ）層とすることができる。いくつかの実装態様では、コバルトタングステン複合材料は、ハンダボール２１６への銅拡散を制限するのを助け、それにより、再分配層２１０−２１１と、ハンダボール２１６との間の界面（たとえば、ＲＤＬ／ボール領域）におけるボイドの可能性を制限／低減する。いくつかの実装態様では、第２の金属再分配層２１１は、第１の金属再分配層２１０（たとえば、電気的再分配のための第１の手段）の劣化を抑制するための手段である。具体的には、いくつかの実装態様では、第２の金属再分配層２１１は、第１の金属再分配層２１０の金属劣化（たとえば、銅劣化）を抑制するための手段である。いくつかの実装態様では、第１の金属再分配層２１０が銅であるとき、ＥＭ中の銅（Ｃｕ）イオンの拡散が、第１の金属再分配層２１０の上面において最も速い（金属のバルク、粒界または側壁を通してではない）。いくつかの実装態様では、第１の金属再分配層２１０の上面に金属キャップ（たとえば、第２の金属再分配層２１１）を設けることによって、第１の金属再分配層２１０の拡散速度が著しく減速するので、ＥＭ寿命が劇的に長くなる。いくつかの実装態様では、第２の金属再分配層２１１がＣｏＷＰを含むとき、第２の金属再分配層２１１のコバルト部分が、第１の金属再分配層２１０の中に拡散する場合があり、コバルト部分は第１の金属再分配層２１０の抵抗率を高める。（これはさらに、いくつかの実装態様では、ＥＭ劣化に耐えるのに役に立つ。）したがって、いくつかの実装態様では、第２の金属再分配層２１１のいくつかの部分（コバルト部分）が、第１の金属再分配層２１０の中に拡散するように構成することができる。
いくつかの実装態様では、第１の金属再分配層２１０はニッケル層とすることができ、第２の金属再分配層２１１は銅層とすることができる。いくつかの実装態様では、ニッケル層は、ハンダボール２１６への銅拡散を制限するのを助け、それにより、再分配層２１０−２１１と、ハンダボール２１６との間の界面（たとえば、ＲＤＬ／ボール領域）におけるボイドの可能性を制限／低減する。
いくつかの実装態様では、いくつかの積層アンダーバンプメタライゼーション（ＵＢＭ）層を設けることによって、銅拡散に対するダイの耐性を高めることができる。図３は、積層ＵＢＭ層の使用による、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の一例を示す。具体的には、図３は、基板３０１と、いくつかの金属層および誘電体層３０２と、パッド３０４と、パッシベーション層３０６と、第１の絶縁層３０８と、第１の金属再分配層（ＲＤＬ）３１０と、第２の金属再分配層（ＲＤＬ）３１１と、第２の絶縁層３１４と、第１のアンダーバンプメタライゼーション（ＵＢＭ）層３１３と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層３１５とを含むダイ３００の側面図を示す。
また、図３は、ダイ３００上のハンダボール３１６も示す。具体的には、ハンダボール３１６は第２のＵＢＭ層３１５に結合される。図３に示されるように、パッド３０４は、下位金属層３０２のうちの１つに結合される。第１の金属再分配層３１０はパッド３０４に結合される。第２の金属再分配層３１１は、第１の金属再分配層３１０に結合される。第１のＵＢＭ層３１３は、第２の金属再分配層３１１に結合される。第２のＵＢＭ層３１５は、第１のＵＢＭ層３１３に結合される。パッド３０４、第１の金属再分配層３１０、第２の金属再分配層３１１、第１のＵＢＭ層３１３、および第２のＵＢＭ層３１５は、少なくとも１つの導電性材料から作られる。たとえば、パッド３０４はアルミニウム材料とすることができる。
いくつかの実装態様では、第１の金属再分配層３１０はニッケル層とすることができ、第２の金属再分配層３１１は銅層とすることができる。いくつかの実装態様では、第１のＵＢＭ層３１３はニッケル層とすることができ、第２のＵＢＭ層３１５は銅層とすることができる。
いくつかの実装態様では、第２の金属再分配層３１１は、第１の金属再分配層３１０（たとえば、電気的再分配のための第１の手段）の劣化を抑制するための手段である。具体的には、いくつかの実装態様では、第２の金属再分配層３１１は、第１の金属再分配層３１０の銅劣化を抑制するための手段である。
いくつかの実装態様では、ダイは３つ以上の再分配層を有することができる。図４は、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の別の例を示す。具体的には、図４は、基板４０１と、いくつかの金属層および誘電体層４０２と、パッド４０４と、パッシベーション層４０６と、第１の絶縁層４０８と、第１の金属再分配層（ＲＤＬ）４１０と、第２の金属再分配層（ＲＤＬ）４１１と、第３の金属再分配層（ＲＤＬ）４１２と、第２の絶縁層４１４とを含むダイ４００の側面図を示す。
また、図４は、ダイ４００上のハンダボール４１６も示す。具体的には、ハンダボール４１６は第３の金属再分配層４１２に結合される。図４に示されるように、パッド４０４は、下位金属層４０２のうちの１つに結合される。第１の金属再分配層４１０はパッド４０４に結合される。第２の金属再分配層４１１は、第１の金属再分配層４１０に結合される。第３の金属再分配層４１２は第２の金属再分配層４１１に結合される。パッド４０４、第１の金属再分配層４１０、第２の金属再分配層４１１、および第３の金属再分配層４１２は少なくとも１つの導電性材料から作られる。
いくつかの実装態様では、第１の金属再分配層４１０は第１の銅層とすることができ、第２の金属再分配層４１１はニッケル層とすることができ、第３の金属再分配層４１２は第２の銅層とすることができる。
いくつかの実装態様では、第２の金属再分配層４１１は、第１の金属再分配層４１０（たとえば、電気的再分配のための第１の手段）および／または第３の金属再分配層４１２（たとえば、電気的再分配のための第２の手段）の劣化を抑制するための手段である。具体的には、いくつかの実装態様では、第２の金属再分配層４１１は、第１の金属再分配層４１０および／または第３の金属再分配層４１２の銅劣化を抑制するための手段である。
いくつかの実装態様では、ダイは、３つ以上の再分配層およびいくつかの積層アンダーバンプメタライゼーション（ＵＢＭ）層を含むことができる。いくつかの再分配層およびいくつかのＵＢＭ層の組合せによって、銅拡散に対するダイの耐性を高めることができる。
図５は、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の別の例を示す。図５は、ダイがいくつかのＵＢＭ層を含むことを除いて、図４と同様である。具体的には、図５は、基板５０１と、いくつかの金属層および誘電体層５０２と、パッド５０４と、パッシベーション層５０６と、第１の絶縁層５０８と、第１の金属再分配層（ＲＤＬ）５１０と、第２の金属再分配層（ＲＤＬ）５１１と、第３の金属再分配層（ＲＤＬ）５１２と、第２の絶縁層５１４と、第１のアンダーバンプメタライゼーション（ＵＢＭ）層５１３と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層５１５とを含むダイ５００の側面図を示す。
図５に示されるように、パッド５０４は、下位金属層５０２のうちの少なくとも１つに結合される。第１の金属再分配層５１０はパッド５０４に結合される。第２の金属再分配層５１１は、第１の金属再分配層５１０に結合される。第３の金属再分配層５１２は第２の金属再分配層５１１に結合される。
第１のＵＢＭ層５１３は、第２の金属再分配層５１１に結合される。第２のＵＢＭ層５１５は、第１のＵＢＭ層５１３に結合される。パッド５０４、第１の金属再分配層５１０、第２の金属再分配層５１１、第３の金属再分配層５１２、第１のＵＢＭ層５１３および第２のＵＢＭ層５１５は少なくとも１つの導電性材料から作られる。いくつかの実装態様では、第１の金属再分配層５１０は第１の銅層とすることができ、第２の金属再分配層５１１はニッケル層とすることができ、第３の金属再分配層５１２は第２の銅層とすることができる。
いくつかの実装態様では、第２の金属再分配層５１１は、第１の金属再分配層５１０（たとえば、電気的再分配のための第１の手段）および／または第３の金属再分配層５１２（たとえば、電気的再分配のための第２の手段）の劣化を抑制するための手段である。具体的には、いくつかの実装態様では、第２の金属再分配層５１１は、第１の金属再分配層５１０および／または第３の金属再分配層５１２の金属劣化（たとえば、銅劣化）を抑制するための手段である。
また、図５は、ダイ５００上のハンダボール５１６も示す。具体的には、ハンダボール５１６は第２のＵＢＭ層５１５に結合される。
接着層とともに、いくつかの再分配層および／またはいくつかのアンダーバンプメタライゼーション層を含む例示的なダイ
図２〜図５は、銅拡散に対してより耐性が高いように構成されるダイの概念的な例を示す。図６〜図９は、銅拡散に対してより耐性が高いように構成されるダイのより詳細な例を示す。具体的には、図６〜図９は、いくつかの再分配層および／またはいくつかのＵＢＭ層を含むダイを示しており、接着層（たとえば、接着のための手段）が図示されている。
いくつかの実装態様では、接着層（たとえば、接着のための手段）は、絶縁層と金属再分配層との間に設けることができる。接着層は、金属再分配層（たとえば、第１の金属再分配層）を第１の絶縁層に結合するように構成される接着剤層とすることができる。
図６は、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の一例を示す。具体的には、図６は、基板６０１と、いくつかの金属層および誘電体層６０２と、パッド６０４と、パッシベーション層６０６と、第１の絶縁層６０８と、接着層６０９と、第１の金属再分配層（ＲＤＬ）６１０と、第２の金属再分配層（ＲＤＬ）６１１と、第２の絶縁層６１４とを含むダイ６００の側面図を示す。また、図６は、ダイ６００上のハンダボール６１６も示す。具体的には、ハンダボール６１６は第２の金属再分配層６１１に結合される。図６に示されるように、パッド１０４は、下位金属層６０２のうちの少なくとも１つに結合される。第１の金属再分配層６１０はパッド６０４に結合される。接着層６０９（たとえば、接着剤層）は、第１の金属再分配層６１０と、パッド６０４および第１の絶縁層６０８との間に存在する。いくつかの実装態様では、接着層６０９は、第１の金属再分配層６１０をパッド６０４および／または第１の絶縁層６０８に結合するように構成される。第２の金属再分配層６１１は、第１の金属再分配層６１０に結合される。パッド６０４、第１の金属再分配層６１０および第２の金属再分配層６１１は、少なくとも１つの導電性材料から作られる。たとえば、パッド６０４はアルミニウム材料とすることができる。
いくつかの実装態様では、第１の金属再分配層６１０は銅層とすることができ、第２の金属再分配層６１１はコバルトタングステン複合材料層とすることができる。たとえば、第２の金属再分配層６１１はコバルトタングステンリン（ＣｏＷＰ）層とすることができる。いくつかの実装態様では、コバルトタングステン複合材料は、ハンダボール６１６への銅拡散を制限するのを助け、それにより、再分配層６１０−６１１と、ハンダボール６１６との間の界面（たとえば、ＲＤＬ／ボール領域）におけるボイドの可能性を制限／低減する。
いくつかの実装態様では、第１の金属再分配層６１０はニッケル層とすることができ、第２の金属再分配層６１１は銅層とすることができる。いくつかの実装態様では、ニッケル層は、ハンダボール６１６への銅拡散を制限するのを助け、それにより、再分配層６１０−６１１と、ハンダボール６１６との間の界面（たとえば、ＲＤＬ／ボール領域）におけるボイドの可能性を制限／低減する。
いくつかの実装態様では、いくつかの積層アンダーバンプメタライゼーション（ＵＢＭ）層を設けることによって、銅拡散に対するダイの耐性をより高めることができる。図７は、積層ＵＢＭ層の使用による、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の一例を示す。具体的には、図７は、基板７０１と、いくつかの金属層および誘電体層７０２と、パッド７０４と、パッシベーション層７０６と、第１の絶縁層７０８と、接着層７０９と、第１の金属再分配層（ＲＤＬ）７１０と、第２の金属再分配層（ＲＤＬ）７１１と、第２の絶縁層７１４と、第１のアンダーバンプメタライゼーション（ＵＢＭ）層７１３と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層７１５とを含むダイ７００の側面図を示す。
また、図７は、ダイ７００上のハンダボール７１６も示す。具体的には、ハンダボール７１６は第２のＵＢＭ層７１５に結合される。図７に示されるように、パッド７０４は、下位金属層７０２のうちの少なくとも１つに結合される。第１の金属再分配層７１０はパッド７０４に結合される。接着層７０９（たとえば、接着剤層）は、第１の金属再分配層７１０と、パッド７０４および第１の絶縁層７０８との間に存在する。いくつかの実装態様では、接着層７０９は、第１の金属再分配層７１０をパッド７０４および／または第１の絶縁層７０８に結合するように構成される。第２の金属再分配層７１１は、第１の金属再分配層７１０に結合される。第１のＵＢＭ層７１３は、第２の金属再分配層７１１に結合される。第２のＵＢＭ層７１５は、第１のＵＢＭ層７１３に結合される。パッド７０４、第１の金属再分配層７１０、第２の金属再分配層７１１、第１のＵＢＭ層７１３、および第２のＵＢＭ層７１５は、少なくとも１つの導電性材料から作られる。たとえば、パッド７０４はアルミニウム材料とすることができる。
いくつかの実装態様では、第１の金属再分配層７１０はニッケル層とすることができ、第２の金属再分配層７１１は銅層とすることができる。いくつかの実装態様では、第１のＵＢＭ層７１３はニッケル層とすることができ、第２のＵＢＭ層７１５は銅層とすることができる。
いくつかの実装態様では、ダイは３つ以上の再分配層を有することができる。図８は、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の別の例を示す。図８は、ダイが３つの積層再分配層を含むことを除いて、図６と同様である。具体的には、図８は、基板８０１と、いくつかの金属層および誘電体層８０２と、パッド８０４と、パッシベーション層８０６と、第１の絶縁層８０８と、接着層８０９と、第１の金属再分配層（ＲＤＬ）８１０と、第２の金属再分配層（ＲＤＬ）８１１と、第３の金属再分配層（ＲＤＬ）８１２と、第２の絶縁層８１４とを含むダイ８００の側面図を示す。
また、図８は、ダイ８００上のハンダボール８１６も示す。具体的には、ハンダボール８１６は第３の金属再分配層８１２に結合される。図８に示されるように、パッド８０４は、下位金属層８０２のうちの少なくとも１つに結合される。第１の金属再分配層８１０はパッド８０４に結合される。接着層８０９（たとえば、接着剤層）は、第１の金属再分配層８１０と、パッド８０４および第１の絶縁層８０８との間に存在する。いくつかの実装態様では、接着層８０９は、第１の金属再分配層８１０をパッド８０４および／または第１の絶縁層８０８に結合するように構成される。第２の金属再分配層８１１は、第１の金属再分配層８１０に結合される。第３の金属再分配層８１２は第２の金属再分配層８１１に結合される。パッド８０４、第１の金属再分配層８１０、第２の金属再分配層８１１、および第３の金属再分配層８１２は少なくとも１つの導電性材料から作られる。
いくつかの実装態様では、第１の金属再分配層８１０は第１の銅層とすることができ、第２の金属再分配層８１１はニッケル層とすることができ、第３の金属再分配層８１２は第２の銅層とすることができる。
いくつかの実装態様では、ダイは、３つ以上の再分配層およびいくつかの積層アンダーバンプメタライゼーション（ＵＢＭ）層を含むことができる。いくつかの再分配層およびいくつかのＵＢＭ層の組合せによって、銅拡散に対するダイの耐性をより高めることができる。
図９は、急速エレクトロマイグレーション（ＥＭ）劣化に対してより耐性があるダイの側面図の別の例を示す。図９は、ダイがいくつかのＵＢＭ層を含むことを除いて、図７と同様である。具体的には、図９は、基板９０１と、いくつかの金属層および誘電体層９０２と、パッド９０４と、パッシベーション層９０６と、第１の絶縁層９０８と、接着層９０９と、第１の金属再分配層（ＲＤＬ）９１０と、第２の金属再分配層（ＲＤＬ）９１１と、第３の金属再分配層（ＲＤＬ）９１２と、第２の絶縁層９１４と、第１のアンダーバンプメタライゼーション（ＵＢＭ）層９１３と、第２のアンダーバンプメタライゼーション（ＵＢＭ）層９１５とを含むダイ９００の側面図を示す。
図９に示されるように、パッド９０４は、下位金属層９０２のうちの少なくとも１つに結合される。第１の金属再分配層９１０はパッド９０４に結合される。接着層９０９（たとえば、接着剤層）は、第１の金属再分配層９１０と、パッド９０４および第１の絶縁層９０８との間に存在する。いくつかの実装態様では、接着層９０９は、第１の金属再分配層９１０をパッド９０４および／または第１の絶縁層９０８に結合するように構成される。
第２の金属再分配層９１１は、第１の金属再分配層９１０に結合される。第３の金属再分配層９１２は第２の金属再分配層９１１に結合される。第１のＵＢＭ層９１３は、第２の金属再分配層９１１に結合される。第２のＵＢＭ層９１５は、第１のＵＢＭ層９１３に結合される。パッド９０４、第１の金属再分配層９１０、第２の金属再分配層９１１、第３の金属再分配層９１２、第１のＵＢＭ層９１３および第２のＵＢＭ層９１５は少なくとも１つの導電性材料から作られる。いくつかの実装態様では、第１の金属再分配層９１０は第１の銅層とすることができ、第２の金属再分配層９１１はニッケル層とすることができ、第３の金属再分配層９１２は第２の銅層とすることができる。
銅拡散に対してより耐性があるダイ、積層再分配層および／または積層ＵＢＭ層を含む１つまたは複数のダイを設ける／製造するためのシーケンスの様々の実装態様および実施形態を説明してきた。
積層再分配層および／または積層ＵＢＭ層を含むダイを設ける／製造するための例示的なシーケンス
図１０Ａ〜図１０Ｅは、いくつかの再分配層および／またはいくつかのアンダーバンプメタライゼーション（ＵＢＭ）層を含むダイを設けるための例示的なシーケンスを示す。いくつかの実装態様では、図１０Ａ〜図１０Ｅのシーケンスを用いて、図２〜図９のダイまたは本開示において説明される他のダイを設ける／製造することができる。
図１０Ａのステージ１において示されるように、基板（たとえば、基板１００１）が設けられる。いくつかの実装態様では、基板はウェハである。異なる実装態様は、基板のために異なる材料を用いることができる（たとえば、シリコン基板、ガラス基板）。
ステージ２において、基板上にいくつかの下位金属層および誘電体層（たとえば、下位金属層および誘電体層１００２）が設けられる。異なる実装態様は、異なる数の下位金属層および誘電体層（たとえば、Ｍ１金属層、Ｍ２金属層、Ｍ３金属層、Ｍ４金属層、Ｍ５金属層、Ｍ６金属層、Ｍ７金属層）を設けることができる。
ステージ３において、下位金属層および誘電体層１００２上に少なくとも１つのパッド（たとえば、パッド１００４）が設けられる。いくつかの実装態様では、パッドは、下位金属層のうちの１つ（たとえば、最上位の下位金属層、Ｍ７金属層）に結合される。いくつかの実装態様では、パッド１００４はアルミニウムパッドである。しかしながら、異なる実装態様は、パッド１００４のために異なる材料を用いることができる。異なる実装態様は、下位金属層および誘電体層１００２上にパッドを設けるために異なるプロセスを使用することができる。たとえば、いくつかの実装態様では、下位金属層および誘電体層１００２上にパッド１００４を設けるために、リソグラフィおよび／またはエッチングプロセスを用いることができる。
ステージ４において、下位金属層および誘電体層１００２上にパッシベーション層（たとえば、パッシベーション層１００６）が設けられる。異なる実装態様は、パッシベーション層のために異なる材料を使用することができる。ステージ４において示されるように、パッシベーション層４０６は、パッド１００４の少なくとも一部が露出するように、下位金属層および誘電体層１００２上に設けられる。
図１０Ｂのステージ５において、パッシベーション層１００６およびパッド１００４上に第１の絶縁層（たとえば第１の絶縁層１００８）が設けられる。異なる実装態様は、第１の絶縁層１００８のために異なる材料を使用することができる。たとえば、第１の絶縁層１００８は、ポリベンズオキサゾール（ＰｂＯ）層またはポリマー層とすることができる。
ステージ６において、第１の絶縁層１００８内に空洞（たとえば、空洞１００９）が設けられる／作製される。ステージ６においてさらに示されるように、空洞１００９はパッド１００４の上方に作製される。異なる実装態様は、空洞１００９を異なるように作製することができる。たとえば、空洞１００９は、第１の絶縁層１００８をエッチングすることによって設ける／作製することができる。
ステージ７において、第１の金属再分配層が設けられる。具体的には、第１の金属再分配層１０１０が、パッド１００４および第１の絶縁層１００８の上方に設けられる。ステージ７において示されるように、第１の金属再分配層１０１０はパッド１００４に結合される。いくつかの実装態様では、第１の金属再分配層１０１０は銅層である。しかしながら、異なる実装態様は、第１の金属再分配層のための異なる材料を使用することができる。たとえば、第１の金属再分配層はニッケルおよび／またはコバルトタングステンリン複合材料（たとえば、コバルトタングステンリン（ＣｏＷＰ））とすることができる。
いくつかの実装態様では、接着層（図示せず）が、第１の金属再分配層１０１０と、パッド１００４および第１の絶縁層１００８との間に設けられる。たとえば、接着層は接着層６０９、７０９、８０９および／または９０９とすることができる。いくつかの実装態様では、接着層は、第１の金属再分配層１０１０をパッド１００４および／または第１の絶縁層１００８に結合するように構成される。いくつかの実装態様では、接着層は、第１の金属再分配層に先行して設けられる。
異なる実装態様は、第１の金属再分配層を設けるために異なるプロセスを用いることができる。いくつかの実装態様では、第１の金属再分配層はパッドおよび／または絶縁層上に堆積／めっきすることができる。いくつかの実装態様では、金属再分配層のうちのいくつかを選択的にエッチングして、第１の金属再分配層のうちの１つまたは複数を画定／形成することができる。
ステージ８において、第２の金属再分配層が設けられる。具体的には、第２の金属再分配層１０１１が、第１の絶縁層１０１０にわたって設けられる。いくつかの実装態様では、第１の金属再分配層１０１０は銅層である。しかしながら、異なる実装態様は、第２の金属再分配層のための異なる材料を使用することができる。たとえば、第２の金属再分配層はニッケルおよび／またはコバルトタングステンリン複合材料（たとえば、コバルトタングステンリン（ＣｏＷＰ））とすることができる。いくつかの実装態様では、第２の金属再分配層を第１の金属再分配層に結合するのに、接着層は不要である。
異なる実装態様は、第２の金属再分配層を設けるために異なるプロセスを用いることができる。いくつかの実装態様では、第２の金属再分配層は、第１の金属再分配層上に堆積／めっきすることができる。いくつかの実装態様では、第２の金属再分配層のうちのいくつかを選択的にエッチングして、第２の金属再分配層のうちの１つまたは複数を画定／形成することができる。
図１０Ｃのステージ９において、第１の絶縁層１００８および第１の金属再分配層１０１１上に第２の絶縁層（たとえば、第２の絶縁層１０１２）が設けられる。異なる実装態様は、第２の絶縁層１０１２のために異なる材料を使用することができる。たとえば、第２の絶縁層１０１２は、ポリベンズオキサゾール（ＰｂＯ）層またはポリマー層とすることができる。
ステージ１０において、第２の絶縁層１０１２内に空洞（たとえば、空洞１０１３）が設けられる／作製される。異なる実装態様は、空洞１０１３を異なるように作製することができる。たとえば、空洞１０１３は、第２の絶縁層１０１２をエッチングすることによって設ける／作製することができる。
図１０Ｄのステージ１１において、第１のアンダーバンプメタライゼーション（ＵＢＭ）層が設けられる。具体的には、第１のアンダーバンプメタライゼーション（ＵＢＭ）層１０１４が、第２の絶縁層１０１２の空洞１０１３内に設けられる。ステージ１１において示されるように、第１のＵＢＭ層１０１４は、第１の金属再分配層１０１０に結合される。いくつかの実装態様では、第１のＵＢＭ層１０１４は銅層である。しかしながら、異なる実装態様は、第１のＵＢＭ層のために異なる材料を使用することができる。たとえば、第１のＵＢＭ層はニッケルおよび／またはコバルトタングステンリン複合材料（たとえば、コバルトタングステンリン（ＣｏＷＰ））とすることができる。
ステージ１２において、第２のアンダーバンプメタライゼーション（ＵＢＭ）層が設けられる。具体的には、第２のアンダーバンプメタライゼーション（ＵＢＭ）層１０１５が第１のＵＢＭ層１０１４上に設けられる。ステージ１２において示されるように、第２のＵＢＭ層１０１５は、第１のＵＢＭ層１０１４に結合される。いくつかの実装態様では、第２のＵＢＭ層１０１５は銅層である。しかしながら、異なる実装態様は、第２のＵＢＭ層のために異なる材料を用いることができる。たとえば、第２のＵＢＭ層はニッケルおよび／またはコバルトタングステンリン複合材料（たとえば、コバルトタングステンリン（ＣｏＷＰ））とすることができる。
図１０Ｅのステージ１３において、ＵＢＭ層上にハンダボールが設けられる。具体的には、ハンダボール１０１６が第２のＵＢＭ層１０１５に結合される。
ステージのうちのいくつかはオプションとすることができ、それゆえ、いくつかの実装態様では、省くことができるか、無視することができることに留意されたい。いくつかの例において、さらなるステージを実行することができる。たとえば、いくつかの実装態様では、３つ以上の再分配層を設けることができる（たとえば、第１、第２および第３の再分配層）。また、いくつかの実装態様では、ＵＢＭ層を設けること（ステップ１１および／または１２）は省くことができる。すなわち、いくつかの実装態様では、ＵＢＭ層は設けられないか、または単一のＵＢＭ層（たとえば、第１のＵＢＭ層）が設けられる。
銅拡散に対してより耐性があるダイを設ける／製造するためのシーケンスの一例、積層再分配層および／または積層ＵＢＭ層を含む１つまたは複数のダイを設ける／製造するための方法の一例が説明された。
いくつかの再分配層および／またはいくつかのアンダーバンプメタライゼーション層を含むダイを設ける／製造するための例示的な方法
図１１は、積層再分配層および／または積層ＵＢＭ層を含む１つまたは複数のダイを設ける／製造するための例示的な方法を示す。いくつかの実装態様では、図１１の方法を用いて、図２〜図９のダイまたは本開示において説明される他のダイを設ける／製造することができる。
この方法は（１１０５において）基板（たとえば、基板１００１）を設ける。いくつかの実装態様では、（１１０５において）基板を設けることは、ウェハ（たとえば、シリコンウェハ）を設けることを含む。しかしながら、異なる実装態様は、基板のために異なる材料を用いることができる（たとえば、ガラス基板）。その後、その方法はオプションで、（１１１０において）基板内と、基板上のいくつかの下位金属層および誘電体層内とに回路素子を設ける。異なる実装態様は、異なる数の下位金属層および誘電体層（たとえば、Ｍ１〜Ｍ７金属層）を設けることができる。いくつかの実装態様では、（１１１０において）回路素子を設けることは省略することができる。たとえば、基板／ウェハからインターポーザが製造されるとき、いくつかの実装態様は、回路素子を設けることを省く（たとえば、能動回路素子を製造することを省く）ことができる。そのような場合、いくつかの実装態様は、下位金属層および誘電体層を設けるが、回路素子を設けない場合がある。しかしながら、いくつかの実装態様では、インターポーザは能動回路素子を含む場合があることに留意されたい。
その方法はさらに、（１１１５において）下位金属層および誘電体層のうちの１つ（たとえば、Ｍ７金属層）上に少なくとも１つのパッド（たとえば、パッド１００４）を設ける。いくつかの実装態様では、（１１１５において）パッドを設けることは、パッドを下位金属層のうちの１つ（たとえば、最上位の下位金属層、Ｍ７金属層）に結合することを含む。いくつかの実装態様では、パッドはアルミニウムパッドである。しかしながら、異なる実装態様は、パッドのために異なる材料を使用することができる。さらに、異なる実装態様は、下位金属層および誘電体層上にパッドを設けるために異なるプロセスを用いることができる。たとえば、いくつかの実装態様では、（１１１５において）下位金属層および誘電体層上にパッドを設けるために、リソグラフィおよび／またはエッチングプロセスを用いることができる。
その方法は、（１１２０において）パッシベーション層（たとえば、パッシベーション層１００６）、第１の絶縁層（たとえば、第１の絶縁層１００８）、いくつかの再分配層（たとえば、第１の金属再分配層１０１０、第２の金属再分配層１０１１）および第２の絶縁層（たとえば、第２の絶縁層１０１２）を設ける。異なる実装態様は、パッシベーション層のために異なる材料を使用することができる。いくつかの実装態様では、パッシベーション層は、パッドの少なくとも一部が露出するように、下位金属層および誘電体層上に設けられる。
いくつかの実装態様では、いくつかの金属再分配層が設けられる。たとえば、いくつかの実装態様では、第１、第２および／または第３の金属再分配層を設けることができる。第１、第２および／または第３の金属再分配層は、銅、ニッケルおよび／またはコバルトタングステン複合材料（たとえば、コバルトタングステンリン（ＣｏＷＰ））を含む異なる材料を用いることができる。いくつかの実装態様では、第１の金属再分配層とパッドおよび第１の絶縁層との間の接着層が設けられる。いくつかの実装態様では、接着層は、第１の金属再分配層をパッドおよび／または第１の絶縁層に結合するように構成される。いくつかの実装態様では、接着層は、第１の金属再分配層に先行して設けられる。
異なる実装態様は、金属再分配層を設けるために異なるプロセスを用いることができる。いくつかの実装態様では、金属再分配層は堆積／めっきすることができる。いくつかの実装態様では、金属再分配層のうちのいくつかを選択的にエッチングして、金属再分配層のうちの１つまたは複数を画定／形成することができる。
異なる実装態様は、第１の絶縁層および第２の絶縁層のために異なる材料を用いることができる。たとえば、第１の絶縁層および第２の絶縁層は、ポリベンズオキサゾール（ＰｂＯ）層および／またはポリマー層とすることができる。
その後、その方法は、オプションで、（１１２５において）少なくとも１つのアンダーバンプメタライゼーション（ＵＢＭ）層（たとえば、第１のＵＢＭ層、第２のＵＢＭ層）を設ける。いくつかの実装態様では、（１１２５において）ＵＢＭ層を設けることは、第１のＵＢＭ層を金属再分配層（たとえば、第２の金属再分配層、第３の金属再分配層）に結合することを含む。いくつかの実装態様では、ＵＢＭ層のうちの１つまたは複数は銅層である。しかしながら、異なる実装態様は、ＵＢＭ層のために異なる材料を用いることができる。
その方法はさらに、（１１３０において）ＵＢＭ層（たとえば、第２のＵＢＭ層）上にハンダボールを設ける。ＵＢＭ層が（１１２５において）設けられない場合、いくつかの実装態様では、ハンダボールは、（１１３０において）金属再分配層（たとえば、第２の金属再分配層、第３の金属再分配層）上に設けることができる。
例示的な電子デバイス
図１２は、上記の半導体デバイス、集積回路、ダイ、インターポーザ、またはパッケージのうちのいずれかと一体に構成することができる様々の電子デバイスを示す。たとえば、モバイル電話１２０２、ラップトップコンピュータ１２０４、および定置端末１２０６が、本明細書において説明されるような集積回路（ＩＣ）１２００を含むことができる。ＩＣ１２００は、たとえば、本明細書において説明されるような集積回路、ダイ、またはパッケージのいずれかとすることができる。図１２に示されるデバイス１２０２、１２０４、１２０６は例示にすぎない。限定はしないが、モバイルデバイス、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、メータ読取り機器などの定置データユニット、通信デバイス、スマートフォン、タブレットコンピュータ、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せを含む、他の電子デバイスが、ＩＣ１２００を搭載することもできる。
図２、図３、図４、図５、図６、図７、図８、図９、図１０Ａ〜図１０Ｅ、図１１および／または図１２に示された構成要素、ステップ、特徴および／または機能のうちの１つまたは複数は、単一の構成要素、ステップ、特徴または機能に再構成され、かつ／もしくは組み合わされる場合があるか、または、いくつかの構成要素、ステップ、または機能において具現化される場合がある。本発明から逸脱することなく、追加の要素、構成要素、ステップ、および／または機能を追加することもできる。本開示における図２、図３、図４、図５、図６、図７、図８、図９、図１０Ａ〜図１０Ｅ、図１１および／または図１２と、その対応する説明とは、ダイおよび／またはＩＣに限定されないことにも留意されたい。いくつかの実装態様では、図２、図３、図４、図５、図６、図７、図８、図９、図１０Ａ〜図１０Ｅ、図１１および／または図１２と、その対応する説明とは、半導体デバイスを製造し、作製し、設け、生産するために用いることができる。いくつかの実装態様では、半導体デバイスは、ダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザを含むことができる。いくつかの実装態様では、インターポーザは、回路素子を含む能動インターポーザとすることができる。
「例示的」という用語は、本明細書では「一例、事例、または実例として役立つ」ことを意味するように使用される。「例示的」として本明細書において記載される任意の実装態様または態様は、必ずしも本開示の他の態様よりも好ましいまたは有利であると解釈されるべきではない。同様に、「態様」という用語は、本開示のすべての態様が、論じられた特徴、利点または動作モードを含むことを必要としない。「結合される」という用語は、本明細書において、２つの物体の間の直接的または間接的な結合を指すために使用される。たとえば、物体Ａが物体Ｂに物理的に接触しており、物体Ｂが物体Ｃに接触している場合、それらが互いに直接物理的に接触していない場合でも、物体ＡおよびＣはそれでも互いに結合されると見なすことができる。
また、実施形態は、流れ図、フロー図、構造図、またはブロック図として示されるプロセスとして説明される場合があることに留意されたい。流れ図は、順次プロセスとして動作を説明している場合があるが、動作の多くは、並列または同時に実行することができる。加えて、動作の順序は入れ替えることができる。プロセスは、その動作が完了したとき、終了する。
本明細書において記載される本発明の様々の特徴は、本発明から逸脱することなく、異なるシステムにおいて実装することができる。本開示のこれまでの態様は、例にすぎず、本発明を限定するものとして解釈されるべきではないことに留意されたい。本開示の態様の説明は、例示であることを意図しており、特許請求の範囲を限定することを意図していない。したがって、本教示は、他のタイプの装置に容易に適用することができ、数多くの代替、修正、および変形が、当業者には明らかになるであろう。
１００ ダイ
１０１ 基板
１０２ いくつかの金属層および誘電体層
１０４ パッド
１０６ パッシベーション層
１０８ 第１の絶縁層
１１０ 金属再分配層（ＲＤＬ）
１１４ 第２の絶縁層
１１６ ハンダボール
１１８ ＲＤＬ／ボール領域
２００ ダイ
２０１ 基板
２０２ いくつかの金属層および誘電体層
２０４ パッド
２０６ パッシベーション層
２０８ 第１の絶縁層
２１０ 第１の金属再分配層（ＲＤＬ）
２１１ 第２の金属再分配層（ＲＤＬ）
２１４ 第２の絶縁層
２１６ ハンダボール
３００ ダイ
３０１ 基板
３０２ いくつかの金属層および誘電体層
３０４ パッド
３０６ パッシベーション層
３０８ 第１の絶縁層
３１０ 第１の金属再分配層（ＲＤＬ）
３１１ 第２の金属再分配層（ＲＤＬ）
３１３ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
３１４ 第２の絶縁層
３１５ 第２のアンダーバンプメタライゼーション（ＵＢＭ）層
３１６ ハンダボール
４００ ダイ
４０１ 基板
４０２ いくつかの金属層および誘電体層
４０４ パッド
４０６ パッシベーション層
４０８ 第１の絶縁層
４１０ 第１の金属再分配層（ＲＤＬ）
４１１ 第２の金属再分配層（ＲＤＬ）
４１４ 第２の絶縁層
４１６ ハンダボール
５００ ダイ
５０１ 基板
５０２ いくつかの金属層および誘電体層
５０４ パッド
５０６ パッシベーション層
５０８ 第１の絶縁層
５１０ 第１の金属再分配層（ＲＤＬ）
５１１ 第２の金属再分配層（ＲＤＬ）
５１３ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
５１４ 第２の絶縁層
５１５ 第２のアンダーバンプメタライゼーション（ＵＢＭ）層
５１６ ハンダボール
６００ ダイ
６０１ 基板
６０２ いくつかの金属層および誘電体層
６０４ パッド
６０６ パッシベーション層
６０８ 第１の絶縁層
６０９ 接着層
６１０ 第１の金属再分配層（ＲＤＬ）
６１１ 第２の金属再分配層（ＲＤＬ）
６１４ 第２の絶縁層
６１６ ハンダボール
７００ ダイ
７０１ 基板
７０２ いくつかの金属層および誘電体層
７０４ パッド
７０６ パッシベーション層
７０８ 第１の絶縁層
７０９ 接着層
７１０ 第１の金属再分配層（ＲＤＬ）
７１１ 第２の金属再分配層（ＲＤＬ）
７１３ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
７１４ 第２の絶縁層
７１５ 第２のアンダーバンプメタライゼーション（ＵＢＭ）層
７１６ ハンダボール
８００ ダイ
８０１ 基板
８０２ いくつかの金属層および誘電体層
８０４ パッド
８０６ パッシベーション層
８０８ 第１の絶縁層
８０９ 接着層
８１０ 第１の金属再分配層（ＲＤＬ）
８１１ 第２の金属再分配層（ＲＤＬ）
８１２ 第３の金属再分配層（ＲＤＬ）
８１４ 第２の絶縁層
８１６ ハンダボール
９００ ダイ
９０１ 基板
９０２ いくつかの金属層および誘電体層
９０４ パッド
９０６ パッシベーション層
９０８ 第１の絶縁層
９０９ 接着層
９１０ 第１の金属再分配層（ＲＤＬ）
９１１ 第２の金属再分配層（ＲＤＬ）
９１２ 第３の金属再分配層（ＲＤＬ）
９１３ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
９１４ 第２の絶縁層
９１５ 第２のアンダーバンプメタライゼーション（ＵＢＭ）層
１００１ 基板
１００２ 下位金属層および誘電体層
１００４ パッド
１００６ パッシベーション層
１００８ 第１の絶縁層
１００９ 空洞
１０１０ 第１の金属再分配層
１０１１ 第２の金属再分配層
１０１２ 第２の絶縁層
１０１３ 空洞
１０１４ 第１のアンダーバンプメタライゼーション（ＵＢＭ）層
１０１５ 第２のアンダーバンプメタライゼーション（ＵＢＭ）層
１０１６ ハンダボール
１２００ 集積回路（ＩＣ）
１２０２ モバイル電話
１２０４ ラップトップコンピュータ
１２０６ 定置端末

Claims (26)

  1. 半導体デバイスであって、
    基板と、
    前記基板に結合された複数の金属層および複数の誘電体層と、
    前記複数の金属層のうちの１つに結合されたパッドと、
    前記パッドに結合された第１の金属再分配層と、
    前記第１の金属再分配層に結合された第２の金属再分配層と、
    第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、を備え、
    前記第２の金属再分配層はコバルトタングステンリン材料を含み、
    前記第１のＵＢＭ層はコバルトタングステンリン材料を含む、半導体デバイス。
  2. 前記第１の金属再分配層は銅層である、請求項１に記載の半導体デバイス。
  3. 第２のアンダーバンプメタライゼーション（ＵＢＭ）層をさらに備え、前記第２のＵＢＭ層はコバルトタングステンリン材料を含む、請求項１に記載の半導体デバイス。
  4. 前記第１の金属再分配層と前記パッドとの間に接着層をさらに備え、前記接着層は前記第１の金属再分配層を前記パッドに結合するように構成された、請求項１に記載の半導体デバイス。
  5. 前記半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである、請求項１に記載の半導体デバイス。
  6. 前記半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１に記載の半導体デバイス。
  7. 半導体デバイスであって、
    基板と、
    前記基板に結合された複数の金属層および複数の誘電体層と、
    前記複数の金属層のうちの１つに結合されたパッドと、
    前記パッドに結合された第１の金属再分配層と、
    前記第１の金属再分配層に結合された第２の金属再分配層と、
    前記第２の金属再分配層に結合された第３の金属再分配層と、
    第１のアンダーバンプメタライゼーション（ＵＢＭ）層と、を備え、
    前記第１の金属再分配層、前記第２の金属再分配層または前記第３の金属再分配層のうちの少なくとも１つは、コバルトタングステンリン材料を含み、
    前記第１のＵＢＭ層はコバルトタングステンリン材料を含む、半導体デバイス。
  8. 前記第１の金属再分配層、前記第２の金属再分配層または前記第３の金属再分配層のうちの少なくとも１つは、銅層またはニッケル層を含む、請求項７に記載の半導体デバイス。
  9. 第２のアンダーバンプメタライゼーション（ＵＢＭ）層をさらに備え、前記第２のＵＢＭ層はコバルトタングステンリン材料を含む、請求項７に記載の半導体デバイス。
  10. 第２のアンダーバンプメタライゼーション（ＵＢＭ）層をさらに備え、前記第２のＵＢＭ層は銅層である、請求項７に記載の半導体デバイス。
  11. 前記第１の金属再分配層と前記パッドとの間に接着層をさらに備え、前記接着層は前記第１の金属再分配層を前記パッドに結合するように構成された、請求項７に記載の半導体デバイス。
  12. 前記半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである、請求項７に記載の半導体デバイス。
  13. 前記半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項７に記載の半導体デバイス。
  14. 半導体デバイスを設けるための方法であって、
    基板を設けるステップと、
    前記基板に結合された複数の金属層および複数の誘電体層を設けるステップと、
    前記複数の金属層のうちの１つに結合されたパッドを設けるステップと、
    前記パッドに結合された第１の金属再分配層を設けるステップと、
    前記第１の金属再分配層に結合された第２の金属再分配層を設けるステップと、
    第１のアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップと、
    を含み、
    前記第２の金属再分配層はコバルトタングステンリン材料を含み、
    前記第１のＵＢＭ層はコバルトタングステンリン材料を含む、半導体デバイスを設けるための方法。
  15. 前記第１の金属再分配層は銅層である、請求項１４に記載の方法。
  16. 第２のアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップをさらに含み、前記第２のＵＢＭ層はコバルトタングステンリン材料を含む、請求項１４に記載の方法。
  17. 前記第１の金属再分配層と前記パッドとの間に接着層を設けるステップをさらに含み、前記接着層は前記第１の金属再分配層を前記パッドに結合するように構成された、請求項１４に記載の方法。
  18. 前記半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである、請求項１４に記載の方法。
  19. 前記半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項１４に記載の方法。
  20. 半導体デバイスを設けるための方法であって、
    基板を設けるステップと、
    前記基板に結合された複数の金属層および複数の誘電体層を設けるステップと、
    前記複数の金属層のうちの１つに結合されたパッドを設けるステップと、
    前記パッドに結合された第１の金属再分配層を設けるステップと、
    前記第１の金属再分配層に結合された第２の金属再分配層を設けるステップと、
    前記第２の金属再分配層に結合された第３の金属再分配層を設けるステップと、
    第１のアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップと、
    を含み、
    前記第１の金属再分配層、前記第２の金属再分配層または前記第３の金属再分配層のうちの少なくとも１つを設けるステップは、コバルトタングステンリン材料を設けるステップをさらに含み、
    前記第１のＵＢＭ層はコバルトタングステンリン材料を含む、半導体デバイスを設けるための方法。
  21. 前記第１の金属再分配層、前記第２の金属再分配層または前記第３の金属再分配層のうちの少なくとも１つは、銅層またはニッケル層である、請求項２０に記載の方法。
  22. 第２のアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップをさらに含み、前記第２のＵＢＭ層はコバルトタングステンリン材料を含む、請求項２０に記載の方法。
  23. 第２のアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップをさらに含み、前記第２のＵＢＭ層は銅層である、請求項２０に記載の方法。
  24. 前記第１の金属再分配層と前記パッドとの間に接着層を設けるステップをさらに含み、前記接着層は前記第１の金属再分配層を前記パッドに結合するように構成された、請求項２０に記載の方法。
  25. 前記半導体デバイスは、少なくともダイ、ダイパッケージ、集積回路（ＩＣ）、ウェハおよび／またはインターポーザのうちの１つである、請求項２０に記載の方法。
  26. 前記半導体デバイスは、音楽プレーヤ、ビデオプレーヤ、エンタテイメントユニット、ナビゲーションデバイス、通信デバイス、モバイルデバイス、モバイルフォン、スマートフォン、携帯情報端末、定置端末、タブレットコンピュータ、および／またはラップトップコンピュータのうちの少なくとも１つに組み込まれる、請求項２０に記載の方法。
JP2016515942A 2013-08-06 2014-07-30 ダイ上の積層再分配層 Expired - Fee Related JP6143950B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/960,110 US9171782B2 (en) 2013-08-06 2013-08-06 Stacked redistribution layers on die
US13/960,110 2013-08-06
PCT/US2014/048945 WO2015020856A1 (en) 2013-08-06 2014-07-30 Stacked redistribution layers on die

Publications (2)

Publication Number Publication Date
JP2016525274A JP2016525274A (ja) 2016-08-22
JP6143950B2 true JP6143950B2 (ja) 2017-06-07

Family

ID=51352848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016515942A Expired - Fee Related JP6143950B2 (ja) 2013-08-06 2014-07-30 ダイ上の積層再分配層

Country Status (5)

Country Link
US (1) US9171782B2 (ja)
EP (1) EP3031079A1 (ja)
JP (1) JP6143950B2 (ja)
CN (1) CN105493280A (ja)
WO (1) WO2015020856A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419156B2 (en) * 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US20150115442A1 (en) * 2013-10-31 2015-04-30 Infineon Technologies Ag Redistribution layer and method of forming a redistribution layer
US9263302B2 (en) 2014-02-21 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure for packaging and a method of forming
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
CN105097726B (zh) * 2015-06-16 2019-03-12 合肥矽迈微电子科技有限公司 封装结构及封装方法
KR20170068095A (ko) * 2015-12-09 2017-06-19 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9935024B2 (en) 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
TWI744498B (zh) * 2018-03-05 2021-11-01 矽品精密工業股份有限公司 基板結構及其製法
CN109390127B (zh) 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
GB2584681B (en) * 2019-06-11 2021-12-29 Rockley Photonics Ltd Interposer
US11581262B2 (en) * 2019-10-02 2023-02-14 Qualcomm Incorporated Package comprising a die and die side redistribution layers (RDL)

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP3804797B2 (ja) 2002-10-11 2006-08-02 セイコーエプソン株式会社 半導体装置及びその製造方法
KR100541396B1 (ko) * 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법
US7207096B2 (en) * 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
US7446422B1 (en) 2005-04-26 2008-11-04 Amkor Technology, Inc. Wafer level chip scale package and manufacturing method for the same
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
US8367543B2 (en) * 2006-03-21 2013-02-05 International Business Machines Corporation Structure and method to improve current-carrying capabilities of C4 joints
US7808105B1 (en) * 2007-04-13 2010-10-05 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
JP4585561B2 (ja) 2007-09-04 2010-11-24 株式会社東芝 半導体装置の製造方法
US8232190B2 (en) * 2007-10-01 2012-07-31 International Business Machines Corporation Three dimensional vertical E-fuse structures and methods of manufacturing the same
US7863742B2 (en) * 2007-11-01 2011-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Back end integrated WLCSP structure without aluminum pads
US8058726B1 (en) 2008-05-07 2011-11-15 Amkor Technology, Inc. Semiconductor device having redistribution layer
KR101483273B1 (ko) 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
US20100099250A1 (en) * 2008-10-21 2010-04-22 Samsung Electronics Co., Ltd. Methods of Forming Integrated Circuit Contact Pads Using Electroless Plating of Diffusion Barrier Layers
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8242012B2 (en) 2010-07-28 2012-08-14 International Business Machines Corporation Integrated circuit structure incorporating a conductor layer with both top surface and sidewall passivation and a method of forming the integrated circuit structure
US8546254B2 (en) * 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US8039385B1 (en) * 2010-09-13 2011-10-18 Texas Instruments Incorporated IC devices having TSVS including protruding tips having IMC blocking tip ends
JP2012204788A (ja) 2011-03-28 2012-10-22 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8786081B2 (en) * 2011-07-27 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for circuit routing by way of under-bump metallization
JP6144003B2 (ja) * 2011-08-29 2017-06-07 富士通株式会社 配線構造及びその製造方法並びに電子装置及びその製造方法
JP2013073981A (ja) * 2011-09-26 2013-04-22 Toshiba Corp 半導体装置及びその製造方法
US8659144B1 (en) * 2011-12-15 2014-02-25 Marvell International Ltd. Power and ground planes in package substrate
US9437564B2 (en) * 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9607921B2 (en) * 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9082870B2 (en) * 2013-03-13 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of packaging semiconductor devices
US9018757B2 (en) * 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad

Also Published As

Publication number Publication date
US9171782B2 (en) 2015-10-27
JP2016525274A (ja) 2016-08-22
CN105493280A (zh) 2016-04-13
EP3031079A1 (en) 2016-06-15
US20150041982A1 (en) 2015-02-12
WO2015020856A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
JP6143950B2 (ja) ダイ上の積層再分配層
JP6309643B2 (ja) 再分配層上に積層ダイを備える集積デバイス
US9041212B2 (en) Thermal design and electrical routing for multiple stacked packages using through via insert (TVI)
US9947642B2 (en) Package-on-Package (PoP) device comprising a gap controller between integrated circuit (IC) packages
US20150206854A1 (en) PACKAGE ON PACKAGE (PoP) INTEGRATED DEVICE COMPRISING A REDISTRIBUTION LAYER
US10211160B2 (en) Microelectronic assembly with redistribution structure formed on carrier
US20140225248A1 (en) Power distribution and thermal solution for direct stacked integrated circuits
US20160343646A1 (en) High aspect ratio interconnect for wafer level package (wlp) and integrated circuit (ic) package
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
US9035421B2 (en) High quality factor inductor implemented in wafer level packaging (WLP)
EP3097587A1 (en) Toroid inductor in redistribution layers (rdl) of an integrated device
US20150255416A1 (en) Integrated device comprising high density interconnects and redistribution layers
US20160035622A1 (en) PACKAGE ON PACKAGE (PoP) INTEGRATED DEVICE COMPRISING A PLURALITY OF SOLDER RESIST LAYERS
US20180331061A1 (en) Integrated device comprising bump on exposed redistribution interconnect
US9466554B2 (en) Integrated device comprising via with side barrier layer traversing encapsulation layer
US20180350630A1 (en) Symmetric embedded trace substrate
US11322445B2 (en) EMIB copper layer for signal and power routing
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
US9806048B2 (en) Planar fan-out wafer level packaging
US10121752B2 (en) Surface finishes for interconnection pads in microelectronic structures
CN113764383A (zh) 具有emi屏蔽的微电子装置封装、制造方法和相关电子系统
US20140175658A1 (en) Anchoring a trace on a substrate to reduce peeling of the trace
US20190318985A1 (en) Package structure for electronic assemblies
US9947631B2 (en) Surface finishes for interconnection pads in microelectronic structures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160203

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160203

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160704

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170509

R150 Certificate of patent or registration of utility model

Ref document number: 6143950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees