JP6136420B2 - 設計支援装置、ビア追加方法、及びプログラム - Google Patents

設計支援装置、ビア追加方法、及びプログラム Download PDF

Info

Publication number
JP6136420B2
JP6136420B2 JP2013058634A JP2013058634A JP6136420B2 JP 6136420 B2 JP6136420 B2 JP 6136420B2 JP 2013058634 A JP2013058634 A JP 2013058634A JP 2013058634 A JP2013058634 A JP 2013058634A JP 6136420 B2 JP6136420 B2 JP 6136420B2
Authority
JP
Japan
Prior art keywords
added
point
target area
search
starting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013058634A
Other languages
English (en)
Other versions
JP2014182762A (ja
Inventor
長瀬 健二
健二 長瀬
平塚 良秋
良秋 平塚
友幸 中尾
友幸 中尾
吉宏 澤田
吉宏 澤田
桂祐 中村
桂祐 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013058634A priority Critical patent/JP6136420B2/ja
Priority to US14/077,562 priority patent/US9173295B2/en
Publication of JP2014182762A publication Critical patent/JP2014182762A/ja
Priority to US14/855,786 priority patent/US9713262B2/en
Application granted granted Critical
Publication of JP6136420B2 publication Critical patent/JP6136420B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0005Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本実施形態は、プリント基板に、EMI(Electro-Magnetic Interference)の抑制のためのビアを追加するための技術に関する。
近年、プリント基板(PCB)の構造は非常に複雑化し、その設計に要する時間も長くなってきている。そのプリント基板は、他の電子機器、或いは人体に影響を及ぼすEMIを放射する発生源となる。そのため、プリント基板の設計では、EMCの要件を満たすことが求められている。このことも、プリント基板の設計に要する時間を長くする要因となっている。
EMIを抑制する方法の一つに、プリント基板の複数の層を電気的に接続するビアを追加する方法がある。EMIを抑制するためのビアは、個別の信号が流れる配線、及び部品(その部品の搭載に必要な領域)を避けて配置する必要がある。通常、配置するビアの数は非常に多い。このようなことから、追加するビアの配置を人が決定するには非常に長い時間が必要である。それにより、現在では、プリント基板の設計を支援する設計支援装置のなかには、ビアの配置を自動的に決定可能なものがある。
ビアの配置を自動的に決定可能な従来の設計支援装置は、ビアを配置すべきエリアを特定し、特定したエリア内でビアを配置すべき位置を決定するようになっている。或る従来の設計支援装置では、既に配置を決定したビアを基準にして、その基準とするビアから上下左右の4方向に所定の間隔、離れた位置をそれぞれ計算し、計算した各位置でビアを配置すべきか否か判定することで、ビアを配置すべき位置を決定している。位置を決定したビアは、新たに基準とする対象となる。この従来の設計支援装置では、始めに、特定したエリアの境界に沿ってビアを配置している。
別の従来の設計支援装置では、線間が設定された間隔の格子を想定して、線の各交点に仮ビアを配置し、配置した仮ビアのなかで必要なものを実際に配置すべきビアの位置として決定している。配置した仮ビアのなかで不要なものを排除するのは、ビアを過剰に配置するのを回避するためである。
上記のような2つの従来の設計支援装置では、ビアを配置すべき位置を決定する過程で、ビアを配置すべきか否かの判定を複数回、行う位置が多数、発生する。そのため、ビアを配置すべき位置を全て決定するために要する時間が非常に長くなっている。プリント基板の設計をより短い時間で行えるようにするためには、追加すべきビアの配置の決定をより迅速に行えるようにすることが必要と云える。
特開2010−20644号公報 特開2012−53726号公報 特開2009−99139号公報
1側面では、本発明は、EMIの抑制用にプリント基板に追加すべきビアの配置をより迅速に決定可能な技術を提供することを目的とする。
本発明を適用した1システムでは、設計されたプリント基板上でビアを追加すべき対象エリアを特定するエリア特定部と、前記エリア特定部が特定した前記対象エリアの重心を、前記ビアを追加すべき位置を探索するうえでの開始点として決定する決定部と、前記ビアを追加すべきか否かを確認する探索点を、前記開始点を中心とする径方向上で起点とする位置を変更しつつ、前記径方向と交差する交差方向に前記起点から予め定められた経路に沿って移動させ、移動後の前記探索点に前記ビアを追加すべきか否か確認することにより、前記ビアを追加すべき位置を決定する探索部と、を有する。
本発明を適用した場合には、EMIの抑制用にプリント基板に追加すべきビアの配置をより迅速に決定することができる。
本実施形態による設計支援装置の機能構成例を表す図である。 特定されるビア追加対象エリアを説明する図である。 開始点の設定方法例を説明する図である。 追加すべきビアの配置の探索を開始した場合に、最初に配置が決定されるビアの例を説明する図である。 探索点の移動経路、及びビアを配置すべき位置の決定方法の例を説明する図である。 ビアを配置すべき位置の決定方法の他の例を説明する図である。 図5Aに表す状況以降に順次、配置されるビアの例を説明する図である。 探索点の移動が終了した時点での移動経路、及びその移動経路上で配置が決定された各ビアの位置の例を説明する図である。 ビア追加対象エリアを含む全体対象エリア内で配置が決定された各ビアの位置の例を説明する図である。 本実施形態による設計支援装置として使用可能な情報処理装置の構成例を表す図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。
図1は、本実施形態による設計支援装置の機能構成例を表す図である。図2〜図8は、本実施形態による設計支援装置の動作を説明する図である。
本実施形態による設計支援装置1は、設計されたプリント基板を対象に、EMIの抑制用に追加すべきビアの配置を決定することにより、設計支援を行う装置である。図1に表すように、本実施形態による設計支援装置1は、入出力部11、ビア追加対象エリア検索部12、及びSGビア追加部13を備えている。図1では、ビア追加対象エリア検索部12、及びSGビア追加部13に、それが実行する処理を併せて表している。以降、設計支援装置1が備える入出力部11、ビア追加対象エリア検索部12、及びSGビア追加部13の各機能(動作)について、図2〜図8を参照しつつ、詳細に説明する。
入出力部11は、各種データの入出力、及び設計者からの指示の入力を行う。EMIの抑制用に追加すべきSGビアの配置を決定する場合、入出力部11により、設計されたプリント基板を表すCAD(Computer Aided Design)データ2、及び設定データ3が入力される。以降、「ビア」は、特に断らない限り、追加すべきSGビアを指す意味で用いる。
設定データ3は、ビアの配置を決定するために用いられるデータである。EMIを抑制するためには、ビア間の間隔を一定間隔以下にする必要がある。設定データ3は、その一定間隔の決定に用いられる。
例えば現在、広く採用されている多層構造のプリント基板では、2層以上をグラウンド層として用いることが多い。2層以上グラウンド層が存在するプリント基板では、ビア間の間隔が想定信号の1/20波長以上となるとEMIが大きくなることが一般的に知られている。そのため、上記一定間隔は想定信号波長λのパラメータを考慮して決定する間隔以下にする必要がある。それにより、例えば一定間隔は想定する信号波長λの1/20以下にする。そのように決定される一定間隔は以降「防御エリア長」と呼ぶことにする。この防御エリア長は、ビア間の間隔として許容される最大間隔である。
EMIの規制範囲は、高い方の周波数が6GHzである。この6GHzの信号を想定した場合、プリント基板の内層の比誘電率を4.7とすると、信号波長λは以下のようになる。
λ=3.0×10/6.0×10×(1/4.7)1/2≒0.023[m]
・・・(1)
上記のように、一定間隔を信号波長λの1/20とした場合、追加されたビアは、その位置から半径がλ/40の円の範囲内でEMIを適切に抑制すると見なすことができる。以降、その円を「防御エリア」と呼ぶことにする。図4に表す円22は防御エリアの例である。
設定データ3は、上記防御エリア長の決定に必要なデータを含む。より具体的には、設定データ3は、防御エリア長を直接、表すデータ、或いは防御エリア長を計算するのに必要なデータを含む。防御エリア長の決定方法自体は、上記のようなものに限定されない。
ビア追加対象エリア検索部12は、入出力部11から入力したCADデータ11、及び設定データ3を用いて、防御エリア長を決定し(S1)、ビアを追加する対象とすべきビア追加対象エリアを特定する(S2)。
図2は、特定されるビア追加対象エリアを説明する図である。
追加するビアは、信号配線が配置された層(以降「信号層)とグラウンド層とを接続する(このことから、図1ではS1で「SG(Signal Ground)ビア」と表記している)。それにより、ビアを追加するのは、信号層上ではビアを配置可能なエリアであり、且つグラウンド層上ではグラウンドプレーンが存在しているエリアとなる。図2の矩形20は、信号層上で対象となるエリアと、グラウンド層上で対象となるエリアとが重なる、ビアを追加すべき全体のエリア(以降「全体対象エリア」と表記)である。
本実施形態では、図2に表すように、全体対象エリア20の境界に沿って、防御エリア長以下の間隔でビア21を配置している。それにより、ビア追加対象エリア25は、全体対象エリア20から各ビア21による防御エリア22を除いた部分としている。全体対象エリア20の境界に沿ってビア21を配置するのは、境界付近にはビア21を配置するうえで障害となるもの無い可能性が高い、インピーダンスを効果的に抑制できる、といった利点からである。全体対象エリア20をビア追加対象エリア25としても良い。以降、混乱を避けるために、ビア追加対象エリア25としては、基本的に図2に表すもののみを想定する。また、全体対象エリア20の境界に沿って配置されるビア21と区別するために、図5A及び図5Bに表すように、ビア追加対象エリア25内に配置されるビアには符号として51を用いる。
SGビア追加部13は、ビア追加対象エリア25内にビアを追加するための機能であり、開始点設定部15、及びグリッド探索部16を備えている。SGビア追加部13には、ビア追加対象エリア検索部12から、CADデータ2、防御エリア長、ビア追加対象エリア25の検索結果、等が入力される。
本実施形態では、ビア追加対象エリア25内で探索点を移動させながら、その探索点にビアを配置すべきか否かを確認することで、追加すべきビアの配置を順次、決定する。開始点とは、探索点の最初の位置、つまり起点である。開始点設定部15は、ビア追加対象エリア25毎に、開始点を設定する。
図3は、開始点の設定方法例を説明する図である。図3において、31はビア追加対象エリア25の重心、32は実際に設定された開始点、である。縦と横の複数の点線は、プリント基板に配線リソースとして設定されたグリッドを表している。
開始点設定部15は、ビア追加対象エリア25の重心31を求め(S11)、図3に表す点線の交点であるグリッド点のなかで重心31に最も近いグリッド点を検索し、その検索によって抽出されたグリッド点を開始点32として設定する(S12)。開始点32の設定結果は、グリッド探索部16に出力される。
グリッド探索部16は、開始点32を初期位置として、探索点を移動させながら、その探索点にビアを配置すべきか否か確認することで、追加すべきビアの位置を決定する。開始点32は、探索点の初期位置であることから、ビアを配置すべきか否かの確認を行う対象となる。図2に表すようなビア追加対象エリア25、及び防御エリア22であった場合、図4に表すように、開始点32はビアを配置すべき位置として決定される。ビア追加対象エリア25内に配置する他のビア51と区別するために、開始点32に配置されるビアには符号として32を用いる。その図4は、追加すべきビアの配置の探索を開始した場合に、最初に配置が決定されるビアの例を説明する図である。
図5Aは、探索点の移動経路、及びビアを配置すべき位置の決定方法の例を説明する図である。
図5Aに表すように、グリッド探索部16は、探索点をグリッドに沿って移動させる。グリッドに沿った移動は、開始点32を中心とした径方向上で起点とするグリッド点の位置を順次、変更しながら行われる。径方向上の起点からの経路は、開始点32からその起点までのグリッドの線の数であるグリッド数が同じ矩形状としている。起点の径方向上の位置は、開始点32から順次、離す方向に移動させている。そのため、探索点の移動経路55は、図5Aに表すように、渦巻き状(螺旋状)となっている。
ビア51を配置すべきか否かの判定は、図5Aに表すように、探索点とするグリッド点が防御エリア22外となっているか否か確認することで行われる。そのため、図5Aに表す例では、ビア32の防御エリア22外のグリッド点に探索点を移動させた時点でビア51が配置される。
図5Bに表すように、ビア追加対象エリア25内にスリット56によって分離された形となる部分57が存在する場合、その部分57には、他のビア51による防御エリア22内に存在していたとしても、ビア51を配置しなければならない。このことから、ビア追加対象エリア25の形状もビア51を配置すべきか否かの判定に考慮される。
図6は、図5Aに表す状況以降に順次、配置されるビアの例を説明する図である。ビア探索部16は、図5Aに表す位置をビア51の配置として決定した後も、探索点を移動させながら、ビア51を配置すべき位置の決定を行う。その結果、図6に表すように、2つのビア51の配置が順次、決定される。
探索点の移動は、グリッドに沿って、隣接するグリッド点に探索点を移動させることで行われる。そのため、探索点の移動は、ビア追加対象エリア25内で移動させる対象となるグリッド点が無くなることで終了する。図7は、探索点の移動が終了した時点での移動経路、及びその移動経路上で配置が決定された各ビアの位置の例を説明する図であり、図8は、ビア追加対象エリアを含む全体対象エリア内で配置が決定された各ビアの位置の例を説明する図である。
開始点32から探索点を渦巻き状に移動させてビア51を配置した場合、ビア51を配置すべきか否か確認するグリッド点は重複しない。探索点の移動も簡単な処理で行うことができる。ビア51を配置すべきか否かの判定に要する処理の負荷も軽減させることができる。これは、ビア51を配置すべきか否かの判定のために考慮すべき防御エリア22を有するビアを制限できるからである。具体的には、開始点32から見て、探索点に対応する径方向上の起点より外側では、考慮の対象は全体対象エリア20の境界に沿って配置するビア21のみとなるからである。
このようなことから、ビア追加対象エリア25を含む全体対象エリア20に追加すべきビア21、32、51の配置をより迅速に決定することができる。ビア51は、必要な位置に配置するため、過剰なビア51の追加の回避、或いは抑制も行えることとなる。過剰なビア51の追加が少なくとも抑制されることから、プリント基板の製造コストもより抑えることができる。
また、図7、及び図8に表すように、重心31から開始点32を設定すると、追加されるビア51は均等に配置された形となる。ビア51の密度が場所によって大きく異ならないようになる。開始点32を設定するために重心31を求めるのは、そのためである。
矩形状のグリッドを想定し、ビアを各グリッド点に配置した場合、各ビアは、そのビアを中心とした径方向上に隣接する他のビアの数は最大で6つとなる。しかし、開始点32から探索点を渦巻き状に移動させてビア51を配置した場合、開始点32のビア32の径方向上に隣接する他のビア51の数は図8の例では7となる。探索点の移動経路によっては、8以上となる。

図4〜図7に表すようなビア32、51の配置は、図1に表す処理を実行することで実現される。次に、図1を参照して、グリッド探索部16を実現させる処理について、詳細に説明する。処理を実行する主体は、ここではグリッド探索部16とする。図1に表す処理は、1つのビア追加対象エリア25のみを対象にして実行される一連の処理の流れを表している。
先ず、グリッド探索部16は、設定された開始点32を探索点の初期位置とし、その開始点32にビア32を追加すべきか否か判定する(S21)。開始点32が何れかのビア21の防御エリア22内となっていない場合、S21の判定はYとなってS22に移行する。開始点32が何れかのビア21の防御エリア22内となっている場合、S21の判定はNとなってS23に移行する。開始点32が何れのビア21の防御エリア22内となっていない場合、S21の判定はYとなってS22に移行する。
S22では、グリッド探索部16は、現在の探索点の位置を、追加すべきビア32、或いは51の位置として決定する。次にグリッド探索部16は、探索点をグリッドに沿って渦巻き状に移動させる(S23)。その後、グリッド探索部16は、探索が終了したか否か判定する(S24)。移動後の探索点がビア追加対象エリア25外であり、且つビア追加対象エリア25内のグリッド点のなかで探索点を移動させていないグリッド点が存在しない場合、S24の判定はYとなり、ここで1つのビア追加対象エリア25を対象にした一連の処理が終了する。移動後の探索点がビア追加対象エリア25内である、或いはビア追加対象エリア25内のグリッド点のなかで探索点を移動させていないグリッド点が存在する場合、S24の判定はNとなってS25に移行する。
S25では、グリッド探索部16は、現在の探索点の位置(グリッド点)にビア51を追加すべきか否か判定する。ビア51は、図5Bに表すように、スリット56等によって防御エリア22の影響が及び難い部分57には少なくとも1つ追加する。防御エリア22の影響が及ぶ部分では、図5Aに表すように、防御エリア22外にビア51を追加する。このことから、その2つのケースの何れにも該当しない場合、S25の判定はYとなって上記S22に戻る。それにより、ビア51が1つ追加される。一方、2つのケースのうちの一方に該当する場合、S25の判定はNとなって上記S23に戻る。それにより、探索点の移動が行われる。
図9は、本実施形態による設計支援装置として使用可能な情報処理装置の構成例を表す図である。ここで、図9を参照し、本実施形態による設計支援装置1として使用可能な情報処理装置について具体的に説明する。
この情報処理装置は、図9に表すように、CPU(Central Processing Unit)91、FWH(Firm-Ware Hub)92、メモリ(メモリモジュール)93、NIC(Network Interface Card)94、ハードディスク装置(HD)95、コントローラ96、及びBMC(Baseboard Management Controller)97を備えている。この構成は、サーバ等として用いられる情報処理装置の1例であり、設計支援装置1として使用可能な情報処理装置の構成は、図9に表すようなものに限定されない。
FWH92は、ファームウェアを格納したメモリである。このファームウェアは、CPU91によってメモリ93に読み出され実行される。ハードディスク装置95には、OS(Operating System)、及び設計支援装置1を実現させるアプリケーション・プログラムを含む各種アプリケーション・プログラムが格納されている。CPU91は、ファームウェアの起動が完了した後、コントローラ96を介してハードディスク装置95からOS、及び任意のアプリケーション・プログラムを読み出して実行することができる。NIC94を介した通信は、OSの起動によって可能となる。設計支援装置1を実現させるアプリケーション・プログラムは以降「設計支援プログラム」と表記する。
この設計支援プログラムは、ハードディスク装置95以外のストレージ、或いは記録媒体に格納しても良い。ストレージ、或いは記録媒体は、NIC94がネットワークを介して通信可能な外部装置がアクセス可能なものであっても良い。このことから、設計支援プログラムは、外部装置から受信しても良い。
BMC97は、情報処理装置を管理するための専用の管理装置である。BMC97は、CPU91のオン/オフ、各構成要素に発生するエラーの監視、等を行う。
上記入出力部11、ビア追加対象エリア検索部12、及びSGビア追加部13は、例えばCPU91がOS上で上記設計支援プログラムを実行することで実現される。
NIC94は、CADデータ2、設定データ3、及び各種指示の入力、更にはCADデータ2aの出力に用いることができる。メモリ93、及びハードディスク装置95のうちの一方は、CADデータ2、及び2a、並びに設定データ3の格納に用いることができる。CPU91は、ハードディスク装置95に格納されたデータを必要に応じてメモリ93に読み出し、処理を行う。処理を行うために必要なプログラムは、FWH92、及びハードディスク装置95に格納されている。このようなことから、入出力部11は、例えばCPU91、FWH92、メモリ93、NIC94、ハードディスク装置95、及びコントローラ96によって実現される。ビア追加対象エリア検索部12、及びSGビア追加部13は共に、例えばCPU91、FWH92、メモリ93、ハードディスク装置95、及びコントローラ96によって実現される。
なお、本実施形態では、探索点の移動は、プリント基板の設計時に配線リソースとして設定されたグリッドに沿って行うようにしている。これは、探索点を移動させる移動経路の設定に要する処理をより軽減させるためである。しかし、移動経路は、グリッドとは別に設定しても良い。径方向上の起点からの経路は、矩形であっても良いが、円形であっても良い。配線リソースとして設定されたグリッドを用いる場合、探索点を一度に移動させるグリッド数(1回の移動間隔)は、防御エリア長、グリッド間隔、等を考慮して決定しても良い。
また、本実施形態では、径方向上の起点は、開始点32から離す方向に移動させているが、径方向上の起点の移動方法は、そのような方法に限定されない。径方向上の起点は、反対の方向に移動させても良く、連続させない形、つまり移動経路を連続させない形で移動させても良い。移動経路を連続させない形で移動させる場合、径方向上の起点からの経路は、その起点を終点とする経路とすれば良い。
1 設計支援装置
2、2a CADデータ
3 設定データ
11 入出力部
12 ビア追加対象エリア検索部
13 SGビア追加部
15 開始点設定部
16 グリッド探索部

Claims (6)

  1. 設計されたプリント基板上でビアを追加すべき対象エリアを特定するエリア特定部と、
    前記エリア特定部が特定した前記対象エリアの重心を、前記ビアを追加すべき位置を探索するうえでの開始点として決定する決定部と、
    前記ビアを追加すべきか否かを確認する探索点を、前記開始点を中心とする径方向上で起点とする位置を変更しつつ、前記径方向と交差する交差方向に前記起点から予め定められた経路に沿って移動させ、移動後の前記探索点に前記ビアを追加すべきか否か確認することにより、前記ビアを追加すべき位置を決定する探索部と、
    を有することを特徴とする設計支援装置。
  2. 前記探索部は、前記起点の前記径方向上の位置を、前記開始点から順次、離す方向に移動させることにより、前記探索点を渦巻き状に移動させる、
    ことを特徴とする請求項1記載の設計支援装置。
  3. 前記対象エリアは、前記プリント基板上で前記ビアを追加すべき全体対象エリアの境界に沿って前記ビアを配置した場合に、前記全体対象エリア内で前記ビアの影響が及ばないとするエリアである、
    ことを特徴とする請求項1、または2記載の設計支援装置。
  4. 前記探索部は、前記プリント配線板の設計時に設定されたグリッドに沿って、前記探索点を渦巻き状に移動させる、
    ことを特徴とする請求項1、2、または3記載の設計支援装置。
  5. 設計されたプリント基板上に追加すべきビアを追加する設計支援を行う設計支援装置として用いられる情報処理装置に、
    前記プリント基板上で前記ビアを追加すべき対象エリアを特定させ、
    前記対象エリアの重心を、前記ビアを追加すべき位置を探索するうえでの開始点として決定させ、
    前記ビアを追加すべきか否かを確認する探索点を、前記開始点を中心とする径方向上で起点とする位置を変更させつつ、前記径方向と交差する交差方向に前記起点から予め定められた経路に沿って移動させて、移動後の前記探索点に前記ビアを追加すべきか否か確認することにより、前記ビアを追加すべき位置を決定させる、
    ことを特徴とするビア追加方法。
  6. 設計されたプリント基板上に追加すべきビアを追加する設計支援を行う設計支援装置として用いられる情報処理装置に、
    前記プリント基板上で前記ビアを追加すべき対象エリアを特定させ、
    前記対象エリアの重心を、前記ビアを追加すべき位置を探索するうえでの開始点として決定させ、
    前記ビアを追加すべきか否かを確認する探索点を、前記開始点を中心とする径方向上で起点とする位置を変更させつつ、前記径方向と交差する交差方向に前記起点から予め定められた経路に沿って移動させて、前記探索点に前記ビアを追加すべきか否か確認することにより、前記ビアを追加すべき位置を決定させる、
    処理を実行させるプログラム。
JP2013058634A 2013-03-21 2013-03-21 設計支援装置、ビア追加方法、及びプログラム Expired - Fee Related JP6136420B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013058634A JP6136420B2 (ja) 2013-03-21 2013-03-21 設計支援装置、ビア追加方法、及びプログラム
US14/077,562 US9173295B2 (en) 2013-03-21 2013-11-12 Support apparatus
US14/855,786 US9713262B2 (en) 2013-03-21 2015-09-16 Via adding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013058634A JP6136420B2 (ja) 2013-03-21 2013-03-21 設計支援装置、ビア追加方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2014182762A JP2014182762A (ja) 2014-09-29
JP6136420B2 true JP6136420B2 (ja) 2017-05-31

Family

ID=51568287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013058634A Expired - Fee Related JP6136420B2 (ja) 2013-03-21 2013-03-21 設計支援装置、ビア追加方法、及びプログラム

Country Status (2)

Country Link
US (2) US9173295B2 (ja)
JP (1) JP6136420B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10231325B1 (en) 2016-12-20 2019-03-12 Juniper Networks, Inc. Placement of vias in printed circuit board circuits
US10394996B2 (en) 2017-08-02 2019-08-27 International Business Machines Corporation Via array placement on a printed circuit board outline

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04566A (ja) * 1990-04-17 1992-01-06 Nec Corp 導通ランド位置決定方式
US5995884A (en) * 1997-03-07 1999-11-30 Allen; Timothy P. Computer peripheral floor cleaning system and navigation method
JPH11351827A (ja) * 1998-06-10 1999-12-24 Fuji Mach Mfg Co Ltd 画像処理装置
JP2001301120A (ja) * 2000-04-24 2001-10-30 Fuji Mach Mfg Co Ltd スクリーン印刷方法およびスクリーン印刷装置
US7619434B1 (en) * 2004-12-01 2009-11-17 Cardiac Pacemakers, Inc. System for multiple layer printed circuit board misregistration testing
JP5264388B2 (ja) * 2007-09-26 2013-08-14 キヤノン株式会社 プログラム及びプリント基板設計支援方法
JP5241358B2 (ja) * 2008-07-11 2013-07-17 キヤノン株式会社 プリント基板設計支援プログラム、プリント基板設計支援方法及びプリント基板設計支援装置
US8307321B2 (en) * 2009-03-20 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dummy metal and dummy via insertion
GB201007406D0 (en) * 2010-05-04 2010-06-16 Aspex Semiconductor Ltd Block motion estimation
JP2012053726A (ja) 2010-09-02 2012-03-15 Hitachi Ltd プリント基板設計支援装置、プリント基板ビア配置方法、プログラムおよびプリント基板

Also Published As

Publication number Publication date
US9173295B2 (en) 2015-10-27
US20160007471A1 (en) 2016-01-07
US20140284093A1 (en) 2014-09-25
JP2014182762A (ja) 2014-09-29
US9713262B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
US20130021739A1 (en) Multi-layer Printed Circuit Board With Power Plane Islands To Isolate Noise Coupling
US9454633B2 (en) Via placement within an integrated circuit
CN108363845B (zh) 电网愈合技术
JP6136420B2 (ja) 設計支援装置、ビア追加方法、及びプログラム
US9910951B2 (en) Mitigating wire capacitance in an integrated circuit
CN117291140B (zh) 自动布线工具的绕线违例减少方法、装置、存储介质及电子终端
CN105376945B (zh) 电路板的过孔自动调整方法及系统
US20180218106A1 (en) Power Grid Insertion Technique
US7975253B2 (en) Power supply noise analysis model generating method and power supply noise analysis model generating apparatus
CN106658944B (zh) 电子元件保护装置和移动终端
US10657308B2 (en) Signal via positioning in a multi-layer circuit board
US8762898B1 (en) Double patterning aware routing without stitching
US9594865B2 (en) Distribution of power vias in a multi-layer circuit board
CN109933832B (zh) 使用基于参数的规则集的印刷电路板空隙信息生成
KR102400978B1 (ko) 전원공급장치용 회로 기판, 이를 포함하는 전자 장치 및 인덕터 소자
CN113163607B (zh) 基于图像识别的微电子芯片节点处理方法
CN111063670B (zh) 电路布线方法、电路布线系统以及集成电路
JP5668394B2 (ja) 設計チェックプログラム、設計チェック装置及び設計チェック方法
US7149988B2 (en) Identifying high E-field structures
JP5035003B2 (ja) 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム
JP5974651B2 (ja) 設計支援プログラムおよび設計支援方法
JP6234180B2 (ja) 並行編集システム、並行編集方法、プログラムおよびメモリ媒体
CN120874735A (zh) 器件位置的确定方法和装置、存储介质及电子设备
CN119538849A (zh) 基于pin脚位置及方向的自动布线方法、系统、设备及介质
JP2012053726A (ja) プリント基板設計支援装置、プリント基板ビア配置方法、プログラムおよびプリント基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees