JP6136171B2 - データ転送装置、データ転送方法、半導体装置 - Google Patents

データ転送装置、データ転送方法、半導体装置 Download PDF

Info

Publication number
JP6136171B2
JP6136171B2 JP2012220497A JP2012220497A JP6136171B2 JP 6136171 B2 JP6136171 B2 JP 6136171B2 JP 2012220497 A JP2012220497 A JP 2012220497A JP 2012220497 A JP2012220497 A JP 2012220497A JP 6136171 B2 JP6136171 B2 JP 6136171B2
Authority
JP
Japan
Prior art keywords
data
blank
signal
horizontal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012220497A
Other languages
English (en)
Other versions
JP2014075625A (ja
Inventor
吉田　雄二
雄二 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50386327&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP6136171(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012220497A priority Critical patent/JP6136171B2/ja
Priority to US14/011,264 priority patent/US9043514B2/en
Priority to CN201310452298.5A priority patent/CN103716532B/zh
Publication of JP2014075625A publication Critical patent/JP2014075625A/ja
Application granted granted Critical
Publication of JP6136171B2 publication Critical patent/JP6136171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/2129—Recording in, or reproducing from, a specific memory area or areas, or recording or reproducing at a specific moment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
    • H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Studio Devices (AREA)
  • Television Signal Processing For Recording (AREA)
  • Information Transfer Systems (AREA)

Description

データ転送装置、データ転送方法、半導体装置に関する。
従来、画像データを扱う機器は、動画や静止画などの画像データを、同期信号（水平同期信号，垂直同期信号）にしたがって転送する（例えば、特許文献１及び２参照）。画像データを受信した機器はその画像データをメモリに格納する。そして、機器は、メモリから読み出した画像データに対する復号処理等の画像処理を行う。例えば、デジタルスチルカメラ等の機器は、メモリから読み出した画像データを表示部に表示する。
特開平８−６３１３６号公報 特開２００９−２００９３８号公報
ところで、機器に含まれる各種の処理回路は、メモリに対してアクセス、即ちデータの書き込みやデータの読み出しを行う。これらのアクセスは、同時に発生する、つまりアクセスが競合する場合がある。すると、画像データを必要とするタイミングに対してメモリに対するアクセスが遅れる場合がある。このようなアクセスの遅れは、各種の処理回路において、必要とする画像データが間に合わない、所謂転送破綻を招く。例えば表示部に画像データを転送する場合、メモリからデータを読み出す処理が遅れると、表示部にデータを出力するタイミングに間に合わなくなる転送破綻が生じる。この転送破綻は表示部における表示画像の乱れを生じさせる。
本発明の一観点によれば、第１の格納部に格納されたデータを転送先に転送するデータ転送装置であって、前記第１の格納部のデータを読み出す要求信号を出力し、前記要求信号に対する許可信号に基づいて前記第１の格納部のデータを読み出して第２の格納部に格納し、前記第２の格納部のデータをデータ要求信号に応答して出力し、前記第２の格納部に格納したデータ量に応じた状態信号を出力する転送制御回路と、前記状態信号に基づいて、前記第２の格納部が第１の格納状態よりデータ量が少ない第２の格納状態のときに前記第２の格納部の状態が前記第１の格納状態となるまでブランク追加信号を出力するブランク制御部と、水平カウント値と前記出力データの標準データ数に応じて出力する水平同期信号を前記ブランク追加信号に応じて遅延する水平同期信号生成部と、前記水平同期信号に基づいて前記水平カウント値にしたがって前記データ要求信号を出力し、水平画像サイズの前記画像データを前記転送制御回路から受け取って出力した後、次の前記水平同期信号までブランクデータを出力する出力データ生成部とを有する。
本発明の一観点によれば、転送破綻を低減することができる。
撮像装置の概略図である。 画像処理部の一部ブロック図である。 （ａ）は撮像部の出力画像の説明図、（ｂ）は撮像部の出力を示すタイミング図である。 （ａ）は再入力データの説明図、（ｂ）は再入力データの転送を示すタイミング図である。 信号生成部のブロック図である。 ブランク制御部の処理を示すフローチャートである。 ブランク制御部の処理を示すフローチャートである。 ブランク制御部の処理を示すフローチャートである。 ブランク制御部の処理を示すフローチャートである。 ブランク制御部の処理を示すフローチャートである。 水平同期信号生成部の処理を示すフローチャートである。 水平同期信号生成部の処理を示すフローチャートである。 （ａ）（ｂ）は垂直同期信号生成部の動作を示すフローチャートである。 画像データ出力部の動作を示すフローチャートである。 信号生成部の動作を示すタイミング図である。 信号生成部の動作を示すタイミング図である。 信号生成部の動作を示すタイミング図である。 （ａ）（ｂ）は、１フレームの画像データの説明図である。
以下、一実施形態を添付図面に従って説明する。
図１に示すように、この撮像装置は例えばデジタルスチルカメラであり、撮像部１１、画像処理部（ＩＳＰ：Image Signal Processor）１２、メモリ（記憶部）１３、表示デバイス１４を有している。
撮像部１１は、撮像光学系２１と、撮像素子部２２と、アナログフロントエンド（ＡＦＥ：Analog Front End）２３を有している。
撮像光学系２１は、被写体からの光を集光する複数のレンズ（フォーカスレンズなど），これらのレンズを通過した光の量を調整する絞り，等を含み、光学的な被写体像を撮像素子部２２に導く。撮像素子部２２は、例えば、ベイヤ配列のカラーフィルタと、撮像素子とを含む。撮像素子は、ＣＣＤ（Charge Coupled Device ）イメージセンサである。撮像素子は、カラーフィルタを介して入射する光の量に応じた撮像信号（アナログ信号）を出力する。アナログフロントエンド（ＡＦＥ）２３は、撮像素子部２２から出力されるアナログの撮像信号をデジタルの撮像データに変換するＡ／Ｄ変換回路を含み、撮像データを出力する。また、アナログフロントエンド（ＡＦＥ）２３は、画像処理部（ＩＳＰ）１２から供給される制御信号を、同期信号に応じて撮像素子部２２へ出力する。同期信号は、１つのフィールドの区切りを示す垂直同期信号と、１ラインの区切りを示す水平同期信号を含む。
画像処理部１２は、複数の処理部３１〜３７、ＤＭＡ調停部３８、メモリコントローラ３９、ＣＰＵ（制御部）４０を有している。例えば、各処理部３１〜３７は、センサインタフェース（センサＩ／Ｆ）３１、入力画像補正部３２、補正部３３、画像処理部３４、静止画コーデック部３５、メモリカードインタフェース（メモリカードＩ／Ｆ）３６、表示インタフェース（表示Ｉ／Ｆ）３７である。センサＩ／Ｆ３１，入力画像補正部３２，補正部３３，画像処理部３４，静止画コーデック部３５，メモリカードＩ／Ｆ３６，表示Ｉ／Ｆ３７，ＤＭＡ調停部３８は、内部バス４１を介して互いに接続されている。
ＤＭＡ調停部３８はメモリコントローラ３９を介してメモリ１３と接続されている。メモリ１３は第１の格納部の一例である。図１に示すメモリ１３は、例えば同期式半導体メモリ（ＳＤＲＡＭ：Synchronous Dynamic Random Access Memory）である。メモリ１３には、撮像部１１から出力される撮像データがセンサＩ／Ｆ３１によって格納される。また、メモリ１３には、各処理部３２〜３５による処理後の画像データが格納される。
センサＩ／Ｆ３１は、撮像部１１から出力される撮像データ（ＲＧＢ形式の画像データ（ベイヤデータ））を受け取り、メモリ１３に格納する。入力画像補正部３２は、メモリ１３に格納された画像データに対して補正処理を行い、補正後の画像データを出力する。画像データに対する補正は、例えば明るさやコントラストを調整するガンマ補正処理、輝度むらを補正するシェーディング補正処理、等である。入力画像補正部３２から出力される補正後の画像データは、撮像装置の動作状態に応じた回路に対して供給される。例えば、補正後の画像データは、第１の動作モードにおいてメモリ１３に格納され、第２の動作モードにおいて表示Ｉ／Ｆ３７に供給され、第３の動作モードにおいて補正部３３に供給される。
補正部３３は、メモリ１３から読み出した画像データ、又は入力画像補正部３２から供給される画像データに対して補正処理を行い、補正後の画像データをメモリ１３に格納する。補正部３３が行う補正処理は、例えば、光学系による画像の歪みを補正する処理、設定に基づく色調変更などの色補正処理、等である。画像処理部３４は、１つ又は複数の処理部である。画像処理部３４が行う処理は、例えば、画素数を増減する解像度変換処理、画像の輪郭（エッジ）を強調するエッジ強調処理、画像データに含まれるノイズを除去するノイズ除去処理、等が含まれる。静止画コーデック部３５は、メモリ１３に格納された画像データを読み出し、その画像データを所定の方式（例えばＪＰＥＧ（Joint Photographic Experts Group）方式）により符号化し、符号化後の画像データ（符号化データ）をメモリ１３に格納する。なお、画像処理部１２に含まれる処理部３１〜３５、各処理部３１〜３５の処理内容は一例を示すものであり、画像処理部１２が含む処理部の種類や処理内容は、適宜設定されてもよい。
メモリカードＩ／Ｆ３６は、撮像装置に装着されるメモリカード１５と接続される。メモリカードＩ／Ｆ３６は、メモリ１３に格納されたデータ（例えば圧縮された画像データ）をメモリカード１５に格納する。表示Ｉ／Ｆ３７には、表示デバイス１４が接続されている。表示デバイス１４は、例えば液晶表示装置（ＬＣＤ：Liquid Crystal Display）である。表示デバイス１４は、撮影する画像（撮影フレーム）の確認、撮影された画像の表示、撮像装置の駆動源であるバッテリの残量、撮影モード、等に用いられる。例えば、表示Ｉ／Ｆ３７は、メモリ１３に格納された画像データを読み出し、その画像データを表示デバイス１４に出力する。なお、表示デバイス１４を、電子ビューファインダ（ＥＶＦ：Electronic View Finder）や、外部接続ためのインタフェース（例えばＨＤＭＩ：High-Definition Multimedia Interface）としてもよい。
センサＩ／Ｆ３１，入力画像補正部３２，補正部３３，画像処理部３４，静止画コーデック部３５，メモリカードＩ／Ｆ３６，表示Ｉ／Ｆ３７は、それぞれダイレクトメモリアクセスコントローラ（ＤＭＡＣ：Direct Memory Access Controller ）３１ａ〜３７ａを有している。ＤＭＡＣ３１ａ〜３７ａは、各回路３１〜３７が行う処理に応じたアクセス要求を出力する。例えば、センサＩ／Ｆ３１は、撮像部１１から出力される撮像データを、メモリ１３に格納する。このため、センサＩ／Ｆ３１のＤＭＡＣ３１ａは、書き込み要求（ライトリクエスト）を出力する。表示Ｉ／Ｆ３７は、表示デバイス１４に表示する画像データをメモリ１３から読み出す。このため、表示Ｉ／Ｆ３７のＤＭＡＣ３７ａは、読み出し要求（リードリクエスト）を出力する。ＤＭＡＣ３１ａ〜３７ａは、転送制御回路の一例である。
ＤＭＡ調停部３８は、各回路３１〜３７のＤＭＡＣ３１ａ〜３７ａから出力され競合する要求（リクエスト）を、例えば各処理部３１〜３７に対応して設定された優先度に従って調停し、１つの回路に対するアクセスを許可する。アクセスが許可された回路は、メモリ１３に対するアクセスのための制御信号を出力する。読み出し要求の場合、メモリコントローラ３９は、制御信号に応じてメモリ１３からデータを読み出し、その読み出したデータを要求元に出力する。メモリコントローラ３９は、書き込み要求と、その要求元から出力されるデータをメモリ１３に出力し、メモリ１３はそのデータを記憶する。
ＣＰＵ４０は、画像処理部１２全体を統括制御する。ＣＰＵ４０は、処理に必要な情報の各処理部への設定及びデータの書き込み／読み出し制御等を行う。また、ＣＰＵ４０は、図示しない操作部の操作に応じて動作モードや各処理において必要な情報（パラメータ）を設定する。
次に、画像データの流れの概略を説明する。
図２に示すように、撮像部１１から出力される画像データＧＤは、センサＩ／Ｆ３１の補正回路３１ｂ及び転送制御回路（ＴＲＦｃｈ）３１ａとメモリインタフェース（メモリＩ／Ｆ）４５を介してメモリ１３に格納される。補正回路３１ｂは、画像データＧＤに対して、所定の補正処理を行う。補正処理は、例えばホワイトバランス調整やゲイン調整、欠陥信号の補正などである。
転送制御回路（ＴＲＦｃｈ）３１ａは、図１に示すＤＭＡＣ３１ａに対応する。メモリＩ／Ｆ４５は、図１に示すＤＭＡ調停部３８及びメモリコントローラ３９に対応する。転送制御回路３１ａは、メモリ１３に対する書き込みのための要求信号ＲＥＱを出力する。メモリＩ／Ｆ４５は、メモリ１３に対するアクセスの許可信号ＡＣＫを出力する。そして、転送制御回路３１ａは、画像データを書き込む領域を示すアドレス信号ＡＤＤＲと、画像データＭＤＴを出力する。アドレス信号ＡＤＤＲ及び画像データＭＤＴは、メモリＩ／Ｆ４５を介してメモリ１３に供給される。メモリ１３は、供給されるアドレス信号ＡＤＤＲに応じた記憶領域に画像データＭＤＴを記憶する。
入力画像補正部３２は、転送制御回路３２ａ、信号生成部３２ｂ、補正回路３２ｃを含む。転送制御回路３２ａは、補正処理を開始する信号に応答してメモリ１３から画像データを読み出すための要求信号ＲＥＱを出力する。メモリＩ／Ｆ４５は、メモリ１３に対するアクセスの許可信号ＡＣＫを出力する。そして、転送制御回路３２ａは、画像データを読み出す領域を示すアドレス信号ＡＤＤＲを出力する。メモリ１３は、このアドレス信号ＡＤＤＲに応じた領域に格納されたデータを出力する。このメモリ１３から出力されるデータは、メモリＩ／Ｆ４５を介してデータＭＤＴとして転送制御回路３２ａに供給される。
転送制御回路３２ａは、信号生成部３２ｂのデータ要求に応答して信号生成部３２ｂに対して画像データを出力する。信号生成部３２ｂは、補正回路３２ｃに対して、同期信号ＶＤ，ＨＤと画像データＰＤを出力する。転送制御回路３２ａと信号生成部３２ｂはデータ転送部の一例である。補正回路３２ｃは同期信号ＶＤ，ＨＤにしたがって画像データＰＤを受け取り、その画像データＰＤに対して補正処理を行う。補正処理によって生成された画像データは、表示デバイス１４に供給される。なお、補正処理によって生成された画像データは、１つの動作モードに応じてメモリ１３に格納され、また別の動作モードに応じて破線にて示すように補正部３３の補正回路３３ｂに供給される。
このように、画像処理部１２は、撮像部１１から入力した画像データを、外部のメモリ１３に一旦格納し、そのメモリ１３から再び入力する。また、画像処理部１２は、メモリ１３から読み出した画像データに対して処理を行い、処理後の画像データをメモリ１３に格納する。そして、画像処理部１２は、別の処理のために、メモリ１３の画像データ、つまり処理後の画像データを入力する。このため、外部のメモリ１３から画像データを入力する処理は、再入力処理と呼ばれる。
補正部３３は、転送制御回路３３ａと補正回路３３ｂを含む。転送制御回路３３ａは、上記の転送制御回路３１ａ，３２ａと同様に、メモリＩ／Ｆ４５に対して各種の信号の授受を行い、メモリ１３をアクセスする。補正回路３３ｂは、メモリ１３から読み出した画像データ、又は補正回路３２ｃから供給される画像データに対して補正処理を行い、補正後の画像データをメモリ１３に格納する。同様に、画像処理部３４は転送制御回路３４ａと処理回路３４ｂを含む。転送制御回路３４ａは、上記の転送制御回路３１ａ，３２ａと同様に、メモリＩ／Ｆ４５に対して各種の信号の授受を行い、メモリ１３をアクセスする。処理回路３４ｂは、メモリ１３から読み出した画像データに対して処理の処理を行い、処理後の画像データをメモリ１３に格納する。
上記の信号生成部３２ｂから出力される画像データＰＤは、メモリ１３から読み出された画像データと、その画像データに対して信号生成部３２ｂが付加したブランクデータを含む。このブランクデータは、例えば補正回路３２ｃにおける補正処理において利用される。
ここで、画像データＧＤ，ＰＤを説明する。
図３（ａ）に示すように、画像データＧＤは、複数の画素データＧＰを含む。この複数の画素データＧＰは、図１に示す撮像部１１の撮像素子部２２に含まれる撮像素子に対応する。撮像部１１は、撮像素子部２２の各撮像素子のアナログ信号に対応する画素データＧＰを、複数の撮像素子の配列にしたがって、図３（ａ）に示す矢印に示す順序で出力する。このとき、撮像部１１は、図３（ｂ）に示すように、クロック信号ＣＬＫと垂直同期信号ＶＤｓと水平同期信号ＨＤｓに応じたタイミングで画像データＧＤを出力する。垂直同期信号ＶＤｓの１周期が１フレーム（１画面）の画像データＧＤを出力する期間であり、水平同期信号ＨＤｓの１周期が１ラインの画像データＧＤを出力する期間である。
図４（ａ）に示すように、画像データＰＤは、１フレームの画像データＧＤと、ブランクデータＢＤを含む。画像データＧＤの水平方向のデータ数を水平画像サイズＨＩＭＧとする。画像データＧＤの垂直方向のデータ数、つまり画像データＧＤのライン数を垂直画像サイズＶＩＭＧとする。
図２に示す信号生成部３２ｂは、図４（ｂ）に示すように、クロック信号ＣＬＫと垂直同期信号ＶＤと水平同期信号ＨＤに従ってブランクデータと画像データを出力する。図４（ａ）に示すように、ブランクデータＢＤは、画像データＧＤを含むラインより前に出力される垂直前ブランクデータＶＳＢ、画像データＧＤを含むラインより後に出力される垂直後ブランクデータＶＥＢ、各ラインにおいて、画像データＧＤより前に出力される水平前ブランクデータＨＳＢ、画像データＧＤより後に出力される水平後ブランクデータＨＥＢを含む。つまり、画像データＰＤを同期信号ＶＤ，ＨＤに従って２次元的（マトリックス状）に配列した場合、画像データＧＤの周囲にブランクデータＢＤが配列される。
各ブランクデータが含まれる領域の大きさ（画素数又はライン数であってサイズ）を、各領域に含まれるブランクデータの符号を用いるものとする。例えば、垂直前ブランクデータＶＳＢのライン数、つまり垂直方向のデータ数を垂直前ブランクサイズＶＳＢ、垂直後ブランクデータＶＥＢのライン数を垂直後ブランクサイズＶＥＢとする。そして、各ラインにおいて、水平前ブランクデータＨＳＢのデータ数を水平前ブランクサイズＨＳＢ、水平後ブランクデータＨＥＢのデータ数を水平後ブランクサイズＨＥＢとする。
図２に示す補正回路３２ｃは、例えば、各画素データに対する補正処理において、補正処理の対象とする画素データと、その画素データの周囲の画素データを必要とする。このような補正処理において、例えば図３（ａ）に示す画像データＧＤを用いると、画像データＧＤの周辺の画素データについて補正処理を行うことができないため、補正後の画素数が少なくなる。一方、補正処理において、図４（ａ）に示す画像データＰＤを用いた場合、画像データＧＤの周辺の画素データについて補正処理を行うことが可能となり、補正後の画素数の低下を防止することができる。なお、このような補正処理は、ブランクデータＢＤを付加する理由の一例である。
上記したように、各転送制御回路３１ａ〜３４ａは、メモリＩ／Ｆ４５を介してメモリ１３をアクセスする。したがって、転送制御回路３２ａに対する画像データの転送は、断続的となる。信号生成部３２ｂは、同期信号ＶＤ，ＨＤに従って画像データＰＤを順次出力する。つまり、メモリ１３から転送制御回路３２ａへ転送される画像データのタイミングと、信号生成部３２ｂが要求する画像データのタイミングが異なる。このため、転送制御回路３２ａは、画像データを一時的に記憶するＦＩＦＯ（first in first out）メモリ３２ｄを有している。ＦＩＦＯ（first in first out）メモリ３２ｄは記憶部の一例である。転送制御回路３２ａは、メモリ１３から転送される画像データをＦＩＦＯメモリ３２ｄに格納する。そして、転送制御回路３２ａは、信号生成部３２ｂのデータ要求に従ってＦＩＦＯメモリ３２ｄの画像データを出力する。ＦＩＦＯメモリ３２ｄは第２の格納部の一例である。
次に、転送制御回路３２ａと信号生成部３２ｂの詳細を説明する。
図５に示すように、信号生成部３２ｂは、ブランク制御部（「ＢＬＮＫ Ｃｔｒｌ 」と表記）５１、水平同期信号生成部（「ＨＤ Ｇｅｎ」と表記）５２、垂直同期信号生成部（「ＶＤ Ｇｅｎ」と表記）５３、出力データ生成部（「ＩＭＧ Ｇｅｎ 」と表記）５４を有している。
転送制御回路３２ａは、起動信号ＯＰＥＮに応答して処理を開始する。まず、転送制御回路３２ａは、要求信号ＲＥＱを出力する。そして、転送制御回路３２ａは、図２に示すメモリＩ／Ｆ４５から許可信号ＡＣＫを受け取ると、アドレス信号ＡＤＤＲを出力する。そして、転送制御回路３２ａは、図２に示すメモリＩ／Ｆ４５を介してメモリ１３から出力される画像データＭＤＴを受け取り、画像データＭＤＴをＦＩＦＯメモリ３２ｄに格納する。そして、転送制御回路３２ａは、出力データ生成部５４から供給されるデータ要求信号ＤＴＥＮに応答してＦＩＦＯメモリ３２ｄから読み出した画像データＲＤＴをクロック信号ＣＬＫにしたがって出力データ生成部５４に出力する。このように、転送制御回路３２ａは、図２に示すメモリ１３に格納された画像データを出力データ生成部５４へ転送する。そして、転送制御回路３２ａは、設定レジスタ３２ｅに格納された水平画像サイズＨＩＭＧと垂直画像サイズＶＩＭＧに応じた数の画像データを転送すると、１フレームの画像データに対する処理を終了する。
また、転送制御回路３２ａは、ＦＩＦＯメモリ３２ｄの状態に対応する状態信号ＦＳＴを出力する。ＦＩＦＯメモリ３２ｄは、ライトポインタＷＰが示す位置（アドレス）に入力データＭＤＴを記憶し、ライトポインタＷＰを更新する。また、ＦＩＦＯメモリ３２ｄは、リードポインタＲＰが示す位置（アドレス）のデータＲＤＴを出力し、リードポインタＲＰを更新する。ポインタＷＰ，ＲＰの更新は、次のデータを書き込む位置又は読み出す位置を示す値に変更することである。データＲＤＴは第１の出力データの一例である。データを順次書き込む又は読み出す場合、ＦＩＦＯメモリ３２ｄは、各ポインタＷＰ，ＲＰの値に所定値（例えば「１」）を加算した結果を、次のポインタＷＰ，ＲＰの値とする。
ＦＩＦＯメモリ３２ｄは、ライトポインタＷＰ及びリードポインタＲＰを循環的に管理する。ＦＩＦＯメモリ３２ｄは、１つの入力データＭＤＴをライトポインタＷＰが示す位置に記憶し、ライトポインタＷＰを更新（＋１）する。そして、ＦＩＦＯメモリ３２ｄは、ライトポインタＷＰがメモリ容量に対応する値ｎ（例えば５１２）以上になると、ライトポインタＷＰの値をリセット（＝０）する。従って、ＦＩＦＯメモリ３２ｄは、ライトポインタＷＰをメモリ容量に応じた値（例えば０〜５１１）で循環させる。
同様に、ＦＩＦＯメモリ３２ｄは、リードポインタＲＰが示す位置のデータＲＤＴを出力し、次の読み出しデータの位置を示すようにリードポインタＲＰを更新（例えば、リードポインタＲＰを「＋１」）する。そして、ＦＩＦＯメモリ３２ｄは、リードポインタＲＰの値がメモリ容量に対応する値（例えば５１２）になると、リードポインタＲＰの値をリセット（＝０）にする。従って、ＦＩＦＯメモリ３２ｄは、リードポインタＲＰをメモリ容量に応じた値（例えば０〜５１１）で循環させる。
転送制御回路３２ａは、ライトポインタＷＰとリードポインタＲＰに基づいて、ＦＩＦＯメモリ３２ｄのデータ量を監視し、ＦＩＦＯメモリ３２ｄに対するデータの書き込みを制御する。また、転送制御回路３２ａは、ＦＩＦＯメモリ３２ｄのデータ量に応じた状態信号ＦＳＴを出力する。
転送制御回路３２ａは、ライトポインタＷＰとリードポインタＲＰに基づいて、ＦＩＦＯメモリ３２ｄに格納されたデータの数ＭＮＭを算出する。このデータ数ＭＮＭは、ＦＩＦＯメモリ３２ｄに格納されたデータのうち、読み出しが行われていないデータの数である。そして、転送制御回路３２ａは、ＦＩＦＯメモリ３２ｄの記憶容量ＭＭＸと、データ数ＭＮＭに基づいて空き容量ＭＥＰ（＝記憶容量ＭＭＸ−データ数ＭＮＭ）を算出する。転送制御回路３２ａは、空き容量ＭＥＰと１回の要求信号ＲＥＱに応じてメモリ１３から転送制御回路３２ａに転送されるデータの数（＝バースト転送量）とを比較する。そして、転送制御回路３２ａは、空き容量ＭＥＰがバースト転送量以上のとき、図２に示すメモリＩ／Ｆ４５に対して要求信号ＲＥＱを出力する。
また、転送制御回路３２ａは、ＦＩＦＯメモリ３２ｄの記憶容量ＭＭＸと、データ数ＭＮＭに基づいて，データ格納率ＭＲＴを算出する。データ格納率ＭＲＴは、空き容量ＭＥＰに対するデータ数ＭＮＭの比率（百分率：％）である。データ格納率ＭＲＴは、ＦＩＦＯメモリ３２ｄにおけるデータの格納状態を示す。転送制御回路３２ａは、データ格納率ＭＲＴに基づいて状態信号ＦＳＴを出力する。
例えば、データ格納率ＭＲＴが２０［％］未満の場合、ＦＩＦＯメモリ３２ｄはほぼ空の状態（ＥＭＰＴＹ）である。また、データ格納率ＭＲＴが２０［％］以上，８０［％］未満の場合、ＦＩＦＯメモリ３２ｄはある程度満たされている状態（ＨＡＬＦ）である。そして、データ格納率ＭＲＴが８０［％］以上の場合、ＦＩＦＯメモリ３２ｄはほぼ満たされている状態（ＦＵＬＬ）である。転送制御回路３２ａは、これら３つの状態を示す状態信号ＦＳＴを出力する。例えば、転送制御回路３２ａは、第１の状態（ＥＭＰＴＹ）に応じて値「０」の状態信号ＦＳＴを出力し、第２の状態（ＨＡＬＦ）に応じて値「１」の状態信号ＦＳＴを出力し、第３の状態（ＦＵＬＬ）に応じて値「２」の状態信号ＦＳＴを出力する。なお、ＦＩＦＯメモリ３２ｄの状態に対するデータ格納率ＭＲＴの値、状態信号ＦＳＴの値は一例である。
上記の設定レジスタ３２ｅには、転送制御回路３２ａと信号生成部３２ｂの動作にかかる各種パラメータが記憶されている。各種パラメータは、上記した各種のサイズＨＩＭＧ，ＶＩＭＧ，ＶＳＢ，サイズＶＥＢ，サイズＨＳＢ，サイズＨＥＢと、同期信号間ブランクサイズＶＨＢを含む。同期信号間ブランクサイズＶＨＢは、垂直同期信号ＶＤと、１ライン目の水平同期信号ＨＤの間に転送されるブランクデータの数を示す。
ブランク制御部５１は、起動信号ＯＰＥＮに応答して処理を開始する。ブランク制御部５１は、クロック信号ＣＬＫ、転送制御回路３２ａから出力される状態信号ＦＳＴを入力する。また、転送制御回路３２ａは、設定レジスタ３２ｅに格納された垂直前ブランクサイズＶＳＢ，垂直後ブランクサイズＶＥＢ，水平前ブランクサイズＨＳＢ，水平後ブランクサイズＨＥＢを入力する。また、転送制御回路３２ａは、水平同期信号生成部５２から出力される水平カウント値ＨＣＮＴと、垂直同期信号生成部５３から出力される垂直カウント値ＶＣＮＴを入力する。ブランク制御部５１は、状態信号ＦＳＴ，垂直前ブランクサイズＶＳＢ，垂直後ブランクサイズＶＥＢ，水平前ブランクサイズＨＳＢ，水平後ブランクサイズＨＥＢ，水平カウント値ＨＣＮＴ，垂直カウント値ＶＣＮＴに基づいて生成したブランク追加信号ＢＡＤとブランク削除信号ＢＳＫを出力する。
水平同期信号生成部５２は、起動信号ＯＰＥＮに応答して処理を開始する。水平同期信号生成部５２は、設定レジスタ３２ｅに格納された水平前ブランクサイズＨＳＢ，水平後ブランクサイズＨＥＢ，同期信号間ブランクサイズＶＨＢ，水平画像サイズＨＩＭＧを入力する。また、水平同期信号生成部５２は、クロック信号ＣＬＫ、ブランク制御部５１から出力されるブランク追加信号ＢＡＤ及びブランク削除信号ＢＳＫ、垂直同期信号生成部５３から出力される垂直同期信号ＶＤを入力する。また、水平同期信号生成部５２は、出力データ生成部５４から出力される出力データＰＤを入力する。水平同期信号生成部５２は、クロック信号ＣＬＫにしたがって、水平前ブランクサイズＨＳＢ，水平後ブランクサイズＨＥＢ，同期信号間ブランクサイズＶＨＢ，水平画像サイズＨＩＭＧ，ブランク追加信号ＢＡＤ，ブランク削除信号ＢＳＫ，垂直同期信号ＶＤに基づくタイミングで水平同期信号ＨＤを出力する。また、水平同期信号生成部５２は、出力データＰＤの数をカウントする水平カウンタを含み、そのカウント値（水平カウント値）ＨＣＮＴを出力する。そして、水平同期信号生成部５２は、垂直同期信号ＶＤ及び水平同期信号ＨＤに応答して水平カウント値ＨＣＮＴを所定値（例えば「１」）にプリセットする。
垂直同期信号生成部５３は、起動信号ＯＰＥＮに応答して処理を開始する。垂直同期信号生成部５３は、設定レジスタ３２ｅに格納された垂直前ブランクサイズＶＳＢ，垂直後ブランクサイズＶＥＢ，垂直画像サイズＶＩＭＧを入力する。また、垂直同期信号生成部５３は、クロック信号ＣＬＫ、水平同期信号生成部５２から出力される水平同期信号ＨＤ及び水平カウント値ＨＣＮＴを入力する。垂直同期信号生成部５３は、クロック信号ＣＬＫにしたがって、垂直前ブランクサイズＶＳＢ，垂直後ブランクサイズＶＥＢ，垂直画像サイズＶＩＭＧ，水平同期信号ＨＤ，水平カウント値ＨＣＮＴに基づくタイミングで垂直同期信号ＶＤを出力する。また、垂直同期信号生成部５３は、水平同期信号ＨＤをカウントする垂直カウンタを含み、そのカウント値（垂直カウント値）ＶＣＮＴを出力する。そして、垂直同期信号生成部５３は、垂直同期信号ＶＤに応答して垂直カウント値ＶＣＮＴを所定値（例えば「０」）にプリセットする。
出力データ生成部５４は、転送制御回路３２ａにデータ要求信号ＤＴＥＮを出力し、転送制御回路３２ａから出力される画像データＲＤＴを入力する。出力データ生成部５４は、設定レジスタ３２ｅに格納された垂直前ブランクサイズＶＳＢ，垂直画像サイズＶＩＭＧ，水平前ブランクサイズＨＳＢ，水平画像サイズＨＩＭＧを入力する。また、出力データ生成部５４は、垂直同期信号生成部５３から出力される垂直同期信号ＶＤ，垂直カウント値ＶＣＮＴ、水平同期信号生成部５２から出力される水平同期信号ＨＤ，水平カウント値ＨＣＮＴを入力する。出力データ生成部５４は、垂直前ブランクサイズＶＳＢ，垂直画像サイズＶＩＭＧ，水平前ブランクサイズＨＳＢ，水平画像サイズＨＩＭＧ，垂直同期信号ＶＤ，垂直カウント値ＶＣＮＴ，水平同期信号ＨＤ，水平カウント値ＨＣＮＴに基づいて、画像データＰＤを出力する。画像データＰＤは、転送制御回路３２ａから入力した画像データＲＤＴと、ブランクデータＢＤを含む。
次に、ブランク制御部５１の処理を説明する。
図６に示すように、先ず、ステップ１０１において、再入力開始か否かを判定する。例えば、Ｈレベルの起動信号ＯＰＥＮにより再入力開始が示される。従って、起動信号ＯＰＥＮがＬレベルの場合、再入力開始ではないと判定し（判定：ＮＯ）、待機（ステップ１０１にてループ）する。そして、起動信号ＯＰＥＮがＨレベルの場合、再入力開始と判定し（判定：ＹＥＳ）、次のステップへ移行する。
次に、ステップ１０２において、垂直同期信号ＶＤがアサートした（例えば、Ｈレベル）か否かを判定する。例えば、アサートされていない場合（判定：ＮＯ）、待機する。そして、垂直同期信号ＶＤがアサートされると、次のステップへ移行する。
次いで、ステップ１０３において、増減可能な全ブランクデータ数ＢＲＭを算出する。この全ブランクデータ数ＢＲＭは、図４（ａ）に示す画像データＰＤにおいて、水平後ブランクデータＨＥＢのデータ数と、垂直後ブランクデータＶＥＢのデータ数の合計値である。所定の期間（例えば、垂直同期信号ＶＤがアサートされてから次の垂直同期信号ＶＤがアサートされるまでの期間：１垂直走査期間）において、画像データＧＤを転送しなければならない。そして、垂直前ブランクデータＶＳＢは、１フレームの画像データＰＤにおいて、画像データＧＤを含むラインデータを判定するために必要である。また、水平前ブランクデータＨＳＢは、各ラインデータにおいて、画像データＧＤの開始を判定するために必要である。一方、各ラインデータにおいて、画像データＧＤの転送が終了した後は、次の水平同期信号ＨＤまでのブランクデータの数は変更可能である。同様に、１フレームの画像データにおいて、画像データＧＤの転送が終了した後は、次の垂直同期信号ＶＤまでのブランクの数は変更可能である。従って、水平後ブランクデータＨＥＢと垂直後ブランクデータＶＥＢは増減可能なブランクデータである。全ブランクデータ数ＢＲＭを、
ＢＲＭ＝ＨＥＢ×ＶＩＭＧ＋（ＨＳＢ＋ＨＩＭＧ＋ＨＥＢ）×ＶＥＢ
により算出する。
そして、ステップ１０４において、上記のステップ１０３において算出した全ブランクデータ数ＢＲＭを初期値ＩＢＲＭとして、例えば設定レジスタ３２ｅに記憶する。
次に、ステップ１０５において、ＶＥＢ出力領域、すなわち垂直後ブランクデータＶＥＢを出力しているか否かを判定する。垂直後ブランクデータＶＥＢを出力していない場合（判定：ＮＯ）、ステップ１０６へ移行し、垂直後ブランクデータＶＥＢを出力している場合（判定：
ＹＥＳ）、図７に示すステップ１０９へ移行する。
図６に示すステップ１０６において、ＨＥＢ出力領域、即ち水平後ブランクＨＥＢを出力しているか否かを判定する。水平後ブランクデータＨＥＢを出力している場合（判定：ＹＥＳ）、ステップ１０７へ移行し、水平後ブランクデータＨＥＢを出力していない場合（判定：ＮＯ）、ステップ１０８へ移行する。
そして、ステップ１０７において、ブランク数制御処理を実行する。そして、処理後、ステップ１０５へ移行する。
次に、ステップ１０８において、１フレームに対する処理を終了したか否かを判定する。例えば、垂直カウント値ＶＣＮＴと画像データＰＤの垂直方向のサイズ（＝ＶＳＢ＋ＶＩＭＧ＋ＶＥＢ）を比較し、垂直カウント値ＶＣＮＴが垂直方向のサイズより小さい場合に１フレーム終了していないと判定し（判定：ＮＯ）、ステップ１０５へ移行する。一方、垂直カウント値ＶＣＮＴが垂直方向のサイズと等しい場合、１フレーム終了と判定し（判定ＹＥＳ）、図７のステップ１１０へ移行する。
次に、図７に示すように、ステップ１０９において、全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと等しいが否かを判定する。全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと等しい場合（判定：ＹＥＳ）、ステップ１１０へ移行する。一方、全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと等しくない場合（判定：ＮＯ）、ステップ１１１へ移行する。
ステップ１１０において、再入力処理終了か否かを判定する。例えば、Ｌレベルの起動信号ＯＰＥＮにより処理終了が示される。従って、起動信号ＯＰＥＮがＨレベルの場合、処理終了ではない（再入力開始）と判定し（判定：ＮＯ）、図６に示すステップ１０２へ移行する。一方、起動信号ＯＰＥＮがＬレベルの場合、処理終了と判定し（判定：ＹＥＳ）、再入力処理を終了する。
上記のステップ１０９において、全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと同じ値ではない場合、ステップ１１１へ移行する。このステップ１１１において、ブランクデータの削除数を算出する。詳述すると、垂直後ブランクデータＶＥＢを出力する場合において、各ラインにおける垂直後ブランクデータＶＥＢを削除する数（削除数）ＳＫＣＮを算出する。例えば、削除数ＳＫＣＮは、
ＳＫＣＮ＝ｒｏｕｎｄｕｐ（（ＩＢＲＭ−ＢＲＭ）／（ＶＳＢ＋ＶＩＭＧ＋ＶＥＢ−ＶＣＮＴ＋１））
により算出される。なお、「ｒｏｕｎｄｕｐ」は、除算結果の値を切り上げる関数である。
次に、ステップ１１２において、水平カウント値ＨＣＮＴがブランクデータ削除位置か否かを判定する。ブランクデータ削除位置は、１ラインに含めるデータ数の標準データ数ＲＬＮから削除数ＳＫＣＮを減算した値に対応する。標準データ数ＲＬＮは、ブランクデータの数を調整しないラインデータにおけるデータの数であり、水平前ブランクサイズＨＳＢと水平画像サイズＨＩＭＧと水平後ブランクサイズＨＥＢを合計した値（＝ＨＳＢ＋ＨＩＭＧ＋ＨＥＢ）である。つまり、水平カウント値ＨＣＮＴとブランクデータ削除位置（＝（ＨＳＢ＋ＨＩＭＧ＋ＨＥＢ−ＳＫＣＮ）−１）を比較する。そして、水平カウント値ＨＣＮＴがブランクデータ削除位置と異なる場合（判定：ＮＯ）、待機（ループ）する。一方、水平カウント値ＨＣＮＴがブランクデータ削除位置と等しい場合（判定：ＹＥＳ）、次のステップへ移行する。
そして、ステップ１１３において、次のラインに対する処理に移行するため、ブランク削除信号ＢＳＫをアサート、つまりＨレベルのブランク削除信号ＢＳＫを出力する。
また、ステップ１１４において、削除したブランクデータの数を全ブランクデータ数ＢＲＭに加算（ＢＲＭ＝ＢＲＭ＋ＳＫＣＮ）する。そして、ステップ１０９へ移行する。
次に、図６のステップ１０７におけるブランク制御処理の詳細を説明する。
図８に示すように、先ず、ステップ１２０において、ＦＩＦＯメモリ３２ｄのデータ格納状態を確認する。例えば、状態信号ＦＳＴの値を確認し、その値に基づいて、処理を実行する。例えば、状態信号ＦＳＴに基づくＦＩＦＯメモリ３２ｄの状態が「ＦＵＬＬ」の場合、ステップ１２１へ移行する。また、状態信号ＦＳＴに基づくＦＩＦＯメモリ３２ｄの状態が「ＥＭＰＴＹ」の場合、図９に示すステップ１３１へ移行する。そして、状態信号ＦＳＴに基づくＦＩＦＯメモリ３２ｄの状態が「ＨＡＬＦ」の場合、図１０に示すステップ１４１へ移行する。
次に、図８に示すステップ１２１へ移行した場合について説明する。
先ず、ステップ１２１において、全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと等しいか否かを判定する。全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと等しい場合（判定：ＹＥＳ）に処理を終了し、全ブランクデータ数ＢＲＭが初期値ＩＢＲＭと異なる場合（判定：ＮＯ）にステップ１２２へ移行する。
ステップ１２２において、全ブランクデータ数ＢＲＭからブランクデータをどれだけ削除するかを計算する。ブランクデータを削除する数（削除数ＳＫＣＮ）は、初期値ＩＢＲＭから全ブランクデータ数ＢＲＭを減算すること（ＳＫＣＮ＝ＩＢＲＭ−ＢＲＭ）により得られる。
次に、ステップ１２３において、削除数ＳＫＣＮが削除可能な水平後ブランクのデータ数ＣＢＮよりも小さいか否かを判定する。削除可能な水平後ブランクのデータ数ＣＢＮは、標準データ数ＲＬＮ（＝ＨＳＢ＋ＨＩＭＧ＋ＨＥＢ）から、現時点における水平カウント値ＨＣＮＴを減算した値に応じて設定される。つまり、１つのラインデータにおいて、現時点において未転送のブランクデータのデータ数に対応している。つまり、データ数ＣＢＮは、
ＣＢＮ＝（ＨＳＢ＋ＨＩＭＧ＋ＨＥＢ−ＨＣＮＴ）−１
により算出される。なお、上記の式における「−１」は、処理上のタイミングを調整するものである。例えば、このステップ１２３において判定した結果に基づいてブランク削除信号ＢＳＫをアサートするまでに転送されるブランクデータの数を考慮したものである。
そして、削除数ＳＫＣＮとデータ数ＣＢＮのいずれの値を採用するかを判定する。未転送のブランクデータ以上に削除することはできないからである。削除数ＳＫＣＮがデータ数ＣＢＮよりも小さい（ＳＫＣＮ＜ＣＢＮ）の場合（判定：ＹＥＳ）にステップ１２５へ移行し、削除数ＳＫＣＮがデータ数ＣＢＮ以上の場合（判定：ＮＯ）にステップ１２４へ移行する。
ステップ１２４において、削除できるこの時点のブランクデータ数を削除数ＳＫＣＮに設定する。つまり、削除数ＳＫＣＮを、上記のステップ１２３におけるデータ数ＣＢＮと等しくする（ＳＫＣＮ＝ＣＢＮ）。
次に、ステップ１２５において、水平カウント値ＨＣＮＴがブランクデータ削除位置か否かを判定する。ブランクデータ削除位置は、１ラインにおいて転送するデータの数の標準データ数ＲＬＮから削除数ＳＫＣＮを減算した値に対応する。つまり、水平カウント値ＨＣＮＴとブランクデータ削除位置（＝（ＨＳＢ＋ＨＩＭＧ＋ＨＥＢ−ＳＫＣＮ）−１）を比較する。そして、水平カウント値ＨＣＮＴがブランクデータ削除位置と異なる場合（判定：ＮＯ）、待機（ループ）する。一方、水平カウント値ＨＣＮＴがブランクデータ削除位置と等しい場合（判定：ＹＥＳ）、次のステップへ移行する。
そして、ステップ１２６において、次のラインに対する処理に移行するため、ブランク削除信号ＢＳＫをアサート、つまりＨレベルのブランク削除信号ＢＳＫを出力する。
次に、ステップ１２７において、削除したブランクデータの数を全ブランクデータ数ＢＲＭに加算（ＢＲＭ＝ＢＲＭ＋ＳＫＣＮ）する。そして、ブランク制御処理を終了する。
次に、図９に示すステップ１３１へ移行した場合について説明する。
先ず、ステップ１３１において、水平カウント値ＨＣＮＴがＨＥＢ出力領域を越えたか否かを判定する。つまり、水平カウント値ＨＣＮＴがブランクデータの数を調整しないラインにおけるデータ数（標準データ数ＲＬＮ）以上か否かを判定する。水平カウント値ＨＣＮＴが標準データ数ＲＬＮ以上の場合（判定：ＹＥＳ）に次のステップ１３２へ移行し、水平カウント値ＨＣＮＴが標準データ数ＲＬＮ未満の場合（判定：ＮＯ）に図８に示すステップ１２０へ移行する。
次に、ステップ１３２において、ブランクデータを追加するためにブランク追加信号ＢＡＤをアサート（例えばＨレベルのブランク追加信号ＢＡＤを出力）する。
そして、ステップ１３３において、全ブランクデータ数ＢＲＭをデクリメント（ＢＲＭ＝ＢＲＭ−１）する。
次に、ステップ１３４において、状態信号ＦＳＴに基づいて、ＦＩＦＯメモリ３２ｄが「ＦＵＬＬ」状態か否かを判定する。ＦＩＦＯメモリ３２ｄが「ＦＵＬＬ」状態ではない場合（判定：ＮＯ）、ステップ１３２へ移行する。一方、ＦＩＦＯメモリ３２ｄが「ＦＵＬＬ」状態の場合、ブランク制御処理を終了する。
次に、図１０に示すステップ１４１へ移行した場合について説明する。
先ず、ステップ１４１において、水平カウント値ＨＣＮＴがＨＥＢ出力領域を越えたか否かを判定する。つまり、水平カウント値ＨＣＮＴがブランクデータの数を調整しないラインにおけるデータ数（標準データ数ＲＬＮ）以上か否かを判定する。水平カウント値ＨＣＮＴが標準データ数ＲＬＮ以上の場合（判定：ＹＥＳ）に次のステップ１４２へ移行し、水平カウント値ＨＣＮＴが標準データ数ＲＬＮ未満の場合（判定：ＮＯ）に図８に示すステップ１２０へ移行する。
次に、ステップ１４２において、ブランクデータを追加する設定か否かを判定する。例えば、図５に示す設定レジスタ３２ｅにブランク追加モードＢＬＭＤが記憶される。このブランク追加モードＢＬＭＤは、ユーザにより設定される。例えば、ブランク追加モードＢＬＭＤが「１」に設定された場合、ＦＩＦＯメモリ３２ｄが「ＨＡＬＦ」状態のときに「ＥＮＰＴＹ」状態と同様にブランクデータを追加する。一方、ブランク追加モードＢＬＭＤが「０」に設定された場合、ＦＩＦＯメモリ３２ｄが「ＨＡＬＦ」状態のときにブランクデータを追加しない。つまり、ブランクデータを追加するように設定されている場合（判定：ＹＥＳ）に次のステップ１４３へ移行し、ブランクデータを追加するように設定されていない場合（判定：ＮＯ）にブランク制御処理を終了する。
次に、ステップ１４３において、ブランクデータを追加するためにブランク追加信号ＢＡＤをアサート（例えばＨレベルのブランク追加信号ＢＡＤを出力）する。
そして、ステップ１４４において、全ブランクデータ数ＢＲＭをデクリメント（ＢＲＭ＝ＢＲＭ−１）する。
次に、ステップ１４５において、状態信号ＦＳＴに基づいて、ＦＩＦＯメモリ３２ｄが「ＦＵＬＬ」状態か否かを判定する。ＦＩＦＯメモリ３２ｄが「ＦＵＬＬ」状態ではない場合（判定：ＮＯ）、ステップ１４２へ移行する。一方、ＦＩＦＯメモリ３２ｄが「ＦＵＬＬ」状態の場合、ブランク制御処理を終了する。
次に、水平同期信号生成部５２の処理を説明する。
図１１は、水平カウント値ＨＣＮＴにかかる処理を示す。
先ず、ステップ２０１において、起動信号ＯＰＥＮに基づいて再入力開始か否かを判定する。例えば、Ｈレベルの起動信号ＯＰＥＮに基づいて再入力開始と判定すると（判定：ＹＥＳ）、次のステップへ移行する。
次に、ステップ２０２において、垂直同期信号ＶＤがアサートした（例えば、Ｈレベル）か否かを判定する。例えば、アサートされていない場合（判定：ＮＯ）、待機する。そして、垂直同期信号ＶＤがアサートされると、次のステップへ移行する。
そして、ステップ２０３において、水平カウント値ＨＣＮＴを所定値（例えば、「１」）にプリセットする。
次に、ステップ２０４において、水平同期信号ＨＤ及び垂直同期信号ＶＤがネゲートしているか否かを判定する。水平同期信号ＨＤ及び垂直同期信号ＶＤの少なくとも一方がアサートしている場合（判定：ＮＯ）にステップ２０３へ移行し、水平同期信号ＨＤ及び垂直同期信号ＶＤがネゲートしている場合（判定：ＹＥＳ）に次のステップへ移行する。
そして、ステップ２０５において、水平カウント値ＨＣＮＴをインクリメントする。
次に、ステップ２０６において、起動信号ＯＰＥＮに基づいて再入力処理終了か否かを判定する。例えば、起動信号ＯＰＥＮがＨレベルの場合、処理終了ではないと判定し（判定：ＮＯ）、ステップ２０４へ移行する。一方、起動信号ＯＰＥＮがＬレベルの場合、再入力終了と判定し（判定：ＹＥＳ）、処理を終了する。
図１２は、水平同期信号ＨＤにかかる処理を示す。
先ず、ステップ２１１において、起動信号ＯＰＥＮに基づいて再入力開始か否かを判定する。例えば、Ｈレベルの起動信号ＯＰＥＮに基づいて再入力開始と判定すると（判定：ＹＥＳ）、次のステップへ移行する。
次に、ステップ２１２において、垂直同期信号ＶＤがアサートした（例えば、Ｈレベル）か否かを判定する。例えば、垂直同期信号ＶＤがアサートされていない場合（判定：ＮＯ）、待機する。そして、垂直同期信号ＶＤがアサートされると、次のステップへ移行する。
ステップ２１３において、水平カウント値ＨＣＮＴが同期信号間ブランクサイズＶＨＢと等しくか否かを判定する。等しくない場合（判定：ＮＯ）に待機し、等しくなると（判定：ＹＥＳ）次のステップへ移行する。
そして、ステップ２１４において、水平同期信号ＨＤをアサートする。例えば、Ｈレベルの水平同期信号ＨＤをパルス出力する。
次に、ステップ２１５において、水平カウント値ＨＣＮＴとブランク削除信号ＢＳＫを判定する。水平カウント値ＨＣＮＴが標準データ数ＲＬＮと等しいか否かを判定する。また、ブランク削除信号ＢＳＫがアサートしているか否かを判定する。そして、水平カウント値ＨＣＮＴが標準データ数ＲＬＮと等しいと判定した場合、次のステップ２１６へ移行する。また、ブランク削除信号ＢＳＫがアサートしている場合、次のステップ２１６へ移行する。そして、水平カウント値ＨＣＮＴが等しくなく、且つブランク削除信号ＢＳＫがアサートしていない場合、ステップ２１７へ移行する。
ステップ２１６において、ブランク追加信号ＢＡＤがアサートした（例えば、Ｈレベル）か否かを判定する。アサートされていない場合（判定：ＮＯ）、ステップ２１４へ移行する。アサートされている場合（判定：ＹＥＳ）、待機する。
次に、ステップ２１７において、起動信号ＯＰＥＮに基づいて再入力処理終了か否かを判定する。例えば、起動信号ＯＰＥＮがＨレベルの場合、処理終了ではないと判定し（判定：ＮＯ）、ステップ２１８へ移行する。一方、起動信号ＯＰＥＮがＬレベルの場合、再入力終了と判定し（判定：ＹＥＳ）、処理を終了する。
そして、ステップ２１８において、垂直同期信号ＶＤがアサートした（例えば、Ｈレベル）か否かを判定する。垂直同期信号ＶＤがアサートした場合（判定：ＹＥＳ）、ステップ２１３へ移行する。一方、垂直同期信号ＶＤがアサートしていない場合（判定：ＮＯ）、ステップ２１５へ移行する。
次に、垂直同期信号生成部５３の処理を説明する。
図１３（ａ）は、垂直カウント値ＶＣＮＴにかかる処理を示す。
先ず、ステップ３０１において、起動信号ＯＰＥＮに基づいて再入力開始か否かを判定する。例えば、Ｈレベルの起動信号ＯＰＥＮに基づいて再入力開始と判定すると（判定：ＹＥＳ）、次のステップへ移行する。
次に、ステップ３０２において、垂直同期信号ＶＤがアサートした（例えば、Ｈレベル）か否かを判定する。例えば、アサートされていない場合（判定：ＮＯ）、待機する。そして、垂直同期信号ＶＤがアサートされると、次のステップへ移行する。
そして、ステップ３０３において、垂直カウント値ＶＣＮＴを所定値（例えば、「０」）にプリセットする。
次に、ステップ３０４において、水平同期信号ＨＤがアサートしているか否かを判定する。水平同期信号ＨＤがアサートしていない場合（判定：ＮＯ）にステップ３０３へ移行し、水平同期信号ＨＤがアサートしている場合（判定：ＹＥＳ）に次のステップへ移行する。
そして、ステップ３０５において、垂直カウント値ＶＣＮＴをインクリメントする。
次に、ステップ３０６において、垂直カウント値ＶＣＮＴが１フレーム分のライン値になったか否かを判定する。１フレーム分のライン値は、垂直前ブランクサイズＶＳＢと垂直画像サイズＶＩＭＧと垂直後ブランクサイズＶＥＢを合計した値である。従って、垂直カウント値ＶＣＮＴが合計値と等しくない場合（判定：ＮＯ）にステップ３０３へ移行し、垂直カウント値ＶＣＮＴが合計値と等しい場合（判定：ＹＥＳ）に次のステップへ移行する。
次に、ステップ３０７において、起動信号ＯＰＥＮに基づいて再入力処理終了か否かを判定する。例えば、起動信号ＯＰＥＮがＨレベルの場合、処理終了ではないと判定し（判定：ＮＯ）、ステップ３０２へ移行する。一方、起動信号ＯＰＥＮがＬレベルの場合、再入力終了と判定し（判定：ＹＥＳ）、処理を終了する。
図１３（ｂ）は、垂直同期信号ＶＤにかかる処理を示す。
先ず、ステップ３１１において、起動信号ＯＰＥＮに基づいて再入力開始か否かを判定する。例えば、Ｈレベルの起動信号ＯＰＥＮに基づいて再入力開始と判定すると（判定：ＹＥＳ）、次のステップへ移行する。
そして、ステップ３１２において、垂直同期信号ＶＤをアサート（例えば、Ｈレベル）する。
次に、ステップ３１３において、１フレーム分の転送が終了したか否かを判定する。例えば、垂直カウント値ＶＣＮＴと水平カウント値ＨＣＮＴに基づいて判定を行う。垂直カウント値ＶＣＮＴが１フレーム分のライン値と等しく、水平カウント値ＨＣＮＴがブランクデータの追加・削除に応じて調整された垂直後ブランクデータＶＥＢにおける水平方向のデータ数と等しい場合、１フレーム分の転送が終了したと判定する。１フレーム分の転送が終了した場合（判定：ＹＥＳ）にステップ３１２へ移行し、１フレーム分の転送が終了していない場合（判定：ＮＯ）にステップ３１４へ移行する。
そして、ステップ３１４において、起動信号ＯＰＥＮに基づいて再入力処理終了か否かを判定する。例えば、起動信号ＯＰＥＮがＨレベルの場合、処理終了ではないと判定し（判定：ＮＯ）、ステップ３１３へ移行する。一方、起動信号ＯＰＥＮがＬレベルの場合、再入力終了と判定し（判定：ＹＥＳ）、処理を終了する。
次に、出力データ生成部５４の処理を説明する。
図１４に示すように、先ず、ステップ４０１において、垂直同期信号ＶＤがアサートした（例えば、Ｈレベル）か否かを判定する。例えば、アサートされていない場合（判定：ＮＯ）、待機する。そして、垂直同期信号ＶＤがアサートされると、次のステップへ移行する。
そして、ステップ４０２において、ブランクデータを出力する。
次に、ステップ４０３において、垂直カウント値ＶＣＮＴが垂直前ブランクサイズＶＳＢと等しくなったか否かを判定する。垂直カウント値ＶＣＮＴが垂直前ブランクサイズＶＳＢと等しくない場合（判定：ＮＯ）に待機し、垂直カウント値ＶＣＮＴが垂直前ブランクサイズＶＳＢと等しくなると（判定：ＹＥＳ）つぎのステップへ移行する。
次いで、ステップ４０４において、水平同期信号ＨＤがアサート（例えば、Ｈレベル）したか否かを判定する。そして、水平同期信号ＨＤがアサートしていない場合（判定：ＮＯ）に待機し、水平同期信号ＨＤがアサートすると（判定：ＹＥＳ）次のステップへ移行する。
次に、ステップ４０５において、水平カウント値ＨＣＮＴが水平前ブランクサイズＨＳＢと等しくなったか否かを判定する。水平カウント値ＨＣＮＴが水平前ブランクサイズＨＳＢと等しくない場合（判定：ＮＯ）に待機し、水平カウント値ＨＣＮＴが水平前ブランクサイズＨＳＢと等しくなると（判定：ＹＥＳ）つぎのステップへ移行する。
そして、ステップ４０６において、データ要求信号ＤＴＥＮをアサート（例えば、Ｈレベル）し、転送制御回路３２ａから入力する画像データＲＤＴと等しい画像データＰＤを出力する。
次に、ステップ４０７において、水平カウント値ＨＣＮＴが水平前ブランクサイズＨＳＢと水平画像サイズＨＩＭＧの合計値と等しくなったか否かを判定する。つまり、１つのラインにおける画像データＧＤの出力を完了したか否かを判定する。水平カウント値ＨＣＮＴが合計値と等しくない場合（判定：ＮＯ）にステップ４０６へ移行し、水平カウント値ＨＣＮＴが合計値と等しい場合（判定：ＹＥＳ）に次のステップへ移行する。
そして、ステップ４０８において、ブランクデータを出力する。
次に、ステップ４０９において、垂直カウント値ＶＣＮＴが垂直前ブランクサイズＶＳＢと垂直画像サイズＶＩＭＧの合計値と等しくなったか否かを判定する。つまり、１つのフレームにおける画像データＧＤの出力を完了したか否かを判定する。垂直カウント値ＶＣＮＴが合計値と等しくない場合（判定：ＮＯ）にステップ４０４へ移行し、垂直カウント値ＶＣＮＴが合計値と等しい場合（判定：ＹＥＳ）にステップ４０１へ移行する。
次に、上記の転送制御回路３２ａ及び信号生成部３２ｂの作用を説明する。
図１５に示すように、先ず、垂直同期信号ＶＤがアサートされると、１フレームあたりの増減可能なブランクデータの全ブランクデータ数ＢＲＭを算出する。なお、図１５に示す例において、全ブランクデータ数ＢＲＭは「８０」である。また、この例では、垂直前ブランクサイズＶＳＢを「０」としている。つまり、垂直前ブランクデータＶＳＢは出力されない。
また、垂直同期信号ＶＤに応答して同期信号間ブランクサイズＶＨＢを出力する。この同期信号間ブランクサイズＶＨＢを出力する期間において、図２に示す転送制御回路３２ａは、メモリＩ／Ｆ４５に対して要求信号ＲＥＱを出力し、メモリ１３の画像データを読み出す。従って、状態信号ＦＳＴすなわち転送制御回路３２ａのＦＩＦＯメモリ３２ｄの状態は、図１５に示すように、「ＥＭＰＴＹ」から「ＦＵＬＬ」へと変化する。
次に、水平同期信号ＨＤがアサートされると、水平カウント値ＨＣＮＴが所定値（例えば、「１」）にプリセットされ、１ライン目に対する処理が行われる。すなわち、水平前ブランクデータＨＳＢが出力された後、画像データが出力される。画像データの出力に従って状態信号ＦＳＴは、「ＦＵＬＬ」から「ＨＡＬＦ」へと変化する。そして、所定数（水平画像サイズＨＩＭＧ）の画像データを出力すると、水平後ブランクデータＨＥＢを出力する。このとき、図２に示すメモリ１３から読み出したデータに従って、状態信号ＦＳＴは、「ＥＭＰＴＹ」，「ＨＡＬＦ」，「ＦＵＬＬ」と変化する。このように、水平後ブランクデータＨＥＢを出力する期間内において、ＦＩＦＯメモリ３２ｄの状態が「ＦＵＬＬ」となる。したがって、水平後ブランクｆｒ−ｙｓＨＥＢの出力期間を終了すると、次のラインの処置のために水平同期信号ＨＤがアサートされる。
この水平同期信号ＨＤのアサートにしたがって、水平カウント値ＨＣＮＴが所定値（例えば、「１」）にプリセットされ、２ライン目に対する処理が行われる。すなわち、水平前ブランクデータＨＳＢが出力された後、画像データが出力される。そして、所定数（水平画像サイズＨＩＭＧ）の画像データを出力すると、水平後ブランクデータＨＥＢを出力する。そして、状態信号ＦＳＴは、「ＥＭＰＴＹ」，「ＨＡＬＦ」と変化し、「ＦＵＬＬ」になっていない。したがって、ブランク追加信号ＢＡＤがアサートされる。アサートされたブランク追加信号ＢＡＤに基づいてブランクデータが出力され、ブランクデータが出力される毎に全ブランクデータ数ＢＲＭがデクリメントされる。このとき、状態信号ＦＳＴは、図２に示すメモリ１３から読み出したデータに従って「ＨＡＬＦ」から「ＦＵＬＬ」へと変化する。すると、ブランク追加信号ＢＡＤがネゲートされ、水平同期信号ＨＤがアサートされる。
すなわち、状態信号ＦＳＴを「ＦＵＬＬ」とするように、ブランク追加信号ＢＡＤがアサートされる。これにより、状態信号ＦＳＴが「ＦＵＬＬ」になるまで水平後ブランクデータＨＥＢを出力する期間が延長される。そして、水平後ブランクデータＨＥＢを出力する期間の延長に応じて全ブランクデータ数ＢＲＭが減算される。
図１６に示すように、垂直同期信号ＶＤがアサートされると、水平カウント値ＨＣＮＴがプリセットされ、３ライン目に対する処理が行われる。すなわち、水平前ブランクデータＨＳＢが出力された後、画像データが出力される。そして、所定数（水平画像サイズＨＩＭＧ）の画像データを出力する。このとき、状態信号ＦＳＴは「ＨＡＬＦ」である。したがって、水平後ブランクデータＨＥＢを出力する期間において、状態信号ＦＳＴは、「ＨＡＬＦ」から「ＦＵＬＬ」へと変化する。このとき、全ブランクデータ数ＢＲＭが初期値ＩＢＲＭより小さいため、削除数ＳＫＣＮを算出する。このとき、削除数ＳＫＣＮは例えば「４」である。この削除数ＳＫＣＮに基づいて、ブランクデータを削除するタイミングでブランク削除信号ＢＳＫがアサートされる。このブランク削除信号ＢＳＫのアサートにしたがって水平同期信号ＨＤがアサートされる。そして、削除数ＳＫＣＮが全ブランクデータ数ＢＲＭに加算される。
同様に、水平同期信号ＨＤのアサートにしたがって水平カウント値ＨＣＮＴが所定値にプリセットされ、４ライン目に対する処理が行われる。
すなわち、水平前ブランクデータＨＳＢが出力された後、画像データが出力される。そして、所定数（水平画像サイズＨＩＭＧ）の画像データを出力すると、水平後ブランクデータＨＥＢを出力する。このとき、状態信号ＦＳＴは、「ＥＭＰＴＹ」である。したがって、ブランク追加信号ＢＡＤがアサートされる。アサートされたブランク追加信号ＢＡＤに基づいてブランクデータが出力され、ブランクデータが出力される毎に全ブランクデータ数ＢＲＭがデクリメントされる。このとき、状態信号ＦＳＴは、図２に示すメモリ１３から読み出したデータに従って「ＥＭＰＴＹ」から「ＨＡＬＦ」を経て「ＦＵＬＬ」へと変化する。すると、ブランク追加信号ＢＡＤがネゲートされ、水平同期信号ＨＤがアサートされる。
図１７は、ＶＥＢ出力領域、すなわち垂直後ブランクデータＶＥＢを出力する期間における処理を示す。
先ず、水平同期信号ＨＤがアサートされ、水平カウント値ＨＣＮＴがプリセットされ、（ＶＩＭＧ＋１）ライン目の処理が行われる。そして、ブランクデータが出力される毎に水平カウント値ＨＣＮＴがインクリメントされる。
そして、垂直後ブランクデータＶＥＢの各ラインに対する削除数ＳＫＣＮを算出する。例えば、初期値ＩＢＲＭから全ブランクデータ数ＢＲＭを減算した結果を垂直前ブランクサイズＶＳＢにて除算することにより、削除数ＳＫＣＮが得られる。この削除数ＳＫＣＮは、例えば「６」である。削除数ＳＫＣＮと標準データ数ＲＬＮに基づいて、水平カウント値ＨＣＮＴが標準データ数ＲＬＮから削除数ＳＫＣＮを減算した値と等しい位置でブランク削除信号ＢＳＫをアサートする。このブランク削除信号ＢＳＫのアサートにしたがって水平同期信号ＨＤがアサートされ、次のライン（（ＶＩＭＧ＋２）ライン目）の処理が開始される。また、削除数ＳＫＣＮが全ブランクデータ数ＢＲＭに加算される。
上記の処理が１フレームの最終のライン、すなわち（ＶＩＭＧ＋ＶＥＢ）ライン目まで繰り返し実行される。そして、この（ＶＩＭＧ＋ＶＥＢ）ライン目の処理が終了する、つまり１フレームの処理が終了すると、全ブランクデータ数ＢＲＭは初期値ＩＢＲＭと等しくなる。したがって、２つの垂直同期信号ＶＤ間において出力される画像データＰＤの数は、ブランクデータを制御しない場合において出力される画像データＰＤの数と等しい。したがって、２つの垂直同期信号ＶＤのあいだの時間、つまり垂直同期信号ＶＤの周期は変化しない。
図１８（ａ）に示すように、１フレームの画像データＰＤにおいて、各画像データＧＤを含むラインにおける水平後ブランクデータＨＥＢのサイズ（データ数）は、水平同期信号ＨＤが出力されるタイミングに応じて変化する。この水平同期信号ＨＤの出力タイミングは、ブランク追加信号ＢＡＤとブランク削除信号ＢＳＫ、すなわちＦＩＦＯメモリ３２ｄにおけるデータ格納状態に基づいている。そして、各ラインにおける水平後ブランクデータＨＥＢのサイズにしたがって、垂直後ブランクデータＶＥＢの各ラインデータにおけるブランクデータＢＤのデータ数が調整される。
図１８（ｂ）は、水平後ブランクデータＨＥＢのデータ数及び垂直後ブランクデータＶＥＢの各ラインデータにおけるブランクデータＢＤのデータ数を調整しない場合の１フレームの画像データＰＤを示す。図１８（ａ）に示す画像データＰＤと、図１８（ｂ）に示す画像データＰＤにおいて、全体のデータ数は互いに同じである。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）転送制御回路３２ａは、メモリ１３から読み出した画像データＭＤＴをＦＩＦＯメモリ３２ｄに格納する。また、転送制御回路３２ａは、出力データ生成部５４から出力されるデータ要求信号ＤＴＥＮに応答してＦＩＦＯメモリ３２ｄから読み出した画像データＲＤＴを出力データ生成部５４に出力する。そして、転送制御回路３２ａは、ＦＩＦＯメモリ３２ｄにおけるデータの格納状態に応じた状態信号ＦＳＴを出力する。出力データ生成部５４は、水平カウント値ＨＣＮＴにしたがって、水平画像サイズＨＩＭＧの出力データＰＤ（画像データＲＤＴ）を出力した後、ブランクデータＢＤを出力する。
ブランク制御部５１は、状態信号ＦＳＴに基づいて、出力データ生成部５４が水平後ブランクデータＨＥＢを出力する期間において、ＦＩＦＯメモリ３２ｄの状態が「ＥＭＰＴＹ」又は「ＨＡＬＦ」のときに、ＦＩＦＯメモリ３２ｄの状態が「ＦＵＬＬ」になるまでブランク追加信号ＢＡＤをアサートする。
これにより、メモリ１３に記憶された画像データＭＤＴを、補正回路３２ｃに転送するデータ転送において、補正回路３２ｃに対して出力する画像データＲＤＴが間に合わなくなる転送破綻を抑制することができる。つまり、水平同期信号生成部５２は、水平カウント値ＨＣＮＴに基づいて水平同期信号ＨＤを出力するタイミングにおいてブランク追加信号ＢＡＤがアサートしているとき、そのブランク追加信号ＢＡＤのネゲートに応じて水平同期信号ＨＤを出力する。従って、水平同期信号ＨＤが出力されるとき、ＦＩＦＯメモリ３２ｄの状態は「ＦＵＬＬ」である。このため、メモリ１３からのデータ読み出しが、図１に示す補正部３３等のアクセスによって遅れても、ＦＩＦＯメモリ３２ｄのデータ量が「０」より少なくなり難くなる。したがって、転送破綻を抑制することができる。
（２）転送制御回路３２ａ及び信号生成部３２ｂにおいて、転送破綻を低減する。これにより、補正回路３２ｃにおける処理を確実に行うことができる。即ち、補正回路３２ｃは、水平同期信号ＨＤと垂直同期信号ＶＤに従って画像データＰＤを受け取り、その画像データＰＤに対して処理を行う。水平同期信号ＨＤによって１ライン分の画像データＰＤの転送中に転送破綻が発生すると、処理に誤りが生じてしまう場合がある。このような場合には、該当する１ラインの画像データ又は１フレームの画像データを再びメモリ１３から読み出さなければならなくなり、処理の遅延が発生する。
また、転送破綻によって例えば処理を中断するためのウエイト信号を生成することが考えられる。しかし、ウエイト信号を授受するための回路や、ウエイト信号によって処理の中断が可能なように補正回路３２ｃを構成すると、その分、補正回路３２ｃの回路規模が増大する。これに対し、本実施形態では、補正回路３２ｃは水平同期信号ＨＤによって１ライン分の画像データＰＤに基づく処理を行うため、ウエイト信号に対する回路が不要となり、１ライン分の画像データＰＤに基づく処理を中断するように回路を構成する必要がなり。このため、補正回路３２ｃを含む画像処理部１２の回路規模の増大を抑制することができる。
（３）ブランク制御部５１は、全ブランクデータ数ＢＲＭ、すなわち画像データＧＤを含む各ラインにおいて増減したブランクデータＢＤの数に応じて、垂直後ブランクデータＶＥＢを転送する期間において、水平同期信号ＨＤの出力タイミングを調整して各ラインデータにおけるブランクデータＢＤのデータ数を調整するようにした。従って、垂直同期信号ＶＤの間において出力データ生成部５４から出力する画像データＰＤのデータ数は、ブランクデータＢＤの数を調整しない場合における画像データＰＤのデータ数と等しくなる。つまり、垂直同期信号ＶＤの周期は変らない。このため、１つのフレームに対する処理時間が変らないので、例えば動画に対する処理のように、フレームを連続して処理する場合に、フレームレートを変更することなく処理を行うことができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態に対し、要求信号ＲＥＱを、データ量ＭＮＭ，データ格納率ＭＲＴに従って出力するようにしてもよい。
・上記実施形態に対し、状態信号ＦＳＴを、データ量ＭＮＭ，空き容量ＭＥＰに従って出力するようにしてもよい。
・上記実施形態に対し、ＦＩＦＯメモリ３２ｄの状態を、２つの状態、又は４つ以上の状態に判定する。そして、判定した状態に応じて状態信号ＦＳＴを出力するようにしてもよい。
・上記実施形態に対し、全ブランクデータ数ＢＲＭはユーザにより設定されてもよい。設定された値は、例えば設定レジスタ３２ｅに格納される。この場合、ユーザにより設定された値、つまり設定レジスタ３２ｅに格納された値を初期値ＩＢＲＭとする。そして、図６に示すステップ１０３において、設定レジスタ３２ｅに記憶された初期値ＩＢＲＭを読み出し、その読み出した値を全ブランクデータ数ＢＲＭとする。この場合、図６に示すステップ１０４を省略することができる。
・上記実施形態に対し、垂直後ブランクデータＶＥＢを転送する期間において、各ラインデータにおけるブランクデータＢＤのデータ数を相異させるようにしてもよい。
１３ メモリ
３２ａ 転送制御回路
３２ｃ 補正回路
３２ｄ ＦＩＦＯメモリ
５１ ブランク制御部
５２ 水平同期信号生成部
５４ 出力データ生成部
ＤＴＥＮ データ要求信号
ＦＳＴ 状態信号
ＢＡＤ ブランク追加信号
ＨＣＮＴ 水平カウント値
ＰＤ 出力データ
ＲＬＮ 標準データ数
ＨＤ 水平同期信号
ＨＩＭＧ 水平画像サイズ
ＲＤＴ 画像データ
ＢＤ ブランクデータ

Claims (11)

  1. 第１の格納部に格納されたデータを転送先に転送するデータ転送装置であって、
    前記第１の格納部のデータを読み出す要求信号を出力し、前記要求信号に対する許可信号に基づいて前記第１の格納部のデータを読み出して第２の格納部に格納し、前記第２の格納部のデータをデータ要求信号に応答して出力し、前記第２の格納部に格納したデータ量に応じた状態信号を出力する転送制御回路と、
    前記状態信号に基づいて、前記第２の格納部が第１の格納状態よりデータ量が少ない第２の格納状態のときに前記第２の格納部の状態が前記第１の格納状態となるまでブランク追加信号を出力するブランク制御部と、
    水平カウント値と出力データの標準データ数に応じて出力する水平同期信号を前記ブランク追加信号に応じて遅延する水平同期信号生成部と、
    前記水平同期信号に基づいて前記水平カウント値にしたがって前記データ要求信号を出力し、水平画像サイズの画像データを前記転送制御回路から受け取って出力した後、次の前記水平同期信号までブランクデータを出力する出力データ生成部と、
    を有することを特徴とするデータ転送装置。
  2. 前記ブランク制御部は、前記水平カウント値に基づいて、前記画像データの後に前記ブランクデータを出力する期間において、前記状態信号に基づいて前記第２の格納部が第１の格納状態に応じてブランク削除信号を出力し、
    前記水平同期信号生成部は、前記ブランク削除信号に応じて前記水平同期信号を出力し、前記水平カウント値をプリセットすること、を特徴とする請求項１に記載のデータ転送装置。
  3. 前記ブランク制御部は、
    全ブランクデータ数の初期値をレジスタに格納し、前記ブランク追加信号を出力する期間に応じて前記全ブランクデータ数をダウンカウントし、
    前記画像データの後に前記ブランクデータを出力する期間において、前記状態信号に基づいて前記第２の格納部が第１の格納状態のとき、前記初期値から前記全ブランクデータ数を減算して削除数を算出し、前記標準データ数と前記水平カウント値の差に応じた第１の値と前記削除数を比較し、比較結果に応じてブランク削除位置を決定し、前記ブランク削除位置にて前記ブランク削除信号を出力すること、
    を特徴とする請求項２に記載のデータ転送装置。
  4. 前記ブランク制御部は、前記画像データの後に前記ブランクデータを出力する期間において、前記状態信号に基づいて前記第２の格納部が第１の格納状態のとき、前記全ブランクデータ数が前記初期値と等しい場合に前記ブランク削除信号を出力しないこと、を特徴とする請求項３に記載のデータ転送装置。
  5. 水平後ブランクを出力する期間において出力するブランクデータの数を、全ブランクデータ数に応じて調整するようにしたことを特徴とする請求項１に記載のデータ転送装置。
  6. 前記ブランク制御部は、前記水平後ブランクを出力する期間において出力するブランクデータの数を調整するように、前記全ブランクデータ数と前記全ブランクデータ数の初期値の差に応じたタイミングでブランク削除信号を出力し、
    前記水平同期信号生成部は、前記ブランク削除信号に応じて前記水平同期信号を出力すること、を特徴とする請求項５に記載のデータ転送装置。
  7. 前記ブランク制御部は、前記初期値から前記全ブランクデータ数を減算し、その減算結果の値を前記水平後ブランクのサイズにて除算し、その除算結果の値を前記標準データ数から減算した値と前記水平カウント値が一致したときに前記ブランク削除信号を出力すること、を特徴とする請求項６に記載のデータ転送装置。
  8. 第１の格納部に格納されたデータを転送先に転送するデータ転送方法であって、
    前記第１の格納部のデータを読み出す要求信号を出力し、前記要求信号に対する許可信号に基づいて前記第１の格納部のデータを読み出して第２の格納部に格納し、前記第２の格納部のデータをデータ要求信号に応答して出力し、前記第２の格納部に格納したデータ量に応じた状態信号を生成し、
    前記状態信号に基づいて、前記第２の格納部が第１の格納状態よりデータ量が少ない第２の格納状態のときに前記第２の格納部の状態が前記第１の格納状態となるまでブランク追加信号を生成し、
    水平カウント値と出力データの標準データ数に応じて出力する水平同期信号を前記ブランク追加信号に応じて遅延し、
    前記水平同期信号に基づいて前記水平カウント値にしたがって前記データ要求信号を出力し、水平画像サイズの画像データを受け取って出力した後、次の前記水平同期信号までブランクデータを出力することを特徴とするデータ転送方法。
  9. 前記水平カウント値に基づいて、前記画像データの後に前記ブランクデータを出力する期間において、前記状態信号に基づいて前記第２の格納部が第１の格納状態に応じてブランク削除信号を出力し、
    前記ブランク削除信号に応じて前記水平同期信号を出力し、前記水平カウント値をプリセットすること、を特徴とする請求項８に記載のデータ転送方法。
  10. 水平後ブランクを出力する期間において出力するブランクデータの数を、前記ブランク追加信号及び前記ブランク削除信号のタイミングに応じて調整することを特徴とする請求項９に記載のデータ転送方法。
  11. 第１の格納部をそれぞれアクセスする複数の処理部と、
    前記第１の格納部をアクセスするために前記複数の処理部からそれぞれ出力される要求信号を調停する調停部と、
    を含み、
    少なくとも１つの前記処理部は、前記第１の格納部に格納されたデータを処理回路に転送するデータ転送部を有し、
    前記データ転送部は、
    前記第１の格納部のデータを読み出す要求信号を出力し、前記要求信号に対する許可信号に基づいて前記第１の格納部のデータを読み出して第２の格納部に格納し、前記第２の格納部のデータをデータ要求信号に応答して出力し、前記第２の格納部に格納したデータ量に応じた状態信号を出力する転送制御回路と、
    前記状態信号に基づいて、前記第２の格納部が第１の格納状態よりデータ量が少ない第２の格納状態のときに前記第２の格納部の状態が前記第１の格納状態となるまでブランク追加信号を出力するブランク制御部と、
    水平カウント値と出力データの標準データ数に応じて出力する水平同期信号を前記ブランク追加信号に応じて遅延する水平同期信号生成部と、
    前記水平同期信号に基づいて前記水平カウント値にしたがって前記データ要求信号を出力し、水平画像サイズの画像データを前記転送制御回路から受け取って出力した後、次の前記水平同期信号までブランクデータを出力する出力データ生成部と、
    を有する、半導体装置。
JP2012220497A 2012-10-02 2012-10-02 データ転送装置、データ転送方法、半導体装置 Active JP6136171B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012220497A JP6136171B2 (ja) 2012-10-02 2012-10-02 データ転送装置、データ転送方法、半導体装置
US14/011,264 US9043514B2 (en) 2012-10-02 2013-08-27 Data transfer device and method
CN201310452298.5A CN103716532B (zh) 2012-10-02 2013-09-27 数据传送装置以及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012220497A JP6136171B2 (ja) 2012-10-02 2012-10-02 データ転送装置、データ転送方法、半導体装置

Publications (2)

Publication Number Publication Date
JP2014075625A JP2014075625A (ja) 2014-04-24
JP6136171B2 true JP6136171B2 (ja) 2017-05-31

Family

ID=50386327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220497A Active JP6136171B2 (ja) 2012-10-02 2012-10-02 データ転送装置、データ転送方法、半導体装置

Country Status (3)

Country Link
US (1) US9043514B2 (ja)
JP (1) JP6136171B2 (ja)
CN (1) CN103716532B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6354243B2 (ja) * 2014-03-25 2018-07-11 セイコーエプソン株式会社 撮像装置、画像処理装置、表示制御装置、及び撮像表示装置
JP2015186235A (ja) * 2014-03-26 2015-10-22 ソニー株式会社 イメージセンサ、および電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912549A (en) * 1988-09-07 1990-03-27 Rca Licensing Corporation Video signal synchronization system as for an extended definition widescreen television signal processing system
US5412611A (en) * 1992-03-17 1995-05-02 Fujitsu, Limited FIFO memory device capable of writing contiguous data into rows
TW284962B (ja) * 1992-09-04 1996-09-01 Matsushita Electric Ind Co Ltd
JP3453864B2 (ja) 1994-08-19 2003-10-06 ソニー株式会社 画像データ転送制御装置
JP3370206B2 (ja) 1995-04-20 2003-01-27 シャープ株式会社 デジタルカメラ装置
JP3753931B2 (ja) * 2000-08-04 2006-03-08 富士通株式会社 画像処理装置及び画像処理方法
CN1264096C (zh) * 2003-11-17 2006-07-12 中兴通讯股份有限公司 一种fifo存储器的数据处理方法
US7093061B2 (en) * 2004-02-19 2006-08-15 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. FIFO module, deskew circuit and rate matching circuit having the same
JP3846487B2 (ja) * 2004-05-10 2006-11-15 セイコーエプソン株式会社 画像データ圧縮装置、エンコーダ、電子機器及び画像データ圧縮方法
JP2009200938A (ja) 2008-02-22 2009-09-03 Toshiba Corp バッファ制御装置及び受信装置
JP5633355B2 (ja) * 2010-12-14 2014-12-03 富士通セミコンダクター株式会社 データ転送装置、データ転送方法、及び半導体装置

Also Published As

Publication number Publication date
US20140095744A1 (en) 2014-04-03
US9043514B2 (en) 2015-05-26
CN103716532A (zh) 2014-04-09
JP2014075625A (ja) 2014-04-24
CN103716532B (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
US9262314B2 (en) Data transfer device
US8194155B2 (en) Information processing apparatus, buffer control method, and computer program
JP6515455B2 (ja) 撮像装置及び撮像表示装置
JP6136190B2 (ja) 画像処理装置、撮像装置
JP2007257774A (ja) メモリ制御装置
US9026697B2 (en) Data processing apparatus
US10346323B2 (en) Data transfer device and data transfer method for smoothing data to a common bus
JP6136171B2 (ja) データ転送装置、データ転送方法、半導体装置
US9363440B2 (en) Imaging device and imaging method that sets a phase difference between first and second synchronization signals
WO2017187508A1 (ja) 表示処理装置および撮像装置
US11314664B2 (en) Memory access device, image processing device and imaging device
WO2019043822A1 (ja) メモリアクセス装置、画像処理装置、および撮像装置
US10452583B2 (en) Data transfer device and data transfer method having a shorter time interval between pieces of final transfer data in a frame image
JP6210742B2 (ja) データ処理装置およびデータ転送制御装置
JP5158165B2 (ja) 撮影装置、表示タイミング制御回路
US20120144150A1 (en) Data processing apparatus
JP6111853B2 (ja) データ転送装置、データ転送方法及び半導体装置
JP6318894B2 (ja) 画像処理装置、画像処理方法及び撮像装置
JP2019134240A (ja) 画像処理装置
Komatsu et al. Milbeaut image signal processing LSI chip for mobile phones
JP2007164709A (ja) 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ
JP2015102912A (ja) バス制御装置及び方法、並びに、撮像装置
JP2012134648A (ja) 画像処理装置及び画像処理方法
JP2012239132A (ja) 画像処理装置、画像処理方法、撮像装置
JP2014127757A (ja) 撮像装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170417

R150 Certificate of patent or registration of utility model

Ref document number: 6136171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R157 Certificate of patent or utility model (correction)

Free format text: JAPANESE INTERMEDIATE CODE: R157