JP6127814B2 - Liquid ejection device - Google Patents

Liquid ejection device Download PDF

Info

Publication number
JP6127814B2
JP6127814B2 JP2013159864A JP2013159864A JP6127814B2 JP 6127814 B2 JP6127814 B2 JP 6127814B2 JP 2013159864 A JP2013159864 A JP 2013159864A JP 2013159864 A JP2013159864 A JP 2013159864A JP 6127814 B2 JP6127814 B2 JP 6127814B2
Authority
JP
Japan
Prior art keywords
transmission line
differential transmission
line pair
head units
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013159864A
Other languages
Japanese (ja)
Other versions
JP2015030144A (en
Inventor
鈴木 克明
克明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2013159864A priority Critical patent/JP6127814B2/en
Publication of JP2015030144A publication Critical patent/JP2015030144A/en
Application granted granted Critical
Publication of JP6127814B2 publication Critical patent/JP6127814B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、液体を吐出する液体吐出装置に関する。   The present invention relates to a liquid ejection device that ejects liquid.

特許文献1には、所定数のノズル群を持つヘッドユニットを複数個有するフルライン記録ヘッドと、この記録ヘッドを駆動するヘッドドライバとを備えたライン式の記録装置(液体吐出装置)が開示されている。この記録装置において、ヘッドドライバと記録ヘッドとの間のデータ伝送には、LVDS(Low Voltage Differential Signaling)技術が利用されている。LVDS技術は、LVDSライン(差動伝送線対)と、LVDSラインの受信端側に接続された終端抵抗とを用い、LVDSラインの送信端側から送信された差動電流により終端抵抗の両端に電圧を生じさせることでデータを伝送する技術である。   Patent Document 1 discloses a line type recording apparatus (liquid ejection apparatus) including a full line recording head having a plurality of head units each having a predetermined number of nozzle groups and a head driver for driving the recording head. ing. In this recording apparatus, LVDS (Low Voltage Differential Signaling) technology is used for data transmission between the head driver and the recording head. The LVDS technology uses an LVDS line (differential transmission line pair) and a terminating resistor connected to the receiving end side of the LVDS line, and the differential current transmitted from the transmitting end side of the LVDS line is connected to both ends of the terminating resistor. This is a technique for transmitting data by generating a voltage.

特許文献1の記録装置では、記録ヘッドの各ヘッドユニットは、互いに並列接続されたLVDSレシーバを有している。そして、ヘッドドライバに接続されたLVDSトランシーバから送信されたシリアル信号(差動信号)を、LVDSラインを介して各ヘッドユニットのLVDSレシーバで受信可能にされている。   In the recording apparatus of Patent Document 1, each head unit of the recording head has an LVDS receiver connected in parallel to each other. The serial signal (differential signal) transmitted from the LVDS transceiver connected to the head driver can be received by the LVDS receiver of each head unit via the LVDS line.

また、特許文献1には、LVDSの構成として、単一終端構成と複数接続とが開示されている。単一終端構成は、LVDSトランシーバを一端に設置し、もう一方の端部に向かってLVDSレシーバを接続し、最終端に終端抵抗を設置する構成である。複数接続は、両端に終端抵抗を配置し、LVDSトランシーバ、及びLVDSレシーバをその間に配置する構成である。   Patent Document 1 discloses a single termination configuration and a plurality of connections as an LVDS configuration. In the single termination configuration, an LVDS transceiver is installed at one end, an LVDS receiver is connected toward the other end, and a termination resistor is installed at the final end. The multiple connection is a configuration in which termination resistors are arranged at both ends, and an LVDS transceiver and an LVDS receiver are arranged therebetween.

特開2008−100483号公報JP 2008-1000048 A

ここで、1つの記録ヘッドを、記録媒体の搬送方向と交差する方向に走査しながら記録を行う所謂シリアル式の記録装置が知られている。このシリアル式の記録装置においても、この記録ヘッドとヘッドドライバとの間のデータ転送にLVDS技術を利用したものがある。この場合、上述のLVDSレシーバと終端抵抗とがこの1つの記録ヘッドに対して設けられることになる。   Here, a so-called serial type recording apparatus that performs recording while scanning one recording head in a direction intersecting the conveyance direction of the recording medium is known. Some of these serial recording apparatuses also use LVDS technology for data transfer between the recording head and the head driver. In this case, the above-described LVDS receiver and termination resistor are provided for this one recording head.

ところで、製造コストの削減等の観点から、複数のシリアル式の記録装置の記録ヘッドを、ライン式の記録装置の記録ヘッドの各ヘッドユニットなどに流用することが望まれる。しかしながら、複数のシリアル式の記録装置の記録ヘッドを、ライン式の記録装置の記録ヘッドのヘッドユニットなどに流用すると、ヘッドユニットそれぞれに対して終端抵抗が設けられることになるので、LVDSラインには複数の終端抵抗が並列接続されることになる。その結果、終端抵抗の両端に生じる電圧レベルの低下等の問題が生じることで、各ヘッドユニットのLVDSレシーバにおいて差動信号を正常に受信できなくなる虞がある。   By the way, from the viewpoint of reducing the manufacturing cost or the like, it is desired to divert the recording heads of a plurality of serial type recording apparatuses to the head units of the recording heads of the line type recording apparatus. However, if the recording heads of a plurality of serial type recording devices are diverted to the head unit of the recording head of the line type recording device, a termination resistor is provided for each head unit. A plurality of termination resistors are connected in parallel. As a result, problems such as a decrease in voltage level occurring at both ends of the termination resistor may occur, and the LVDS receiver of each head unit may not be able to receive differential signals normally.

そこで、本発明の目的は、終端抵抗を有する複数のヘッドユニットにおいて、正常に差動信号を受信することが可能な、液体吐出装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid ejection apparatus that can normally receive differential signals in a plurality of head units having termination resistors.

上記の課題を解決するために、本発明の液体吐出装置は、液体を吐出するための液体吐出部と、前記液体吐出部による液体の吐出を制御するための信号である吐出信号を含む差動信号を受信するための制御回路とを有する複数のヘッドユニットと、前記差動信号を送信するための送信手段と、前記送信手段と前記複数のヘッドユニットそれぞれの前記制御回路とを接続するものであって、前記送信手段から送信される前記差動信号を前記複数のヘッドユニットそれぞれの前記制御回路に伝送するための1対の伝送線である差動伝送線対と、前記送信手段から送信される前記差動信号を増幅するための増幅回路とを備え、前記差動伝送線対は、前記送信手段に接続された共通差動伝送線対と、前記共通差動伝送線対と前記複数のヘッドユニットそれぞれの前記制御回路とを接続するものであり、互いに前記共通差動伝送線対に対して並列に接続された複数の個別差動伝送線対とを有しており、前記増幅回路は、前記共通差動伝送線対における前記複数の個別差動伝送線対が接続されている位置よりも前記送信手段側の位置に設けられ、前記送信手段から送信される前記差動信号を増幅して前記複数のヘッドユニットそれぞれの前記制御回路に供給するためのものであり、前記複数のヘッドユニットそれぞれの前記制御回路は、前記個別差動伝送線対の間に接続される終端抵抗を有しており、前記終端抵抗間の電圧を検出することで、前記差動信号を受信することを特徴とする。   In order to solve the above problems, a liquid ejection apparatus according to the present invention includes a liquid ejection section for ejecting liquid and a differential including an ejection signal that is a signal for controlling ejection of liquid by the liquid ejection section. A plurality of head units each having a control circuit for receiving a signal; a transmission unit for transmitting the differential signal; and the transmission unit and the control circuits of each of the plurality of head units. A differential transmission line pair which is a pair of transmission lines for transmitting the differential signal transmitted from the transmission means to the control circuit of each of the plurality of head units, and transmitted from the transmission means. An amplification circuit for amplifying the differential signal, wherein the differential transmission line pair includes a common differential transmission line pair connected to the transmission means, the common differential transmission line pair, and the plurality of differential transmission line pairs. Head unit Each of the control circuits is connected to each other, and has a plurality of individual differential transmission line pairs connected in parallel to the common differential transmission line pair. The common differential transmission line pair is provided at a position closer to the transmission means than the position where the plurality of individual differential transmission line pairs are connected, and amplifies the differential signal transmitted from the transmission means. Each of the plurality of head units is supplied to the control circuit, and each of the plurality of head units has a termination resistor connected between the pair of individual differential transmission lines. The differential signal is received by detecting a voltage between the termination resistors.

本発明によると、増幅回路により差動信号が増幅されるため、終端抵抗の両端に生じる電圧レベルを大きくすることができる。その結果、複数のヘッドユニットそれぞれの制御回路において、正常に差動信号を受信することができる。   According to the present invention, since the differential signal is amplified by the amplifier circuit, the voltage level generated at both ends of the termination resistor can be increased. As a result, the differential signals can be normally received in the control circuits of the plurality of head units.

インクジェットプリンタの概略側面図である。It is a schematic side view of an inkjet printer. インクジェットヘッドの構成を示す平面図である。It is a top view which shows the structure of an inkjet head. ヘッドユニットの流路を示す部分断面図である。It is a fragmentary sectional view showing a channel of a head unit. インクジェットプリンタの電気構成図である。It is an electrical block diagram of an inkjet printer. ドライバICの回路構成図である。It is a circuit block diagram of driver IC. 制御装置とドライバICとの接続構成を示す図である。It is a figure which shows the connection structure of a control apparatus and driver IC. (a)は増幅回路を設けていない場合のドライバICで受信される差動信号の波形を示す図であり、(b)は増幅回路を設けた場合のドライバICで受信される差動信号の波形を示す図である。(A) is a figure which shows the waveform of the differential signal received by the driver IC when the amplifier circuit is not provided, and (b) is the differential signal received by the driver IC when the amplifier circuit is provided. It is a figure which shows a waveform. 増幅回路のLVDSドライバの回路図である。It is a circuit diagram of the LVDS driver of an amplifier circuit. 変形例に係る、増幅回路とドライバICとの接続構成を示す図である。It is a figure which shows the connection structure of the amplifier circuit and driver IC based on a modification. 変形例に係る、ドライバICで受信される差動信号の波形を示す図である。It is a figure which shows the waveform of the differential signal received with driver IC based on a modification.

本発明の好適な実施形態に係るインクジェットプリンタ101(以下、プリンタ101)の概略構成について説明する。   A schematic configuration of an inkjet printer 101 (hereinafter, printer 101) according to a preferred embodiment of the present invention will be described.

図1に示すように、プリンタ101は、直方体形状の筐体11を有する。筐体11の天板上部には、排紙部15が設けられている。筐体11の内部空間には、インクジェットヘッド(以下、ヘッド1)、用紙センサ5、プラテン9、給紙トレイ10、搬送機構30、制御装置100等が収容されている。筐体11の内部空間には、給紙トレイ10から排紙部15に向けて、図1に示す矢印に沿って、記録媒体である用紙Pが搬送される搬送経路が形成されている。また、また、筐体11内には、ヘッド1と所定の位置関係で、カートリッジ(不図示)が配置されている。カートリッジは、ヘッド1にチューブ(不図示)及びポンプ(不図示)を介して接続されている。このポンプは、ヘッド1にインクを強制的に送るとき(すなわち、パージ時や液体の初期導入時)に駆動される。これ以外は停止状態にあり、ポンプはヘッド1へのインク供給を妨げない。   As illustrated in FIG. 1, the printer 101 includes a rectangular parallelepiped housing 11. A paper discharge unit 15 is provided on the top plate of the housing 11. An ink jet head (hereinafter, head 1), a paper sensor 5, a platen 9, a paper feed tray 10, a transport mechanism 30, a control device 100, and the like are accommodated in the internal space of the housing 11. In the internal space of the housing 11, a conveyance path for conveying the paper P, which is a recording medium, is formed along the arrow shown in FIG. Further, a cartridge (not shown) is disposed in the housing 11 in a predetermined positional relationship with the head 1. The cartridge is connected to the head 1 via a tube (not shown) and a pump (not shown). This pump is driven when ink is forcibly sent to the head 1 (that is, when purging or initial introduction of liquid). Other than this, the pump is in a stopped state, and the pump does not disturb the ink supply to the head 1.

ヘッド1は、図2に示すように、搬送方向(副走査方向)に沿って隣接配置された、主走査方向に長尺な2つのヘッド基板4と、6つのヘッドユニット3とを含む。本実施形態においては、6つのヘッドユニット3は、互いに離隔しつつ主走査方向に千鳥状に配列されている。具体的には、6つのヘッドユニット3は、2つのグループに分けられており、一方のグループに属する3つのヘッドユニット3は搬送方向上流側に配置されたヘッド基板4に設けられ、他方のグループに属する3つのヘッドユニット3は搬送方向下流側に配置されたヘッド基板4に設けられている。そして、同一のヘッド基板4に設けられた3つのヘッドユニット3は、副走査方向において同じ位置に配置されている。各ヘッドユニット3の下面は、複数の吐出口8が開口した吐出面2である。また、プリンタ101は、ヘッド1が固定された状態で記録を行う、ライン式のものである。ヘッド1の具体的な構成については、後に詳述する。   As shown in FIG. 2, the head 1 includes two head substrates 4 elongated in the main scanning direction and six head units 3 that are adjacently disposed along the transport direction (sub-scanning direction). In the present embodiment, the six head units 3 are arranged in a staggered manner in the main scanning direction while being separated from each other. Specifically, the six head units 3 are divided into two groups, and the three head units 3 belonging to one group are provided on the head substrate 4 arranged on the upstream side in the transport direction, and the other group The three head units 3 belonging to are provided on a head substrate 4 arranged on the downstream side in the transport direction. The three head units 3 provided on the same head substrate 4 are arranged at the same position in the sub-scanning direction. The lower surface of each head unit 3 is a discharge surface 2 in which a plurality of discharge ports 8 are opened. The printer 101 is a line type that performs recording with the head 1 fixed. A specific configuration of the head 1 will be described in detail later.

図1に戻って、プラテン9は、平板状の部材であり、ヘッド1と鉛直方向に対向している。プラテン9の上面とヘッド1の吐出面2との間には、画像記録(画像形成)に適した所定の間隙が形成されている。   Returning to FIG. 1, the platen 9 is a flat plate-like member and faces the head 1 in the vertical direction. A predetermined gap suitable for image recording (image formation) is formed between the upper surface of the platen 9 and the ejection surface 2 of the head 1.

用紙センサ5は、ヘッド1よりも、搬送機構30による用紙Pの搬送方向(以下、単に「搬送方向」と称す。)上流側に配置されている。用紙センサ5は、用紙Pの先端を検知し、検知信号を制御装置100に送信する。   The paper sensor 5 is disposed upstream of the head 1 in the transport direction of the paper P by the transport mechanism 30 (hereinafter simply referred to as “transport direction”). The paper sensor 5 detects the leading edge of the paper P and transmits a detection signal to the control device 100.

給紙トレイ10は、上面が開口した箱であり、筐体11に対して着脱可能である。給紙トレイ10は、複数の用紙Pを収容可能である。   The paper feed tray 10 is a box having an open top surface and is detachable from the housing 11. The paper feed tray 10 can accommodate a plurality of papers P.

搬送機構30は、ピックアップローラ31、ニップローラ対32〜36を含む。ピックアップローラ31は、制御装置100による制御の下、給紙モータ6M(図4参照)の駆動により回転し、給紙トレイ10内で最も上方にある用紙Pを送り出す。ニップローラ対32〜36は、搬送経路に沿って、搬送方向上流側からこの順で配置されている。各ニップローラ対32〜36のうちの一方のローラは、制御装置100による制御の下、搬送モータ7M(図4参照)の駆動により回転する駆動ローラである。他方のローラは、上記駆動ローラの回転に伴って回転する従動ローラである。   The transport mechanism 30 includes a pickup roller 31 and nip roller pairs 32 to 36. Under the control of the control device 100, the pickup roller 31 rotates by driving a paper feed motor 6 </ b> M (see FIG. 4), and sends out the uppermost paper P in the paper feed tray 10. The nip roller pairs 32 to 36 are arranged in this order from the upstream side in the transport direction along the transport path. One roller of each of the nip roller pairs 32 to 36 is a driving roller that is rotated by driving of the transport motor 7M (see FIG. 4) under the control of the control device 100. The other roller is a driven roller that rotates as the drive roller rotates.

制御装置100による制御の下、ピックアップローラ31により給紙トレイ10から送り出された用紙Pは、ニップローラ対32〜36に挟持されつつ、搬送方向に沿って搬送される。用紙Pがプラテン9の上面に支持されつつ各ヘッドユニット3の真下を通過する際に、制御装置100の制御により、吐出口8(図2参照)から用紙Pの表面に向けてブラックインクが吐出される。吐出口8からのインク吐出動作は、用紙センサ5から送信された検知信号に基づいて行われる。画像が形成された用紙Pは、筐体11上部に形成された開口から排紙部15に排出される。   Under the control of the control device 100, the paper P sent out from the paper feed tray 10 by the pickup roller 31 is transported along the transport direction while being sandwiched between the nip roller pairs 32 to 36. When the paper P passes underneath each head unit 3 while being supported on the upper surface of the platen 9, black ink is discharged from the discharge port 8 (see FIG. 2) toward the surface of the paper P under the control of the control device 100. Is done. The ink ejection operation from the ejection port 8 is performed based on the detection signal transmitted from the paper sensor 5. The paper P on which the image is formed is discharged to the paper discharge unit 15 through the opening formed in the upper portion of the housing 11.

次いで、図2及び図3を参照し、ヘッド1の具体的な構成について説明する。なお、図2では、各ヘッドユニット3と制御装置100との接続構成も示している。   Next, a specific configuration of the head 1 will be described with reference to FIGS. 2 and 3. FIG. 2 also shows a connection configuration between each head unit 3 and the control device 100.

6つのヘッドユニット3それぞれは、用紙Pの搬送方向と交差する方向に走査しながら記録を行う所謂シリアル式のインクジェットプリンタに用いられるインクジェットヘッド(記録ヘッド)である。6つのヘッドユニット3は、互いに同じ構成を有しており、図3に示すように、それぞれ、流路ユニット20、アクチュエータユニット24、2つのドライバIC25(25a,25b)(図2参照)、及びリザーバユニット(不図示)を含んでいる。リザーバユニットには、インクを一時的に貯留するリザーバを含む共通の液体流路が形成されており、カートリッジからインクが供給される。   Each of the six head units 3 is an ink-jet head (recording head) used in a so-called serial-type ink-jet printer that performs recording while scanning in a direction crossing the transport direction of the paper P. The six head units 3 have the same configuration as each other. As shown in FIG. 3, the flow path unit 20, the actuator unit 24, the two driver ICs 25 (25a, 25b) (see FIG. 2), and A reservoir unit (not shown) is included. The reservoir unit is formed with a common liquid flow path including a reservoir for temporarily storing ink, and ink is supplied from the cartridge.

流路ユニット20は、4枚の金属プレート20a,20b,20c,20dが積層された構造を有し、その内部にインク流路が形成されている。当該インク流路は、1のマニホールド流路21、及び、マニホールド流路21から分岐した複数の個別流路22を含む。個別流路22は、吐出口8毎に設けられており、マニホールド流路21の出口から圧力室23を介して吐出口8に至る。流路ユニット20の下面には複数の吐出口8が開口している。これら複数の吐出口8は、それぞれ主走査方向に延在し、且つ、副走査方向に並ぶ、複数の吐出口列を構成している。複数の圧力室23は、複数の吐出口8にそれぞれ連通している。リザーバユニットからマニホールド流路21に供給されたインクは、個別流路22を通って、吐出口8から吐出される。   The flow path unit 20 has a structure in which four metal plates 20a, 20b, 20c, and 20d are laminated, and an ink flow path is formed therein. The ink flow path includes one manifold flow path 21 and a plurality of individual flow paths 22 branched from the manifold flow path 21. The individual flow path 22 is provided for each discharge port 8, and reaches from the outlet of the manifold flow path 21 to the discharge port 8 via the pressure chamber 23. A plurality of discharge ports 8 are opened on the lower surface of the flow path unit 20. The plurality of ejection ports 8 constitute a plurality of ejection port arrays that extend in the main scanning direction and are arranged in the sub scanning direction. The plurality of pressure chambers 23 communicate with the plurality of discharge ports 8, respectively. The ink supplied from the reservoir unit to the manifold channel 21 is ejected from the ejection port 8 through the individual channel 22.

アクチュエータユニット24は、複数の圧力室23を覆うように流路ユニット20の上面に配置された振動板26と、この振動板26の上面に、複数の圧力室23と対向するように配置された圧電層27と、圧電層27の上面に配置された複数の個別電極28とを備えている。   The actuator unit 24 is disposed on the upper surface of the flow path unit 20 so as to cover the plurality of pressure chambers 23, and is disposed on the upper surface of the vibration plate 26 so as to face the plurality of pressure chambers 23. A piezoelectric layer 27 and a plurality of individual electrodes 28 disposed on the upper surface of the piezoelectric layer 27 are provided.

振動板26は、平面視で略矩形状の金属板である。この振動板26は、複数の圧力室23を覆った状態で流路ユニット20に接合されている。また、導電性を有する振動板26の上面は、圧電層27の下面側に配置されることによって、上面の複数の個別電極28との間で圧電層27に厚み方向の電界を生じさせる、共通電極を兼ねている。この共通電極としての振動板26は、ドライバIC25のグランドに接続されて、常にグランド電位に保持される。   The diaphragm 26 is a substantially rectangular metal plate in plan view. The diaphragm 26 is joined to the flow path unit 20 in a state of covering the plurality of pressure chambers 23. In addition, the upper surface of the conductive diaphragm 26 is disposed on the lower surface side of the piezoelectric layer 27, thereby generating an electric field in the thickness direction in the piezoelectric layer 27 between the plurality of individual electrodes 28 on the upper surface. Also serves as an electrode. The diaphragm 26 as the common electrode is connected to the ground of the driver IC 25 and is always held at the ground potential.

圧電層27は、チタン酸鉛とジルコン酸鉛との固溶体であり強誘電体であるチタン酸ジルコン酸鉛(PZT)を主成分とする圧電材料からなる。この圧電層27は、振動板26の上面において、複数の圧力室23に跨って連続的に形成されている。また、この圧電層27は、少なくとも圧力室23と対向する領域において厚み方向に分極されている。   The piezoelectric layer 27 is made of a piezoelectric material mainly composed of lead zirconate titanate (PZT), which is a solid solution of lead titanate and lead zirconate and is a ferroelectric substance. The piezoelectric layer 27 is continuously formed across the plurality of pressure chambers 23 on the upper surface of the diaphragm 26. The piezoelectric layer 27 is polarized in the thickness direction at least in a region facing the pressure chamber 23.

圧電層27の上面の、複数の圧力室23と対向する領域には、複数の個別電極28がそれぞれ配置されている。複数の個別電極28は、圧電層27の上面に固定され、複数の圧力室23のそれぞれと対向している。   A plurality of individual electrodes 28 are respectively disposed in regions on the upper surface of the piezoelectric layer 27 facing the plurality of pressure chambers 23. The plurality of individual electrodes 28 are fixed to the upper surface of the piezoelectric layer 27 and face each of the plurality of pressure chambers 23.

アクチュエータユニット24は、フレキシブルプリント基板(FPC)に実装された2つのドライバIC25(25a,25b)に接続されている。さらに、この2つのドライバIC25は、制御装置100と接続されている。後ほど詳述するが、2つのドライバIC25は、制御装置100から送信される各種信号(CLK、FIRE、及びSIN:各信号の詳細については後述)に基づいて生成した、パルス状の駆動波形を有する駆動信号を、アクチュエータユニット24の複数の個別電極28にそれぞれ供給する。つまり、駆動波形に応じて、個別電極28の電位を、パルス高さに相当する所定の駆動電位とグランド電位の間で切り換える。尚、2つのドライバIC25の間で、駆動対象の個別電極28は当然ながら異なっており、一方のドライバIC25aは、アクチュエータユニット24の複数の個別電極28のうちの一部に接続され、他方のドライバIC25bが、残りの個別電極28に接続されている。   The actuator unit 24 is connected to two driver ICs 25 (25a, 25b) mounted on a flexible printed circuit board (FPC). Further, the two driver ICs 25 are connected to the control device 100. As will be described in detail later, the two driver ICs 25 have pulse-shaped drive waveforms generated based on various signals (CLK, FIRE, and SIN: details of each signal will be described later) transmitted from the control device 100. A drive signal is supplied to each of the plurality of individual electrodes 28 of the actuator unit 24. That is, the potential of the individual electrode 28 is switched between a predetermined drive potential corresponding to the pulse height and the ground potential according to the drive waveform. Of course, the individual electrodes 28 to be driven are different between the two driver ICs 25. One driver IC 25a is connected to a part of the plurality of individual electrodes 28 of the actuator unit 24, and the other driver IC 25a. IC 25 b is connected to the remaining individual electrode 28.

次に、インク吐出時におけるアクチュエータユニット24の作用について説明する。ある個別電極28に対してドライバIC25から駆動信号が供給され、個別電極28に駆動電位が付与されたときには、この駆動電位が付与された個別電極28とグランド電位に保持されている共通電極としての振動板26との間に電位差が生じ、個別電極28と振動板26の間に挟まれた圧電層27に厚み方向の電界が作用する。この電界の方向は圧電層27の分極方向と平行であるから、圧電層27の活性部が厚み方向と直交する面方向に収縮する。ここで、圧電層27の下側の振動板26は流路ユニット20の上面に固定されているため、この振動板26の上面に位置する圧電層27が面方向に収縮するのに伴って、振動板26の圧力室23を覆う部分が圧力室23側に凸となるように変形する(ユニモルフ変形)。このとき、圧力室23内の容積が減少するために圧力室23内のインク圧力が上昇し、この圧力室23に連通する吐出口8からインクが吐出される。本実施形態においては、アクチュエータユニット24が本発明の液体吐出部に相当し、ドライバIC25が本発明の制御回路に相当する。   Next, the operation of the actuator unit 24 during ink ejection will be described. When a drive signal is supplied from a driver IC 25 to a certain individual electrode 28 and a driving potential is applied to the individual electrode 28, the individual electrode 28 is applied as a common electrode held at the ground potential. A potential difference is generated between the diaphragm 26 and an electric field in the thickness direction acts on the piezoelectric layer 27 sandwiched between the individual electrode 28 and the diaphragm 26. Since the direction of the electric field is parallel to the polarization direction of the piezoelectric layer 27, the active portion of the piezoelectric layer 27 contracts in the plane direction perpendicular to the thickness direction. Here, since the lower diaphragm 26 of the piezoelectric layer 27 is fixed to the upper surface of the flow path unit 20, as the piezoelectric layer 27 positioned on the upper surface of the diaphragm 26 contracts in the surface direction, The portion of the diaphragm 26 that covers the pressure chamber 23 is deformed so as to protrude toward the pressure chamber 23 (unimorph deformation). At this time, since the volume in the pressure chamber 23 decreases, the ink pressure in the pressure chamber 23 rises, and ink is ejected from the ejection port 8 communicating with the pressure chamber 23. In the present embodiment, the actuator unit 24 corresponds to the liquid discharge unit of the present invention, and the driver IC 25 corresponds to the control circuit of the present invention.

なお、本実施形態のプリンタ101は、多階調表現を可能にして高画質の画像記録を実現するために、各吐出口8から吐出させる液滴のサイズ(液滴体積)を、3種類の中から選択できるようになっている。つまり、1つの吐出口8に対して、液滴を吐出しない態様と、液滴体積が異なる3種類の態様の、合計4種類の吐出態様から1つの吐出態様を選択的に取り得るように構成されている。   Note that the printer 101 of the present embodiment has three types of droplet sizes (droplet volumes) ejected from each ejection port 8 in order to realize high-quality image recording by enabling multi-tone expression. You can choose from. That is, one discharge mode can be selectively selected from a total of four types of discharge modes, that is, a mode in which droplets are not discharged to one discharge port 8 and a mode in which three types of droplet volumes are different. Has been.

次いで、図2及び図4を参照し、プリンタ101の電気的構成について説明する。   Next, the electrical configuration of the printer 101 will be described with reference to FIGS.

制御装置100は、図4に示すように、CPU(Central Processing Unit)50、ROM(Read Only Memory)51、RAM(Random Access Memory)52、ASIC(Application Specific Integrated Circuit )53、バス54等を含む。ROM51には、CPU50が実行するプログラム、各種固定データ等が記憶されている。RAM52には、プログラム実行時に必要なデータ(画像データ等)が一時的に記憶される。ASIC53は、ヘッド制御回路55及び搬送制御回路56を含む。また、ASIC53は、入出力I/F(Interface)58を介して、PC(Personal Computer)等の外部装置59とデータ通信可能に接続されている。ヘッド制御回路55は、外部装置59から入力された記録指示(画像データを含む)に基づいて、ドライバIC25を制御する。搬送制御回路56は、外部装置59から入力された記録指示に基づいて、給紙モータ6M及び搬送モータ7Mを制御する。   As shown in FIG. 4, the control device 100 includes a CPU (Central Processing Unit) 50, a ROM (Read Only Memory) 51, a RAM (Random Access Memory) 52, an ASIC (Application Specific Integrated Bus) 54, and the like. . The ROM 51 stores programs executed by the CPU 50, various fixed data, and the like. The RAM 52 temporarily stores data (such as image data) necessary for program execution. The ASIC 53 includes a head control circuit 55 and a transport control circuit 56. The ASIC 53 is connected to an external device 59 such as a PC (Personal Computer) via an input / output I / F (Interface) 58 so that data communication is possible. The head control circuit 55 controls the driver IC 25 based on a recording instruction (including image data) input from the external device 59. The transport control circuit 56 controls the paper feed motor 6M and the transport motor 7M based on the recording instruction input from the external device 59.

ヘッド制御回路55は、制御信号生成回路55a及び制御信号出力回路55bを含む。制御信号生成回路55aは、RAM52に記憶された画像データに基づいて、アクチュエータユニット24を制御するための信号である、FIRE、SIN、CLK等の吐出信号を生成する。FIREは、上述した4種類の吐出態様にそれぞれ対応した4種類の波形データを示す信号である。SINは、ヘッドユニット3の動作を制御するための制御信号であり、具体的には、各吐出口8のそれぞれの吐出周期毎に、FIREの4種類の波形データから1種類の波形データを選択させるための波形データ選択信号である。CLKは、ヘッド制御回路55からドライバIC25へのデータ転送クロックである。なお、吐出周期は、用紙Pに記録される画像の解像度に対応する単位距離だけ用紙Pがヘッド1に対して相対移動するのに要する時間である。   The head control circuit 55 includes a control signal generation circuit 55a and a control signal output circuit 55b. The control signal generation circuit 55 a generates ejection signals such as FIRE, SIN, and CLK that are signals for controlling the actuator unit 24 based on the image data stored in the RAM 52. FIRE is a signal indicating four types of waveform data respectively corresponding to the four types of ejection modes described above. SIN is a control signal for controlling the operation of the head unit 3, and specifically, one type of waveform data is selected from the four types of FIRE waveform data for each discharge cycle of each discharge port 8. It is a waveform data selection signal for making it occur. CLK is a data transfer clock from the head control circuit 55 to the driver IC 25. The ejection cycle is the time required for the paper P to move relative to the head 1 by a unit distance corresponding to the resolution of the image recorded on the paper P.

制御信号出力回路55bは、制御信号生成回路55aで生成されたFIRE、SIN、CLK等の各種信号を各ヘッドユニット3に2つずつ設けられた、合計12個のドライバIC25に出力するためのLVDS送信回路である。ここで、FIRE、及びCLKは、12個のドライバIC25のそれぞれにおいて共通に使用されるものであるから、これらの信号は、制御信号出力回路55bから12個のドライバIC25に共通に入力される共通信号である。これに対して、SINは、制御信号出力回路55bから12個のドライバIC25に個別に入力される信号である。本実施形態においては、制御信号出力回路55bが本発明の送信手段に相当する。   The control signal output circuit 55b outputs a variety of signals such as FIRE, SIN, and CLK generated by the control signal generation circuit 55a to each of the head units 3 and outputs them to a total of twelve driver ICs 25. It is a transmission circuit. Here, since FIRE and CLK are commonly used in each of the twelve driver ICs 25, these signals are commonly input to the twelve driver ICs 25 from the control signal output circuit 55b. Signal. In contrast, SIN is a signal that is individually input to the twelve driver ICs 25 from the control signal output circuit 55b. In the present embodiment, the control signal output circuit 55b corresponds to the transmission means of the present invention.

FIREは、FIRE用信号線40(図2参照)を介して、制御信号出力回路55bから12個のドライバIC25それぞれに出力される。FIRE用信号線40は、制御信号出力回路55bには一本の信号線として接続されているが、12個のドライバIC25に向かう途中で12本の信号線に分岐し、これら12本の信号線が12個のドライバIC25のそれぞれに接続されている。CLKは、FIRE用信号線40と略同様な構成のCLK用信号線45(図5参照。図2では図示略)を介して、制御信号出力回路55bから12個のドライバIC25それぞれに出力される。   The FIRE is output from the control signal output circuit 55b to each of the twelve driver ICs 25 via the FIRE signal line 40 (see FIG. 2). The FIRE signal line 40 is connected to the control signal output circuit 55b as a single signal line, but branches to 12 signal lines on the way to the 12 driver ICs 25, and these 12 signal lines. Are connected to each of the twelve driver ICs 25. CLK is output from the control signal output circuit 55b to each of the twelve driver ICs 25 via a CLK signal line 45 (see FIG. 5; not shown in FIG. 2) having substantially the same configuration as the FIRE signal line 40. .

SINは、SIN用信号線46(図2参照)を介して、制御信号出力回路55bから12個のドライバIC25それぞれに出力される。SIN用信号線46は、制御信号出力回路55bと12個のドライバIC25のそれぞれとを個別に接続するものであり、制御信号出力回路55bには12本の信号線として接続され、これら12本の信号線が12個のドライバIC25のそれぞれに接続されている。   The SIN is output from the control signal output circuit 55b to each of the 12 driver ICs 25 via the SIN signal line 46 (see FIG. 2). The SIN signal line 46 individually connects the control signal output circuit 55b and each of the twelve driver ICs 25, and is connected to the control signal output circuit 55b as twelve signal lines. A signal line is connected to each of the 12 driver ICs 25.

なお、FIRE、SIN、及びCLKは、信号線を介して、パルス状の差動信号として、制御信号出力回路55bから12個のドライバIC25のそれぞれに出力される。即ち、図2では各信号線40,45,46を1本の線で示しているが、これら信号線40,45,46はそれぞれ一対の伝送線で構成されている。図2において、FIREの差動信号はFIRE(+,−)、SINの差動信号はSIN(+,−)、CLKの差動信号はCLK(+,−)と示している。差動方式では、一対の伝送線の一方及び他方の伝送線にそれぞれ逆位相の信号(H信号及びL信号)を入力する。差動方式は、1本の伝送線だけで信号を入力するシングルエンド方式に比べ、ノイズに強く、参照電圧(例えば、1.25V)で小振幅(例えば、差動電圧で300mV)の信号でも伝送することができる。   Note that FIRE, SIN, and CLK are output from the control signal output circuit 55b to each of the twelve driver ICs 25 as pulse-like differential signals via signal lines. That is, in FIG. 2, each signal line 40, 45, 46 is shown by one line, but each of these signal lines 40, 45, 46 is constituted by a pair of transmission lines. In FIG. 2, the FIRE differential signal is indicated as FIRE (+, −), the SIN differential signal is indicated as SIN (+, −), and the CLK differential signal is indicated as CLK (+, −). In the differential method, signals having opposite phases (H signal and L signal) are input to one and the other of the pair of transmission lines. The differential method is more resistant to noise than the single-ended method in which a signal is input with only one transmission line, and even a signal with a reference voltage (for example, 1.25 V) and a small amplitude (for example, a differential voltage of 300 mV). Can be transmitted.

次に、ドライバIC25について図5を参照しつつ詳細に説明する。6つのヘッドユニット3の各々に2つずつ設けられた12個のドライバIC25は、互いに同じ構成であり、それぞれ、図5に示すように、受信回路61a,61b,61c、シフトレジスタ62、ラッチ回路63、マルチプレクサ64、ドライブバッファ65、コマンド検出部66、及びFIRE復元回路67を含む。   Next, the driver IC 25 will be described in detail with reference to FIG. The twelve driver ICs 25 provided in each of the six head units 3 have the same configuration, and as shown in FIG. 5, each of the receiving circuits 61a, 61b, 61c, the shift register 62, and the latch circuit, respectively. 63, a multiplexer 64, a drive buffer 65, a command detection unit 66, and a FIRE restoration circuit 67.

受信回路61a,61b,61cは、それぞれ、FIRE、SIN、及びCLKの差動信号を受信して、シリアルデータに変換する。シフトレジスタ62は、受信回路61bから入力されたSINに係る吐出口8毎のシリアルデータをパラレルデータに変換し、当該パラレルデータを、CLKに同期させて、ラッチ回路63に入力する。ラッチ回路63は、所謂D−フリップフロップであり、シフトレジスタ62から入力されたパラレルデータを、後述のSTRB信号に同期させて、一斉にマルチプレクサ64に入力する。マルチプレクサ64は、ラッチ回路63から入力されたデータに基づいて駆動信号の波形パターンを複数の波形パターンから選択して波形信号を生成し、当該波形信号をドライブバッファ65に入力する。ドライブバッファ65は、マルチプレクサ64から入力された波形信号を増幅して駆動信号を生成し、当該駆動信号をアクチュエータユニット24の個別電極28のそれぞれに入力する。   Receiving circuits 61a, 61b, and 61c receive FIRE, SIN, and CLK differential signals, respectively, and convert them into serial data. The shift register 62 converts the serial data for each ejection port 8 related to the SIN input from the receiving circuit 61b into parallel data, and inputs the parallel data to the latch circuit 63 in synchronization with CLK. The latch circuit 63 is a so-called D-flip-flop, and inputs the parallel data input from the shift register 62 to the multiplexer 64 all at once in synchronization with an STRB signal described later. The multiplexer 64 selects a waveform pattern of the drive signal from a plurality of waveform patterns based on the data input from the latch circuit 63, generates a waveform signal, and inputs the waveform signal to the drive buffer 65. The drive buffer 65 amplifies the waveform signal input from the multiplexer 64 to generate a drive signal, and inputs the drive signal to each individual electrode 28 of the actuator unit 24.

コマンド検出部66は、受信回路61bから入力されたSINに係る吐出口8毎のシリアルデータをパラレルデータに変換するシフトレジスタ66a、及び、シフトレジスタ66aから上記パラレルデータが入力される論理回路66bを含む。論理回路66bには、さらに、SINとは異なる特殊な信号が入力される。論理回路66bは、当該特殊な信号が入力されると、ラッチ回路63に入力されるSTRB信号を出力する。   The command detection unit 66 includes a shift register 66a that converts serial data for each discharge port 8 related to SIN input from the reception circuit 61b into parallel data, and a logic circuit 66b that receives the parallel data from the shift register 66a. Including. Further, a special signal different from SIN is input to the logic circuit 66b. When the special signal is input, the logic circuit 66b outputs the STRB signal input to the latch circuit 63.

FIRE復元回路67は、受信回路61aから入力されたFIREに係るシリアルデータを、CLKに同期させて、駆動信号の波形パターンの数と同じ4つのパラレルデータに変換し、当該パラレルデータをマルチプレクサ64に入力する。   The FIRE restoration circuit 67 converts the serial data related to FIRE input from the reception circuit 61 a into four parallel data that is the same as the number of waveform patterns of the drive signal in synchronization with the CLK, and sends the parallel data to the multiplexer 64. input.

次に、制御装置100とドライバIC25との接続構成について、図6及び図7を参照しつつ説明する。なお、図6では、説明の便宜上、ドライバIC25の構成要素については、受信回路61aのみを図示している。また、以下では、FIREの送受信に係る、制御信号出力回路55bと、12個のドライバIC25との接続構成についてのみ説明する。   Next, a connection configuration between the control device 100 and the driver IC 25 will be described with reference to FIGS. 6 and 7. In FIG. 6, only the receiving circuit 61 a is illustrated as a component of the driver IC 25 for convenience of explanation. In the following, only the connection configuration between the control signal output circuit 55b and the twelve driver ICs 25 related to transmission / reception of FIRE will be described.

FIRE用信号線40は、図6に示すように、制御信号出力回路55bに接続された共通差動伝送線対41と、当該共通差動伝送線対41と12個のドライバIC25それぞれとを接続する12本の個別差動伝送線対42とを含む。12本の個別差動伝送線対42は、共通差動伝送線対41に対して並列に接続されている。   As shown in FIG. 6, the FIRE signal line 40 connects the common differential transmission line pair 41 connected to the control signal output circuit 55b, and the common differential transmission line pair 41 and each of the twelve driver ICs 25. And 12 individual differential transmission line pairs 42. The twelve individual differential transmission line pairs 42 are connected in parallel to the common differential transmission line pair 41.

共通差動伝送線対41は、制御信号出力回路55bに接続された第1共通差動伝送線対41aと、当該第1共通差動伝送線対41aに接続された、上記ヘッドユニット3のグループ数に対応した2つの第2共通差動伝送線対41bとを有している。2つの第2共通差動伝送線対41bそれぞれは、同一のグループに属するヘッドユニット3のドライバIC25に接続された6つの個別差動伝送線対42に対して接続されている。この6つの個別差動伝送線対42は、第2共通差動伝送線対41bに対して順次接続(バス型接続)されている。即ち、6つの個別差動伝送線対42は、それぞれ、第2共通差動伝送線対41bにおける互いに異なる位置(接続点)に接続されている。   The common differential transmission line pair 41 includes a first common differential transmission line pair 41a connected to the control signal output circuit 55b and the group of the head units 3 connected to the first common differential transmission line pair 41a. There are two second common differential transmission line pairs 41b corresponding to the number. Each of the two second common differential transmission line pairs 41b is connected to six individual differential transmission line pairs 42 connected to the driver IC 25 of the head unit 3 belonging to the same group. The six individual differential transmission line pairs 42 are sequentially connected (bus type connection) to the second common differential transmission line pair 41b. That is, the six individual differential transmission line pairs 42 are respectively connected to different positions (connection points) in the second common differential transmission line pair 41b.

また、2つの第2共通差動伝送線対41bそれぞれにおける個別差動伝送線対42が接続されている位置よりも制御信号出力回路55b側の位置には、差動信号を増幅するための増幅回路70が設けられている。この増幅回路70は、2つのヘッド基板4にそれぞれ設けられている。第2共通差動伝送線対41bにおける、第1共通差動伝送線対41aとの接続位置と、増幅回路70が設けられた位置との間に配置される一部の伝送線対は、フレキシブルフラットケーブル(FFC)43上に形成される。増幅回路70については、後で詳細に説明する。   An amplification for amplifying the differential signal is provided at a position closer to the control signal output circuit 55b than a position where the individual differential transmission line pair 42 is connected in each of the two second common differential transmission line pairs 41b. A circuit 70 is provided. The amplifier circuit 70 is provided on each of the two head substrates 4. In the second common differential transmission line pair 41b, some transmission line pairs arranged between the connection position of the first common differential transmission line pair 41a and the position where the amplifier circuit 70 is provided are flexible. It is formed on a flat cable (FFC) 43. The amplifier circuit 70 will be described in detail later.

各ドライバIC25の受信回路61aは、個別差動伝送線対42の間に接続される終端抵抗75と、LVDS受信回路76とを有している。LVDS受信回路76は、終端抵抗75間の電圧差を検出することで、制御信号出力回路55bから出力された差動信号をシリアルデータに変換する。   The reception circuit 61 a of each driver IC 25 includes a termination resistor 75 connected between the individual differential transmission line pair 42 and an LVDS reception circuit 76. The LVDS reception circuit 76 detects the voltage difference between the termination resistors 75, thereby converting the differential signal output from the control signal output circuit 55b into serial data.

ところで、LVDS受信回路76は、所定の参照電圧Vrefを中心とした振幅Vpを有する差動信号を受信することができるように規格されている。そして、制御信号出力回路55bは、FIRE用信号線40に一つの終端抵抗のみが接続されていると仮定したときにおいて、LVDS受信回路76において参照電圧Vrefを中心とした振幅Vpを有する差動信号が受信されるように、差動信号をFIRE用信号線40に出力する。   By the way, the LVDS receiving circuit 76 is standardized so that it can receive a differential signal having an amplitude Vp centered on a predetermined reference voltage Vref. The control signal output circuit 55b is a differential signal having an amplitude Vp centered on the reference voltage Vref in the LVDS receiving circuit 76, assuming that only one termination resistor is connected to the FIRE signal line 40. The differential signal is output to the FIRE signal line 40 so as to be received.

ここで、上述したように、本実施形態においては、FIRE用信号線40の個別差動伝送線対42それぞれの間には終端抵抗75が接続されている。即ち、制御信号出力回路55bに対して複数の終端抵抗75が並列に接続されている。このため、制御信号出力回路55bから出力された差動信号は、当該複数の終端抵抗により信号電圧が分圧されることになるので、図7(a)に示すように、各LVDS受信回路76において受信される差動信号の中心電圧Vcの電圧レベルは参照電圧Vrefよりも低く、且つ、当該差動信号の振幅Vnも振幅Vpよりも小さくなる。このため、各LVDS受信回路76において差動信号を正常に受信することができない。加えて、制御信号出力回路55bから出力された差動信号は、比較的長いFFC43上に形成された伝送線対を経た後に、個別差動伝送線対42を経てドライバIC25に出力される。このように制御信号出力回路55bからドライバIC25までの差動信号の伝送経路が長い場合、図7(a)に示すように、ノイズ等により差動信号の波形が乱れる場合がある。   Here, as described above, in this embodiment, the termination resistor 75 is connected between each of the individual differential transmission line pairs 42 of the FIRE signal line 40. That is, a plurality of termination resistors 75 are connected in parallel to the control signal output circuit 55b. For this reason, the signal voltage of the differential signal output from the control signal output circuit 55b is divided by the plurality of termination resistors. Therefore, as shown in FIG. The voltage level of the center voltage Vc of the differential signal received at 1 is lower than the reference voltage Vref, and the amplitude Vn of the differential signal is also smaller than the amplitude Vp. For this reason, each LVDS receiving circuit 76 cannot normally receive the differential signal. In addition, the differential signal output from the control signal output circuit 55b is output to the driver IC 25 through the individual differential transmission line pair 42 after passing through the transmission line pair formed on the relatively long FFC 43. When the differential signal transmission path from the control signal output circuit 55b to the driver IC 25 is long as described above, the waveform of the differential signal may be disturbed by noise or the like as shown in FIG.

そこで、本実施形態においては、増幅回路70が、制御信号出力回路55bから出力された差動信号を増幅して複数のヘッドユニット3それぞれの受信回路61aに供給するように構成されている。そして、増幅回路70は、各第2共通差動伝送線対41bにおける、FFC43上に形成された伝送線対よりも、個別差動伝送線対42との接続位置側に設けられている。   Therefore, in the present embodiment, the amplifier circuit 70 is configured to amplify the differential signal output from the control signal output circuit 55b and supply it to the receiving circuits 61a of the plurality of head units 3. And the amplifier circuit 70 is provided in the connection position side with the separate differential transmission line pair 42 rather than the transmission line pair formed on FFC43 in each 2nd common differential transmission line pair 41b.

増幅回路70は、図6に示すように、第2共通差動伝送線対41bの間に接続される終端抵抗71と、LVDSドライバ72とを含むLVDSバッファ(差動増幅回路)である。LVDSドライバ72は、図8に示すように、入力端子72a,72b、出力端子72c,72d、トランジスタM1〜M4、及びバイアス回路73,74を含む。入力端子72a,72bには、制御信号出力回路55bから出力されて、第2共通差動伝送線対41bの一方及び他方の伝送線を伝送する第1信号Vin1及び第2信号Vin2が入力される。バイアス回路73,74それぞれは、バイアス電圧を印加するための回路である。バイアス回路73は高電位側に配置され、バイアス電圧Vbias_Hを生成する。バイアス回路74は低電位側に配置され、バイアス電圧Vbias_Lを生成する。   As shown in FIG. 6, the amplifier circuit 70 is an LVDS buffer (differential amplifier circuit) including a termination resistor 71 connected between the second common differential transmission line pair 41b and an LVDS driver 72. As shown in FIG. 8, the LVDS driver 72 includes input terminals 72a and 72b, output terminals 72c and 72d, transistors M1 to M4, and bias circuits 73 and 74. A first signal Vin1 and a second signal Vin2 that are output from the control signal output circuit 55b and transmitted through one and the other transmission lines of the second common differential transmission line pair 41b are input to the input terminals 72a and 72b. . Each of the bias circuits 73 and 74 is a circuit for applying a bias voltage. The bias circuit 73 is disposed on the high potential side and generates a bias voltage Vbias_H. The bias circuit 74 is disposed on the low potential side and generates a bias voltage Vbias_L.

バイアス回路73及びバイアス回路74の間には、トランジスタM1及びトランジスタM2からなる直列回路、及びトランジスタM3及びトランジスタM4からなる直列回路が、互いに並列に接続されている。トランジスタM1及びトランジスタM3はPMOSトランジスタであり、トランジスタM2及びトランジスタM4はNMOSトランジスタである。また、トランジスタM1及びトランジスタM2それぞれのゲートは入力端子72aに接続されており、トランジスタM3及びトランジスタM4それぞれのゲートは入力端子72bに接続されている。トランジスタM1及びトランジスタM2の接続点は出力端子72cに接続され、トランジスタM3及びトランジスタM4の接続点は出力端子72cに接続されている。   Between the bias circuit 73 and the bias circuit 74, a series circuit composed of the transistors M1 and M2 and a series circuit composed of the transistors M3 and M4 are connected in parallel to each other. The transistors M1 and M3 are PMOS transistors, and the transistors M2 and M4 are NMOS transistors. The gates of the transistors M1 and M2 are connected to the input terminal 72a, and the gates of the transistors M3 and M4 are connected to the input terminal 72b. A connection point between the transistors M1 and M2 is connected to the output terminal 72c, and a connection point between the transistors M3 and M4 is connected to the output terminal 72c.

以上の構成において、入力端子72aに入力される第1信号Vin1がハイレベル(H信号)であり、入力端子72bに入力される第2信号Vin2がローレベル(L信号)であると、トランジスタM2及びトランジスタM3がON状態となり、出力端子72dから各ドライバIC25の受信回路61aの終端抵抗75を経て出力端子72dに戻る方向に電流が流れる。これに対して、入力端子72aに入力される第1信号Vin1がローレベルであり、入力端子72bに入力される第2信号Vin2がハイレベルであると、トランジスタM1及びトランジスタM4がON状態となり、出力端子72cから各ドライバIC25の受信回路61aの終端抵抗75を経て出力端子72dに戻る方向に電流が流れる。これにより、終端抵抗75の両端において、差動信号が生成されることになる。   In the above configuration, when the first signal Vin1 input to the input terminal 72a is at a high level (H signal) and the second signal Vin2 input to the input terminal 72b is at a low level (L signal), the transistor M2 Then, the transistor M3 is turned on, and a current flows in a direction returning from the output terminal 72d to the output terminal 72d through the terminating resistor 75 of the receiving circuit 61a of each driver IC 25. On the other hand, when the first signal Vin1 input to the input terminal 72a is at a low level and the second signal Vin2 input to the input terminal 72b is at a high level, the transistors M1 and M4 are turned on. A current flows in a direction returning from the output terminal 72c to the output terminal 72d through the terminating resistor 75 of the receiving circuit 61a of each driver IC 25. As a result, a differential signal is generated at both ends of the termination resistor 75.

次に、バイアス回路73において生成されるバイアス電圧Vbias_H、及びバイアス回路74において生成されるバイアス電圧Vbias_Lの最適化条件について説明する。   Next, optimization conditions for the bias voltage Vbias_H generated in the bias circuit 73 and the bias voltage Vbias_L generated in the bias circuit 74 will be described.

上述したように、LVDS受信回路76は、参照電圧Vrefを中心とした振幅Vpを有する差動信号を受信することができるように規格されている。従って、増幅回路70は、各LVDS受信回路76において受信される差動信号が参照電圧Vrefを中心とした振幅Vpを有する差動信号となるように、制御信号出力回路55bから出力された差動信号を増幅する、即ち、増幅回路70の出力端子72c,72dから出力される差動信号の参照電圧Vref_O、及び振幅Vp_Oを最適化すればよい。参照電圧Vref_O、及び振幅Vp_Oの最適化条件は、増幅回路70の出力抵抗及び終端抵抗75の合成抵抗の関係に基づき、下記の式1及び式2により算出することができる。   As described above, the LVDS receiver circuit 76 is standardized so that it can receive a differential signal having an amplitude Vp centered on the reference voltage Vref. Therefore, the amplifier circuit 70 outputs the differential signal output from the control signal output circuit 55b so that the differential signal received by each LVDS receiver circuit 76 becomes a differential signal having an amplitude Vp centered on the reference voltage Vref. The signal may be amplified, that is, the reference voltage Vref_O and the amplitude Vp_O of the differential signal output from the output terminals 72c and 72d of the amplifier circuit 70 may be optimized. The optimization conditions for the reference voltage Vref_O and the amplitude Vp_O can be calculated by the following equations 1 and 2 based on the relationship between the output resistance of the amplifier circuit 70 and the combined resistance of the termination resistor 75.

Vref_O=Vref×(Rout+Rt/n)/(Rt/n)・・・式1
Vp_O=Vp×(Rout+Rt/n)/(Rt/n)・・・式2
Vref_O = Vref × (Rout + Rt / n) / (Rt / n) Equation 1
Vp_O = Vp × (Rout + Rt / n) / (Rt / n) Equation 2

ここで、Routは増幅回路70の出力抵抗である。
Rtは、各終端抵抗75の抵抗値である。
nは、同一のグループに属するヘッドユニット3のドライバIC25の数(終端抵抗75の並列数)である。
Here, Rout is an output resistance of the amplifier circuit 70.
Rt is the resistance value of each termination resistor 75.
n is the number of driver ICs 25 of the head unit 3 belonging to the same group (the number of parallel termination resistors 75).

そして、バイアス電圧Vbias_H、及びバイアス電圧Vbias_Lの最適化条件は、上記式1及び式2により算出された参照電圧Vref_O及び振幅Vp_Oを用いて、下記式3及び式4により算出することができる。   The optimization conditions for the bias voltage Vbias_H and the bias voltage Vbias_L can be calculated by the following expressions 3 and 4 using the reference voltage Vref_O and the amplitude Vp_O calculated by the expressions 1 and 2.

Vbias_H=Vref_O+Vp_O/2・・・式3
Vbias_L=Vref_O―Vp_O/2・・・式4
Vbias_H = Vref_O + Vp_O / 2 Equation 3
Vbias_L = Vref_O-Vp_O / 2 Equation 4

以上のようにして算出された、バイアス電圧Vbias_H、及びバイアス電圧Vbias_Lをバイアス回路73,74において生成することで、各ヘッドユニット3それぞれのドライバIC25の終端抵抗75の両端に生じる電圧の電圧レベルを、複数のヘッドユニット3に対して1つの終端抵抗75のみがFIRE用信号線40の間に接続されていると仮定したときの当該終端抵抗75の両断に生じる電圧の電圧レベルと同じにすることができる。即ち、図7(b)に示すように、各LVDS受信回路76において受信される差動信号を、参照電圧Vrefを中心とした振幅Vpを有する差動信号とすることができる。これにより、各LVDS受信回路76において、制御信号出力回路55bから出力された差動信号を正常に受信することが可能となる。また、増幅回路70は、各第2共通差動伝送線対41bにおける、FFC43上に形成された伝送線対よりも、個別差動伝送線対42との接続位置側に設けられている。従って、制御信号出力回路55bから出力された差動信号が、FFC43上に形成された伝送線対を伝送される際にその波形が乱れたとしても、増幅回路70において波形を整えることができる。これにより、各ドライバIC25の受信回路61aにおいて受信される差動信号の波形が乱れることを抑制することができる。なお、図7(b)において、実線は、増幅回路70から距離が最も近いドライバIC25の受信回路61aにおいて受信される差動信号の波形を示し、点線は増幅回路70から距離が最も遠いドライバIC25の受信回路61aにおいて受信される差動信号の波形を示している。   The bias voltage Vbias_H and the bias voltage Vbias_L calculated as described above are generated in the bias circuits 73 and 74, so that the voltage levels of the voltages generated at both ends of the termination resistor 75 of the driver IC 25 of each head unit 3 can be obtained. When the assumption is that only one termination resistor 75 is connected between the FIRE signal lines 40 for the plurality of head units 3, the voltage level of the voltage generated at both ends of the termination resistor 75 is the same. Can do. That is, as shown in FIG. 7B, the differential signal received by each LVDS receiving circuit 76 can be a differential signal having an amplitude Vp with the reference voltage Vref as the center. As a result, each LVDS receiving circuit 76 can normally receive the differential signal output from the control signal output circuit 55b. In addition, the amplifier circuit 70 is provided on the connection position side with the individual differential transmission line pair 42 rather than the transmission line pair formed on the FFC 43 in each second common differential transmission line pair 41b. Therefore, even if the waveform of the differential signal output from the control signal output circuit 55 b is disturbed when transmitted through the transmission line pair formed on the FFC 43, the waveform can be adjusted in the amplifier circuit 70. Thereby, it can suppress that the waveform of the differential signal received in the receiving circuit 61a of each driver IC25 is disturbed. In FIG. 7B, the solid line indicates the waveform of the differential signal received by the receiving circuit 61a of the driver IC 25 that is the closest to the amplifier circuit 70, and the dotted line is the driver IC 25 that is the farthest from the amplifier circuit 70. The waveform of the differential signal received in the receiving circuit 61a is shown.

ここで、増幅回路70により差動信号が増幅されると、第2共通差動伝送線対41bを流れる電流値も増幅されることになるため、差動信号伝送時に生じるノイズも大きくなる。その結果、各ドライバIC25において受信される差動信号の波形が乱れることになる。しかしながら、本実施形態においては、上述したように、6つのヘッドユニット3は2つのグループに分けられており、各グループに対応した2つの第2共通差動伝送線対41bそれぞれに増幅回路70が設けられている。このため、各増幅回路70において差動信号を増幅する増幅幅を小さくすることができるので、各ドライバIC25において受信される差動信号の波形が乱れることを抑制することができる。   Here, when the differential signal is amplified by the amplifier circuit 70, the value of the current flowing through the second common differential transmission line pair 41b is also amplified, so that the noise generated during the differential signal transmission also increases. As a result, the waveform of the differential signal received by each driver IC 25 is disturbed. However, in the present embodiment, as described above, the six head units 3 are divided into two groups, and the amplifier circuit 70 is provided in each of the two second common differential transmission line pairs 41b corresponding to each group. Is provided. For this reason, since the amplification width for amplifying the differential signal in each amplifier circuit 70 can be reduced, it is possible to suppress the waveform of the differential signal received in each driver IC 25 from being disturbed.

以上、本実施形態によると、増幅回路70により制御信号出力回路55bから出力された差動信号が増幅されるため、各ドライバIC25の終端抵抗75の両端に生じる電圧レベルを大きくすることができる。その結果、複数のヘッドユニット3それぞれのドライバIC25において、正常に差動信号を受信することができる。   As described above, according to the present embodiment, since the differential signal output from the control signal output circuit 55b is amplified by the amplifier circuit 70, the voltage level generated at both ends of the termination resistor 75 of each driver IC 25 can be increased. As a result, the differential signals can be normally received in the driver ICs 25 of the plurality of head units 3.

次に、本実施形態の変形例について、図7(b)、図9及び図10を参照しつつ説明する。なお、図9では説明の便宜上、FIRE用信号線40の一方の伝送線を点線で図示している。上述の実施形態では、個別差動伝送線対42それぞれは、第2共通差動伝送線対41bに対して順次接続(バス型接続)されている。即ち、ドライバIC25と増幅回路70との間の距離は、ドライバIC25毎に異なっている。このような構成では、図7(b)に示すように増幅回路70からの距離が最も近いドライバIC25では、他のドライバIC25と比べて、インピーダンス不整合等により差動信号の一部が反射されて生じるノイズが大きくなる。加えて、上述したように、増幅回路70により差動信号が増幅されると、差動信号伝送時に生じるノイズも大きくなる。このノイズの影響は、増幅回路70からの距離が最も近いドライバIC25が特に受けることになるため、当該ドライバIC25において正常に差動信号を受信することができない虞がある。   Next, a modified example of the present embodiment will be described with reference to FIG. 7B, FIG. 9 and FIG. In FIG. 9, for convenience of explanation, one transmission line of the FIRE signal line 40 is shown by a dotted line. In the above-described embodiment, each individual differential transmission line pair 42 is sequentially connected (bus type connection) to the second common differential transmission line pair 41b. That is, the distance between the driver IC 25 and the amplifier circuit 70 is different for each driver IC 25. In such a configuration, as shown in FIG. 7B, in the driver IC 25 having the shortest distance from the amplifier circuit 70, a part of the differential signal is reflected due to impedance mismatch or the like compared to the other driver ICs 25. Resulting in increased noise. In addition, as described above, when the differential signal is amplified by the amplifier circuit 70, noise generated during transmission of the differential signal also increases. Since the influence of this noise is particularly received by the driver IC 25 having the shortest distance from the amplifier circuit 70, there is a possibility that the driver IC 25 cannot normally receive the differential signal.

そこで、本変形例では、図9に示すように、複数の個別差動伝送線対42が、第2共通差動伝送線対41bにおける或る一つの接続点44と、同一のグループに属するヘッドユニット3それぞれのドライバIC25とを接続するように構成されている。これにより、図10に示すように、各ドライバIC25において受信される差動信号のノイズを、上記バス型接続のときに増幅回路70からの距離が最も近いドライバIC25において受信される差動信号のノイズよりも小さくすることができる。   Therefore, in this modified example, as shown in FIG. 9, a plurality of individual differential transmission line pairs 42 are connected to a certain connection point 44 in the second common differential transmission line pair 41b and the heads belonging to the same group. It is configured to connect the driver IC 25 of each unit 3. As a result, as shown in FIG. 10, the noise of the differential signal received by each driver IC 25 is converted into the differential signal received by the driver IC 25 having the closest distance from the amplifier circuit 70 when the bus connection is made. It can be made smaller than noise.

また、本変形例では、接続点44は、第2共通差動伝送線対41bにおける増幅回路70の出力端子72c,72dの近傍に配置している。これにより、各個別差動伝送線対42を流れる電流の電流値を合算した電流値の電流が流れる、増幅回路70と接続点44との間の伝送経路の長さを短くすることができるので、差動信号の伝送時に生じるノイズを低減することができる。さらに、本変形例では、増幅回路70をヘッド基板4の主走査方向中央に配置し、且つ、接続点44もヘッド基板4の主走査方向中央に配置している。これにより、6本の個別差動伝送線対42の長さを互いに等しく、且つ短くすることができる。その結果、各ドライバIC25が受けるノイズの影響を低減することができる。   In the present modification, the connection point 44 is arranged in the vicinity of the output terminals 72c and 72d of the amplifier circuit 70 in the second common differential transmission line pair 41b. As a result, the length of the transmission path between the amplifier circuit 70 and the connection point 44 through which a current having a current value obtained by adding the current values of the currents flowing through the individual differential transmission line pairs 42 can be shortened. Noise generated during transmission of differential signals can be reduced. Further, in this modification, the amplifier circuit 70 is arranged at the center of the head substrate 4 in the main scanning direction, and the connection point 44 is also arranged at the center of the head substrate 4 in the main scanning direction. Thereby, the lengths of the six individual differential transmission line pairs 42 can be made equal to each other and shortened. As a result, the influence of noise received by each driver IC 25 can be reduced.

以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、上述の実施形態では、6つのヘッドユニット3は2つのグループに分けられていたが、その総数よりも少ないグループ数に分けられていてもよい。例えば、複数のヘッドユニット3のそれぞれが、搬送方向において3つ以上の異なる位置の何れかに配置されている場合には、複数のヘッドユニット3を3つ以上のグループにグループ分けしてもよい。この場合、複数のヘッドユニット3それぞれは、同一のグループに属するヘッドユニット3とは搬送方向において同じ位置に配置され、異なるグループに属するヘッドユニット3とは搬送方向において異なる位置に配置されることになる。また、第2共通差動伝送線対41bをそのグループ数分だけ設け、第2共通差動伝送線対41bそれぞれを、同一のグループに属する複数のヘッドユニット3のドライバIC25に接続された個別差動伝送線対42に接続させる。そして、各第2共通差動伝送線対41bに増幅回路70を設けることが好ましい。   The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made as long as they are described in the claims. For example, in the above-described embodiment, the six head units 3 are divided into two groups, but may be divided into a group number smaller than the total number. For example, when each of the plurality of head units 3 is disposed at any of three or more different positions in the transport direction, the plurality of head units 3 may be grouped into three or more groups. . In this case, each of the plurality of head units 3 is disposed at the same position in the transport direction as the head units 3 belonging to the same group, and is disposed at a position different in the transport direction from the head units 3 belonging to different groups. Become. In addition, as many second common differential transmission line pairs 41b as the number of groups are provided, and each of the second common differential transmission line pairs 41b is connected to the driver IC 25 of a plurality of head units 3 belonging to the same group. The dynamic transmission line pair 42 is connected. And it is preferable to provide the amplifier circuit 70 in each 2nd common differential transmission line pair 41b.

また、複数のヘッドユニット3はグループ分けされていなくてもよい。即ち、共通差動伝送線対41は、第2共通差動伝送線対41bを有しておらず、12本の個別差動伝送線対42が、一本の第1共通差動伝送線対41aに対して接続されていてもよい。この場合、第1共通差動伝送線対41aに1つの増幅回路70が設けられることになる。   The plurality of head units 3 may not be grouped. That is, the common differential transmission line pair 41 does not include the second common differential transmission line pair 41b, and the twelve individual differential transmission line pairs 42 include one first common differential transmission line pair. It may be connected to 41a. In this case, one amplifier circuit 70 is provided for the first common differential transmission line pair 41a.

また、上述の実施形態では、各ヘッドユニット3には2つのドライバIC25が設けられていたが、1つのドライバIC25のみ設けられていてもよく、3つ以上のドライバIC25が設けられていてもよい。   In the above-described embodiment, each driver unit 3 is provided with two driver ICs 25. However, only one driver IC 25 may be provided, or three or more driver ICs 25 may be provided. .

また、上述の実施形態では、ヘッドユニット3の数は6つであったが、これに限定されるものではなく、複数であればよい。   In the above-described embodiment, the number of head units 3 is six. However, the number of head units 3 is not limited to this and may be plural.

また、本実施形態は、本発明を、用紙にインクを吐出して画像などを記録するインクジェットプリンタに適用したものであるが、本発明の適用対象は、このような用途に使用されるものに限られない。すなわち、インク以外の様々な種類の液体をその用途に応じて対象に吐出する、種々の液滴吐出装置に本発明を適用することが可能である。   In this embodiment, the present invention is applied to an ink jet printer that records an image or the like by ejecting ink onto a sheet. However, the application target of the present invention is to be used for such an application. Not limited. That is, the present invention can be applied to various droplet discharge devices that discharge various types of liquids other than ink to a target depending on the application.

24 アクチュエータユニット(液体吐出部)
25 ドライバIC(制御回路)
40 FIRE用信号線(差動伝送線対)
41 共通差動伝送線対
42 個別差動伝送線対
45 CLK用信号線(差動伝送線対)
70 増幅回路
75 終端抵抗
101 インクジェットプリンタ(液体吐出装置)
24 Actuator unit (liquid discharge part)
25 Driver IC (control circuit)
40 FIRE signal line (differential transmission line pair)
41 Common differential transmission line pair 42 Individual differential transmission line pair 45 Signal line for CLK (differential transmission line pair)
70 Amplifying circuit 75 Termination resistor 101 Inkjet printer (liquid ejection device)

Claims (7)

液体を吐出するための液体吐出部と、前記液体吐出部による液体の吐出を制御するための信号である吐出信号を含む差動信号を受信するための制御回路とを有する複数のヘッドユニットと、
前記差動信号を送信するための送信手段と、
前記送信手段と前記複数のヘッドユニットそれぞれの前記制御回路とを接続するものであって、前記送信手段から送信される前記差動信号を前記複数のヘッドユニットそれぞれの前記制御回路に伝送するための1対の伝送線である差動伝送線対と、
前記送信手段から送信される前記差動信号を増幅するための増幅回路とを備え、
前記差動伝送線対は、
前記送信手段に接続された共通差動伝送線対と、
前記共通差動伝送線対と前記複数のヘッドユニットそれぞれの前記制御回路とを接続するものであり、互いに前記共通差動伝送線対に対して並列に接続された複数の個別差動伝送線対とを有しており、
前記増幅回路は、前記共通差動伝送線対における前記複数の個別差動伝送線対が接続されている位置よりも前記送信手段側の位置に設けられ、前記送信手段から送信される前記差動信号を増幅して前記複数のヘッドユニットそれぞれの前記制御回路に供給するためのものであり、
前記複数のヘッドユニットそれぞれの前記制御回路は、
前記個別差動伝送線対の間に接続される終端抵抗を有しており、
前記終端抵抗間の電圧を検出することで、前記差動信号を受信することを特徴とする液体吐出装置。
A plurality of head units comprising: a liquid ejection unit for ejecting liquid; and a control circuit for receiving a differential signal including an ejection signal that is a signal for controlling ejection of the liquid by the liquid ejection unit;
Transmitting means for transmitting the differential signal;
The transmission unit is connected to the control circuit of each of the plurality of head units, and the differential signal transmitted from the transmission unit is transmitted to the control circuit of each of the plurality of head units. A differential transmission line pair, which is a pair of transmission lines;
An amplification circuit for amplifying the differential signal transmitted from the transmission means,
The differential transmission line pair is:
A common differential transmission line pair connected to the transmission means;
The common differential transmission line pair is connected to the control circuit of each of the plurality of head units, and a plurality of individual differential transmission line pairs connected in parallel to the common differential transmission line pair. And
The amplifying circuit is provided at a position closer to the transmitting means than the position where the plurality of individual differential transmission line pairs are connected in the common differential transmission line pair, and the differential circuit is transmitted from the transmitting means. For amplifying a signal and supplying it to the control circuit of each of the plurality of head units,
The control circuit of each of the plurality of head units is
A termination resistor connected between the individual differential transmission line pair;
The liquid ejection apparatus, wherein the differential signal is received by detecting a voltage between the terminal resistors.
前記増幅回路は、前記複数のヘッドユニットそれぞれの前記制御回路の前記終端抵抗の両端に生じる電圧の電圧レベルが、前記複数のヘッドユニットに対して1つの前記終端抵抗のみが前記差動伝送線対の間に接続されていると仮定したときの当該終端抵抗の両端に生じる電圧の電圧レベルと同じとなるように、前記差動信号を増幅することを特徴とする請求項1に記載の液体吐出装置。   In the amplifier circuit, the voltage level of the voltage generated at both ends of the termination resistor of the control circuit of each of the plurality of head units is such that only one termination resistor for the plurality of head units is the differential transmission line pair. 2. The liquid ejection according to claim 1, wherein the differential signal is amplified so as to be equal to a voltage level of a voltage generated at both ends of the terminal resistor when it is assumed that the terminal resistor is connected between the two. apparatus. 前記複数の個別差動伝送線対は、前記共通差動伝送線対における或る1つの接続点と前記複数のヘッドユニットそれぞれの前記制御回路にそれぞれ接続されていることを特徴とする請求項1又は2に記載の液体吐出装置。   2. The plurality of individual differential transmission line pairs are respectively connected to a certain connection point in the common differential transmission line pair and the control circuit of each of the plurality of head units. Or the liquid discharge apparatus of 2. 前記複数の個別差動伝送線対の長さが互いに等しいことを特徴とする請求項3に記載の液体吐出装置。   The liquid ejection device according to claim 3, wherein the plurality of individual differential transmission line pairs have the same length. 前記複数のヘッドユニットは、その総数よりも少ないグループ数のグループに分けられており、
前記共通差動伝送線対は、
前記送信手段に接続された第1共通差動伝送線対と、
前記第1共通差動伝送線対に接続された、前記グループ数分の第2共通差動伝送線対と
を有しており、
前記第2共通差動伝送線対それぞれは、同一の前記グループに属する前記ヘッドユニットの前記制御回路に接続された前記個別差動伝送線対に接続されており、
前記増幅回路を前記グループ数分有しており、
前記増幅回路は、前記第2共通差動伝送線対それぞれにおける前記個別差動伝送線対が接続している位置よりも前記送信手段側の位置に設けられていることを特徴とする請求項1〜4の何れか一項に記載の液体吐出装置。
The plurality of head units are divided into groups having a smaller number of groups than the total number of the head units,
The common differential transmission line pair is:
A first common differential transmission line pair connected to the transmission means;
A second common differential transmission line pair for the number of groups connected to the first common differential transmission line pair;
Each of the second common differential transmission line pairs is connected to the individual differential transmission line pair connected to the control circuit of the head unit belonging to the same group,
The amplifier circuit has the number of the groups,
2. The amplifier circuit according to claim 1, wherein each of the second common differential transmission line pairs is provided at a position closer to the transmission means than a position where the individual differential transmission line pair is connected. The liquid discharge apparatus as described in any one of -4.
記録媒体を搬送方向に沿って搬送するための搬送機構を更に備えており、
前記複数のヘッドユニットそれぞれは、前記搬送方向と直交する方向に並べて配置されていることを特徴とする請求項1〜5の何れか一項に記載の液体吐出装置。
A transport mechanism for transporting the recording medium along the transport direction;
The liquid ejecting apparatus according to claim 1, wherein each of the plurality of head units is arranged in a direction orthogonal to the transport direction.
記録媒体を搬送方向に沿って搬送するための搬送機構を更に備えており、
前記複数のヘッドユニットそれぞれは、同一の前記グループに属する前記ヘッドユニットとは前記搬送方向において同じ位置に配置され、異なる前記グループに属する前記ヘッドユニットとは前記搬送方向において異なる位置に配置されていることを特徴とする請求項1〜5の何れか一項に記載の液体吐出装置。
A transport mechanism for transporting the recording medium along the transport direction;
Each of the plurality of head units is disposed at the same position in the transport direction as the head units belonging to the same group, and is disposed at a position different in the transport direction from the head units belonging to different groups. The liquid discharge apparatus according to claim 1, wherein the liquid discharge apparatus is a liquid discharge apparatus.
JP2013159864A 2013-07-31 2013-07-31 Liquid ejection device Active JP6127814B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013159864A JP6127814B2 (en) 2013-07-31 2013-07-31 Liquid ejection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013159864A JP6127814B2 (en) 2013-07-31 2013-07-31 Liquid ejection device

Publications (2)

Publication Number Publication Date
JP2015030144A JP2015030144A (en) 2015-02-16
JP6127814B2 true JP6127814B2 (en) 2017-05-17

Family

ID=52515911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013159864A Active JP6127814B2 (en) 2013-07-31 2013-07-31 Liquid ejection device

Country Status (1)

Country Link
JP (1) JP6127814B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6816378B2 (en) * 2016-03-31 2021-01-20 ブラザー工業株式会社 Inkjet head drive circuit
JP7314656B2 (en) * 2019-06-28 2023-07-26 セイコーエプソン株式会社 Liquid ejector
JP7474668B2 (en) 2020-09-28 2024-04-25 エスアイアイ・プリンテック株式会社 LIQUID JET HEAD AND LIQUID JET RECORDING APPARATUS

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6726298B2 (en) * 2001-02-08 2004-04-27 Hewlett-Packard Development Company, L.P. Low voltage differential signaling communication in inkjet printhead assembly
JP2005012586A (en) * 2003-06-20 2005-01-13 Nec Electronics Corp Data transfer device
JP2008100483A (en) * 2006-10-20 2008-05-01 Canon Inc Head substrate, recording head, and recorder
JP2009105858A (en) * 2007-10-25 2009-05-14 Ricoh Co Ltd Output device and semiconductor integrated device
JP2011046160A (en) * 2009-08-28 2011-03-10 Canon Inc Recording head and recording device

Also Published As

Publication number Publication date
JP2015030144A (en) 2015-02-16

Similar Documents

Publication Publication Date Title
US9440440B2 (en) Liquid ejecting apparatus and liquid ejecting module
JP6086049B2 (en) Liquid ejection device
US8602514B2 (en) Drive control device of actuator and inkjet printer provided with the same
JP5521466B2 (en) Driving circuit input inspection method and inspection apparatus
JP4888475B2 (en) Wiring board
JP6127814B2 (en) Liquid ejection device
JP2008030343A (en) Inkjet printer
US9393779B2 (en) Semiconductor device, liquid discharge head, and liquid discharge apparatus
JP2008173818A (en) Inkjet recorder
JP6717367B2 (en) Liquid ejector
JP4697325B2 (en) Drive control device
JP6237178B2 (en) Inkjet head and inkjet printer
US9039144B2 (en) Base, full-line printhead, and printing apparatus
JP2017149077A (en) Head unit
JP4240124B2 (en) Inkjet recording device
US8353580B2 (en) Liquid ejection head
JP2011152757A (en) Connection structure of driver ic wiring
JP4655134B2 (en) Droplet ejector
JP2015189124A (en) Semiconductor device, liquid discharge head, and liquid discharge device
JP2014046535A (en) Liquid discharge device
JP6254767B2 (en) Recording head and recording apparatus
JP2013063622A (en) Driving device of liquid-jet head, liquid-jet device and method for driving liquid-jet head
JP4697323B2 (en) Recording device
JP2015189123A (en) Semiconductor device liquid injection head and liquid injection device
JP2024005854A (en) liquid discharge device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170327

R150 Certificate of patent or registration of utility model

Ref document number: 6127814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150