JP6120685B2 - Method for manufacturing power semiconductor device - Google Patents
Method for manufacturing power semiconductor device Download PDFInfo
- Publication number
- JP6120685B2 JP6120685B2 JP2013121438A JP2013121438A JP6120685B2 JP 6120685 B2 JP6120685 B2 JP 6120685B2 JP 2013121438 A JP2013121438 A JP 2013121438A JP 2013121438 A JP2013121438 A JP 2013121438A JP 6120685 B2 JP6120685 B2 JP 6120685B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- pressure
- semiconductor element
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 220
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 238000000034 method Methods 0.000 title claims description 38
- 239000000463 material Substances 0.000 claims description 41
- 238000003825 pressing Methods 0.000 claims description 26
- 238000005304 joining Methods 0.000 claims description 20
- 239000002923 metal particle Substances 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 238000011900 installation process Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 description 23
- 238000002360 preparation method Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 238000005245 sintering Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 3
- 238000007872 degassing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- -1 diamond Chemical compound 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005489 elastic deformation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
- H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Description
本発明は、電力用半導体装置の製造方法に関する。 The present invention relates to a manufacturing how the power semiconductor device.
半導体装置の中でも電力用半導体装置は、産業用機器から家電・情報端末まで幅広い機器の主電力（パワー）の制御に用いられ、とくに輸送機器等においては高い信頼性が求められている。近年、とくに大電流を流すことができ、高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）がシリコン（Ｓｉ）に代わる半導体材料として開発が進められている。 Among semiconductor devices, a power semiconductor device is used for controlling main power of a wide range of equipment from industrial equipment to home appliances and information terminals, and high reliability is particularly required for transportation equipment and the like. In recent years, silicon carbide (SiC), which is a wide band gap semiconductor material capable of flowing a particularly large current and capable of high-temperature operation, has been developed as a semiconductor material replacing silicon (Si).
上記のような高温動作での接合信頼性を高めるため、近年、焼結金属体を形成する接合材を用いて電力用半導体素子を回路基板等の配線部材に接合する方法が提案されている。この接合材には、ナノオーダーから数マイクロオーダー程度の非常に微小なフィラー（金属粒子）が含まれている。一般的に、金属粒子は粒子径が所定のサイズ以下に小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、互いが焼結して粒成長し表面エネルギーを減らす方向へと容易に反応が進行することになる。したがって、バルクの融点の高い金属の粒子を用いた接合材を用いることで、バルク状態の融点よりもはるかに低温での接合が可能であるとともに、接合達成後の接合層はバルクの融点まで再溶融することはない。 In order to improve the bonding reliability in the high-temperature operation as described above, a method for bonding a power semiconductor element to a wiring member such as a circuit board using a bonding material for forming a sintered metal body has been recently proposed. This bonding material contains very minute fillers (metal particles) of nano order to several micro orders. In general, when the particle size of the metal particles becomes smaller than a predetermined size, the metal particles have a more active surface state than the bulk metal, and each particle sinters to grow grains and reduce the surface energy. The reaction proceeds easily. Therefore, by using a bonding material using metal particles having a high bulk melting point, it is possible to bond at a temperature much lower than the melting point in the bulk state, and the bonding layer after the bonding is achieved can be reused up to the melting point of the bulk. It does not melt.
一方、接合材中の金属粒子は、焼結を抑制するために表面が有機保護膜で覆われており、加熱によって保護膜を分解・脱ガスさせることで、金属粒子同士が接触して焼結が進行し、接合が可能となる。そのため、焼結性金属粒子を含有する接合材を用いて接合する際には、加熱と加圧が重要となり、とくに接合面全域にわたって十分な圧力を加えることが重要となる。例えば、加圧力が不足する領域では、金属粒子同士の接触不良により焼結が進行せず、その領域での金属部材の密度が疎となり、信頼性が低下する。 On the other hand, the metal particles in the bonding material are covered with an organic protective film to suppress sintering, and the protective film is decomposed and degassed by heating, so that the metal particles come into contact with each other and are sintered. Progresses and bonding becomes possible. Therefore, when joining using the joining material containing a sinterable metal particle, heating and pressurization are important, and in particular, it is important to apply sufficient pressure over the entire joining surface. For example, in a region where the applied pressure is insufficient, sintering does not proceed due to poor contact between the metal particles, and the density of the metal member in that region becomes sparse and the reliability is lowered.
一方、本願と目的は違うが、半導体チップ（本願の電力用半導体素子に対応）と半導体チップ搭載装置（加圧接合機）との間にシートを介在させる構成（例えば、特許文献１参照。）が開示されている。そこで、この構成の応用として、電力用半導体素子と加圧接合機との間に可撓性のシート（圧力均一化シート）を介在させ、電力用半導体素子等の回路部材や接合材の厚みばらつきを吸収し、接合面内での加圧力を均一化することが考えられる。 On the other hand, although the purpose is different from the present application, a configuration in which a sheet is interposed between a semiconductor chip (corresponding to the power semiconductor element of the present application) and a semiconductor chip mounting device (pressure bonding machine) (see, for example, Patent Document 1). Is disclosed. Therefore, as an application of this configuration, a flexible sheet (pressure equalization sheet) is interposed between the power semiconductor element and the pressure bonding machine, and the thickness variation of the circuit members and bonding materials such as the power semiconductor element It is conceivable to make the applied pressure uniform within the bonding surface.
しかしながら、単に圧力均一化シートを介在させるだけでは、加圧中に圧力均一化シートが垂れ下がって接合部分の周囲を覆ってしまい、分解・脱ガスした有機保護膜の成分がその空間内に滞留することが懸念される。この場合、空間近傍の回路部材等を汚染して、回路部材等の信頼性が低下する恐れがあった。とくに、多数の電力用半導体素子を同時に接合する場合、接合材自体の量も増えるため、有機保護膜の成分量も増大し、回路部材等の汚染が、より顕著化する可能性があった。 However, simply by interposing the pressure equalizing sheet, the pressure equalizing sheet hangs down during pressurization and covers the periphery of the joining portion, and the components of the organic protective film that has been decomposed and degassed stay in the space. There is concern. In this case, there is a possibility that the reliability of the circuit member or the like may be deteriorated by contaminating the circuit member or the like in the vicinity of the space. In particular, when a large number of power semiconductor elements are bonded at the same time, the amount of the bonding material itself increases, so the component amount of the organic protective film also increases, and the contamination of circuit members and the like may become more prominent.
本発明は、上記のような課題を解決するためになされたもので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a power semiconductor element that has excellent heat resistance and high reliability.
本発明の電力用半導体装置の製造方法は、焼結性金属粒子を含有する接合材と加圧装置を用いて、配線部材と電力用半導体素子との接合を行う電力用半導体装置の製造方法であって、鉛直方向において、前記電力用半導体素子が前記配線部材の上方に位置するように、前記接合材を介して前記電力用半導体素子を前記配線部材に重ね、前記加圧装置の一対の加圧板の間の所定位置に設置する設置工程と、前記一対の加圧板により加熱、加圧して、前記接合材の焼結性金属粒子を焼結させて前記電力用半導体素子を前記配線部材に接合する接合工程と、を含み、前記一対の加圧板のうち、上側の加圧板と前記電力用半導体素子の主面との間には、樹脂シートを介在させており、前記上側の加圧板は、その加圧面が前記主面を内包するように配置され、かつ、前記接合工程中に変形した前記樹脂シートの端部を前記加圧面よりも上方にかわすための空間が形成されていることを特徴とする。 The method for manufacturing a power semiconductor device according to the present invention is a method for manufacturing a power semiconductor device in which a wiring member and a power semiconductor element are bonded using a bonding material containing a sinterable metal particle and a pressure device. The power semiconductor element is overlaid on the wiring member via the bonding material so that the power semiconductor element is positioned above the wiring member in the vertical direction, and a pair of pressure devices An installation step of installing at a predetermined position between the pressure plates and heating and pressurization by the pair of pressure plates to sinter the sinterable metal particles of the bonding material to bond the power semiconductor element to the wiring member A bonding step, and a resin sheet is interposed between the upper pressure plate of the pair of pressure plates and the main surface of the power semiconductor element, and the upper pressure plate Arranged so that the pressing surface contains the main surface It is, and, and a space to fend off an end portion of the resin sheet which is deformed during the joining step above the said pressing surface is formed.
本発明の電力用半導体装置の製造方法によれば、均一に加圧できるとともに金属焼結体を形成する接合材に含まれる有機保護膜の分解・脱ガス成分による回路部材等の汚染を防止できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。 According to the method for manufacturing a power semiconductor device of the present invention, it is possible to uniformly pressurize and prevent contamination of circuit members and the like due to decomposition and degassing components of the organic protective film contained in the bonding material forming the metal sintered body. Therefore, it is possible to obtain a power semiconductor element having excellent heat resistance and high reliability.
実施の形態１．
図１〜図４は、本発明の実施の形態１にかかる電力用半導体装置の製造方法およびその製造方法で製造した電力用半導体装置について説明するためのものであって、図１（ａ）〜（ｄ）は、製造工程中の各段階における電力用半導体素子を含む回路部材、および圧力均一化シートと加圧板部分の断面図、図２と図３は電力用半導体装置の製造方法に用いる加圧装置の構成を説明するためのもので、図２（ａ）は加圧装置の断面図、図２（ｂ）は加圧装置に設置される加圧板のうち、上型と電力用半導体素子との寸法関係を示すための上型部分の（下方からの）平面図、図３は下型の構成を示す平面図である。そして、図４は従来の電力用半導体装置の製造方法における、図１（ｄ）に対応する段階での電力用半導体素子を含む回路部材、および圧力均一化シートと加圧板部分の断面図である。
1 to 4 are diagrams for explaining a method for manufacturing a power semiconductor device and a power semiconductor device manufactured by the manufacturing method according to the first embodiment of the present invention. (D) is a cross-sectional view of a circuit member including a power semiconductor element and a pressure equalizing sheet and a pressure plate in each stage of the manufacturing process, and FIGS. FIG. 2A is a cross-sectional view of the pressure device, and FIG. 2B is an upper mold and a power semiconductor element among the pressure plates installed in the pressure device. FIG. 3 is a plan view showing the configuration of the lower mold (from below), and FIG. 3 is a plan view showing the configuration of the lower mold. FIG. 4 is a cross-sectional view of a circuit member including a power semiconductor element, a pressure equalizing sheet, and a pressure plate portion at a stage corresponding to FIG. 1D in the conventional method for manufacturing a power semiconductor device. .
本発明の各実施の形態にかかる製造方法で製造した電力用半導体装置１は、図１（ｄ）に示すように、配線部材４と、配線部材４の所定部分に、焼結金属体の接合層３を介して裏面電極が接合された電力用半導体素子２とを備えるものである。
As shown in FIG. 1 (d), the
電力用半導体素子２は、厚み０．１〜０．４ｍｍ程度で主面２ｆが矩形状をなしている。例えば、スイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた場合、裏面にはコレクタ電極が形成され、主面２ｆには主電力電極であるエミッタ電極と、制御電極であるゲート電極が形成されている。配線部材４としては、電気導電性と熱伝導性に優れた銅（Ｃｕ）や銅合金または、アルミニウム（Ａｌ）等の金属の矩形状ブロックを例に説明を行うが、実際には様々な形態のものが適用できる。例えば、リードフレームと称される板材、あるいは、絶縁性を有するセラミックの基材に金属配線パターンを形成したセラミック絶縁基板などである。さらに、電力用半導体素子２としては、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field-Effect Transistor)、ＳＢＤ（Schottky Barrier diode）、ＦＷＤ(Free Wheeling Diode)などを用いることができる。
The
上述したように、電力用半導体素子２の主面２ｆにも電極があり、電力用半導体装置１としては、主面２ｆ側にも図示しない配線部材等が接合される。また、配線部材４の下面側には冷却部材が設けられることもある。さらに、電力用半導体素子２を含む回路面が例えば封止樹脂によって封止されることもある。しかし、本発明の特徴的な部分は、電力用半導体素子２と配線部材４との接合方法にあり、素子を含む回路構成やパッケージ構成等は一般的なものでよい。そこで、接合に関する構成以外の部分については、説明を省略し、接合（製造方法）に特化して説明する。
As described above, the
はじめに、本発明の実施の形態１にかかる電力用半導体装置の製造方法に用いる加圧装置の構成について図２と図３を用いて説明する。
加圧装置１０は、図１に示すように、上支持盤１１と下支持盤１３とが支柱１４により間隔を固定され、上支持盤１１と下支持盤１３との間には、支柱１４によって上下方向に摺動可能なスライド盤１２が設けられている。そして、スライド盤１２と下支持盤１３とは、例えば、シリンダ１５ｃとピストン１５ｐからなる油圧プレス、あるいはサーボプレス等のような加圧力発生部１５を介して連結されている。そして、加圧力発生部１５の動作（例えば、油圧）を制御することで、スライド盤１２が上下し、所望の力で上支持盤１１とスライド盤１２との間でプレス加工を行うことができるようになっている。
First, the configuration of a pressure device used in the method for manufacturing the power semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS. 2 and 3.
As shown in FIG. 1, the
そして、上支持盤１１およびスライド盤１２には、製造（接合）対象である電力用半導体装置１に応じて形成された上下で一対の加圧板（下側の加圧板２２、上側の加圧板２１）が、それぞれｘｙ面内の設定された位置に取り付けられる。上側の加圧板２１は、断熱材３１を介して上支持盤１１に設置され、ヒーター２１ｈを内蔵することで所望の温度に加熱できる。同様に、下側の加圧板２２は、断熱材３２を介してスライド盤１２に設置され、ヒーター２２ｈを内蔵することで所望の温度に加熱できる。
A pair of upper and lower pressure plates (a
そして、上側の加圧板２１の加圧面２１ｆの寸法（縦Ｗｄｙ×横Ｗｄｘ：縦横を区別しない場合は「Ｗｄ」と表記）は、図２（ｂ）に示すように、電力用半導体素子２の寸法（縦Ｗｃｙ×横Ｗｃｘ：縦横を区別しない場合は「Ｗｃ」と表記）に応じて調整されている。加圧面２１ｆは、電力用半導体素子２を配線部材４に接合する際に、電力用半導体素子２を加圧する面（加圧面）であり、電力用半導体素子２に接した際に、縦方向、横方向それぞれの両端が所定の寸法（縦方向Ｄｓｙ、横方向Ｄｓｘ：縦横を区別しない場合は「Ｄｓ」と表記）電力用半導体素子２の端面からはみ出るように調整している。
The dimension of the
また、下側の加圧板２２の加圧面２２ｆの所定位置には、図３に示すように、電力用半導体素子２の接合対象である配線部材４を位置決めするために加圧面２２ｆから突出したガイド２２ｇが設けられている。ガイド２２ｇはＬ字形状をなし、そのコーナー部に矩形状の配線部材４の角を突き当てることで、配線部材４の下側の加圧板２２に対する位置決めができる。なお、加圧面２２ｆに直接接触する対象は、配線部材４が形成された基板等が対象になることもあるが、説明を簡略化するため、配線部材４を対象として記載している。また、ここでは位置決めするための機構として、ガイド２２ｇを例示し、またその形状をＬ字とし説明を行ったが、これに限定されるものではなく、位置決め機能を有する機構であればよい。
Further, as shown in FIG. 3, a guide projecting from the
次に、上述した加圧装置１０を用いた電力用半導体素子２の配線部材４への接合方法について図１を用いて説明する。
まず、はじめに、図１（ａ）に示すように、配線部材４の回路面側（図中上側）の所定範囲に、所定厚みのペースト状の接合材３Ｐを塗布する。そして、その上に、電力用半導体素子２の裏面（図中下側の面）を対向させて配置し、接合準備品１Ａを形成する。
Next, a method of joining the
First, as shown in FIG. 1A, a paste-
次に、図１（ｂ）に示すように、接合準備品１Ａの電力用半導体素子２の主面２ｆ（配線部材に対向する裏面の反対側の面）上に、主面２ｆ全体を含むように圧力均一化シート５０を配置する。この圧力均一化シート５０を配置することで、後の加圧工程において、例えば、素子の傾き等により生じる加圧力の偏り（方当たり）を抑制する。
Next, as shown in FIG. 1B, the entire
次に、図１（ｃ）に示されるように、圧力均一化シート５０を載置した接合準備品１Ａを下側の加圧板２２上に、配線部材４の角をガイド２２ｇのコーナー部に突き当てるように配置する。これにより、上支持盤１１から下向きに透視した場合に、電力用半導体素子２が上側の加圧板２１の加圧面２１ｆの領域内で、電力用半導体素子２の端部と加圧面２１ｆの端部（上側の加圧板２１の側部２１ｓ）との間に所定幅Ｄｓを有するように位置決めされる。このとき、事前にヒーター２１ｈ、２２ｈに通電することで、上側の加圧板２１と下側の加圧板２２は、接合材３Ｐ内で金属粒子どうしの焼結が起こらない所定の温度（たとえば１３０℃）に加熱した状態で保持されている。
Next, as shown in FIG. 1 (c), the bonding preparation 1A on which the
その状態で、下側の加圧板２２を上昇させ、図１（ｄ）に示されるように、圧力均一化シート５０を載せた接合準備品１Ａを上側の加圧板２１と下側の加圧板２２とではさみ、加圧する。このとき、圧力均一化シート５０が、接合準備品１Ａ内の部材の厚みばらつきを吸収してくれるので、電力用半導体素子２の主面２ｆ全体を均一に加圧することができる。そのため、例えば、接合材３Ｐの塗布むら等によって、厚さがばらつき、電力用半導体素子２の主面２ｆと加圧面２１ｆとの間に傾きが生じていたとしても、圧力均一化シート５０が変形することにより、電力用半導体素子２の主面２ｆ全体を均一に加圧することができる。
In this state, the
加圧板間の加圧力が所定範囲に達すると、上側の加圧板２１と下側の加圧板２２を焼結に必要な温度（例えば、２００℃〜３５０℃程度）まで加熱する。そして、圧力均一化シート５０、電力用半導体素子２、接合材３Ｐ、および配線部材４の温度がそれぞれ所定温度に達してから、所定の時間、加圧力と温度を保持すれば、金属焼結体からなる接合層３が形成され、電力用半導体素子２と配線部材４の接合が完了する。
When the applied pressure between the pressure plates reaches a predetermined range, the
接合工程においての圧力均一化シート５０の役割は、上記のように電力用半導体素子２にかかる加圧力を均一化する他に、電力用半導体素子２が破損するのを防ぐクッション材としての役割がある。圧力均一化シート５０を構成する材料は接合材３Ｐの焼結温度（２００℃〜３５０℃程度）に加熱しても破断せず、その温度において、ＳｉまたはＳｉＣからなる電力用半導体素子２を破損しない程度の柔軟さを保持する材料であれば良い。例えば、ポリイミド、フッ素樹脂、シリコン樹脂などが挙げられる。
The role of the
ポリイミド、フッ素樹脂の場合は塑性変形さて電力用半導体素子２の破損を防ぎ、シリコン樹脂の場合は弾性変形させて電力用半導体素子２の破損を防ぐ。また、圧力均一化シート５０のサイズについては、電力用半導体素子２の破損を防ぎ、主面２ｆ全体を十分に加圧するためには、主面２ｆのサイズＷｃ以下には小さくできない。また、圧力均一化シート５０を配置する際の作業性の観点から、圧力均一化シート５０は主面２ｆに対して、横、縦ともに１ｍｍ程度大きいことが望ましい。圧力均一化シート５０の厚さについては、加圧前の状態では電力用半導体素子２よりも厚く、加圧後は加圧前の厚さの半分以下になるような厚さを想定している。
In the case of polyimide or fluororesin, the
上記のような圧力均一化シート５０を用いて接合を行う際、図４に示すように、上側の加圧板２１Ｃの加圧面２１Ｃｆの範囲が限定されていない場合、圧力均一化シート５０は加圧面２１Ｃｆに押し返されてしまうので、配線部材４の側に変形する。その結果、電力用半導体素子２の近傍の空間Ｓｐが圧力均一化シート５０によって遮蔽されてしまう。その遮蔽された空間Ｓｐ内に金属焼結体を形成する接合材３Ｐから揮発した有機保護膜の成分が局所的に堆積してしまい、それが配線部材４あるいは電力用半導体素子２を汚染してしまうことが筆者らの実験によって確認されている。
When performing bonding using the
しかし、本実施の形態１にかかる電力用半導体装置の製造方法では、接合時に電力用半導体素子２の主面２ｆに対向する上側の加圧板２１の加圧面２１ｆの寸法Ｗｄを主面２ｆのサイズＷｃによって規定し、加圧面２１ｆよりも外側には、圧力均一化シート５０を上方にかわすため、一定以上のクリアランスＣｖを有する空間Ｓｆを確保するようにした。これにより、加圧した際に図１（ｄ）に示したように、圧力均一化シート５０が加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返る。
However, in the method for manufacturing the power semiconductor device according to the first embodiment, the dimension Wd of the
その結果、図１（ｄ）に示される電力用半導体素子２の近傍の空間Ｓｐが圧力均一化シート５０によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子２の近傍の空間に滞留することがなくなる。つまり、配線部材４あるいは電力用半導体素子２に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。
As a result, the space Sp in the vicinity of the
上側の加圧板２１の加圧面２１ｆのサイズが、主面２ｆのサイズに応じて定められている場合でも、電力用半導体素子２の端部と加圧面２１ｆの端部との所定幅Ｄｓが長すぎる場合には、圧力均一化シート５０は加圧面２１ｆに押し返されてしまうことになる。そのため、加圧面２１ｆに制限がない場合と同様、電力用半導体素子２の近傍の空間Ｓｐが圧力均一化シート５０によって遮蔽されてしまい、その遮蔽された空間Ｓｐ内に有機保護膜の成分が局所的に堆積し、配線部材が汚染される恐れがある。
Even when the size of the
そこで、本発明者は、加圧面２１ｆのサイズ（空間Ｓｆの開始地点である側部２１ｓの位置）をパラメータとして、圧力均一化シート５０を反り返らせるための条件について検討した。その結果、所定幅Ｄｓが０〜０．５ｍｍの範囲になるように加圧面２１ｆのサイズを調整すれば、電力用半導体素子２の主面２ｆ全面を加圧できるとともに、圧力均一化シート５０を加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返らせることができることがわかった。なお、所定幅Ｄｓの上限値の０．５ｍｍという値は、電力用半導体素子２の主面２ｆのサイズＷｃの５％にあたる。
Therefore, the present inventor examined conditions for warping the
加えて、加圧面２１ｆの外側の空間ＳｆのクリアランスＣｖについても実験的に確認を行った。前述したとおり、圧力均一化シート５０は主面２ｆに対して、横、縦ともに１ｍｍ程度大きいことが望ましい。クリアランスＣｖが少なすぎる場合には、反り返った圧力均一化シート５０が上側の面（上側の加圧板２１あるいは上支持盤１１）に押し戻され、配線部材４に近づく方向に垂れ下がる。その結果、圧力均一化シート５０の端部が配線部材４に接触し、電力用半導体素子２の近傍の空間Ｓｐが遮蔽されることになる。そして、有機保護膜の揮発成分が電力用半導体素子２の近傍の空間Ｓｐに滞留し、配線部材４に有機保護膜の成分が局所的に堆積し、汚染される恐れがある。
In addition, the clearance Cv of the space Sf outside the
したがって、配線部材４の汚染を防止するためには、反り返った圧力均一化シート５０が上側の面に接触しないことが重要である。このためには、空間ＳｆのクリアランスＣｖが２ｍｍ以上、望ましくは５ｍｍ以上必要である。また、フッ素樹脂からなる圧力均一化シート５０は接合時の加熱、加圧により５〜７ｍｍ程度、面内方向に伸びる。そのため、フッ素樹脂のような延びを示す圧力均一化シート５０に対しては、クリアランスＣｖを１０ｍｍ以上とることが望ましい。
Therefore, in order to prevent the
なお、上記実施の形態１においては、電力用半導体素子２と配線部材４とを接合する工程で、金属焼結体を形成する接合材３Ｐを塗布した配線部材４に電力用半導体素子２を重ね、さらに圧力均一化シート５０をかぶせた状態の接合準備品１Ａを加圧装置１０の下側の加圧板２２上に配置する例について説明した。しかしながら、この方法では、接合準備品１Ａを下側の加圧板２２上に配置する際に、圧力均一化シート５０が電力用半導体素子２に対して位置ずれすることが考えられる。その場合、加圧面２１ｆと電力用半導体素子２間に圧力均一化シート５０が介在する部分と介在しない部分が混在することになる。その結果、電力用半導体素子２を加圧する際に、圧力が不均等に加わり、良好な接合が得られないばかりか、場合によっては、電力用半導体素子２を破損する可能性もあった。
In the first embodiment, in the step of joining the
そこで、実施の形態１の変形例として、圧力均一化シート５０を接合準備品１Ａに対してではなく、加圧装置１０に対して位置決め配置できるようにした。図５（ａ）は本実施の形態１の変形例にかかる電力用半導体装置の製造方法における図１（ｃ）に対応する行程における回路部材および加圧板部分の断面図、図５（ｂ）は下方側から見た上側の加圧板の平面図である。
Therefore, as a modification of the first embodiment, the
本変形例では、上側の加圧板２１に、圧力均一化シート５０を吸着するために、図５に示すように、例えば、加圧面２１ｆ上で開口するように真空吸着用の連通孔２１ｔを配置した吸着機構を設けるようにした。そして、図１（ｂ）で説明した工程では、圧力均一化シート５０を接合準備品１Ａにかぶせず、接合準備品１Ａとは別に、電力用半導体素子２の直上に対応する位置で吸着する。これにより、図５（ａ）に示すように、接合準備品１Ａは、加圧されるまで圧力均一化シート５０に触れることがなくなり、下側の加圧板２２に位置決めする際に圧力均一化シート５０との間で位置ずれすることを防止できる。このようにすることで、電力用半導体素子２の主面２ｆの全面を確実に圧力均一化シート５０で覆うことができ、電力用半導体素子２が破損するのを防ぐことができる。
In this modification, in order to adsorb the
以上のように、本発明の実施の形態１にかかる電力用半導体装置１の製造方法によれば、焼結性金属粒子を含有する接合材３Ｐと加圧装置１０を用いて、配線部材４と電力用半導体素子２との接合を行う電力用半導体装置１の製造方法であって、鉛直方向（ｚ）において、電力用半導体素子２が配線部材４の上方に位置するように、接合材３Ｐを介して電力用半導体素子２を配線部材４に重ね、加圧装置１０の一対の加圧板（２１、２２）の間の所定位置に設置する設置工程と、一対の加圧板（２１、２２）により加熱、加圧して、接合材３Ｐの焼結性金属粒子を焼結させて電力用半導体素子２を配線部材４に接合する工程と、を含み、一対の加圧板のうち、上側の加圧板２１と電力用半導体素子２の主面２ｆとの間には、電力用半導体素子２よりも柔軟な樹脂シート（圧力均一化シート５０）を介在させており、上側の加圧板２１は、主面２ｆに平行な方向（ｘｙ）において、加圧面２１ｆが主面２ｆを内包するように配置されているとともに、接合行程中に変形した樹脂シート（圧力均一化シート５０）の端部を加圧面２１ｆよりも上方にかわすため、主面２ｆの４辺から外側に所定幅（Ｄｓ）離れた部分に空間Ｓｆが形成されているように構成した。そのため、加圧した際に圧力均一化シート５０が加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返るので、電力用半導体素子２の近傍の空間Ｓｐが圧力均一化シート５０によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子２の近傍の空間に滞留することがなくなる。つまり、配線部材４あるいは電力用半導体素子２に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。その結果、均一に加圧できるとともに金属焼結材に含まれる有機保護膜の分解・脱ガス成分による回路部材等の汚染を防止できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。
As described above, according to the method for manufacturing the
とくに、所定幅Ｄｓは、０〜５ｍｍ、あるいは電力用半導体素子２の主面２ｆの横または縦の寸法（ＷｃｘまたはＷｃｙ）の０〜５％の範囲に設定されるように構成したので、加圧した際に圧力均一化シート５０を確実に加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返らせることができる。
In particular, the predetermined width Ds is set to 0 to 5 mm or a range of 0 to 5% of the horizontal or vertical dimension (Wcx or Wcy) of the
実施の形態２．
本実施の形態２にかかる電力用半導体装置の製造方法では、上記実施の形態１にかかる電力用半導体装置の製造方法を複数の電力用半導体素子を同時に接合する場合の形態について記載するものである。基本的な考え方は実施の形態１と同様であり、例えば、後述する加圧板の構成において、電力用半導体素子が隣接する部分に対応する部分以外の構成については、実施の形態１と同様である。
In the method for manufacturing a power semiconductor device according to the second embodiment, the method for manufacturing the power semiconductor device according to the first embodiment is described for a case where a plurality of power semiconductor elements are simultaneously bonded. . The basic concept is the same as in the first embodiment. For example, in the configuration of the pressure plate described later, the configuration other than the portion corresponding to the portion where the power semiconductor element is adjacent is the same as in the first embodiment. .
図６と図７は、本発明の実施の形態２にかかる電力用半導体装置の製造方法の説明として、それぞれ図１（ｄ）に対応する行程における回路部材および加圧板部分の断面図を示したもので、図６は実施の形態１で説明した加圧板をそのまま複数の電力用半導体素子の接合に用いた場合、図７は本発明の実施の形態２にかかる電力用半導体装置の製造方法に対応する加圧板を用いた場合の回路部材および加圧板部分の断面図である。 6 and 7 are sectional views of a circuit member and a pressure plate portion in the process corresponding to FIG. 1 (d), respectively, as an explanation of the method for manufacturing the power semiconductor device according to the second embodiment of the present invention. FIG. 6 shows a case where the pressure plate described in the first embodiment is used as it is for joining a plurality of power semiconductor elements, and FIG. 7 shows a method for manufacturing a power semiconductor device according to the second embodiment of the present invention. It is sectional drawing of the circuit member and pressure plate part at the time of using a corresponding pressure plate.
例えば、複数の電力用半導体素子２を一括して配線部材４に接合することで、生産性を向上させることができる。このとき、例えば、図６に示すように、上側の加圧板２１Ｗの外形となる側部２１ｓの位置は、実施の形態１にならって、複数（図では２つ）の電力用半導体素子２の配置に応じて規定する。しかし、電力用半導体素子２どうしの隙間に対応する部分は、平坦に形成した場合について検討する。この場合、複数の電力用半導体素子２の隙間部分の空間Ｓｐｉでは、圧力均一化シート５０が加圧面２１ｆに押し返されて配線部材４方向に垂れ下がる。そのため、外側の空間Ｓｐｘは実施の形態１と同様に解放されるが、内側の空間Ｓｐｉは圧力均一化シート５０によって外部と遮蔽されることになる。そのため、内側の空間Ｓｐｉ側の配線部材４や電力用半導体素子２に有機保護膜の成分が局所的に堆積し、汚染される恐れがある。
For example, productivity can be improved by collectively bonding a plurality of
そこで、本実施の形態２にかかる電力用半導体装置の製造方法では、図６に示すように、複数の電力用半導体素子２の間に形成される隙間のそれぞれに対応して、加圧面２１ｆから窪む窪み部２１ｄを設けるようにした。これにより、各隙間の直上に対応する部分でも、電力用半導体素子２のエッジから所定幅（実施の形態１における所定幅Ｄｓに対応）外側の部分は、圧力均一化シート５０を加圧面２１ｆよりも上方にかわすために所定のクリアランスＣｖを有する空間Ｓｆになる。
Therefore, in the method for manufacturing the power semiconductor device according to the second embodiment, as shown in FIG. 6, from the
そのため、素子間の各隙間の直上に対応する圧力均一化シート５０を加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返らせることができる。これにより、内側の空間Ｓｐｉが圧力均一化シート５０によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が空間Ｓｐｉ内に滞留するのを防ぎ、配線部材４あるいは電力用半導体素子２に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。なお、図６、７では１つの配線部材４に複数の電力用半導体素子２を接合する場合について示したが、配線部材４は１つに限られるものではなく、複数あっても良い。
Therefore, the
以上のように、本実施の形態２にかかる電力用半導体装置の製造方法によれば、上側の加圧板２１には、複数の電力用半導体素子２を接合させる際、電力用半導体素子２どうしの間部分にも、樹脂シート（圧力均一化シート５０）を加圧面２１ｆよりも上方にかわすための空間Ｓｆが形成されているので、内側の空間Ｓｐｉも圧力均一化シート５０によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が空間Ｓｐｉ内に滞留するのを防ぎ、配線部材４あるいは電力用半導体素子２に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。
As described above, according to the method for manufacturing the power semiconductor device according to the second embodiment, when the plurality of
実施の形態３．
電力用半導体素子２の配線部材４への接合は、加圧装置１０のコスト低減やサイズ低減の観点から、より低圧力で行うことが望ましい。また、低い圧力での接合が可能となれば、同一の荷重であっても、一括して接合できる電力用半導体素子２の数が増加し、生産性を向上させることができる。上記のような理由から、接合圧力の低圧力化は多くのメリットがある。しかしながら、接合時の圧力を低下させると、接合面内での圧力にばらつきがある場合、局所的に接合に必要な圧力を下回る領域が発生し、接合不良を生じる恐れがある。このように接合圧力を低下させた場合には、加圧力が大きい場合には問題にならなかった接合面内での圧力のばらつきが問題となる。
It is desirable to join the
例えば、実施の形態１の図２で説明したように、上側の加圧板２１の加圧面２１ｆを、電力用半導体素子２の主面２ｆのエッジを所定幅Ｄｓで縁取るような単純な矩形状に形成した場合の主面２ｆにおける圧力分布について検証した。その結果、コーナー部Ｃｃにかかる圧力が他の領域にかかる圧力に比べて低くなることを実験によって確認した。例えば、同じ構成の接合準備品１Ａに対して、接合時の圧力をパラメータにして接合状態を調査した結果、接合圧力を低下させていくと、まず初めに、電力用半導体素子２のコーナー部Ｃｃ直下で接合不良が発生することが確認できた。したがって、実施の形態１の製造方法で使用した加圧板構成をそのまま用いると、接合圧力を低く設定したときに、接合不良が発生する可能性がある。
For example, as described with reference to FIG. 2 of the first embodiment, the
そこで、電力用半導体素子２のコーナー部Ｃｃにかかる加圧力が電力用半導体素子２の他の領域にかかる加圧力に比べて低くなる理由について図８を用いて説明する。図８は、本発明の実施の形態３にかかる電力用半導体装置の製造方法の説明の前提として、実施の形態１で説明した加圧板構成を用いた場合の電力用半導体素子と加圧板と圧力均一化シートの位置関係を示す図で、図８（ａ）は回路部材と加圧板部分の断面図、図８（ｂ）は圧力均一化シートの平面図である。
The reason why the pressure applied to the corner portion Cc of the
主面２ｆを縁取るように上側の加圧板２１の加圧面２１ｆの外形を矩形に形成したことで、圧力均一化シート５０のコーナー領域Ｐｅは、図８（ｂ）の矢印Ｌｓに示すように、ｘ方向にもｙ方向にも伸びることができる。そのため、伸び量が他の領域に比べて大きく、コーナー領域Ｐｅにおける圧力均一化シート５０の厚さが局所的に薄くなる。なお、図８では、簡単のために圧力均一化シート５０の反り返りを無視して図示してあり、図中の矢印Ｌｓは圧力均一化シート５０の伸び量を模式的に表している。
By forming the outer shape of the
圧力均一化シート５０の上側の加圧板２１の加圧面２１ｆの４隅部分に接する領域Ｐｄにおいても、コーナー領域Ｐｅの影響に加えて、加圧面２１ｆの角に圧力均一化シート５０が食い込むことにより、厚さが局所的に薄くなる。この領域Ｐｄ影響を受けて、領域Ｐｄ近傍の電力用半導体素子２のコーナー部Ｃｃに接する領域Ｐｃにおいても、圧力均一化シート５０の厚さが局所的に薄くなる。このため、電力用半導体素子２のコーナー部Ｃｃにかかる加圧力が低下し、実験で確認した低圧力で接合した際に電力用半導体素子２のコーナー部直下における接合不良の発生が説明できる。
In the region Pd in contact with the four corners of the
そこで、本実施の形態３においては、図９に示すように、接合に用いる上側の加圧板２１の加圧面２１ｆを、主面２ｆの４つのコーナー部Ｃｃから所定寸法（半径Ｌｂ）の張出部２１ｂを有するようにした。図９は、本発明の実施の形態３にかかる電力用半導体装置の製造方法に用いる加圧板のうち、上側の加圧板を下方から見たときの平面図である。また、図１０は、本実施の形態３にかかる電力用半導体装置の製造方法における電力用半導体素子と加圧板と圧力均一化シートの寸法関係を示すための図で、図１０（ａ）は回路部材と加圧板部分の断面図、図１０（ｂ）は圧力均一化シートの平面図である。また、図１１は、本発明の実施の形態３の変形例にかかる電力用半導体装置の製造方法に用いる加圧板部分の平面図である。
Therefore, in the third embodiment, as shown in FIG. 9, the pressurizing
本実施の形態３にかかる電力用半導体装置の製造方法では、接合に用いる加圧板（上側の加圧板２１）の加圧面２１ｆに主面２ｆの４つのコーナー部Ｃｃから所定距離Ｌｒ張り出すように延在する張出部２１ｂを設けるようにした。この場合、図１０に示すように、圧力均一化シート５０の加圧面２１ｆの４隅部分（張出部２１ｂの隅）に接触する領域Ｐｄでは、依然、局所的に厚みが薄くなる。しかしながら、図１０（ｂ）と図８（ｂ）を比較すると、張出部２１ｂを設けることによって、領域Ｐｃと領域Ｐｄとの間隔Ｄｃが長くなる。そのため、本実施の形態３にかかる製造方法では、領域Ｐｃにおいて圧力均一化シート５０の厚さが局所的に薄くなることはない。したがって、電力用半導体素子２のコーナー部Ｃｃにかかる加圧力が低下するのを防ぐことができる。
In the method for manufacturing the power semiconductor device according to the third embodiment, a predetermined distance Lr is projected from the four corner portions Cc of the
さらに、加圧面２１ｆのうち、張出部２１ｂの範囲外である、主面２ｆの４辺のそれぞれの中間部分から所定幅Ｄｓ外側の部分には、圧力均一化シート５０をかわすためのクリアランスＣｖを有する空間Ｓｆが形成されている。そのため、加圧した際には、圧力均一化シート５０の４辺のそれぞれの中間部分は、加圧面２１ｆよりも電力用半導体素子２から離れる方向に反り返らせることができる。これにより、電力用半導体素子２近傍の空間Ｓｐの通気性は確保され、有機保護膜の揮発成分が滞留することはない。図１０に示すような、加圧面２１ｆに張出部２１ｂを形成した上側の加圧板２１を用いて実際に接合を行ったところ、配線部材４あるいは電力用半導体素子２を汚染することなく、主面２ｆ全面に十分に加圧力を加えて、配線部材４に接合できることを確認した。
Furthermore, a clearance Cv for dosing the
なお、張出部２１ｂのサイズ（例えば半径Ｌｒ）が大きすぎると、電力用半導体素子２のエッジ部近傍で、圧力均一化シート５０が張出部２１ｂに押し返されてしまい、配線部材４の側に変形することがある。その結果、電力用半導体素子２のエッジ部近傍の空間が圧力均一化シート５０によって遮蔽されてしまう。その遮蔽された空間内に有機保護膜の成分が局所的に堆積してしまい、それが配線部材４あるいは電力用半導体素子２を汚染してしまうことが実験によって確認されている。
If the size of the
そこで、張出部２１ｂのサイズ（主面２ｆのコーナー部Ｃｃを中心とする半径Ｌｒ）をパラメータとして、実験を行った。その結果、張出部２１ｂの半径Ｌｒが１ｍｍ〜４ｍｍであれば、配線部材４を汚染することなく、電力用半導体素子２の主面２ｆ全面に十分に加圧力を加えることができることが確認できた。なお、張出部２１ｂのサイズ（半径Ｌｒ）の上限値４ｍｍという値は電力用半導体素子２の主面２ｆの横または縦の寸法（Ｗｃ）の４０％にあたり、下限値１ｍｍという値は１０％にあたる。つまり、張出部２１ｂの効果を発揮するためには、コーナー部Ｃｃからの張出量が１ｍｍ以上あるいは主面２ｆの寸法Ｗｃの１０％以上必要である。そして、圧力均一化シート５０を加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返らせるための条件は、上述した上限値から以下のようになる。つまり、電力用半導体素子２の主面２ｆを構成する４辺のそれぞれの中間部分として、各辺の寸法（Ｗｃ）の２０％（１００％−４０％×２）以上の領域において、エッジから所定幅Ｄｓ外側の部分にクリアランスＣｖを有する空間Ｓｆを設けるよう、上側の加圧板２１の加圧面２１ｆを形成する必要がある。
Therefore, an experiment was performed using the size of the
実施の形態３の変形例．
なお、張出部２１ｂの形状は、図９、図１０で説明したような略円形状に限定されるものではなく、例えば、図１１に示すように略矩形状でも良い。ただし、図１１のように加圧面２１ｆの４隅部分が角状になっていると、圧力均一化シート５０に角が食い込み、その部分が局所的に薄くなりやすい。そのため、張出部２１ｂには、角を有しない形状の方が好ましい。したがって、張出部２１ｂは、図１１に示した略矩形状のような形状よりも、図９、図１０に示した略円形状のような角の無い形状が望ましい。加えて、張出部２１ｂのエッジ部にＲなどの連続的な傾斜をつけることで、圧力均一化シート５０への食い込みをさらに低減することができ、より効果的に圧力均一化シート５０が局所的に薄くなるのを防止することができる。
Modified example of the third embodiment.
The shape of the overhanging
以上のように、本実施の形態３にかかる電力用半導体装置の製造方法によれば、上側の加圧板２１の加圧面２１ｆには、主面２ｆに平行な方向（ｘｙ）において、所定幅Ｄｓより大きな所定距離Ｌｒ分、電力用半導体素子２の主面２ｆの４隅（コーナー部Ｃｃ）に対応する位置から外側に張り出す張出部２１ｂが形成されているので、接合圧力を低く設定した場合でも、コーナー部Ｃｃでの加圧力低下を抑制し、信頼性の高い接合を得ることができる。
As described above, according to the method for manufacturing the power semiconductor device according to the third embodiment, the
とくに、所定距離Ｌｒは、１〜４ｍｍ、あるいは電力用半導体素子２の主面２ｆの横または縦の寸法（ＷｃｘまたはＷｃｙ）の４０％以下の範囲に設定されるので、空間Ｓｆによって圧力均一化シート５０を加圧面２１ｆよりも上方にかわすことと、コーナー部Ｃｃでの加圧力低下を抑制することを両立できる。
In particular, the predetermined distance Lr is set to 1 to 4 mm or 40% or less of the horizontal or vertical dimension (Wcx or Wcy) of the
また、上記実施の形態１ないし３にかかる電力用半導体装置の製造方法によれば、焼結性金属粒子を含有する接合材３Ｐと加圧装置１０を用いて、配線部材４と電力用半導体素子２との接合を行う電力用半導体装置１の製造方法であって、鉛直方向（ｚ）において、電力用半導体素子２が配線部材４の上方に位置するように、接合材３Ｐを介して電力用半導体素子２を配線部材４に重ね、加圧装置１０の一対の加圧板（２１、２２）の間の所定位置に設置する設置工程と、一対の加圧板（２１、２２）により加熱、加圧して、接合材３Ｐの焼結性金属粒子を焼結させて電力用半導体素子２を配線部材４に接合する工程と、を含み、一対の加圧板のうち、上側の加圧板２１と電力用半導体素子２の主面２ｆとの間には、電力用半導体素子２よりも柔軟な樹脂シート（圧力均一化シート５０）を介在させており、上側の加圧板２１は、主面２ｆに平行な方向（ｘｙ）において、加圧面２１ｆが主面２ｆを内包するように配置され、かつ、接合行程中に変形した樹脂シート（圧力均一化シート５０）の端部を加圧面２１ｆよりも上方にかわすための空間Ｓｆが形成されているように構成した。そのため、加圧した際に圧力均一化シート５０が加圧面２１ｆよりもさらに電力用半導体素子２から離れる方向に反り返るので、電力用半導体素子２の近傍の空間Ｓｐが圧力均一化シート５０によって遮蔽されるのを防ぎ、有機保護膜の揮発成分が電力用半導体素子２の近傍の空間に滞留することがなくなる。つまり、配線部材４あるいは電力用半導体素子２に有機保護膜の成分が局所的に堆積し、汚染されるのを防ぐことができる。その結果、均一に加圧できるとともに金属焼結材に含まれる有機保護膜の分解・脱ガス成分による回路部材等の汚染を防止できるので、耐熱性に優れるとともに、信頼性の高い電力用半導体素子を得ることができる。
In addition, according to the method for manufacturing the power semiconductor device according to the first to third embodiments, the
なお、上記各実施の形態においては、電力用半導体素子２には、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を用い、高耐圧および高温動作が可能な半導体素子を用いた場合に、特に顕著な効果が現れる。特に炭化ケイ素を用いた電力用半導体素子に好適に用いることができる。
In each of the above embodiments, the
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置の一層の小型化が可能になる。 Since switching elements and rectifying elements formed of wide band gap semiconductors have lower power loss than elements formed of silicon, it is possible to increase the efficiency of switching elements and rectifying elements. High efficiency can be achieved. In addition, because it has high voltage resistance and high allowable current density, it is possible to reduce the size of switching elements and rectifier elements. By using these reduced switching elements and rectifier elements, power semiconductor devices can also be reduced in size. Is possible. In addition, since the heat resistance is high, it is possible to operate at a high temperature, and it is possible to reduce the size of the heat dissipating fins of the heat sink and the air cooling of the water-cooled portion, thereby further reducing the size of the power semiconductor device.
その際、背景技術で説明したように、高温で信頼性の高い焼結性銀族材を用いた接合が有力であり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。 At that time, as explained in the background art, bonding using a sinterable silver group material having high reliability at high temperatures is effective, and by taking advantage of the effects of the present invention, the characteristics of the wide band gap semiconductor are utilized. Will be able to.
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。 Note that both the switching element and the rectifying element may be formed of a wide band gap semiconductor, or one of the elements may be formed of a wide band gap semiconductor.
１：電力用半導体装置、１Ａ：接合準備品、２：電力用半導体素子、２ｆ：主面、３：接合層、３Ｐ：金属接合材、４：配線部材、１０：加圧装置、２１：上側の加圧板、２１ｂ：張出部、２１ｆ：加圧面、２２：下側の加圧板、５０：圧力均一化シート（樹脂シート）、Ｃｃ：電力用半導体素子の主面の４隅、Ｄｓ：主面のエッジと加圧面のエッジ間の距離、Ｗｃ：電力用半導体素子の寸法、Ｗｄ：加圧面の寸法。 1: power semiconductor device, 1A: bonding preparation, 2: power semiconductor element, 2f: main surface, 3: bonding layer, 3P: metal bonding material, 4: wiring member, 10: pressure device, 21: upper side Pressure plate, 21b: overhang, 21f: pressure surface, 22: lower pressure plate, 50: pressure equalization sheet (resin sheet), Cc: four corners of main surface of power semiconductor element, Ds: main The distance between the edge of the surface and the edge of the pressure surface, Wc: the size of the power semiconductor element, Wd: the size of the pressure surface.
Claims (9)
鉛直方向において、前記電力用半導体素子が前記配線部材の上方に位置するように、前記接合材を介して前記電力用半導体素子を前記配線部材に重ね、前記加圧装置の一対の加圧板の間の所定位置に設置する設置工程と、
前記一対の加圧板により加熱、加圧して、前記接合材の焼結性金属粒子を焼結させて前記電力用半導体素子を前記配線部材に接合する接合工程と、を含み、
前記一対の加圧板のうち、上側の加圧板と前記電力用半導体素子の主面との間には、樹脂シートを介在させており、
前記上側の加圧板は、その加圧面が前記主面を内包するように配置され、かつ、前記接合工程中に変形した前記樹脂シートの端部を前記加圧面よりも上方にかわすための空間が形成されていることを特徴とする電力用半導体装置の製造方法。 Using a bonding material containing a sinterable metal particle and a pressure device, a method for manufacturing a power semiconductor device for bonding a wiring member and a power semiconductor element,
In the vertical direction, the power semiconductor element is overlaid on the wiring member via the bonding material so that the power semiconductor element is positioned above the wiring member, and between the pair of pressure plates of the pressure device. An installation process to install in a predetermined position;
A step of heating and pressing with the pair of pressure plates to sinter the sinterable metal particles of the bonding material to bond the power semiconductor element to the wiring member,
Among the pair of pressure plates, a resin sheet is interposed between the upper pressure plate and the main surface of the power semiconductor element,
The upper pressure plate is disposed so that the pressure surface includes the main surface, and a space for dosing the end portion of the resin sheet deformed during the joining step above the pressure surface. A method of manufacturing a power semiconductor device, wherein the power semiconductor device is formed.
前記空間は、前記主面の４辺のそれぞれの中間部分から外側に所定幅離れた部分に形成されていることを特徴とする請求項１から３のいずれか１項に記載の電力用半導体装置の製造方法。 The main surface of the power semiconductor element is rectangular,
The space power semiconductor device according to the outside from the respective intermediate portions of the four sides claim 1, characterized in that it is formed in a predetermined width spaced portions to any one of the three of the main surface Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013121438A JP6120685B2 (en) | 2013-06-10 | 2013-06-10 | Method for manufacturing power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013121438A JP6120685B2 (en) | 2013-06-10 | 2013-06-10 | Method for manufacturing power semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014239170A JP2014239170A (en) | 2014-12-18 |
| JP6120685B2 true JP6120685B2 (en) | 2017-04-26 |
Family
ID=52136094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013121438A Active JP6120685B2 (en) | 2013-06-10 | 2013-06-10 | Method for manufacturing power semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6120685B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6206021B2 (en) * | 2013-09-12 | 2017-10-04 | 三菱電機株式会社 | Power semiconductor device manufacturing method and power semiconductor device |
| WO2016125764A1 (en) * | 2015-02-03 | 2016-08-11 | 東レエンジニアリング株式会社 | Mounting device and mounting method |
| JP6261819B1 (en) * | 2016-05-12 | 2018-01-17 | 三菱電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| WO2017203650A1 (en) | 2016-05-26 | 2017-11-30 | 三菱電機株式会社 | Power semiconductor apparatus |
| NL2021137B1 (en) | 2018-06-15 | 2019-12-20 | Boschman Tech Bv | Sintering Process Product Carrier |
| WO2020071387A1 (en) * | 2018-10-04 | 2020-04-09 | 日東電工株式会社 | Heat-resistant release sheet and thermocompression bonding method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059904A (en) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | Semiconductor device and its manufacturing method |
| JP2007067175A (en) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | Method of manufacturing semiconductor device |
| WO2009001564A1 (en) * | 2007-06-28 | 2008-12-31 | Panasonic Corporation | Semiconductor element mounting structure, method for manufacturing the semiconductor element mounting structure, semiconductor element mounting method and pressurizing tool |
-
2013
- 2013-06-10 JP JP2013121438A patent/JP6120685B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014239170A (en) | 2014-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6120685B2 (en) | Method for manufacturing power semiconductor device | |
| JP6206021B2 (en) | Power semiconductor device manufacturing method and power semiconductor device | |
| US20110037166A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP5414644B2 (en) | Semiconductor device | |
| JP6336138B2 (en) | Semiconductor device | |
| US20150179551A1 (en) | Semiconductor device | |
| JP6129107B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device | |
| CN106847781B (en) | Power module package and its manufacturing method | |
| CN103000559A (en) | Positioning clamp for semiconductor chip and manufacture method for semiconductor device | |
| JP2014135411A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP6890520B2 (en) | Power semiconductor device | |
| WO2017110614A1 (en) | Semiconductor device and manufacturing method therefor | |
| CN111696877A (en) | Device and method for joining at least two joining members | |
| US10741413B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2013131592A (en) | Lead terminal and semiconductor device using the same | |
| JP2017117869A (en) | Semiconductor device and manufacturing method thereof | |
| JP5210935B2 (en) | Semiconductor device | |
| JP6643481B2 (en) | Semiconductor module and method of manufacturing semiconductor module | |
| JP5895549B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20180158762A1 (en) | Semiconductor device | |
| JP2015138843A (en) | Semiconductor device and manufacturing method of the same | |
| JP2017135183A (en) | Semiconductor device | |
| JP6316221B2 (en) | Semiconductor device | |
| JP2012209469A (en) | Power semiconductor device | |
| JP5680011B2 (en) | Power semiconductor device and method for manufacturing power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170328 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6120685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |