JP2017117869A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2017117869A
JP2017117869A JP2015249559A JP2015249559A JP2017117869A JP 2017117869 A JP2017117869 A JP 2017117869A JP 2015249559 A JP2015249559 A JP 2015249559A JP 2015249559 A JP2015249559 A JP 2015249559A JP 2017117869 A JP2017117869 A JP 2017117869A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
pressure
circuit member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015249559A
Other languages
Japanese (ja)
Inventor
翔 熊田
Sho Kumada
翔 熊田
裕章 巽
Hiroaki Tatsumi
裕章 巽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015249559A priority Critical patent/JP2017117869A/en
Publication of JP2017117869A publication Critical patent/JP2017117869A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device and manufacturing method, capable of achieving high productivity and uniform compression against a plurality of semiconductor elements.SOLUTION: The semiconductor device includes: a plurality of semiconductor elements 2; a circuit member 4 having a plurality of protrusion parts 40 t to which the semiconductor elements are joined; and a plurality of sinter metal body 3A joining the semiconductor elements to a surface of the circuit member. The protrusion part is positioned to correspond to the semiconductor element positioned at at least a corner of a region 43 in which the semiconductor element in the circuit member is placed.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置、特には電力用半導体装置、及びその製造方法に関する。   The present invention relates to a semiconductor device, in particular, a power semiconductor device and a manufacturing method thereof.

半導体装置の中でも電力用半導体装置は、産業用機器から、家電、情報端末まで幅広い機器の主電力(パワー)の制御に用いられ、特に輸送機器等においては高い信頼性が求められている。一方で、従来のシリコン(Si)を用いた半導体素子に代えて、炭化珪素(SiC)等のワイドバンドギャップ半導体を用いた半導体素子を備えた半導体装置の開発が進められており、電力用半導体装置の高パワー密度化と高温動作化が進んでいる。   Among semiconductor devices, a power semiconductor device is used for controlling main power of a wide range of equipment from industrial equipment to home appliances and information terminals, and high reliability is particularly required in transportation equipment and the like. On the other hand, in place of the conventional semiconductor element using silicon (Si), development of a semiconductor device including a semiconductor element using a wide band gap semiconductor such as silicon carbide (SiC) is underway. Higher power density and higher temperature operation of devices are progressing.

一方、高温動作を実現するためには、半導体素子自体の耐熱性を向上させるだけでなく、半導体装置の各接合部分の接合信頼性を高める必要がある。そこで、高温動作を実現するための接合方法として、焼結金属体を形成する接合材を用いて、半導体素子を回路基板あるいはヒートシンク等の回路部材に接合する、いわゆる焼結接合を用いた電力用半導体装置の製造方法が提案されている(例えば、特許文献1参照。)。   On the other hand, in order to realize a high temperature operation, it is necessary not only to improve the heat resistance of the semiconductor element itself, but also to improve the bonding reliability of each bonding portion of the semiconductor device. Therefore, as a bonding method for realizing high-temperature operation, a bonding material for forming a sintered metal body is used for bonding a semiconductor element to a circuit member such as a circuit board or a heat sink, so-called sintered bonding. A method for manufacturing a semiconductor device has been proposed (see, for example, Patent Document 1).

焼結接合は、粒径がナノメートルオーダーから数マイクロメートルオーダーの焼結性金属粒子が含まる接合材を、加圧した状態で加熱することで行われる。一般的に、金属粒子は、粒子径が所定のサイズよりも小さくなると、バルク金属に比べて非常に活性な表面状態を有するようになり、表面エネルギーを減らす方向へと容易に反応が進行する。その結果、バルク金属の融点よりも低温で凝固するため低温での接合が可能となり、一方、接合後にはバルク金属の融点まで再溶融することはない。したがって、焼結接合を用いることで、バルク金属の融点よりも低い温度での接合が可能となるため、接合温度の上昇に伴う半導体装置の損傷あるいは製造コストの増加を抑制できるとともに、接合温度よりも高い耐熱性を有する電力用半導体装置が得られる。   Sinter bonding is performed by heating a bonding material containing sinterable metal particles having a particle size of nanometer order to several micrometers order in a pressurized state. In general, when the particle size of the metal particle is smaller than a predetermined size, the metal particle has a very active surface state as compared with the bulk metal, and the reaction easily proceeds in the direction of reducing the surface energy. As a result, since it solidifies at a temperature lower than the melting point of the bulk metal, bonding at a low temperature is possible. On the other hand, after the bonding, it does not remelt to the melting point of the bulk metal. Therefore, by using sintered bonding, bonding at a temperature lower than the melting point of the bulk metal becomes possible, so that damage to the semiconductor device or increase in manufacturing cost due to an increase in bonding temperature can be suppressed, and the bonding temperature can be reduced. Thus, a power semiconductor device having high heat resistance can be obtained.

また、接合材中の焼結性金属粒子は、接合前の状態において金属粒子同士が反応するのを抑制するために、その表面が有機保護膜で覆われている。そして、接合時の加熱により有機保護膜を分解させ、加圧により金属粒子同士の接触を促すことで焼結を進行させ、接合を可能にする。そのため、焼結接合では、接合面全域に十分な圧力を加えることが重要となり、加圧力が不足した領域では金属粒子同士の接触不良により、焼結が進行せず、接合強度が低下するという問題が生じる。よって複数の半導体素子と回路部材とを接合する場合において回路部材の厚みあるいは接合材の厚みにばらつきが存在するときには、加圧が不十分な半導体素子が発生してしまう。
ここで、複数の半導体素子を均一に加圧する方法としては、例えば特許文献2に示されるように、各半導体素子上に金属体、つまり発泡金属あるいは所定の空隙を有する焼結金属の塊、を搭載し、金属体を変形させながら加圧する方法が挙げられる。
Further, the surface of the sinterable metal particles in the bonding material is covered with an organic protective film in order to suppress the reaction between the metal particles before bonding. And an organic protective film is decomposed | disassembled by the heating at the time of joining, sintering is advanced by encouraging the contact of metal particles by pressurization, and joining is enabled. Therefore, in sintering bonding, it is important to apply sufficient pressure over the entire joining surface, and in regions where the pressing force is insufficient, the sintering does not proceed due to poor contact between metal particles, resulting in a decrease in bonding strength. Occurs. Therefore, in the case where a plurality of semiconductor elements and a circuit member are bonded, if there is a variation in the thickness of the circuit member or the thickness of the bonding material, a semiconductor element whose pressure is insufficient is generated.
Here, as a method of uniformly pressurizing a plurality of semiconductor elements, for example, as shown in Patent Document 2, a metal body, that is, a foam metal or a sintered metal lump having a predetermined gap is formed on each semiconductor element. There is a method of mounting and pressurizing while deforming the metal body.

特開2012−191238号公報JP 2012-191238 A 特開2014−127536号公報JP 2014-127536 A

しかしながら、特許文献2の方法では、半導体素子ごとに金属体を配置する必要があり、半導体素子数が多い場合には、生産性が低下する可能性がある。また、複数の半導体素子を均一に加圧可能であるような方法として、特開2008−193023号公報に示されるような、樹脂製シート材を用いる方法が挙げられる。この場合には、特許文献2の金属体よりも樹脂製シートが柔軟であると考えられるため、複数の半導体素子を一続きの樹脂製シートを介して押圧することで、複数の半導体素子を均一に加圧可能と推察される。よって、半導体素子ごとに樹脂製シートを配置する必要はなく、生産性が向上すると考えられる。   However, in the method of Patent Document 2, it is necessary to dispose a metal body for each semiconductor element, and if the number of semiconductor elements is large, productivity may be reduced. Moreover, as a method which can pressurize a several semiconductor element uniformly, the method of using resin-made sheet | seat materials as shown by Unexamined-Japanese-Patent No. 2008-193023 is mentioned. In this case, since it is considered that the resin sheet is more flexible than the metal body of Patent Document 2, the plurality of semiconductor elements are made uniform by pressing the plurality of semiconductor elements through a series of resin sheets. It is assumed that pressurization is possible. Therefore, it is not necessary to arrange a resin sheet for each semiconductor element, and it is considered that productivity is improved.

しかしながら、この方法は、接合時の高温高圧によって樹脂製シートが大きく変形し、これに起因して、半導体素子に作用する加圧力にむらが生じる可能性がある。   However, in this method, the resin sheet is greatly deformed by the high temperature and high pressure at the time of joining, and this may cause unevenness in the applied pressure acting on the semiconductor element.

本発明は、このような問題点を解決するためになされたもので、高生産性を維持しながら複数の半導体素子を均一加圧可能な半導体装置及びその製造方法を提供することを目的とする。   The present invention has been made to solve such problems, and an object thereof is to provide a semiconductor device capable of uniformly pressurizing a plurality of semiconductor elements while maintaining high productivity, and a method for manufacturing the same. .

上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、複数の半導体素子と、上記半導体素子が接合される複数の突起部を有する一つの回路部材と、上記半導体素子を上記回路部材の表面に接合する複数の焼結金属体とを備え、上記突起部は、上記回路部材における半導体素子が載置される領域の少なくとも角部に位置する上記半導体素子に対応して位置することを特徴とする。
In order to achieve the above object, the present invention is configured as follows.
That is, a semiconductor device in one embodiment of the present invention includes a plurality of semiconductor elements, a single circuit member having a plurality of protrusions to which the semiconductor elements are bonded, and a plurality of the semiconductor elements bonded to the surface of the circuit member. The protrusion is positioned corresponding to the semiconductor element positioned at least at a corner of a region of the circuit member on which the semiconductor element is placed.

また、本発明の他の態様における半導体装置の製造方法は、上記一態様に記載の半導体装置の製造方法で、焼結金属粒子を含む接合材及び加熱加圧装置を使用して一つの回路部材と複数の半導体素子との接合を行う製造方法であって、上記加熱加圧装置は、対向して位置する第1及び第2の一対の加圧板を有し、上記半導体装置の厚み方向において、第1加圧板と第2加圧板との間に、上記回路部材、上記接合材、上記半導体素子、及び加圧シートを、これらの順に重ねて配置し、上記第1及び第2の加圧板を加熱し、かつ相対的に接近させて加圧して、上記焼結金属粒子を焼結させて上記半導体素子と上記回路部材とを接合することを備え、上記加圧シートは、全ての上記半導体素子を覆う大きさを有する一枚のシートであり、上記第1及び第2の加圧板のうち上記加圧シートに接する加圧板は、全ての上記半導体素子を覆う大きさを有することを特徴とする。   According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, the method for manufacturing a semiconductor device according to the above aspect, wherein a circuit member is formed using a bonding material including sintered metal particles and a heating and pressing apparatus. And a plurality of semiconductor elements, wherein the heating and pressing apparatus has a first and a second pair of pressing plates positioned opposite to each other, and in the thickness direction of the semiconductor device, Between the first pressure plate and the second pressure plate, the circuit member, the bonding material, the semiconductor element, and the pressure sheet are stacked in this order, and the first and second pressure plates are arranged. Heating and relatively approaching and pressurizing to sinter the sintered metal particles to join the semiconductor element and the circuit member, the pressure sheet comprising all the semiconductor elements A sheet having a size covering the first and second sheets. Pressure plate in contact with the pressurizing sheet of the second pressure plate, characterized by having a size to cover all of the semiconductor element.

本発明の一態様における半導体装置によれば、回路部材において半導体素子が載置される領域の角部に対応して回路部材は突起部を有することから、回路部材の厚みあるいは焼結金属粒子を含む接合材の厚みにばらつきがある場合であっても、焼結金属粒子にて回路部材と半導体素子とを接合する際の加圧むらを低減することができる。したがって、複数の半導体素子に対して一度で均質的に接合が行え、高生産性を維持しながら複数の半導体素子を均一加圧可能な半導体装置を提供可能である。また、焼結金属結合を行うことから、耐熱性に優れると共に、信頼性の高い半導体素子を低コストで得ることができる。   According to the semiconductor device of one embodiment of the present invention, since the circuit member has the protrusion corresponding to the corner of the region where the semiconductor element is placed in the circuit member, the thickness of the circuit member or the sintered metal particles can be reduced. Even when there is variation in the thickness of the bonding material to be included, it is possible to reduce uneven pressure when the circuit member and the semiconductor element are bonded with the sintered metal particles. Therefore, it is possible to provide a semiconductor device capable of uniformly bonding a plurality of semiconductor elements at a time and capable of uniformly pressurizing the plurality of semiconductor elements while maintaining high productivity. In addition, since sintered metal bonding is performed, a highly reliable semiconductor element can be obtained at low cost while being excellent in heat resistance.

本発明の他の態様における半導体装置の製造方法によれば、加圧シートの平面内での伸びが大きい箇所に位置する半導体素子に対応して回路部材に突起部を設けている。よって、半導体素子と回路部材との接合するときの加圧シートの伸びに起因して加圧力が低下する位置における半導体素子に対して、特に強く押圧することができる。よって、複数の半導体素子を均一に加圧することが可能である。また、一続きの一枚の加圧シートで複数の半導体素子を押圧するため、半導体素子ごとに加圧シートを搭載する必要がなく、高い生産性を維持することもできる。   According to the method for manufacturing a semiconductor device in another aspect of the present invention, the projecting portion is provided on the circuit member corresponding to the semiconductor element located at a location where the pressure sheet is largely stretched in the plane. Therefore, it can press especially strongly with respect to the semiconductor element in the position where pressurization pressure falls due to extension of a pressurization sheet when joining a semiconductor element and a circuit member. Therefore, it is possible to pressurize a plurality of semiconductor elements uniformly. In addition, since a plurality of semiconductor elements are pressed by a series of pressure sheets, there is no need to mount a pressure sheet for each semiconductor element, and high productivity can be maintained.

本発明の実施の形態1における半導体装置の概略を示す断面図であり、図2に示すA−A部における断面図である。FIG. 3 is a cross-sectional view schematically showing the semiconductor device according to the first embodiment of the present invention, and is a cross-sectional view taken along a line AA shown in FIG. 2. 図1に示す半導体装置の平面図である。FIG. 2 is a plan view of the semiconductor device shown in FIG. 1. 図1に示す半導体装置の回路部材に設けた突起部の位置を示す平面図である。FIG. 2 is a plan view showing a position of a protrusion provided on a circuit member of the semiconductor device shown in FIG. 1. 図3Aにおける突起部の位置の変形例を示す平面図である。It is a top view which shows the modification of the position of the projection part in FIG. 3A. (a)から(d)は、図1に示す半導体装置の製造方法を説明するための各工程を示す側面図である。(A) to (d) is a side view showing each step for explaining a method of manufacturing the semiconductor device shown in FIG. 図1に示す半導体装置の製造方法に用いる図4に示す加熱加圧装置の平面図である。FIG. 5 is a plan view of the heating and pressing apparatus shown in FIG. 4 used in the method for manufacturing the semiconductor device shown in FIG. 1. (a)は接合圧力分布に関する実験における接合方法を行う装置の断面図であり、(b)は接合しているときにおける加圧シートの伸び方向を示す平面図である。(A) is sectional drawing of the apparatus which performs the joining method in the experiment regarding joining pressure distribution, (b) is a top view which shows the expansion | extension direction of a pressure sheet when it joins. 接合圧力分布に関する実験の結果を示す模式図である。It is a schematic diagram which shows the result of the experiment regarding joining pressure distribution. 図1に示す半導体装置の変形例を示す図であり、その製造状態を示す平面図、及び突起部の位置を示す平面図である。It is a figure which shows the modification of the semiconductor device shown in FIG. 1, and is the top view which shows the manufacturing state, and the top view which shows the position of a projection part. 図1に示す半導体装置のさらに別の変形例における平面図である。FIG. 11 is a plan view of still another modification of the semiconductor device shown in FIG. 1. 図9に示す半導体装置において、接合圧力分布に関する実験での加圧シートの伸び方向を示す平面図である。In the semiconductor device shown in FIG. 9, it is a top view which shows the extension direction of the pressurization sheet | seat in the experiment regarding junction pressure distribution. 図9に示す半導体装置において、接合圧力分布に関する実験の結果を示す模式図である。FIG. 10 is a schematic diagram illustrating a result of an experiment relating to a junction pressure distribution in the semiconductor device illustrated in FIG. 9. 図1に示す半導体装置の突起部の高さを説明するための断面図である。It is sectional drawing for demonstrating the height of the projection part of the semiconductor device shown in FIG. 図1に示す半導体装置において加圧シートと回路パターンとの距離を説明するための側面図である。FIG. 2 is a side view for explaining the distance between a pressure sheet and a circuit pattern in the semiconductor device shown in FIG. 1.

本発明の実施形態である半導体装置及びその製造方法について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。   A semiconductor device and a manufacturing method thereof according to an embodiment of the present invention will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. In addition, in order to avoid the following description from becoming unnecessarily redundant and to facilitate understanding by those skilled in the art, a detailed description of already well-known matters and a duplicate description of substantially the same configuration may be omitted. . Further, the contents of the following description and the accompanying drawings are not intended to limit the subject matter described in the claims.

尚、以下の記述では半導体装置として電力用半導体装置を例に採る。よって電力用半導体装置に備わる半導体素子として電力用半導体素子を例に採る。しかしながら、本願発明は、電力用半導体装置に限定する意図ではなく、電力用以外の通常電力を扱う一般的な半導体装置についても適用可能である。   In the following description, a power semiconductor device is taken as an example of the semiconductor device. Therefore, a power semiconductor element is taken as an example of a semiconductor element included in the power semiconductor device. However, the present invention is not intended to be limited to a power semiconductor device, but can also be applied to general semiconductor devices that handle normal power other than power.

実施の形態1.
本発明の実施の形態1における電力用半導体装置の構成について説明する。
図1は、本実施の形態1の電力用半導体装置100を示す断面図であり、図2はその平面図である。ここで図1は、図2に示すA−A断面に相当する。尚、図1では、本実施の形態の特徴部分である半導体素子と回路部材との接合部分に関する構成のみを図示し、他の構成については図示を省略している。また、各図は概略構成を示すもので、例えば部材の厚み等は、理解を容易にするため及び図示の便宜上、実際の大きさとは異なる。
Embodiment 1 FIG.
A configuration of the power semiconductor device according to the first embodiment of the present invention will be described.
FIG. 1 is a cross-sectional view showing a power semiconductor device 100 according to the first embodiment, and FIG. 2 is a plan view thereof. Here, FIG. 1 corresponds to the AA cross section shown in FIG. In FIG. 1, only the configuration relating to the junction between the semiconductor element and the circuit member, which is a characteristic portion of the present embodiment, is illustrated, and the other configurations are not shown. Each figure shows a schematic configuration. For example, the thickness of the member is different from the actual size for easy understanding and for convenience of illustration.

本実施形態の電力用半導体装置100は、基本的構成部分として、複数の半導体素子2と、焼結金属体3Aと、回路部材4とを有する。
半導体素子2は、本実施形態では、いわゆる電力用の半導体素子であり、その厚みが例えば0.1〜0.4mm程度であり、その主面(表面)2fが矩形状をなす素子である。より具体的には、半導体素子2は、例えば、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field-Effect Transistor)、SBD(Schottky Barrier diode)、PNダイオードなどが相当する。例えば、半導体素子2としてIGBTを用いた場合、主面2fにはエミッタ電極と、制御信号が入力されるゲート電極とが形成されており、その厚み方向において主面2fに対向する裏面には、コレクタ電極が形成されている。尚、図1において、半導体素子2の各電極は、図示を省略している。
また、半導体素子2は、Siの半導体材料から作製されるものに限らず、ワイドバンドギャップ半導体材料、例えば炭化ケイ素、窒化ガリウム系材料、及びダイヤモンドで作製された半導体素子でもよい。
The power semiconductor device 100 of this embodiment includes a plurality of semiconductor elements 2, a sintered metal body 3 </ b> A, and a circuit member 4 as basic components.
In the present embodiment, the semiconductor element 2 is a so-called power semiconductor element having a thickness of, for example, about 0.1 to 0.4 mm, and a main surface (front surface) 2f having a rectangular shape. More specifically, the semiconductor element 2 corresponds to, for example, an IGBT (Insulated Gate Bipolar Transistor), a MOSFET (Metal Oxide Semiconductor Field-Effect Transistor), an SBD (Schottky Barrier Diode), a PN diode, or the like. For example, when an IGBT is used as the semiconductor element 2, an emitter electrode and a gate electrode to which a control signal is input are formed on the main surface 2f, and on the back surface facing the main surface 2f in the thickness direction, A collector electrode is formed. In FIG. 1, each electrode of the semiconductor element 2 is not shown.
Further, the semiconductor element 2 is not limited to one made from a Si semiconductor material, and may be a wide band gap semiconductor material, for example, a semiconductor element made from silicon carbide, a gallium nitride-based material, and diamond.

焼結金属体3Aは、焼結性金属粒子が焼結して凝固した金属層であり、回路部材4と半導体素子2とを接合する接合層である。ここで焼結性金属粒子とは、粒径がナノオーダーから数マイクロオーダーの金属粒子であって、いわゆる焼結接合に用いられる接合材を構成する金属粒子である。また、焼結性金属粒子の種類、即ち、焼結金属体3Aを構成する金属の種類としては、焼結接合が可能な金属であって、融点が半導体素子2の最大動作温度以上である金属(例えば、AgあるいはCu等)とすることが好ましい。より詳細には、半導体素子2が、ワイドバンドギャップ半導体材料から作製されたSiC半導体素子の場合、焼結金属体3Aは、融点が200℃以上、より好ましくは300℃以上の金属とすることが好ましい。   The sintered metal body 3 </ b> A is a metal layer obtained by sintering and solidifying sinterable metal particles, and is a joining layer that joins the circuit member 4 and the semiconductor element 2. Here, the sinterable metal particles are metal particles having a particle size of nano-order to several micro-order, and are metal particles constituting a bonding material used for so-called sintered bonding. Further, the kind of the sinterable metal particles, that is, the kind of the metal constituting the sintered metal body 3A is a metal that can be sintered and bonded and that has a melting point equal to or higher than the maximum operating temperature of the semiconductor element 2. For example, Ag or Cu is preferable. More specifically, when the semiconductor element 2 is a SiC semiconductor element made of a wide band gap semiconductor material, the sintered metal body 3A is made of a metal having a melting point of 200 ° C. or higher, more preferably 300 ° C. or higher. preferable.

回路部材4は、半導体素子2が載置され半導体素子2とともに主回路の一部を構成する板状部材であり、例えばヒートスプレッダあるいは回路パターンが形成された絶縁基板である。より詳細には、電気導電性及び熱伝導性に優れた銅(Cu)あるいは銅合金、アルミニウム(Al)等の金属ブロック状のヒートスプレッダあるいはリードフレームと称される板材、又は絶縁性を有するセラミックの基材に金属配線パターンが形成されたセラミック絶縁基板などが挙げられる。本実施の形態では、回路部材4は、セラミック41に銅の回路パターン40を形成した絶縁基板として図示する。   The circuit member 4 is a plate-like member on which the semiconductor element 2 is mounted and forms a part of the main circuit together with the semiconductor element 2, and is, for example, an insulating substrate on which a heat spreader or a circuit pattern is formed. More specifically, copper (Cu) or copper alloy having excellent electrical and thermal conductivity, a metal block-shaped heat spreader such as aluminum (Al) or a plate material called a lead frame, or an insulating ceramic. Examples thereof include a ceramic insulating substrate having a metal wiring pattern formed on a base material. In the present embodiment, the circuit member 4 is illustrated as an insulating substrate in which a copper circuit pattern 40 is formed on a ceramic 41.

また、回路部材4の回路パターン40には、図1に示すように、突起部40tが形成されている。図3Aは、回路部材4における突起部40tの配置状態を示した平面図である。尚、図3Aに示す「40tf」は、突起部40tの主面を表す。
回路部材4の回路パターン40には、図2に示すように、一例として3行3列(3×3)に半導体素子2が配置されるが、突起部40tは、本実施形態では図3Aに示すように、領域43における角部に形成される。ここで領域43は、複数の半導体素子2が配置される領域であって、その外周端は、回路パターン40の周囲よりも僅かに狭い位置に対応する。また図3Aに示す「40tf」は、突起部40tの表面を示す。この表面40tfには、焼結して焼結金属体3Aとなる、後述の接合材3Bが例えば塗布することで設けられる。
Further, as shown in FIG. 1, a protrusion 40t is formed in the circuit pattern 40 of the circuit member 4. FIG. 3A is a plan view showing an arrangement state of the protrusions 40 t in the circuit member 4. Note that “40tf” illustrated in FIG. 3A represents the main surface of the protrusion 40t.
In the circuit pattern 40 of the circuit member 4, as shown in FIG. 2, the semiconductor elements 2 are arranged in 3 rows and 3 columns (3 × 3) as an example, but the protrusions 40 t are shown in FIG. 3A in this embodiment. As shown, it is formed at the corner in region 43. Here, the region 43 is a region where a plurality of semiconductor elements 2 are arranged, and the outer peripheral end thereof corresponds to a position slightly narrower than the periphery of the circuit pattern 40. “40tf” shown in FIG. 3A indicates the surface of the protrusion 40t. The surface 40tf is provided by applying, for example, a bonding material 3B described later, which is sintered to be a sintered metal body 3A.

尚、突起部40tを領域43における角部に形成する理由については後述する。
また、図3Aでは、回路パターン40に突起部40tを、領域43における角部に形成した場合を示しているが、突起部40tの形成は、これに限るものでない。例えば、図3Bに示すように、回路部材4の外周縁部42に沿って突起部40tを形成していても良い。その理由については後述する。
The reason for forming the protrusion 40t at the corner in the region 43 will be described later.
3A shows a case where the protrusions 40t are formed in the corners of the region 43 in the circuit pattern 40, but the formation of the protrusions 40t is not limited to this. For example, as illustrated in FIG. 3B, the protrusion 40 t may be formed along the outer peripheral edge 42 of the circuit member 4. The reason will be described later.

また、突起部40tの材質は、回路パターン40の材料と同種でも構わないし、異種の材料でも良い。但し、異種の材料である場合、突起部40tと回路パターン40とは金属接合されている必要がある。そして、突起部40tの材質は、後述する接合工程における加熱温度及び加圧力によって変形しない材料であれば良い。さらに、半導体素子2の動作で発生する熱を回路パターン40に効率的に伝導するために、熱伝導率の高い物質であることが好ましく、かつ電力用半導体装置100を低消費電力で動作させるために、電気伝導率の高い物質であることが好ましい。よって、例えば、銅(Cu)あるいは銅合金、アルミニウム(Al)等が好ましい。   The material of the protrusion 40t may be the same as or different from the material of the circuit pattern 40. However, in the case of different materials, the protrusion 40t and the circuit pattern 40 need to be metal-bonded. And the material of the projection part 40t should just be a material which does not deform | transform with the heating temperature and the applied pressure in the joining process mentioned later. Furthermore, in order to efficiently conduct the heat generated by the operation of the semiconductor element 2 to the circuit pattern 40, it is preferable to use a material having high thermal conductivity, and to operate the power semiconductor device 100 with low power consumption. In addition, a substance having high electrical conductivity is preferable. Therefore, for example, copper (Cu), a copper alloy, aluminum (Al), or the like is preferable.

半導体素子2、焼結金属体3A、及び突起部40tのサイズの大小関係は、半導体素子2を均一に加圧して半導体素子2の裏面全体を突起部40tに接合するために、以下の関係を有することが望ましい。但し、突起部40t、焼結金属体3A、及び半導体素子2の長手及び短手方向を互いに一致させて接合することを前提とする。   The size relationship between the semiconductor element 2, the sintered metal body 3 </ b> A, and the protrusion 40 t has the following relationship in order to uniformly pressurize the semiconductor element 2 and join the entire back surface of the semiconductor element 2 to the protrusion 40 t. It is desirable to have. However, it is assumed that the protrusions 40t, the sintered metal body 3A, and the semiconductor element 2 are joined with their longitudinal and lateral directions aligned with each other.

突起部40tの長手長さ ≧ 焼結金属体3Aの長手長さ ≧ 半導体素子2の長手長さ
かつ
突起部40tの短手長さ ≧ 焼結金属体3Aの短手長さ ≧ 半導体素子2の短手長さ
Longitudinal length of protrusion 40t ≧ longitudinal length of sintered metal body 3A ≧ longitudinal length of semiconductor element 2 and short length of protrusion 40t ≧ short length of sintered metal body 3A ≧ short length of semiconductor element 2 The

上の関係を満たすことで、図1及び図2に示すように、回路部材4に対向する半導体素子2の裏面の全面を突起部40tに接合することができる。その結果、半導体素子2の動作で発生する熱を回路パターン40に効率的に逃がすことができる。また、後述する接合工程において、半導体素子2に作用する応力を低減することが可能となる。   By satisfying the above relationship, as shown in FIGS. 1 and 2, the entire back surface of the semiconductor element 2 facing the circuit member 4 can be bonded to the protrusion 40t. As a result, the heat generated by the operation of the semiconductor element 2 can be efficiently released to the circuit pattern 40. In addition, it is possible to reduce the stress acting on the semiconductor element 2 in the bonding process described later.

上述したように、図1では電力用半導体装置100における半導体素子2と回路部材4との接合部分のみを図示しているが、実際には、半導体素子2の主面2f側においても図示しない配線部材等が接合される。また、回路部材4の下面側には冷却部材が設けられることもある。さらに、半導体素子2を含む回路面が例えば封止樹脂によって封止されることもある。但し、本実施形態の電力用半導体装置100は、半導体素子2の主面2f側の構成、回路部材4の下面側の構成、及び封止方法等によって限定されるものではない。よって、これらの構成については説明を省略する。   As described above, FIG. 1 shows only the joint portion between the semiconductor element 2 and the circuit member 4 in the power semiconductor device 100, but actually, the wiring not shown on the main surface 2f side of the semiconductor element 2 is also shown. A member etc. are joined. Further, a cooling member may be provided on the lower surface side of the circuit member 4. Furthermore, the circuit surface including the semiconductor element 2 may be sealed with a sealing resin, for example. However, the power semiconductor device 100 of the present embodiment is not limited by the configuration on the main surface 2f side of the semiconductor element 2, the configuration on the lower surface side of the circuit member 4, the sealing method, and the like. Therefore, description of these configurations is omitted.

次に、実施の形態1における電力用半導体装置100の製造方法について説明する。
図4は、実施の形態1にかかる電力用半導体装置100の製造方法の各工程を示す側面図である。図5は、電力用半導体装置100の製造方法に用いる加熱加圧装置200を示す平面図である。以下、電力用半導体装置100の説明と同様に、半導体素子2と回路部材4との接合部分に着目して説明を行う。
Next, a method for manufacturing power semiconductor device 100 in the first embodiment will be described.
FIG. 4 is a side view showing each step of the method for manufacturing the power semiconductor device 100 according to the first embodiment. FIG. 5 is a plan view showing a heating and pressing apparatus 200 used in the method for manufacturing the power semiconductor device 100. Hereinafter, as in the description of the power semiconductor device 100, the description will be made by paying attention to the joint portion between the semiconductor element 2 and the circuit member 4.

まず、図4の(a)に示すように、回路部材4に突起部40tを形成する。その形成方法としては、例えば、回路パターン40をエッチングして、その一部を切削する方法が挙げられる。その形成位置は、上述したように、回路部材4において半導体素子2が載置される領域43における少なくとも角部である。   First, as illustrated in FIG. 4A, the protrusion 40 t is formed on the circuit member 4. Examples of the forming method include a method of etching the circuit pattern 40 and cutting a part thereof. As described above, the formation position is at least a corner in the region 43 where the semiconductor element 2 is placed in the circuit member 4.

次に、形成した突起部40tの表面40tf(図3A)に、ペースト状の接合材3Bを塗布する。ここで、接合材3Bは、有機保護膜で被覆された焼結金属粒子を含む接合材であり、後述するように加熱加圧されることで焼結金属体3Aになる元の材料である。
そして、塗布された接合材3B上に、半導体素子2の裏面を接合材3Bに対向させて半導体素子2を配置し、接合準備品1を形成する。
Next, the paste-like bonding material 3B is applied to the surface 40tf (FIG. 3A) of the formed protrusion 40t. Here, the bonding material 3B is a bonding material including sintered metal particles coated with an organic protective film, and is an original material that becomes a sintered metal body 3A when heated and pressurized as described later.
Then, on the applied bonding material 3B, the semiconductor element 2 is arranged with the back surface of the semiconductor element 2 opposed to the bonding material 3B, and the bonding preparation 1 is formed.

次に、図4(b)に示すように、接合準備品1の半導体素子2の主面2f上に、複数の半導体素子2の主面2fの全体を覆うように一枚の加圧シート50を配置する。加圧シート50は、後の加圧工程において、半導体素子2の傾き等により生じる加圧力の偏り(方当たり)を抑制する機能を果たす。尚、主面2fは、回路部材4に対向する半導体素子2の裏面に対して半導体素子2の厚み方向(Z方向)において反対側の面が相当する。   Next, as illustrated in FIG. 4B, a single pressure sheet 50 is provided on the main surface 2 f of the semiconductor element 2 of the bonding preparation product 1 so as to cover the entire main surface 2 f of the plurality of semiconductor elements 2. Place. The pressure sheet 50 has a function of suppressing pressure bias (direction) caused by the inclination of the semiconductor element 2 or the like in the subsequent pressure process. The main surface 2 f corresponds to a surface on the opposite side in the thickness direction (Z direction) of the semiconductor element 2 with respect to the back surface of the semiconductor element 2 facing the circuit member 4.

次に、加熱加圧装置200を用いて、加圧シート50が載置された接合準備品1を加圧する加圧動作を行う。
加熱加圧装置200は、図4の(c)及び(d)に示すように、第1加圧板の一例に相当する上側加圧板21、及び第2加圧板の一例に相当する下側加圧板22を有する。ここで上側加圧板21及び下側加圧板22は、接合準備品1の厚み方向(図4の(a)に示すZ方向)において互いに対向して、かつ接合準備品1を挟むように配置される。上側加圧板21は、加圧シート50に接する加圧板であり、下側加圧板22は回路部材4の回路パターン40に接する加圧板である。尚、下側加圧板22に直接接触する対象は、本実施の形態では説明を簡略化するため、回路部材4の回路パターン40を対象として記載するが、回路部材4が形成されたセラミック41、あるいは冷却装置等としてもよい。
Next, using the heating and pressing apparatus 200, a pressing operation is performed to pressurize the bonding preparation 1 on which the pressing sheet 50 is placed.
As shown in FIGS. 4C and 4D, the heating and pressing apparatus 200 includes an upper pressure plate 21 corresponding to an example of a first pressure plate and a lower pressure plate corresponding to an example of a second pressure plate. 22. Here, the upper pressure plate 21 and the lower pressure plate 22 are arranged so as to face each other in the thickness direction of the bonding preparation product 1 (Z direction shown in FIG. 4A) and sandwich the bonding preparation product 1. The The upper pressure plate 21 is a pressure plate in contact with the pressure sheet 50, and the lower pressure plate 22 is a pressure plate in contact with the circuit pattern 40 of the circuit member 4. In addition, in order to simplify description in the present embodiment, the object that is in direct contact with the lower pressure plate 22 is described for the circuit pattern 40 of the circuit member 4, but the ceramic 41 on which the circuit member 4 is formed, Alternatively, a cooling device or the like may be used.

また、上側加圧板21及び下側加圧板22には、それぞれヒーター21h及びヒーター22hがそれぞれ設けられている。さらに下側加圧板22の表面22fには、図5に示すように、接合準備品1の位置決めを行うガイド22gが設けられている。本実施形態では、ガイド22gは、L字型の突起形状をなしている。尚、ガイド22gの形状は、本実施形態におけるL字型に限定するものではなく、例えば、コ字型あるいはハ字型等の、接合準備品1の側面における少なくとも隣接する2辺に接し支持する形状であればよく、さらには位置決め機能を有する機構であれば下側加圧板22に形成された突起状の構造以外のものでも構わない。   The upper pressure plate 21 and the lower pressure plate 22 are provided with a heater 21h and a heater 22h, respectively. Further, a guide 22g for positioning the bonding preparation 1 is provided on the surface 22f of the lower pressure plate 22 as shown in FIG. In the present embodiment, the guide 22g has an L-shaped projection shape. Note that the shape of the guide 22g is not limited to the L-shape in the present embodiment. For example, the guide 22g contacts and supports at least two adjacent sides on the side surface of the joint preparation 1 such as a U-shape or a C-shape. Any shape other than the projecting structure formed on the lower pressure plate 22 may be used as long as it has a positioning function.

まず、図4の(c)に示すように、加圧シート50が載置された接合準備品1を、加熱加圧装置200の下側加圧板22の表面22fに載置し、かつ接合準備品1における回路部材4の角がガイド22gのコーナー部に接するように配置する。より詳細には、ガイド22gのコーナー部に矩形状の回路部材4の角を突き当てるように配置する。これにより、接合準備品1が、つまり半導体素子2が下側加圧板22に対して位置決めされる。
尚、接合準備品1の加圧を行う前に、予めヒーター21h、22hに通電することで、上側加圧板21及び下側加圧板22を予備加熱しておくことが好ましい。予備加熱は、接合材3B内に含まれる焼結性金属粒子同士の焼結が起こらない温度に加熱した状態であり、このような温度を保持する。これにより、後述する半導体素子2と回路部材4との接合工程において接合材3Bを加熱する際に、必要な加熱温度を得るまでの時間を短縮することができる。
First, as shown in (c) of FIG. 4, the preparation for joining 1 on which the pressure sheet 50 is placed is placed on the surface 22 f of the lower pressure plate 22 of the heating and pressing apparatus 200 and the preparation for joining is performed. The corner of the circuit member 4 in the product 1 is arranged so as to contact the corner portion of the guide 22g. More specifically, the corners of the rectangular circuit member 4 are arranged to abut on the corners of the guide 22g. Thereby, the bonding preparation 1, that is, the semiconductor element 2 is positioned with respect to the lower pressure plate 22.
In addition, it is preferable to preheat the upper pressure plate 21 and the lower pressure plate 22 by energizing the heaters 21h and 22h in advance before pressurizing the bonding preparation product 1. The preheating is a state in which the sinterable metal particles contained in the bonding material 3B are heated to a temperature at which sintering does not occur, and such a temperature is maintained. Thereby, when heating the joining material 3B in the joining process of the semiconductor element 2 and the circuit member 4 which will be described later, it is possible to shorten the time required to obtain a necessary heating temperature.

予備加熱後、上側加圧板21及び下側加圧板22を相対的に接近するように少なくとも一方を上記Z方向に移動させ、図4の(d)に示すように、一枚の加圧シート50を載せた接合準備品1を上側加圧板21と下側加圧板22とで挟み、接合準備品1を加圧する。
この加圧状態において、加圧シート50は、接合準備品1を構成する各部材の厚みのばらつきを吸収することから、半導体素子2の主面2f全体を均一に加圧することが可能となる。例えば、接合材3Bの塗布むら等によって接合準備品1の各部材の厚みがばらつき、半導体素子2の主面2fと上側加圧板21との間に傾きが生じていた場合であっても、加圧シート50が厚さ方向(Z方向)に変形することで、半導体素子2の主面2f全体を均一に加圧することができる。
また、全ての半導体素子2に対して一枚の加圧シート50を設けることから、半導体素子ごとに加圧シートを搭載する必要がなく、高生産性で、半導体素子2の均一加圧が行える。
After the preheating, at least one of the upper pressure plate 21 and the lower pressure plate 22 is moved in the Z direction so as to be relatively close to each other, and as shown in FIG. Between the upper pressure plate 21 and the lower pressure plate 22 and pressurizing the bonding preparation 1.
In this pressurized state, the pressure sheet 50 absorbs variations in the thickness of each member constituting the bonding preparation 1, so that the entire main surface 2 f of the semiconductor element 2 can be uniformly pressed. For example, even when the thickness of each member of the bonding preparation 1 varies due to uneven application of the bonding material 3B and the inclination between the main surface 2f of the semiconductor element 2 and the upper pressure plate 21 is increased, By deforming the pressure sheet 50 in the thickness direction (Z direction), the entire main surface 2f of the semiconductor element 2 can be uniformly pressed.
Further, since the single pressure sheet 50 is provided for all the semiconductor elements 2, it is not necessary to mount a pressure sheet for each semiconductor element, and the semiconductor element 2 can be uniformly pressed with high productivity. .

加圧力が、回路部材4の回路パターン40と半導体素子2とを接合するのに必要な圧力範囲に達した後、上側加圧板21及び下側加圧板22を焼結接合に必要な温度まで、さらに加熱する。
そして、加圧シート50、半導体素子2、接合材3B、及び回路部材4の温度がそれぞれ必要な温度に達した後、必要な時間、加圧力及び加熱温度を保持する。これにより、接合材3Bに含まれる有機保護膜が分解され、焼結性金属粒子による接合が開始され、半導体素子2と回路部材4の回路パターン40とが接合する。接合が完了すると、接合材3Bは、有機保護膜が揮発し焼結性金属粒子が凝固した焼結金属体3Aとなる。
After the applied pressure reaches a pressure range necessary for joining the circuit pattern 40 of the circuit member 4 and the semiconductor element 2, the upper pressure plate 21 and the lower pressure plate 22 are brought to a temperature necessary for sintering joining, Heat further.
Then, after the temperatures of the pressure sheet 50, the semiconductor element 2, the bonding material 3B, and the circuit member 4 reach the necessary temperatures, the pressing force and the heating temperature are maintained for a necessary time. Thereby, the organic protective film contained in the bonding material 3 </ b> B is decomposed, bonding by the sinterable metal particles is started, and the semiconductor element 2 and the circuit pattern 40 of the circuit member 4 are bonded. When the joining is completed, the joining material 3B becomes a sintered metal body 3A in which the organic protective film is volatilized and the sinterable metal particles are solidified.

この接合動作において、加圧シート50の役割は、上述のように半導体素子2に作用する加圧力の均一化以外にも、半導体素子2が破損するのを防ぐクッション材としての役割がある。そのため、加圧シート50を構成する材料は、接合材3Bの焼結温度における耐熱性と、当該温度において半導体素子2を破損しない程度の柔軟さ(弾性率)とを有する材料であれば良い。具体的には、接合時の温度において、弾性率が1MPa以下の材料であることが好ましい。
尚、このような加圧シート50の役割から加圧シート50は、樹脂製シートの緩衝材と呼ぶこともできる。
In this joining operation, the pressure sheet 50 has a role as a cushion material for preventing the semiconductor element 2 from being damaged, in addition to the uniform applied pressure acting on the semiconductor element 2 as described above. Therefore, the material constituting the pressure sheet 50 may be a material having heat resistance at the sintering temperature of the bonding material 3B and flexibility (elastic modulus) that does not damage the semiconductor element 2 at the temperature. Specifically, it is preferable that the material has a modulus of elasticity of 1 MPa or less at the bonding temperature.
From the role of the pressure sheet 50, the pressure sheet 50 can also be referred to as a resin sheet cushioning material.

また、加圧シート50のサイズは、回路部材4に搭載された全ての半導体素子2の主面2f全体を十分に加圧するために、以下の関係であることが好ましい。但し、加圧シート50の長手方向と半導体素子2の搭載領域の長手方向、加圧シート50の短手方向と半導体素子2の搭載領域の短手方向とをそれぞれ一致させるように、加圧シート50を搭載することを前提とする。   The size of the pressure sheet 50 is preferably in the following relationship in order to sufficiently press the entire main surface 2f of all the semiconductor elements 2 mounted on the circuit member 4. However, the pressure sheet 50 is aligned with the longitudinal direction of the mounting region of the semiconductor element 2, and the short direction of the pressing sheet 50 is aligned with the short direction of the mounting region of the semiconductor element 2. It is assumed that 50 is installed.

加圧シート50の長手長さ ≧ 半導体素子2の搭載領域の長手長さ(図2に示す長さ2nl)、かつ
加圧シート50の短手長さ ≧ 半導体素子2の搭載領域の短手長さ(図2に示す長さ2ml)
Longitudinal length of the pressure sheet 50 ≧ long length of the mounting region of the semiconductor element 2 (length 2nl shown in FIG. 2), and short length of the pressing sheet 50 ≧ short length of the mounting region of the semiconductor element 2 ( (Length 2ml shown in Fig. 2)

上述の関係を満たすことで、回路部材4に搭載された全ての半導体素子2の主面2fを、加圧シート50を介して確実に押圧することができる。したがって、前述した加圧シート50を用いる効果が確実に発揮される。
さらに、加圧シート50を配置する際の作業性の観点から、加圧シート50は、半導体素子2の搭載領域の大きさに対して長手、短手ともに1mm程度大きいサイズであることが望ましい。
また、加圧シート50の厚さは、加圧力のばらつきを低減するために、加圧前の状態では半導体素子2よりも厚く、加圧後では加圧前の厚さの半分以下になるような厚さを有することが好ましい。
By satisfying the above relationship, the main surfaces 2 f of all the semiconductor elements 2 mounted on the circuit member 4 can be reliably pressed via the pressure sheet 50. Therefore, the effect of using the pressure sheet 50 described above is reliably exhibited.
Furthermore, from the viewpoint of workability when the pressure sheet 50 is disposed, it is desirable that the pressure sheet 50 has a size that is about 1 mm larger in length and width than the size of the mounting area of the semiconductor element 2.
Further, the thickness of the pressure sheet 50 is thicker than that of the semiconductor element 2 in a state before pressurization and less than half of the thickness before pressurization after pressurization in order to reduce variation in pressurization force. It is preferable to have a thick thickness.

次に、回路部材4に突起部40tを設けたことにより、半導体素子2をより均一に加圧できるという効果について、突起部40tの形成場所に関する内容も含めて、以下に説明を行う。
半導体素子2の回路部材4への接合は、加熱加圧装置200のコスト低減あるいはサイズ低減の観点から、より低圧力で行うことが望ましい。また、低圧力での接合が可能となれば、同一荷重であっても、一括して接合できる半導体素子2の数が増加し、生産性を向上させることが可能になる。
しかしながら、接合時の圧力を低下させると、接合面内での圧力にばらつきがある場合には、局所的に、接合に必要な圧力を下回る領域が発生する。つまり、接合時の加圧力を低下させた場合には、加圧力が大きい場合には問題にならなかった接合面内における圧力ばらつきが問題となってくる。
そこで、まず回路部材4に突起部40tを設けずに接合を行う場合において、半導体素子2の主面2fに作用する圧力分布について検証を行った。以下にその説明を行う。
Next, the effect that the semiconductor element 2 can be more uniformly pressurized by providing the projecting portion 40t on the circuit member 4 will be described below, including the contents relating to the formation location of the projecting portion 40t.
It is desirable to bond the semiconductor element 2 to the circuit member 4 at a lower pressure from the viewpoint of cost reduction or size reduction of the heating and pressing apparatus 200. Also, if bonding at a low pressure is possible, the number of semiconductor elements 2 that can be bonded together even at the same load increases, and productivity can be improved.
However, when the pressure at the time of bonding is reduced, if the pressure in the bonding surface varies, a region that is locally lower than the pressure required for bonding is generated. That is, when the applied pressure at the time of bonding is lowered, pressure variation in the bonded surface, which is not a problem when the applied pressure is large, becomes a problem.
Therefore, first, the pressure distribution acting on the main surface 2f of the semiconductor element 2 was verified in the case where the circuit member 4 was joined without providing the protrusion 40t. This will be described below.

図6の(a)は、半導体素子2の主面2fにかかる圧力分布に関する実験に関して、その接合方法を説明するための、加熱加圧装置200を含めた断面図であり、図2に示すB−B断面に対応する位置での断面を図示している。尚、このB−B断面は、回路部材4において突起部40tが形成されていない部分における断面に相当する。また図6の(b)は、当該実験の結果を示す模式図であり、半導体素子2の主面2fにおける加圧力の分布を示した平面図である。尚、図6の(b)において、実線は加熱加圧装置200の上側加圧板21の位置を示し、一点鎖線は加圧シート50の位置を示し、破線は半導体素子2の主面2fの位置を示している。さらに、図6の(b)に示す矢印N(白、黒とも)は、加圧シート50の伸び方向を模式的に表している。   FIG. 6A is a cross-sectional view including a heating and pressurizing apparatus 200 for explaining a bonding method regarding an experiment relating to pressure distribution applied to the main surface 2f of the semiconductor element 2, and is shown in FIG. The cross section in the position corresponding to a -B cross section is illustrated. In addition, this BB cross section is corresponded in the cross section in the part in which the projection part 40t is not formed in the circuit member 4. FIG. FIG. 6B is a schematic view showing the result of the experiment, and is a plan view showing the distribution of the applied pressure on the main surface 2 f of the semiconductor element 2. In FIG. 6B, the solid line indicates the position of the upper pressure plate 21 of the heating and pressing apparatus 200, the alternate long and short dash line indicates the position of the pressure sheet 50, and the broken line indicates the position of the main surface 2 f of the semiconductor element 2. Is shown. Further, an arrow N (both white and black) shown in FIG. 6B schematically represents the extending direction of the pressure sheet 50.

接合工程では、加圧シート50は、半導体素子2の主面2fと上側加圧板21との間で押圧され、各々の半導体素子2の主面2fにおいて、それぞれの中心C(図6に示す黒丸部分)から放射状にX−Y方向(加圧シート50の厚み方向(Z方向)に直交する平面方向)に伸長する。加圧シート50の伸長方向が相対する部位(矢印Nのうち白色のもの)では、加圧シート50が互いに逆方向に伸びようとし、結果として加圧シート50の伸び量は小さくなる。一方、加圧シート50が相対しない部位(矢印Nのうち黒色のもの)では、加圧シート50は大きく伸長することになる。   In the bonding step, the pressure sheet 50 is pressed between the main surface 2f of the semiconductor element 2 and the upper pressure plate 21, and each center C (black circle shown in FIG. The portion extends radially in the XY direction (a planar direction perpendicular to the thickness direction (Z direction) of the pressure sheet 50). At the portion where the extension direction of the pressure sheet 50 is opposite (white one in the arrow N), the pressure sheet 50 tends to extend in the opposite direction, and as a result, the amount of extension of the pressure sheet 50 is reduced. On the other hand, in a portion where the pressure sheet 50 is not opposed (the black one in the arrow N), the pressure sheet 50 is greatly extended.

また、半導体素子2の主面2fに作用する加圧力は、図7に示す黒色部が白色部に比べて低くなることが実験によって確認された。これは、加圧シート50がX−Y平面内で伸びることで、加圧シート50の伸び量分だけ、半導体素子2をZ方向に押圧するための加圧力がX−Y平面内での加圧シート50の変形に消費されたためであると考えられる。ここで図7に示す黒色部は、図6に示す、加圧シート50の伸びが大きい箇所と一致しており、加圧シート50の伸びに起因して、黒色部の加圧力が白色部に比べて低下したと考えられる。   Further, it was confirmed by experiments that the pressure applied to the main surface 2f of the semiconductor element 2 is lower in the black portion shown in FIG. 7 than in the white portion. This is because the pressurizing sheet 50 extends in the XY plane, and the pressing force for pressing the semiconductor element 2 in the Z direction by the amount of extension of the pressing sheet 50 is applied in the XY plane. This is probably because the pressure sheet 50 was consumed for deformation. Here, the black portion shown in FIG. 7 coincides with the portion where the extension of the pressure sheet 50 shown in FIG. 6 is large, and due to the extension of the pressure sheet 50, the pressure of the black portion is changed to the white portion. It is thought that it was lower than that.

以上の理由から、接合準備品1に対して、接合時の圧力を変化させて接合状態を確認すると、接合圧力を低下させていった場合、まず初めに、図7に示す黒色部で加圧力が小さくなる。
さらに、図7に示すように、黒色部の面積は、角部に配置される半導体素子2cにおける面積が角部以外に配置される半導体素子2に比べて大きい。
For the reasons described above, when the joining state is confirmed by changing the joining pressure with respect to the joining preparation product 1, when the joining pressure is reduced, first, the black portion shown in FIG. Becomes smaller.
Further, as shown in FIG. 7, the area of the black portion is larger than that of the semiconductor element 2 in which the area of the semiconductor element 2 c disposed at the corner is other than the corner.

そこで、図3Aに示すように、領域43の角部に配置される半導体素子2cの直下における回路部材4に突起部40tを設けることで、角部の半導体素子2cを特に強く押圧
することが可能となる。よって、加圧力のばらつきによる未接合領域が生じる可能性を最低限に抑制することが可能となる。その結果、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制することが可能となる。
Therefore, as shown in FIG. 3A, it is possible to particularly strongly press the semiconductor element 2c at the corner by providing the protrusion 40t on the circuit member 4 immediately below the semiconductor element 2c arranged at the corner of the region 43. It becomes. Therefore, it is possible to minimize the possibility of an unjoined region due to variations in the applied pressure. As a result, even when the applied pressure at the time of bonding is reduced, it is possible to minimize the possibility that the semiconductor element 2 and the circuit member 4 will not be bonded.

さらに、図7において、角部に配置される半導体素子2c以外の黒色部に対応する各半導体素子2の直下における回路パターン40に、図3Bに示すように、それぞれ突起部40tを設けることで、半導体素子2をさらに均一に押圧できる。その結果、図7に示す全黒色部での加圧力の低下が抑制できるため、全ての半導体素子2に対する加圧力のばらつきを低減することができる。よって、接合工程における加圧力を低減した場合においても、半導体素子2と回路部材4との間で未接合領域が生じる恐れを抑制することが可能となる。また、回路部材4における半導体素子2の配置位置によらず、全ての半導体素子2に対して回路部材4と強固に接合することができる。   Furthermore, in FIG. 7, by providing each of the protrusions 40t on the circuit pattern 40 immediately below each semiconductor element 2 corresponding to the black portion other than the semiconductor element 2c arranged at the corner, as shown in FIG. 3B, The semiconductor element 2 can be pressed more uniformly. As a result, it is possible to suppress a decrease in the applied pressure at all the black portions shown in FIG. 7, so that variations in applied pressure for all the semiconductor elements 2 can be reduced. Therefore, even when the applied pressure in the bonding process is reduced, it is possible to suppress the possibility that an unbonded region is generated between the semiconductor element 2 and the circuit member 4. Further, the circuit members 4 can be firmly bonded to all the semiconductor elements 2 regardless of the arrangement positions of the semiconductor elements 2 in the circuit members 4.

また、例えば、図8の(a)、(b)に示すように、複数の半導体素子2が接合される領域43には、3×3の半導体素子配置が4セット存在し、複数(この例では4つ)の回路部材4に載置されたそれぞれの半導体素子2に対して、一続きの、つまり一枚の、加圧シート50を用いて一括接合する場合にあっては、上述した理由から、領域43の外周縁部42(図8の(a)に示す太黒線内で太黒線に沿った部分)に対応して配置される半導体素子において加圧力が低下する傾向にある。そこで、突起部40tの形成位置は、4つのそれぞれの回路部材4に対して、図8の(b)に示すように配置する必要がある。
このように、回路部材4上での突起部40tの形成位置は、図3Aの構成に限るものではなく、接合方法(回路部材4の配置、加圧シート50のサイズ等)によって様々に変化させる必要があり、変化させた構成でそれぞれ効果を発揮し得る。
Further, for example, as shown in FIGS. 8A and 8B, there are four sets of 3 × 3 semiconductor element arrangements in a region 43 to which a plurality of semiconductor elements 2 are bonded, and a plurality of (this example In the case where the semiconductor elements 2 placed on the four circuit members 4 are joined together using a single, that is, one, pressure sheet 50, the reason described above is used. Therefore, the applied pressure tends to decrease in the semiconductor element arranged corresponding to the outer peripheral edge portion 42 of the region 43 (the portion along the thick black line in the thick black line shown in FIG. 8A). Therefore, the formation positions of the protrusions 40t need to be arranged as shown in FIG. 8B with respect to the four circuit members 4 respectively.
As described above, the formation position of the protrusion 40t on the circuit member 4 is not limited to the configuration in FIG. 3A, but can be changed variously depending on the joining method (arrangement of the circuit member 4, size of the pressure sheet 50, etc.). It is necessary and can be effective with different configurations.

さらに別の例として、例えば図9に示すように、他の半導体素子2によって囲まれる半導体素子2が存在せず、全ての半導体素子2が接合領域の外周縁部42に配置される場合について説明する。
このような場合、接合領域の、詳しくは上述した領域43の角部に配置される半導体素子、つまり図9に示す半導体素子2c、の直下に対応して、回路パターン40に突起部40tを形成する。これにより、加圧力のばらつきによる未接合部の発生を最低限に抑制することができる。以下には、この理由について説明する。尚、図9に示す「2cf」は、角部に配置される半導体素子2cにおける主面を表している。
As another example, as shown in FIG. 9, for example, there is no semiconductor element 2 surrounded by other semiconductor elements 2, and all the semiconductor elements 2 are arranged at the outer peripheral edge 42 of the junction region. To do.
In such a case, a protrusion 40t is formed in the circuit pattern 40 corresponding to the junction region, specifically, the semiconductor element disposed at the corner of the region 43 described above, that is, the semiconductor element 2c shown in FIG. To do. Thereby, generation | occurrence | production of the unjoined part by the dispersion | variation in pressurizing force can be suppressed to the minimum. The reason for this will be described below. Note that “2cf” shown in FIG. 9 represents the main surface of the semiconductor element 2c arranged at the corner.

まず、図9に示した2行4列の半導体素子2の配置において、回路部材4の回路パターン40に突起部40tを設けずに接合を行う場合に、半導体素子2の主面2fに作用する圧力分布について検証した。図10は、この実験における、半導体素子2の主面2fでの加圧力の分布に関する実験結果を示す模式図である。尚、図10において、実線は加熱加圧装置200における上側加圧板21の位置を示し、一点鎖線は加圧シート50の位置を示し、破線は半導体素子2の主面2fの位置を示している。また、図10において、図中の矢印N(白、黒とも)は、加圧シート50の伸び方向を模式的に表している。   First, in the arrangement of the semiconductor elements 2 in 2 rows and 4 columns shown in FIG. 9, when the circuit pattern 40 of the circuit member 4 is joined without providing the protrusions 40 t, it acts on the main surface 2 f of the semiconductor element 2. The pressure distribution was verified. FIG. 10 is a schematic diagram showing an experimental result regarding the distribution of the applied pressure on the main surface 2f of the semiconductor element 2 in this experiment. In FIG. 10, the solid line indicates the position of the upper pressure plate 21 in the heating and pressing apparatus 200, the alternate long and short dash line indicates the position of the pressure sheet 50, and the broken line indicates the position of the main surface 2 f of the semiconductor element 2. . Further, in FIG. 10, an arrow N (both white and black) in the drawing schematically represents the extending direction of the pressure sheet 50.

接合時において、加圧シート50は、半導体素子2の主面2fと上側加圧板21との間で押圧され、加圧シート50は、各々の半導体素子2における主面2fの中心C(図10に示す黒丸)から放射状にX−Y方向に伸長する。加圧シート50の伸長方向が相対する部位(矢印Nのうち白色のもの)では、加圧シート50が互いに逆方向に伸びようとし、結果として加圧シート50の伸び量は小さくなる。一方、加圧シート50の伸長方向が相対しない部位(矢印Nのうち黒色のもの)では、加圧シート50は大きく伸長することになる。また、半導体素子2の主面2fに作用する加圧力は、図11に示す黒色部が白色部に比べて低くなることが実験によって確認された。これは、加圧シート50がX−Y平面内で伸びることで加圧シート50の伸び量分だけ、半導体素子2をZ方向に押圧するための加圧力がX−Y平面内での加圧シート50の変形に消費されたためであると考えられる。図11に示す黒色部は、図10に示す加圧シート50の伸びが大きい箇所と一致しており、加圧シート50の伸びに起因して、黒色部の加圧力が白色部に比べて低下したと考えられる。   At the time of joining, the pressure sheet 50 is pressed between the main surface 2f of the semiconductor element 2 and the upper pressure plate 21, and the pressure sheet 50 is center C of the main surface 2f in each semiconductor element 2 (FIG. 10). Extending in the XY direction radially. At the portion where the extension direction of the pressure sheet 50 is opposite (white one in the arrow N), the pressure sheet 50 tends to extend in the opposite direction, and as a result, the amount of extension of the pressure sheet 50 is reduced. On the other hand, the pressure sheet 50 greatly expands at a portion where the extension direction of the pressure sheet 50 is not opposite (black one of the arrows N). Further, it was confirmed by experiments that the pressure applied to the main surface 2f of the semiconductor element 2 is lower in the black portion shown in FIG. 11 than in the white portion. This is because the pressing force for pressing the semiconductor element 2 in the Z direction is increased in the XY plane by the amount of extension of the pressing sheet 50 due to the pressing sheet 50 extending in the XY plane. This is considered to be due to the consumption of the deformation of the sheet 50. The black portion shown in FIG. 11 coincides with the portion where the extension of the pressure sheet 50 shown in FIG. 10 is large, and due to the extension of the pressure sheet 50, the applied pressure of the black portion is lower than that of the white portion. It is thought that.

以上の理由から、接合準備品1に対して、接合時の圧力を変化させて接合状態を確認すると、接合圧力を低下させていった場合、まず初めに、図11に示す黒色部で加圧力が小さくなる。さらに、図11に示すように、黒色部の面積は、角部に配置される半導体素子2cにおける面積が角部以外に配置される半導体素子2に比べて大きい。
そこで、図9に示すように、領域43の角部に配置される半導体素子2cの直下における回路部材4に突起部40tを設けることで、角部の半導体素子2cを特に強く押圧することが可能となり、加圧力のばらつきによる未接合領域が生じる可能性を最低限に抑制することが可能となる。よって、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制することが可能となる。
For the above reasons, when the joining state is confirmed by changing the pressure at the time of joining with respect to the joint preparation product 1, when the joining pressure is reduced, first, the black portion shown in FIG. Becomes smaller. Further, as shown in FIG. 11, the area of the black portion is larger than that of the semiconductor element 2 in which the area of the semiconductor element 2 c arranged at the corner is other than the corner.
Therefore, as shown in FIG. 9, it is possible to particularly strongly press the semiconductor element 2c at the corner by providing the protrusion 40t on the circuit member 4 immediately below the semiconductor element 2c disposed at the corner of the region 43. Thus, it is possible to minimize the possibility that an unjoined region is generated due to variations in the applied pressure. Therefore, even when the applied pressure at the time of bonding is reduced, the possibility that the semiconductor element 2 and the circuit member 4 are not bonded can be minimized.

以上説明した、図3A、図8及び図9に示す各例から判るように、接合時の加圧力を低減させた場合であっても、半導体素子2と回路部材4との未接合が生じる可能性を最低限に抑制するためには、回路パターン40における、複数の半導体素子2が載置される領域43において、少なくとも角部に配置される半導体素子2の直下における回路パターン40に突起部40tを設けることが有効である。   As can be seen from the examples shown in FIGS. 3A, 8, and 9, the semiconductor element 2 and the circuit member 4 may be unbonded even when the pressure applied during bonding is reduced. In order to suppress the performance to the minimum, in the region 43 where the plurality of semiconductor elements 2 are placed in the circuit pattern 40, the protrusions 40t are formed on the circuit pattern 40 immediately below the semiconductor elements 2 arranged at least at the corners. It is effective to provide

他の半導体素子2によって囲まれる半導体素子2が存在せず、全ての半導体素子2が接合領域の外周縁部42に配置される、例えば図9に示すような半導体素子2の配列の場合において、黒色部に対応する各半導体素子2の直下の全てに対して、回路パターン40に突起部40tを設けると、回路部材4の底面からの高さ2ft(図1)が全ての半導体素子2で同一となる。よって、角部の半導体素子2cを特に強く押圧することが困難になる可能性も考えられる。したがって、図9に示すように、他の半導体素子2によって囲まれる半導体素子2が存在せず、全ての半導体素子2が接合領域の外周縁部42に配置される場合には、領域43の角部に配置される半導体素子2cの直下における回路部材4にのみ突起部40tを設けることで効果を発揮することができる。   In the case of the arrangement of the semiconductor elements 2 as shown in FIG. 9, for example, as shown in FIG. 9, there is no semiconductor element 2 surrounded by the other semiconductor elements 2 and all the semiconductor elements 2 are arranged at the outer peripheral edge portion 42 of the junction region. When the protrusions 40t are provided on the circuit pattern 40 for all of the semiconductor elements 2 corresponding to the black portions, the height 2ft from the bottom surface of the circuit member 4 (FIG. 1) is the same for all the semiconductor elements 2. It becomes. Therefore, it may be difficult to press the semiconductor element 2c at the corner part particularly strongly. Therefore, as shown in FIG. 9, when there is no semiconductor element 2 surrounded by other semiconductor elements 2 and all the semiconductor elements 2 are arranged at the outer peripheral edge 42 of the junction region, The effect can be exhibited by providing the protrusion 40t only on the circuit member 4 directly below the semiconductor element 2c arranged in the portion.

また、図12は回路部材4の断面図であるが、突起部40tの高さ40thが過度に大きい場合には、突起部40tを形成していない箇所に配置された半導体素子2が十分に押圧されず、当該箇所で未接合が発生する恐れがある。加圧シート50の厚さは、目安として、加圧後における厚みが加圧前の厚みの半分以下になるような厚さを想定していることから、突起部40tの高さ40thの上限は、加圧シート50の厚さの半分である。但し、図4に示す接合準備品1を構成する各部材の厚みのばらつきが大きいほど、突起部40tの高さ40thの、許容可能な上限値は小さくなる。半導体素子2の厚さと、突起部40tの高さ40thとの関係は、複数の半導体素子2のそれぞれの厚さが統一されていれば、特に制約はない。   FIG. 12 is a cross-sectional view of the circuit member 4. When the height 40th of the protrusion 40t is excessively large, the semiconductor element 2 disposed at a location where the protrusion 40t is not formed is sufficiently pressed. Otherwise, there is a risk that unbonded portions may occur at the location. As a guideline, the thickness of the pressure sheet 50 is assumed to be such that the thickness after pressing is less than half the thickness before pressing, so the upper limit of the height 40th of the protrusion 40t is The pressure sheet 50 is half the thickness. However, the allowable upper limit value of the height 40th of the protrusion 40t becomes smaller as the variation in the thickness of each member constituting the bonding preparation 1 shown in FIG. The relationship between the thickness of the semiconductor element 2 and the height 40th of the protrusion 40t is not particularly limited as long as the thicknesses of the plurality of semiconductor elements 2 are unified.

半導体素子2の厚さが統一されていることに対する利点を述べる。
半導体素子2の厚さが統一されていることで、複数の半導体素子2を均一に加圧するためには、突起部40tの高さ40thだけを調整すれば良い。つまり、半導体素子2の厚さが統一されていない場合には、半導体素子2の厚さに応じて、その半導体素子2が配置される突起部40tの高さ40thを調整する必要が生じる。
また、半導体素子2の厚さが統一することで、複数の半導体素子2を容易に均一に押圧することができる。したがって、回路部材4内における半導体素子2の位置によらず、半導体素子2と回路部材4とを強固に接合することができる。
An advantage over the uniform thickness of the semiconductor element 2 will be described.
Since the thickness of the semiconductor element 2 is unified, only the height 40th of the protrusion 40t needs to be adjusted in order to pressurize the plurality of semiconductor elements 2 uniformly. That is, when the thickness of the semiconductor element 2 is not uniform, it is necessary to adjust the height 40th of the protrusion 40t on which the semiconductor element 2 is arranged according to the thickness of the semiconductor element 2.
Moreover, since the thickness of the semiconductor element 2 is unified, the plurality of semiconductor elements 2 can be easily pressed uniformly. Therefore, the semiconductor element 2 and the circuit member 4 can be firmly joined regardless of the position of the semiconductor element 2 in the circuit member 4.

また、突起部40tの高さ40thが過度に小さい場合には、前述した均圧化の効果が得られない。そこで、目標とする焼結金属体3Aの密度に応じて、突起部40tの高さ40thは調整する必要があり、20〜100μmの範囲で調整することが多い。   Further, when the height 40th of the protrusion 40t is excessively small, the above-described pressure equalization effect cannot be obtained. Therefore, the height 40th of the protrusion 40t needs to be adjusted according to the target density of the sintered metal body 3A, and is often adjusted in the range of 20 to 100 μm.

さらに、突起部40tの高さ40thは、一種類である必要はなく、半導体素子2に作用する加圧力の分布あるいは目標とする接合強度に応じて複数種類あっても良い。このとき、上述したように、半導体素子2の厚さが統一されていなければ、突起部40tの高さ40thに加えて半導体素子2の厚さも調整する必要が生じる。そのため、調整するパラメータがより多くなり、調整が煩雑となる。具体的には、目標とする焼結金属体3Aの密度に応じて、突起部40tの高さ40tと半導体素子2の厚さとを調整し、結果として、半導体素子2の主面2fの、回路部材4の底面からの高さ2ft(図1)を調整する必要がある。   Furthermore, the height 40th of the protrusion 40t does not need to be one type, and there may be a plurality of types according to the distribution of the applied pressure acting on the semiconductor element 2 or the target bonding strength. At this time, as described above, if the thickness of the semiconductor element 2 is not uniform, it is necessary to adjust the thickness of the semiconductor element 2 in addition to the height 40th of the protrusion 40t. Therefore, the number of parameters to be adjusted increases and the adjustment becomes complicated. Specifically, the height 40t of the protrusion 40t and the thickness of the semiconductor element 2 are adjusted according to the target density of the sintered metal body 3A. As a result, the circuit of the main surface 2f of the semiconductor element 2 is adjusted. It is necessary to adjust the height 2ft from the bottom surface of the member 4 (FIG. 1).

本実施の形態では、上述のとおり接合時の加圧力を低減することが可能となるため、回路部材4にかかる応力集中を抑制することができる。さらには、加熱加圧装置200の小型化等により製造コストを低減することができる。   In this Embodiment, since it becomes possible to reduce the applied pressure at the time of joining as above-mentioned, the stress concentration concerning the circuit member 4 can be suppressed. Furthermore, the manufacturing cost can be reduced by downsizing the heating and pressing apparatus 200 or the like.

さらに、突起部40tを設けることによる別の効果について説明する。
接合に際しては、接合材3Bに含まれる有機保護膜が分解、揮発して、周囲に飛散する。このとき、加圧シート50と回路パターン40との間の距離が小さい場合には、有機保護膜の成分が回路パターン40に付着し易くなり、回路パターン40が汚染される可能性が高くなる。
図13の(a)は突起部40tを設けた場合、図13の(b)は設けない場合における、接合時の様子を示した側面図である。加圧シート50と回路パターン40との間の距離h540は、突起部40tを設けた場合の方が大きくなっており、揮発した有機保護膜の成分が回路パターン40に付着しにくくなっている。
Furthermore, another effect by providing the protrusion 40t will be described.
At the time of bonding, the organic protective film contained in the bonding material 3B is decomposed and volatilized and scattered around. At this time, if the distance between the pressure sheet 50 and the circuit pattern 40 is small, components of the organic protective film are likely to adhere to the circuit pattern 40, and the possibility that the circuit pattern 40 is contaminated increases.
FIG. 13A is a side view showing a state at the time of joining when the protrusion 40t is provided and FIG. 13B is not provided. The distance h540 between the pressure sheet 50 and the circuit pattern 40 is larger when the protrusion 40t is provided, and the component of the volatile organic protective film is less likely to adhere to the circuit pattern 40.

以上のように、突起部40tを回路部材4に形成することで、半導体素子2と回路部材4との接合において、半導体素子2に作用する加圧力のばらつきを低減することができると共に、接合材3Bに含まれる有機保護膜の成分による回路パターン40が汚染される可能性をも低減することができる。   As described above, by forming the protrusion 40t on the circuit member 4, it is possible to reduce the variation in the applied pressure acting on the semiconductor element 2 in the bonding between the semiconductor element 2 and the circuit member 4, and the bonding material. The possibility that the circuit pattern 40 is contaminated by the components of the organic protective film contained in 3B can also be reduced.

1 接合準備品、2 半導体素子、3A 焼結金属体、3B 接合材、4 回路部材、
21,22 加圧板、40t 突起部、43 領域、50 加圧シート、
100 電力用半導体装置、200 加熱加圧装置。
1 Bonding preparation 2 Semiconductor element 3A Sintered metal body 3B Bonding material 4 Circuit member
21, 22 pressure plate, 40t protrusion, 43 region, 50 pressure sheet,
100 Semiconductor device for electric power, 200 Heating and pressing device.

Claims (7)

複数の半導体素子と、
上記半導体素子が接合される複数の突起部を有する一つの回路部材と、
上記半導体素子を上記回路部材の表面に接合する複数の焼結金属体と、
を備え、
上記突起部は、上記回路部材における半導体素子が載置される領域の少なくとも角部に位置する上記半導体素子に対応して位置する、
ことを特徴とする半導体装置。
A plurality of semiconductor elements;
One circuit member having a plurality of protrusions to which the semiconductor element is bonded;
A plurality of sintered metal bodies for bonding the semiconductor element to the surface of the circuit member;
With
The protrusion is located corresponding to the semiconductor element located at least at a corner of the circuit member on which the semiconductor element is placed;
A semiconductor device.
上記複数の半導体素子は、均一な厚さを有する、請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the plurality of semiconductor elements have a uniform thickness. 上記半導体素子は、ワイドバンドギャップ半導体材料の素子である、請求項1又は2に記載の半導体装置。   The semiconductor device according to claim 1, wherein the semiconductor element is an element made of a wide band gap semiconductor material. 上記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、及びダ
イヤモンドのいずれかである、請求項3に記載の半導体装置。
The semiconductor device according to claim 3, wherein the wide band gap semiconductor material is any one of silicon carbide, a gallium nitride-based material, and diamond.
請求項1から4のいずれか1項に記載の半導体装置の製造方法で、焼結金属粒子を含む接合材及び加熱加圧装置を使用して一つの回路部材と複数の半導体素子との接合を行う製造方法であって、
上記加熱加圧装置は、対向して位置する第1及び第2の一対の加圧板を有し、
上記半導体装置の厚み方向において、第1加圧板と第2加圧板との間に、上記回路部材、上記接合材、上記半導体素子、及び加圧シートを、これらの順に重ねて配置し、
上記第1及び第2の加圧板を加熱し、かつ相対的に接近させて加圧して、上記焼結金属粒子を焼結させて上記半導体素子と上記回路部材とを接合する、
ことを備え、
上記加圧シートは、全ての上記半導体素子を覆う大きさを有する一枚のシートであり、
上記第1及び第2の加圧板のうち上記加圧シートに接する加圧板は、全ての上記半導体素子を覆う大きさを有する、
ことを特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein a bonding member including sintered metal particles and a heating and pressing apparatus are used to bond one circuit member and a plurality of semiconductor elements. A manufacturing method to perform,
The heating and pressurizing apparatus has a first and second pair of pressurizing plates positioned opposite to each other,
In the thickness direction of the semiconductor device, between the first pressure plate and the second pressure plate, the circuit member, the bonding material, the semiconductor element, and the pressure sheet are stacked in this order,
Heating the first and second pressure plates and pressing them relatively close together to sinter the sintered metal particles to join the semiconductor element and the circuit member;
Prepared
The pressure sheet is a single sheet having a size covering all the semiconductor elements,
Of the first and second pressure plates, the pressure plate in contact with the pressure sheet has a size that covers all the semiconductor elements.
A method for manufacturing a semiconductor device.
上記回路部材において上記半導体素子が接合される複数の突起部は、上記半導体素子と上記回路部材とを接合するときに上記加圧シートの平面内での伸びが大きい箇所に位置する半導体素子に対応して設ける、請求項5に記載の半導体装置の製造方法。   The plurality of protrusions to which the semiconductor element is bonded in the circuit member correspond to the semiconductor element located at a location where the elongation in the plane of the pressure sheet is large when the semiconductor element and the circuit member are bonded. The method for manufacturing a semiconductor device according to claim 5, wherein the semiconductor device is provided. 上記加圧シートは、接合時における弾性率が1MPa以下の材料である、請求項5又は6に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 5, wherein the pressure sheet is a material having an elastic modulus at bonding of 1 MPa or less.
JP2015249559A 2015-12-22 2015-12-22 Semiconductor device and manufacturing method thereof Pending JP2017117869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015249559A JP2017117869A (en) 2015-12-22 2015-12-22 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015249559A JP2017117869A (en) 2015-12-22 2015-12-22 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2017117869A true JP2017117869A (en) 2017-06-29

Family

ID=59231939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015249559A Pending JP2017117869A (en) 2015-12-22 2015-12-22 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2017117869A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690151A (en) * 2020-05-19 2021-11-23 三菱电机株式会社 Method for manufacturing semiconductor device and method for manufacturing power control circuit
CN116768646A (en) * 2022-03-17 2023-09-19 日本碍子株式会社 Method for producing Si-SiC composite structure
US11923270B2 (en) 2020-09-24 2024-03-05 Kabushiki Kaisha Toshiba Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690151A (en) * 2020-05-19 2021-11-23 三菱电机株式会社 Method for manufacturing semiconductor device and method for manufacturing power control circuit
US20210366788A1 (en) * 2020-05-19 2021-11-25 Mitsubishi Electric Corporation Method for manufacturing semiconductor device and method for manufacturing power control circuit
CN113690151B (en) * 2020-05-19 2024-03-29 三菱电机株式会社 Method for manufacturing semiconductor device and method for manufacturing power control circuit
US11923270B2 (en) 2020-09-24 2024-03-05 Kabushiki Kaisha Toshiba Semiconductor device
CN116768646A (en) * 2022-03-17 2023-09-19 日本碍子株式会社 Method for producing Si-SiC composite structure

Similar Documents

Publication Publication Date Title
JP6206021B2 (en) Power semiconductor device manufacturing method and power semiconductor device
US9257363B2 (en) Semiconductor device and method of manufacturing the same
JP6129107B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP6120685B2 (en) Method for manufacturing power semiconductor device
JP6265693B2 (en) Semiconductor device and manufacturing method thereof
JP2010010561A (en) Power module substrate and method of manufacturing the same
JP2017117869A (en) Semiconductor device and manufacturing method thereof
JP6366723B2 (en) Semiconductor device and manufacturing method thereof
CN109616460B (en) Power semiconductor device
JP2016213223A (en) Semiconductor device manufacturing method
JP2013131592A (en) Lead terminal and semiconductor device using the same
CN111276447A (en) Double-side cooling power module and manufacturing method thereof
JP2017135183A (en) Semiconductor device
US20190013261A1 (en) Semiconductor module
JP5895549B2 (en) Semiconductor device and manufacturing method thereof
US10957560B2 (en) Pressure sintering procedure in which power semiconductor components with a substrate are connected to each other via a sintered connection
JP5840102B2 (en) Power semiconductor device
JP2013012693A (en) Semiconductor module mounting method
JP4380442B2 (en) Manufacturing method of semiconductor device
JP2018006492A (en) Semiconductor device and semiconductor device manufacturing method
CN108369912B (en) Semiconductor device and method for manufacturing the same
JP6091225B2 (en) Power semiconductor device manufacturing method and power semiconductor device
US20240055422A1 (en) Method for manufacturing semiconductor module
JP7322467B2 (en) semiconductor equipment
WO2023017680A1 (en) Semiconductor device and manufacturing method for same