JP6101648B2 - Abnormal transmission detection apparatus and method - Google Patents
Abnormal transmission detection apparatus and method Download PDFInfo
- Publication number
- JP6101648B2 JP6101648B2 JP2014031114A JP2014031114A JP6101648B2 JP 6101648 B2 JP6101648 B2 JP 6101648B2 JP 2014031114 A JP2014031114 A JP 2014031114A JP 2014031114 A JP2014031114 A JP 2014031114A JP 6101648 B2 JP6101648 B2 JP 6101648B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- oscillator
- abnormality
- measuring
- oscillators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Hardware Redundancy (AREA)
Description
本発明は、異常発信検知装置及び方法に関し、例えば鉄道保安装置に適用して好適なものである。 The present invention relates to an abnormal transmission detection device and method, and is suitable for application to, for example, a railway security device.
鉄道運行システムにおいて、信号灯や転てつ機を制御する鉄道保安装置の故障は、重大事故につながる可能性がある。このため鉄道保安装置は、通常、部品故障を確実に検出する回路を付加するなどしてフェールセーフに構成されている。ここで、「フェールセーフ」とは、部品等の故障による誤動作や誤操作等の障害が発生した場合に、システム全体を安全側に制御することをいう。 In a railway operation system, failure of a railway security device that controls a signal light or a turning machine may lead to a serious accident. For this reason, the railroad safety device is usually configured to be fail-safe by adding a circuit that reliably detects a component failure. Here, “fail safe” means that the entire system is controlled to the safe side when a malfunction such as a malfunction of a component or a malfunction occurs.
ところで、汎用の装置では、CPU(Central Processing Unit)や入出力回路及びその周辺回路を1つの発振器から出力されるクロック信号に基づいて動作させる構成が一般的である。このような構成を有する汎用の装置では、発信器から出力されるクロック信号の周波数が故障や経時劣化等により変動した場合に誤動作する可能性がある。 By the way, a general-purpose apparatus generally has a configuration in which a CPU (Central Processing Unit), an input / output circuit, and its peripheral circuits are operated based on a clock signal output from one oscillator. A general-purpose device having such a configuration may malfunction if the frequency of the clock signal output from the transmitter fluctuates due to a failure, deterioration with time, or the like.
このため近年では、発振器や、CPU、入出力回路及びその周辺回路等のハードウェアを二重化し、通常時には予め定められた一方の系で処理を行い、例えば発振器に異常が発生した場合などには他方の系に処理を切り替える方法が広く用いられている。 For this reason, in recent years, hardware such as an oscillator, CPU, input / output circuit and its peripheral circuits are duplicated, and processing is normally performed in one predetermined system. For example, when an abnormality occurs in the oscillator A method of switching processing to the other system is widely used.
なおハードウェアの二重化に関し、例えば下記特許文献1には、クロック分配装置を二重化し、一方の系でクロックの断が発生したときに、他方の系にクロックを迅速に切り替えて供給する方法が提案されている。 Regarding hardware duplication, for example, Patent Document 1 below proposes a method of duplicating a clock distribution device and supplying a clock to the other system by quickly switching to another system when a clock interruption occurs. Has been.
ところで、従来、ハードウェアが二重化された装置やシステムにおいて、各系の発振器の異常を検知する手法として、一方の系の発振器から出力されたクロック信号と、他方の系の発振器から出力されたクロック信号とを比較することにより、いずれか一方の系の発振器に異常が発生している場合にこれを検知する方法が提案されている。 By the way, conventionally, in a device or system in which hardware is duplicated, as a method for detecting an abnormality of each system oscillator, a clock signal output from one system oscillator and a clock output from the other system oscillator There has been proposed a method of detecting an abnormality in any one of the oscillators by comparing with a signal.
しかしながら、この方法によると、いずれか一方の系の発振器に異常が発生している場合にそのような異常の検知は行えるものの、いずれの系の発振器に異常が発生しているかを特定することができない。このため、かかる従来の方法によると、発振器の異常を検知した場合、正常な系を含めて装置又はシステム全体を停止する必要があり、装置又はシステムの稼働時間が短縮されてしまうという問題があった。 However, according to this method, when an abnormality has occurred in one of the oscillators, such an abnormality can be detected, but it is possible to identify which oscillator has an abnormality. Can not. For this reason, according to such a conventional method, when an abnormality of the oscillator is detected, it is necessary to stop the entire apparatus or system including the normal system, and the operation time of the apparatus or system is shortened. It was.
本発明は以上の点を考慮してなされたもので、二重化された発振器の障害に起因する装置又はシステムの稼働時間の短縮を防止し得る異常発振検知装置及び方法を提案しようとするものである。 The present invention has been made in consideration of the above points, and an object of the present invention is to propose an abnormal oscillation detection apparatus and method that can prevent a reduction in operating time of an apparatus or a system due to a failure of a duplexed oscillator. .
かかる課題を解決するため本発明においては、二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知装置において、前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する判定用クロック信号生成部と、前記二重化された処理部にそれぞれ設けられ、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較し、当該比較の結果に基づいて自系及び他系の前記発振器の異常の有無を判定する異常検知部とを設け、前記異常検知部は、自系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を計測する第1の計測器と、他系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を計測する第2の計測器と、前記第1及び第2の計測器の計測結果に基づいて自系及び他系の前記発振器の異常の有無を判定するステータス判定部とを有し、前記ステータス判定部は、自系及び他系の前記発振器が正常に動作している場合に前記第1及び第2の計測器により計測される前記第2のクロック信号のクロック数を正常値として予め保持し、前記第1及び第2の計測器の計測結果と、当該正常値とに基づいて自系及び他系の前記発振器に異常が発生しているか否かを判定するようにした。 In order to solve such a problem, in the present invention, in the oscillator abnormality detecting device that detects abnormality of each oscillator that outputs a first clock signal having the same frequency and is provided in each of the duplicate processing units, the first clock The determination clock signal generation unit that generates a second clock signal having a frequency that is an integral multiple of the signal, and the first processing unit that is provided in each of the duplex processing units and that is output from the local oscillator. And the first clock signal output from the oscillator of the other system are individually compared with the second clock signal, and the abnormality of the own system and the other system of the oscillator is determined based on the result of the comparison. provided an abnormality detection unit for determining the presence or absence of the abnormality detection section, you the rising period and the falling period of the first clock signal output from the oscillator of the own system A first measuring device for measuring the number of clocks of the second clock signal, and a second clock signal in a rising period and a falling period of the first clock signal output from the oscillator of another system. A second measuring device that measures the number of clocks, and a status determination unit that determines the presence or absence of abnormality of the oscillators of the own system and other systems based on the measurement results of the first and second measuring instruments, The status determination unit preliminarily sets, as a normal value, the number of clocks of the second clock signal measured by the first and second measuring instruments when the local and other oscillators are operating normally. And determining whether or not an abnormality has occurred in the local oscillator and the other oscillator based on the measurement results of the first and second measuring instruments and the normal value .
また本発明においては、二重化された処理部にそれぞれ設けられ、同じ周波数の第1のクロック信号を出力する各発振器の異常を検知する発振器異常検知方法において、前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する第1のステップと、各前記処理部において、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較する第2のステップと、各前記処理部において、前記比較の結果に基づいて自系及び他系の前記発振器の異常の有無をそれぞれ判定する第3のステップとを設けるようにし、前記第2のステップでは、各前記処理部において、自系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を第1の計測器により計測すると共に、他系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を第2の計測器により計測し、前記第3のステップでは、各前記処理部において、前記第1及び第2の計測器の計測結果と、自系及び他系の前記発振器が正常に動作している場合に各前記第1及び第2の計測器により計測される前記第2のクロック信号のクロック数である正常値とに基づいて、自系及び他系の前記発振器に異常が発生しているか否かを判定するようにした。 According to the present invention, in an oscillator abnormality detection method for detecting abnormality of each oscillator that is provided in each of the duplicate processing units and outputs the first clock signal having the same frequency, an integer multiple of the first clock signal is used. A first step of generating a second clock signal having a frequency, and in each of the processing units, the first clock signal output from the oscillator of its own system and the output of the oscillator of another system A second step of individually comparing the first clock signal with the second clock signal; and in each of the processing units, the abnormality of the oscillators of the own system and the other system is determined based on the result of the comparison. presence was to be provided and a third step each determining, in the second step, in each of the processing unit, the first click output from the oscillator of the own system The number of clocks of the second clock signal in the rising period and falling period of the clock signal is measured by the first measuring instrument, and the rising period of the first clock signal output from the oscillator of the other system and The number of clocks of the second clock signal in the falling period is measured by a second measuring instrument, and in the third step, in each of the processing units, the measurement results of the first and second measuring instruments, Based on the normal value that is the number of clocks of the second clock signal measured by the first and second measuring instruments when the oscillators of the own system and the other system are operating normally. It is determined whether or not an abnormality has occurred in the system and other oscillators .
かかる発振器異常検知装置及び方法によれば、いずれかの処理部の発振器に異常が発生した場合に、いずれの処理部の発振器に異常が発生したのかを確実に特定することができる。従って、発振器に異常が発生した処理部において使用するクロック信号を正常な発振器から出力される第1のクロック信号に切り替えることによって、これらの処理部を有する装置やシステムの稼働を停止させることなく、処理を継続させることができる。 According to such an oscillator abnormality detection device and method, when an abnormality occurs in an oscillator of any processing unit, it is possible to reliably identify which abnormality has occurred in the oscillator of which processing unit. Therefore, by switching the clock signal used in the processing unit in which an abnormality has occurred in the oscillator to the first clock signal output from the normal oscillator, without stopping the operation of the device or system having these processing units, Processing can be continued.
本発明によれば、二重化された発振器の障害に起因する装置又はシステムの稼働時間の短縮を防止し得る異常発振検知装置及び方法を提案しようとするものである。 According to the present invention, it is an object of the present invention to propose an abnormal oscillation detection apparatus and method capable of preventing the operation time of an apparatus or a system from being shortened due to a failure of a duplexed oscillator.
以下図面について、本発明の一実施の形態を詳述する。 Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
(1)本実施の形態による鉄道保安装置の構成
図1において、1は全体として本発明を適用した鉄道保安装置を示す。この鉄道保安装置1は、信号灯や軽てつ機等を制御する二重化されたA系及びB系の制御処理部2A,2Bと、共通発振器3及び逓倍回路4からなる判定用クロック信号生成部5とを備えて構成される。
(1) Configuration of Railway Security Device According to this Embodiment In FIG. 1, reference numeral 1 denotes a railway security device to which the present invention is applied as a whole. This railway safety device 1 includes a determination clock
各制御処理部2A,2Bは、それぞれその制御処理部2A,2B全体の動作制御を司るCPU(Central Processing Unit)10A,10Bと、CPU10A,10Bや図示しない他のハードウェアに対してクロック信号S1A,S1Bを供給する発振器11A,11Bと、クロック信号切替えスイッチ12A,12B及び異常検知部13A,13Bとを備える。また異常検知部13A,13Bは、A系用計測器20A,20B、B系用計測器21A,21B及びステータス判定部22A,22Bとから構成される。
Each of the
A系及びB系の各発振器11A,11Bは、それぞれ同じ所定周波数のクロック信号S1A,S1Bを生成し、生成したクロック信号S1A,S1Bを自系のクロック信号切替えスイッチ12A,12Bの第1の切替え端12AX,12BXと、他系のクロック信号切替えスイッチ12B,12Aの第2の切替え端12BY,12AYとにそれぞれ出力する。
Each of the A-system and B-
クロック信号切替えスイッチ12A,12Bは、自系のステータス判定部22A,22Bにより切替え制御される。そしてクロック信号切替えスイッチ12A,12Bは、通常時にはステータス判定部22A,22Bの制御の基に、第1の切替え端12AX,12BXを選択する。
The clock signal change-over
かくして、通常時、A系の発振器11Aから出力されたクロック信号S1Aは、A系のクロック信号切替えスイッチ12Aを介してA系のCPU10Aと、A系の異常検知部13AのA系用計測器20A及びB系の異常検知部13BのA系用計測器20Bとにそれぞれ与えられる。同様に、B系の発振器11Bから出力されたクロック信号S1Bは、B系のクロック信号切替えスイッチ12Bを介してB系のCPU10Bと、B系の異常検知部13BのB系用計測器21B及びA系の異常検知部13AのB系用計測器21Aとにそれぞれ与えられる。
Thus, in the normal state, the clock signal S1A output from the
また判定用クロック信号生成部5の共通発振器3は、A系及びB系の発振器11A,11Bから出力されるクロック信号S1A,S1Bと同じ周波数のクロック信号S2を生成し、生成したクロック信号S2を逓倍回路4に送信する。そして逓倍回路4は、共通発振器3から与えられるクロック信号S2に基づいて、当該クロック信号S2の整数倍(以下、4倍とする)の周波数を有する判定用クロック信号S3を生成し、生成した判定用クロック信号S3をA系及びB系の異常検知部13A,13BのA系用計測器20A,20B及びB系用計測器21A,21Bにそれぞれ送信する。
The
A系用計測器20Aは、A系の発振器11Aから与えられたクロック信号S1Aの立上り期間及び立下り期間における判定用クロック信号S3のクロック数を順次カウントし、カウント値を計測結果として自系のステータス判定部22Aに順次送信する。同様に、B系用計測器20Bは、B系の発振器11Bから与えられたクロック信号S1Bの立上り期間及び立下り期間における判定用クロック信号S3のクロック数を順次カウントし、カウント値を計測結果として自系のステータス判定部22Bに順次送信する。
The A-system measuring
この場合、ステータス判定部22A,22Bには、A系及びB系の発振器11A,11Bが正常に動作している場合にA系用計測器20A,20BやB系用計測器21A,21Bにより計測される判定用クロック信号S3のクロック数の計測値(カウント値)が予め正常値23A,23Bとして設定され、ステータス判定部22A,22Bはこの正常値23A,23Bを記憶保持している。そしてステータス判定部22A,22Bは、自系のA系用計測器20A,20Bの計測結果と、自系のB系用計測器21A,21Bの計測結果と、かかる正常値23A,23Bとに基づいて、A系及びB系の発振器11A,11Bに異常が発生しているか否かを判定する。
In this case, the
ここで、ステータス判定部22A,22Bによる上述の判定の手法について説明する。図2(A)に示すように、発振器11A,11Bから出力されたクロック信号S1A,S1Bの周波数に変動がなく一定の周波数で変位しているときには、A系用計測器20A,20B及びB系用計測器21A,21Bによりカウントされる、クロック信号S1A,S1Bの立上り期間や立下り期間における判定用クロック信号S3のクロック数は常に正常値23A,23Bと一致する。
Here, the above-described determination method by the
これに対して、発振器11A,11Bから出力されたクロック信号S1A,S1Bに、例えば図2(B)のように立上がり期間が長くなり、立下り期間が短くなるような変動や、図(C)のように立上り期間が短くなり、立上り期間が長くなるような変動が発生した場合には、A系用計測器20A,20B及びB系用計測器21A,21Bによりカウントされる、クロック信号S1A,S1Bの立上り期間や立下り期間における判定用クロック信号S3のクロック数にも変動が生じる。
In contrast, the clock signals S1A and S1B output from the
従って、A系用計測器20A,20Bの計測結果が常に正常値23A,23Bと一致しているか否かを監視することによって、A系の発振器11Aから出力されたクロック信号S1Aの周波数に変動が生じているか否か(つまりA系の発振器11Aに異常が発生しているか否か)を判定することができる。同様に、B系用計測器21A,21Bの計測結果が常に正常値23A,23Bと一致しているか否かを監視することによって、B系の発振器11Bから出力されたクロック信号S1Bの周波数に変動が生じているか否か(つまりB系の発振器11Bに異常が発生しているか否か)を判定することができる。
Therefore, the frequency of the clock signal S1A output from the
ただし、例えば経時劣化により発振器11A,11Bの発振周波数に変動が生じても、その変動がある程度の範囲内であれば制御処理部2A,2Bが誤動作を起こすことはない。従って、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果が上述の正常値23A,23Bと一致しないからといって、直ちに対応する発振器11A,11Bに異常が発生していると判定することは適切ではない。
However, even if fluctuations occur in the oscillation frequencies of the
そこで、ステータス判定部22A,22Bは、図3に示すように、正常値23A,23Bの前後に余裕をもたせた数値範囲(以下、これを判定基準範囲と呼ぶ)を設定し、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果がこの判定基準範囲内にあるか否かに基づいてA系やB系の発振器11A,11Bに異常が発生しているか否かを判定する。本実施の形態の場合、この判定基準範囲は、正常値23A,23Bを中心として前後に当該正常値の25〔%〕の値の範囲を判定基準範囲として設定する。例えば正常値23A,23Bが「4」の場合、正常値23A,23Bの前後にそれぞれ「2」ずつ余裕をもたせた「2〜6」が判定基準範囲となる。
Therefore, as shown in FIG. 3, the
またA系用計測器20A,20BやB系用計測器21A,21Bによりカウントされる、クロック信号S1A,S1Bの立上り期間や立下り期間における判定用クロック信号S3のクロック数は、ノイズ等の影響により変動することもある。従って、例えばA系用計測器20A,20BやB系用計測器21A,21Bの計測結果が1回でも上述の判定基準範囲を外れたからといって、対応するA系やB系の発振器11A,11Bに異常が発生していると判定することは適切でない。
The number of clocks of the determination clock signal S3 in the rising and falling periods of the clock signals S1A and S1B counted by the A
そこで、ステータス判定部22A,22Bには、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果が上述の判定基準範囲を外れる頻度(単位時間当たりの回数)の閾値(以下、これを範囲外頻度閾値と呼ぶ)が予め設定され、ステータス判定部22A,22Bはこの範囲外頻度閾値を記憶保持している。そしてステータス判定部22A,22Bは、A系用計測器20A,20BやB系用計測器21A,21Bの計測結果が判定基準範囲を外れる頻度が上述の範囲外頻度閾値を越えた場合に、対応するA系又はB系の発振器11A,11Bに異常が発生していると判定する。
Therefore, the
またステータス判定部22A,22Bは、A系用計測器20A,20B及びB系用計測器21A,21Bの計測結果が一致しているものの、その計測結果が判定基準範囲から外れる頻度が上述の範囲外頻度閾値を越えている場合には、共通発振器3に異常が発生していると判定する。
In addition, the
そしてステータス判定部22A,22Bは、以上の処理により自系及び他系の双方の発振器11A,11Bが正常であると判定した場合には、何もしない。これに対して、ステータス判定部22A,22Bは、自系の発振器11A,11Bは正常であるが、他系の発振器11B,11Aに異常が発生していると判定した場合には、その旨を自系のCPU10A,10Bに報告(以下、この報告を第1の異常報告と呼ぶ)する。
The
またステータス判定部22A,22Bは、他系の発振器11B,11Aは正常であるが、自系の発振器11A,11Bには異常が発生していると判定した場合には、その旨を自系のCPU10A,10Bに報告(以下、この報告を第2の異常報告と呼ぶ)すると共に、他系の発振器11B,11Aから出力されたクロック信号S1B,S1Aを選択(第2の切替え端12AX,12BXを選択)するよう自系のクロック信号切替えスイッチ12A,12Bを制御する。これにより自系のCPU10A,10B等に供給されるクロック信号が他系の発振器から出力されたクロック信号S1B,S1Aに切り換えられる。
When the
さらにステータス判定部22A,22Bは、自系及び他系の双方の発振器11A,11Bに異常が発生していると判断した場合や、共通発振器3に異常が発生していると判定した場合には、その旨を自系のCPU10A,10Bに報告(以下、この報告を第3の異常報告と呼ぶ)する。
Further, when the
なおステータス判定部22A,22Bは、A系及びB系の制御処理部2A,2Bにおいて相互監視を行うため、上述の処理に加えて自系及び他系の発振器11A,11B並びに共通発振器3のうちの少なくとも1つの発振器11A,11B,3に異常を検知した場合には、その旨のエラー信号を他系のステータス判定部22B,22Aに送信する。かくしてステータス判定部22A,22Bは、かかるエラー信号を受信した場合には、その旨を自系のCPU10A,10Bに報告する。
Since the
(2)発振器異常検知処理
図4は、以上のような発振器11A,11Bの異常検知に関連してステータス判定部22A,22Bにより常時実行される発振器異常検知処理の具体的な処理手順を示す。ステータス判定部22A,22Bは、この図4に示す処理手順に従って、自系若しくは他系の発振器11A,11B又は共通発振器3の異常を検知する。
(2) Oscillator Abnormality Detection Processing FIG. 4 shows a specific processing procedure of the oscillator abnormality detection processing that is always executed by the
実際上、ステータス判定部22A,22Bは、本鉄道保安装置1の電源が投入されるとこの発振器異常検知処理を開始し、まず、自系のA系用計測器20A,20B及びB系用計測器21A,21Bからそれぞれ与えられるこれらA系用計測器20A,20B及びB系用計測器21A,21Bの計測結果と、予め設定された上述の正常値23A,23Bとを取り込む(SP1)。
In practice, the
続いて、ステータス判定部22A,22Bは、ステップSP1において取り込んだ正常値23A,23Bに基づいて上述の判定基準範囲を設定し(SP2)、この後、A系用計測器20A,20Bの計測結果及びB系用計測器21A,21Bの計測結果と、ステップSP2において設定した範囲外頻度閾値とをそれぞれ別個に比較する(SP3)。
Subsequently, the
次いで、ステータス判定部22A,22Bは、ステップSP3の比較結果に基づいて、A系及びB系の発振器11A,11Bと、共通発振器3とのいずれかに異常が発生していないか否か(つまりA系用計測器20A,20BやB系用計測器21A,21Bの計測結果が範囲外頻度閾値を越える頻度で判定基準範囲を外れていないか否か)を判断する(SP4)。
Next, the
そしてステータス判定部22A,22Bは、ステップSP4においての判断によりA系及びB系の発振器11A,11Bと、共通発振器3とのいずれかに異常が発生していると判断した場合(SP4:NO)、ステップSP3の比較結果に基づいて、異常が発生したのは自系の発振器11A,11Bのみ(他系の発振器11B,11Aは正常)であるか否かである否かを判断する(SP5)。
If the
そしてステータス判定部22A,22Bは、この判断で肯定結果を得ると、自系のCPU10A,10Bに自系の発振器11A,11Bに上述の第1の異常報告を行うと共に(SP6)、自系のクロック信号切替えスイッチ12A,12Bを制御して他系のクロック信号を選択(第1の切替え端12AX,12BXから第2の切替え端12AY,12BYに切り替え)させ(SP7)、この後、この発振器異常検知処理を終了する。
If the
これに対して、ステータス判定部22A,22Bは、ステップSP5の判断で否定結果を得ると、異常が発生したのは他系の発振器11B,11Aのみ(自系の発振器11A,11Bは正常)であるか否かを判断する(SP8)。そしてステータス判定部22A,22Bは、この判断で肯定結果を得ると、自系のCPU10A,10Bに上述の第2の異常報告を行い(SP9)、この後、この発振器異常検知処理を終了する。
On the other hand, when the
これに対して、ステータス判定部22A,22Bは、ステップSP8の判断で否定結果を得ると、上述の第3の異常報告を自系のCPU10A,10Bに行い(SP10)、この後、この発振器異常検知処理を終了する。
On the other hand, when the
(3)本実施の形態の効果
以上のように本実施の形態の鉄道保安装置1では、A系及びB系の発振器11A,11Bからそれぞれ出力された各クロック信号S1A,S1Bを、共通発振器3から出力されたこれらのクロック信号と同じ周波数を有するクロック信号S2を整数倍した判定用クロック信号S3とそれぞれ別個に比較してA系及びB系の発振器11A,11Bにおける異常の発生の有無を判定しているため、A系及びB系の発振器11A,11Bのいずれかに異常が発生した場合においても、いずれの発振器11A,11Bに異常が発生したのかを確実に特定することができる。
(3) Effects of the present embodiment As described above, in the railway security device 1 of the present embodiment, the clock signals S1A and S1B output from the A-system and B-
かくするにつき本鉄道保安装置1によれば、いずれかの制御処理部2A,2Bの発振器11A,11Bに異常が発生した場合においても、その修理等のために装置全体の稼働を停止させる必要がなく、発振器11A,11Bの障害に起因する装置の稼働時間の短縮を防止することができる。
Thus, according to the railway safety device 1, even when an abnormality occurs in the
(4)他の実施の形態
なお上述の実施の形態においては、本発明を鉄道保安装置1に適用するようにした場合について述べたが、本発明はこれに限らず、各種の制御処理を実行する制御処理部や、各種の信号処理を実行する信号処理部、各種演算処理を実行する演算処理部などの処理部が二重化され、これら処理部がそれぞれ内部に有する発振器から出力されるクロック信号に基づいて個別に処理を実行するように構成された装置やシステム等に広く適用することができる。
(4) Other Embodiments In the above-described embodiment, the case where the present invention is applied to the railway security device 1 has been described. However, the present invention is not limited thereto, and various control processes are executed. The control processing unit, the signal processing unit that executes various signal processing, the arithmetic processing unit that executes various arithmetic processing, etc. are duplicated, and each of these processing units uses a clock signal output from an oscillator included therein. The present invention can be widely applied to devices, systems, and the like configured to individually execute processing based on the above.
また上述の実施の形態においては、ステータス判定部22A,22Bが図4について上述した発振器異常検知処理を常時実行するようにした場合について述べたが、本発明はこれに限らず、ステータス判定部22A,22Bがかかる発振器異常検知処理を定期的又は不定期に実行するようにしても良い。
In the above-described embodiment, the case where the
さらに上述の実施の形態においては、判定基準範囲を、正常値23A,23Bを中心として前後に当該正常値の25〔%〕の値の範囲に設定するようにした場合について述べたが、本発明はこれに限らず、判定基準範囲の設定方法としては、この他種々の設定方法を広く適用することができる。
Further, in the above-described embodiment, the case where the determination reference range is set to a range of 25% of the normal value around the
本発明は、処理部が二重化され、これら処理部がそれぞれ内部に有する発振器から出力されるクロック信号に基づいて個別に処理を実行するように構成された装置やシステム等に広く適用することができる。 The present invention can be widely applied to an apparatus, a system, or the like configured such that processing units are duplexed and each processing unit individually executes processing based on a clock signal output from an oscillator included therein. .
1……鉄道保安装置、2A,2B……制御処理部、3……共通発振器、4……逓倍回路、5……判定用クロック生成部、10A,10B……CPU、11A,11B……発振器、12A,12B……クロック信号切替えスイッチ、13A,13B……異常検知部、20A,20B……A系用計測器、21A,21B……B系用計測器、22A,22B……ステータス判定部、23A,23B……正常値、S1A,S1B,S2……クロック信号、S3……判定用クロック信号。 DESCRIPTION OF SYMBOLS 1 ... Railway security device, 2A, 2B ... Control processing part, 3 ... Common oscillator, 4 ... Multiplication circuit, 5 ... Judgment clock generation part, 10A, 10B ... CPU, 11A, 11B ... Oscillator , 12A, 12B: Clock signal changeover switch, 13A, 13B: Abnormality detection unit, 20A, 20B: A system measuring instrument, 21A, 21B: B system measuring instrument, 22A, 22B: Status determination unit , 23A, 23B... Normal value, S1A, S1B, S2... Clock signal, S3.
Claims (6)
前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する判定用クロック信号生成部と、
前記二重化された処理部にそれぞれ設けられ、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較し、当該比較の結果に基づいて自系及び他系の前記発振器の異常の有無を判定する異常検知部とを有し、
前記異常検知部は、
自系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を計測する第1の計測器と、
他系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を計測する第2の計測器と、
前記第1及び第2の計測器の計測結果に基づいて自系及び他系の前記発振器の異常の有無を判定するステータス判定部と
を備え、
前記ステータス判定部は、
自系及び他系の前記発振器が正常に動作している場合に前記第1及び第2の計測器により計測される前記第2のクロック信号のクロック数を正常値として予め保持し、前記第1及び第2の計測器の計測結果と、当該正常値とに基づいて自系及び他系の前記発振器に異常が発生しているか否かを判定する
ことを特徴とする発振器異常検知装置。 In the oscillator abnormality detection device that detects abnormality of each oscillator that is provided in each of the duplex processing units and outputs the first clock signal having the same frequency,
A determination clock signal generation unit that generates a second clock signal having a frequency that is an integral multiple of the first clock signal;
The first clock signal output from the oscillator of the own system and the first clock signal output from the oscillator of the other system are respectively provided in the duplex processing units, and the first clock signal output from the oscillator of the other system is separately An abnormality detection unit that compares with the second clock signal and determines the presence or absence of abnormality of the local system and the other system based on the result of the comparison ;
The abnormality detection unit
A first measuring instrument for measuring the number of clocks of the second clock signal in a rising period and a falling period of the first clock signal output from the oscillator of its own system;
A second measuring instrument for measuring the number of clocks of the second clock signal in the rising period and falling period of the first clock signal output from the oscillator of another system;
A status determination unit that determines the presence or absence of an abnormality in the local system and the other system based on the measurement results of the first and second measuring instruments;
With
The status determination unit
The number of clocks of the second clock signal measured by the first and second measuring instruments when the local and other oscillators are operating normally is held in advance as a normal value, and the first And an oscillator abnormality detection device that determines whether or not an abnormality has occurred in the local oscillator and the other oscillator based on the measurement result of the second measuring instrument and the normal value .
前記正常値に基づいて、当該正常値の前後に余裕をもたせた判定基準範囲を設定し、
前記第1及び第2の計測器の計測結果が前記判定基準範囲内にあるか否かに基づいて前記第1及び第2の計測器に異常が発生しているか否かを判定する
ことを特徴とする請求項1に記載の発振器異常検知装置。 The status determination unit
Based on the normal value, set a determination reference range with a margin before and after the normal value,
It is determined whether or not an abnormality has occurred in the first and second measuring devices based on whether or not the measurement results of the first and second measuring devices are within the determination reference range. The oscillator abnormality detection device according to claim 1 .
前記判定基準範囲を外れる頻度の閾値を保持し、
前記第1又は第2の計測器の計測結果が前記判定基準範囲を外れる頻度が前記閾値を越えた場合に、対応する前記発振器に異常が発生していると判定する
ことを特徴とする請求項2に記載の発振器異常検知装置。 The status determination unit
Holding a threshold of frequency out of the criterion range;
The method according to claim 1, wherein when the frequency of the measurement result of the first or second measuring instrument deviating from the determination reference range exceeds the threshold, it is determined that an abnormality has occurred in the corresponding oscillator. 2. The oscillator abnormality detection device according to 2.
前記第1のクロック信号の整数倍の周波数を有する第2のクロック信号を生成する第1のステップと、
各前記処理部において、自系の前記発振器から出力された前記第1のクロック信号と、他系の前記発振器から出力された前記第1のクロック信号とを、それぞれ別個に前記第2のクロック信号と比較する第2のステップと、
各前記処理部において、前記比較の結果に基づいて自系及び他系の前記発振器の異常の有無をそれぞれ判定する第3のステップとを備え、
前記第2のステップでは、
各前記処理部において、自系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を第1の計測器により計測すると共に、他系の前記発振器から出力される前記第1のクロック信号の立上り期間及び立下り期間における前記第2のクロック信号のクロック数を第2の計測器により計測し、
前記第3のステップでは、
各前記処理部において、前記第1及び第2の計測器の計測結果と、自系及び他系の前記発振器が正常に動作している場合に各前記第1及び第2の計測器により計測される前記第2のクロック信号のクロック数である正常値とに基づいて、自系及び他系の前記発振器に異常が発生しているか否かを判定する
ことを特徴とする発振器異常検知方法。 In the oscillator abnormality detecting method for detecting abnormality of each oscillator that is provided in each of the duplicate processing units and outputs the first clock signal having the same frequency,
Generating a second clock signal having a frequency that is an integral multiple of the first clock signal;
In each of the processing units, the first clock signal output from the oscillator of its own system and the first clock signal output from the oscillator of the other system are separately supplied to the second clock signal. A second step of comparing with
Each of the processing units includes a third step of determining whether there is an abnormality in the oscillators of the own system and the other system based on the result of the comparison ,
In the second step,
In each of the processing units, the number of clocks of the second clock signal in the rising period and the falling period of the first clock signal output from the oscillator of its own system is measured by the first measuring instrument, and others Measuring the number of clocks of the second clock signal in the rising period and falling period of the first clock signal output from the oscillator of the system by a second measuring instrument;
In the third step,
In each of the processing units, the measurement results of the first and second measuring instruments, and when the own and other oscillators are operating normally, are measured by the first and second measuring instruments. And determining whether or not an abnormality has occurred in the local oscillator and the other oscillator based on a normal value that is the number of clocks of the second clock signal .
前記正常値の前後に余裕をもたせた判定基準範囲を設定し、
前記第1及び第2の計測器の計測結果が前記判定基準範囲内にあるか否かに基づいて前記第1及び第2の計測器に異常が発生しているか否かを判定する
ことを特徴とする請求項4に記載の発振器異常検知方法。 In the third step,
Set a criterion range with a margin before and after the normal value,
It is determined whether or not an abnormality has occurred in the first and second measuring devices based on whether or not the measurement results of the first and second measuring devices are within the determination reference range. The oscillator abnormality detection method according to claim 4 .
前記第1又は第2の計測器の計測結果が前記判定基準範囲を外れる頻度が予め設定された閾値を越えた場合に、対応する前記発振器に異常が発生していると判定する
ことを特徴とする請求項5に記載の発振器異常検知方法。 In the third step,
When the frequency at which the measurement result of the first or second measuring instrument deviates from the determination reference range exceeds a preset threshold, it is determined that an abnormality has occurred in the corresponding oscillator. The oscillator abnormality detection method according to claim 5 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031114A JP6101648B2 (en) | 2014-02-20 | 2014-02-20 | Abnormal transmission detection apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014031114A JP6101648B2 (en) | 2014-02-20 | 2014-02-20 | Abnormal transmission detection apparatus and method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156155A JP2015156155A (en) | 2015-08-27 |
JP6101648B2 true JP6101648B2 (en) | 2017-03-22 |
Family
ID=54775427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014031114A Active JP6101648B2 (en) | 2014-02-20 | 2014-02-20 | Abnormal transmission detection apparatus and method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6101648B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7023192B2 (en) * | 2018-06-21 | 2022-02-21 | 株式会社日立製作所 | Electronic interlocking device, electronic interlocking system, and abnormality detection method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09292928A (en) * | 1996-04-26 | 1997-11-11 | Toyo Commun Equip Co Ltd | Clock signal source monitoring device |
JP3072720B2 (en) * | 1997-07-11 | 2000-08-07 | 日本電気株式会社 | Information processing device |
KR100363816B1 (en) * | 1998-05-13 | 2002-12-11 | 미쓰비시덴키 가부시키가이샤 | Device and apparatus for detecting clock failure |
JP4023250B2 (en) * | 2002-07-26 | 2007-12-19 | 日本電気株式会社 | Clock distribution system |
JP2006186609A (en) * | 2004-12-27 | 2006-07-13 | Kyocera Corp | Clock generating device |
JP2007026028A (en) * | 2005-07-15 | 2007-02-01 | Fujitsu Ten Ltd | Device for detecting abnormality in microcomputer |
JP4838110B2 (en) * | 2006-12-18 | 2011-12-14 | 富士通株式会社 | System clock supply apparatus and reference oscillator frequency deviation determination method |
CN101796489A (en) * | 2007-09-03 | 2010-08-04 | Nxp股份有限公司 | Clock supervision unit |
JP2009069947A (en) * | 2007-09-11 | 2009-04-02 | Renesas Technology Corp | Semiconductor device |
WO2011052112A1 (en) * | 2009-10-29 | 2011-05-05 | パナソニック株式会社 | System clock monitoring device, and motor control system |
JP2013201619A (en) * | 2012-03-26 | 2013-10-03 | Nec Computertechno Ltd | Clock failure detection device, and clock failure detection method |
JP5875475B2 (en) * | 2012-06-28 | 2016-03-02 | 株式会社日立製作所 | Security equipment |
-
2014
- 2014-02-20 JP JP2014031114A patent/JP6101648B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015156155A (en) | 2015-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021002386A (en) | Safety instrumentation process controller and method | |
US8495433B2 (en) | Microcomputer mutual monitoring system and a microcomputer mutual monitoring method | |
US10914769B2 (en) | Semiconductor device and power monitoring method therefor | |
US20160224033A1 (en) | Computer monitoring system, apparatus and method for controlling appliance operation | |
DK2989548T3 (en) | MONITORING OF REDUNDANT COMPONENTS | |
JP2016207002A (en) | Drive control device | |
US10222770B2 (en) | Method and apparatus for analogue output current control | |
US20150269038A1 (en) | Fault tolerant systems and method of using the same | |
KR101560497B1 (en) | Method for controlling reset of lockstep replicated processor cores and lockstep system using the same | |
JP6101648B2 (en) | Abnormal transmission detection apparatus and method | |
KR101448013B1 (en) | Fault-tolerant apparatus and method in multi-computer for Unmanned Aerial Vehicle | |
KR101436623B1 (en) | Apparatus and method for detecting vehicle controller shut down module error and fail safe | |
EP2624255B1 (en) | Control device, and nuclear power plant control system | |
JP5875475B2 (en) | Security equipment | |
JP2017211792A (en) | Interlock circuit | |
JP2005208770A (en) | Digital controlling apparatus | |
JP5511920B2 (en) | Safety monitoring input device | |
JP2018101241A (en) | Processing device | |
Börcsök | The relationship between diagnostic coverage and proof test interval for 1oo2 and 1oo2D architectures | |
JP2014232462A (en) | Control system | |
JP6090094B2 (en) | Information processing device | |
JP4895966B2 (en) | Abnormal oscillation detection circuit in multi-system configuration | |
JPH04245309A (en) | Digital controller for control | |
JP6692251B2 (en) | Criticality warning device and criticality warning method | |
JP2016014940A (en) | System restoration circuit and system restoration method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6101648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |