JP6092676B2 - Semiconductor device manufacturing method, substrate processing apparatus, and program - Google Patents

Semiconductor device manufacturing method, substrate processing apparatus, and program Download PDF

Info

Publication number
JP6092676B2
JP6092676B2 JP2013062009A JP2013062009A JP6092676B2 JP 6092676 B2 JP6092676 B2 JP 6092676B2 JP 2013062009 A JP2013062009 A JP 2013062009A JP 2013062009 A JP2013062009 A JP 2013062009A JP 6092676 B2 JP6092676 B2 JP 6092676B2
Authority
JP
Japan
Prior art keywords
film
substrate
microwave
oxide film
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013062009A
Other languages
Japanese (ja)
Other versions
JP2014187269A5 (en
JP2014187269A (en
Inventor
正久 奥野
正久 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2013062009A priority Critical patent/JP6092676B2/en
Publication of JP2014187269A publication Critical patent/JP2014187269A/en
Publication of JP2014187269A5 publication Critical patent/JP2014187269A5/ja
Application granted granted Critical
Publication of JP6092676B2 publication Critical patent/JP6092676B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、マイクロ波を用いて主に基板を加熱する半導体装置の製造方法、基板処理装置及びプログラムに関する。   The present invention relates to a method for manufacturing a semiconductor device that mainly heats a substrate using microwaves, a substrate processing apparatus, and a program.

半導体集積回路の高集積化、高速化のため、MOS(Metal Oxide Semiconductor)トランジスタの縮小化が行われている。   In order to increase the integration density and speed of semiconductor integrated circuits, MOS (Metal Oxide Semiconductor) transistors are being reduced.

しかしながら、ゲート絶縁膜としてのシリコン酸化膜(SiO膜)の厚さが2nm以下となると、ゲート電極とシリコン基板との間に流れるトンネル電流が増大し、ゲートリーク電流が大きくなってしまう。   However, when the thickness of the silicon oxide film (SiO film) as the gate insulating film is 2 nm or less, the tunnel current flowing between the gate electrode and the silicon substrate increases, and the gate leakage current increases.

ゲートリーク電流に対する対策として、酸化シリコンの誘電率より高い誘電率を有する、例えば、酸化ハフニウム(HfO)等の高誘電率絶縁体をゲート絶縁膜に用い、等価酸化シリコン膜厚(EOT:Equivalent Oxide Thickness)を抑制しつつ、物理的にゲート絶縁膜厚を厚くする構成が用いられている。酸化シリコンの誘電率のk倍の誘電率を有する高誘電率絶縁体であれば、厚さをk倍にしてもEOTは同じ値となり、ゲート電極の制御性が保たれる。シリコン基板の表面状態を良好に保つため、通常熱酸化した薄いシリコン酸化膜の上に高誘電率絶縁膜(例えばHfO膜)を堆積し、その後、上部電極として一般的にチタンアルミニウム窒化膜(TiAlN膜)やチタニウム窒化膜(TiN膜)を堆積し、トランジスタを形成する。   As a countermeasure against the gate leakage current, a high dielectric constant insulator such as hafnium oxide (HfO) having a dielectric constant higher than that of silicon oxide is used for the gate insulating film, and an equivalent silicon oxide film thickness (EOT: Equivalent Oxide) is used. A structure in which the gate insulating film thickness is physically increased while suppressing (Thickness) is used. In the case of a high dielectric constant insulator having a dielectric constant k times that of silicon oxide, the EOT becomes the same value even when the thickness is multiplied by k, and the controllability of the gate electrode is maintained. In order to keep the surface state of the silicon substrate in good condition, a high dielectric constant insulating film (eg, HfO film) is deposited on a thin silicon oxide film which is usually thermally oxidized, and then a titanium aluminum nitride film (TiAlN) is generally used as the upper electrode. Film) and a titanium nitride film (TiN film) are deposited to form a transistor.

しかしながら、前記方法においては、HfO堆積の際、初期酸化によりシリコン酸化膜(SiO膜)が生成され、このSiO膜の薄膜化には限界があった。また、ゲートの動作速度を向上させるためにも、HfO膜直下のSiO膜を薄くすることが好ましい。   However, in the above method, when HfO is deposited, a silicon oxide film (SiO film) is generated by initial oxidation, and there is a limit to thinning the SiO film. In order to improve the operation speed of the gate, it is preferable to make the SiO film immediately below the HfO film thin.

下記の特許文献には、基板を処理する処理室と、処理室内で基板を支持する基板支持部と、処理室の壁面に開口する基板搬入搬出口を開閉すると共に、基板搬入搬出口を閉じた際には処理室の内壁面の一部を構成する開閉部と、処理室内にマイクロ波を供給するマイクロ波供給部と、を備え、処理室の内壁面のうち、基板支持部上に支持された基板の処理面に対向する面と開閉部が構成する面とを結ぶ面が、基板の処理面に対して斜めに構成された基板処理装置が開示されている。   In the following patent document, a processing chamber for processing a substrate, a substrate support for supporting the substrate in the processing chamber, a substrate loading / unloading opening that opens on the wall surface of the processing chamber, and a substrate loading / unloading port are closed. In some cases, an opening / closing portion constituting a part of the inner wall surface of the processing chamber and a microwave supply portion for supplying microwaves to the processing chamber are supported on the substrate support portion of the inner wall surface of the processing chamber. Further, there is disclosed a substrate processing apparatus in which a surface connecting a surface facing a processing surface of a substrate and a surface constituting an opening / closing portion is configured to be inclined with respect to the processing surface of the substrate.

特開2011−66254号公報JP 2011-66254 A

本発明は、ゲートの動作速度を向上させ、リーク電流を低下させる半導体装置の製造方法、基板処理装置及びプログラムを提供することを目的とする。   It is an object of the present invention to provide a semiconductor device manufacturing method, a substrate processing apparatus, and a program that improve the gate operating speed and reduce the leakage current.

第1の態様とするところは、誘電率の異なる膜が少なくとも複数積層された基板を処理室に搬入する工程と、前記基板にマイクロ波を供給して少なくとも誘電率が最も高い前記膜を選択的に加熱する工程と、を有し、前記基板に積層された膜は、少なくとも界面酸化膜と前記界面酸化膜上に形成された高誘電率膜とを含み、前記界面酸化膜は、前記マイクロ波が供給されることで前記マイクロ波を供給する前の前記界面酸化膜の膜厚よりも薄膜化する半導体装置の製造方法にある。 And has as a first aspect, selecting the steps of loading a substrate on which films having different dielectric constants are at least stacked in the processing chamber, at least a dielectric constant is highest the membrane by supplying microwaves before Symbol substrate have a, and heating to a film laminated on the substrate, and a high dielectric constant film formed on at least the interface oxide film and the interfacial oxide film, the interface oxide layer, said micro In the method of manufacturing a semiconductor device, the thickness is made thinner than the thickness of the interfacial oxide film before the microwave is supplied .

第2の態様とするところは、誘電率の異なる膜が少なくとも複数積層された基板が搬入される処理室と、前記基板にマイクロ波を供給するマイクロ波供給部と、前記基板にマイクロ波を供給して少なくとも誘電率が最も高い前記膜を選択的に加熱させるように前記マイクロ波供給部を制御する制御部と、を有し、前記基板に積層された膜は、少なくとも界面酸化膜と前記界面酸化膜上に形成された高誘電率膜とを含み、前記界面酸化膜は、前記マイクロ波が供給されることで前記マイクロ波を供給する前の前記界面酸化膜の膜厚よりも薄膜化する基板処理装置にある。 And has as a second aspect, a processing chamber for films having different dielectric constants is carried a substrate that is at least stacked, the microwave supply unit for supplying microwaves before Symbol substrate, microwaves into said substrate And a control unit that controls the microwave supply unit to selectively heat the film having the highest dielectric constant , and the film stacked on the substrate includes at least an interfacial oxide film and the A high dielectric constant film formed on the interface oxide film, and the interface oxide film is made thinner than the thickness of the interface oxide film before the microwave is supplied by supplying the microwave. In the substrate processing apparatus.

第3の態様とするところは、誘電率の異なる膜が少なくとも複数積層された基板を処理室に搬入する手順と、前記基板にマイクロ波を供給して少なくとも誘電率が最も高い前記膜を選択的に加熱する手順と、を有し、前記基板に積層された膜は、少なくとも界面酸化膜と前記界面酸化膜上に形成された高誘電率膜とを含み、前記界面酸化膜は、前記マイクロ波が供給されることで前記マイクロ波を供給する前の前記界面酸化膜の膜厚よりも薄膜化するようにコンピュータによって基板処理装置を制御するためのプログラムにある。 Has as a third aspect, selection and procedures for carrying a substrate in which films having different dielectric constants are at least stacked in the processing chamber, at least a dielectric constant is highest the membrane by supplying microwaves before Symbol substrate The film laminated on the substrate includes at least an interfacial oxide film and a high dielectric constant film formed on the interfacial oxide film, and the interfacial oxide film comprises waves in program for controlling the thus substrate processing apparatus in a computer as a thin film than the film thickness of the interfacial oxide film before supplying the microwave by being supplied.

本発明によれば、ゲートの動作速度を向上させ、リーク電流を低下させる半導体装置の製造方法、基板処理装置及びプログラムを提供することができる。   According to the present invention, it is possible to provide a semiconductor device manufacturing method, a substrate processing apparatus, and a program that improve the gate operating speed and reduce the leakage current.

本発明の実施形態に係る基板処理装置の縦断面図である。It is a longitudinal cross-sectional view of the substrate processing apparatus which concerns on embodiment of this invention. 本発明の実施形態に係る基板処理装置に用いた制御部のハードウェア構成を示すブロック図である。It is a block diagram which shows the hardware constitutions of the control part used for the substrate processing apparatus which concerns on embodiment of this invention. 本発明の実施形態に用いられる基板の積層構造を示す断面図である。It is sectional drawing which shows the laminated structure of the board | substrate used for embodiment of this invention. 本発明の実施形態に係る基板処理工程のフロー図である。It is a flowchart of the substrate processing process which concerns on embodiment of this invention. 本発明の実施形態に係る基板処理工程を用いた実験例であって(a)は、アニール処理前の基板の断面図であって、(b)は、(a)の基板にマイクロ波アニール処理を施した後の断面図であって、(c)は、(a)の基板にサーマルアニール処理を施した後の断面図である。It is an experimental example using the substrate processing process which concerns on embodiment of this invention, (a) is sectional drawing of the board | substrate before an annealing process, (b) is a microwave annealing process to the board | substrate of (a) FIG. 6C is a cross-sectional view after the thermal annealing process is performed on the substrate of FIG.

本発明の実施形態に係る基板処理装置の構成について、図1を用いて説明する。図1は、本発明の実施形態に係る基板処理装置の垂直断面図である。基板処理装置100は、処理室10と搬送室(不図示)とマイクロ波供給部19とを備える。処理室10は、基板としてのウェハ11を処理する。マイクロ波供給部19は、導波路21と導波口22とを備える。なお、マイクロ波供給部19にマイクロ波発生部20を設けても良い。   A configuration of a substrate processing apparatus according to an embodiment of the present invention will be described with reference to FIG. FIG. 1 is a vertical sectional view of a substrate processing apparatus according to an embodiment of the present invention. The substrate processing apparatus 100 includes a processing chamber 10, a transfer chamber (not shown), and a microwave supply unit 19. The processing chamber 10 processes a wafer 11 as a substrate. The microwave supply unit 19 includes a waveguide 21 and a waveguide port 22. The microwave generator 20 may be provided in the microwave supply unit 19.

マイクロ波発生部20は、例えば、固定周波数マイクロ波又は可変周波数マイクロ波を発生する。マイクロ波発生部20としては、例えばマイクロトロン、クライストロン、ジャイロトロン等が用いられる。マイクロ波発生部20で発生したマイクロ波は、導波路21を介して、処理室10内に連通する導波口22から処理室10内に輻射される。これにより、誘電加熱の効率をあげることができる。導波路21には、導波路21内部の反射電力を少なくするマッチング機構26が設けられる。   The microwave generation unit 20 generates, for example, a fixed frequency microwave or a variable frequency microwave. As the microwave generation unit 20, for example, a microtron, a klystron, a gyrotron, or the like is used. The microwave generated by the microwave generation unit 20 is radiated into the processing chamber 10 through the waveguide 21 from the waveguide port 22 communicating with the processing chamber 10. Thereby, the efficiency of dielectric heating can be raised. The waveguide 21 is provided with a matching mechanism 26 that reduces the reflected power inside the waveguide 21.

マイクロ波発生部20、導波路21、導波口22、及びマッチング機構26でマイクロ波供給部19が構成される。   A microwave supply unit 19 is configured by the microwave generation unit 20, the waveguide 21, the waveguide port 22, and the matching mechanism 26.

処理室10を形成する処理容器18は、例えばアルミニウム(Al)やステンレス(SUS)など金属材料により構成されており、処理室10と外部とをマイクロ波的に遮蔽する構造となっている。   The processing container 18 forming the processing chamber 10 is made of, for example, a metal material such as aluminum (Al) or stainless steel (SUS), and has a structure that shields the processing chamber 10 from the outside in a microwave.

処理室10内には、ウェハ11をその上端13aで支持する基板支持機構としての基板支持ピン13が設けられる。   In the processing chamber 10, substrate support pins 13 are provided as a substrate support mechanism for supporting the wafer 11 with its upper end 13 a.

基板支持ピン13は、例えば石英やセラミックス、サファイア、又はテフロン(登録商標)等、伝熱性が低く、電気的に絶縁性が良好な材質で形成される。このような材質とすることで、基板支持ピン13そのものが加熱されることを抑制し、更にはウェハ11から基板支持ピン13への熱逃げを抑制することができる。熱逃げを抑制することができるため、ウェハ面内を均一に加熱することが可能となる。また、基板支持ピン13の加熱を防ぐことで、基板支持ピン13の熱変形を防ぐことができ、結果熱変形によるウェハ高さを一定にすることができるので、1スロット辺りのウェハ加熱を再現性良く加熱することが可能となる。また、基板支持ピン13は、複数(本実施形態においては3本)で構成される。   The substrate support pins 13 are made of a material having low heat conductivity and good electrical insulation, such as quartz, ceramics, sapphire, or Teflon (registered trademark). By setting it as such a material, it can suppress that the board | substrate support pin 13 itself is heated, and also can suppress the thermal escape from the wafer 11 to the board | substrate support pin 13. FIG. Since heat escape can be suppressed, the wafer surface can be heated uniformly. Further, by preventing the substrate support pins 13 from being heated, the substrate support pins 13 can be prevented from being thermally deformed, and as a result, the wafer height can be made constant due to the heat deformation, so that the wafer heating around one slot is reproduced. It becomes possible to heat with good performance. The substrate support pins 13 are composed of a plurality (three in this embodiment).

処理室10の側壁には、例えば窒素(N)等のガスを供給するガス供給管52が設けられている。ガス供給管52には、上流から順に、ガス供給源55、ガス流量を調整する流量制御装置54、ガス流路を開閉する開閉バルブ53が設けられており、この開閉バルブ53を開閉することで、処理室10内にガス供給管52からガスが供給、又は供給停止される。ガス供給管52から供給されるガスは、処理室10内の酸素濃度を低酸素濃度にしたり、ウェハ11を冷却したり、パージガスとして処理室10内のガスや雰囲気を押し出したりするのに用いられる。 A gas supply pipe 52 for supplying a gas such as nitrogen (N 2 ) is provided on the side wall of the processing chamber 10. The gas supply pipe 52 is provided with a gas supply source 55, a flow rate control device 54 that adjusts the gas flow rate, and an opening / closing valve 53 that opens and closes the gas flow path in order from the upstream side. The gas is supplied from the gas supply pipe 52 into the processing chamber 10 or the supply is stopped. The gas supplied from the gas supply pipe 52 is used to lower the oxygen concentration in the processing chamber 10, cool the wafer 11, or push out the gas or atmosphere in the processing chamber 10 as a purge gas. .

ガス供給管52、開閉バルブ53、流量制御装置54及びガス供給源55でガス供給部50が構成される。流量制御装置54と開閉バルブ53は、制御部80と電気的に接続されており、制御部80により制御される。   A gas supply unit 50 is configured by the gas supply pipe 52, the opening / closing valve 53, the flow rate control device 54, and the gas supply source 55. The flow control device 54 and the opening / closing valve 53 are electrically connected to the control unit 80 and controlled by the control unit 80.

図1に示すように、例えば直方体である処理容器18の下部であって処理室10の側壁には、処理室10内のガスを排気するガス排出管62が設けられている。ガス排出管62には、上流から順に、排気装置としての真空ポンプ64と、圧力調整バルブ63が設けられており、この圧力調整バルブ63の開度を調整することで、処理室10内の圧力が所定の値に調整される。   As shown in FIG. 1, for example, a gas discharge pipe 62 for exhausting the gas in the processing chamber 10 is provided on the side wall of the processing chamber 10 below the processing container 18 that is a rectangular parallelepiped. The gas discharge pipe 62 is provided with a vacuum pump 64 as an exhaust device and a pressure adjusting valve 63 in order from the upstream side. By adjusting the opening of the pressure adjusting valve 63, the pressure in the processing chamber 10 is adjusted. Is adjusted to a predetermined value.

ガス排出管62、圧力調整バルブ63及び真空ポンプ64でガス排出部60が構成される。圧力調整バルブ63は、制御部80と電気的に接続されており、制御部80により圧力調整制御される。   The gas exhaust pipe 62, the pressure adjustment valve 63 and the vacuum pump 64 constitute a gas exhaust unit 60. The pressure adjustment valve 63 is electrically connected to the control unit 80, and pressure adjustment control is performed by the control unit 80.

図1に示すように、処理容器18の一側面には、処理室10の内外にウェハ11を搬送するためのウェハ搬送口71が設けられている。ウェハ搬送口71には、ゲートバルブ72が設けられており、ゲートバルブ駆動部73によりゲートバルブ72を開けることにより、処理室10内と搬送室内とが連通するように構成されている。ウェハ搬送口71、ゲートバルブ72、ゲートバルブ駆動部73でウェハ搬送部が構成される。搬送室内には、ウェハ11を搬送する搬送ロボット(不図示)が設けられている。搬送ロボットには、ウェハ11を搬送する際にウェハ11を支持する搬送アームが備えられている。ゲートバルブ72を開くことによって、搬送ロボットにより処理室10内と搬送室内との間で、ウェハ11を搬送することが可能なように構成されている。   As shown in FIG. 1, a wafer transfer port 71 for transferring the wafer 11 into and out of the processing chamber 10 is provided on one side surface of the processing container 18. A gate valve 72 is provided at the wafer transfer port 71, and the gate valve 72 is opened by the gate valve driving unit 73 so that the processing chamber 10 and the transfer chamber communicate with each other. The wafer transfer port 71, the gate valve 72, and the gate valve drive unit 73 constitute a wafer transfer unit. A transfer robot (not shown) for transferring the wafer 11 is provided in the transfer chamber. The transfer robot is provided with a transfer arm that supports the wafer 11 when the wafer 11 is transferred. By opening the gate valve 72, the wafer 11 can be transferred between the processing chamber 10 and the transfer chamber by the transfer robot.

図2は、制御部80のハードウェア構成を示すブロック図である。
制御部80には、演算装置102、記憶装置104、入出力部としてのI/Oポート106が内部バス108を介して、それぞれ互いにデータ交換可能なように設けられている。
FIG. 2 is a block diagram illustrating a hardware configuration of the control unit 80.
The control unit 80 is provided with an arithmetic device 102, a storage device 104, and an I / O port 106 as an input / output unit so as to exchange data with each other via an internal bus 108.

演算装置102として、CPU又は専用の演算回路等が用いられる。   As the arithmetic unit 102, a CPU or a dedicated arithmetic circuit is used.

記憶装置104は、内部記録媒体105を有している。内部記録媒体105内には、基板処理装置100の動作を制御する制御プログラムや後述する基板処理工程や条件などを含むプロセスレシピ等が読み出し可能に格納されている。   The storage device 104 has an internal recording medium 105. In the internal recording medium 105, a control program for controlling the operation of the substrate processing apparatus 100, a process recipe including substrate processing steps and conditions described later, and the like are stored in a readable manner.

なお、プロセスレシピは、基板処理工程における各ステップを制御部80に実行させ、所定の結果が得ることがでるように組み合わされたものであり、プログラムとして機能する。このプロセスレシピや制御プログラム等を総称して単にプログラムともいう。ここで、本明細書においてプログラムとした場合にはプロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、またはその両方を含む場合がある。   The process recipe is a combination of the steps so that a predetermined result can be obtained by causing the control unit 80 to execute each step in the substrate processing process, and functions as a program. These process recipes, control programs, and the like are collectively referred to simply as programs. Here, when a program is used in this specification, it may include only a process recipe alone, may include only a control program alone, or may include both.

I/Oポート106には、マイクロ波発生部20、開閉バルブ53、流量制御装置54、圧力調整バルブ63、真空ポンプ64、ゲートバルブ駆動部73、搬送ロボット等がバス107を介して接続されている。   The I / O port 106 is connected to the microwave generation unit 20, the open / close valve 53, the flow rate control device 54, the pressure adjustment valve 63, the vacuum pump 64, the gate valve drive unit 73, the transfer robot, and the like via the bus 107. Yes.

また、制御部80はネットワーク110に接続されている。ネットワーク110は、半導体製造工場内に設けられたネットワークやインターネット等で構成される。   The control unit 80 is connected to the network 110. The network 110 is configured by a network provided in a semiconductor manufacturing factory, the Internet, or the like.

また、制御部80には、入出力装置204と外部記憶装置206が内部バス108を介して接続されている。ここで、入出力装置204は制御部80と一体の構成としてもよい。入出力装置204として、ディスプレイ、タッチパネル、操作端末、キーボード、マウス等が用いられる。外部記憶装置206は、外部記録媒体207を有している。外部記録媒体207内には、基板処理装置100の動作を制御する制御プログラムや後述する基板処理工程や条件などを含むプロセスレシピ等が読み出し可能に格納されている。   Further, the input / output device 204 and the external storage device 206 are connected to the control unit 80 via the internal bus 108. Here, the input / output device 204 may be integrated with the control unit 80. As the input / output device 204, a display, a touch panel, an operation terminal, a keyboard, a mouse, or the like is used. The external storage device 206 has an external recording medium 207. In the external recording medium 207, a control program for controlling the operation of the substrate processing apparatus 100, a process recipe including substrate processing steps and conditions described later, and the like are readable.

つまり、制御部80は、演算装置102が、記憶装置104の内部記録媒体105に記憶されたプログラムを実行することにより、I/Oポート106を介してマイクロ波発生部20、開閉バルブ53、流量制御装置54、圧力調整バルブ63、真空ポンプ64、ゲートバルブ駆動部73、搬送ロボット等の各構成部の動作を制御する。なお、プログラムは、制御部80の外部に設けられた外部記憶装置206に格納するようにし、外部記憶装置206から読み出して実行しても良く、外部記憶装置206に記録されたプログラムを内部記録媒体105へ移動させ、内部記録媒体105から読み出して実行するようにしても良い。また、プログラムは、制御部80に接続されたネットワーク110から内部記録媒体105に記憶させてから実行するようにしてもよい。   In other words, the control unit 80 causes the arithmetic unit 102 to execute the program stored in the internal recording medium 105 of the storage device 104, thereby causing the microwave generation unit 20, the opening / closing valve 53, the flow rate to flow through the I / O port 106. The operation of each component such as the control device 54, the pressure adjusting valve 63, the vacuum pump 64, the gate valve driving unit 73, and the transfer robot is controlled. The program may be stored in an external storage device 206 provided outside the control unit 80, and may be read out and executed from the external storage device 206. The program recorded in the external storage device 206 is stored in the internal recording medium. The program may be moved to 105, read from the internal recording medium 105, and executed. The program may be executed after being stored in the internal recording medium 105 from the network 110 connected to the control unit 80.

ここで、内部記録媒体105として、例えばハードディスク、CD−ROM、フラッシュメモリ等が用いられる。また、外部記録媒体207として、例えばフロッピー(登録商標)ディスク、CD−ROM、MO、フラッシュメモリ等が用いられる。   Here, as the internal recording medium 105, for example, a hard disk, a CD-ROM, a flash memory, or the like is used. As the external recording medium 207, for example, a floppy (registered trademark) disk, CD-ROM, MO, flash memory, or the like is used.

図3は、本発明の実施形態に用いられる処理対象である基板としてのウェハ11の要部積層構造を示す断面図である。   FIG. 3 is a cross-sectional view showing a main part laminated structure of the wafer 11 as a substrate to be processed used in the embodiment of the present invention.

図3に示されているように、ウェハ11には、高誘電率ゲート絶縁膜が形成されている。具体的には、シリコンウェハ111の表面上に、HfO初期酸化シリコン膜としてのSiO膜112が形成され、SiO膜112の上に高誘電率膜としてのHfO膜114が形成されている。そして、HfO膜114の上には、金属含有膜としてのチタン(Ti)含有膜であるTiAlN膜116又はTiN膜117が形成されている。   As shown in FIG. 3, a high dielectric constant gate insulating film is formed on the wafer 11. Specifically, an SiO film 112 as an HfO initial silicon oxide film is formed on the surface of the silicon wafer 111, and an HfO film 114 as a high dielectric constant film is formed on the SiO film 112. On the HfO film 114, a TiAlN film 116 or a TiN film 117 that is a titanium (Ti) -containing film as a metal-containing film is formed.

SiO膜112及びHfO膜114は、原子層堆積法(ALD法:Atomic Layer Deposition法)により形成される。ここで、SiO膜112は、HfO膜の形成によりシリコンウェハ111とHfO膜114の間に形成される界面酸化膜である。   The SiO film 112 and the HfO film 114 are formed by an atomic layer deposition method (ALD method: Atomic Layer Deposition method). Here, the SiO film 112 is an interface oxide film formed between the silicon wafer 111 and the HfO film 114 by forming the HfO film.

次に、基板処理装置100における本実施形態の基板処理動作について説明する。図4は、本実施形態に係る基板処理工程のフロー図である。また、本実施形態の基板処理は、半導体装置を製造する複数工程の中の一工程を構成するものである。なお、後述する各部の動作は、制御部80により制御される。   Next, the substrate processing operation of this embodiment in the substrate processing apparatus 100 will be described. FIG. 4 is a flowchart of the substrate processing process according to the present embodiment. In addition, the substrate processing of this embodiment constitutes one process among a plurality of processes for manufacturing a semiconductor device. The operation of each unit to be described later is controlled by the control unit 80.

<基板搬入工程、ステップS10>
ウェハ11を処理室10に搬入する基板搬入工程において、まず、ゲートバルブ72を開き、処理室10と搬送室とを連通させる。次に、処理対象(処理基板)のウェハ11を、搬送ロボットにより、搬送室内から処理室10内へ搬入する。
<Substrate carrying-in process, step S10>
In the substrate loading process for loading the wafer 11 into the processing chamber 10, first, the gate valve 72 is opened, and the processing chamber 10 and the transfer chamber are communicated. Next, the wafer 11 to be processed (processing substrate) is carried into the processing chamber 10 from the transfer chamber by the transfer robot.

<基板載置工程、ステップS11>
処理室10内に搬入されたウェハ11は、搬送ロボットにより、基板支持ピン13の上端13aに載置され、基板支持ピン13に支持される。次に、搬送ロボットが処理室10内から搬送室内へ戻ると、ゲートバルブ72が閉じられる。
<Substrate Placement Step, Step S11>
The wafer 11 carried into the processing chamber 10 is placed on the upper end 13 a of the substrate support pin 13 and supported by the substrate support pin 13 by the transfer robot. Next, when the transfer robot returns from the processing chamber 10 to the transfer chamber, the gate valve 72 is closed.

<窒素ガス供給工程、ステップS12>
次に、処理室10内を窒素(N)雰囲気に置換する。ウェハ11を搬入すると処理室10の外の大気雰囲気が巻き込まれるので、この大気雰囲気中の水分や酸素がプロセスに影響しないように処理室10内をN雰囲気に置き換える。
<Nitrogen gas supply process, step S12>
Next, the inside of the processing chamber 10 is replaced with a nitrogen (N 2 ) atmosphere. Since the atmospheric atmosphere outside the processing chamber 10 is involved when the wafer 11 is loaded, the inside of the processing chamber 10 is replaced with an N 2 atmosphere so that moisture and oxygen in the atmospheric atmosphere do not affect the process.

<ガス排気工程、ステップS13>
開閉バルブ53を開いて、処理室10内にガス供給管52からNガスを供給するとともに、圧力調整バルブ63により処理室10内の圧力を所定の値に調整しつつ、ガス排出管62から、真空ポンプ64により処理室10内のガス(雰囲気)を排出する。
<Gas exhaust process, step S13>
The open / close valve 53 is opened to supply N 2 gas from the gas supply pipe 52 into the processing chamber 10, and the pressure in the processing chamber 10 is adjusted to a predetermined value by the pressure adjustment valve 63, while the gas discharge pipe 62 Then, the gas (atmosphere) in the processing chamber 10 is discharged by the vacuum pump 64.

すなわち、マイクロ波を供給する工程の前に、処理室10内の酸素濃度を低酸素濃度、好ましくは、処理室10内の酸素濃度を1ppm以下にする。なお、本実施形態においては、N雰囲気に置き換えたが、これに限らず、不活性ガス雰囲気や、真空雰囲気に置き換えてもよい。また、HfO膜114とシリコンウェハ111の間に形成されたSiO膜112の還元を促進するために、ここで還元性ガスを加えてもよい。還元性ガスとして、例えば、水素(H)ガスやアンモニア(NH)ガスが用いられる。 That is, before the step of supplying the microwave, the oxygen concentration in the processing chamber 10 is set to a low oxygen concentration, preferably, the oxygen concentration in the processing chamber 10 is set to 1 ppm or less. In the present embodiment, the atmosphere is replaced with the N 2 atmosphere. In order to promote the reduction of the SiO film 112 formed between the HfO film 114 and the silicon wafer 111, a reducing gas may be added here. As the reducing gas, for example, hydrogen (H 2 ) gas or ammonia (NH 3 ) gas is used.

<マイクロ波供給工程、ステップS14>
次に、マイクロ波発生部20で発生させたマイクロ波を、導波口22から処理室10内に供給し、照射する。このとき、処理室10内にプラズマを発生させないように処理室10内の圧力を制御する。マイクロ波の周波数は、1GHz〜100GHzで、好ましくは2GHz〜8GHzであって、例えば、2.45GHz、5.8GHz〜7GHzの所望の周波数に設定する。このマイクロ波照射では、TiAlN膜116又はTiN膜117よりもHfO膜114を加熱するように、マイクロ波と処理室内雰囲気とを調整する。
<Microwave supply process, step S14>
Next, the microwave generated by the microwave generation unit 20 is supplied from the waveguide port 22 into the processing chamber 10 and irradiated. At this time, the pressure in the processing chamber 10 is controlled so that plasma is not generated in the processing chamber 10. The frequency of the microwave is 1 GHz to 100 GHz, preferably 2 GHz to 8 GHz, and is set to a desired frequency of, for example, 2.45 GHz, 5.8 GHz to 7 GHz. In this microwave irradiation, the microwave and the processing chamber atmosphere are adjusted so that the HfO film 114 is heated more than the TiAlN film 116 or the TiN film 117.

高誘電率膜(以下、High−k膜と記す)等の誘電体は、誘電率に応じてマイクロ波の吸収率が異なる。誘電率が高いほどマイクロ波を吸収しやすい。我々の研究によれば、ハイパワーのマイクロ波をウェハに照射し処理すると、ウェハ上の誘電体膜が加熱され改質されることが分かっている。また、マイクロ波による加熱は、誘電率εと誘電正接tanδによる誘電加熱で、この物性値が異なる物質を同時に加熱すると、加熱されやすい物質、すなわち、誘電率が高い方の物質だけ選択的により高温に加熱できることが分かっている。   A dielectric such as a high dielectric constant film (hereinafter referred to as a High-k film) has a different microwave absorption rate depending on the dielectric constant. The higher the dielectric constant, the easier it is to absorb microwaves. Our research has shown that when a wafer is irradiated with high-power microwaves, the dielectric film on the wafer is heated and modified. Heating by microwaves is dielectric heating by dielectric constant ε and dielectric loss tangent tan δ. When materials having different physical properties are heated at the same time, only a material that is easily heated, that is, a material having a higher dielectric constant, is selectively heated to a higher temperature. It is known that it can be heated.

以下にHigh−k膜のアニールについて説明する。ウェハの基板材料であるシリコンに比べ、High−k膜は誘電率εが高い。例えば、シリコンの比誘電率εは3.9であるが、High−k膜であるHfO膜の比誘電率εは25、ZrO膜の比誘電率εは35である。よって、High−k膜を成膜したウェハにマイクロ波を照射すると、High−k膜が選択的により高温に加熱される。 Hereinafter, annealing of the high-k film will be described. A high-k film has a higher dielectric constant ε than silicon, which is the substrate material of the wafer. For example, although the relative dielectric constant epsilon r of the silicon is 3.9, the relative dielectric constant epsilon r of the HfO 2 film is a High-k film is the dielectric constant epsilon r of 25, ZrO film is 35. Therefore, when the wafer on which the High-k film is formed is irradiated with microwaves, the High-k film is selectively heated to a higher temperature.

以上のようにして、所定時間、マイクロ波を供給して基板加熱処理を行った後、マイクロ波の供給を停止する。   As described above, after the substrate is heated by supplying the microwave for a predetermined time, the supply of the microwave is stopped.

<基板搬出工程、ステップS15>
マイクロ波供給工程が終了すると、上述した基板搬入工程に示した手順とは逆の手順により、加熱処理したウェハ11を処理室10から搬送室内へ搬出する。
<Substrate unloading step, step S15>
When the microwave supply process is completed, the heat-treated wafer 11 is unloaded from the process chamber 10 into the transfer chamber by a procedure reverse to the procedure shown in the substrate carry-in process described above.

<実験例>
図5(a)は、ウェハ11として、図3のウェハの最上面のTiAlN膜116、TiN膜117の代わりに、界面酸化膜としてのSiO膜112の還元技術やマイクロ波でのアニール技術に注目する為、アモルファスシリコン膜(a―Si膜)118を形成した積層構造を示す断面図であって、図5(b)は、図5(a)のウェハ11に650℃でマイクロ波アニール処理を施した後の断面図であって、図5(c)は、図5(a)のウェハ11に650℃でサーマルアニール処理を施した後の断面図である。HfO膜114の上にキャップ膜として、アモルファスシリコン膜(a―Si膜)118を形成することで、処理室10内の環境による酸化種の引き込みを防いでいる。
<Experimental example>
FIG. 5A shows the wafer 11 as a technique for reducing the SiO film 112 as an interfacial oxide film and an annealing technique using microwaves instead of the TiAlN film 116 and the TiN film 117 on the uppermost surface of the wafer shown in FIG. Therefore, FIG. 5B is a cross-sectional view showing a laminated structure in which an amorphous silicon film (a-Si film) 118 is formed. FIG. 5B is a diagram showing a microwave annealing process performed on the wafer 11 in FIG. FIG. 5C is a cross-sectional view after performing thermal annealing at 650 ° C. on the wafer 11 of FIG. 5A. By forming an amorphous silicon film (a-Si film) 118 as a cap film on the HfO film 114, oxidation species are prevented from being drawn by the environment in the processing chamber 10.

図5(a)に示されているように、各アニール処理前のSiO膜112の厚さを1.2nm、HfO膜114の厚さを1.5nm、a―Si膜118の厚さを13.5nmとする。   As shown in FIG. 5A, the thickness of the SiO film 112 before each annealing treatment is 1.2 nm, the thickness of the HfO film 114 is 1.5 nm, and the thickness of the a-Si film 118 is 13 nm. .5 nm.

アニール処理を施すことにより、a―Si膜118が結晶化され、a―Si膜118とHfO膜114との間にポリシリコン(Poly−Si)膜119が形成される。   By performing the annealing process, the a-Si film 118 is crystallized, and a polysilicon (Poly-Si) film 119 is formed between the a-Si film 118 and the HfO film 114.

図5(b)に示されているように、マイクロ波アニール処理後は、マイクロ波を供給することにより、SiO膜112の厚さは0.7nm、HfO膜114の厚さは1.6nm、Poly−Si膜119の厚さは12.2nm、a―Si膜118の厚さは1.5nmとなった。すなわち、シリコンウェハ111の表面に形成されたSiO膜112の膜厚は1.2nmから0.7nmに減膜した。これは、ウェハ11にマイクロ波が供給されることにより、界面ダイポールが選択加熱され、SiO膜112が還元され、その酸素(O)分子が一部HfO膜に取り込まれ、一部がHfO膜114を通過して、結晶化されたPoly−Si膜119、a―Si膜118へ取り込まれ、一部が外部へ放出されたと考えられる。   As shown in FIG. 5B, after the microwave annealing process, by supplying the microwave, the thickness of the SiO film 112 is 0.7 nm, the thickness of the HfO film 114 is 1.6 nm, The thickness of the Poly-Si film 119 was 12.2 nm, and the thickness of the a-Si film 118 was 1.5 nm. That is, the film thickness of the SiO film 112 formed on the surface of the silicon wafer 111 was reduced from 1.2 nm to 0.7 nm. This is because when the microwave is supplied to the wafer 11, the interface dipole is selectively heated, the SiO film 112 is reduced, the oxygen (O) molecules are partially taken into the HfO film, and part is the HfO film 114. It is considered that the crystal was taken into the crystallized Poly-Si film 119 and the a-Si film 118, and part thereof was released to the outside.

一方、図5(c)に示されているように、サーマルアニール処理後は、SiO膜112の厚さは1.2nm、HfO膜114の厚さは1.5nm、Poly−Si膜119の厚さは12.0nm、a―Si膜118の厚さは1.7nmとなった。すなわち、ウェハ11の表面に形成されたSiO膜112の膜厚が1.2nmのまま変化しなかった。   On the other hand, as shown in FIG. 5C, after the thermal annealing process, the thickness of the SiO film 112 is 1.2 nm, the thickness of the HfO film 114 is 1.5 nm, and the thickness of the Poly-Si film 119. The thickness was 12.0 nm, and the thickness of the a-Si film 118 was 1.7 nm. That is, the film thickness of the SiO film 112 formed on the surface of the wafer 11 remained unchanged at 1.2 nm.

また、図5(b)のマイクロ波アニール処理後のPoly−Si膜119に比較して、図5(c)のサーマルアニール処理後のPoly−Si膜119の方が結晶性が強く現れ、ウェハ11が受ける熱エネルギーはサーマルアニール処理の方が大きいと推測される。しかしながら、界面酸化膜としてのSiO膜112の変化はマイクロ波アニール処理の方が大きいことから、マイクロ波による界面ダイポールの選択性を用いた界面酸化膜還元効果であるといえる。   Further, compared to the Poly-Si film 119 after the microwave annealing treatment of FIG. 5B, the Poly-Si film 119 after the thermal annealing treatment of FIG. It is estimated that the thermal energy received by 11 is greater in the thermal annealing process. However, since the change of the SiO film 112 as the interface oxide film is larger in the microwave annealing process, it can be said that the effect is an interface oxide film reduction effect using the selectivity of the interface dipole by the microwave.

すなわち、高誘電率ゲート絶縁膜の積層構造を示すウェハ11に、マイクロ波を供給することで、界面酸化膜としてのSiO膜112の膜厚を積層膜状態を崩すことなく薄膜化させることができることが分かった。   That is, by supplying microwaves to the wafer 11 showing the laminated structure of the high dielectric constant gate insulating film, the thickness of the SiO film 112 as the interface oxide film can be reduced without breaking the laminated film state. I understood.

したがって、本発明の実施形態によれば、高誘電率膜直下の酸化シリコン膜(界面酸化膜)をマイクロ波アニール処理を施すことにより還元させることができる。   Therefore, according to the embodiment of the present invention, the silicon oxide film (interface oxide film) immediately below the high dielectric constant film can be reduced by performing the microwave annealing treatment.

また、本発明の実施形態によれば、SiO膜(界面酸化膜)の還元により、EOTが低減効率に向上し、トランジスタの動作速度を向上させることができる。また、高誘電率絶縁体をゲート絶縁膜に用いることでリーク電流を抑制できる。また、マイクロ波により界面ダイポールを選択的に加熱するため、周辺膜への熱負荷を低減することができ、積層膜の結晶化を促進できる。また、複雑なプロセスを要しないため、安価に採用することができ、デバイスコストを低減できる。   Further, according to the embodiment of the present invention, the reduction of the SiO film (interfacial oxide film) can improve the EOT with reduced efficiency and improve the operation speed of the transistor. In addition, leakage current can be suppressed by using a high dielectric constant insulator for the gate insulating film. In addition, since the interface dipole is selectively heated by the microwave, the thermal load on the peripheral film can be reduced, and the crystallization of the laminated film can be promoted. Further, since a complicated process is not required, it can be adopted at a low cost, and the device cost can be reduced.

本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。上述の各実施形態では、ウェハに処理が施される場合について説明したが、処理対象はホトマスクやプリント配線基板、液晶パネル、コンパクトディスクおよび磁気ディスク等であってもよい。   It goes without saying that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. In each of the above-described embodiments, the case where processing is performed on a wafer has been described. However, a processing target may be a photomask, a printed wiring board, a liquid crystal panel, a compact disk, a magnetic disk, or the like.

また、本実施例のような高誘電率膜を有するウェハのアニール処理(結晶化制御、不純物低減、欠損酸素補給)する場合について説明したが、それに限らず、ベェアシリコン基板に注入している不純物の活性化、Poly−Siの活性化及び結晶化形状制御、Polymerのキュア、Cu配線のGain size制御、Epi−Si或いはEpi−SiGeの欠陥修復、アモルファス或いはPoly構造を結晶化に応用。LEDプロセスにおいては、GaNの結晶性改善などに基板処理装置及び基板製造方法に適応することができる。   In addition, the case of annealing the wafer having a high dielectric constant film as in this embodiment (crystallization control, impurity reduction, deficient oxygen supply) has been described. However, the present invention is not limited to this, and impurities implanted into the bear silicon substrate are not limited. Activation, activation of Poly-Si and control of crystallization shape, cure of Polymer, gain size control of Cu wiring, defect repair of Epi-Si or Epi-SiGe, application of amorphous or poly structure to crystallization. The LED process can be applied to a substrate processing apparatus and a substrate manufacturing method for improving the crystallinity of GaN.

また、固定周波数の電源を複数設け、それぞれから異なる周波数のマイクロ波を切り替えて供給或いは同時に周波数が異なる複数のマイクロ波を供給し、処理するようにしてもよい。   Alternatively, a plurality of fixed frequency power supplies may be provided, and microwaves having different frequencies may be switched and supplied from each, or a plurality of microwaves having different frequencies may be simultaneously supplied and processed.

本実施形態によれば、マイクロ波の材料選択性により、処理膜の反応温度と同じ温度まで処理基板及び処理環境温度を上昇させる必要がなく、基板に与える熱負荷を減らしつつ処理膜を効率的に改質させることができる。   According to this embodiment, it is not necessary to raise the processing substrate and the processing environment temperature to the same temperature as the reaction temperature of the processing film due to the microwave material selectivity, and the processing film can be efficiently processed while reducing the thermal load applied to the substrate. Can be modified.

また、上述の実施形態では、高誘電率膜として、ハフニウム酸化(HfO)膜を用いたが、これの一例であるハフニウムシリコン酸化(HfSiO)膜やハフニウムアルミニウム酸化(HfAlO)膜を用いてもよい。また、これに限らず、ジルコニウム酸化(ZrO)膜やこれの一例であるジルコニウムアルミニウム酸化(ZrAlO)膜、アルミニウム酸化(Al)膜、ランタン酸化(La)膜やこれの一例であるランタンアルミニウム酸化(LaAlO)膜、チタン酸ストロンチウム(SrTiO)膜、イットリウム酸化(YO)膜、チタン酸バリウム(BaTiO)膜やこれらを積層又は複合した高誘電率膜にも適用することができる。また、これらの材料に、酸化ケイ素(SiO)や窒化ケイ素(SiN)を組み合わせた膜であってもよく、例えば、ハフニウムシリコン酸化(HfSiO)膜、ハフニウムシリコン酸窒化(HfSiON)膜、ジルコニウムシリコン酸化(ZrSiO)膜を用いてもよい。 In the above-described embodiment, the hafnium oxide (HfO x ) film is used as the high dielectric constant film. However, a hafnium silicon oxide (HfSiO) film or a hafnium aluminum oxide (HfAlO) film, which is an example of this, may be used. Good. Further, the present invention is not limited to this, and a zirconium oxide (ZrO x ) film, a zirconium aluminum oxide (ZrAlO) film, an aluminum oxide (Al x O y ) film, a lanthanum oxide (La x O y ) film, and the like thereof are also included. For example, it can be applied to a lanthanum aluminum oxide (LaAlO) film, a strontium titanate (SrTiO) film, an yttrium oxide (YO) film, a barium titanate (BaTiO) film, or a high dielectric constant film in which these are laminated or combined. it can. Further, a film in which these materials are combined with silicon oxide (SiO) or silicon nitride (SiN) may be used. For example, a hafnium silicon oxide (HfSiO) film, a hafnium silicon oxynitride (HfSiON) film, or a zirconium silicon oxide film may be used. A (ZrSiO) film may be used.

また、上述の実施形態では、金属含有膜として、チタンアルミニウム窒化(TiAlN)膜又はチタニウム窒化(TiN)膜を用いたが、これに限らず、チタンアルミニウム炭化(TiAlC)膜、チタンアルミニウム炭窒化(TiAlCN)膜、チタン炭窒化(TiCN)膜、タンタルアルミ窒化(TaAlN)膜、タンタル窒化(TaN)膜、タンタルアルミニウム炭窒化(TaAlCN)膜、タンタル炭窒化(TaCN)膜、タングステンアルミニウム窒化(WAlN)膜、タングステン窒化(WN)膜、タングステンアルミニウム炭窒化(WAlCN)膜、タングステン炭窒化(WCN)膜、ルテニウム(Ru)膜、ルテニウム酸化(RuO)膜、コバルト(Co)膜、ニッケル(Ni)膜、タングステン(W)膜、炭化タングステン(WC)膜、タングステンシリコン窒化(WSiN)膜、タングステン硼炭化(WBC)膜、タングステン硼炭窒化(WBCN)膜、タングステンアルミニウム炭化(WAlC)膜等にも適用することができる。また、これらの膜を積層した膜であってもよく、例えば、TiAlC膜上にTiN膜を形成させた積層膜や、TiAlC膜上にタングステン(W)膜を形成させた積層膜を用いてもよい。   In the above-described embodiment, a titanium aluminum nitride (TiAlN) film or a titanium nitride (TiN) film is used as the metal-containing film. However, the present invention is not limited thereto, and a titanium aluminum carbonized (TiAlC) film or a titanium aluminum carbonitride ( TiAlCN) film, titanium carbonitride (TiCN) film, tantalum aluminum nitride (TaAlN) film, tantalum nitride (TaN) film, tantalum aluminum carbonitride (TaAlCN) film, tantalum carbonitride (TaCN) film, tungsten aluminum nitride (WAlN) Film, tungsten nitride (WN) film, tungsten aluminum carbonitride (WAlCN) film, tungsten carbonitride (WCN) film, ruthenium (Ru) film, ruthenium oxide (RuO) film, cobalt (Co) film, nickel (Ni) film , Tungsten (W) film, tungsten carbide (WC) layer, a tungsten silicon nitride (WSiN) film, a tungsten boron carbon reduction (WBC) film, a tungsten boron carbon nitride (WBCN) film can also be applied to the tungsten aluminum carbide (WAlC) film or the like. Alternatively, a film in which these films are stacked may be used. For example, a stacked film in which a TiN film is formed on a TiAlC film or a stacked film in which a tungsten (W) film is formed on a TiAlC film may be used. Good.

<本発明の好ましい態様>
以下、本発明の好ましい態様について付記する。
<Preferred embodiment of the present invention>
Hereinafter, preferred embodiments of the present invention will be additionally described.

(付記1)
本発明の一態様によれば、
高誘電率膜と金属含有膜が形成された基板を処理室に搬入する工程と、
前記処理室内に搬入された前記基板上に処理ガスを供給する工程と、
前記基板にマイクロ波を供給する工程と、
を有する半導体装置の製造方法が提供される。
(Appendix 1)
According to one aspect of the invention,
Carrying a substrate on which a high dielectric constant film and a metal-containing film are formed into a processing chamber;
Supplying a processing gas onto the substrate carried into the processing chamber;
Supplying microwaves to the substrate;
A method of manufacturing a semiconductor device having the above is provided.

(付記2)
付記1に記載の半導体装置の製造方法であって、好ましくは、
前記高誘電率膜は、前記基板にシリコン酸化膜を介して形成され、前記金属含有膜は、前記高誘電率膜の上に形成されている。
(Appendix 2)
A method of manufacturing a semiconductor device according to appendix 1, preferably,
The high dielectric constant film is formed on the substrate via a silicon oxide film, and the metal-containing film is formed on the high dielectric constant film.

(付記3)
付記1又は2に記載の半導体装置の製造方法であって、好ましくは、
前記金属含有膜は、遷移金属含有膜である。
(Appendix 3)
A method of manufacturing a semiconductor device according to appendix 1 or 2, preferably,
The metal-containing film is a transition metal-containing film.

(付記4)
付記3に記載の半導体装置の製造方法であって、好ましくは、
前記遷移金属含有膜は、アルミニウム、臭素、炭素、窒素のいずれか若しくは2つ以上を含む。
(Appendix 4)
A method of manufacturing a semiconductor device according to appendix 3, preferably,
The transition metal-containing film contains any one or more of aluminum, bromine, carbon, and nitrogen.

(付記5)
付記1乃至3のいずれかに記載の半導体装置の製造方法であって、好ましくは、
前記金属含有膜は、チタン含有膜である。
(Appendix 5)
A method for manufacturing a semiconductor device according to any one of appendices 1 to 3, preferably,
The metal-containing film is a titanium-containing film.

(付記6)
付記1乃至5のいずれかに記載の半導体装置の製造方法であって、好ましくは、
前記マイクロ波を供給する工程の前に、前記処理室内の酸素濃度を低酸素濃度にする工程を有する。
(Appendix 6)
A method of manufacturing a semiconductor device according to any one of appendices 1 to 5, preferably,
Before the step of supplying the microwave, there is a step of reducing the oxygen concentration in the processing chamber to a low oxygen concentration.

(付記7)
付記6に記載の半導体装置の製造方法であって、好ましくは、
前記低酸素濃度は、1ppm以下である。
(Appendix 7)
A method for manufacturing a semiconductor device according to appendix 6, preferably,
The low oxygen concentration is 1 ppm or less.

(付記8)
付記1乃至7に記載の半導体装置の製造方法であって、好ましくは、
前記マイクロ波を供給する工程では、前記処理室内にプラズマを発生させないように当該処理室内の圧力を制御する。
(Appendix 8)
A method of manufacturing a semiconductor device according to appendixes 1 to 7, preferably,
In the step of supplying the microwave, the pressure in the processing chamber is controlled so that plasma is not generated in the processing chamber.

(付記9)
付記1乃至8のいずれかに記載の半導体装置の製造方法であって、好ましくは、
前記マイクロ波の周波数は、1GHz〜100GHzである。
(Appendix 9)
A method of manufacturing a semiconductor device according to any one of appendices 1 to 8, preferably,
The frequency of the microwave is 1 GHz to 100 GHz.

(付記10)
付記1乃至9のいずれかに記載の半導体装置の製造方法であって、好ましくは、
前記マイクロ波を供給する工程では、前記金属含有膜よりも前記高誘電率膜を加熱するように、前記マイクロ波と前記処理室内雰囲気を調整する。
(Appendix 10)
A method for manufacturing a semiconductor device according to any one of appendices 1 to 9, preferably,
In the step of supplying the microwave, the microwave and the atmosphere in the processing chamber are adjusted so that the high dielectric constant film is heated rather than the metal-containing film.

(付記11)
他の態様によれば、
高誘電率膜と金属含有膜が形成された基板が搬入される処理室と、
前記基板に処理ガスを供給するガス供給部と、
前記基板にマイクロ波を供給するマイクロ波供給部と、
前記ガス供給部と前記マイクロ波供給部とを制御する制御部と、
を有する基板処理装置が提供される。
(Appendix 11)
According to another aspect,
A processing chamber into which a substrate on which a high dielectric constant film and a metal-containing film are formed is carried;
A gas supply unit for supplying a processing gas to the substrate;
A microwave supply unit for supplying microwaves to the substrate;
A control unit for controlling the gas supply unit and the microwave supply unit;
A substrate processing apparatus is provided.

(付記12)
他の態様によれば、
高誘電率膜と金属含有膜が形成された基板を処理室に搬入する手順と、
前記処理室内に搬入された前記基板上に処理ガスを供給する手順と、
前記基板にマイクロ波を供給する手順と、
をコンピュータに実行させるプログラムが提供される。
(Appendix 12)
According to another aspect,
A procedure for carrying a substrate on which a high dielectric constant film and a metal-containing film are formed into a processing chamber;
A procedure for supplying a processing gas onto the substrate carried into the processing chamber;
Supplying microwaves to the substrate;
A program for causing a computer to execute is provided.

(付記13)
他の態様によれば、
高誘電率膜と、金属含有膜が形成された基板を処理室に搬入する手順と、
前記処理室内に搬入された前記基板上に処理ガスを供給する手順と、
前記基板にマイクロ波を供給する手順と、
をコンピュータに実行させるプログラムが格納された記録媒体が提供される。
(Appendix 13)
According to another aspect,
A procedure for carrying a high dielectric constant film and a substrate on which a metal-containing film is formed into a processing chamber;
A procedure for supplying a processing gas onto the substrate carried into the processing chamber;
Supplying microwaves to the substrate;
A recording medium storing a program for causing a computer to execute is provided.

10…処理室
11…ウェハ
13…基板支持ピン
18…処理容器
19…マイクロ波供給部
20…マイクロ波発生部
21…導波路
22…導波口
50…ガス供給部
52…ガス供給管
53…開閉バルブ
54…流量制御装置
55…ガス供給源
60…ガス排出部
62…ガス排出管
63…圧力調整バルブ
64…真空ポンプ
71…ウェハ搬送口
72…ゲートバルブ
73…ゲートバルブ駆動部
80…制御部
100…基板処理装置
DESCRIPTION OF SYMBOLS 10 ... Processing chamber 11 ... Wafer 13 ... Substrate support pin 18 ... Processing container 19 ... Microwave supply part 20 ... Microwave generation part 21 ... Waveguide 22 ... Waveguide port 50 ... Gas supply part 52 ... Gas supply pipe 53 ... Opening and closing Valve 54 ... Flow rate control device 55 ... Gas supply source 60 ... Gas discharge part 62 ... Gas discharge pipe 63 ... Pressure adjustment valve 64 ... Vacuum pump 71 ... Wafer transfer port 72 ... Gate valve 73 ... Gate valve drive part 80 ... Control part 100 ... Substrate processing equipment

Claims (3)

誘電率の異なる膜が少なくとも複数積層された基板を処理室に搬入する工程と、
前記基板にマイクロ波を供給して少なくとも誘電率が最も高い前記膜を選択的に加熱する工程と、を有し、
前記基板に積層された膜は、少なくとも界面酸化膜と前記界面酸化膜上に形成された高誘電率膜とを含み、前記界面酸化膜は、前記マイクロ波が供給されることで前記マイクロ波を供給する前の前記界面酸化膜の膜厚よりも薄膜化する半導体装置の製造方法。
Carrying a substrate having at least a plurality of laminated films having different dielectric constants into a processing chamber;
By supplying microwaves to the substrate possess a step at least a dielectric constant selectively heating highest said membrane, and
The film stacked on the substrate includes at least an interfacial oxide film and a high dielectric constant film formed on the interfacial oxide film, and the interfacial oxide film receives the microwave by being supplied with the microwave. A method for manufacturing a semiconductor device, wherein the thickness of the interfacial oxide film before supply is reduced .
誘電率の異なる膜が少なくとも複数積層された基板が搬入される処理室と、
前記基板にマイクロ波を供給するマイクロ波供給部と、
前記基板にマイクロ波を供給して少なくとも誘電率が最も高い前記膜を選択的に加熱させるように前記マイクロ波供給部を制御する制御部と、を有し、
前記基板に積層された膜は、少なくとも界面酸化膜と前記界面酸化膜上に形成された高誘電率膜とを含み、前記界面酸化膜は、前記マイクロ波が供給されることで前記マイクロ波を供給する前の前記界面酸化膜の膜厚よりも薄膜化する基板処理装置。
A processing chamber into which a substrate on which at least a plurality of films having different dielectric constants are stacked;
A microwave supply unit for supplying microwaves to the substrate;
A control unit for controlling the microwave supply unit so as to selectively heat the film having at least the highest dielectric constant by supplying microwaves to the substrate ;
The film stacked on the substrate includes at least an interfacial oxide film and a high dielectric constant film formed on the interfacial oxide film, and the interfacial oxide film receives the microwave by being supplied with the microwave. A substrate processing apparatus for reducing the thickness of the interfacial oxide film before supply .
誘電率の異なる膜が少なくとも複数積層された基板を処理室に搬入する手順と、
前記基板にマイクロ波を供給して少なくとも誘電率が最も高い前記膜を選択的に加熱する手順と、を有し、
前記基板に積層された膜は、少なくとも界面酸化膜と前記界面酸化膜上に形成された高誘電率膜とを含み、前記界面酸化膜は、前記マイクロ波が供給されることで前記マイクロ波を供給する前の前記界面酸化膜の膜厚よりも薄膜化するようにコンピュータによって基板処理装置を制御するためのプログラム。
A procedure for carrying a substrate in which a plurality of films having different dielectric constants are stacked into a processing chamber;
A step of supplying microwaves to the substrate and selectively heating the film having at least the highest dielectric constant ,
The film stacked on the substrate includes at least an interfacial oxide film and a high dielectric constant film formed on the interfacial oxide film, and the interfacial oxide film receives the microwave by being supplied with the microwave. A program for controlling a substrate processing apparatus by a computer so as to be thinner than the thickness of the interfacial oxide film before supply .
JP2013062009A 2013-03-25 2013-03-25 Semiconductor device manufacturing method, substrate processing apparatus, and program Active JP6092676B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013062009A JP6092676B2 (en) 2013-03-25 2013-03-25 Semiconductor device manufacturing method, substrate processing apparatus, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062009A JP6092676B2 (en) 2013-03-25 2013-03-25 Semiconductor device manufacturing method, substrate processing apparatus, and program

Publications (3)

Publication Number Publication Date
JP2014187269A JP2014187269A (en) 2014-10-02
JP2014187269A5 JP2014187269A5 (en) 2016-05-19
JP6092676B2 true JP6092676B2 (en) 2017-03-08

Family

ID=51834508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013062009A Active JP6092676B2 (en) 2013-03-25 2013-03-25 Semiconductor device manufacturing method, substrate processing apparatus, and program

Country Status (1)

Country Link
JP (1) JP6092676B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753658B1 (en) * 2015-10-22 2017-07-05 (주)티티에스 Electrostatic chuck
JP2020035869A (en) 2018-08-29 2020-03-05 キオクシア株式会社 Mask material and method of manufacturing semiconductor device
KR102199999B1 (en) * 2020-10-08 2021-01-08 주식회사 유진테크 머티리얼즈 Method of depositing thin films using protective material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280380A (en) * 2001-03-19 2002-09-27 Japan Science & Technology Corp Method of forming film for semiconductor device
JP3748218B2 (en) * 2001-09-10 2006-02-22 日本電信電話株式会社 Manufacturing method of MIS type semiconductor device
JP2007258286A (en) * 2006-03-22 2007-10-04 Tokyo Electron Ltd Heat treatment apparatus and method, and storage medium
JP2010278190A (en) * 2009-05-28 2010-12-09 Konica Minolta Holdings Inc Method of manufacturing thin film transistor, metal oxide semiconductor thin film and thin film transistor
JP2011035158A (en) * 2009-07-31 2011-02-17 Renesas Electronics Corp Method for manufacturing semiconductor device
CN102446741B (en) * 2010-10-07 2016-01-20 株式会社日立国际电气 Method, semi-conductor device manufacturing method, lining processor and semiconductor device
JP2012104703A (en) * 2010-11-11 2012-05-31 Hitachi Kokusai Electric Inc Method of manufacturing semiconductor device and substrate processing apparatus
JP5214774B2 (en) * 2010-11-19 2013-06-19 株式会社日立国際電気 Substrate processing apparatus and semiconductor device manufacturing method
JP2012174764A (en) * 2011-02-18 2012-09-10 Hitachi Kokusai Electric Inc Substrate processing apparatus and semiconductor device manufacturing method
JP5615207B2 (en) * 2011-03-03 2014-10-29 株式会社東芝 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2014187269A (en) 2014-10-02

Similar Documents

Publication Publication Date Title
US20060269694A1 (en) Plasma processing method
JP4914573B2 (en) Method of manufacturing field effect transistor having high dielectric gate insulating film and metal gate electrode
TWI392022B (en) Semiconductor device manufacturing apparatus and method
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US7326655B2 (en) Method of forming an oxide layer
TWI402912B (en) Manufacturing method of insulating film and manufacturing method of semiconductor device
JPWO2009099252A1 (en) Method for plasma modification treatment of insulating film
TWI576916B (en) Semiconductor device manufacturing method and substrate processing system
US20100323529A1 (en) Method for forming insulating film and method for manufacturing semiconductor device
US20150140834A1 (en) al2o3 surface nucleation preparation with remote oxygen plasma
CN107863289B (en) Method for manufacturing semiconductor device, substrate processing apparatus, and storage medium
JP2016072454A (en) Manufacturing method of semiconductor device, substrate processing unit and program
JP2008131050A (en) Integrating method of metal containing film to semiconductor device
JPWO2006132262A1 (en) Plasma nitriding method, semiconductor device manufacturing method, and plasma processing apparatus
JP6092676B2 (en) Semiconductor device manufacturing method, substrate processing apparatus, and program
JP4584356B2 (en) Substrate processing method, substrate processing apparatus, MOS-FET manufacturing method, nonvolatile memory manufacturing method, and computer-readable recording medium
US20090311876A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
KR101153310B1 (en) Method for manufacturing a mos semiconductor memory device, and plasma cvd device
JP6671166B2 (en) Method for manufacturing insulating film laminate
JP5374749B2 (en) Insulating film forming method, computer-readable storage medium, and processing system
JP4523994B2 (en) Method for manufacturing field effect transistor
WO2013146118A1 (en) Substrate processing apparatus and semiconductor device manufacturing method
JP2011066187A (en) Film formation method and processing system
JP2009224755A (en) Method of manufacturing semiconductor device, and substrate processing apparatus
JP2006203228A (en) Method for manufacturing semiconductor integrated circuit device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6092676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250