JP6085405B2 - ディジタルデータ処理のための方法およびシステム - Google Patents
ディジタルデータ処理のための方法およびシステム Download PDFInfo
- Publication number
- JP6085405B2 JP6085405B2 JP2008545067A JP2008545067A JP6085405B2 JP 6085405 B2 JP6085405 B2 JP 6085405B2 JP 2008545067 A JP2008545067 A JP 2008545067A JP 2008545067 A JP2008545067 A JP 2008545067A JP 6085405 B2 JP6085405 B2 JP 6085405B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- platform
- specific
- operations
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
- G06F8/456—Parallelism detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/445—Exploiting fine grain parallelism, i.e. parallelism at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Image Processing (AREA)
- Devices For Executing Special Programs (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Description
−汎用操作のシーケンスをプラットフォームに従って特有操作に変換するステップと、
−オブジェクトのトポロジに従って、かつ第1のデータから独立して、処理に必要とされるループのセットを決定するステップと、
−特有操作のシーケンスとこのように決定されたループとを含む特有フォーマット化データを計算し、汎用フォーマット化データに準拠するオブジェクトの処理を直接的または間接的に可能にするステップとを含み、シーケンスは、コードのサイズおよび/またはメモリのサイズおよび/または計算時間の点で、プラットフォームに最適化される。
−変換は、1つの同じループ反復内での、およびあるループ反復から他のループ反復への内の、操作間のリンクを記述したグラフを使用し、特に、表の要素の1つへのアクセスの索引に対する依存を使用する。
−オブジェクトは2つの単色水平垂直次元の画像であり、基本情報は1つの単一数値で表される。
○サブオブジェクトが、水平に配置された4ピクセルで構成され、レジスタが左から右にR1.1、R1.2、R1.3、およびR1.4の4データを含む場合、LEFT(R1)は、R1.4をQueueHに書き込み、R1.3をR1.4に書き込み、R1.2をR1.3に書き込み、R1.1をR1.3に書き込むことを意味し、ラインの第1のサブオブジェクトの場合はR1.1は変化せず、そうでない場合は、R1.1は、QueueH中で読み取られたデータを受け取る。
−基本情報をサブオブジェクトにグループ化することであって、各サブオブジェクトはプラットフォームに従って決定される数量Nの基本情報を含み、プラットフォーム中での処理はサブ処理操作を周期的に開始することにあり、サブ処理操作は特有操作のシーケンスをサブオブジェクトの1つに適用することにあることと、
−プラットフォームに従って決定される、サブオブジェクトの形およびオーバーレイと、
−プラットフォームに従って決定される、サブオブジェクトの処理順序との選択および/または計算を含む。
−一代替形態では、基本情報は、ピクセルの絶対位置に従って例えば赤、緑、または青に対応する数値で表されるピクセルである。
−サブオブジェクトにおける基本情報のグループであって、各サブオブジェクトはプラットフォームに従って決定される数量Nの基本情報を含み、プラットフォーム中での処理はサブ処理操作を周期的に開始することにあり、サブ処理操作は特有操作のシーケンスをサブオブジェクトに適用することにあることと、
−プラットフォームに従って決定される、サブオブジェクトの形およびオーバーレイと、
−プラットフォームに従って決定される、サブオブジェクトの処理順序との選択および/または計算を含む。
−スケールの変更、
−および/または、近傍に対するフィルタの生成、
−および/または、表現の変更。
−少なくとも1つの論理ブロックは「未処理」タイプであり、かつ/または、
−少なくとも1つの論理ブロックは赤タイプであり、かつ/または、
−少なくとも1つの論理ブロックは緑タイプであり、かつ/または、
−少なくとも1つの論理ブロックは青タイプであり、かつ/または、
−少なくとも1つの論理ブロックは8ビットデータで表すことができ、かつ/または、
−少なくとも1つの論理ブロックは16ビットデータで表すことができ、かつ/または、
−少なくとも1つの論理ブロックはnビット、例えば10や12ビットのデータで表すことができる。
−自動露光に関する、とりわけ統計ベースの計算、ならびに/あるいは、
−自動フォーカスに関する、とりわけ統計ベースの計算、ならびに/あるいは、
−自動コントラスト改善に関する、とりわけ統計ベースの計算、ならびに/あるいは、
−未処理画像から可視画像への変換(「イメージパイプ」または「画像信号処理(ISP)」、ならびに/あるいは、
−光学障害の補正、ならびに/あるいは、
−被写界深度の改善、ならびに/あるいは、
−特許出願PCT/FR2006/050022「Method for creating an image capturing and/or rendering device,and device obtained by this method」および特許出願PCT/FR2006/050197「Method for commanding an action,notably a modification of sharpness,using a digital colour image」に記載されている処理操作、ならびに/あるいは、
−センサ障害の補正、ならびに/あるいは、
−イメージャ障害の補正、ならびに/あるいは、
−処理操作、とりわけ鮮鋭度の改善、ならびに/あるいは、
−処理操作、とりわけ色表現の改善、ならびに/あるいは、
−処理操作、とりわけコントラスト表現の改善、ならびに/あるいは、
−処理操作、とりわけディテール表現の改善、ならびに/あるいは、
−雑音低減、ならびに/あるいは
−測定、ならびに/あるいは、
−圧縮、ならびに/あるいは、
−圧縮解除、ならびに/あるいは、
−補間または拡大(ズーム)、ならびに/あるいは、
−走査、ならびに/あるいは、
−特殊効果。
−上の相対位置は、f(x;y)=−1およびg(x;y)=0でコーディングされる。
−飽和度の値
−オフセット値
−相関表
一実施形態では、特有操作によって使用されるパラメータの値は、サブオブジェクトの絶対位置に依存し、かつ/あるいは、これらの特有操作において直接的または間接的に適用される基本情報の、サブオブジェクトにおける絶対位置に依存する。例えば、処理されるオブジェクトが画像である場合、撮影に使用された光学機構のせいで画像に欠陥が現れることがある。これらの欠陥は、画像全体にわたり概して一様ではなく、とりわけエッジでは一様ではない。この場合、この不鮮明を補償するために、画像のすべてのピクセルに同じ補償係数が適用されることにはならない。
−一定であり、アルゴリズムに固有である。この場合、パラメータの値はとりわけ、処理手段またはプラットフォームに送出することができる。かつ/あるいは、
−オブジェクトのソースまたは宛先に依存する。例えば、処理されるオブジェクトが、所与の光学機構を備えたデバイスからの画像である場合、パラメータの値は、光学機構のタイプに依存する可能性があり、光学機構のタイプは、画像中の鮮鋭度のレベルに影響を有する。この場合、パラメータの値はとりわけ、処理手段またはプラットフォームに送出することができる。かつ/あるいは、
−処理されるオブジェクトに依存する。例えば、処理されるオブジェクトがセンサからの画像である場合、パラメータの値は、このオブジェクトを取り込むのに効果的に使用されるセンサの利得に依存する可能性があり、センサの利得は、画像中の雑音のレベルに影響を有する。この場合、パラメータの値はとりわけ、プラットフォームによって送出、選択、または計算することができる。かつ/あるいは、
−オブジェクトにおける基本情報の絶対位置に依存する。この場合、パラメータの値はとりわけ、プラットフォームによって送出、選択、または計算することができる。かつ/あるいは、
−オブジェクトにおける基本情報の絶対位置に依存しない。
−汎用操作のシーケンスをプラットフォームに従って1つの特有操作シーケンスに変換する手段と、
−プラットフォームのアーキテクチャおよびオブジェクトのトポロジに従って、かつ第1のデータから独立して、処理操作に必要なループのセットを決定する手段と、
−特有操作のシーケンスとこのように決定されたループとを含む特有フォーマット化データを計算し、コードサイズおよび/またはメモリサイズおよび/または計算時間の点でプラットフォームに最適化された方式で、汎用フォーマット化データに準拠するオブジェクトの処理を直接的または間接的に可能にする手段とを備える。
−プラットフォームのアーキテクチャおよびオブジェクトのトポロジに従って、かつ第1のデータから独立して、このプラットフォーム中で基本情報をスクロールするためのモードを決定する手段を備え、このスクローリングモードを決定する手段は、
−サブオブジェクトにおける基本情報のグループであって、各サブオブジェクトはプラットフォームに従って決定されるQの倍数である数量Nの基本情報を含み、プラットフォーム中での処理はサブ処理操作を周期的に開始することにあり、サブ処理操作はサブオブジェクトの1つに特有操作のシーケンスを適用することにあることと、
−プラットフォームに従って決定される、サブオブジェクトの形およびオーバーレイと、
−プラットフォームに従って決定される、サブオブジェクトの処理順序とを選択および/または計算する手段を備え、本システムはさらに、
−処理操作に必要なループのセットを決定し、かつ/またはスクローリングモードを反映する特有操作のシーケンスを計算する手段を備える。
−論理ブロックと呼ばれる少なくとも1つの基本情報セットに汎用操作のシーケンスが適用されるような手段と、
−相互との関係における論理ブロックの相対位置および/または相対スケール(とりわけ空間的または時間的)を参照する、少なくとも2つの論理ブロックを使用する汎用操作に関する第2のデータを含む汎用フォーマット化データを受け取る手段と、
−各特有操作が適用されなければならない基本情報および/または特有操作からの結果が、第2のデータに依存するような手段と、
−相互との関係における論理ブロックの少なくとも1つの相対位置がヌルでない場合は、少なくとも1つの特有操作が、別のサブオブジェクトの少なくとも1つの基本情報を直接的または間接的に使用するような手段とを備える。
この操作シーケンスで使用される第1の論理ブロックは、論理ブロックB1(51)である。第1の汎用操作は、左にずれた論理ブロックB1(51g)と右にずれた論理ブロックB1(51d)との加算(52)である。この加算の結果は、ブロックB2(53)に記録される。すなわちB2=B1left+B1rightである。
現ピクセルの左のピクセルと右のピクセルとを加算し、結果を物理ブロックBP2(論理ブロックB2に対応する)に記憶する。
現ピクセルに表を適用し、結果を物理ブロックBP3(論理ブロックB3に対応する)に記憶する。
現ピクセルにBP1の対応ピクセルを乗算し、結果を物理出力ブロックBP4(論理ブロックB4に対応する)に記憶する。
現ピクセルの左のピクセルと右のピクセルとを加算し、結果を物理ブロックBP2(論理ブロックB2に対応する)に記憶する。
現ピクセルに表を適用し、結果を物理ブロックBP2(今や論理ブロックB3に対応する)に記憶する。
現ピクセルに対応BP1ピクセルを乗算し、結果を物理出力ブロックBP2(今や論理ブロックB4に対応する)に記憶する。
以下の特有操作シーケンスを実施する。現ピクセルの左のピクセルと右のピクセルとを加算し、結果に表を適用し、表出力に現ピクセルを乗算し、結果を現在の物理出力ブロックBP2(論理ブロックB4に対応する)に記憶する。
以下の特有操作シーケンスを実施する。
次の物理入力ブロックを、DMA(「直接メモリアクセス」)機構を介して低速メモリから高速アクセスメモリに転送することを開始する。この物理入力ブロックは、左に追加の1列分、右に追加の1列分拡張されて32×34となる次のサブオブジェクトに対応する。
以下の特有操作シーケンスを実施する。現ピクセルの左のピクセルと右のピクセルとを加算し、結果に表を適用し、表出力に現ピクセルを乗算し、結果を現在の物理出力ブロック(論理ブロックB4に対応する)に記憶する。
−1つの単一ループのみを使用して、コードのサイズを縮小することができる。かつ/または、
−メモリのサイズを、例では0に縮小することができるが、垂直フィルタのあるより一般的な場合では、垂直フィルタの入力データに対して計算を繰り返す必要を避けるために、いくつかのメモリラインが必要とされる。かつ/または、
−とりわけループをグループ化することによって、必要とされる操作の数を削減することができる。かつ/または、
−どんなサイズのベクトルにも適応することができる。かつ/または、
−どんなメモリアーキテクチャにも適応することができる。
−プロセッサAはOP1およびOP6を実施する。
各ラインは、10個の特有操作OP1〜OP10のうちの1つを表す。各列は、基本情報IE1〜IE5のうちの1つを表し、各基本情報は、処理されるサブオブジェクトを構成する。このIE1〜IE5の表記は形式的なものであり、必ずしも空間的または時間的現実に対応するとは限らない。実際、ある種の特有操作は基本情報の変位を生成する。したがって、例えば特有操作OP1が、左にずらすことにある場合、特有操作OP2によって処理される情報IE1は、特有操作OP1が情報IE1に適用された結果ではなく、この特有操作OP1が情報IE2に適用された結果であることがある。
Claims (2)
- 少なくとも1つの次元を持つオブジェクトのサブオブジェクトのサブ処理を周期的にプラットフォーム(20)が開始するために、コンパイラが汎用フォーマット化データ(12)を前記プラットフォームに応じて特有フォーマット化データ(18)へと変換し、この特有フォーマット化データ(18)を前記プラットフォーム(20)が実行する方法であって、
前記特有フォーマット化データはコードのサイズおよび/またはメモリのサイズおよび/または計算時間の点でプラットフォームに最適化される汎用操作シーケンスと、処理に必要とされるループを含み、
前記汎用操作のシーケンスを含む特有フォーマット化データをコンパイラが作成する際の処理群についてはコンパイラによって制御された計算機が実行し、作成された特有フォーマット化データに含まれる特有操作をプラットフォームが実行する際の処理群はプラットフォームが実行し、
前記オブジェクト(22)は同じ特質の基本情報で構成されており、各基本情報は少なくとも1つの数値で表され、
前記特有フォーマット化データは前記汎用操作のシーケンスを記述しプログラミング言語で表現され、特定の基本情報の空間的または時間的な次元に従った相対位置を表現し、
前記汎用操作のシーケンスは前記サブ処理を記述し、前記次元に従った少なくとも1つのフィルタを備え、前記フィルタには垂直フィルタおよび/または水平フィルタが適用され、
前記プラットフォームは処理ユニットとメモリを備えた複数のプロセッサを備え、前記メモリは待ち行列であり、
前記プロセッサはグリッドに従って配置され、前記サブオブジェクトの同じ1つの次元に従った循環的連鎖があり、前記待ち行列は同じ次元に従った全ての循環的連鎖に共有され、
前記プラットフォームは前記基本情報をサブオブジェクトにグループ化するスクローリング・モードを決定し、
前記プラットフォームは特有操作のシーケンスをサブオブジェクトの1つに適用することでサブ処理を周期的に開始し、
前記特有操作のシーケンスは前記次元に従った相対位置を表現する少なくとも1つの特有操作を備え、
更に上記の方法は以下のステップを含む。
前記プラットフォームが前記汎用操作のシーケンスをコンパイラを用いて特有操作のシーケンスに変換するステップと、
前記プラットフォームが汎用操作のシーケンスによって表される次元に従った論理ブロックの相対位置を特有操作のシーケンスによって表される次元に従った基本情報の相対位置に変換するステップと、
前記プラットフォームが特有操作のシーケンスから成る特有フォーマット化データを記憶装置から読み出すステップと、
前記プラットフォームがオブジェクトを重複することなく前記プロセッサの処理ユニット数の倍数に等しいサイズのサブオブジェクトに分解するステップと、
前記プラットフォームが各T期間(Tは2つのサブ処理の2つの連続した開始の間の時間)の初めにサブ処理を始めるステップと、
前記プラットフォームがt時点でのサブオブジェクトiに対し実行するのと同じ特有操作をt+k*T時点でのサブオブジェクトjに対し実行するステップ(kはゼロ以外の整数)と、
前記待ち行列メモリを備えた複数のプロセッサが循環的に接続された循環的連鎖によって処理された特有操作の一組の結果を送信するステップと、
前記プラットフォームが、サブ処理の間、前記特有操作の少なくとも一つの結果を格納するステップと、
前記結果を特有なサブ処理に供給するステップ。 - 前記複数のプロセッサは4個のプロセッサから構成され、これら4個のプロセッサは4個が1列または2個が2列グリッドに従って配置され、各プロセッサは水平方向の次元に従って循環的連鎖し、この循環的連鎖の間で待ち行列が共用されている、請求項1に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0553946A FR2895103B1 (fr) | 2005-12-19 | 2005-12-19 | Procede et systeme de traitement de donnees numeriques |
FR0553946 | 2005-12-19 | ||
PCT/FR2006/051389 WO2007071883A2 (fr) | 2005-12-19 | 2006-12-19 | Procede et systeme de traitement de donnes numeriques |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009524854A JP2009524854A (ja) | 2009-07-02 |
JP6085405B2 true JP6085405B2 (ja) | 2017-02-22 |
Family
ID=37430519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008545067A Expired - Fee Related JP6085405B2 (ja) | 2005-12-19 | 2006-12-19 | ディジタルデータ処理のための方法およびシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US8429625B2 (ja) |
EP (1) | EP1963971A2 (ja) |
JP (1) | JP6085405B2 (ja) |
KR (1) | KR101391465B1 (ja) |
CN (1) | CN101379468A (ja) |
FR (1) | FR2895103B1 (ja) |
WO (1) | WO2007071883A2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7343040B2 (en) * | 2001-07-12 | 2008-03-11 | Do Labs | Method and system for modifying a digital image taking into account it's noise |
US9037961B1 (en) * | 2006-09-18 | 2015-05-19 | Credit Suisse Securities (Usa) Llc | System and method for storing a series of calculations as a function for implementation in a spreadsheet application |
US8515052B2 (en) | 2007-12-17 | 2013-08-20 | Wai Wu | Parallel signal processing system and method |
US8755515B1 (en) | 2008-09-29 | 2014-06-17 | Wai Wu | Parallel signal processing system and method |
US20110289417A1 (en) * | 2010-05-21 | 2011-11-24 | Schaefer Diane E | User interface for configuring and managing the cluster |
US9134960B2 (en) * | 2010-10-29 | 2015-09-15 | International Business Machines Corporation | Numerical graphical flow diagram conversion and comparison |
CN102867002A (zh) * | 2011-07-05 | 2013-01-09 | 北大方正集团有限公司 | 电子文件的处理方法和装置 |
CN103785173A (zh) * | 2014-03-06 | 2014-05-14 | 苏州运智互动科技有限公司 | Android系统双体感外设数据区分获取方法 |
US10255547B2 (en) | 2014-12-04 | 2019-04-09 | Nvidia Corporation | Indirectly accessing sample data to perform multi-convolution operations in a parallel processing system |
US9749548B2 (en) | 2015-01-22 | 2017-08-29 | Google Inc. | Virtual linebuffers for image signal processors |
US10095479B2 (en) | 2015-04-23 | 2018-10-09 | Google Llc | Virtual image processor instruction set architecture (ISA) and memory model and exemplary target hardware having a two-dimensional shift array structure |
US9965824B2 (en) | 2015-04-23 | 2018-05-08 | Google Llc | Architecture for high performance, power efficient, programmable image processing |
US9772852B2 (en) | 2015-04-23 | 2017-09-26 | Google Inc. | Energy efficient processor core architecture for image processor |
US10291813B2 (en) | 2015-04-23 | 2019-05-14 | Google Llc | Sheet generator for image processor |
US9769356B2 (en) | 2015-04-23 | 2017-09-19 | Google Inc. | Two dimensional shift array for image processor |
US9756268B2 (en) | 2015-04-23 | 2017-09-05 | Google Inc. | Line buffer unit for image processor |
US9785423B2 (en) | 2015-04-23 | 2017-10-10 | Google Inc. | Compiler for translating between a virtual image processor instruction set architecture (ISA) and target hardware having a two-dimensional shift array structure |
CN105516033A (zh) * | 2015-07-23 | 2016-04-20 | 中国电子科技集团公司第四十一研究所 | 一种基于频谱分析仪的模拟信号解调与分析方法 |
US9830150B2 (en) | 2015-12-04 | 2017-11-28 | Google Llc | Multi-functional execution lane for image processor |
US10313641B2 (en) | 2015-12-04 | 2019-06-04 | Google Llc | Shift register with reduced wiring complexity |
US10204396B2 (en) | 2016-02-26 | 2019-02-12 | Google Llc | Compiler managed memory for image processor |
US10387988B2 (en) | 2016-02-26 | 2019-08-20 | Google Llc | Compiler techniques for mapping program code to a high performance, power efficient, programmable image processing hardware platform |
US10380969B2 (en) | 2016-02-28 | 2019-08-13 | Google Llc | Macro I/O unit for image processor |
KR101763827B1 (ko) * | 2016-04-07 | 2017-08-02 | 주식회사 라이프시맨틱스 | 블록체인 기반 의료데이터전송시스템, 방법 및 프로그램 |
US20180007302A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Block Operations For An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
US20180005346A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Core Processes For Block Operations On An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register |
US10546211B2 (en) | 2016-07-01 | 2020-01-28 | Google Llc | Convolutional neural network on programmable two dimensional image processor |
US20180005059A1 (en) | 2016-07-01 | 2018-01-04 | Google Inc. | Statistics Operations On Two Dimensional Image Processor |
US10467142B1 (en) * | 2019-05-07 | 2019-11-05 | 12 Sigma Technologies | Enhancement of real-time response to request for detached data analytics |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69108900D1 (de) * | 1990-01-30 | 1995-05-18 | Johnson Service Co | Vernetztes betriebsmittelverwaltungssystem. |
US5655130A (en) * | 1994-10-14 | 1997-08-05 | Unisys Corporation | Method and apparatus for document production using a common document database |
US5860072A (en) * | 1996-07-11 | 1999-01-12 | Tandem Computers Incorporated | Method and apparatus for transporting interface definition language-defined data structures between heterogeneous systems |
US5857100A (en) * | 1996-09-03 | 1999-01-05 | Insession Inc. | System, method and article of manufacture for extending externalization for universal transaction processing |
US6014702A (en) * | 1997-06-04 | 2000-01-11 | International Business Machines Corporation | Host information access via distributed programmed objects |
WO1999052040A1 (en) * | 1998-04-08 | 1999-10-14 | Stellar Technologies, Ltd. | Architecture for graphics processing |
US6988271B2 (en) * | 1998-10-02 | 2006-01-17 | Microsoft Corporation | Heavyweight and lightweight instrumentation |
US7039919B1 (en) * | 1998-10-02 | 2006-05-02 | Microsoft Corporation | Tools and techniques for instrumenting interfaces of units of a software program |
US20020147969A1 (en) * | 1998-10-21 | 2002-10-10 | Richard A. Lethin | Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method |
GB9825102D0 (en) * | 1998-11-16 | 1999-01-13 | Insignia Solutions Plc | Computer system |
GB0107882D0 (en) * | 2001-03-29 | 2001-05-23 | Ibm | Parsing messages with multiple data formats |
EP1523730B1 (fr) * | 2001-07-12 | 2009-03-25 | DO Labs | Procede et systeme pour calculer une image transformee a partir d'une image numerique |
US7343040B2 (en) * | 2001-07-12 | 2008-03-11 | Do Labs | Method and system for modifying a digital image taking into account it's noise |
FR2827459B1 (fr) * | 2001-07-12 | 2004-10-29 | Poseidon | Procede et systeme pour fournir a des logiciels de traitement d'image des informations formatees liees aux caracteristiques des appareils de capture d'image et/ou des moyens de restitution d'image |
US7191404B2 (en) * | 2002-01-14 | 2007-03-13 | International Business Machines Corporation | System and method for mapping management objects to console neutral user interface |
US7565660B2 (en) * | 2002-09-26 | 2009-07-21 | Siemens Energy & Automation, Inc. | System and method for universal extensibility that supports a plurality of programmable logic controllers |
JP4487479B2 (ja) * | 2002-11-12 | 2010-06-23 | 日本電気株式会社 | Simd命令シーケンス生成方法および装置ならびにsimd命令シーケンス生成用プログラム |
WO2004072796A2 (en) * | 2003-02-05 | 2004-08-26 | Arizona Board Of Regents | Reconfigurable processing |
US20040187090A1 (en) * | 2003-03-21 | 2004-09-23 | Meacham Randal P. | Method and system for creating interactive software |
US7987455B1 (en) * | 2003-07-23 | 2011-07-26 | International Business Machines Corporation | System and method of command processing |
US7647580B2 (en) * | 2004-09-07 | 2010-01-12 | Microsoft Corporation | General programming language support for nullable types |
US7694288B2 (en) * | 2005-10-24 | 2010-04-06 | Analog Devices, Inc. | Static single assignment form pattern matcher |
US8117587B1 (en) * | 2008-06-03 | 2012-02-14 | Richard Paul Testardi | Microcontroller-resident software development environment supporting application-level asynchronous event handling, interactive debugging and pin variables for embedded systems |
-
2005
- 2005-12-19 FR FR0553946A patent/FR2895103B1/fr not_active Expired - Fee Related
-
2006
- 2006-12-19 US US12/097,893 patent/US8429625B2/en active Active
- 2006-12-19 EP EP06847179A patent/EP1963971A2/fr not_active Ceased
- 2006-12-19 JP JP2008545067A patent/JP6085405B2/ja not_active Expired - Fee Related
- 2006-12-19 CN CNA2006800530321A patent/CN101379468A/zh active Pending
- 2006-12-19 WO PCT/FR2006/051389 patent/WO2007071883A2/fr active Application Filing
- 2006-12-19 KR KR1020087017730A patent/KR101391465B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20080087840A (ko) | 2008-10-01 |
JP2009524854A (ja) | 2009-07-02 |
US8429625B2 (en) | 2013-04-23 |
WO2007071883A3 (fr) | 2007-08-16 |
FR2895103A1 (fr) | 2007-06-22 |
EP1963971A2 (fr) | 2008-09-03 |
KR101391465B1 (ko) | 2014-05-26 |
CN101379468A (zh) | 2009-03-04 |
US20090228677A1 (en) | 2009-09-10 |
FR2895103B1 (fr) | 2008-02-22 |
WO2007071883A2 (fr) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6085405B2 (ja) | ディジタルデータ処理のための方法およびシステム | |
JP5025658B2 (ja) | プラットフォームおよびこのプラットフォームを用いた処理方法 | |
US10776126B1 (en) | Flexible hardware engines for handling operating on multidimensional vectors in a video processor | |
US10754657B1 (en) | Computer vision processing in hardware data paths | |
JP5254030B2 (ja) | ディジタル処理手段にデータを提供する方法 | |
JP2002171401A (ja) | 間引き演算命令を備えたsimd型演算装置 | |
US7382937B2 (en) | Method and apparatus for re-constructing high-resolution images | |
US5555321A (en) | Image data binary coding method and apparatus | |
JP2006107532A (ja) | 情報処理システムおよび情報処理方法 | |
US6938105B2 (en) | Data apparatus and method having DMA circuitry to efficiently transfer multivalued bit-plane data | |
CN112001975B (zh) | 图像数据转换方法及相关设备、装置 | |
US8391620B2 (en) | Image processing apparatus, image forming apparatus and image processing method | |
Parhi et al. | Folded VLSI architectures for discrete wavelet transforms | |
KR100879896B1 (ko) | 밴드 인터리브 포맷으로부터 밴드 분할 포맷으로의 포맷변환 장치 | |
US8395630B2 (en) | Format conversion apparatus from band interleave format to band separate format | |
Wetzel et al. | Automatic code generation in the polytope model | |
JPS63102467A (ja) | 画像デ−タ解像度変換装置 | |
Rusnak | Design and implementation of arithmetic coder for CUDA platform | |
JP2002108843A (ja) | 離散コサイン変換・逆離散コサイン変換手法及びその装置 | |
WO2001052183A1 (en) | Method and apparatus to transform specification of functions for processing grid-structured data | |
Urriza et al. | VLSI implementation of Discrete Wavelet Transform for lossless compression of medical images | |
JPH1169354A (ja) | 画像符号化装置および画像復号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120425 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130808 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131016 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151014 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151215 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160215 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20160219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20161202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20161202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6085405 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |