JP6084254B2 - Compound semiconductor substrate - Google Patents
Compound semiconductor substrate Download PDFInfo
- Publication number
- JP6084254B2 JP6084254B2 JP2015113463A JP2015113463A JP6084254B2 JP 6084254 B2 JP6084254 B2 JP 6084254B2 JP 2015113463 A JP2015113463 A JP 2015113463A JP 2015113463 A JP2015113463 A JP 2015113463A JP 6084254 B2 JP6084254 B2 JP 6084254B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- band gap
- gap energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 204
- 150000001875 compounds Chemical class 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 title claims description 51
- 230000004888 barrier function Effects 0.000 claims description 59
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 33
- 229910052799 carbon Inorganic materials 0.000 claims description 33
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 232
- 238000011156 evaluation Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 16
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 229910002601 GaN Inorganic materials 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000002994 raw material Substances 0.000 description 9
- 239000011777 magnesium Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 7
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 7
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 6
- 238000010893 electron trap Methods 0.000 description 5
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 4
- 238000001947 vapour-phase growth Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Description
本発明は、半導体素子の製造に用いられる化合物半導体基板に関する。 The present invention relates to a compound semiconductor substrate used for manufacturing a semiconductor element.
窒化ガリウム(GaN)等の化合物半導体は、シリコン(Si)より広いバンドギャップを有しており、各種半導体素子、例えば、高電子移動度トランジスタ、すなわちHigh Electron Mobility Transistor(HEMT)へ適用することで、素子特性の大幅な向上が期待できる。 Compound semiconductors such as gallium nitride (GaN) have a wider band gap than silicon (Si), and can be applied to various semiconductor elements, for example, high electron mobility transistors, that is, High Electron Mobility Transistor (HEMT). A great improvement in device characteristics can be expected.
HEMTに用いられる化合物半導体基板としては、例えば、Si単結晶基板上に、複数の化合物半導体層を形成したものがある。図5は、従来技術の一例である化合物半導体基板を用いて製造されるHEMTの概略断面図である。 As a compound semiconductor substrate used for HEMT, for example, there is one in which a plurality of compound semiconductor layers are formed on a Si single crystal substrate. FIG. 5 is a schematic cross-sectional view of a HEMT manufactured using a compound semiconductor substrate which is an example of the prior art.
図5に示すHEMTでは、シリコン(Si)等の基板52上に、多層構造の中間層(バッファ層)54と、電子走行層56と、電子供給層58とがこの順に積層され、ヘテロ接合構造が構成されている。そして、電子供給層58上には、ソース電極70a、ゲート電極70b、およびドレイン電極70cが形成されている。なお、必要に応じて、ソース電極70aおよびドレイン電極70cと、電子供給層58との間に、コンタクト抵抗を低減させる目的で、図示しないコンタクト層が形成されていてもよい。
In the HEMT shown in FIG. 5, a multilayered intermediate layer (buffer layer) 54, an
このような構成のHEMTでは、電子走行層56と電子供給層58とのヘテロ接合界面直下に形成される2次元電子ガスをキャリアとして利用する。ソース電極70aとドレイン電極70cに電圧を印加し、ゲート電極70bによりトランジスタを作動させると、ソース電極70aから電子走行層56に供給された電子が2次元電子ガス層中を高速で移動し、ドレイン電極70cに到達する。このとき、ゲート電極70bに加える電圧を制御してゲート電極70b直下の空乏層の厚さを変化させることで、ソース電極70aからドレイン電極70cへ移動する電子、すなわちドレイン電流を制御できる。
In the HEMT having such a configuration, a two-dimensional electron gas formed immediately below the heterojunction interface between the
ところで、HEMTでは、高いストレス電界を印加した場合、電流コラプスと呼ばれる現象により、電界ストレス印加前後でドレイン電流量が低下するという問題がある。この電流コラプスは、半導体素子に電流を流した際に、電子トラップ、その他の要因により、2次元電子ガス層中の電子の移動が妨げられるためと考えられる。そこで、HEMTにおいて、素子性能を維持しつつ、この電流コラプスを効果的に低減するための、さまざまな方法が提案されている。 By the way, in the HEMT, when a high stress electric field is applied, there is a problem that the drain current amount decreases before and after the electric field stress is applied due to a phenomenon called current collapse. This current collapse is considered to be because movement of electrons in the two-dimensional electron gas layer is hindered by an electron trap and other factors when a current is passed through the semiconductor element. Therefore, in the HEMT, various methods have been proposed for effectively reducing the current collapse while maintaining device performance.
例えば、特許文献1には、電流コラプスを悪化させることなくバッファ層を高抵抗化し、バッファ層中に発生するリーク電流を低減させるHEMTが開示されている。このHEMTは、基板上に、それぞれGaN系化合物半導体からなる低温バッファ層、バッファ層、電子走行層および電子供給層をこの順に積層して備える。そして、バッファ層には高抵抗化のための炭素が添加され、この添加される炭素濃度は、この炭素濃度に対して電流コラプスが急激に変化する濃度以下、かつHEMTの耐圧が急激に変化する濃度以上とされる。そして、電子走行層の層厚は、この層厚に対して電流コラプスが急激に変化する厚さ以上、かつHEMTの耐圧が急激に変化する厚さ以下とされる。
For example,
また、特許文献2には、ノーマリオフ動作を実現するとともに、電流コラプス現象が抑制されたヘテロ接合を有する半導体装置が開示されている。この半導体装置は、窒化ガリウム(GaN)の半導体下層と、半導体下層の表面に設けられている窒化ガリウムアルミニウム(AlGaN)の半導体上層と、半導体上層の表面に設けられている絶縁ゲート部を備える。そして、半導体下層と半導体上層は、ヘテロ接合を構成し、半導体上層は、中間領域にマグネシウムを含むδドープ層を有する。
特許文献1に開示されている技術は、電子走行層に対して、高いストレス電圧を印加した場合に発生する電流コラプスを抑制する方法として、電子走行層の厚さを最適化したものである。しかしこの場合、必要以上に電子走行層の膜厚が厚くなることが避けられない。よって、化合物半導体層全体の膜厚が大きくなることによる転位や反りの増加に対して、必ずしも十分に対応できているとはいえなかった。
The technique disclosed in
特許文献2に開示されている技術は、電流コラプスが抑制されたヘテロ接合を実現する方法として、中間領域にマグネシウムを含むδドープ層を形成する。これにより、ヘテロ接合の表層領域において、電流コラプスの原因となるトラップを消滅させるという点に特徴があるものといえる。しかしこの方法では、電子走行層やバッファ層に存在するヘテロ接合の表層領域より深いトラップに起因する電流コラプスに対しては、十分な効果が見込めないという点が懸念される。
The technique disclosed in
本発明は、上記技術的課題を解決するためになされたものであり、化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することを目的とする。 The present invention has been made to solve the above technical problem, and provides a compound semiconductor substrate capable of achieving both high performance and reliability of a semiconductor element while suppressing the film thickness of the entire compound semiconductor layer. The purpose is to do.
本発明の一態様の化合物半導体基板は、シリコン単結晶の基板と、前記基板上に形成され、炭素濃度が1×1018/cm3以上1×1021/cm3以下である窒化物半導体の第1の半導体層と、前記第1の半導体層上に形成され、炭素濃度が5×1017/cm3以下であり、前記第1の半導体層よりもバンドギャップエネルギーの大きい窒化物半導体の障壁層と、前記障壁層上に形成され、炭素濃度が5×1017/cm3以下であり、前記障壁層よりもバンドギャップエネルギーの小さい窒化物半導体の第2の半導体層と、前記第2の半導体層上に形成され、前記第2の半導体層よりもバンドギャップエネルギーの大きい窒化物半導体の第3の半導体層と、を有し、前記第1の半導体層と前記障壁層とが第1の境界面で格子整合し、前記障壁層と前記第2の半導体層とが第2の境界面で格子整合し、前記障壁層の内部のバンドギャップエネルギーが、前記障壁層の前記第1の境界面におけるバンドギャップエネルギーおよび前記障壁層の前記第2の境界面におけるバンドギャップエネルギーよりも大きく、前記第1の半導体層のバンドギャップエネルギーをEg1、前記障壁層の内部のバンドギャップエネルギーをEgb、前記第2の半導体層のバンドギャップエネルギーをEg2、とする場合に、バンドギャップエネルギーの差ΔEgI=Egb−Eg1、ΔEgII=Egb−Eg2が、ともに、0.76eV以上であることを特徴とする。
A compound semiconductor substrate of one embodiment of the present invention includes a silicon single crystal substrate and a nitride semiconductor formed over the substrate and having a carbon concentration of 1 × 10 18 / cm 3 or more and 1 × 10 21 / cm 3 or less. A first semiconductor layer, and a nitride semiconductor barrier formed on the first semiconductor layer, having a carbon concentration of 5 × 10 17 / cm 3 or less and having a larger band gap energy than the first semiconductor layer A nitride semiconductor second semiconductor layer formed on the barrier layer, having a carbon concentration of 5 × 10 17 / cm 3 or less and having a smaller band gap energy than the barrier layer; A nitride semiconductor third semiconductor layer formed on the semiconductor layer and having a larger band gap energy than the second semiconductor layer, wherein the first semiconductor layer and the barrier layer are the first Grid alignment at the interface The barrier layer and the second semiconductor layer are lattice-matched at a second interface, and the band gap energy inside the barrier layer is equal to the band gap energy at the first interface of the barrier layer and The band gap energy of the barrier layer is greater than the band gap energy at the second interface, the band gap energy of the first semiconductor layer is Eg 1 , the band gap energy inside the barrier layer is Eg b , and the second semiconductor When the band gap energy of the layer is Eg 2 , the band gap energy differences ΔEgI = Eg b −Eg 1 and ΔEg II = Eg b −Eg 2 are both 0.76 eV or more.
上記態様の化合物半導体基板において、前記障壁層の炭素濃度が略一定であることが望ましい。 In the compound semiconductor substrate of the above aspect, it is desirable that the carbon concentration of the barrier layer is substantially constant.
上記態様の化合物半導体基板において、第1の半導体層が第2の半導体層よりも高抵抗であることが望ましい。 In the compound semiconductor substrate of the above aspect, it is desirable that the first semiconductor layer has a higher resistance than the second semiconductor layer.
上記態様の化合物半導体基板において、第1の半導体層がAlx1Iny1Ga1−x1−y1N(0≦x1≦1,0≦y1≦1,0≦x1+y1≦1)、障壁層がAlaInbGa1−a−bN(0≦a≦1,0≦b≦1,0≦a+b≦1)、第2の半導体層がAlx2Iny2Ga1−x2−y2N(0≦x2≦1,0≦y2≦1,0≦x2+y2≦1)、第3の半導体層がAlx3Iny3Ga1−x3−y3N(0≦x3≦1,0≦y3≦1,0≦x3+y3≦1)で表される化合物半導体であることが望ましい。 In the compound semiconductor substrate of the above embodiment, the first semiconductor layer is Al x1 In y1 Ga 1-x1-y1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ x1 + y1 ≦ 1), and the barrier layer is Al a. In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), the second semiconductor layer is Al x2 In y2 Ga 1-x2-y2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ x2 + y2 ≦ 1), the third semiconductor layer is Al x3 In y3 Ga 1-x3-y3 N (0 ≦ x3 ≦ 1, 0 ≦ y3 ≦ 1, 0 ≦ x3 + y3 ≦ The compound semiconductor represented by 1) is desirable.
本発明によれば、化合物半導体層全体の膜厚を抑制しつつ、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することが可能となる。 ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the compound semiconductor substrate which can make high performance and reliability of a semiconductor element compatible, suppressing the film thickness of the whole compound semiconductor layer.
以下、本実施の形態を、図面を参照してより詳細に説明する。 Hereinafter, the present embodiment will be described in more detail with reference to the drawings.
(第1の実施の形態)
本実施の形態の化合物半導体基板は、シリコン単結晶の基板と、基板上に形成され、炭素濃度が1×1018/cm3以上1×1021/cm3以下である化合物半導体の第1の半導体層と、第1の半導体層上に形成され、炭素濃度が5×1017/cm3以下であり、第1の半導体層よりもバンドギャップエネルギーの大きい、化合物半導体の障壁層と、障壁層上に形成され、炭素濃度が5×1017/cm3以下であり、障壁層よりもバンドギャップエネルギーの小さい化合物半導体の第2の半導体層と、第2の半導体層上に形成され、第2の半導体層よりもバンドギャップエネルギーの大きい化合物半導体の第3の半導体層と、を備えている。なお、本明細書中濃度の単位は、「/cm3」で示すが、「atoms/cm3」と同義である。
(First embodiment)
The compound semiconductor substrate of the present embodiment is a silicon single crystal substrate and a first compound semiconductor formed on the substrate and having a carbon concentration of 1 × 10 18 / cm 3 or more and 1 × 10 21 / cm 3 or less. A semiconductor layer, a barrier layer of a compound semiconductor formed on the first semiconductor layer, having a carbon concentration of 5 × 10 17 / cm 3 or less and having a band gap energy larger than that of the first semiconductor layer, and a barrier layer A second semiconductor layer formed of a compound semiconductor having a carbon concentration of 5 × 10 17 / cm 3 or less and a band gap energy smaller than that of the barrier layer; And a third semiconductor layer of a compound semiconductor having a band gap energy larger than that of the semiconductor layer. The unit of this specification levels is indicated by "/ cm 3" is synonymous with "atoms / cm 3."
本実施の形態においては、特にHEMTの製造に好適な化合物半導体基板を例に説明する。本実施の形態の化合物半導体基板を用いることで、高い性能と信頼性を両立させるHEMTを製造することが可能である。 In the present embodiment, a compound semiconductor substrate particularly suitable for manufacturing a HEMT will be described as an example. By using the compound semiconductor substrate of the present embodiment, it is possible to manufacture a HEMT that achieves both high performance and reliability.
図1は、実施の形態の化合物半導体基板の構造を示す概略断面図である。本実施の形態の化合物半導体基板10は、シリコン(Si)単結晶の基板12上に、例えば窒化物半導体の中間層14が形成される。そして、中間層14上には、例えば窒化物半導体の第1の半導体層16が形成される。
FIG. 1 is a schematic cross-sectional view showing the structure of the compound semiconductor substrate of the embodiment. In the
また、第1の半導体層16上には、第1の半導体層16よりもバンドギャップエネルギーの大きい、例えば窒化物半導体の障壁層18が形成されている。また、障壁層18上には、障壁層18よりもバンドギャップエネルギーの小さい、例えば窒化物半導体の第2の半導体層20が形成されている。
On the
さらに、第2の半導体層20上には、第2の半導体層20よりもバンドギャップエネルギーの大きい、例えば窒化物半導体の第3の半導体層22が形成されている。
Further, on the
中間層14は、Si単結晶の基板12と第1の半導体層16の熱膨張係数の違いによる反りと、格子定数の違い、すなわち格子不整合によるミスフィット転位発生を抑える目的で形成される。バッファ層とも称される。
The
一般的には、中間層14には2層または3層の窒化物半導体層を1対以上積層した多層構造が用いられる。例えば、厚さ10〜50nmの単結晶AlNによる第一層と、厚さ50〜200nmの単結晶GaNによる第二層を交互に5〜40層程度積層することによって形成される。本実施の形態においては、特に中間層14の構造を限定するものではない。しかし、多層構造の中間層14を用いることが製造上の容易性や制御性の点で好ましい。
In general, the
第1の半導体層16は、例えばAlx1Iny1Ga1−x1−y1N(0≦x1≦1,0≦y1≦1,0≦x1+y1≦1)で表される化合物半導体で形成される。例えばGaNである。また、膜厚は、例えば、500〜2000nm程度である。
The
第1の半導体層16は、例えば、炭素(C)を不純物として含有する高抵抗層である。第1の半導体層16の抵抗は、第2の半導体層20の抵抗よりも高い。
The
そして、その炭素濃度が1×1018/cm3以上1×1021/cm3以下である。なお、炭素以外にも不純物として、亜鉛(Zn)、マグネシウム(Mg)等を不純物として用いることも可能である。なお、炭素濃度は、例えばSIMS(Secondary Ion Mass Spectroscopy)を用いて評価が可能である。 And the carbon concentration is 1 × 10 18 / cm 3 or more and 1 × 10 21 / cm 3 or less. In addition to carbon, zinc (Zn), magnesium (Mg), or the like can be used as an impurity. The carbon concentration can be evaluated by using, for example, SIMS (Secondary Ion Mass Spectroscopy).
障壁層18は、例えばAlaInbGa1−a−bN(0≦a≦1,0≦b≦1,0≦a+b≦1)で表される化合物半導体で形成される。組成は、第1の半導体層16よりもバンドギャップエネルギーが大きくなるよう設計される。
The barrier layer 18 is formed of a compound semiconductor represented by, for example, Al a In b Ga 1-ab N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1). The composition is designed so that the band gap energy is larger than that of the
図2は、窒化物半導体の格子定数とバンドギャップエネルギーを示す図である。例えば、第1の半導体層16がGaNである場合、Alを含んだAlaGa1−aN(0<a≦1)とすることで、第1の半導体層16よりもバンドギャップエネルギーを大きくすることが可能となる。バンドギャップエネルギーは、化合物半導体の組成が決まれば理論的に求めることができる。
FIG. 2 is a diagram showing the lattice constant and band gap energy of a nitride semiconductor. For example, when the
障壁層18は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が5×1017/cm3以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、5〜50nm程度である。 The barrier layer 18 is a so-called undoped layer that does not contain impurities, or is a low impurity layer having an impurity concentration of 5 × 10 17 / cm 3 or less. Impurities are, for example, carbon, zinc, and magnesium. The film thickness is, for example, about 5 to 50 nm.
第2の半導体層20は、例えばAlx2Iny2Ga1−x2−y2N(0≦x2≦1,0≦y2≦1,0≦x2+y2≦1)で表される化合物半導体で形成される。組成は、障壁層18よりもバンドギャップエネルギーが小さくなるよう設計される。例えば、障壁層18がAlaGa1−aN(0<a≦1)である場合、GaNとすることで、障壁層18よりもバンドギャップエネルギーを小さくすることが可能となる。
The
第2の半導体層20は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が5×1017/cm3以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、100〜1000nm程度である。
The
第1の半導体層16と、第2の半導体層20が同一の組成の化合物半導体であることが化合物半導体基板10の製造を容易にする観点から望ましい。
The
第3の半導体層22は、例えばAlx3Iny3Ga1−x3−y3N(0≦x3≦1,0≦y3≦1,0≦x3+y3≦1)で表される化合物半導体で形成される。組成は、第2の半導体層20よりもバンドギャップエネルギーが大きくなるよう設計される。例えば、第2の半導体層20がGaNである場合、Alを含んだAlx3Ga1−x3N(0<x3≦1)とすることで、第2の半導体層20よりもバンドギャップエネルギーを大きくすることが可能となる。
The
第3の半導体層22は、不純物が含有されない、いわゆるアンドープ層であるか、または、不純物濃度が5×1017/cm3以下の低不純物層である。不純物は、例えば炭素、亜鉛、マグネシウムである。また、膜厚は、例えば、10〜50nm程度である。
The
第1の半導体層16のバンドギャップエネルギーをEg1、障壁層18のバンドギャップエネルギーをEgb、第2の半導体層20のバンドギャップエネルギーをEg2、とする場合に、バンドギャップエネルギーの差ΔEgI=Egb−Eg1、ΔEgII=Egb−Eg2が、0.5eV以上であることが望ましく、1.0eV以上であることがより望ましい。
When the band gap energy of the
また、第1の半導体層16と障壁層18、および、障壁層18と第2の半導体層20は、それぞれの境界面において格子整合していることが望ましい。本明細書中、格子整合とは、必ずしも2層の格子定数が完全一致する場合に限らない。
Moreover, it is desirable that the
第1の半導体層16の格子定数をa1、障壁層18の格子定数をab、第2の半導体層20の格子定数をa2、とする場合に、格子定数の変化量ΔaI=(ab−a1)/ab、ΔaII=(ab−a2)/abが絶対値換算で1%以下である場合も格子整合しているとみなすものとする。格子整合している場合であっても、ΔaI=(ab−a1)/ab、ΔaII=(ab−a2)/abが0.5%以下、さらには、0.3%以下であることがより望ましい。
When the lattice constant of the
例えば、第1の半導体層16および第2の半導体層20がGaNである場合、図2より明らかなように、例えば障壁層18をAl0.82In0.18Nとすることで、第1の半導体層16と障壁層18、および、障壁層18と第2の半導体層20を、それぞれの境界面において格子整合させることが可能となる。
For example, when the
なお、第1の半導体層16と障壁層18、および、障壁層18と第2の半導体層20を、それぞれの境界面において格子整合させ、かつ、障壁層18のバンドギャップエネルギーが境界面より内部で大きくなっていることがさらに望ましい。障壁層18内で層厚方向に組成を変調させることで、この構造を実現することが可能である。
Note that the
図3は、実施の形態の化合物半導体基板を用いて製造されるHEMTの概略断面図である。実施の形態の化合物半導体基板10の第3の半導体層22上に、ソース電極30a、ゲート電極30b、およびドレイン電極30cが形成されている。
FIG. 3 is a schematic cross-sectional view of a HEMT manufactured using the compound semiconductor substrate of the embodiment. A
第2の半導体層20は、いわゆる電子走行層として機能する。また、第3の半導体層22は、いわゆる電子供給層として機能する。
The
第1の半導体層16は、いわゆる耐圧保持層として機能する。上述のように、例えば炭素が不純物として導入されることにより高抵抗層となっているため、HEMTがオフ時のリーク電流を低減し、高耐圧化、ノーマリオフ化を容易に実現する。
The
もっとも、不純物が高い濃度で導入されていることにより、第1の半導体層16に生ずる、不純物に起因する電子トラップ等により、電流コラプスが低下(悪化)し、性能が劣化する恐れがある。
However, since the impurity is introduced at a high concentration, current collapse may be reduced (deteriorated) due to an electron trap caused by the impurity generated in the
図4は、実施の形態の化合物半導体基板を用いて製造されるHEMTのバンド図である。EFはフェルミレベル、EVは価電子帯レベル、ECは伝導帯レベルを示す。図4に示すように、障壁層のバンドギャップエネルギーが電子走行層および耐圧保持層よりも大きい。いいかえれば、障壁層のバンドギャップ幅が電子走行層および耐圧保持層よりも大きい。 FIG. 4 is a band diagram of a HEMT manufactured using the compound semiconductor substrate of the embodiment. E F represents a Fermi level, E V represents a valence band level, and E C represents a conduction band level. As shown in FIG. 4, the band gap energy of the barrier layer is larger than that of the electron transit layer and the breakdown voltage holding layer. In other words, the band gap width of the barrier layer is larger than that of the electron transit layer and the breakdown voltage holding layer.
このため、図3のHEMTでは、障壁層により電子走行層および耐圧保持層の電子トラップ等の電荷が、量子化学的に分離される。このため、電流コラプスの原因となる電子トラップの電荷が耐圧保持層から電子走行層に到る確率が減少し、耐圧保持層中の電子トラップの電荷が電子走行層に与える影響を遮断することが可能となる。したがって、例え、電子走行層の厚さが薄くても電流コラプスの発生を抑制することができる。よって、化合物半導体層全体の膜厚を抑制しつつ、HEMTの高い性能と信頼性を両立することが可能となる。そして、化合物半導体層全体の膜厚を抑制できるため、基板の反り等の問題を低減するとともに製造コストを削減することも可能となる。 For this reason, in the HEMT of FIG. 3, charges such as electron traps in the electron transit layer and the breakdown voltage holding layer are quantum-chemically separated by the barrier layer. For this reason, the probability that the charge of the electron trap that causes current collapse will reach the electron transit layer from the breakdown voltage holding layer is reduced, and the influence of the charge of the electron trap in the breakdown voltage holding layer on the electron transit layer may be blocked. It becomes possible. Therefore, even if the electron transit layer is thin, the occurrence of current collapse can be suppressed. Therefore, it is possible to achieve both high performance and reliability of the HEMT while suppressing the film thickness of the entire compound semiconductor layer. And since the film thickness of the whole compound semiconductor layer can be suppressed, it becomes possible to reduce problems, such as a curvature of a board | substrate, and a manufacturing cost.
なお、上述のように、耐圧保持層となる第1の半導体層16が炭素を不純物として含有する場合に、その炭素濃度が1×1018/cm3以上1×1021/cm3以下であることが望ましい。この範囲を下回ると、HEMTの耐圧が十分確保できない恐れがあるからである。またこの範囲を上回ると電流コラプスを抑制することが困難になるからである。
Note that, as described above, when the
また、上述のように、耐圧保持層となる第1の半導体層16のバンドギャップエネルギーをEg1、障壁層18のバンドギャップエネルギーをEgb、電子走行層となる第2の半導体層20のバンドギャップエネルギーをEg2、とする場合に、バンドギャップエネルギーの差ΔEgI=Egb−Eg1、ΔEgII=Egb−Eg2が、0.25eV以上であることが望ましく、0.5eV以上であることがより望ましく、1.0eV以上であることがさらに望ましい。これは、HEMTを製造した場合に、電流コラプスの抑制効果が向上するからである。
Further, as described above, the band gap energy of the
また、上述のように、耐圧保持層となる第1の半導体層16と障壁層18、および、障壁層18と電子走行層となる第2の半導体層20は、それぞれの境界面において格子整合していることが望ましい。
Further, as described above, the
これは、それぞれの境界面が格子整合することにより、HEMTを製造した場合に、これらの界面でのピエゾ分極に由来する電子の発生を抑制することができ、高耐圧化、ノーマリオフ化を容易に実現できるからである。また、格子不整合による転位の発生等も抑制することができる。 This is because when the HEMT is manufactured by lattice matching of the respective boundary surfaces, generation of electrons derived from piezo polarization at these interfaces can be suppressed, and high breakdown voltage and normally-off can be easily achieved. This is because it can be realized. In addition, the occurrence of dislocations due to lattice mismatch can be suppressed.
さらに、移動度の低下も抑制することができる。格子不整合により発生する転移が電子の散乱中心になることが抑制されるからである。 Furthermore, a decrease in mobility can be suppressed. This is because the transition caused by lattice mismatch is prevented from becoming the electron scattering center.
以上のように、実施の形態の化合物半導体基板によれば、電子走行層の下に高耐圧化のための高抵抗層(耐圧保持層)を有するHEMTを製造した場合に、この高抵抗層等の深い領域に起因する電流コラプスを抑制することが、化合物半導体層全体の膜厚を不要に増加させることなく実現できる。よって、低コストで、半導体素子の高い性能と信頼性を両立することのできる化合物半導体基板を提供することが可能となる。 As described above, according to the compound semiconductor substrate of the embodiment, when a HEMT having a high resistance layer (withstand voltage holding layer) for increasing the breakdown voltage under the electron transit layer is manufactured, the high resistance layer or the like It is possible to suppress current collapse caused by a deep region without unnecessarily increasing the film thickness of the entire compound semiconductor layer. Therefore, it is possible to provide a compound semiconductor substrate that can achieve both high performance and reliability of the semiconductor element at low cost.
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、化合物半導体基板、半導体素子等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる化合物半導体基板、半導体素子等に関わる要素を適宜選択して用いることができる。 The embodiments of the present invention have been described above with reference to specific examples. The above embodiment is merely given as an example, and does not limit the present invention. Further, in the description of the embodiment, the description of the compound semiconductor substrate, the semiconductor element, etc., which is not directly required for the description of the present invention is omitted, but the required compound semiconductor substrate, the semiconductor element, etc. The elements involved can be appropriately selected and used.
例えば、電子走行層となる第2の半導体層と、電子供給層となる第3の半導体層との間に、例えばAlN等のスペーサー層を形成しても構わない。 For example, a spacer layer such as AlN may be formed between the second semiconductor layer serving as the electron transit layer and the third semiconductor layer serving as the electron supply layer.
また、例えば、電子供給層となる第3の半導体層上に保護膜となるシリコン窒化膜が設けられても構わない。 Further, for example, a silicon nitride film serving as a protective film may be provided on the third semiconductor layer serving as the electron supply layer.
また、実施の形態においては、特にHEMTの製造に用いられる場合を例に説明したが、HEMT以外の半導体素子の製造に本発明の化合物半導体基板を適用することも可能である。 Further, in the embodiments, the case where the present invention is used particularly for manufacturing a HEMT has been described as an example. However, the compound semiconductor substrate of the present invention can be applied to manufacturing a semiconductor element other than a HEMT.
また、実施の形態においては、GaN系の化合物半導体を例に説明したが、GaAs系等、その他の化合物半導体を用いることも可能である。 In the embodiment, the GaN-based compound semiconductor has been described as an example. However, other compound semiconductors such as a GaAs-based compound semiconductor can also be used.
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての化合物半導体基板が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。 In addition, all compound semiconductor substrates that include the elements of the present invention and that can be appropriately modified by those skilled in the art are included in the scope of the present invention. The scope of the present invention is defined by the appended claims and equivalents thereof.
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により制限されるものではない。 EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not restrict | limited by the following Example.
[実施例1]
まず、図1に示す層構造を有する化合物半導体基板を、以下の工程で作製した。まず、直径4インチのSi(111)単結晶基板12を、Metal Organic Chemical Vapor Deposition(MOCVD)装置内にセットした。
[Example 1]
First, a compound semiconductor substrate having the layer structure shown in FIG. 1 was produced by the following steps. First, the Si (111)
次に、原料にトリメチルアルミニウム(TMA)、NH3を用い、1000℃での気相成長により、厚さ20nmのAlN単結晶層を形成した。さらにその上に、原料としてトリメチルガリウム(TMG)、TMA、NH3を用い、1000℃での気相成長により、厚さ80nmのGaN単結晶層を積層させ、これらを同様の工程にて、交互に繰り返し、各10層、合計20層を積層させ、多層構造のバッファ層を形成し、これを中間層14とした。
Next, an AlN single crystal layer having a thickness of 20 nm was formed by vapor phase growth at 1000 ° C. using trimethylaluminum (TMA) and NH 3 as raw materials. Furthermore, trimethylgallium (TMG), TMA, and NH 3 are used as raw materials, and a GaN single crystal layer having a thickness of 80 nm is stacked by vapor phase growth at 1000 ° C., and these are alternately formed in the same process. Repeatedly, 10 layers each, 20 layers in total, were laminated to form a buffer layer having a multilayer structure, and this was used as the
中間層14上に、原料にTMG、NH3を用い、第1の半導体層(耐圧保持層)16として、炭素濃度5×1020/cm3のGaNを1000nm堆積した。その上に、原料にTMA、トリメチルインジウム(TMI)、NH3を用い、障壁層18として、炭素濃度1×1017/cm3のAl0.82In0.18Nを10nm堆積した。
On the
障壁層18上に、原料にTMG、NH3を用い、1000℃での気相成長により、第2の半導体層(電子走行層)20として、炭素濃度1×1017/cm3のGaN単結晶を200nm積層させた。さらにその上に、原料にTMG、TMA、NH3を用い、第3の半導体層(電子供給層)22として、炭素濃度1×1017/cm3の厚さ30nmのAl0.25Ga0.75N単結晶層を積層させた。 A GaN single crystal having a carbon concentration of 1 × 10 17 / cm 3 is formed on the barrier layer 18 as a second semiconductor layer (electron transit layer) 20 by vapor phase growth at 1000 ° C. using TMG and NH 3 as raw materials. Was laminated to 200 nm. Further, TMG, TMA, NH 3 are used as raw materials, and an Al 0.25 Ga 0.75 N single crystal having a carbon concentration of 1 × 10 17 / cm 3 and a thickness of 30 nm is used as the third semiconductor layer (electron supply layer) 22. The layers were laminated.
この化合物半導体基板上にチタン(Ti)、アルミニウム(Al)、ニッケル(Ni)、金(Au)を用いて、ソース電極30a、ゲート電極30b、およびドレイン電極30cを形成し、図3に示す構造のHEMTを製造した。以上の工程を経て、実施例1の評価用半導体素子を得た。なお、気相成長により形成した各層の厚さの調整は、原料の供給量および供給時間の調整により行った。
A
評価用半導体素子について、コラプスファクターを評価した。評価は、オフ状態でソース電極、ドレイン電極間にストレス電圧を印加し、ストレス電圧印加前後のオン状態の導通電流量の比からコラプスファクターを算出した。コラプスファクターはその値が大きく「1.0」に近いほど、HEMTの出力電流特性の再現性が良好で、通電損失が小さいことになる。また、縦耐圧、リーク特性も評価した。評価半導体素子の構成および評価結果は表1に示す。 The collapse factor was evaluated for the semiconductor element for evaluation. In the evaluation, a stress voltage was applied between the source electrode and the drain electrode in the off state, and the collapse factor was calculated from the ratio of the conduction current amount in the on state before and after the stress voltage application. The larger the collapse factor is, the closer the value is to “1.0”, the better the reproducibility of the HEMT output current characteristic and the smaller the current loss. In addition, longitudinal breakdown voltage and leakage characteristics were also evaluated. Table 1 shows the configuration of the evaluation semiconductor element and the evaluation results.
[実施例2]
障壁層18として、原料にTMG、TMA、TMI、NH3を用い、炭素濃度1×1017/cm3のAl0.7In0.1Ga0.2Nを10nm堆積すること以外は、実施例1と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表1に示す。
[Example 2]
Example 1 except that TMG, TMA, TMI, and NH 3 are used as raw materials for the barrier layer 18 and that Al 0.7 In 0.1 Ga 0.2 N having a carbon concentration of 1 × 10 17 / cm 3 is deposited to a thickness of 10 nm. A semiconductor element for evaluation was manufactured and evaluated in the same manner as described above. Table 1 shows the configuration of the evaluation semiconductor element and the evaluation results.
[実施例2’]
障壁層18として、原料にTMG、TMA、TMI、NH3を用い、炭素濃度1×1017/cm3のAl0.6In0.2Ga0.2Nを10nm堆積すること以外は、実施例1と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表1に示す。
[Example 2 ']
As the barrier layer 18, except that TMG, TMA, TMI, and NH 3 are used as raw materials, and Al 0.6 In 0.2 Ga 0.2 N having a carbon concentration of 1 × 10 17 / cm 3 is deposited to 10 nm. In the same manner as in Example 1, a semiconductor element for evaluation was manufactured and evaluated. Table 1 shows the configuration of the evaluation semiconductor element and the evaluation results.
[比較例1]
障壁層18を省略する以外は、実施例1と同様に評価用半導体素子を製造し評価した。評価半導体素子の構成および評価結果は表1に示す。
[Comparative Example 1]
An evaluation semiconductor element was manufactured and evaluated in the same manner as in Example 1 except that the barrier layer 18 was omitted. Table 1 shows the configuration of the evaluation semiconductor element and the evaluation results.
[実施例3〜6、比較例2〜5]
第1の半導体層16、障壁層18、および第2の半導体層20の炭素濃度を変更する以外は、実施例1と同様に評価用半導体素子を製造し評価した。評価半導体素子の炭素濃度および評価結果を表2に示す。
[Examples 3-6, Comparative Examples 2-5]
A semiconductor element for evaluation was manufactured and evaluated in the same manner as in Example 1 except that the carbon concentrations of the
なお、表1および表2の評価の欄において、◎は評価結果が特に良好、○は良好、△は可、×は不可であったことを示す。 In the evaluation column of Table 1 and Table 2, ◎ indicates that the evaluation result is particularly good, ○ indicates that it is good, Δ indicates that it is acceptable, and × indicates that it is not possible.
表1に示す通り、実施例により良好なコラプスファクターが実現でき、かつ、縦耐圧、
リーク特性が良好となることが明らかになった。また、表2に示すとおり、第1の半導体層、障壁層、第2の半導体層それぞれの炭素濃度が、実施例の範囲にあれば、デバイス特性が良好であることが確認された。
As shown in Table 1, a good collapse factor can be realized according to the embodiment,
It became clear that the leakage characteristics were good. In addition, as shown in Table 2, it was confirmed that the device characteristics were good when the carbon concentrations of the first semiconductor layer, the barrier layer, and the second semiconductor layer were within the range of the examples.
本発明は、半導体素子製造用の化合物半導体基板として好適に用いられる。 The present invention is suitably used as a compound semiconductor substrate for manufacturing semiconductor devices.
10 化合物半導体基板
12 基板
14 中間層
16 第1の半導体層
18 障壁層
20 第2の半導体層
22 第3の半導体層
DESCRIPTION OF
Claims (4)
前記基板上に形成され、炭素濃度が1×1018/cm3以上1×1021/cm3以下である窒化物半導体の第1の半導体層と、
前記第1の半導体層上に形成され、炭素濃度が5×1017/cm3以下であり、前記第1の半導体層よりもバンドギャップエネルギーの大きい窒化物半導体の障壁層と、
前記障壁層上に形成され、炭素濃度が5×1017/cm3以下であり、前記障壁層よりもバンドギャップエネルギーの小さい窒化物半導体の第2の半導体層と、
前記第2の半導体層上に形成され、前記第2の半導体層よりもバンドギャップエネルギーの大きい窒化物半導体の第3の半導体層と、
を有し、
前記第1の半導体層と前記障壁層とが第1の境界面で格子整合し、前記障壁層と前記第2の半導体層とが第2の境界面で格子整合し、
前記障壁層の内部のバンドギャップエネルギーが、前記障壁層の前記第1の境界面におけるバンドギャップエネルギーおよび前記障壁層の前記第2の境界面におけるバンドギャップエネルギーよりも大きく、前記第1の半導体層のバンドギャップエネルギーをEg1、前記障壁層の内部のバンドギャップエネルギーをEgb、前記第2の半導体層のバンドギャップエネルギーをEg2、とする場合に、バンドギャップエネルギーの差ΔEgI=Egb−Eg1、ΔEgII=Egb−Eg2が、ともに、0.76eV以上であることを特徴とする化合物半導体基板。 A silicon single crystal substrate;
A nitride semiconductor first semiconductor layer formed on the substrate and having a carbon concentration of 1 × 10 18 / cm 3 or more and 1 × 10 21 / cm 3 or less;
A nitride semiconductor barrier layer formed on the first semiconductor layer, having a carbon concentration of 5 × 10 17 / cm 3 or less and having a larger band gap energy than the first semiconductor layer;
A nitride semiconductor second semiconductor layer formed on the barrier layer, having a carbon concentration of 5 × 10 17 / cm 3 or less and having a smaller band gap energy than the barrier layer;
A third semiconductor layer of a nitride semiconductor formed on the second semiconductor layer and having a larger band gap energy than the second semiconductor layer;
Have
The first semiconductor layer and the barrier layer are lattice-matched at a first interface, and the barrier layer and the second semiconductor layer are lattice-matched at a second interface;
The band gap energy inside the barrier layer is larger than the band gap energy at the first boundary surface of the barrier layer and the band gap energy at the second boundary surface of the barrier layer, and the first semiconductor layer The band gap energy difference ΔEgI = Eg b − where Eg 1 is the band gap energy of the barrier layer, Eg b is the band gap energy inside the barrier layer, and Eg 2 is the band gap energy of the second semiconductor layer. Eg 1 , ΔEgII = Eg b −Eg 2 are both 0.76 eV or more.
The first semiconductor layer is Al x1 In y1 Ga 1-x1-y1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ x1 + y1 ≦ 1), and the barrier layer is Al a In b Ga 1-a −b N (0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ a + b ≦ 1), the second semiconductor layer is Al x2 In y2 Ga 1-x2-y2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ x2 + y2 ≦ 1), and the third semiconductor layer is represented by Al x3 In y3 Ga 1-x3-y3 N (0 ≦ x3 ≦ 1, 0 ≦ y3 ≦ 1, 0 ≦ x3 + y3 ≦ 1). 4. The compound semiconductor substrate according to claim 1, wherein the compound semiconductor substrate is a compound semiconductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015113463A JP6084254B2 (en) | 2015-06-03 | 2015-06-03 | Compound semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015113463A JP6084254B2 (en) | 2015-06-03 | 2015-06-03 | Compound semiconductor substrate |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011171737A Division JP2013038157A (en) | 2011-08-05 | 2011-08-05 | Compound semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015207771A JP2015207771A (en) | 2015-11-19 |
JP6084254B2 true JP6084254B2 (en) | 2017-02-22 |
Family
ID=54604319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015113463A Active JP6084254B2 (en) | 2015-06-03 | 2015-06-03 | Compound semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6084254B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7468236B2 (en) | 2020-08-04 | 2024-04-16 | 株式会社デンソー | Wire surface treatment equipment |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6926798B2 (en) * | 2017-08-04 | 2021-08-25 | 富士通株式会社 | Compound semiconductor devices, manufacturing methods for compound semiconductor devices, power supplies, and high-frequency amplifiers |
JP7052503B2 (en) * | 2018-04-05 | 2022-04-12 | 日本電信電話株式会社 | Transistor manufacturing method |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3393602B2 (en) * | 2000-01-13 | 2003-04-07 | 松下電器産業株式会社 | Semiconductor device |
JP5064824B2 (en) * | 2006-02-20 | 2012-10-31 | 古河電気工業株式会社 | Semiconductor element |
JP4282708B2 (en) * | 2006-10-20 | 2009-06-24 | 株式会社東芝 | Nitride semiconductor devices |
JP5292716B2 (en) * | 2007-03-30 | 2013-09-18 | 富士通株式会社 | Compound semiconductor device |
JP5466505B2 (en) * | 2007-06-27 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR MANUFACTURING THE FIELD EFFECT TRANSISTOR |
JP2010239034A (en) * | 2009-03-31 | 2010-10-21 | Furukawa Electric Co Ltd:The | Method of fabricating semiconductor device and semiconductor device |
-
2015
- 2015-06-03 JP JP2015113463A patent/JP6084254B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7468236B2 (en) | 2020-08-04 | 2024-04-16 | 株式会社デンソー | Wire surface treatment equipment |
Also Published As
Publication number | Publication date |
---|---|
JP2015207771A (en) | 2015-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI581429B (en) | Compound semiconductor device, method for producing the same, power-supply unit, and high-frequency amplifier | |
US9871130B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
US8643025B2 (en) | Semiconductor device and method of manufacturing same | |
JP5116977B2 (en) | Semiconductor element | |
JP5634681B2 (en) | Semiconductor element | |
WO2012157228A1 (en) | Semiconductor element and method for producing same | |
US20110272665A1 (en) | Nitride semiconductor device | |
JP5495069B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5787417B2 (en) | Nitride semiconductor substrate | |
JP2011166067A (en) | Nitride semiconductor device | |
JP2013004750A (en) | Compound semiconductor device and manufacturing method therefor | |
US20130207078A1 (en) | InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same | |
JP6604036B2 (en) | Compound semiconductor device and manufacturing method thereof | |
US20170323960A1 (en) | Epitaxial wafer, semiconductor device, method for producing epitaxial wafer, and method for producing semiconductor device | |
CN111406306A (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP6084254B2 (en) | Compound semiconductor substrate | |
JP2013175696A (en) | Nitride semiconductor epitaxial wafer and nitride field effect transistor | |
JP2011187643A (en) | Heterojunction field-effect transistor | |
JPWO2014103125A1 (en) | Nitride semiconductor device and nitride semiconductor substrate | |
JP7024073B2 (en) | High electron mobility transistor with boron nitride alloy intermediate layer and manufacturing method | |
JP2013038157A (en) | Compound semiconductor substrate | |
JP2011171440A (en) | Group iii nitride-based hetero field-effect transistor | |
JP6089122B2 (en) | Nitride semiconductor laminate, method for manufacturing the same, and nitride semiconductor device | |
JP2015103665A (en) | Nitride semiconductor epitaxial wafer and nitride semiconductor | |
US20160276472A1 (en) | Semiconductor Device and Manufacturing Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6084254 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |