JP6080342B2 - チョッパ回路 - Google Patents

Description

この発明はチョッパ回路に関し、例えば電圧形インバータと共に後述する疑似電流インバータを構成する。

下記特許文献１、２には電動機駆動用インバータ装置として、三相ダイオードブリッジ整流回路と、降圧チョッパ回路と、回生電力用バイパス用ダイオードと、電圧形三相フルブリッジインバータとを有する構成が紹介されている。

非特許文献１によれば、上記の構成において降圧チョッパ回路は、大きなリアクトルを省くために用いられており、電子的に大きなリアクトルとして採用されている。また回生電力用バイパス用ダイオードは当該リアクトルに並列に接続されることによって、電圧形インバータに逆電圧がかかる期間においては電圧形インバータに電圧形インバータとして機能させ、普段は電流形インバータとして機能させている。そして非特許文献１は上記の構成を、「疑似電流形インバータ」（a quasi-current source inverter）と称している。

特許第３２４８２１８号公報 特許第３２７８１８８号公報

小金沢、高橋、大山、「擬似電流形インバータによるPMモータのセンサレス制御」、平成４年電気学会産業応用部門全国大会,講演論文集, Vol. 1、No. 45、第１７５〜第１７８頁、１９９２

しかしながら、特許文献１，２や非特許文献１で開示された構成では、周波数が高い交流を出力する場合、例えばモータを負荷として採用してその回転数を高くしたい場合、下記の問題点があった。

即ち、特許文献１で紹介される構成では、電圧形三相フルブリッジインバータの入力側にはコンデンサが設けられていない。よって降圧チョッパ回路のチョッパリング周波数を高くすると負荷たるモータの損失が増大する。これは降圧チョッパ回路が電流源として機能し、そのチョッパリングに基づくリップルがモータに伝達されるからである。

また特許文献２で紹介される構成では、電圧形三相フルブリッジインバータの入力側にコンデンサが設けられているので、電圧形三相フルブリッジインバータに流れ込む電流には、チョッパリングに基づくリップルが含まれにくい。しかし電圧形三相フルブリッジインバータにおいて導通相が切り替わるスイッチングの際に、当該コンデンサの充放電電流が大きくなるので、電圧形三相フルブリッジインバータに流れ込む電流には電圧形三相フルブリッジインバータが出力する三相交流の６倍の周波数で変動するリプルが重畳する。これはトルクリプルに起因したモータの鉄損を増大させてしまう。

そこでこの発明は、チョッパリングに起因するリプル及びインバータ側のスイッチングに起因するリプルの両方を低減する技術を提供することを目的とする。

この発明にかかるチョッパ回路（３０３）の第１の態様は、直流電源（２）の正極側と負極側との間に接続される第１コンデンサ（３１）と、第１端と、前記正極側が接続される第２端とを有するスイッチング素子（３２）と、前記負極側及び電圧形インバータ（４）の低電位側入力端に接続されるアノードと、前記スイッチング素子の前記第１端に接続されるカソードとを有する第１ダイオード（３３）と、前記電圧形インバータの高電位側入力端に接続されるアノードと、前記スイッチング素子の前記第２端に接続されるカソードとを有する第２ダイオード（３４）と、前記スイッチング素子の前記第１端と前記第２ダイオードの前記アノードとの間に接続される第１リアクトル（３５ｄ）と、前記スイッチング素子の前記第１端に接続され、前記スイッチング素子の前記第１端側において前記第１リアクトルと同極性で誘導結合する第２リアクトル（３５ａ）と、前記第１ダイオードの前記カソードと前記アノードとの間で、前記第２リアクトルに対して直列に接続される第２コンデンサ（３６）とを備える。

この発明にかかるチョッパ回路の第２の態様は、その第１の態様であって、前記第１リアクトル（３５ｄ）と前記第２リアクトル（３５ａ）との相互インダクタンス（Ｍ）は、前記第２リアクトル（３５ａ）の自己インダクタンス（Ｌａ）よりも小さく、前記第２リアクトルの前記自己インダクタンスと前記相互インダクタンスとの差（Ｌａ−Ｍ）と前記第２コンデンサの静電容量（Ｃｆ）との積の平方根の２π倍した結果の逆数（１／［２π√｛（Ｌａ−Ｍ）・Ｃｆ｝］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）と等しい。

この発明にかかるチョッパ回路の第３の態様は、その第２の態様であって、前記第２リアクトルの前記自己インダクタンス（Ｌａ）と前記第２コンデンサの静電容量（Ｃｆ）との積の平方根の２π倍した結果の逆数（１／［２π√（Ｌａ・Ｃｆ）］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）の０．１２５倍から０．５倍である。

この発明にかかるチョッパ回路の第２の態様は、その第１の態様であって、前記第１リアクトル（３５ｄ）と前記第２リアクトル（３５ａ）との相互インダクタンス（Ｍ）は、前記第２リアクトル（３５ａ）の自己インダクタンス（Ｌａ）と等しく、前記第２リアクトルの前記自己インダクタンスと前記第２コンデンサの静電容量（Ｃｆ）との積の平方根の２π倍した結果の逆数（１／［２π√（Ｌａ・Ｃｆ）］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）の０．４倍以下である。

この発明にかかるチョッパ回路の第５の態様は、その第４の態様であって、前記逆数（１／［２π√（Ｌａ・Ｃｆ）］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）の０．１２５倍以下である。

この発明にかかるチョッパ回路の第６の態様は、その第１乃至第５の態様のいずれかであって、前記電圧形インバータは誘導性負荷（５）を駆動し、前記第１リアクトル（３５ｄ）の自己インダクタンス（Ｌｄ）は、前記誘導性負荷のインダクタンス（Ｌｍ）の１倍〜４倍の範囲にある。

この発明にかかるチョッパ回路の第１の態様によれば、電圧形インバータを構成する素子に逆電圧がかかるときには第２ダイオードによって第１コンデンサへと電流が戻る。スイッチング素子によるチョッパリングにより、第１リアクトルのインダクタンスは小さくて済む。よって電圧形インバータを電流形インバータとして動作させることができる。

更に、第１リアクトルと誘導結合する第２リアクトルが第２コンデンサと共に、第１リアクトルに流れる電流から交流成分を抜き取るので、第１リアクトルに流れる電流のリプルが低減される。これにより電圧形インバータが出力する電流の、チョッパリングに起因したリプルが低減される。そして第２コンデンサは第２リアクトルに接続されているので、第１リアクトルにおいて流れる電流のうち周波数が低い成分はバイパスせず、電圧形インバータにおける導通相の切り替えに起因したリプルも小さい。このようにチョッパ回路が出力する電流のリプルの低減は、電圧形インバータが駆動する負荷、例えば回転電機のトルクのリプルの低減に資する。

この発明にかかるチョッパ回路の第２乃至第５の態様によれば、チョッパリングに伴って電圧形インバータに供給される電流に発生するリップルが低減される。

この発明にかかるチョッパ回路の第６の態様によれば、第１リアクトルの自己インダクタンスが誘導性負荷のインダクタンスよりも小さいと、第１リアクトルに流れる電流において、電圧形インバータの電流周波数によって発生するリップルが大きくなる。第１リアクトルの自己インダクタンスが誘導性負荷のインダクタンスの４倍より大きくても、第１リアクトルに流れる電流において、電圧形インバータのスイッチングによって発生するリップルを低減する効果は飽和する。

この発明にかかるチョッパ回路を含む電力変換回路を示す回路図。 従来の技術にかかるチョッパ回路を含む電力変換回路を示す回路図。 他の従来の技術にかかるチョッパ回路を含む電力変換回路を示す回路図。 第１従来構成における電流を示すグラフ。 第１従来構成における電流を示すグラフ。 第１従来構成におけるトルクを示すグラフ。 第２従来構成における電流を示すグラフ。 第２従来構成における電流を示すグラフ。 第２従来構成におけるトルクを示すグラフ。 実施の形態構成における電流を示すグラフ。 実施の形態構成における電流を示すグラフ。 実施の形態構成におけるトルクを示すグラフ。 実施の形態構成における電流を示すグラフ。 実施の形態構成における電流を示すグラフ。 実施の形態構成における電流を示すグラフ。 実施の形態構成におけるトルクを示すグラフ。 実施の形態構成におけるトルクリプルを示すグラフ。 実施の形態構成の一部を示す回路図。 四端子回路の等価回路を示す回路図。 四端子回路の等価回路を示す回路図。 四端子回路のゲインを示すグラフ。 四端子回路のゲインを示すグラフ。 四端子回路のゲインを示すグラフ。 四端子回路のゲインを示すグラフ。

Ａ．本実施の形態の基本的な原理．
図１は、電力変換回路を示す回路図である。交流電源１は例えば三相交流電源である。直流電源２は例えば三相ダイオードブリッジ整流回路であって、交流電源１から三相交流を受電して、その正極と負極（それぞれ図面において「＋」「−」を付記）の間に直流電圧を出力する。直流電源２が三相ダイオードブリッジ整流回路である場合には、上記直流電圧には、交流電源の６倍の周波数を有するリプルが重畳される。

チョッパ回路３０３は直流電源２から得た直流電圧を受け、直流電流９４を出力する。

電圧形インバータ４は例えば電圧形三相フルブリッジインバータであり、その高電位側入力端と低電位側入力端（それぞれ図面において「＋」「−」を付記）の間に直流電流９４を流し、負荷５へ三相交流電流を供給する。上述のように、ここでは電圧形インバータ４は、チョッパ回路３０３と共に疑似電流インバータとして機能するので、その動作は電流形インバータと同様の制御を受ける。かかる制御については公知の技術であるので、ここでは詳細を割愛するが、簡単には非特許文献１で例示されるように１２０度通電方式が採用される。

負荷５は例えば表面磁石型同期モータ（Surface Permanent Magnet Synchronous Motor：図１においては「ＳＰＭＳＭ」と表記)や、ＩＰＭモータ（Interior Permanent Magnet Motor）が採用される。

チョッパ回路３０３はコンデンサ３１，３６とダイオード３３，３４と、リアクトル３５ａ，３５ｄと、スイッチング素子３２とを備える。スイッチング素子３２は例えば絶縁ゲートバイポーラトランジスタ（Insulated gate bipolar transistor）が採用される。

コンデンサ３１は直流電源２の正極側と負極側との間に接続される。スイッチング素子３２の一端にはダイオード３３のカソードが接続され、他端には直流電源２の正極側が接続される。

ダイオード３３のアノードは、直流電源２の負極側及び電圧形インバータ４の低電位側入力端に接続される。ダイオード３４のアノードは、電圧形インバータ４の高電位側入力端に接続され、カソードはスイッチング素子３２の他端に接続される。

リアクトル３５ｄは、スイッチング素子３２の一端と、ダイオード３４のアノードとの間に接続される。リアクトル３５ａは、スイッチング素子３２の一端に接続され、リアクトル３５ｄと誘導結合する。リアクトル３５ａ，３５ｄは、スイッチング素子３２の一端側において同極性で誘導結合する。

コンデンサ３６は、ダイオード３３のカソードとアノードとの間で、リアクトル３５ａに対して直列に接続される。

なお、後の説明の便宜のため、特許文献１，２に開示された構成についても下記に説明する。

図２は特許文献１に開示された構成に対応し、図１に示された構成（以下「実施の形態構成」）のうち、チョッパ回路３０３をチョッパ回路３０１に置換した構成（以下「第１従来構成」と称す）を採る。チョッパ回路３０３はチョッパ回路３０１からリアクトル３５ａとコンデンサ３６の直列接続を除去した構成を採る。但し、図２においてリアクトル３５が、図１におけるリアクトル３５ｄに相当する。

図３は特許文献３に開示された構成に対応し、図２に示された構成に対し、チョッパ回路３０１をチョッパ回路３０２に置換した構成（以下「第２従来構成」と称す）を採る。チョッパ回路３０２はチョッパ回路３０１に対し、電圧形インバータ４の高電位側入力端と低電位側入力端との間に接続されたコンデンサ３６を追加した構成を採る。

図４、図５，図６はいずれも第１従来構成の動作を示すグラフである。図４にはリアクトル３５に流れる電流９５を示す曲線Ｊ９５と、電圧形インバータ４が負荷５へ供給する三相電流のうちの一相分を示す曲線Ｊ５とが描画されている。図５にはダイオード３４に流れる電流９３を示す曲線Ｊ９３が描画され、図６には負荷５たるモータのトルクを示す曲線Ｊｔが描画されている。

第１従来構成では、ダイオード３４が導通する状態Ｔｖにおいてダイオード３４に電流９３が流れ、電圧形インバータ４は電圧形インバータとして機能する。またダイオード３４が非導通の状態Ｔｃにおいて（つまり電圧形インバータ４が電流形インバータとして機能している状態において）、電流９３は零であり、電流９４，９５は互いに等しい。よって状態Ｔｃにおいては電圧形インバータ４が負荷５へ供給する三相電流のうちのいずれか一相が電流９５と等しくなる。なお、図５においては状態Ｔｃ，Ｔｖのそれぞれ一期間分を示した。

図７、図８，図９はいずれも第２従来構成の動作を示すグラフである。図７には電流９５を示す曲線Ｊ９５と、電圧形インバータ４が負荷５へ供給する三相電流のうちの一相分を示す曲線Ｊ５とが描画されている。図８にはダイオード３４に流れる電流９３を示す曲線Ｊ９３が描画されるが、実際には電流９３はほとんど流れない。コンデンサ３６における充放電により、電圧形インバータ４の高電位側入力端の電位の上昇が抑制されるからである。図９には負荷５たるモータのトルクを示す曲線Ｊｔが描画されている。

第２従来構成では、ダイオード３４が導通する状態Ｔｖが殆どないので、電圧形インバータ４は電流形インバータとして機能する。よって電圧形インバータ４が負荷５へ供給する三相電流のうちのいずれか一相が電流９４と等しくなる。しかし、コンデンサ３６における充放電により、電流９５と電流９４とは大きく相違するので、曲線Ｊ５，Ｊ９５は大きく乖離する。

上述のように、コンデンサ３６に流れる電流３６はチョッパリングに起因するリプルのみならず、電圧形インバータ４におけるスイッチングに起因するリプルも有している。よってチョッパ回路３０２はリアクトル３５を有しているにもかかわらず、定電流源としての機能が低下し、曲線Ｊｔで示されるトルクも大きく変動することになる。

第２従来構成においてコンデンサ３６の静電容量を零にした場合が第１従来構成に相当することに鑑みれば、コンデンサ３６の静電容量が小さいほどチョッパリングに起因したトルクリプルが顕著となり、当該静電容量が大きいほど電圧形インバータ４におけるスイッチングに起因するトルクリプルが顕著となる。なお、図４乃至図９に示された結果は、第１従来構成及び第２従来構成のいずれにおいてもリアクトル３５のインダクタンスを５３０μＨに、コンデンサ３１の静電容量を８４０μＦとし、第２従来構成においてコンデンサ３６の静電容量を２０μＦとした。

実施の形態構成においては、第１従来構成や第２従来構成におけるリアクトル３５に相当するリアクトル３５ｄが、リアクトル３５ａと誘導結合する。よって、リアクトル３５ａがコンデンサ３６と共に、電流９５からチョッパリングに起因した電流リプルをバイパスする。これにより電流９４、ひいては電圧形インバータ４が出力する電流のリプルも低減される。

他方、リアクトル３５ａやコンデンサ３６は周波数が低い成分はバイパスしない。よって電流９４は電圧形インバータ４におけるスイッチングに起因したリプルも小さい。このようにチョッパ回路３０１が出力する電流９４のリプルの低減は、電圧形インバータが駆動する負荷５、ここでは回転電機のトルクのリプルの低減に資する。

更に、リアクトル３５ａとコンデンサ３６とによってリプルがバイパスされるので、リアクトル３５ｄ自体は平滑チョークとしての機能を高める必要がない。よってリアクトル３５ｄの自己インダクタンスはリアクトル３５のインダクタンスよりも小さくできる。これはリアクトル３５ｄを小型化する観点で望ましい。

また、コンデンサ３６の容量を大きくしてチョッパリングに起因した電流リプルをバイパスする機能を高めても、電圧形インバータ４におけるスイッチングに起因したリプルを増大させにくい。

図１０、図１１，図１２はいずれも実施の形態構成の動作を示すグラフである。但し、リアクトル３５ｄの自己インダクタンスは第１従来構成や第２従来構成のリアクトル３５のインダクタンスは５３０μＨよりも小さく２３０μＨとした。またリアクトル３５ｄ，３５ａの相互インダクタンスは４５μＨとし、またリアクトル３５ａの自己インダクタンスは４５μＨとした。それ以外の諸元は第１従来構成及び第２従来構成と揃えた。

図１０はリアクトル３５ｄを流れる電流９５を示す曲線Ｊ９５ｄと、電圧形インバータ４が負荷５へ供給する三相電流のうちの一相分を示す曲線Ｊ５とが描画されている。図１１には電流９３を示す曲線Ｊ９３が描画され、図１２には負荷５たるモータのトルクを示す曲線Ｊｔが描画されている。

第１の従来構成と同様にして曲線Ｊ９５ｄと曲線Ｊ５とはほぼ一致する。しかし、曲線９５ｄは、第１の従来構成における曲線Ｊ９５（図４参照）とは異なり、高周波成分がほぼ除去されている。これはリアクトル３５ｄと誘導結合したリアクトル３５ａによってコンデンサ３６が高周波成分（チョッパリングに起因したリプル）をバイパスしたためであると考えられる。

よって第２の従来構成と同様にして、曲線Ｊｔには、曲線Ｊ５の６倍の周波数を有するトルクリプルが重畳する。しかし第２の従来構成の曲線Ｊｔ（図９参照）と比較して、実施の形態構成ではトルクリプルが小さいことは明白である。これは低周波成分の電流変動を、コンデンサ３６がバイパスしなかった為であると考えられる。

以上のように、実施の形態構成によれば、チョッパリングに起因したリプルを低減する第１の従来構成における効果と、電圧形インバータ４のスイッチングに起因したリプルを低減する第２の従来構成における効果とを、リアクトル３５ｄと誘導結合したリアクトル３５ａ及びこれと直列接続されたコンデンサ３６という全く新しい構成によって実現する。

実施の形態構成では上述のように、原理的に第１の従来構成及び第２の従来構成の長所を併有することが理解される。以下では、更に、負荷５のインダクタンスやチョッパリング周波数をも考慮して、リアクトル３５ａ，３５ｄ及びコンデンサ３６の素子定数の望ましい範囲を説明する。

Ｂ．リアクトル３５ｄの自己インダクタンス：
電圧形インバータ４が電流形インバータとして機能するとき、リアクトル３５ｄに流れる電流９５ｄは電圧形インバータ４が出力する電流９４に等しい。そして電流９４の波形が負荷５に供給される三相電流の波形を決定する。よって電流９５ｄにおける電流リプルの抑制は負荷５の、特に負荷５がモータである場合のトルクリプルの抑制に資する。

負荷５がモータであれば、これは誘導性負荷であり、電圧形インバータ４は誘導性負荷を駆動することになる。よって電流９４，９５ｄはリアクトル３５ｄと負荷５の誘導性成分との直列接続を流れることになる。よって電流９４のリプルを低減するには、負荷５のインダクタンスＬｍよりも、リアクトル３５ｄの自己インダクタンスＬｄの方が大きいこと（Ｌｍ＜Ｌｄ）が望ましい。

他方、リアクトル３５ａとコンデンサ３６の直列接続の存在により、自己インダクタンスＬｄを顕著に大きくしなくてもよいこと、また自己インダクタンスＬｄが小さい方がリアクトル３５ｄを小型化できる点で有利なことは上述の通りである。そこで、以下では自己インダクタンスＬｄの上限値について説明する。

図１３、図１４、図１５はいずれもインダクタンスＬｍが９０μＨの場合における、曲線Ｊ５，Ｊ９５ｄを描画するグラフである。但し、図１３、図１４、図１５は、それぞれ自己インダクタンスＬｄが９０μＨ（＝Ｌｍ）、３６０μＨ（＝４・Ｌｍ）、９００μＨ（＝１０・Ｌｍ）の場合を示している。

図１３、図１４、図１５を比較して明確なように、自己インダクタンスＬｄが大きいほど曲線Ｊ９５ｄは平坦となり、電流９４の電流リプルも低減することが推測できる。また、曲線Ｊ５の波形も、自己インダクタンスＬｄが大きいほど方形波に近づく。

図１６は、負荷５たるモータのトルクリプルを示すグラフである。曲線Ｊｔ１，Ｊｔ２，Ｊｔ３は、それぞれ自己インダクタンスＬｄが９０μＨ、３６０μＨ、９００μＨの場合のトルクを示す。自己インダクタンスＬｄが大きいほどトルクリプルが低減することが分かるが、曲線Ｊｔ２，Ｊｔ３同士の比較ではそれほど顕著な低減は見られない。

図１７はインダクタンスの比Ｌｄ／Ｌｍに対するトルクリプルの値を示すグラフである。上述のようにインダクタンスＬｍよりも自己インダクタンスＬｄの方が大きいこと（Ｌｍ＜Ｌｄ）が望ましいものの、トルクリプルを低減する効果は自己インダクタンスＬｄがインダクタンスＬｍの４倍より大きくても飽和することが分かる。これはリアクトル３５ｄに流れる電流９５ｄにおいて、電圧形インバータ４のスイッチングに起因するリプルを低減する効果は飽和するからであると考えられる。

以上のように、電圧形インバータ４のスイッチングに起因するリプルを軽減しつつもリアクトル３５ｄを小型化する観点から、自己インダクタンスＬｄは誘導性負荷のインダクタンスＬｍの１倍〜４倍の範囲にあることが望ましい。

Ｃ．リアクトル３５ａの自己インダクタンス：
リアクトル３５ａの自己インダクタンスＬａの適切な値を検討するに当たり、まずリアクトル３５ａ，３５ｄ及びコンデンサ３６の等価回路を検討する。

図１８は、チョッパ回路３０３の一部を取り出して示す回路図であり、リアクトル３５ａ，３５ｄ及びコンデンサ３６が、ダイオード３３と電圧形インバータ４との間に介在する四端子回路６として示されている。ここでリアクトル３５ａの自己インダクタンスＬａ、リアクトル３５ａ，３５ｄの相互インダクタンスをＭ、コンデンサ３６の静電容量Ｃｆを回路記号の横に追記した。なお、リアクトル３５ａ，３５ｄはスイッチング素子３２の一端側、即ちダイオード３３のカソード側で同極性となって誘導結合し、Ｍ＞０である。

四端子回路６は入力側に一対の入力端子６１，６２を有し、出力側に一対の出力端子６３，６４を備えている。入力端子６１，６２は、それぞれダイオード３３のカソード及びアノードに接続される。出力端子６３，６４は、それぞれ電圧形インバータ４の高電位側入力端及び低電位側入力端に接続される。

図１９は四端子回路６の等価回路を示す回路図である。かかる等価回路において、インダクタンスＭのリアクトル６５の一端と、インダクタンス（Ｌｄ−Ｍ）のリアクトル６６の一端と、インダクタンス（Ｌａ−Ｍ）のリアクトル６７の一端とのいずれもが、一点Ｎに接続される。リアクトル６５の他端と、リアクトル６６の他端と、リアクトル６７の他端とは、それぞれ入力端子６１、出力端子６３、コンデンサ３６の一端に接続される。入力端子６２と出力端子６４とはコンデンサ３６の他端と共通に接続される。

図２０は更に、Ｌａ＝Ｍの場合の四端子回路６を示す回路図である。リアクトル６５，６６はそれぞれインダクタンスＬａ，Ｌｄ−Ｌａを有し、リアクトル６７は実質的に存在しなくなる。

入力端子６２を基準とした入力端子６１の電圧を入力電圧とし、出力端子６４を基準としたときの一点Ｎ’の電圧を出力電圧とすると、上記の等価回路に基づき、出力電圧の入力電圧に対する比Ｇ（ｓ）は式（１），（２）で表される。但し、ラプラス演算子ｓと、結合係数Ｋｃとを導入した。

以下、説明を簡単にするため、まずリアクトル３５ａの自己インダクタンスＬａと、相互インダクタンスＭとが等しい場合（図２０、式（２）参照）について説明し、その後に自己インダクタンスＬａが相互インダクタンスＭよりも大きい場合（図１９、式（１）参照）について説明する。なお、通常は自己インダクタンスＬａが相互インダクタンスＭ以上であるので、ここでは自己インダクタンスＬａが相互インダクタンスＭよりも小さい場合の説明は省略する。

（ｃ−１）Ｌａ＝Ｍの場合：
図２１は第２従来構成、及びＬａ＝Ｍの場合の実施の形態の四端子回路６のゲインを示すグラフである。第２従来構成については、ダイオード３３と電圧形インバータ４との間に介在する四端子回路（これはリアクトル３５とコンデンサ３６で構成されるフィルタである）のゲインが、曲線Ｂ０で示される。実施の形態構成のゲインについては曲線Ｂ１，Ｂ２で示される。

式（２）から、Ｇ（ｓ）が最大となる周波数はＦｃ＝１／［２π√（Ｌａ・Ｃｆ）］で表される。なお、本実施の形態においては便宜的に、当該周波数Ｆｃをカットオフ周波数と呼ぶ。曲線Ｂ０，Ｂ１，Ｂ２はほぼカットオフ周波数Ｆｃにおいて最大値をとる。

曲線Ｂ０で示されるゲインは、第２従来構成においてコンデンサ３６の静電容量Ｃｆが１５μＦであり、リアクトル３５のインダクタンスが４００μＨの場合である。曲線Ｂ１で示されるゲインは、実施の形態構成においてコンデンサ３６の静電容量Ｃｆが１００μＦであり、リアクトル３５ａの自己インダクタンスＬａ（ここではこれは相互インダクタンスＭに等しい）が４５μＨ、リアクトル３５ｄの自己インダクタンスＬｄが９０μＨの場合である。

既に「Ａ．本実施の形態の基本的な原理」で説明したとおり、第２従来構成と比較して実施の形態構成はインダクタンスが小さいリアクトルを採用することができる。曲線Ｂ０，Ｂ１で示されるゲインをほぼ等しくするため、両者のカットオフ周波数Ｆｃをほぼ一致させるべく、実施の形態構成のコンデンサ３６の静電容量Ｃｆを１００μＦとした。曲線Ｂ０，Ｂ１ではそれぞれカットオフ周波数Ｆｃが約２ｋＨｚ、約２．３ｋＨｚである。

このようなゲイン特性が得られると、例えば周波数２０ｋＨｚでのゲインは低域と比較して４０ｄＢ低下する。よってスイッチング素子３２のチョッパリング周波数Ｆｓｗを２０ｋＨｚとして採用する場合、カットオフ周波数Ｆｃを２．５ｋＨｚ近辺に採用することが望ましい。換言すれば、Ｆｃ≦０．１２５Ｆｓｗに設定することが望ましい。

他方、チョッパリング周波数Ｆｓｗにおけるゲインが低域と比較して２０ｄＢ程度の低下で足りるのであれば、Ｆｃ≦０．４Ｆｓｗに設定すれば足りる。ここではチョッパリング周波数Ｆｓｗを２０ｋＨｚと想定して、曲線Ｂ２ではカットオフ周波数Ｆｃが６．１ｋＨｚの場合を示している。具体的には曲線Ｂ１で示されるゲインが得られる実施の形態構成に対し、静電容量Ｃｆのみ１５μＦに減らした場合が曲線Ｂ２として示されている。

このように、カットオフ周波数Ｆｃを上げることは静電容量Ｃｆを低減して、コンデンサ３６を小型化する観点で望ましい。

さて、曲線Ｂ２で示されるように、静電容量Ｃｆを低減すべくカットオフ周波数Ｆｃを上げた場合、上述のようにチョッパリング周波数Ｆｓｗでのゲインは−４０ｄＢから−２０ｄＢへと２０ｄＢ程度上昇する。チョッパリング周波数Ｆｓｗでのゲインを低減することは、自己インダクタンスＬｄを増大させることで可能となる。

図２２は第２従来構成及びＬａ＝Ｍの場合の実施の形態のゲインを示すグラフである。第２従来構成のゲインについては曲線Ｂ０で、実施の形態構成のゲインについては曲線Ｂ２，Ｂ３，Ｂ４で、それぞれ示している。

曲線Ｂ０，Ｂ２で表されるゲインが得られる構成については、図２１に対する説明で述べられたとおりである。曲線Ｂ３，Ｂ４で表されるゲインが得られる構成は、曲線Ｂ２で表されるゲインが得られる構成に対して、それぞれ自己インダクタンスＬｄを２５０μＨ，３６０μＨに変更したものである。

曲線Ｂ２，Ｂ３，Ｂ４から明らかなように、自己インダクタンスＬｄの増大によって周波数２０ｋＨｚにおけるゲインが低下することが分かる。

もちろん、自己インダクタンスＬｄの増加はリアクトル３５ｄの大型化を招き、実施の形態構成の利点を小さくする。しかしチョッパリング周波数Ｆｓｗでのゲインを低くしつつもコンデンサ３６の小型化を図る観点では設計上の自由度として考慮できる。

換言すれば、カットオフ周波数Ｆｃ（これは上述のように自己インダクタンスＬａで定まり、自己インダクタンスＬｄとは無関係である）とチョッパリング周波数Ｆｓｗとの間で上述の関係が維持されていれば、インダクタンスＬｄと静電容量Ｃｆとを適宜設計して、リアクトル３５ｄとコンデンサ３６を適切に小型化することができる。

（ｃ−２）Ｌａ＞Ｍの場合：
図２３は第２従来構成、及びＬａ＞Ｍの場合の実施の形態の四端子回路６のゲインを示すグラフである。第２従来構成のゲインについては曲線Ｂ０で、実施の形態構成のゲインについては曲線Ｂ５，Ｂ６，Ｂ７で、それぞれ示している。

曲線Ｂ０で表されるゲインが得られる構成については、図２１に対する説明で述べられたとおりである。曲線Ｂ５で表されるゲインが得られる構成は、曲線Ｂ１で表されるゲインが得られる構成に対して、自己インダクタンスＬａを大きくして５０μＨ（＞Ｍ＝４５μＨ）に変更したものである。曲線Ｂ６，Ｂ７で表されるゲインが得られる構成は、曲線Ｂ５で表されるゲインが得られる構成に対して、自己インダクタンスＬｄをそれぞれ５０μＨ、３６０μＨに変更したものである。

式（１）からカットオフ周波数Ｆｃが式（２）と同様にして１／［２π√（Ｌａ・Ｃｆ）］で求められる。

また式（１）からＧ（ｓ）が最小となる周波数はＦｎ＝１／［２π√｛（Ｌａ−Ｍ）・Ｃｆ）｝］で表される。なお、本実施の形態においては便宜的に、当該周波数Ｆｎをゼロ周波数と呼ぶ。

カットオフ周波数Ｆｃ及びゼロ周波数Ｆｎの両方とも、自己インダクタンスＬｄには依存せず、曲線Ｂ０，Ｂ５，Ｂ６，Ｂ７のいずれも、ほぼゼロ周波数Ｆｎにおいて最小値をとり、曲線Ｂ０，Ｂ５，Ｂ６，Ｂ７のいずれも、ほぼカットオフ周波数Ｆｃにおいて最大値をとる。

曲線Ｂ５に対応する構成は、曲線Ｂ１（図２１を参照）に対向する構成と比較して、自己インダクタンスＬａが一割程度大きいだけであるが、そのゲイン特性は大きく形状が異なっている。すなわちゼロ周波数Ｆｎの存在により、ゼロ周波数Ｆｎにおいてゲインが大きく低下する。またＬａ＞Ｍの場合もＬａ＝Ｍの場合と同様に、自己インダクタンスＬｄの増大によってゲインは低下する。

但し、ノッチフィルタの特性とは異なり、ゼロ周波数Ｆｎよりも高い周波数においても比較的に低いゲインが維持される。曲線Ｂ７に示されるように自己インダクタンスＬｄが５０μＨ程度まで小さくなっても、２０ｋＨｚ以上の周波数に対するゲインは、低域のゲインに対して−２０ｄＢ程度小さい値を維持している。

よってＬａ＝Ｍの場合と同様に、チョッパリング周波数Ｆｓｗを２０ｋＨｚとして採用する場合、カットオフ周波数Ｆｃを２．５ｋＨｚ近辺に採用することが望ましい。換言すれば、Ｆｃ≦０．１２５Ｆｓｗに設定することが望ましい。

しかし、ゼロ周波数Ｆｎをチョッパリング周波数Ｆｓｗに設定し、チョッパリング周波数Ｆｓｗ近傍のゲインを低下させることが、チョッパリングに起因したリプルを低減する観点でより望ましい。

図２４は第２従来構成及びＬａ＞Ｍの場合の実施の形態のゲインを示すグラフである。第２従来構成のゲインについては曲線Ｂ０で、実施の形態構成のゲインについては曲線Ｂ８，Ｂ９，Ｂ１０で、それぞれ示している。

曲線Ｂ８，Ｂ９，Ｂ１０で表されるゲインが得られる構成は、それぞれ曲線Ｂ５，Ｂ６，Ｂ７で表されるゲインが得られる構成に対して、いずれも静電容量Ｃｆを１２μＦに変更したものである。これにより、カットオフ周波数Ｆｃ及びゼロ周波数Ｆｎはそれぞれほぼ６５ｋＨｚ及びほぼ２０ｋＨｚとなる。

Ｌａ＞Ｍの場合にゼロ周波数Ｆｎを利用してチョッパリング周波数Ｆｓｗ近傍のゲインを低下させることは、Ｌａ＝Ｍの場合と比較すると、静電容量Ｃｆはほぼ同程度でも、自己インダクタンスＬｄを小さくできることが分かる。例えば曲線Ｂ１０では自己インダクタンスＬｄが５０μＨであっても、２０ｋＨｚ以上の周波数で−２０ｄＢ以下にゲインが抑制されていることが分かる。

このようにＬａ＞Ｍの場合には、Ｆｎ＝Ｆｓｗに設定することが、リアクトル３５ｄやコンデンサ３６を小型化する観点で効果的であることが分かる。

もちろん、Ｌａ＝Ｍの場合と同様に、カットオフ周波数Ｆｃを低下させることによってチョッパリング周波数Ｆｓｗ近傍のゲインを低下させることができる。しかしゼロ周波数Ｆｎ近傍でゲイン低下が顕著となるので、Ｌａ＝Ｍの場合に望まれていたＦｃ≦０．４Ｆｓｗという設定は、Ｆｃ≦０．５Ｆｓｗまで緩和することができる。

またＬａ＝Ｍの場合に望まれていたＦｃ≦０．１２５Ｆｓｗという設定をする必要性は乏しい。そしてカットオフ周波数Ｆｃを低下させることは静電容量Ｃｆの増加に繋がり、コンデンサ３６の小型化という観点で望ましくない。

以上のことから、Ｌａ＞Ｍの場合には、Ｆｎ＝Ｆｓｗであれば、０．１２５Ｆｓｗ≦Ｆｃ≦０．５Ｆｓｗという設定が望まれることになる。

上述の通り、カットオフ周波数Ｆｃは自己インダクタンスＬａと静電容量Ｃｆで定まり、ゼロ周波数Ｆｎは更に相互インダクタンスＭで定まる。よってリアクトル３５ｄを小型化して設計し、かつチョッパリング周波数Ｆｓｗについて想定される範囲を含むようにリアクトル３５ａ、コンデンサ３６を設計することができる。なおカットオフ周波数Ｆｃを小さくするには、損失低減の観点からリアクトル３５ａを大きくするよりも、コンデンサ３６を大きくすることがのぞましい。

しかも、当該範囲内でチョッパリング周波数Ｆｓｗがどのように設定されても、相互インダクタンスＭを調整することにより、チョッパリングに起因するリプルを効果的に低減することができる。かかる相互インダクタンスの調整は、公知の技術、例えばリアクトル３５ａ，３５ｄの距離の調整や両者に採用するコアの位置を調整することによって容易に実現できる。

（ｃ−３）リアクトル３５ｄの自己インダクタンスとの関係：
リアクトル３５ｄを小型化する観点では自己インダクタンスＬｄは小さい方が望ましいが、上記（ｃ−１）（ｃ−２）で説明されるように、インダクタンスＬｄが大きい方がチョッパリング周波数近傍のゲインを低下させるので、チョッパリングに起因するリプルを低減する効果は高い。

Ｌａ＞Ｍの場合のようにインダクタンスＬｄを小さくし易い場合であっても、高域のゲインを−２０ｄＢ程度に抑える（図２３の曲線Ｂ７及び図２４の曲線Ｂ１０参照）にはインダクタンスＬｄがインダクタンスＬａ以上であることが望ましい。換言すればインダクタンスＬａはインダクタンスＬｄ以下であることが望ましい。

他方、インダクタンスＬａがあまり小さいと、電圧形インバータ４のスイッチングに起因してコンデンサ３６へと電流が流れることを阻止できず、当該スイッチングに起因したリプルを低減する観点では望ましくない。よって例えばＬａ＞Ｌｄ／４に選定されることが望ましい。

Ｄ．単相への適用．
上記では電圧形インバータ４が三相フルブリッジインバータである場合を例にとって説明した。しかしながら、電圧形インバータ４は単相インバータであってもチョッパ回路３０３が上述の効果を奏することは明白である。スイッチング素子３２がチョッパリングを行い、電圧形インバータ４がスイッチングを行う限り、チョッパリングに起因するリプル、スイッチングに起因するリプルの存否は単相であるか三相であるかに依存しないからである。

Ｅ．種々の特徴の組合せ．
上記の種々の設定は相互に組み合わせることができる。例えばＭ＜Ｌａ＜Ｌｄ＜４Ｌｍという関係が設定されても良いし、Ｍ＝Ｌａ＞Ｌｄ／４＞Ｌｍ／４という関係が設定されても良い。

２ 直流電源
３１，３６ コンデンサ
３２ スイッチング素子
３３，３４ ダイオード
３５ａ，３５ｄ リアクトル
３０３ チョッパ回路
Ｃｆ （コンデンサ３６の）静電容量
Ｌａ （リアクトル３５ａの）自己インダクタンス
Ｌｄ （リアクトル３５ｄの）自己インダクタンス
Ｌｍ （負荷５の）インダクタンス
Ｍ 相互インダクタンス
Ｆｓｗ （スイッチング素子３２の）チョッパリング周波数

Claims (6)

1. 直流電源（２）の正極側と負極側との間に接続される第１コンデンサ（３１）と、
   第１端と、前記正極側が接続される第２端とを有するスイッチング素子（３２）と、
   前記負極側及び電圧形インバータ（４）の低電位側入力端に接続されるアノードと、前記スイッチング素子の前記第１端に接続されるカソードとを有する第１ダイオード（３３）と、
   前記電圧形インバータの高電位側入力端に接続されるアノードと、前記スイッチング素子の前記第２端に接続されるカソードとを有する第２ダイオード（３４）と、
   前記スイッチング素子の前記第１端と前記第２ダイオードの前記アノードとの間に接続される第１リアクトル（３５ｄ）と、
   前記スイッチング素子の前記第１端に接続され、前記スイッチング素子の前記第１端側において前記第１リアクトルと同極性で誘導結合する第２リアクトル（３５ａ）と、
   前記第１ダイオードの前記カソードと前記アノードとの間で、前記第２リアクトルに対して直列に接続される第２コンデンサ（３６）と
   を備えるチョッパ回路（３０３）。
2. 前記第１リアクトル（３５ｄ）と前記第２リアクトル（３５ａ）との相互インダクタンス（Ｍ）は、前記第２リアクトル（３５ａ）の自己インダクタンス（Ｌａ）よりも小さく、
   前記第２リアクトルの前記自己インダクタンスと前記相互インダクタンスとの差（Ｌａ−Ｍ）と前記第２コンデンサの静電容量（Ｃｆ）との積の平方根の２π倍した結果の逆数（１／［２π√｛（Ｌａ−Ｍ）・Ｃｆ｝］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）と等しい、請求項１記載のチョッパ回路。
3. 前記第２リアクトルの前記自己インダクタンス（Ｌａ）と前記第２コンデンサの静電容量（Ｃｆ）との積の平方根の２π倍した結果の逆数（１／［２π√（Ｌａ・Ｃｆ）］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）の０．１２５倍から０．５倍である、請求項２記載のチョッパ回路。
4. 前記第１リアクトル（３５ｄ）と前記第２リアクトル（３５ａ）との相互インダクタンス（Ｍ）は、前記第２リアクトル（３５ａ）の自己インダクタンス（Ｌａ）と等しく、
   前記第２リアクトルの前記自己インダクタンスと前記第２コンデンサの静電容量（Ｃｆ）との積の平方根の２π倍した結果の逆数（１／［２π√（Ｌａ・Ｃｆ）］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）の０．４倍以下である、請求項１記載のチョッパ回路。
5. 前記逆数（１／［２π√（Ｌａ・Ｃｆ）］）は、前記スイッチング素子のチョッパリング周波数（Ｆｓｗ）の０．１２５倍以下である、請求項４記載のチョッパ回路。
6. 前記電圧形インバータは誘導性負荷（５）を駆動し、前記第１リアクトル（３５ｄ）の自己インダクタンス（Ｌｄ）は、前記誘導性負荷のインダクタンス（Ｌｍ）の１倍〜４倍の範囲にある、請求項１乃至請求項５のいずれか一つに記載のチョッパ回路。

Images